JP2015204325A - エピタキシャルウェーハの製造方法 - Google Patents
エピタキシャルウェーハの製造方法 Download PDFInfo
- Publication number
- JP2015204325A JP2015204325A JP2014081993A JP2014081993A JP2015204325A JP 2015204325 A JP2015204325 A JP 2015204325A JP 2014081993 A JP2014081993 A JP 2014081993A JP 2014081993 A JP2014081993 A JP 2014081993A JP 2015204325 A JP2015204325 A JP 2015204325A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- epitaxial
- wafer
- pressure
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】従来に比べ金属汚染が大幅に少なく、エピタキシャル膜の欠陥が少なく、成長レートの低減を最小限に抑えたエピタキシャルウェーハの製造方法を提供する。【解決手段】回転させながら水平に保持した一枚の基板を加熱し、前記基板表面上に混合ガスを供給し前記基板表面にエピタキシャル層を気相成長させる枚葉式気相反応装置において、800℃から900℃の基板温度範囲で前記基板に対して気相成長させるエピタキシャルウェーハの製造方法であって、前記枚葉式気相反応装置のチャンバー内の圧力を200Torr未満で、且つ、1気圧で20℃における前記混合ガス中に占めるモノシラン濃度をD[?10-4mol/l]、圧力をP[Torr]としたとき、P<200且つD≰32?P-0.71を満たす条件にて気相成長せしめるようにした。【選択図】図2
Description
本発明は、半導体基板上に気相エピタキシャル成長をおこなうエピタキシャルウェーハの製造方法に関し、より詳細には、気相エピタキシャル成長膜の表面および表面近傍において、金属汚染およびエピタキシャル成長膜の欠陥の少ない高品質なエピタキシャルウェーハの製造方法に関する。
半導体基板(以下基板という)であるシリコンウェーハを用いて、コンピュータのメモリや演算素子、またデジタルカメラやビデオの撮像素子等、さまざまなデバイスが作られている。特に、先端向けのデバイスには、シリコンウェーハの表面に気相成長によりシリコン層を堆積させたエピタキシャルシリコンウェーハ(エピウェーハ)が用いられている。一般的にエピウェーハは、一枚ずつ基板を反応させる枚葉式気相成長装置を用い、1100℃以上の高温でトリクロロシラン(TCS)等の原料を気相反応させエピタキシャルシリコン層を成膜させ、作られる。
CCD(Charge Coupled Device)やCIS(CMOS Image Sensor)などの撮像素子をはじめとした半導体デバイスは、ウェーハ内の金属汚染に起因して電気特性不良が発生することが知られている。エピタキシャル成長のプロセス温度が高い程エピタキシャル膜への金属の取り込み量が増加することが知られており、金属汚染を低減し電気特性不良を抑制するためには、エピタキシャル成長プロセス(エピプロセス)の低温化が有力な手法である。
エピタキシャル成長のプロセス温度を低温化すると薄膜の成長速度が減少し、エピタキシャルウェーハの生産性が悪化する。この問題を解決するためには、通常用いられるトリクロロシランより成長レートの大きなモノシランを原料とすることが望ましい。
上記に加えて、エピプロセスを低温化するとエピタキシャル膜表面および表面近傍に発生する欠陥が増加する。エピタキシャル膜表面等に欠陥が生じると、半導体基板を利用したデバイスの動作不良の原因となる。エピタキシャル膜の欠陥(エピ欠陥)の増加は、プロセス温度の低温化により高温・水素雰囲気下における自然酸化膜のエッチングレートが低下することに起因する。このため、反応前の基板洗浄の最終槽をフッ酸にすることで基板表面の自然酸化膜を除去したり、或いはベーク時間の大幅な増加を行う必要が生じる(例えば特許文献1参照)。
ここで、プロセス温度を800℃から900℃まで低温化する場合、大幅な金属汚染の低減と半導体デバイスの電気特性不良の抑制が期待できるが、上記の方法を利用しても多数のエピ欠陥が発生するという問題がある。
前述のように、通常1100℃以上の温度にて行われるエピタキシャル膜成長を800℃から900℃の範囲にて行う場合、フッ酸洗浄やベーク時間の延長をしてもエピタキシャル膜表面および表面近傍でエピ欠陥が発生する。このとき、枚葉式気相反応装置のチャンバーの圧力の減圧化およびシリコンソースガスの濃度を減少することで、エピ欠陥が改善することが知られている。しかしながら、枚葉式気相反応装置のチャンバーをより減圧化するためには、排気能力の高い大型のポンプ設備やチャンバーの耐圧構造の強化が必要となる。また、シリコンソースガスの濃度減少は、エピタキシャル膜の成長レートを減少させる。つまり、800℃から900℃のエピタキシャル成長プロセスでは、装置能力と生産性のバランスから、チャンバー圧力とソースガス濃度を決定する必要があった。
本発明は、上記した従来技術の問題点に鑑みなされたもので、従来に比べ金属汚染が大幅に少なく、エピタキシャル膜の欠陥が少なく、成長レートの低減を最小限に抑えたエピタキシャルウェーハの製造方法を提供することを目的とする。
上記課題を解決するため、本発明のエピタキシャルウェーハの製造方法は、回転させながら水平に保持した一枚の基板を加熱し、前記基板表面上に混合ガスを供給し前記基板表面にエピタキシャル層を気相成長させる枚葉式気相反応装置において、800℃から900℃の基板温度範囲で前記基板に対して気相成長させるエピタキシャルウェーハの製造方法であって、前記枚葉式気相反応装置のチャンバー内の圧力を200Torr未満で、且つ、1気圧で20℃における前記混合ガス中に占めるモノシラン濃度をD[×10-4 mol/l]、圧力をP[Torr]としたとき、P<200且つD≦32×P-0.71 を満たす条件にて気相成長せしめることを特徴とする。前記枚葉式気相反応装置のチャンバー内の圧力は、150Torr以下がより好ましい。
なお、本明細書において、前記チャンバーは、反応チャンバーおよびトランスファーチャンバーを含む概念である。また、本明細書において、前記混合ガスとは、原料ガス、ドープガスおよびキャリアガスを含む混合ガスである。
エピタキシャルウェーハ中の金属汚染量を低減し、エピタキシャル膜の表面および表面近傍に発生する欠陥を抑制することができる。加えて、原料ガスとしてモノシランを用い、チャンバーの排気能力を最大限利用することにより、成長レートの減少を最小限に抑えることができる。
以下に本発明の実施の形態を説明するが、これら実施の形態は例示的に示されるもので、本発明の技術思想から逸脱しない限り種々の変形が可能なことはいうまでもない。
本発明の実施にかかる気相反応方法を説明する。枚葉式気相成長装置を用いた一般的なエピタキシャルウェーハの製造工程を図1に示す。
図1に示すように、まずエピタキシャル膜を成長させる半導体基板を反応チャンバー中に搬入する(S1)。基板の反応チャンバーは水素雰囲気、基板の出し入れを行うトランスファーチャンバーは窒素雰囲気であるため、基板搬入時に反応チャンバー内に導入される微量の窒素や不純物を基板搬入後に水素パージする(S2)。次に、基板を反応温度まで昇温し(S3)、基板表面の自然酸化膜を除去するため、基板のアニールを行う(S4)。アニールにより清浄な表面となった基板表面に、原料ガス、ドープガスおよびキャリアガスの混合ガスを供給し、基板表面に薄膜成長を行う(S5)。基板の熱変形に起因して発生する基板の取り出しエラーを抑制するため、反応チャンバーとトランスファーチャンバーとの温度差を縮小するよう、基板の降温を行う(S6)。最後にエピタキシャル膜成長が終了した基板を取り出す(S7)。このようにしてエピタキシャルウェーハが得られる。
本発明では、原料ガスとしてモノシランガスを用いることで、通常のトリクロロシランを利用する場合に比べ、大きな成長レートを実現できる。また、反応チャンバーを減圧化することで、エピ欠陥の発生を抑制することができる。ここで、反応時の反応チャンバーを減圧にするために、図1中の(S2)と(S6)においてそれぞれ減圧化、復圧化を同時に行う方法がある。又は、反応チャンバーとトランスファーチャンバーの圧力を常時減圧で保持する方法がある。エピタキシャルウェーハの反応時間を短縮し、生産性を向上させるためには後者の方法が望ましい。
次に、本発明に関するエピタキシャルウェーハの製造方法を用いて半導体基板を製造した場合の具体例を示す。
(実施例)
本実施例では、エピタキシャル膜の成長温度を850℃とし、直径300mmのシリコン単結晶ウェーハを基板とし、前記基板の導入から取り出しまで枚葉式気相反応装置の反応チャンバー内およびトランスファーチャンバー内の圧力Pを50 [Torr]に制御し、1気圧(760[Torr])で20℃における混合ガス中に占めるモノシラン(SiH4)の濃度Dを2.0 [×10-4mol/l]と設定し、前記混合ガスを前記基板表面上に供給し、1ミクロンの厚さの薄膜を前記基板上に成長した。前記混合ガスは、原料ガス〔SiH4:流量135sccm(スタンダードcc/分)〕およびキャリアガス〔H2:流量30slm(スタンダードl/分)〕の混合ガスを使用した。前記混合ガスにドープガスは使用しなかった。得られたエピタキシャルウェーハをパーティクル測定機で測定したところ、パーティクル測定機において100 [nm]以上のパーティクルとして検出されるエピ欠陥の密度は0.01個/cm2未満となった。なお、パーティクル測定機にて検出されたパーティクルがエピ欠陥であることは、走査型電子顕微鏡により確認された。
本実施例では、エピタキシャル膜の成長温度を850℃とし、直径300mmのシリコン単結晶ウェーハを基板とし、前記基板の導入から取り出しまで枚葉式気相反応装置の反応チャンバー内およびトランスファーチャンバー内の圧力Pを50 [Torr]に制御し、1気圧(760[Torr])で20℃における混合ガス中に占めるモノシラン(SiH4)の濃度Dを2.0 [×10-4mol/l]と設定し、前記混合ガスを前記基板表面上に供給し、1ミクロンの厚さの薄膜を前記基板上に成長した。前記混合ガスは、原料ガス〔SiH4:流量135sccm(スタンダードcc/分)〕およびキャリアガス〔H2:流量30slm(スタンダードl/分)〕の混合ガスを使用した。前記混合ガスにドープガスは使用しなかった。得られたエピタキシャルウェーハをパーティクル測定機で測定したところ、パーティクル測定機において100 [nm]以上のパーティクルとして検出されるエピ欠陥の密度は0.01個/cm2未満となった。なお、パーティクル測定機にて検出されたパーティクルがエピ欠陥であることは、走査型電子顕微鏡により確認された。
(比較例)
エピタキシャル膜の成長温度を850℃とし、直径300mmのシリコン単結晶ウェーハを基板とし、前記基板の導入から取り出しまで枚葉式気相反応装置の反応チャンバー内およびトランスファーチャンバー内の圧力Pを50 [Torr]に制御し、1気圧(760[Torr])で20℃における混合ガス中に占めるモノシラン(SiH4)の濃度Dを2.5 [×10-4mol/l]と設定し、前記混合ガスを前記基板表面上に供給し、1ミクロンの厚さの薄膜を前記基板上に成長した。前記混合ガスは、原料ガス〔SiH4:流量170sccm(スタンダードcc/分)〕およびキャリアガス〔H2:流量30slm(スタンダードl/分)〕の混合ガスを使用した。前記混合ガスにドープガスは使用しなかった。得られたエピタキシャルウェーハをパーティクル測定機で測定したところ、パーティクル測定機において100 [nm]以上のパーティクルとして検出されるエピ欠陥の密度は0.01個/cm2以上となった。
エピタキシャル膜の成長温度を850℃とし、直径300mmのシリコン単結晶ウェーハを基板とし、前記基板の導入から取り出しまで枚葉式気相反応装置の反応チャンバー内およびトランスファーチャンバー内の圧力Pを50 [Torr]に制御し、1気圧(760[Torr])で20℃における混合ガス中に占めるモノシラン(SiH4)の濃度Dを2.5 [×10-4mol/l]と設定し、前記混合ガスを前記基板表面上に供給し、1ミクロンの厚さの薄膜を前記基板上に成長した。前記混合ガスは、原料ガス〔SiH4:流量170sccm(スタンダードcc/分)〕およびキャリアガス〔H2:流量30slm(スタンダードl/分)〕の混合ガスを使用した。前記混合ガスにドープガスは使用しなかった。得られたエピタキシャルウェーハをパーティクル測定機で測定したところ、パーティクル測定機において100 [nm]以上のパーティクルとして検出されるエピ欠陥の密度は0.01個/cm2以上となった。
前記の実施例および比較例の条件にて、反応チャンバーの圧力と混合ガス中のモノシラン濃度を変化させ、パーティクル密度が0.01個/cm2未満となる場合を○、0.01個/cm2以上となる場合を×としたところ、図2に示される結果となった。
以上、本発明の実施例によれば、モノシラン濃度D [×10-4 mol/l]と圧力P [Torr]の関係がP<200且つD≦32P-0.71を満たす場合、エピタキシャル膜の表面および表面近傍のエピ欠陥を抑制することができ、金属汚染とエピ欠陥の少ない高品位なエピタキシャルウェーハを実現することができる。
Claims (1)
- 回転させながら水平に保持した一枚の基板を加熱し、前記基板表面上に混合ガスを供給し前記基板表面にエピタキシャル層を気相成長させる枚葉式気相反応装置において、800℃から900℃の基板温度範囲で前記基板に対して気相成長させるエピタキシャルウェーハの製造方法であって、前記枚葉式気相反応装置のチャンバー内の圧力を200Torr未満で、且つ、1気圧で20℃における前記混合ガス中に占めるモノシラン濃度をD[×10-4 mol/l]、圧力をP[Torr]としたとき、P<200且つD≦32×P-0.71 を満たす条件にて気相成長せしめることを特徴とするエピタキシャルウェーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014081993A JP2015204325A (ja) | 2014-04-11 | 2014-04-11 | エピタキシャルウェーハの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014081993A JP2015204325A (ja) | 2014-04-11 | 2014-04-11 | エピタキシャルウェーハの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015204325A true JP2015204325A (ja) | 2015-11-16 |
Family
ID=54597626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014081993A Pending JP2015204325A (ja) | 2014-04-11 | 2014-04-11 | エピタキシャルウェーハの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015204325A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017168523A (ja) * | 2016-03-14 | 2017-09-21 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0196923A (ja) * | 1987-10-09 | 1989-04-14 | Sony Corp | エピタキシャル成長方法 |
JPH02239185A (ja) * | 1989-03-10 | 1990-09-21 | Hitachi Ltd | 化学気相成長装置及び方法 |
JPH0855803A (ja) * | 1994-07-28 | 1996-02-27 | Applied Materials Inc | 薄膜製造方法 |
JPH08264458A (ja) * | 1995-03-24 | 1996-10-11 | Toshiba Corp | 半導体装置の製造方法 |
JPH1081585A (ja) * | 1986-03-19 | 1998-03-31 | Uk Government | 基板の表面の処理方法及び装置 |
JP2002075875A (ja) * | 2000-08-29 | 2002-03-15 | Toshiba Ceramics Co Ltd | シリコン半導体基板の化学的気相薄膜成長方法 |
JP2013038099A (ja) * | 2011-08-03 | 2013-02-21 | Yu Bridge Kk | 気相成長装置 |
JP2013207277A (ja) * | 2012-03-29 | 2013-10-07 | Nuflare Technology Inc | 半導体製造装置および半導体製造方法 |
-
2014
- 2014-04-11 JP JP2014081993A patent/JP2015204325A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1081585A (ja) * | 1986-03-19 | 1998-03-31 | Uk Government | 基板の表面の処理方法及び装置 |
JPH0196923A (ja) * | 1987-10-09 | 1989-04-14 | Sony Corp | エピタキシャル成長方法 |
JPH02239185A (ja) * | 1989-03-10 | 1990-09-21 | Hitachi Ltd | 化学気相成長装置及び方法 |
JPH0855803A (ja) * | 1994-07-28 | 1996-02-27 | Applied Materials Inc | 薄膜製造方法 |
JPH08264458A (ja) * | 1995-03-24 | 1996-10-11 | Toshiba Corp | 半導体装置の製造方法 |
JP2002075875A (ja) * | 2000-08-29 | 2002-03-15 | Toshiba Ceramics Co Ltd | シリコン半導体基板の化学的気相薄膜成長方法 |
JP2013038099A (ja) * | 2011-08-03 | 2013-02-21 | Yu Bridge Kk | 気相成長装置 |
JP2013207277A (ja) * | 2012-03-29 | 2013-10-07 | Nuflare Technology Inc | 半導体製造装置および半導体製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017168523A (ja) * | 2016-03-14 | 2017-09-21 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2018120731A1 (zh) | 硅外延片的制造方法 | |
JP5472308B2 (ja) | エピタキシャルウェーハの製造方法および製造装置 | |
JP2015185653A (ja) | 炭化珪素半導体装置の製造方法 | |
WO2018193664A1 (ja) | 成膜装置及びそのクリーニング方法 | |
JP5273150B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
KR101364995B1 (ko) | 반도체 기판의 제조방법 | |
JP5609755B2 (ja) | エピタキシャルウェーハの製造方法 | |
JP5267361B2 (ja) | エピタキシャル成長方法 | |
JP2015204325A (ja) | エピタキシャルウェーハの製造方法 | |
JP7231120B2 (ja) | エピタキシャルウェーハの製造方法 | |
JP5459257B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP2016076518A (ja) | 気相成長装置の汚染管理方法、エピタキシャルシリコンウェーハの製造方法 | |
JP5533428B2 (ja) | シリコンエピタキシャルウエーハの製造方法 | |
JP6924593B2 (ja) | エピタキシャルウェーハの製造方法 | |
JP5544859B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP7367497B2 (ja) | 炭化ケイ素多結晶膜の成膜方法、および、炭化ケイ素多結晶基板の製造方法 | |
JP2003188107A (ja) | 半導体エピタキシャルウエーハの製造方法および半導体エピタキシャルウエーハ | |
JP2013055231A (ja) | エピタキシャルウェーハの製造方法 | |
US9269572B2 (en) | Method for manufacturing silicon carbide semiconductor substrate | |
JP5206613B2 (ja) | エピタキシャルウェーハ用サセプタ、およびその製造方法、並びにそれを用いたエピタキシャル成長装置 | |
JP2015035460A (ja) | エピタキシャルウェーハの製造方法 | |
JP2723725B2 (ja) | 半導体基板の製造方法 | |
JP2004186376A (ja) | シリコンウェーハの製造装置及び製造方法 | |
JP6347330B2 (ja) | エピタキシャルウェーハの製造方法 | |
JP2020050551A (ja) | 炭化珪素多結晶基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160418 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170130 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170802 |