JP2015185653A - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2015185653A
JP2015185653A JP2014059990A JP2014059990A JP2015185653A JP 2015185653 A JP2015185653 A JP 2015185653A JP 2014059990 A JP2014059990 A JP 2014059990A JP 2014059990 A JP2014059990 A JP 2014059990A JP 2015185653 A JP2015185653 A JP 2015185653A
Authority
JP
Japan
Prior art keywords
silicon carbide
single crystal
crystal substrate
semiconductor device
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014059990A
Other languages
English (en)
Other versions
JP6311384B2 (ja
Inventor
彰仁 大野
Akihito Ono
彰仁 大野
陽一郎 三谷
Yoichiro Mitani
陽一郎 三谷
高裕 山本
Takahiro Yamamoto
高裕 山本
信之 冨田
Nobuyuki Tomita
信之 冨田
健一 ▲濱▼野
健一 ▲濱▼野
Kenichi Hamano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014059990A priority Critical patent/JP6311384B2/ja
Priority to US14/584,076 priority patent/US9957638B2/en
Priority to DE102015202131.9A priority patent/DE102015202131B4/de
Priority to KR1020150034734A priority patent/KR101727544B1/ko
Priority to CN201510131777.6A priority patent/CN104952708B/zh
Publication of JP2015185653A publication Critical patent/JP2015185653A/ja
Application granted granted Critical
Publication of JP6311384B2 publication Critical patent/JP6311384B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】製品の信頼性を向上させることができる炭化珪素半導体装置の製造方法を得る。【解決手段】まず、平均粗さ０．２ｎｍ以下の平坦性を有する炭化珪素単結晶基板１を準備する。次に、炭化珪素単結晶基板１の表面を還元性ガス雰囲気中でガスエッチングする。ガスエッチング後に炭化珪素単結晶基板１の表面上に炭化珪素膜６をエピタキシャル成長させる。ここで、ガスエッチングのエッチングレートを０．５μｍ／ｈ以上２．０μｍ／ｈ以下とする。【選択図】図１

Description

本発明は、炭化珪素単結晶基板の表面をガスエッチングした後にエピタキシャル成長層を形成する炭化珪素半導体装置の製造方法に関する。
近年、シリコンに比べてバンドギャップ、絶縁破壊電界強度、飽和ドリフト速度、熱伝導度が何れも相対的に大きい炭化珪素（ＳｉＣ）が、主に電力制御用パワーデバイス材料として注目されている。事実、この炭化珪素を用いたパワーデバイス（炭化珪素半導体装置）は、電力損失の大幅な低減、小型化などが可能であり、電源電力変換時の省エネルギ化が実現できることから、電気自動車の高性能化、太陽電池システム等の高機能化等、低炭素社会実現の上でキーデバイスとなっている。
炭化珪素半導体装置を製造する場合、炭化珪素単結晶基板（ＳｉＣバルク単結晶基板）上に、炭化珪素半導体装置の活性領域となる炭化珪素膜を予め熱ＣＶＤ法（熱化学気相堆積法）等によりエピタキシャル成長させることが多い。ここで、活性領域とは、結晶中におけるドーピング密度及び膜厚が精密に制御された成長方向軸を含む断面領域である。炭化珪素単結晶基板に加え、このような炭化珪素膜が必要とされる理由は、デバイスの仕様により、ドーピング密度及び膜厚がほぼ既定され、通常、その精度としてバルク単結晶基板のそれらより高いものが求められるためである。
炭化珪素単結晶基板上に炭化珪素膜をエピタキシャル成長させたウエハを、以下、エピタキシャルウエハと称する。炭化珪素半導体装置はエピタキシャルウエハに対して様々な加工を施して製造される。このため、一枚のエピタキシャルウエハから所望の特性を有するデバイスが作製される個数の割合である素子歩留りは、エピタキシャル成長層の電気的特性の均一性に強く依存している。エピタキシャルウエハ面内において他の領域に比べて絶縁破壊電界が小さい、又は、一定の電圧を印加した際に相対的に大きな電流が流れるような局所的な領域が存在すると、当該領域を含むデバイスの特性、例えば耐電圧特性が劣ってしまう。従って、相対的に小さな印加電圧においても、いわゆるリーク電流が流れる不具合が生じる。言い換えれば、素子歩留りを第一義的に規定する要素はエピタキシャルウエハの結晶学的な均一性である。この均一性を阻害する要因として、エピタキシャル成長時の不具合に起因する、いわゆる種々の電流リーク欠陥の存在が知られている。
上述の結晶欠陥に共通する特徴は、結晶における原子配列の周期性が結晶成長方向に沿って局所的に不完全となっていることである。炭化珪素のエピタキシャル成長によって生じる欠陥として、その表面形状の特徴から、キャロット欠陥、三角欠陥等と呼称される電流リーク欠陥が知られている。その中で三角欠陥の発生要因としては、基板表面に残存する研磨傷や、異種のポリタイプの結晶核などの他に、基板表面に付着されたＳｉＣ塵が起点となっていることがある。このＳｉＣ塵は、炭化珪素単結晶基板の製造時に付着されたもの、即ちＳｉＣバルク単結晶成長後に炭化珪素単結晶基板として研削、研磨工程等を経て加工される間に付着されたものと、炭化珪素単結晶基板上に熱ＣＶＤ法によりエピタキシャル成長させる際に反応炉内部に堆積された炭化珪素膜から脱離されたものなどがある。
なお、炭化珪素単結晶基板を水素エッチングして基板表面を平坦化させる技術が提案されている（例えば、特許文献１参照）。しかし、平均粗さ０．２ｎｍ以下の平坦性を有する炭化珪素単結晶基板を準備した場合には、このような平坦化を行うことは想定されていなかった。
特開２００１−７７０３０号公報
これら三角欠陥が形成された炭化珪素膜を用いて製造した炭化珪素半導体装置は、耐電圧特性などのデバイス特性と歩留りが低下する。このため、製品の信頼性が低下するという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は製品の信頼性を向上させることができる炭化珪素半導体装置の製造方法を得るものである。
本発明に係る炭化珪素半導体装置の製造方法は、平均粗さ０．２ｎｍ以下の平坦性を有する炭化珪素単結晶基板を準備する工程と、前記炭化珪素単結晶基板の表面を還元性ガス雰囲気中でガスエッチングする工程と、ガスエッチング後に前記炭化珪素単結晶基板の表面上に炭化珪素膜をエピタキシャル成長させる工程とを備え、前記ガスエッチングのエッチングレートを０．５μｍ／ｈ以上２．０μｍ／ｈ以下とすることを特徴とする。
本発明では、平均粗さ０．２ｎｍ以下の平坦性を有する炭化珪素単結晶基板の表面を還元性ガス雰囲気中でエッチングレート０．５μｍ／ｈ以上２．０μｍ／ｈ以下でガスエッチングした後に、炭化珪素膜をエピタキシャル成長させる。これにより、結晶欠陥の少ない高品質な炭化珪素膜を得ることができるため、製品の信頼性を向上させることができる。
本発明の実施の形態に係る炭化珪素半導体装置の製造方法を説明するための図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造方法を説明するための図である。 エッチングレートと設定温度をアレニウスプロットした図である。 エッチングレートと三角欠陥数密度の関係を示す図である。 ＳｉＣ塵を起点とした三角欠陥の例を示す図である。 ＳｉＣ塵を起点とした三角欠陥を模式的に示す上面図である。 ＳｉＣ塵を起点とした三角欠陥を模式的に示す断面図である。
図１及び図２は、本発明の実施の形態に係る炭化珪素半導体装置の製造方法を説明するための図である。まず、平均粗さ０．２ｎｍ以下の平坦性を有する炭化珪素単結晶基板１を準備する。具体的には、まず、主面となる（０００１）面（Ｃ面）に対する＜１１−２０＞方向へのオフ角が４度の４Ｈ−ＳｉＣバルク単結晶基板に対し、機械研磨及び酸性又はアルカリ性を呈する薬液を用いた化学機械研磨により平坦化処理を行う。次に、アセトンを用いて超音波洗浄を施し有機物を除去する。次に、いわゆるＲＣＡ洗浄を行う。即ち、７５℃（±５℃）に加熱したアンモニア水と過酸化水素水の混合液（１：９）に１０分間浸し、次に、７５℃（±５℃）に加熱した塩酸と過酸化水素水（１：９）に浸す。更に、体積比率で５％程度のフッ酸を含む水溶液に浸し、更に純水により置換処理を施すことにより、基板に対する表面洗浄を行う。以上の工程により炭化珪素単結晶基板１が形成される。ここで平均粗さとは、炭化珪素単結晶基板１の表面を原子間力顕微鏡(ＡＦＭ)により５μm×５μm四方の領域を測定し、算術平均粗さＲａを算出した値である。
なお、炭化珪素単結晶基板１のオフ角は４度に限ったものではなく、２度〜１０度程度の範囲内であり、化学機械研磨により平均粗さ０．２ｎｍ以下まで平坦化処理が施されたものであればよく、微分干渉顕微鏡による表面観察でスクラッチフリーであることがより好ましい。
図１は本実施形態におけるＣＶＤ装置の反応炉２の構成図である。反応炉２は横型のホットウォールタイプで、ＳｉＣコートされた高純度グラファイトからなるサセプタ上部３ａ、サセプタ下部３ｂ、及びサセプタステージ３ｃを備える。このサセプタステージ３ｃに炭化珪素単結晶基板１を設置する。次に、反応炉２内に還元性ガスとして例えば水素ガスを導入する。この水素ガスはキャリアガスを兼ねている。次に、反応炉２の真空度が例えば５ｋＰａ程度に一定に保持されるように圧力を制御する。次に、石英管４の周囲に巻回された誘導コイル５に交流電流を誘導し、誘導過熱によりサセプタ上部３ａ、サセプタ下部３ｂ、及びサセプタステージ３ｃを１６５０℃程度まで加熱し、還元性ガス雰囲気中でアニール工程を実施する。これにより、炭化珪素単結晶基板１の表面を還元性ガス雰囲気中でガスエッチングする。この際に還元性ガス雰囲気は水素ガスのみである。例えば基板表面のエッチングレートは１．０μｍ／ｈ、アニール時間は１５分である。
次に、図２に示すように、反応炉２内に原料ガスを供給することにより炭化珪素単結晶基板１の表面上に膜厚１０μｍの炭化珪素膜６をエピタキシャル成長させる。例えば、Ｓｉ原子の供給源としてシランガス（ＳｉＨ４）を流量５００ｓｃｃｍで供給し、Ｃ原子の供給源としてプロパンガス（Ｃ３Ｈ８）を流量２００ｓｃｃｍで供給する。Ｎ型ドーピングとして窒素ガスを用いる。また、Ｎ型ドーピングとして、基板界面でキャリア濃度が１×１０１７／ｃｍ３となり、活性領域でキャリア濃度が８×１０１５／ｃｍ３となるように窒素ガスを供給した。
その後、原料ガスの供給を停止し、室温まで降温させる。このエピタキシャルウエハの三角欠陥の数を共焦点光学系走査型顕微鏡の表面検査装置（例えば、レーザーテック社製ＳＩＣＡ６Ｘ）を用いて計測すると、欠陥密度は０．０６／ｃｍ２と極めて低密度であった。この基板上にデバイスを作製することで、高歩留りでかつ高品質な炭化珪素半導体装置を得ることができる。
ここで、本願の発明者は、炭化珪素膜６の成膜前に実施している還元性ガス雰囲気中でのアニール工程が三角欠陥の低減に重要であることを発見した。さらに、アニール工程中の基板表面のエッチングレートを適切に制御することにより、極めて低欠陥密度のエピタキシャルウエハを作製できることを見出した。基板表面のエッチングレートは主に基板表面温度と反応炉内の圧力によって制御され、以下の還元反応式に従いエッチングが進行される。
２ＳｉＣ＋Ｈ２→２Ｓｉ＋Ｃ２Ｈ２ （式１）
エッチングレートは基板表面温度、つまり反応炉２内のサセプタ上部３ａ、サセプタ下部３ｂ、及びサセプタステージ３ｃの設定温度を高くすればアレニウスの式に従い指数関数的に高くなる。図３はエッチングレートと設定温度をアレニウスプロットした図である。反応炉２の設定温度を決めることでエッチングレートを適切に変化させることができる。また、エッチングレートは反応炉の圧力によっても変化し、圧力が下がれば昇華圧も低下するためエッチングが進行される。図３に示すように反応炉２内の圧力を変化させることでも、設定温度と同様にエッチングレートを変化させることができる。
上述のように還元性ガス雰囲気中でのアニール工程におけるＳｉＣ基板表面のエッチングレートを変化させたエピタキシャル成長実験を鋭意繰り返した結果、エッチングレートと三角欠陥数密度には特異な関係があることを見出した。図４はエッチングレートと三角欠陥数密度の関係を示す図である。図５は、ＳｉＣ塵を起点とした三角欠陥の例を示す図である。エッチングレートが０．５μｍ／ｈより低い場合、図５に示すようなＳｉＣ塵を起点とする三角欠陥が多数観察された。一方、エッチングレートを０．５μｍ／ｈ以上とすることで、三角欠陥密度は０．１／ｃｍ２以下と極めて低密度となることが分かった。
図６と図７は、ＳｉＣ塵を起点とした三角欠陥を模式的に示す上面図と断面図である。三角欠陥は基板に付着していたＳｉＣ塵や、エピタキシャル成長前に基板表面に落下してきたＳｉＣ塵を起点として、ステップフロー成長とともに成長される。つまりＳｉＣ塵を三角形の頂点として相似形を保ち面積を大きくしながら成長されるため、成長初期に発生した三角欠陥ほどサイズが大きくなり、またエピタキシャル成長の厚みが厚いほどサイズは大きくなる。このような三角欠陥の発生を防ぐためには、エピタキシャル成長前にＳｉＣ塵を除去させることが必要不可欠となる。ここで、エッチングレートが低い場合には基板表面に付着したＳｉＣ塵をアニール工程中にエッチングにより除去できずに炭化珪素膜６が成膜され、エッチングレートを０．５μｍ／ｈ以上とすることで炭化珪素膜６が成膜される前に、ＳｉＣ塵を効果的に除去できたものと考えられる。
一方、エッチングレートを２．２μｍ／ｈとした場合には、三角欠陥密度は０．６／ｃｍ２と急増することが分かった。これは、エッチングレートが高すぎるとサセプタ上部３ａ、サセプタ下部３ｂ、及びサセプタステージ３ｃに堆積されている炭化珪素膜の脱離が促進され、特にサセプタ上部３ａから基板上にＳｉＣ塵が落下する量が増大するためと推察される。さらに、式１に示した通りＳｉ過剰脱離による基板表面でのＳｉドロップレットの形成により異常成長核が形成され三角欠陥の起点が増大しているものと推察される。また、エッチングレートが２．２μｍ／ｈと高い場合には、低欠陥密度が得られたエッチングレート１．０μｍ／ｈの条件と同じエッチング量になるようにエッチング時間を半分程度にしても、同様に三角欠陥密度は０．５／ｃｍ２以上と高密度で発生することも実験により明らかとなった。これは単純に基板表面のエッチング量を制御しても、三角欠陥密度を低密度に抑えることができないことを示している。従って、ガスエッチングのエッチングレートを０．５μｍ／ｈ以上２．０μｍ／ｈ以下とする必要がある。
本実施の形態では、平均粗さ０．２ｎｍ以下の平坦性を有する炭化珪素単結晶基板１の表面を還元性ガス雰囲気中でエッチングレート０．５μｍ／ｈ以上２．０μｍ／ｈ以下でガスエッチングした後に、炭化珪素膜６をエピタキシャル成長させる。これにより、結晶欠陥の少ない高品質な炭化珪素膜６を得ることができる。従って、耐電圧特性などのデバイス特性と歩留りが向上するため、製品の信頼性を向上させることができる。
なお、炭化珪素膜６の成膜時に必要に応じてＰ型ドーピング用にＡｌ、Ｂ、Ｂｅを含む有機金属材料を供給してもよい。また、成長の高速化を図るため、塩素を含むガスを併用してもよい。また、原料ガス流量を適宜変えることで炭化珪素膜６の成長速度を変化させることが可能であり、成長速度が１μｍ／ｈであっても、１０μｍ／ｈあっても同様の効果がある。
また、本実施形態ではガスエッチングにおけるアニール時間を１５分としたが、アニール時間が１時間を越えるとスパイラルピットを起点としたステップバンチングが発生しやすくなる。スパイラルピットとは、炭化珪素単結晶基板１に存在している螺旋転位部分において、エッチングによってすり鉢状の凹部が形成されることである。アニール工程中に炭化珪素単結晶基板１の表面で原子の表面再構成が行われる過程でスパイラルピットを起点としてステップバンチングが発生する。このステップバンチングは炭化珪素膜６の成膜時にその形態を引きずるため、成膜後の基板表面の平坦性を悪化させることがある。このため、ガスエッチングの時間は１時間以内であることが好ましく、生産性も考慮すると３０分以内であることがより好ましい。ただし、最適なエッチングレートやアニール時間は反応炉２内の成膜状況により依存する。このため、その条件は一義的に決定されるものでは無く、ＣＶＤ装置の炉内構成、構造等にも依存すると考えられる。それぞれの場合において好適な条件が決まるものである。
１ 炭化珪素単結晶基板、２ 反応炉、３ａ サセプタ上部、３ｂ サセプタ下部、３ｃ サセプタステージ、４ 石英管、５ 誘導コイル、６ 炭化珪素膜

Claims (3)

  1. 平均粗さ０．２ｎｍ以下の平坦性を有する炭化珪素単結晶基板を準備する工程と、
    前記炭化珪素単結晶基板の表面を還元性ガス雰囲気中でガスエッチングする工程と、
    ガスエッチング後に前記炭化珪素単結晶基板の表面上に炭化珪素膜をエピタキシャル成長させる工程とを備え、
    前記ガスエッチングのエッチングレートを０．５μｍ／ｈ以上２．０μｍ／ｈ以下とすることを特徴とする炭化珪素半導体装置の製造方法。
  2. 前記還元性ガスは水素ガスであることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 前記ガスエッチングの時間は１時間以内であることを特徴とする請求項１又は２に記載の炭化珪素半導体装置の製造方法。
JP2014059990A 2014-03-24 2014-03-24 炭化珪素半導体装置の製造方法 Active JP6311384B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014059990A JP6311384B2 (ja) 2014-03-24 2014-03-24 炭化珪素半導体装置の製造方法
US14/584,076 US9957638B2 (en) 2014-03-24 2014-12-29 Method for manufacturing silicon carbide semiconductor device
DE102015202131.9A DE102015202131B4 (de) 2014-03-24 2015-02-06 Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung und Siliziumkarbid-Halbleitervorrichtung
KR1020150034734A KR101727544B1 (ko) 2014-03-24 2015-03-13 탄화 규소 반도체장치의 제조방법
CN201510131777.6A CN104952708B (zh) 2014-03-24 2015-03-24 外延晶圆、半导体装置以及碳化硅半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014059990A JP6311384B2 (ja) 2014-03-24 2014-03-24 炭化珪素半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018004944A Division JP2018067736A (ja) 2018-01-16 2018-01-16 炭化珪素半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2015185653A true JP2015185653A (ja) 2015-10-22
JP6311384B2 JP6311384B2 (ja) 2018-04-18

Family

ID=54053821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014059990A Active JP6311384B2 (ja) 2014-03-24 2014-03-24 炭化珪素半導体装置の製造方法

Country Status (5)

Country Link
US (1) US9957638B2 (ja)
JP (1) JP6311384B2 (ja)
KR (1) KR101727544B1 (ja)
CN (1) CN104952708B (ja)
DE (1) DE102015202131B4 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017043525A (ja) * 2015-08-28 2017-03-02 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP2018082053A (ja) * 2016-11-16 2018-05-24 富士電機株式会社 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP2018107398A (ja) * 2016-12-28 2018-07-05 昭和電工株式会社 ｐ型ＳｉＣエピタキシャルウェハ及びその製造方法
WO2018142744A1 (ja) * 2017-01-31 2018-08-09 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2018211737A1 (ja) * 2017-05-17 2018-11-22 三菱電機株式会社 ＳｉＣエピタキシャルウエハおよびその製造方法
WO2024018924A1 (ja) * 2022-07-20 2024-01-25 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3330415A4 (en) * 2015-07-29 2019-03-20 Showa Denko K.K. PROCESS FOR PREPARING AN EPITACTIC SILICON CARBIDE CRYSTAL WAFERS
JP2017055086A (ja) * 2015-09-11 2017-03-16 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法及びＳｉＣエピタキシャルウェハの製造装置
WO2017061154A1 (ja) * 2015-10-07 2017-04-13 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN105632901B (zh) * 2016-02-02 2018-05-25 北京世纪金光半导体有限公司 一种采用干式刻蚀方法获得碳化硅衬底的方法
JP6762484B2 (ja) * 2017-01-10 2020-09-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
EP3602609B1 (en) 2018-02-28 2020-04-29 ABB Power Grids Switzerland AG Method for p-type doping of silicon carbide by al/be co-implantation
JP6491784B1 (ja) * 2018-08-03 2019-03-27 株式会社日立パワーソリューションズ 単結晶炭化ケイ素基板、単結晶炭化ケイ素基板の製造方法、および半導体レーザ
JP2020170816A (ja) * 2019-04-05 2020-10-15 三菱電機株式会社 炭化珪素エピタキシャルウエハ、炭化珪素エピタキシャルウエハの製造方法、電力変換装置
JP2022020995A (ja) * 2020-07-21 2022-02-02 三菱電機株式会社 炭化珪素エピタキシャルウエハの製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077030A (ja) * 1999-08-31 2001-03-23 Sanyo Electric Co Ltd 炭化珪素半導体装置の製造方法
JP2004075493A (ja) * 2002-08-22 2004-03-11 Tokai Carbon Co Ltd ＣＶＤ−ＳｉＣ被覆黒鉛材及びその製造方法
JP2005109342A (ja) * 2003-10-01 2005-04-21 Shibaura Mechatronics Corp 真空処理装置
JP2005311348A (ja) * 2004-03-26 2005-11-04 Kansai Electric Power Co Inc:The バイポーラ型半導体装置およびその製造方法
JP2008004888A (ja) * 2006-06-26 2008-01-10 Hitachi Metals Ltd 炭化珪素半導体エピタキシャル基板の製造方法。
JP2010111540A (ja) * 2008-11-06 2010-05-20 Showa Denko Kk 炭化珪素単結晶の結晶成長方法、種結晶及び炭化珪素単結晶
JP2011049496A (ja) * 2009-08-28 2011-03-10 Showa Denko Kk ＳｉＣエピタキシャルウェハ及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5230A (en) 1975-06-20 1977-01-05 Noda Plywood Mfg Co Ltd Set of joint plate and its assembly method
JP2001332508A (ja) * 2000-05-23 2001-11-30 Matsushita Electric Ind Co Ltd 半導体素子の製造方法
CN1938820A (zh) 2004-03-26 2007-03-28 关西电力株式会社 双极型半导体装置及其制造方法
JP2006032655A (ja) * 2004-07-16 2006-02-02 Kyoto Univ 炭化珪素基板の製造方法
DE102005024073A1 (de) * 2005-05-25 2006-11-30 Siltronic Ag Halbleiter-Schichtstruktur und Verfahren zur Herstellung einer Halbleiter-Schichtstruktur
JP4887418B2 (ja) 2009-12-14 2012-02-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
WO2011142074A1 (ja) 2010-05-10 2011-11-17 三菱電機株式会社 炭化珪素エピタキシャルウエハ及びその製造方法、エピタキシャル成長用炭化珪素バルク基板及びその製造方法並びに熱処理装置
JP5897834B2 (ja) * 2011-07-19 2016-03-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP5786759B2 (ja) 2012-02-21 2015-09-30 新日鐵住金株式会社 エピタキシャル炭化珪素ウエハの製造方法
KR101926694B1 (ko) * 2012-05-30 2018-12-07 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077030A (ja) * 1999-08-31 2001-03-23 Sanyo Electric Co Ltd 炭化珪素半導体装置の製造方法
JP2004075493A (ja) * 2002-08-22 2004-03-11 Tokai Carbon Co Ltd ＣＶＤ−ＳｉＣ被覆黒鉛材及びその製造方法
JP2005109342A (ja) * 2003-10-01 2005-04-21 Shibaura Mechatronics Corp 真空処理装置
JP2005311348A (ja) * 2004-03-26 2005-11-04 Kansai Electric Power Co Inc:The バイポーラ型半導体装置およびその製造方法
JP2008004888A (ja) * 2006-06-26 2008-01-10 Hitachi Metals Ltd 炭化珪素半導体エピタキシャル基板の製造方法。
JP2010111540A (ja) * 2008-11-06 2010-05-20 Showa Denko Kk 炭化珪素単結晶の結晶成長方法、種結晶及び炭化珪素単結晶
JP2011049496A (ja) * 2009-08-28 2011-03-10 Showa Denko Kk ＳｉＣエピタキシャルウェハ及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017043525A (ja) * 2015-08-28 2017-03-02 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP2018082053A (ja) * 2016-11-16 2018-05-24 富士電機株式会社 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP2018107398A (ja) * 2016-12-28 2018-07-05 昭和電工株式会社 ｐ型ＳｉＣエピタキシャルウェハ及びその製造方法
WO2018123534A1 (ja) * 2016-12-28 2018-07-05 昭和電工株式会社 ｐ型ＳｉＣエピタキシャルウェハ及びその製造方法
CN109937468A (zh) * 2016-12-28 2019-06-25 昭和电工株式会社 p型SiC外延晶片及其制造方法
CN109937468B (zh) * 2016-12-28 2023-11-14 株式会社力森诺科 p型SiC外延晶片及其制造方法
WO2018142744A1 (ja) * 2017-01-31 2018-08-09 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JPWO2018142744A1 (ja) * 2017-01-31 2019-11-21 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7070437B2 (ja) 2017-01-31 2022-05-18 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2018211737A1 (ja) * 2017-05-17 2018-11-22 三菱電機株式会社 ＳｉＣエピタキシャルウエハおよびその製造方法
JPWO2018211737A1 (ja) * 2017-05-17 2019-11-07 三菱電機株式会社 ＳｉＣエピタキシャルウエハおよびその製造方法
WO2024018924A1 (ja) * 2022-07-20 2024-01-25 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
US9957638B2 (en) 2018-05-01
US20150267320A1 (en) 2015-09-24
CN104952708B (zh) 2018-09-18
CN104952708A (zh) 2015-09-30
DE102015202131B4 (de) 2018-12-20
JP6311384B2 (ja) 2018-04-18
KR20150110339A (ko) 2015-10-02
KR101727544B1 (ko) 2017-04-17
DE102015202131A1 (de) 2015-09-24

Similar Documents

Publication Publication Date Title
JP6311384B2 (ja) 炭化珪素半導体装置の製造方法
JP5598542B2 (ja) 炭化珪素エピタキシャルウエハ及びその製造方法並びにエピタキシャル成長用炭化珪素バルク基板及びその製造方法
JP6123408B2 (ja) 単結晶４Ｈ−ＳｉＣ基板及びその製造方法
JP6304699B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
WO2014125550A1 (ja) ＳｉＣエピタキシャルウエハの製造方法
WO2016067918A1 (ja) 炭化珪素エピタキシャル膜の成長方法
WO2016140051A1 (ja) ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造方法
US10208400B2 (en) Method for manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device
JP6248532B2 (ja) ３Ｃ−ＳｉＣエピタキシャル層の製造方法、３Ｃ−ＳｉＣエピタキシャル基板および半導体装置
JP2015044727A (ja) ＳｉＣエピタキシャルウエハの製造方法
JP5786759B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP2008222509A (ja) ＳｉＣエピタキシャル膜付き単結晶基板の製造方法
JP5996406B2 (ja) 炭化珪素エピタキシャルウェハの製造方法
JP2018067736A (ja) 炭化珪素半導体装置及びその製造方法
JP6786939B2 (ja) 炭化珪素半導体基板および炭化珪素半導体基板の製造方法
JP2014027028A (ja) ＳｉＣエピタキシャル基板製造装置、ＳｉＣエピタキシャル基板の製造方法、ＳｉＣエピタキシャル基板
JP6927429B2 (ja) ＳｉＣエピタキシャル基板の製造方法
US9269572B2 (en) Method for manufacturing silicon carbide semiconductor substrate
JP6372709B2 (ja) エピタキシャルウェーハの製造方法
JP2017122047A (ja) 単結晶４Ｈ−ＳｉＣ基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170705

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180116

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180305

R150 Certificate of patent or registration of utility model

Ref document number: 6311384

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250