CN1938820A - 双极型半导体装置及其制造方法 - Google Patents

双极型半导体装置及其制造方法 Download PDF

Info

Publication number
CN1938820A
CN1938820A CNA200580009661XA CN200580009661A CN1938820A CN 1938820 A CN1938820 A CN 1938820A CN A200580009661X A CNA200580009661X A CN A200580009661XA CN 200580009661 A CN200580009661 A CN 200580009661A CN 1938820 A CN1938820 A CN 1938820A
Authority
CN
China
Prior art keywords
silicon carbide
substrate
epitaxial
semiconductor device
basal plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200580009661XA
Other languages
English (en)
Inventor
中山浩二
菅原良孝
土田秀一
镰田功穗
三柳俊之
中村智宣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Central Research Institute of Electric Power Industry
Kansai Electric Power Co Inc
Original Assignee
Central Research Institute of Electric Power Industry
Kansai Electric Power Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Central Research Institute of Electric Power Industry, Kansai Electric Power Co Inc filed Critical Central Research Institute of Electric Power Industry
Publication of CN1938820A publication Critical patent/CN1938820A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Bipolar Transistors (AREA)

Abstract

一种双极型半导体装置，通电时电子和空穴再结合区域的至少一部分，是由碳化硅基片表面生长的碳化硅外延层形成。在制造双极型半导体装置时，用氢腐蚀处理碳化硅基片的表面后，从该处理面上使碳化硅外延生长而形成上述的外延层。通过用化学机械研磨处理碳化硅基片的表面，然后用氢腐蚀处理，可进一步减少向外延层的基面位错的传播。

Description

双极型半导体装置及其制造方法
技术领域
本发明涉及一种通过在碳化硅基片表面生长的碳化硅外延层，形成漂移层等在通电时电子和空穴再结合区域的半导体装置及其制造方法。特别是涉及在外延层的基面位错密度的减少，以及随时间发生的正向电压劣化的改善。
背景技术
碳化硅(SiC)的绝缘破坏电场强度是硅(Si)的大约10倍。其他方面如热传导率、电子移动度、禁带宽度等，碳化硅也是具有优良的物性数值的半导体。因此与现有的硅类功率半导体元件相比，碳化硅有待成为大幅度提高性能的半导体材料。最近，市面上已售有直径3英寸以下的4H-SiC、6H-SiC的单结晶基片，相继出现了大幅度超过Si性能限度的肖特基势垒二极管(SBD)、高电压pn二极管、MOSFET等各种开关元件，高性能碳化硅元件的开发正在不断进行。
半导体元件分为，通电时只有电子或空穴作用于传导的单极型元件，以及电子和空穴两者作用于传导的双极型元件。单极型元件包括肖特基势垒二极管(SBD)，结型场效应晶体管(J-FET)，金属/氧化膜/半导体场效应晶体管(MOS-FET)等。双极型元件包括pn二极管、双极结型晶体管(BJT)、闸流晶体管、GTO闸流晶体管、IGBT等。
现有的碳化硅双极型元件，如非专利文献1所记载，新的双极型元件在通电开始后，随通电时间(累计使用时间)的增加，出现正向电压增大的变化。
这种正向电压的劣化，结晶缺陷的一种即基面位错(basal planedislocation)是其主要原因。该基面位错，因通电时发生的电子和空穴的再结合能量而变成堆垛层错，随通电时间的增加，堆垛层错的面积也增加。堆垛层错的区域在通电时作为高电阻区域起作用，因此随堆垛层错的面积增加、双极型元件的正向电压也增大。正向电压增大会引起元件损耗的增加，所以会增加使用此元件的反相器等电力变换装置的损耗，并引起可靠性下降。
使用碳化硅单结晶形成功率半导体元件时，碳化硅单结晶的扩散系数因为非常小，难以进行深度的不纯物扩散。因此，一般在碳化硅单结晶基片上，外延生长具有与基片相同的结晶型并具有特定膜厚度和掺杂质浓度的单结晶膜(例如参照专利文献1)。
碳化硅单结晶有3C-SiC、4H-SiC、6H-SiC等各种多型(结晶多型)，但在功率半导体的开发中，主要使用绝缘破坏强度和移动度高、各向异性比较小的4H-SiC。进行外延生长的晶面例如有，(0001)Si面、(000-1)C面、(11-20)面、(01-10)面、(03-38)面。在(0001)Si面和(000-1)C面上外延生长时，为了使用阶梯型滑移生长技术(step flow growth technology)，进行同质外延生长，经常使用从C轴向[11-20]方向或[01-10]方向倾斜几度的晶面。
生长外延单结晶膜的碳化硅单结晶基片，将通过升华法或化学气相沉积法(CVD)得到的大块结晶切成薄片，并对表面例如用与碳化硅同样硬或更硬的研磨磨粒进行机械研磨而得到。由升华法或CVD法所得碳化硅单结晶基片中的(0001)面内，存在着高密度的基面位错。在(0001)Si面或(000-1)C面上进行外延生长时，使用从C轴向[11-20]方向或[01-10]方向倾斜几度(称作偏离角)的晶面的情况下，在碳化硅单结晶基片中的(0001)面内存在的基面位错，出现在碳化硅单结晶基片表面上。
例如，从(0001)Si面、(000-1)C面倾斜8°的碳化硅单结晶基片中，其基片表面的基面位错密度随结晶品质有所不同，典型的是102～104个/cm2。如图1的模式所示，在外延生长时，基片1表面的大约数个％的基面位错3，以基面位错3的形式直接传播到外延层2，剩余的变成螺纹边缘位错4(threading edge位错)传播到外延层2。其中，该图的5是(0001)Si面，θ是偏离角。
当使用具有上述外延膜的碳化硅基片制造双极型元件时，通电时基面位错变成堆垛层错的区域就是通电时引起电子和空穴再结合的区域。引起电子和空穴再结合区域的大部分是双极型元件的漂移层，其中一部分渗出到漂移层和注入层的界面附近的注入层。为了抑制通电时正向电压的劣化，一般认为在这些区域，降低基面位错密度是很有效的。
专利文献1：国际公开WO03/038876号
非专利文献1：“材料科学论坛(Materials Science Forum)”2002年，第389-393卷，p.1259-1264
发明内容
本发明旨在解决上述现有技术的问题点，其目的是提供，减少从碳化硅单结晶基片向外延层的基面位错的传播，进而抑制了正向电压随时间劣化的双极型半导体装置及其制造方法。
本发明人发现，在碳化硅单结晶基片上外延生长碳化硅之前，通过特定条件对基片表面实施氢腐蚀处理，从该处理面上生长的外延膜中的基面位错会大幅度减少，从而完成了本发明。
其次，发现通过用化学机械研磨处理基片表面，然后实施氢腐蚀处理后，特别是使用低偏离角的基片，从该处理面上生长的外延膜中的基面位错非常少，从而完成了本发明。
特别是经上述处理，从表面粗度Rms为0.1～0.6nm的基片表面上进行外延生长时，其基面位错非常少。
本发明的双极型半导体装置，将通电时电子和空穴再结合区域的至少一部分，由从碳化硅基片表面生长的碳化硅外延层形成，其特征为，
在上述碳化硅基片上，进行外延生长表面的表面粗度Rms为0.1～0.6nm。
本发明的双极型半导体装置的特征是，上述碳化硅基片的偏离角为1～4°。
本发明的双极型半导体装置的特征是，在上述碳化硅基片上，外延生长的晶面为(000-1)C面，偏离角为1～8°。
本发明的双极型半导体装置的制造方法，是将通电时电子和空穴再结合区域的至少一部分，由从碳化硅基片表面生长的碳化硅外延层形成的双极型半导体装置的制造方法，其特征是，
用氢腐蚀处理碳化硅基片的表面后，从该处理面外延生长碳化硅而形成上述外延层。
本发明的双极型半导体装置的制造方法，是将通电时电子和空穴再结合区域的至少一部分，由从碳化硅基片表面生长的碳化硅外延层形成的双极型半导体装置的制造方法，其特征是，
用化学机械研磨处理碳化硅基片的表面，然后用氢腐蚀处理后，从该处理面外延生长碳化硅而形成上述外延层。
本发明的双极型半导体装置的制造方法，其特征是，从偏离角为1～4°的碳化硅基片表面进行外延生长。
本发明的双极型半导体装置的制造方法，其特征是，从偏离角为1～8°的碳化硅基片的(000-1)C面进行外延生长。
本发明的双极型半导体装置，在外延层中基面位错非常少。
根据本发明的双极型半导体装置的制造方法，能大幅度减少从碳化硅单结晶基片向外延层的基面位错的传播。
附图说明
图1为说明基面位错从碳化硅单结晶基片向外延层传播的示意图。
图2为CMP装置的示意图。
图3为通过本实施状态的方法处理了基片表面的，使用了具有外延膜的碳化硅基片的pn二极管之一例的剖面图。
图4表示在实施例和对比例中，外延膜的基面位错密度的测定结果图。
图5为说明本发明中，抑制向外延膜的基面位错的原理图。
符号说明：
1碳化硅单结晶基片
2碳化硅外延层
3基面位错
4螺纹边缘位错
5晶面
11研磨头
12转台
13研磨垫片
14基片
15浆液供给喷管
21基片
23漂移层
24p型结合层
25p+型接触层
26JTE
27氧化膜
28阴极电极
29阳极电极
29a钛膜
29b铝膜
41基面位错
41a镜象位错
42原子阶梯
43聚束阶梯
d基面位错和表面之间的距离
θ偏离角
具体实施方式
下面说明本发明的实施状态。关于晶格方位和晶格面，个别方位用[]、个别面用()表示。关于负的指数，结晶学上把“-”(细线条)放在数字的上面，但为了便于撰写说明书，把负号放在数字的前面。
所使用的碳化硅单结晶基片，根据升华法或CVD法得到的大块结晶并切成薄片而获得。用升华法(改良雷利法)时，例如在坩锅内放入碳化硅粉末，在2200～2400℃加热气化，使其在籽晶的表面，通常以0.8～1mm/h的速度，堆积在籽晶的表面并整体生长。将获得的结晶块切成特定的厚度、露出所希望晶面的薄片，将其表面用与碳化硅相同或更硬的研磨磨粒进行研磨，随着研磨的进行，将粗糙的研磨磨粒变成细小的磨粒，研磨成如镜面样平滑的程度。
碳化硅单结晶的结晶型包括4H-SiC、3C-SiC、2H-SiC、6H-SiC、15R-SiC等。优选使用绝缘破坏强度及移动度高、各向异性比较小的4H-SiC，通过下述的氢腐蚀处理、或化学机械研磨处理与氢腐蚀处理的并用，使外延层中的基面位错密度大幅度减少。
进行外延生长的晶面包括，如(0001)Si面、(000-1)C面、(11-20)面、(01-10)面、(03-38)面等。在(0001)Si面和(000-1)C面上外延生长时，使用[01-10]方向、[11-20]方向、或[01-10]方向与[11-20]方向的中间方向的斜取向为1～12°，优选为1～8°，特优选为1～4°的偏离角，让其倾斜并用切成的基片，根据阶梯型滑移生长技术，从该晶面外延生长。
使用1～4°的低偏离角切出的基片时，从基片向外延层的基面位错的传播非常少。而且，在基片上外延生长的晶面为(000-1)C面时，即使比这个偏离角还大，向外延层的基面位错的传播也很少。具体地说，偏离角在1～8°范围内，从基片向外延层的基面位错的传播非常少。
用氢腐蚀处理碳化硅单结晶基片的表面。氢腐蚀例如能在进行外延生长的反应炉内进行。在炉内引进基片后，往炉内以1～100L/min、优选为5～20L/min，供应氢气，或者供应添加氯化氢的氢气，在10～250Torr、优选为20～50Torr的气体条件下，在1300～1700℃、优选为1350～1450℃的温度下，进行10～60分钟程度的中间处理。
另外，氢和基片表面相互作用时的Si放出速度，主要由蒸发速度决定，C的放出速度主要由和氢的反应速度决定，但通过在Si和C的放出速度几乎相等时的温度和压力下，进行腐蚀处理，进而，使从基片表面生长的碳化硅外延层的基面位错密度变得非常少。
在上述氢腐蚀处理之前，通过化学机械研磨(CMP：ChemicalMechanical Polishing)对基片表面进行处理，则外延层的基面位错密度变得非常少。图2表示一般的CMP装置的概略构成。碳化硅单结晶基片14被固定在研磨头11上，在转台12上面的研磨垫片13上，加压压住碳化硅单结晶基片14的状态下，一边从浆液供给喷管15滴下研磨浆液，一边用旋转马达旋转研磨垫片13和碳化硅单结晶基片14的任意一方或双方，根据化学和机械的作用进行研磨。研磨浆液通常由溶剂、磨粒和添加剂组成，例如使用，将硅胶等硅类微粒子作为磨粒分散在水中，同时加入必要的添加剂，调整了pH而获得的物质。
使用上述方法处理基片表面后，在该处理面上用CVD法使碳化硅外延生长。作为原料气体，使用C的原料气体丙烷和Si的原料气体硅烷。并且作为载气使用氢气、作为掺杂气体使用氮气或三甲基铝等。在这些气体条件下，例如在1500～1600℃、40～80Torr的条件下，以2～20μm/h的生长速度使碳化硅外延生长。这样，与基片相同结晶型的碳化硅将阶梯型滑移生长。
进行外延生长的具体装置，可用竖型热壁炉。在竖型热壁炉中，安装有用石英形成的水冷式双层圆筒管。在水冷式双层圆筒管的内部，设置有圆筒状绝热材料和石墨形成的热壁，以及用于纵向固定碳化硅单结晶基片的楔形基座。水冷式双层圆筒管外侧的周围安装有高频加热线圈，用高频加热线圈对热壁进行高频感应加热，通过从热壁发出的辐射热量，加热固定在楔形基座的碳化硅单结晶基片。一边加热碳化硅单结晶基片，一边从水冷式双层圆筒管的下方供给反应气体，进而在碳化硅单结晶基片表面上外延生长碳化硅。
使用上述得到的具有外延膜的碳化硅，制造双极型元件。双极型元件例如包括pn二极管、双极结型晶体管(BJT)，闸流晶体管，GTO闸流晶体管，IGBT等。
在这些双极型元件中，通电时电子和空穴发生再结合的区域，例如用上述外延层形成漂移层或在漂移层和注入层的界面附近的注入层。本实施状态中，因为在基片上使用了经上述处理的物，所以外延层的基面位错密度非常小。因此，可抑制通电时发生因基面位错而变成堆垛层错，改善随时间发生的正向电压劣化。特别是经上述处理而表面粗度Rms为0.1～0.6nm，优选为0.1～0.3nm的基片，从该基片表面外延生长的物中，基面位错非常少。
本发明的外延层中基面位错的传播大幅度减少，认为是因以下的原因造成。下面说明的机理只是考察，本发明并不意味只限定于下述的机理来解释。
下面参照图5进行说明。一般结晶内存在的位错与结晶表面之间，镜象力(imaging force)在起作用。考虑镜象位错而能算出镜象力。从结晶表面到距离r的位置，存在具有绝对值b的伯格斯矢量的位错时，该位错和具有镜象关系的位错的力(镜象力)F可用[数学式1]表示(图5(a))。
[数学式1]
镜象力： F = - μ b 2 4 πr (μ：弹性系数)
从式中可明白，结晶表面到位错的距离d越近镜象力就越大。而且，镜象力的值为负是表示位错与表面之间引力在起作用。即如图5(b)所示，在碳化硅单结晶中存在的基面位错，该基面位错越接近表面时，对表面呈垂直的引力就会开始起作用。
引力超过一个临界值时，基面位错会变成传播到与表面几乎垂直方向(与C轴平行的方向)的螺纹边缘位错。
在碳化硅单结晶基片的(0001)Si面或(000-1)C面上外延生长时，使用从C轴倾斜几度的晶面。因此在原子水平上，外延膜表面具有阶梯状的表面(原子阶梯)。如图5(c)所示，各个原子阶梯42以各个散乱状态的理想的平坦表面时，该原子阶梯与在外延膜表面和外延膜内部存在的基面位错41之间的距离d为最小，基面位错41从表面受到的镜象力(引力)为最大。因此，基面位错41一边变成与结晶表面几乎垂直的方向(C轴方向)(即变成螺纹边缘位错)，一边传播到外延单结晶膜的内部。
但是，如图5(d)所示，实际的结晶表面上，存在着几个原子阶梯捆成的聚束阶梯43。在这种聚束阶梯状态时，基面位错41从表面受到的镜象力(引力)变小。所以基面位错41不会变成与结晶表面几乎垂直的方向(C轴方向)，而是作为朝着与结晶表面几乎平行方向的基面位错41，传播到外延单结晶膜的内部。
外延生长时，碳化硅单结晶基片的结晶表面的原子阶梯状态，根据对碳化硅单结晶基片的表面处理而变化。通过在基片表面进行适当的氢腐蚀处理，或者并用化学机械研磨和氢腐蚀处理，可抑制基片表面的原子阶梯的聚束。结晶表面原子阶梯有无聚束或聚束段的大小，能用表面粗度Rms大概测量，但在外延膜成膜之前，通过进行这些表面处理，表面粗度Rms会减少。
因氢腐蚀等表面处理，结晶表面的表面粗度Rms变成一定数值以下时，作用于基面位错的镜象力超过临界值，变成螺纹边缘位错的基面位错的比例会大幅度增加。
根据以上的机理认为，从表面粗度Rms为0.6nm以下、特别是0.3nm以下的基片表面进行外延生长时，从基片向外延膜的基面位错的传播将会最大限度地变少。
且，在基片表面存在很多不完全结晶的情况下，从基片传播到外延膜的外延生长时，生成新的基面位错。此时，外延膜中的基面位错密度是，从基片传播到外延膜的，以及外延生长时新生成的两项合计。
在适当的条件下，进行化学机械研磨或氢腐蚀处理，使基片表面平坦化，能除去基片表面部分的不完全结晶。即进行化学机械研磨或氢腐蚀处理、减小基片表面的表面粗度而能降低外延生长时生成的基面位错的密度。因此从表面粗度Rms为0.6nm以下、特别是0.3nm以下的基片表面进行外延生长时，从基片向外延膜的基面位错的传播会最大限度地减少，同时可降低外延生长时新生成的基面位错的密度，结果是能得到基面位错密度非常小的外延膜。
另外如图5(e)所示，因偏离角θ越小基面位错41越接近结晶表面，所以偏离角θ变小，作用于基面位错41的每单位长度的镜象力就越大。即偏离角θ越小，外延生长时变成螺纹边缘位错的基面位错的比例就越增加。
碳化硅单结晶基片的(0001)Si面上或(000-1)C面上的外延生长，会因偏离角过于小而难以生长。实用的是1°以上的偏离角度。从以上的观点来看，使用以1～12°、优选为1～8°、特优选为1～4°的偏离角度切成的基片时，可得到从基片传播的基面位错很小的优质外延层。
另外，比较(0001)Si面和(000-1)C面时，因(000-1)C面具有难以引起阶梯聚束的性质，所以即使(000-1)C面为1～8°的偏离角，也能得到基面位错密度非常小的外延层。
图3为表示一个双极型元件之一例的pn(pin)二极管的剖面图。按特定的偏离角，把通过雷利法生长的结晶块切成薄片，将表面经过镜面研磨的n型4H-SiC基片，在上述条件下，用氢腐蚀以及化学机械研磨处理而成为碳化硅单结晶基片21(载流子密度8×1018cm-3，厚度400μm)，在其上面利用CVD法依次外延生长掺杂氮的n型碳化硅层和掺杂铝的p型碳化硅层。
n型生长层的漂移层23的施主密度为5×1014cm-3，膜厚度为40μm。
p型生长层由p型结合层24和p+型接触层25组成。p型结合层24的受主密度为5×1017cm-3，膜厚度为1.5μm。p+型接触层25的受主密度为1×1018cm-3，膜厚度为0.5μm。
通过反应性离子腐蚀，除去外延层的外部而形成台面结构后，为了缓和台面底部的电场集中，注入铝离子形成JTE(结型终端延长)26。JTE26的总量为1.2×1013cm-2、宽250μm、深0.7μm，在30～450keV之间改变能量的同时，在室温下注入离子后，在氩气条件下进行1700℃的热处理而活性化。27为活性化注入离子后形成的热氧化膜。
符号28是在碳化硅单结晶基片21的下面蒸镀Ni(厚度350nm)而形成的阴极电极。29是在p+型接触层25的上面，分别蒸镀Ti膜(厚度350nm)和Al膜(厚度100nm)29a、29b而形成的阳极电极。这些电极蒸镀后，在1000℃下进行20分钟的热处理而成为欧姆电极。
在pn二极管中，通过使用氢腐蚀以及化学机械研磨，对碳化硅单结晶基片21的表面进行处理，而在其表面生长的外延膜则构成了漂移层23，因此漂移层23的基面位错密度很小。为此通电时，可抑制由电子和空穴的再结合能量而变成堆垛层错，从而可延长元件的寿命。
以上说明了本发明的实施形态，但本发明不被该实施形态所限定，在不脱离本发明要点的范围内，可进行各种变形、变更。
[实施例1]
用竖型热壁炉，对通过改良雷利法生长的结晶块按斜取向[11-20]、偏离角8°切成薄片，用磨粒机械研磨其表面而成的镜面状的n型4H-SiC(0001)基片，对该基片以流量10L/min供给氢气，在温度1400℃、压力30Torr下进行40分钟的腐蚀处理。将处理后的基片表面的表面粗度Rms，用精工ィンスッルメンス公司制造的原子间力显微镜SPI3800N测定的结果为0.25nm(10μm×10μm的区域)。
其次，通过CVD法在处理后的基片表面，使碳化硅外延生长。在供应丙烷(8cc/min)、硅烷(30cc/min)、氢气(10L/min)的同时，在温度1545℃、压力42Torr下，进行4小时的阶梯型滑移生长，形成了膜厚度为60μm的外延膜。
对所得到的具有外延膜的碳化硅单结晶基片，利用熔融KOH腐蚀和X线拓扑图，测定其外延膜中的基面位错密度的结果，平均值为440cm-2。
[实施例2]
除了在进行氢腐蚀处理前，用化学机械研磨处理了基片表面之外，其他的与实施例1一样，得到了具有外延膜的碳化硅单结晶基片。与实施例1同样的方法，测定了处理后基片表面的表面粗度Rms的结果为0.20nm(10μm×10μm的区域)。
对所得到的具有外延膜的碳化硅单结晶基片，利用熔融KOH腐蚀和X线拓扑图，测定其外延膜中的基面位错密度的结果，平均值为60cm-2。
[实施例3]
用通过改良雷利法生长的结晶块按斜取向[11-20]、偏离角8°切成薄片，用磨粒机械研磨其表面而成的镜面状的n型4H-SiC(000-1)基片，进行与实施例2一样的化学机械研磨处理和氢腐蚀处理后，使之生长为外延膜。并与实施例1同样的方法，测定处理后基片表面的表面粗度Rms的结果为0.20nm(10μm×10μm的区域)。
对所得到的具有外延膜的碳化硅单结晶基片，利用熔融KOH腐蚀和X线拓扑图，测定外延膜中的基面位错密度的结果，平均值为20cm-2。
[实施例4]
用通过改良雷利法生长的结晶块按斜取向[11-20]、偏离角4°切成薄片，用磨粒机械研磨其表面而成的镜面状的n型4H-SiC(0001)基片，进行与实施例2一样的化学机械研磨处理和氢腐蚀处理后，使之生长为外延膜。并与实施例1同样的方法测定处理后基片表面的表面粗度Rms的结果为0.28nm(10μm×10μm的区域)。
对所得到的具有外延膜的碳化硅单结晶基片，利用熔融KOH腐蚀和X线拓扑图，测定外延膜中的基面位错密度的结果，平均值为20cm-2。
[对比例1]
除了没有进行氢处理之外，其他的与实施例1一样，得到了具有外延膜的碳化硅单结晶基片。而且用与实施例1同样的方法，测定了使外延生长的基片表面的表面粗度Rms，其结果为1.0nm。关于所得到的具有外延膜的碳化硅单结晶基片，利用熔融KOH腐蚀和X线拓扑图，测定了外延膜中的基面位错密度的结果为1700cm-2。
另外，根据X线拓扑图，详细分析了外延膜的结果，判断出在1700cm-2的基面位错当中，大约半数从基片传播到外延膜中，大约半数是在外延生长时生成的。即不进行氢腐蚀时，大量的基面位错从基片传播到外延膜的同时，大量的基面位错也是在外延生长时生成。
上述实施例1、2和对比例1的结果如图4所示。
[实施例5、对比例2]
将碳化硅结晶块切成薄片得到的n型4H-SiC基片，用化学机械研磨处理其基片表面，然后用氢腐蚀进行处理后，通过CVD法使碳化硅外延生长而得到具有外延膜的碳化硅单结晶基片。用该基片制造了如图3的pn二极管，得到了实施例5的pn二极管。
另一方面，准备了对该基片表面不进行上述处理，并直接进行了碳化硅外延生长的具有外延膜的碳化硅单结晶基片。用该基片制造了如图3的pn二极管，得到了对比例2的pn二极管。
对于这些pn二极管，做正向电压劣化试验的结果，与对比例2的pn二极管相比，实施例5的pn二极管在100A/cm-2下，通电1小时的时候，其正向电压的增加被抑制了大约1/4程度。

Claims (7)

1、一种双极型半导体装置，通电时电子和空穴再结合区域的至少一部分，是由碳化硅基片表面生长的碳化硅外延层形成，其特征在于：
在上述碳化硅基片上，外延生长表面的表面粗度Rms为0.1～0.6nm。
2、根据权利要求1的双极型半导体装置，其特征在于，上述碳化硅基片的偏离角为1～4°。
3、根据权利要求1的双极型半导体装置，其特征在于，在上述碳化硅基片上，外延生长的晶面为(000-1)C面，偏离角为1～8°。
4、一种双极型半导体装置的制造方法，所述双极型半导体装置将通电时电子和空穴再结合区域的至少一部分，由从碳化硅基片表面生长的碳化硅外延层形成，其特征在于：
用氢腐蚀处理碳化硅基片表面后，从该处理面进行碳化硅外延生长而形成上述外延层。
5、根据权利要求4的双极型半导体装置的制造方法，其特征在于，用化学机械研磨处理碳化硅基片的表面，然后用氢腐蚀处理后，从该处理面上进行碳化硅外延生长而形成上述外延层。
6、根据权利要求4或5的双极型半导体装置的制造方法，其特征在于，从偏离角1～4°的碳化硅基片表面进行外延生长。
7、根据权利要求4或5的双极型半导体装置的制造方法，其特征在于，从偏离角1～8°的碳化硅基片的(000-1)C面上进行外延生长。
CNA200580009661XA 2004-03-26 2005-03-25 双极型半导体装置及其制造方法 Pending CN1938820A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004092666 2004-03-26
JP092666/2004 2004-03-26

Publications (1)

Publication Number Publication Date
CN1938820A true CN1938820A (zh) 2007-03-28

Family

ID=35056457

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200580009661XA Pending CN1938820A (zh) 2004-03-26 2005-03-25 双极型半导体装置及其制造方法

Country Status (6)

Country Link
US (1) US20070290211A1 (zh)
EP (1) EP1739726A4 (zh)
KR (1) KR100853991B1 (zh)
CN (1) CN1938820A (zh)
TW (1) TW200539318A (zh)
WO (1) WO2005093796A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101877309B (zh) * 2009-10-30 2011-09-21 西安电子科技大学 提高4H-SiC基面位错转化率的外延方法
CN101897004B (zh) * 2007-12-28 2012-02-15 住友化学株式会社 半导体基板以及半导体基板的制造方法
CN102365748A (zh) * 2009-03-27 2012-02-29 国家半导体公司 组态和制造其中非单结晶半导体间隔部分控制基极链长的具有双极面结型晶体管的半导体结构
CN103635615A (zh) * 2011-05-16 2014-03-12 株式会社电装 碳化硅单晶、碳化硅晶片和半导体器件
CN104867818A (zh) * 2015-04-02 2015-08-26 中国电子科技集团公司第十三研究所 一种减少碳化硅外延材料缺陷的方法
CN106233430A (zh) * 2014-04-18 2016-12-14 国立研究开发法人产业技术综合研究所 碳化硅外延晶片及其制造方法
CN109478569A (zh) * 2016-07-21 2019-03-15 三菱电机株式会社 碳化硅半导体装置以及碳化硅半导体装置的制造方法
CN115635380A (zh) * 2022-12-26 2023-01-24 华芯半导体研究院(北京)有限公司 一种气相外延生长辅助装置

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5131675B2 (ja) * 2006-08-25 2013-01-30 国立大学法人京都大学 炭化ケイ素基板の製造方法
JP4842094B2 (ja) * 2006-11-02 2011-12-21 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
JP5147244B2 (ja) * 2007-01-17 2013-02-20 関西電力株式会社 バイポーラ型半導体素子
CA2652948A1 (en) * 2007-03-26 2008-10-02 Sumitomo Electric Industries, Ltd. Schottky barrier diode and method of producing the same
US8293623B2 (en) 2007-09-12 2012-10-23 Showa Denko K.K. Epitaxial SiC single crystal substrate and method of manufacture of epitaxial SiC single crystal substrate
US8652255B2 (en) * 2007-10-12 2014-02-18 The United States Of America, As Represented By The Secretary Of The Navy Method of producing epitaxial layers with low basal plane dislocation concentrations
JP5504597B2 (ja) * 2007-12-11 2014-05-28 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
JP5243815B2 (ja) * 2008-02-27 2013-07-24 新日本無線株式会社 半導体装置
US8497552B2 (en) 2008-12-01 2013-07-30 Cree, Inc. Semiconductor devices with current shifting regions and related methods
US8536582B2 (en) * 2008-12-01 2013-09-17 Cree, Inc. Stable power devices on low-angle off-cut silicon carbide crystals
JP5436231B2 (ja) * 2009-01-16 2014-03-05 昭和電工株式会社 半導体素子の製造方法及び半導体素子、並びに半導体装置
EP2395133B1 (en) * 2009-01-30 2020-03-04 Showa Denko K.K. Method for producing epitaxial silicon carbide single crystal substrate
EP2394787B1 (en) * 2009-02-04 2019-05-29 Hitachi Metals, Ltd. Manufacturing method for a silicon carbide monocrystal substrate
JP2010184833A (ja) * 2009-02-12 2010-08-26 Denso Corp 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ
CN102150271B (zh) * 2009-03-27 2014-06-11 住友电气工业株式会社 Mosfet和制造mosfet的方法
US10256094B2 (en) 2009-08-20 2019-04-09 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial SiC using an in-situ etch process
US9464366B2 (en) 2009-08-20 2016-10-11 The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial SiC
US10256090B2 (en) 2009-08-20 2019-04-09 The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial SiC using an in-situ etch process
JP4959763B2 (ja) * 2009-08-28 2012-06-27 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
WO2011070929A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
DE202010018325U1 (de) * 2010-03-23 2015-08-18 Sumitomo Electric Industries, Inc. Halbleitervorrichtung
US8679952B2 (en) 2010-05-10 2014-03-25 Mitsubishi Electric Corporation Method of manufacturing silicon carbide epitaxial wafer
US8445386B2 (en) * 2010-05-27 2013-05-21 Cree, Inc. Smoothing method for semiconductor material and wafers produced by same
JP5961357B2 (ja) 2011-09-09 2016-08-02 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9994951B2 (en) 2013-03-15 2018-06-12 The United States Of America, As Represented By The Secretary Of The Navy Photovoltaic sputtering targets fabricated from reclaimed materials
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
JP2014189442A (ja) * 2013-03-27 2014-10-06 Sumitomo Electric Ind Ltd 炭化珪素半導体基板の製造方法
JP6311384B2 (ja) 2014-03-24 2018-04-18 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP6315579B2 (ja) 2014-07-28 2018-04-25 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
DE112015002906B4 (de) 2015-02-02 2022-12-22 Fuji Electric Co., Ltd. Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung und Siliciumcarbid-Halbleitervorrichtung
CN105185820B (zh) * 2015-08-18 2017-12-12 华中科技大学 一种基于碳化硅的半导体断路开关及其制备方法
CN108138360B (zh) * 2015-10-07 2020-12-08 住友电气工业株式会社 碳化硅外延基板及用于制造碳化硅半导体装置的方法
CN107910360A (zh) * 2017-12-06 2018-04-13 中国工程物理研究院电子工程研究所 一种新型碳化硅小角度倾斜台面终端结构及其制备方法
JP6481790B2 (ja) * 2018-03-20 2019-03-13 昭和電工株式会社 ＳｉＣエピタキシャルウェハ
CN112335057B (zh) * 2018-12-04 2024-06-28 住友电气工业株式会社 碳化硅外延衬底及碳化硅半导体器件
CN115223846A (zh) * 2021-04-15 2022-10-21 环球晶圆股份有限公司 半导体衬底的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4684413A (en) * 1985-10-07 1987-08-04 Rca Corporation Method for increasing the switching speed of a semiconductor device by neutron irradiation
JPH10261615A (ja) * 1997-03-17 1998-09-29 Fuji Electric Co Ltd ＳｉＣ半導体の表面モホロジー制御方法およびＳｉＣ半導体薄膜の成長方法
JP2001077030A (ja) * 1999-08-31 2001-03-23 Sanyo Electric Co Ltd 炭化珪素半導体装置の製造方法
JP4581270B2 (ja) * 2001-03-05 2010-11-17 住友電気工業株式会社 ＳｉＣ半導体のイオン注入層及びその製造方法
EP1306890A2 (en) * 2001-10-25 2003-05-02 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate and device comprising SiC and method for fabricating the same
US6849874B2 (en) * 2001-10-26 2005-02-01 Cree, Inc. Minimizing degradation of SiC bipolar semiconductor devices
JP3929375B2 (ja) * 2002-08-06 2007-06-13 三菱電機株式会社 半導体結晶基板の評価方法
TWI272874B (en) * 2002-08-09 2007-02-01 Semiconductor Energy Lab Organic electroluminescent device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101897004B (zh) * 2007-12-28 2012-02-15 住友化学株式会社 半导体基板以及半导体基板的制造方法
CN102365748A (zh) * 2009-03-27 2012-02-29 国家半导体公司 组态和制造其中非单结晶半导体间隔部分控制基极链长的具有双极面结型晶体管的半导体结构
CN101877309B (zh) * 2009-10-30 2011-09-21 西安电子科技大学 提高4H-SiC基面位错转化率的外延方法
CN103635615A (zh) * 2011-05-16 2014-03-12 株式会社电装 碳化硅单晶、碳化硅晶片和半导体器件
CN103635615B (zh) * 2011-05-16 2016-06-01 株式会社电装 碳化硅单晶、碳化硅晶片和半导体器件
CN106233430A (zh) * 2014-04-18 2016-12-14 国立研究开发法人产业技术综合研究所 碳化硅外延晶片及其制造方法
CN106233430B (zh) * 2014-04-18 2019-08-06 国立研究开发法人产业技术综合研究所 碳化硅外延晶片及其制造方法
CN104867818A (zh) * 2015-04-02 2015-08-26 中国电子科技集团公司第十三研究所 一种减少碳化硅外延材料缺陷的方法
CN104867818B (zh) * 2015-04-02 2017-08-25 中国电子科技集团公司第十三研究所 一种减少碳化硅外延材料缺陷的方法
CN109478569A (zh) * 2016-07-21 2019-03-15 三菱电机株式会社 碳化硅半导体装置以及碳化硅半导体装置的制造方法
CN109478569B (zh) * 2016-07-21 2022-02-22 三菱电机株式会社 碳化硅半导体装置以及碳化硅半导体装置的制造方法
CN115635380A (zh) * 2022-12-26 2023-01-24 华芯半导体研究院(北京)有限公司 一种气相外延生长辅助装置

Also Published As

Publication number Publication date
WO2005093796A1 (ja) 2005-10-06
EP1739726A4 (en) 2009-08-26
EP1739726A1 (en) 2007-01-03
KR100853991B1 (ko) 2008-08-25
TW200539318A (en) 2005-12-01
US20070290211A1 (en) 2007-12-20
KR20070029694A (ko) 2007-03-14

Similar Documents

Publication Publication Date Title
CN1938820A (zh) 双极型半导体装置及其制造方法
JP5285202B2 (ja) バイポーラ型半導体装置およびその製造方法
JP6119907B2 (ja) 炭化珪素基板
JP6090998B2 (ja) 六方晶単結晶の製造方法、六方晶単結晶ウエハの製造方法
JP4937685B2 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
JP3854508B2 (ja) ＳｉＣウエハ、ＳｉＣ半導体デバイス、およびＳｉＣウエハの製造方法
JP4946264B2 (ja) 炭化珪素半導体エピタキシャル基板の製造方法
US20100080956A1 (en) Low resistivity single crystal silicon carbide wafer
JP4786223B2 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
JP5316612B2 (ja) 炭化珪素半導体エピタキシャル基板の製造方法
JP2007131504A (ja) ＳｉＣエピタキシャルウエーハおよびそれを用いた半導体デバイス
JP2013212951A (ja) 炭化珪素基板、半導体装置およびこれらの製造方法
JP2009088223A (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
JP4879507B2 (ja) バイポーラ型半導体装置の順方向電圧回復方法、積層欠陥縮小方法およびバイポーラ型半導体装置
JP2021165229A (ja) 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置
CN113322519B (zh) 晶片的制造方法
US8455269B2 (en) Method for recovering an on-state forward voltage and, shrinking stacking faults in bipolar semiconductor devices, and the bipolar semiconductor devices
JP6128262B2 (ja) 炭化珪素基板、半導体装置およびこれらの製造方法
Xu et al. SiC single crystal growth and substrate processing
TWI776220B (zh) 磊晶晶圓、晶圓及其製造方法
Kojima et al. Reducing the wafer off angle for 4H-SiC homoepitaxy
JP2007235162A (ja) ショットキー接合型半導体装置
JP2007027630A (ja) バイポーラ型半導体装置およびその製造方法
JP5943131B2 (ja) 炭化珪素基板、半導体装置およびこれらの製造方法
RU2816671C1 (ru) Способ изготовления алмазного диода Шоттки

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication