JP3929375B2 - 半導体結晶基板の評価方法 - Google Patents

半導体結晶基板の評価方法 Download PDF

Info

Publication number
JP3929375B2
JP3929375B2 JP2002228514A JP2002228514A JP3929375B2 JP 3929375 B2 JP3929375 B2 JP 3929375B2 JP 2002228514 A JP2002228514 A JP 2002228514A JP 2002228514 A JP2002228514 A JP 2002228514A JP 3929375 B2 JP3929375 B2 JP 3929375B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor crystal
crystal substrate
gaas
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002228514A
Other languages
English (en)
Other versions
JP2004071797A (ja
Inventor
佳嗣 山本
敏 鈴木
亮 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002228514A priority Critical patent/JP3929375B2/ja
Priority to US10/347,412 priority patent/US6819119B2/en
Priority to CNB031103111A priority patent/CN1229859C/zh
Publication of JP2004071797A publication Critical patent/JP2004071797A/ja
Application granted granted Critical
Publication of JP3929375B2 publication Critical patent/JP3929375B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2607Circuits therefor
    • G01R31/2608Circuits therefor for testing bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Bipolar Transistors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体結晶基板の評価方法に関し、より詳しくは、コレクタ層、ベース層およびエミッタ層を含み、ヘテロ接合バイポーラトランジスタに用いる半導体結晶基板の評価方法に関する。
【0002】
【従来の技術】
ヘテロ接合バイポーラトランジスタ(以下、HBTと称す)は、優れた高周波特性と高い電流密度が得られることから、携帯電話用のパワーアンプ等に広く用いられている。HBTは、バイポーラトランジスタのエミッタ注入効率を高めるために、エミッタ層にベース層よりもバンドギャップの大きい物質を用い、エミッタ−ベース接合をヘテロ接合としたものである。HBTによって構成される半導体装置では多層構造の半導体結晶基板が用いられる。
【0003】
AlGaAs系HBTを例にとり、図9を用いてHBT用半導体結晶基板の一般的な断面構造について説明する。図9に示すように、AlGaAs系HBTでは、半絶縁性のGaAs基板32の上に、n−GaAsサブコレクタ層33、n−GaAsコレクタ層34、p−GaAsベース層35、n−AlGaAsエミッタ層36およびn−GaAsコンタクト層37が順に形成されている。これらの層は、例えば有機金属化学気相分解法(以下、MOCVD法と称す)を用い、各層をエピタキシャル成長させることによって形成される。また、図9において、38はコレクタ電極を、39はベース電極を、40はエミッタ電極をそれぞれ示している。コレクタ電極38は、例えばAuGe/Ni/Auの積層構造からなる。ベース電極39は、例えばPt/Ti/Auの積層構造からなる。そして、エミッタ電極40は、例えばWSiNからなる。
【0004】
【発明が解決しようとする課題】
上記のように構成されるHBTについて、マイクロ波素子として十分な特性を有するようにその高周波特性を向上させるには、ベース層となるp型化合物半導体結晶層を薄くし不純物濃度を大きくすることによって、ベース抵抗値を低減させることが必要となる。例えば、ベース層となるp型化合物半導体結晶層であるp型GaAs層に不純物として炭素を加えることによって、ベース層のキャリア濃度を高くすることが知られている。しかしながら、この方法による場合、ベース層の成長過程において、周囲の雰囲気から水素もベース層に取り込まれる。ベース層に水素が混入すると、素子の電気的特性、特に電流利得に初期変動が観察されるため品質管理上問題となる。これについて、具体例を挙げて以下に説明する。
【0005】
図10は、HBTのベース電流(I)に対する電流増幅率(β)の変化を示したものである。図10の例では、キャリア濃度が4×1019cm−3程度、水素濃度が2×1019cm−3程度のベース層を有するHBTを用いている。また、このHBTのベース層の厚さは約1000Åであり、エミッタサイズは4×20μmである。図10において、1回目測定とは、デバイス作成直後に通電して測定した第1回目の測定をいう。また、5回目測定とは、同一条件の測定を繰り返して行い、その第5回目の測定をいう。
【0006】
図10からわかるように、ベース電流(I)の変化に伴って電流増幅率(β)も変化する。すなわち、ベース電流(I)を大きくしていくと、電流増幅率(β)はある所まで増加した後で減少する。ここで、通電初期に見られる電流増幅率(β)の増加の様子は、第1回目の測定と第5回目の測定とで大きく異なる。すなわち、通電回数が増えると電流増幅率(β)は急激に増大するようになる。しかしながら、電流増幅率(β)の最大値は、第1回目の測定と第2回目の測定でそれほど変わらない。また、減少の傾向もほとんど同じである。
【0007】
図10で見られるような通電回数による電流増幅率の増加傾向の相違は、HBTのベース層に混入した水素に起因すると考えられている。すなわち、HBTのベース層に水素が混入することによって素子の電気的特性は安定性に極めて欠けるようになることから、半導体装置の品質管理上問題であった。一方、通電回数による電流増幅率の変化は、5回目測定以降になると小さくなって特性は安定化する。しかしながら、特性の安定化を待って製品検査を行うのでは検査に莫大な時間を費やすことになり、生産性の観点から好ましくない。
【0008】
また、従来、結晶成長を行った時点で電流増幅率の初期変動を測定することは困難であった。したがって、実際にHBT素子を作製して電気的な特性を評価するまでは、上述したような電流増幅率の初期変動を把握することができないという問題があった。すなわち、半導体結晶基板の特性は実際にHBT素子を作製してみなければわからず、半導体結晶基板の段階での品質管理ができないという問題があった。
【0009】
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、半導体結晶基板の電流増幅率の初期変動を予測することのできる半導体結晶基板の評価方法を提供することにある。
【0010】
また、本発明の目的は、HBT素子の品質管理を行うことのできる半導体結晶基板の評価方法を提供することにある。
【0011】
本発明の他の目的および利点は以下の記載から明らかとなるであろう。
【0012】
【課題を解決するための手段】
本願請求項1にかかる発明は、コレクタ層、ベース層およびエミッタ層を含み、ヘテロ接合バイポーラトランジスタに用いる半導体結晶基板の評価方法において、
前記ベース層と同じ組成の結晶層を含む評価用半導体結晶基板を作製する工程と、
前記評価用半導体結晶基板に励起光を照射して前記結晶層からのフォトルミネッセンス光強度が飽和に達する前の経時変化を測定する工程と、
前記経時変化から前記半導体結晶基板を用いてヘテロ接合バイポーラトランジスタを製造したときの電流増幅率の経時変化を予測する工程とを有することを特徴とする。
【0013】
本願請求項2にかかる発明は、請求項1に記載の半導体結晶基板の評価方法において、前記ベース層は炭素を含有するp型GaAs結晶層であり、
前記評価用半導体結晶基板は、GaAs基板と、炭素を含有するp型GaAs結晶層とを有しており、
前記励起光の波長は300nm〜550nmであることを特徴とする。
【0014】
本願請求項3にかかる発明は、請求項2に記載の半導体結晶基板の評価方法において、前記評価用半導体結晶基板は、前記GaAs基板と前記炭素を含有するp型GaAs結晶層との間にアンドープのGaAs結晶層を有することを特徴とする。
【0015】
本願請求項4にかかる発明は、請求項2に記載の半導体結晶基板の評価方法において、前記評価用半導体基板は、前記炭素を含有するGaAs結晶層の上層および下層の少なくとも一方にバリア層を有することを特徴とする。
【0016】
本願請求項5にかかる発明は、請求項4に記載の半導体結晶基板の評価方法において、前記バリア層の厚さは100Å〜1000Åであることを特徴とする。
【0017】
本願請求項6にかかる発明は、請求項1に記載の半導体結晶基板の評価方法において、前記ベース層は炭素を含有するp型GaAs結晶層であり、
前記評価用半導体結晶基板は、GaAs基板の上に、n+型GaAs結晶層、n型GaAs結晶層、炭素を含有するp型GaAs結晶層、n型バリア層およびn型GaAs層がこの順に形成されており、
前記励起光の波長は300nm〜550nmであることを特徴とする。
【0018】
本願請求項7にかかる発明は、請求項1に記載の半導体結晶基板の評価方法において、前記ベース層は炭素を含有するp型GaAs結晶層であり、
前記評価用半導体結晶基板は、GaAs基板の上に、n+型GaAs結晶層、n型バリア層、炭素を含有するp型GaAs結晶層、n型バリア層およびn型GaAs層がこの順に形成されており、
前記励起光の波長は300nm〜550nmであることを特徴等する。
【0019】
本願請求項8にかかる発明は、請求項6または7に記載の半導体結晶基板の評価方法において、前記n型バリア層は、キャリア濃度が1×1017cm−3〜5×1017cm−3であり、厚さが100Å〜500Åであることを特徴とする。
【0020】
本願請求項9にかかる発明は、請求項4〜8に記載の半導体結晶基板の評価方法において、前記バリア層はInGaP結晶層またはAlGaAs結晶層であることを特徴とする。
【0021】
本願請求項10にかかる発明は、請求項2〜9に記載の半導体結晶基板の評価方法において、前記炭素を含有するp型GaAs結晶層は、キャリア濃度が1×1018cm−3〜1×1020cm−3であり、厚さが500Å〜10000Åであることを特徴とする。
【0022】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
【0023】
図10に示すようなHBTの電流増幅率の変動は、ベース層中の水素濃度に関係する。このことを図1を用いて詳細に説明する。図1はベース電流の時間変化を示したものであり、ベース層に含まれる水素濃度が、図1(a)では1×1019cm−3、図1(b)では4×1018cm−3、図1(c)では1×1018cm−3である。また、図1の測定では、コレクタ−エミッタ間の電圧を2.5Vに、ベース−エミッタ間の電圧を1.3Vにそれぞれ固定して行っている。図からわかるように、水素濃度が大きいほどベース電流の時間変化は大きい。ここで、電流増幅率(β)とベース電流(I)およびコレクタ電流(I)の間には下記式の関係がある。
【0024】
【数1】
β=ΔI/ΔI
【0025】
また、同様な現象が観察される事例として、フォトルミネッセンス(以下、PLと称す)評価がある。これについて、以下に詳細に説明する。
【0026】
PLは、半導体に禁制帯幅(band gap)以上のエネルギーを有する波長の光を照射することにより励起された半導体中の少数キャリア(p型半導体の場合では電子)が、電子−正孔ペアを作って再結合する際に見られる発光現象である。
【0027】
図2にPL評価に用いる半導体結晶基板の一例を示す。図2(a)は、GaAs基板1の上に、i−GaAs層2、i−In0.5Ga0.5P層3(厚さ200Å)、炭素ドープp−GaAs層4(キャリア濃度4×1019cm−3,厚さ1000Å)、n−In0.5Ga0.5P層5(キャリア濃度3×1017cm−3,厚さ200Å)およびi−GaAs層6(厚さ200Å)を順に積層したものである。一方、図2(b)は、GaAs基板7の上に、i−GaAs層8、i−Al0.8Ga0.2As層9(厚さ500Å)、炭素ドープp−GaAs層10(キャリア濃度4×1019cm−3,厚さ1000Å)、n−In0.5Ga0.5P層11(キャリア濃度3×1017cm−3,厚さ1000Å)およびi−GaAs層12(厚さ200Å)を順に積層したものである。
【0028】
図2(a)および(b)において、HBTのベース層に相当するのは、p型不純物として炭素をドープしたp−GaAs層4,10である。図2(a)の半導体結晶基板(以下、試料Iと称す)では、p−GaAs層4に含まれる水素濃度は1×1019cm−3である。一方、図2(b)の半導体結晶基板(以下、試料IIと称す)では、p−GaAs層10に含まれる水素濃度は4×1018cm−3である。試料Iおよび試料IIにおいて、p−GaAs層4,10中の不純物濃度はいずれも4×1019cm−3である。また、p−GaAs層4,10の厚さはいずれも1000Å程度であり、これは実際のHBTにおけるベース層の厚さに略等しい。
【0029】
図3は、室温において、波長488nmのアルゴン(Ar)イオンレーザを励起光源としてPL強度について測定した結果である。図3(a)は図2(a)の試料Iについて、図3(b)は試料IIについての結果を示す。また、横軸は励起時間、縦軸はPL強度である。図3において、PL発光波長は897nmであり、これはGaAsの禁制体幅に相当する。PL強度は時間とともに大きくなり、ある時点で一定となって飽和に達する。測定開始から飽和に達するまでのPL強度の変化の程度は、試料Iの方が試料IIよりも大きい。このことは、ベース層に含まれる水素濃度が大きいほどPL強度が飽和に達するまでに時間を要すると言い換えることができる。また、水素濃度にかかわらず、励起光強度が大きいほどPL強度も大きくなる。
【0030】
次に、ベース電流とPL強度の相関関係について説明する。図4は、ベース層に含まれる水素濃度が異なる半導体結晶基板を用い、ベース電流およびPL強度の時間依存性を示したものである。図4(a)の水素濃度は1×1019cm−3、図4(b)の水素濃度は4×1018cm−3、図4(c)の水素濃度は1×1018cm−3である。また、ベース電流の測定は、コレクタ−エミッタ間の電圧を2.5Vに、ベース−エミッタ間の電圧を1.3Vにそれぞれ固定して行っている。一方、PL強度の測定は、室温で、波長488nmのアルゴン(Ar)イオンレーザを用い、励起光強度を約3.8kW/cmとして行っている。また、λ=897nmのPL発光波長を用い、その強度変化をプロットしている。図からわかるように、ベース層に含まれる水素濃度が大きいほど、ベース電流およびPL強度の時間変化が大きく、それぞれ飽和に達するまでに時間を要している。したがって、半導体結晶基板のPL強度の経時変化を測定することによって、ベース電流の経時変化、すなわちHBT素子の電流増幅率の経時変化を知ることができる。
【0031】
ところで、HBTのベース層に含まれる水素濃度は、ベース層の結晶成長条件によって決定される。したがって、実際に素子を作製する前の段階でPL強度を測定し、その結果からベース層の結晶成長条件を決定することにより、素子の品質管理を行うことができる。また、従来のように、実際に作製した素子を用いてベース電流を測定したのでは、素子の作製までに最低でも半日程度を要する。一方、PL強度の測定による品質管理であれば素子の作製を待つ必要がなく、またPL強度の測定そのものもわずか数分程度で済ませることができるため、全体の作業時間を大きく短縮させることができる。さらに、本発明によれば、実際のHBT素子を用いて検査するのではなく半導体結晶基板を用いて検査するので、HBT素子の電気的特性についての非破壊検査が可能となる。
【0032】
例えば、励起波長が488nmのアルゴン(Ar)イオンレーザを用い、3.8kW/cmの励起光強度でPL強度を測定した場合において、飽和PL強度(図3または図4で時間に対してPL強度が変化しなくなったときの強度)を1としたときのPL強度の値が0.95以上となる時間が測定開始から50秒以内である半導体結晶基板であれば、電流増幅率の初期変動が5%以内となることから素子作製に好ましい。
【0033】
尚、HBTの電流増幅率とPL強度との関係については、特開平3−64943号公報に記載されている。これは、PL強度、キャリアの寿命および電流増幅率に相関関係があることに着目し、PL強度が飽和に達した後のPLの寿命を測定することによってベース層中のキャリアの寿命を測定しようとするものである。しかしながら、PLの寿命は通常数十ピコ秒程度であり、前記文献ではこの短い時間における特定のPL寿命を測定しているにすぎない。
【0034】
一方、本発明は、電流増幅率、ベース電流およびPL強度のそれぞれの経時変化に相関関係があることに着目したことを特徴とする。すなわち、本発明においてはPL強度が飽和に達した後のPLの寿命そのものを測定するのではなく、PL強度が飽和に達する前の状態において、数十秒単位でPL強度、すなわちPLの寿命が変化していく様子を測定することを目的としている。したがって、ピコ秒オーダーで時間分解PLを測定する必要はなく、PL強度の時間変化を秒オーダーでモニターすればよい。
【0035】
実施の形態1.
本実施の形態では、図5に示す半導体結晶基板を試料としてPL強度を測定することを特徴とする。尚、ここで、試料とは評価用半導体結晶基板をいい、実際にHBTの作製に用いられるベース層に相当する結晶層を含むものをいう(以下同じ)。
【0036】
実際のHBTではベース層の上にエミッタ層やコンタクト層等が形成されるので、ベース層からのPLがこれらの層に吸収され、弱い強度のPLしか観察されないという問題がある。そこで、本実施の形態においては、図5に示すように、GaAs基板13の上に、アンドープのGaAs層14を形成し、その上にp型不純物として炭素をドープしたp−GaAs層15を形成した試料を用いる。また、GaAs基板13の上にp−GaAs層15を直接形成してもよい。本実施の形態においては、p−GaAs層15がHBTにおけるベース層に相当し、この層からの発光を観察することによりPL強度の時間依存性を測定する。本実施の形態によれば、ベース層に相当する層の上に他の層を形成しないので、他の層によるPLの吸収を低減させて良好な強度で測定することができる。また、試料の構成が単純であるので、低コストで簡単に試料を作製することができる。
【0037】
本実施の形態における試料は、例えばMOCVD法を用いてエピタキシャル成長させることにより作製することができる。p−GaAs層15のキャリア濃度は、1×1018cm−3〜1×1020cm−3程度であることが好ましい。また、p−GaAs層15の厚さは500Å〜10000Å程度であるのが好ましい。500Åより薄いとPL強度が弱くなり好ましくない。一方、10000Åより厚いとコスト高となり好ましくない。
【0038】
PL測定における励起光の波長は、λ=300nm〜550nmの範囲内にあることが好ましい。例えば、波長488nmのアルゴン(Ar)イオンレーザを用いて測定することができる。一方、室温(25℃)におけるPLの主たる波長はλ=890nm〜900nmであり、この波長を用いてPL強度をモニターするのが好ましい。
【0039】
実施の形態2.
本実施の形態では、図6に示す半導体結晶基板を試料としてPL強度を測定することを特徴とする。HBTのベース層に相当するのは、p型不純物として炭素をドープしたp−GaAs層18である。本実施の形態においては、p−GaAs層18の上下にバリア層17,19を形成することを特徴としている。ここで、バリア層とは、励起された少数キャリアを閉じ込めてPL強度を増大させる役割を果たす層をいう。バリア層として用いる材料は、p−GaAs層よりも禁制帯幅の大きい材料でなければならない。すなわち、p−GaAs層の上下にこれより大きなエネルギー禁制帯幅を有する別の半導体層を接合することによって、エネルギー禁制帯幅の違いによりエネルギー障壁を形成することができる。そして、このエネルギー障壁の形成によってp−GaAs層の中のキャリア、すなわち電子と正孔は外に出難くなって層内に閉じ込められる。したがって、ベース層内で電子と正孔を効率よく再結合させることができるので、PL強度を大きくすることが可能となる。
【0040】
本実施の形態におけるバリア層としては、例えば、In0.5Ga0.5PやAl0.3Ga0.7As等を用いることができる。これらは不純物をドーピングしてあってもよいし、ドーピングしてなくてもよい。また、p−GaAs層の上下に形成するバリア層は同一の材料からなっていてもよいし、異なる材料からなっていてもよい。さらに、バリア層は必ずしもp−GaAs層の上下に形成されている必要はなく、p−GaAs層の上層および下層のいずれか一方のみであってもよい。
【0041】
本実施の形態における試料は、例えばMOCVD法を用いてエピタキシャル成長させることにより形成することができる。p−GaAs層18のキャリア濃度は、1×1018cm−3〜1×1020cm−3程度であることが好ましい。また、p−GaAs層18の厚さは500Å〜10000Å程度であるのが好ましい。500Åより薄いとPL強度が弱くなり好ましくない。一方、10000Åより厚いとコスト高となり好ましくない。
【0042】
一方、本実施の形態においては、実施の形態1と異なり、p−GaAs層18の上下にバリア層17,19を形成することを特徴としている。したがって、p−GaAs層18からのPLがバリア層17,19に吸収されるのを低減させるために、バリア層17,19の厚さは、100Å〜1000Å程度とするのが好ましい。
【0043】
PL測定における励起光の波長は、λ=300nm〜550nmの範囲内にあることが好ましい。例えば、波長488nmのアルゴン(Ar)イオンレーザを用いて測定することができる。一方、室温(25℃)におけるPLの主たる波長はλ=890nm〜900nmであり、この波長を用いてPL強度をモニターするのが好ましい。
【0044】
実施の形態3.
本実施の形態では、図7に示す半導体結晶基板を試料としてPL強度を測定することを特徴とする。すなわち、本実施の形態においては、実際のHBTを構成する半導体結晶基板と同じ構成を有する試料を用いて測定することを特徴としている。したがって、本実施の形態によれば、測定した試料を用いて実際にHBT素子を試作することができるので、半導体結晶基板の段階でより正確なHBT素子の電気的特性についての情報が得られる。また、実際のHBTにおいては、ベース層は下地の結晶層の格子欠陥等の影響を受けて形成されるので、実際の半導体結晶基板と同じ構成を有する本実施の形態の試料であれば、より正確な評価を行うことができる。
【0045】
本実施の形態においては、図7に示すように、GaAs基板20の上に、n+−GaAs層21、n−GaAs層22、p−GaAs層23、n−バリア層24およびn−GaAs層25を順に形成する。ここで、p−GaAs層23にはp型不純物として炭素をドープする。これらの層は、例えばMOCVD法を用い、各層をエピタキシャル成長させることによって形成することができる。p−GaAs層23については、キャリア濃度を1×1018cm−3〜1×1020cm−3とし、厚さを500Å〜10000Å程度とすることが好ましい。500Åより薄いとPL強度が弱くなり好ましくない。一方、10000Åより厚いとコスト高となり好ましくない。一方、n+−GaAs層21のキャリア濃度は1×1018cm−3以上であることが好ましく、厚さは500Å以下であることが好ましい。また、n−バリア層24としてはIn0.5Ga0.5PやAl0.3Ga0.7As等を用いることができ、キャリア濃度を1×1017cm−3〜5×1017cm−3とするのが好ましく、厚さを100Å〜500Å程度とするのが好ましい。さらに、n−GaAs層22,25のキャリア濃度は1×1017cm−3以下であるのが好ましく、厚さは2000Å以上であるのが好ましい。
【0046】
PL測定における励起光の波長は、λ=300nm〜550nmの範囲内にあることが好ましい。例えば、波長488nmのアルゴン(Ar)イオンレーザを用いて測定することができる。一方、室温(25℃)におけるPLの主たる波長はλ=890nm〜900nmであり、この波長を用いてPL強度をモニターするのが好ましい。
【0047】
実施の形態4.
本実施の形態では、図8に示す半導体結晶基板を試料としてPL強度を測定することを特徴とする。HBTのベース層に相当するのは、p型不純物として炭素をドープしたp−GaAs層29である。本実施の形態においては、p−GaAs層29の下にもバリア層28を形成することを特徴としている。ここで、バリア層として用いる材料は、p−GaAs層よりも禁制帯幅の大きい材料でなければならない。すなわち、このような構成とすることにより、エネルギー禁制帯幅の違いによってエネルギー障壁を形成し、ベース層内にキャリアを閉じ込めて電子と正孔を効率よく再結合することができるようになる。したがって、ベース層からのPL強度を増大させることが可能となる。
【0048】
また、本実施の形態における試料の構成は、実際にHBT素子で用いられる半導体結晶基板の構成に近いので、半導体結晶基板の段階でより正確な電気的特性評価を行うことが可能となる。さらに、実際のHBTにおいては、ベース層は下地の格子欠陥等の影響を受けて形成されるので、この点からも本実施の形態によればより正確な電気的特性評価を行うことができる。
【0049】
本実施の形態においては、図8に示すように、GaAs基板26の上に、n+−GaAs層27、n−バリア層28、p−GaAs層29、n−バリア層30およびn−GaAs層31を順に形成する。ここで、p−GaAs層29にはp型不純物として炭素をドープする。これらの層は、例えばMOCVD法を用い、各層をエピタキシャル成長させることによって形成することができる。p−GaAs層29については、キャリア濃度を1×1018cm−3〜1×1020cm−3程度とし、厚さを500Å〜10000Å程度とすることが好ましい。500Åより薄いとPL強度が弱くなり好ましくない。一方、10000Åより厚いとコスト高となり好ましくない。また、n+−GaAs層27のキャリア濃度は1×1018cm−3以上であることが好ましく、厚さは500Å以下であることが好ましい。さらに、n−GaAs層28,31のキャリア濃度は1×1017cm−3以下であるのが好ましく、厚さは2000Å以上であるのが好ましい。
【0050】
本実施の形態におけるバリア層としては、例えば、In0.5Ga0.5PやAl0.3Ga0.7As等を用いることができる。炭素ドープGaAs層の上下に形成するバリア層は同一の材料からなっていてもよいし、異なる材料からなっていてもよい。また、キャリア濃度は1×1017cm−3〜5×1017cm−3であるのが好ましく、厚さは100Å〜500Å程度であるのが好ましい。
【0051】
PL測定における励起光の波長は、λ=300nm〜550nmの範囲内にあることが好ましい。例えば、波長488nmのアルゴン(Ar)イオンレーザを用いて測定することができる。一方、室温(25℃)におけるPLの主たる波長はλ=890nm〜900nmであり、この波長を用いてPL強度をモニターするのが好ましい。
【0052】
【発明の効果】
本願請求項1に記載の半導体結晶基板の評価方法によれば、半導体結晶基板のPL強度の時間変動を測定することによって、ベース電流の時間変動、すなわちHBTの電流増幅率の時間変動を知ることができる。
【0053】
本願請求項2または3に記載の半導体結晶基板の評価方法によれば、ベース層に相当する層の上に他の層を形成しないので、他の層によるPLの吸収を低減させて良好な強度で測定することができる。
【0054】
本願請求項4または5に記載の半導体結晶基板の評価方法によれば、ベース層内で電子と正孔を効率よく再結合させることができるので、PL強度を大きくすることが可能となる。
【0055】
本願請求項6または8に記載の半導体結晶基板の評価方法によれば、測定した試料を用いて実際にHBT素子を試作することができるので、半導体結晶基板の段階でHBT素子についてのより正確な電気的情報が得られる。
【0056】
本願請求項7または8に記載の半導体結晶基板の評価方法によれば、ベース層内で電子と正孔を効率よく再結合させることができるので、PL強度を大きくすることが可能となる。また、測定した試料を用いて実際にHBT素子を試作することができるので、半導体結晶基板の段階でHBT素子についてのより正確な電気的情報が得られる。
【0057】
本願請求項9に記載の半導体結晶基板の評価方法によれば、ベース層内で電子と正孔を効率よく再結合させることができるので、PL強度を大きくすることが可能となる。
【0058】
本願請求項10に記載の半導体結晶基板の評価方法によれば、炭素を含むp型GaAs結晶層からのPL強度の時間変動を測定することによって、ベース電流の時間変動、すなわちHBT素子の電流増幅率の時間変動を知ることができる。
【図面の簡単な説明】
【図1】 水素濃度の違いによるベース電流の経時変化を示す図であり、水素濃度が(a)は1×1019cm−3、(b)は4×1018cm−3、(c)は1×1018cm−3である。
【図2】 PL測定用半導体結晶基板の断面図であり、水素濃度が(a)は1×1019cm−3、(b)は4×1018cm−3である。
【図3】 水素濃度の違いによるPL強度の経時変化を示す図であり、水素濃度が(a)は1×1019cm−3、(b)は4×1018cm−3である。
【図4】 ベース電流とPL強度の関係を示す図であり、水素濃度が(a)は1×1019cm−3、(b)は4×1018cm−3、(c)は1×1018cm−3である。
【図5】 本実施の形態1にかかる半導体結晶基板の断面図である。
【図6】 本実施の形態2にかかる半導体結晶基板の断面図である。
【図7】 本実施の形態3にかかる半導体結晶基板の断面図である。
【図8】 本実施の形態4にかかる半導体結晶基板の断面図である。
【図9】 HBT素子の断面図である。
【図10】 ベース電流と電流増幅率の関係を示す図である。
【符号の説明】
1,7,13,16,20,26,32 GaAs基板、 4,10,15,18,23,29,35 p型GaAs層、 17,19,24,28,30 バリア層。

Claims (10)

  1. コレクタ層、ベース層およびエミッタ層を含み、ヘテロ接合バイポーラトランジスタに用いる半導体結晶基板の評価方法において、
    前記ベース層と同じ組成の結晶層を含む評価用半導体結晶基板を作製する工程と、
    前記評価用半導体結晶基板に励起光を照射して前記結晶層からのフォトルミネッセンス光強度が飽和に達する前の経時変化を測定する工程と、
    前記経時変化から前記半導体結晶基板を用いてヘテロ接合バイポーラトランジスタを製造したときの電流増幅率の経時変化を予測する工程とを有することを特徴とする半導体結晶基板の評価方法。
  2. 前記ベース層は炭素を含有するp型GaAs結晶層であり、
    前記評価用半導体結晶基板は、GaAs基板と、炭素を含有するp型GaAs結晶層とを有しており、
    前記励起光の波長は300nm〜550nmである請求項1に記載の半導体結晶基板の評価方法。
  3. 前記評価用半導体結晶基板は、前記GaAs基板と前記炭素を含有するp型GaAs結晶層との間にアンドープのGaAs結晶層を有する請求項2に記載の半導体結晶基板の評価方法。
  4. 前記評価用半導体基板は、前記炭素を含有するGaAs結晶層の上層および下層の少なくとも一方にバリア層を有する請求項2に記載の半導体結晶基板の評価方法。
  5. 前記バリア層の厚さは100Å〜1000Åである請求項4に記載の半導体結晶基板の評価方法。
  6. 前記ベース層は炭素を含有するp型GaAs結晶層であり、
    前記評価用半導体結晶基板は、GaAs基板の上に、n+型GaAs結晶層、n型GaAs結晶層、炭素を含有するp型GaAs結晶層、n型バリア層およびn型GaAs層がこの順に形成されており、
    前記励起光の波長は300nm〜550nmである請求項1に記載の半導体結晶基板の評価方法。
  7. 前記ベース層は炭素を含有するp型GaAs結晶層であり、
    前記評価用半導体結晶基板は、GaAs基板の上に、n+型GaAs結晶層、n型バリア層、炭素を含有するp型GaAs結晶層、n型バリア層およびn型GaAs層がこの順に形成されており、
    前記励起光の波長は300nm〜550nmである請求項1に記載の半導体結晶基板の評価方法。
  8. 前記n型バリア層は、キャリア濃度が1×1017cm−3〜5×1017cm−3であり、厚さが100Å〜500Åである請求項6または7に記載の半導体結晶基板の評価方法。
  9. 前記バリア層はInGaP結晶層またはAlGaAs結晶層である請求項4〜8に記載の半導体結晶基板の評価方法。
  10. 前記炭素を含有するp型GaAs結晶層は、キャリア濃度が1×1018cm−3〜1×1020cm−3であり、厚さが500Å〜10000Åである請求項2〜9に記載の半導体結晶基板の評価方法。
JP2002228514A 2002-08-06 2002-08-06 半導体結晶基板の評価方法 Expired - Fee Related JP3929375B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002228514A JP3929375B2 (ja) 2002-08-06 2002-08-06 半導体結晶基板の評価方法
US10/347,412 US6819119B2 (en) 2002-08-06 2003-01-21 Method for evaluating a crystalline semiconductor substrate
CNB031103111A CN1229859C (zh) 2002-08-06 2003-04-04 半导体晶体基片的评价方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002228514A JP3929375B2 (ja) 2002-08-06 2002-08-06 半導体結晶基板の評価方法

Publications (2)

Publication Number Publication Date
JP2004071797A JP2004071797A (ja) 2004-03-04
JP3929375B2 true JP3929375B2 (ja) 2007-06-13

Family

ID=31492262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002228514A Expired - Fee Related JP3929375B2 (ja) 2002-08-06 2002-08-06 半導体結晶基板の評価方法

Country Status (3)

Country Link
US (1) US6819119B2 (ja)
JP (1) JP3929375B2 (ja)
CN (1) CN1229859C (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1938820A (zh) * 2004-03-26 2007-03-28 关西电力株式会社 双极型半导体装置及其制造方法
US20070237207A1 (en) 2004-06-09 2007-10-11 National Semiconductor Corporation Beta variation cancellation in temperature sensors
JP4836626B2 (ja) * 2006-03-24 2011-12-14 富士通株式会社 半導体基板の検査方法、半導体基板の検査装置、半導体基板の評価方法、および半導体基板の評価装置
US7777500B2 (en) * 2007-10-05 2010-08-17 Lam Research Corporation Methods for characterizing dielectric properties of parts
US9885662B2 (en) 2012-07-06 2018-02-06 Bt Imaging Pty Ltd Methods for inspecting semiconductor wafers
CN103837807B (zh) * 2012-11-23 2016-11-09 上海华虹宏力半导体制造有限公司 测量深沟槽内载流子浓度分布的方法
EP2779220B1 (en) * 2013-03-12 2017-10-25 GLobalWafers Japan Co., Ltd. Saturation voltage estimation method and silicon epitaxial wafer manufaturing method
CN103217638A (zh) * 2013-05-05 2013-07-24 西安电子科技大学 测试γ辐照后GaAs HBT器件性能的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0364943A (ja) 1989-08-03 1991-03-20 Nippon Telegr & Teleph Corp <Ntt> 半導体結晶評価方法
JPH08330320A (ja) 1995-06-01 1996-12-13 Nippon Telegr & Teleph Corp <Ntt> 半導体結晶基板の良否判別方法および半導体装置の製造方法

Also Published As

Publication number Publication date
CN1474445A (zh) 2004-02-11
CN1229859C (zh) 2005-11-30
JP2004071797A (ja) 2004-03-04
US20040029390A1 (en) 2004-02-12
US6819119B2 (en) 2004-11-16

Similar Documents

Publication Publication Date Title
US20220278228A1 (en) Methods of manufacture of advanced wafer bonded heterojunction bipolar transistors
US7838903B2 (en) Compound semiconductor device and the fabricating method of the same
US6756615B2 (en) Heterojunction bipolar transistor and its manufacturing method
US20110037101A1 (en) Semiconductor device
JP2000031084A (ja) 化合物半導体薄膜のp型への活性化方法
JP3929375B2 (ja) 半導体結晶基板の評価方法
JP2000286412A (ja) 半導体素子構造およびその製造方法
Pollak et al. Nondestructive, room temperature analysis/qualification of wafer-sized semiconductor device structures using contactless electromodulation spectroscopy
Chen et al. DC characteristics of InAlAs/InGaAsSb/InGaAs double heterojunction bipolar transistors
JP2003007715A (ja) バイポーラトランジスタ
Su et al. A novel dilute antimony channel In0. 2Ga0. 8AsSb/GaAs HEMT
CN219458298U (zh) 一种激光器结构
JPH09181087A (ja) 半導体装置およびその製造方法
Fu et al. Further suppression of surface-recombination of an InGaP/GaAs HBT by conformal passivation
JP2009094148A (ja) ヘテロ接合バイポーラトランジスタ
Murtagh et al. InGaP/GaAs heterojunction bipolar transistor optical and electronic band structure characterization
JP2001284363A (ja) InGaP/GaAs−HBTの製造方法及び評価方法
Wada et al. Device Degradation
Sugiyama et al. Correlation between photoreflectance signal intensity and current gain of InP/InGaAs heterojunction bipolar transistor structures
Fukai et al. Electroluminescence of ballistic and phonon emitting electrons in the p-type base of AlGaAs/GaAs HBT structures
Tao et al. Study of the optical and electrical properties of InGaAs quantum well lasers with carbon doped cladding layer
JP2001326231A (ja) ヘテロ接合バイポーラトランジスタ
Huang et al. Device performance of light emitting transistors with C-doped and Zn-doped base layers
JP2003007788A (ja) エピタキシャル結晶の評価方法
JP2002026094A (ja) 半導体結晶測定法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070306

R150 Certificate of patent or registration of utility model

Ref document number: 3929375

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100316

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110316

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110316

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120316

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130316

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130316

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140316

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees