CN1229859C - 半导体晶体基片的评价方法 - Google Patents

半导体晶体基片的评价方法 Download PDF

Info

Publication number
CN1229859C
CN1229859C CNB031103111A CN03110311A CN1229859C CN 1229859 C CN1229859 C CN 1229859C CN B031103111 A CNB031103111 A CN B031103111A CN 03110311 A CN03110311 A CN 03110311A CN 1229859 C CN1229859 C CN 1229859C
Authority
CN
China
Prior art keywords
layer
semiconductor crystal
crystal substrate
gaas
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031103111A
Other languages
English (en)
Other versions
CN1474445A (zh
Inventor
山本佳嗣
铃木敏
服部亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1474445A publication Critical patent/CN1474445A/zh
Application granted granted Critical
Publication of CN1229859C publication Critical patent/CN1229859C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2607Circuits therefor
    • G01R31/2608Circuits therefor for testing bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明公开了一种半导体晶体基片的评价方法,旨在提供一种可预测半导体晶体基片的电流放大率的初始变化的半导体晶体基片的评价方法。用于异质结双极型晶体管的含有集电极层、基极层与发射极层的半导体晶体基片的评价方法包括:制作含有和基极层相同组成的晶体层的评价用半导体晶体基片的步骤;在所述评价用半导体晶体基片上照射激励光,测量来自所述晶体层的光致发光的光强度在达到饱和之前随时间的变化的步骤;以及根据所述时间变化预测用所述半导体晶体基片制造异质结双极型晶体管时的电流放大率随时间的变化的步骤。

Description

半导体晶体基片的评价方法
技术领域
本发明涉及一种半导体晶体基片的评价方法,更具体地说涉及一种用于异质结双极型晶体管的含有集电极层、基极层与发射极层的半导体晶体基片的评价方法。
背景技术
由于异质结双极型晶体管(以下称为HBT)可得到很好的高频特性和高的电流密度,广泛用于移动电话的功率放大器等。HBT中,为了提高双极型晶体管的发射极注入效率,在发射极层上使用带隙比基极层更大的物质,以发射极-基极结作为异质结。由HBT构成的半导体装置采用多层结构的半导体晶体基片。
以AlGaAs系HBT为例,根据图9说明用于HBT的半导体晶体基片的一般剖面结构。如图9所示,AlGaAs系HBT中,半绝缘性的GaAs衬底32上依次形成n-GaAs副集电极层33、n-GaAs集电极层34、p-GaAs基极层35、n-AlGaAs发射极层36与n-GaAs集电极层37。上述各层例如用有机金属化学气相分解法(以下称为MOCVD),使各层外延生长而形成。并且,图9中38表示集电极、39表示基极、40表示发射极。集电极38是如AuGe/Ni/Au的积层结构。基极39是如Pt/Ti/Au的积层结构。而且,发射极40例如由如WSiN形成。
关于如上所述构成的HBT,为了改善高频特性以使其有充分的作为微波元件的特性,必须通过薄化构成基极层的p型化合物半导体晶体层并增大杂质浓度来降低基极阻抗值。例如,通过在作为构成基极层的p型化合物半导体晶体层的p型GaAs层上掺杂碳,提高基极层的载流子浓度的方法已被公知。但是,按照该方法的场合,基极层的生长过程中,从周围的气氛中也将氢加进基极层。如果基极层上混入氢,由于在元件的电特性尤其是电流增益上可观察到初始变动而构成质量控制上的问题。对此,下面以具体例进行说明。
图10表示对HBT的基极电流(Ib)的电流放大率(β)的变化。图10的例中,使用包括载流子浓度为4×1019cm-3左右且氢浓度为2×1019cm-3左右的基极层的HBT。并且,该HBT的基极层的厚度约为1000埃,发射极层尺寸为4×20μm。图10中,第一次测量是指刚作成装置之后通电测量的第一次的测量。且第五次测量是指重复进行同一条件下的测量的第五次的测量。
从图10所示可知,随着基极电流(Ib)的变化其电流放大率(β)也变化。即,如使基极电流(Ib)增大,其电流放大率(β)增加到某一值后减少。这里,通电初期所见到的电流放大率(β)的增加情形,第一次的测量和第五次测量有很大差异。即,增加通电次数会使电流放大率(β)急剧增大。但是,电流放大率(β)的最大值,第一次的测量和第五次的测量无大变化。并且,其减少趋势也大致相同。
如图10所示的通电次数多后电流放大率的增加趋势不同的现象,被认为是由于氢混入HBT的基极层而造成的。即,由于HBT的基极层上氢的混入,使元件的电特性极其缺乏稳定性,成为半导体装置的质量控制上的问题。另一方面,因通电次数造成的电流放大率的变化,在第五次测量以后变小其特性稳定。但是,要等到特性稳定后进行产品的检测,这会给检测带来极大的时间浪费,从生产性方面考虑并不理想。
并且,很难在传统的进行结晶生长的时刻测量电流放大率的初始变动。因此,直到实际制作出HBT元件评价其电特性之前,就不能把握如上所述的电流放大率的初始变动。即,如果没有实际制造HBT元件就无法知道半导体晶体基片的特性,因此造成了在半导体晶体基片的阶段上不能进行质量控制的问题。
发明内容
鉴于所述的问题,本发明的目的是提供可预测半导体晶体基片的电流放大率的初始变动的半导体晶体基片的评价方法。
并且,本发明的另一个目的是提供可进行HBT元件的质量控制的半导体晶体基片的评价方法。
本发明的其它目的与优点如以下所述。
[解决课题的手段]
本发明第一方面的用于异质结双极型晶体管的含有集电极层、基极层与发射极层的半导体晶体基片的评价方法包括:
制作含有和所述基极层同样组成的晶体层的评价用半导体晶体基片的步骤;
在所述评价用半导体晶体基片上照射激励光,从所述晶体层测量光致发光的光强度达到饱和之前的随时间变化的步骤;以及
根据所述时间变化预测用所述半导体晶体基片制造异质结双极型晶体管时的电流放大率随时间变化的步骤。
依据本发明的第二方面,在如本发明第一方面所述的半导体晶体基片的评价方法中,所述基极层是含碳的p型GaAs晶体层,
所述评价用半导体晶体基片包括GaAs衬底和含碳的p型GaAs晶体层,
且所述激励光的波长是300nm~550nm。
依据本发明的第三方面,在如本发明第二方面所述的半导体晶体基片的评价方法中,所述评价用半导体晶体基片在所述GaAs衬底和所述含碳的p型GaAs晶体层之间还设有无掺杂的GaAs晶体层。
依据本发明的第四方面,在如本发明第二方面所述的半导体晶体基片的评价方法中,所述评价用半导体基片在所述含碳的GaAs晶体层的上层与下层的至少一边设有阻挡层。
依据本发明的第五方面,在如本发明第四方面所述的半导体晶体基片的评价方法中,所述阻挡层的厚度为100埃~1000埃。
依据本发明的第六方面,在如本发明第一方面所述的半导体晶体基片的评价方法中,所述基极层为含碳的p型GaAs晶体层;
所述评价用半导体晶体基片可以在GaAs衬底上依次形成n+型GaAs晶体层、n型GaAs晶体层、含碳的p型GaAs晶体层、n型阻挡层与n型GaAs层;并且
所述激励光的波长为300nm~550nm。
依据本发明的第七方面,在如本发明第一方面所述的半导体晶体基片的评价方法中,所述基极层为含碳的p型GaAs晶体层;
所述评价用半导体晶体基片在GaAs衬底上依次形成n+型GaAs晶体层、n型阻挡层、含碳的p型GaAs晶体层、n型阻挡层与n型GaAs层;并且
所述激励光的波长为300nm~550nm。
依据本发明的第八方面,在如本发明第六或第七方面所述的半导体晶体基片的评价方法中,所述n型阻挡层是载流子浓度为1×1017cm-3~5×1017cm-3,且厚度为100埃~500埃。
依据本发明的第九方面,在如本发明第四至第七方面所述的半导体晶体基片的评价方法中,所述阻挡层为InGaP晶体层或AlGaAs晶体层。
依据本发明的第十方面,在如本发明第二至第七方面所述的半导体晶体基片的评价方法中,所述含碳的p型GaAs晶体层的载流子浓度为1×1018cm-3~1×1020cm-3,且厚度为500埃~10000埃。
附图说明
图1是表示不同氢浓度的基极电流随时间变化的示图,图中氢浓度分别为(a)1×1019cm-3、(b)4×1018cm-3、(c)1×1018cm-3
图2是PL测量用半导体晶体基片的剖面图,图中,氢浓度分别为(a)1×1019cm-3、(b)4×1018cm-3
图3是表示不同氢浓度的PL强度的随时间变化的示图,图中,氢浓度分别为(a)1×1019cm-c、(b)4×1018cm-3
图4是表示基极电流和PL强度的关系的示图,图中,氢浓度分别为(a)1×1019cm-3、(b)4×1018cm-3、(c)1×1018cm-3
图5是本发明的实施例1的半导体晶体基片的剖面图。
图6是本发明的实施例2的半导体晶体基片的剖面图。
图7是本发明的实施例3的半导体晶体基片的剖面图。
图8是本发明的实施例4的半导体晶体基片的剖面图。
图9是HBT元件的剖面图。
图10是表示基极电流和电流放大率的关系的示图。
[符号说明]
1、7、13、16、20、26、32     GaAs衬底
4、10、15、18、23、29、35    p型GaAs层
17、19、24、28、30           阻挡层
具体实施方式
下面结合附图详细说明本发明的实施例。
如图10所示,HBT的电流放大率的变化与基极层中的氢浓度相关。对此根据图1进行详细说明。图1是表示基极电流随时间的变化,基极层的氢浓度在图1(a)中为1×1019cm-3、图1(b)中为4×1018cm-3、图1(c)中为1×1018cm-3。并且,图1的测量中,将集电极-发射极间的电压固定为2.5V,且分别将基极-发射极间电压固定为1.3V后进行测量。如图所示,氢浓度越大其基极电流的时间变化也越大。这里,电流放大率(β)和基极电流(Ib)与集电极电流(Ic)之间有如下关系式。
[式1]
β=ΔIc/ΔIb
并且,光致发光(以下称为PL)可观察到同样的现象,下面对其评价进行详细说明。
PL是半导体上通过照射禁带宽度(band gap)以上能量的波长的光而被激励的半导体中少数载流子(p型半导体的场合为电子)形成电子-空穴对时复合时产生的发光现象。
图2表示用于PL评价的半导体晶体基片的一例。其中,图2(a)表示GaAs衬底1上依次积层i-GaAs层2、i-In0.5Ga0.5P层3(厚度为200埃)、掺碳p-GaAs层4(载流子浓度4×1019cm-3,厚度为1000埃)、n-In0.5Ga0.5P层5(载流子浓度3×1017cm-3,厚度为200埃)与i-GaAs层6(厚度200埃)的积层体。另一方面,图2(b)表示,在GaAs衬底7上依次积层i-GaAs层8、i-Al0.8Ga0.2As层9(厚度为500埃)、掺碳p-GaAs层10(载流子浓度为4×1019cm-3,厚度为1000埃)、n-In0.5Ga0.5P层11(载流子浓度为3×1017cm-3,厚度为1000埃)与i-GaAs层12(厚度200埃)的积层体。
图2(a)与(b)中,相当于HBT的基极层的是以碳作为p型杂质掺杂的p-GaAs层4、10。图2(a)的半导体晶体基片(以下称为试样I)中,p-GaAs层4的含氢浓度为1×1019cm-3。另一方面,图2(b)的半导体晶体基片(以下称为试样II)中,p-GaAs层10的含氢浓度为4×1018cm-3。试样I与试样II中,p-GaAs层4、10中的杂质浓度均为4×1019cm-3。并且,p-GaAs层4、10厚度均为1000埃,这和实际的HBT的基极层的厚度大致相等。
图3是在室温下,以波长为488nm的氩(Ar)离子激光器作为激励光源对PL强度进行测量的结果。图3(a)表示对于图2(a)的试样I,图3(b)表示对于试样II的结果。并且,横轴为激励时间,纵轴为PL强度。图3中,PL发光波长为897nm,这相当于GaAs的禁带宽度。PL强度随着时间变大,到某一时刻就达到一定而成为饱和状态。试样I从开始测量到饱和的PL强度变化的程度比试样II的大。换言之,基极层的含氢浓度越大其PL强度达到饱和所需的时间就更长。并且,激励光强度越大PL强度也会变大,这与氢浓度无关。
接着,对基极电流和PL强度的相关关系进行说明。图4是用基极层的含氢浓度不同的半导体晶体基片,表示的基极电流与PL强度的时间依赖关系。图4(a)的氢浓度为1×1019cm-3、图4(b)的氢浓度为4×1018cm-3、图4(c)的氢浓度为1×1018cm-3。并且,基极电流的测量是分别将集电极-发射极间电压固定为2.5V,基极-发射极间电压固定为1.3V后进行的。另一方面,PL强度的测量在室温下用波长为488nm的氩(Ar)离子激光器在激励光强度约为3.8kW/cm2的条件下进行。并且,用λ=897nm的PL发光波长,绘出其强度变化曲线。如图所示,基极层的含氢浓度越大其基极电流与PL强度的时间变化也越大,达到饱和各自需要一定时间。因此,通过测量半导体晶体基片的PL强度随时间的变化,可知道基极电流随时间的变化,即HBT元件的电流放大率随时间的变化。
但是,HBT的基极层的含氢浓度,由基极层的结晶生长条件所决定。因此,在实际制造元件之前的阶段测量PL强度,通过该结果决定基极层的结晶生长条件,可对元件实施质量控制。并且,如传统的用实际制造的元件测量基极电流,到制造元件为止最低要半日程度。另一方面,按照PL强度测量的质量控制无需等到元件的制造,且由于PL强度的测量其本身也仅仅数分钟左右就可结束,可大量缩短整体的作业时间。而且,依据本发明,不用实际的HBT元件进行检测,而是用半导体晶体基片进行检测,因此,可进行对HBT元件的电特性的非破坏性检测。
例如,用激励波长为488nm的氩(Ar)离子激光器,以3.8kW/cm2的激励光强度测量PL强度的场合,如果是在将饱和PL强度(图3或图4中PL强度相对时间无变化时的强度)设为1时、PL强度值成为0.95以上的时间为从开始测量的50秒以内的半导体晶体基片,则由于电流放大率的初始变动在5%以内,对元件的制造最为理想。
再有,对于HBT的电流放大率和PL强度的关系,在日本特许公报特开平3-64943号公报中有记载。这是一个着眼于PL强度、载流子的寿命与电流放大率的相关关系,通过测量PL强度达到饱和后的PL的寿命来测量基极层中的载流子的寿命的方案。但是,PL寿命通常为数十皮秒程度,且所述文献仅限于测量该短时间的特定的PL寿命。
另一方面,本发明以分别着眼于电流放大率、基极电流与PL强度随时间变化的相关关系为特征。即,本发明中不是测量PL强度达到饱和后的PL的寿命,而是在PL强度达到饱和之前的状态中,以数十秒单位测量PL强度,即,PL的寿命变化的情形为目的。因此,无需进行皮秒量级的时间分辩PL测量,以秒的量级进行PL强度的时间变化监测即可。
[实施例1]
本实施例以图5所示的半导体晶体基片为试样测量其PL强度为特征。再有,这里试样是指评价用半导体晶体基片,实际用于HBT制造的含有相当于基极层的晶体层的半导体晶体基片(以下相同)。
实际的HBT中,由于基极层之上形成发射极层或集电极层等,来自基极层的PL在该两层上被吸收,只能观察到弱的PL。因此,本实施例中,如图5所示,使用GaAs衬底13上形成无掺杂的GaAs层14,其上还形成掺杂p型杂质碳的p-GaAs层15的试样。并且,也可以在GaAs衬底13上直接形成p-GaAs层15。本实施例中,p-GaAs层15相当于HBT的基极层,通过观察来自该层的发光来测量PL强度的时间依赖关系。根据本实施例,在相当于基极层的层上没有再形成其它层,从而可减少其它层的PL吸收而以适合的强度进行测量。并且,由于试样的结构简单,可以低成本简单地制造试样。
本实施例的试样,例如可用MOCVD法外延生长进行制造。p-GaAs层15的载流子浓度最好为1×1018cm-3~1×1020cm-3左右。并且,p-GaAs层15的厚度最好为500埃~10000埃。如果比500埃薄其PL强度就会太弱而不理想。另一方面,比10000埃更厚则会提高成本也不理想。
PL测量的激励光的波长最好在λ=300nm~550nm的范围内。例如,可以用波长为488nm的氩(Ar)离子激光器进行测量。另一方面,在室温(25℃)下PL的主要波长为λ=890nm~900nm,最好用该波长进行PL强度的监测。
[实施例2]
本实施例的特征在于,以图6所示的半导体晶体基片为试样测量PL强度。相当于HBT的基极层,是掺杂p型杂质碳的p-GaAs层18。本实施例的特征在于,在p-GaAs层18的上下形成阻挡层17、19。本例中,阻挡层是指关入被激励的少数载流子而具有使PL强度增大的作用的半导体层。用于阻挡层的材料必须是禁带宽度比p-GaAs层大的材料。即,通过p-GaAs层的上下结合能量禁带宽度更大的半导体层,因能量禁带宽度的不同而形成能量垒。然后,根据形成的该能量垒可将p-GaAs层中的载流子,即电子和空穴关入层内而不能向外逃逸。因此,在基极层上使电子和空穴有效地复合可增大PL强度。
本实施例中的阻挡层,例如可以用In0.5Ga0.5P或Al0.3Ga0.7As等。可以有掺杂,也可以无掺杂。并且,形成于p-GaAs层上下的阻挡层可以由同一材料形成,也可以由不同材料形成。而且,p-GaAs层并不是必须形成于p-GaAs层的上下,也可以只在p-GaAs层的上层与下层的任一层上形成。
本实施例的试样,例如可用MOCVD法使之外延生长而形成。p-GaAs层18的载流子浓度最好为1×1018cm-3~1×1020cm-3左右。并且,p-GaAs层18的厚度最好为500埃~10000埃。如果比500埃薄其PL强度会太弱而不理想。另一方面,比10000埃厚则会提高成本也不理想。
另一方面,本实施例与实施例1不同,是以在p-GaAs层18的上下形成阻挡层17、19为特征。因此,为了降低来自p-GaAs层18的PL被阻挡层17、19的吸收,阻挡层17、19的厚度最好设为100埃~1000埃。
PL测量中的激励光的波长最好为λ=300nm~550nm的范围。例如,可以用波长为488nm的氩(Ar)离子激光器测量。另一方面,在室温(25℃)下PL的主要波长为λ=890nm~900nm,最好用该波长监测PL强度。
[实施例3]
本实施例的特征在于,以图7所示的半导体晶体基片为试样测量PL强度。即,本实施例中使用和实际构成HBT的半导体晶体基片相同结构的试样进行测量。因此,根据本实施例,由于用于测量的试样可以实际试制HBT元件,在半导体晶体基片阶段可得到更加准确的与HBT元件的电特性相关的情报。并且,实际的HBT中,由于基极层是受基底晶体层的晶格缺陷等影响而形成的,如采用和实际的半导体晶体基片有相同结构的本实施例的试样,就能更准确地进行评价。
本实施例中,如图7所示,在GaAs衬底20上依次形成n+-GaAs层21、n-GaAs层22、p-GaAs层23、n-阻挡层24与n-GaAs层25。这里,p-GaAs层23掺杂p型杂质碳。这些层例如可用MOCVD法使各层外延生长而形成。对于p-GaAs层23,其载流子浓度最好为1×1018cm-3~1×1020cm-3左右,且厚度最好为500埃~10000埃。如果比500埃薄其PL强度会弱就不理想。另一方面,比10000埃更厚会提高成本也不理想。另外,n+-GaAs层21的载流子浓度最好为1×1018cm-3以上,且厚度最好为500埃以下。并且,n-阻挡层24可以用In0.5Ga0.5P或Al0.3Ga0.7As等,其载流子浓度最好为1×1017cm-3~5×1017cm-3,且厚度最好为100埃~500埃左右。而且,n-GaAs层22、25的载流子浓度最好为1×1017cm-3以下,且厚度最好为2000埃以上。
PL测量的激励光的波长最好为λ=300nm~550nm的范围。例如,可以用波长为488nm的氩(Ar)离子激光器测量。另一方面,在室温(25℃)下PL的主要波长为λ=890nm~900nm,最好用该波长监测PL强度。
[实施例4]
本实施例的特征在于,以图8所示的半导体晶体基片为试样测量PL强度。相当于HBT基极层的是掺杂了p型杂质碳的p-GaAs层29。本实施例中,在p-GaAs层29的下方也形成阻挡层28。这里,阻挡层所用的材料必须是禁带宽度比p-GaAs层更大的材料。即,以这样的结构通过能量禁带宽度的不同来形成能量垒,可将载流子关入基极层内而使电子和空穴有效地复合。因此,可增大来自基极层的PL强度。
并且,本实施例中的试样结构近似于实际用于HBT元件的半导体晶体基片的结构,所以在半导体晶体基片阶段可更加准确地进行电特性评价。而且,实际的HBT中,由于基极层是受基底晶体层的晶格缺陷等影响而形成,也由于这一因素,根据本实施例可更准确地进行电特性的评价。
本实施例中,如图8所示,在GaAs衬底26上依次形成n+-GaAs层27、n-阻挡层28、p-GaAs层29、n-阻挡层30与n-GaAs层31。这里,p-GaAs层29掺杂p型杂质碳。这些层例如可用MOCVD法使各层外延生长而形成。对于p-GaAs层29,其载流子浓度最好为1×1018cm-3~1×1020cm-3左右,且厚度最好为500埃~10000埃。如果比500埃薄其PL强度会弱就不理想。另一方面,比10000埃更厚会提高成本也不理想。并且,n+-GaAs层27的载流子浓度最好为1×1018cm-3以上,且厚度最好为500埃以下。而且,n-GaAs层28、31的载流子浓度最好为1×1017cm-3以下,且厚度最好为2000埃以上。
本实施例的阻挡层,例如可以采用In0.5Gaz0.5P或Al0.3Ga0.7As等。形成于掺碳GaAs层上下的阻挡层可以由相同的材料形成,也可以由不同材料形成。并且,其载流子浓度最好为1×1017cm-3~5×1017cm-3,且厚度最好为100埃~500埃左右。
PL测量的激励光的波长最好为λ=300nm~550nm的范围。例如,可以用波长为488nm的氩(Ar)离子激光器测量。另一方面,在室温(25℃)下PL的主要波长为λ=890nm~900nm,最好用该波长监测PL强度。
[发明效果]
依据本发明第一方面的半导体晶体基片的评价方法,通过测量对半导体晶体基片的PL强度随时间的变化,可知道基极电流随时间的变化,即HBT的电流放大率随时间的变化。
依据本发明第二或第三方面所述的半导体晶体基片的评价方法,在相当于基极层的层上没有形成其它层,从而可减少其它层对PL的吸收而以良好的强度进行测量。
依据本发明第三或第五方面所述的半导体晶体基片的评价方法,由于在基极层内可以有效地复合电子和空穴,因此可增大PL的强度。
依据本发明第六或第八方面所述的半导体晶体基片的评价方法,由于可以使用测量的试样实际试制HBT元件,可在半导体晶体基片的阶段得到更加准确的关于HBT元件电特性的信息。
依据本发明第七或第八方面所述的半导体晶体基片的评价方法,由于在基极层内可以有效地复合电子和空穴,可增大PL强度。并且,由于可以使用测量的试样实际试制HBT元件,可在半导体晶体基片的阶段得到更加准确的关于HBT元件电特性的信息。
依据本发明第九方面所述的半导体晶体基片的评价方法,由于在基极层内可以高效率地复合电子和空穴,可增大PL强度。
依据本发明第九方面所述的半导体晶体基片的评价方法,通过测量来自含碳的p型GaAs晶体层的PL强度随时间的变化,可知道基极电流随时间的变化,即HBT的电流放大率随时间的变化。

Claims (10)

1.一种含有集电极层、基极层与发射极层的用于异质结双极型晶体管的半导体晶体基片的评价方法,其特征在于包括:
制作含有和所述基极层同样组成的晶体层的评价用半导体晶体基片的步骤;
在所述评价用半导体晶体基片上照射激励光,测量来自所述晶体层的光致发光的光强度在达到饱和前随时间变化的步骤;以及
根据所述随时间变化预测用所述半导体晶体基片制造异质结双极型晶体管时的电流放大率随时间变化的步骤。
2.如权利要求1所述的半导体晶体基片的评价方法,其特征在于:
所述基极层是含碳的p型GaAs晶体层;
所述评价用半导体晶体基片包括GaAs衬底和含碳的p型GaAs晶体层;
所述激励光的波长是300nm~550nm。
3.如权利要求2所述的半导体晶体基片的评价方法,其特征在于:所述评价用半导体晶体基片在所述GaAs衬底和所述含碳的p型GaAs晶体层之间设有无掺杂的GaAs晶体层。
4.如权利要求2所述的半导体晶体基片的评价方法,其特征在于:所述评价用半导体基片的所述含碳的GaAs晶体层的上层与下层中至少一层设为阻挡层。
5.如权利要求4所述的半导体晶体基片的评价方法,其特征在于:所述阻挡层的厚度是100埃~1000埃。
6.如权利要求1所述的半导体晶体基片的评价方法,其特征在于:
所述基极层是含碳的p型GaAs晶体层;
所述评价用半导体晶体基片在GaAs衬底上依次形成n+型GaAs晶体层、n型GaAs晶体层、含碳的p型GaAs晶体层、n型阻挡层与n型GaAs层;
所述激励光的波长是300nm~550nm。
7.如权利要求1所述的半导体晶体基片的评价方法,其特征在于:
所述基极层是含碳的p型GaAs晶体层;
所述评价用半导体晶体基片在GaAs衬底上依次形成n+型GaAs晶体层、n型阻挡层、含碳的p型GaAs晶体层、n型阻挡层与n型GaAs层;
所述激励光的波长是300nm~550nm。
8.如权利要求6或7所述的半导体晶体基片的评价方法,其特征在于:所述n型阻挡层是载流子浓度为1×1017cm-3~5×1017cm-3,厚度为100埃~500埃。
9.如权利要求4~7的任一项所述的半导体晶体基片的评价方法,其特征在于:所述阻挡层为InGaP晶体层或AlGaAs晶体层。
10.如权利要求2~7的任一项所述的半导体晶体基片的评价方法,其特征在于:所述含碳的p型GaAs晶体层的载流子浓度为1×1018cm-3~1×1020cm-3,厚度为500埃~10000埃。
CNB031103111A 2002-08-06 2003-04-04 半导体晶体基片的评价方法 Expired - Fee Related CN1229859C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP228514/2002 2002-08-06
JP2002228514A JP3929375B2 (ja) 2002-08-06 2002-08-06 半導体結晶基板の評価方法
JP228514/02 2002-08-06

Publications (2)

Publication Number Publication Date
CN1474445A CN1474445A (zh) 2004-02-11
CN1229859C true CN1229859C (zh) 2005-11-30

Family

ID=31492262

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031103111A Expired - Fee Related CN1229859C (zh) 2002-08-06 2003-04-04 半导体晶体基片的评价方法

Country Status (3)

Country Link
US (1) US6819119B2 (zh)
JP (1) JP3929375B2 (zh)
CN (1) CN1229859C (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1938820A (zh) * 2004-03-26 2007-03-28 关西电力株式会社 双极型半导体装置及其制造方法
US20070237207A1 (en) 2004-06-09 2007-10-11 National Semiconductor Corporation Beta variation cancellation in temperature sensors
JP4836626B2 (ja) * 2006-03-24 2011-12-14 富士通株式会社 半導体基板の検査方法、半導体基板の検査装置、半導体基板の評価方法、および半導体基板の評価装置
US7777500B2 (en) * 2007-10-05 2010-08-17 Lam Research Corporation Methods for characterizing dielectric properties of parts
US9885662B2 (en) 2012-07-06 2018-02-06 Bt Imaging Pty Ltd Methods for inspecting semiconductor wafers
CN103837807B (zh) * 2012-11-23 2016-11-09 上海华虹宏力半导体制造有限公司 测量深沟槽内载流子浓度分布的方法
EP2779220B1 (en) * 2013-03-12 2017-10-25 GLobalWafers Japan Co., Ltd. Saturation voltage estimation method and silicon epitaxial wafer manufaturing method
CN103217638A (zh) * 2013-05-05 2013-07-24 西安电子科技大学 测试γ辐照后GaAs HBT器件性能的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0364943A (ja) 1989-08-03 1991-03-20 Nippon Telegr & Teleph Corp <Ntt> 半導体結晶評価方法
JPH08330320A (ja) 1995-06-01 1996-12-13 Nippon Telegr & Teleph Corp <Ntt> 半導体結晶基板の良否判別方法および半導体装置の製造方法

Also Published As

Publication number Publication date
CN1474445A (zh) 2004-02-11
JP2004071797A (ja) 2004-03-04
US20040029390A1 (en) 2004-02-12
US6819119B2 (en) 2004-11-16
JP3929375B2 (ja) 2007-06-13

Similar Documents

Publication Publication Date Title
JP5273635B2 (ja) 高効率間接遷移型半導体紫外線発光素子
Lu et al. Gallium nitride Schottky betavoltaic nuclear batteries
Chen et al. Ultraviolet electroluminescence from ZnO∕ p‐Si heterojunctions
CN1741296A (zh) 半导体衬底及在半导体衬底上通过外延生长制造的半导体器件
CN1181561C (zh) 半导体装置
JP5708556B2 (ja) Iii族窒化物半導体素子及び窒化ガリウムエピタキシャル基板
Lee et al. Point defects controlling non-radiative recombination in GaN blue light emitting diodes: Insights from radiation damage experiments
CN1433082A (zh) 异质结双极型晶体管和利用它构成的半导体集成电路器件
CN1667804A (zh) 异质结双极晶体管及其制造方法
CN1229859C (zh) 半导体晶体基片的评价方法
CN1262022C (zh) 发光闸流晶体管及自扫描型发光装置
Zhang et al. Improvement of electroluminescent performance of n-ZnO/AlN/p-GaN light-emitting diodes by optimizing the AlN barrier layer
Polyakov et al. Effects of InAlN underlayer on deep traps detected in near-UV InGaN/GaN single quantum well light-emitting diodes
IL138173A (en) PN junction from diamond to diode and method of forming it
Jiao et al. Ultraviolet electroluminescence of ZnO based heterojunction light emitting diode
Akil et al. Modeling of light-emission spectra measured on silicon nanometer-scale diode antifuses
Tsuruoka et al. Local electronic structures of GaMnAs observed by cross-sectional scanning tunneling microscopy
Chichibu et al. Operation-induced degradation mechanisms of 275-nm-band AlGaN-based deep-ultraviolet light-emitting diodes fabricated on a sapphire substrate
CN113809211A (zh) 一种具有隧穿结构的深紫外led及其制备方法
Han et al. Luminescence study in InGaAs/AlGaAs multi-quantum-well light emitting diode with p–n junction engineering
WO2009104756A1 (ja) ZnO系半導体素子
CN100350577C (zh) 氮化砷化镓铟系异质场效应晶体管及其制造方法和使用它的发送接收装置
Han et al. Pre-trimethylindium Flow Treatment of GaInN/GaN Quantum Wells to Suppress Surface Defect Incorporation and Improve Efficiency
CN1655363A (zh) 双极晶体管
US8653519B2 (en) Electronic device and method for manufacturing same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170203

Address after: Kyoto Japan

Patentee after: Murata Manufacturing Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Mitsubishi Electric Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051130

Termination date: 20210404

CF01 Termination of patent right due to non-payment of annual fee