CN1181561C - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN1181561C
CN1181561C CNB008072213A CN00807221A CN1181561C CN 1181561 C CN1181561 C CN 1181561C CN B008072213 A CNB008072213 A CN B008072213A CN 00807221 A CN00807221 A CN 00807221A CN 1181561 C CN1181561 C CN 1181561C
Authority
CN
China
Prior art keywords
layer
active area
semiconductor layer
electrode
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB008072213A
Other languages
English (en)
Other versions
CN1349663A (zh
Inventor
横川俊哉
高桥邦方
楠本修
北畠真
上野山雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1349663A publication Critical patent/CN1349663A/zh
Application granted granted Critical
Publication of CN1181561C publication Critical patent/CN1181561C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H01L29/365—Planar doping, e.g. atomic-plane doping, delta-doping

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)

Abstract

在SiC、GaN、GaAs等的衬底3上，交互、叠层生长厚度50nm左右的未掺杂层22和厚度薄到能发挥量子效应程度(例如10nm左右)的n型掺杂层23、形成有源区30。因n型掺杂层23的量子效应产生的次能级使载流子能分布到未掺杂层22上，由于在杂质少的未掺杂层22中杂质散射减少，能够得到高的载流子迁移率，与此同时，当有源区全体耗尽化时，利用载流子从有源区30消失的现象，因未掺杂层22能够得到大的耐压值。

Description

半导体装置
技术领域
本发明涉及特别适用于具有高耐压半导体功率器件的有源区(活性区)结构。
背景技术
近年来，为了实现具有高频特性、发光特性、耐压特性等特殊功能的半导体器件，正在活跃地进行新型半导体材料(包含所谓的半绝缘材料)的开发。在半导体材料中，例如：碳化硅(SiC)、氮化硅(GaN)、砷化镓(GaAs)等处于本征状态具有半绝缘性的材料，与代表性的半导体材料硅(Si)相比是具有高硬度而且耐化学药品性强、禁带宽度大的半导体，是人们期待着应用于具有大耐压特性的下一代功率器件、高频器件和在高温下工作的器件等的材料。
利用宽禁带宽度的半导体材料的半导体功率器件有：高压肖特基二极管、MESFET(Metal Semiconductor-场效应晶体管)、MISFET(MetalInsulator Semiconductor-场效应晶体管)等。
这里我们举出肖特基二极管和MISFET作为现有的半导体功率器件的例子。
图11是显示现有的碳化硅(SiC)肖特基二极管概略结构的剖面图。在该图中，分别示出101是掺有高浓度氮(N)的(是n型载流子)、厚约100μm的n+SiC衬底、102是掺有低浓度氮(N)(是n型载流子)的，厚约10μm的n-SiC层、103是由Ni合金组成的肖特基电极、104是由Ni合金组成的欧姆电极、105是由SiO2组成的保护环。在该二极管中，当在肖特基电极103和欧姆电极104之间施加肖特基电极103一方高的电压(正向电压)时，在肖特基电极103和欧姆电极104之间有电流流过、当在肖特基电极103和欧姆电极104之间施加欧姆电极104一方高的电压(反向电压)时，肖特基电极103和欧姆电极104之间没有电流流过。就是说该肖特基二极管具有正向电压时电流流过，反向电压时电流截止的整流特性。
发明内容
但是在上述现有的肖特基二极管中、有以下一些不利的情况。
在上述现有的肖特基二极管中，对反向电压的绝缘耐压性强烈的依赖于n-SiC层102的掺杂浓度。为了提高肖特基二极管的绝缘电压必须降低与肖特基电极103接触的n-SiC层102的掺杂浓度。但是，当降低掺杂浓度时n-SiC层102的电阻率就上升、施加正向电压时ON电阻就升高，其结果就造成电力消耗上升。为了平衡折衷、很难同时实现高耐压化和低电阻化。
上述不利情况不仅出现在肖特基二极管中，也产生在MESFET、MISFET中。
本发明的目的就是要解决所述现有功率器件存在的平衡折衷，创造新的结构、实现高耐压而且低ON电阻的有源元件。
本发明的半导体装置在衬底上设置有源区域发挥作为有源元件一部分的功能，在该半导体装置中，所述有源区由作为载流子渡越区域功能的多个第1半导体层和多个第2半导体层交互叠层地生长构成，第2半导体层含有比所述第1半导体层高浓度的载流子用杂质，膜厚比所述第1半导体层薄，所述第1半导体层和第2半导体层是由SiC构成，在所述第1半导体层中夹在所述第2半导体层间的第1半导体层的厚度都在10nm以上100nm以下的范围内，所述第2半导体层的厚度在一个单膜厚度至20nm的范围内。
采用这种结构，由于量子效应在第2半导体层中产生量子能级，定域在第2半导体层中的载流子的波动函数保持某种程度的扩展。其结果载流子成为不仅存于第2半导体层、而且也存在于第1半导体层那样的分布状态。而且，有源区域的电位升高、处于渡越状态的载流子中，由于不断有载流子供给第2半导体层和第1半导体层，常常形成载流子不仅存在于第2半导体层也存在于第1半导体层的分布状态。在这种状态下，由于载流子不仅在第2半导体层渡越，而且也在第1半导体内渡越，有源区的电阻值降低。特别是由于在第1半导体层中杂质离子的散射减少，可以得到很高的载流子迁移率。
一方面，在有源区处于耗尽化的状态下，由于在有源区内不存在载流子，耐压性就由杂质浓度低的第1半导体层决定，在有源区全部能够得到高的耐压值。就是说，能够同时实现半导体装置中的二极管、晶体管等有源元件的低电阻化和高耐压化。
将所述第1半导体层及第2半导体分别设置多个、而且交互叠层生长，更能够确保发挥低电阻值和高耐压性。
所述第1半导体层的载流子用杂质浓度最好小于1×1017atoms·cm-3，所述第2半导体层的载流子用杂质浓度最好大于1×1017atoms·cm-3。
所述衬底及有源区可以从SiC，GaN及GaAs中任选一种材料构成，就可以得到利用宽禁带宽度材料的具有适于功率器件结构的半导体装置。
由于所述有源区中的第1及第2半导体层由相互共通的材料构成，第1半导体层和第2半导体层之间的势垒保持更平滑的斜率，容易使载流子连续分布在有源区的第1及第2半导体层。
在所述第2半导体层是SiC层的情况下，所述第2半导体层的厚度最好大于单层、不足20nm，这是因为在工作状态下能够有效得到载流子渗入第1半导体层的作用。
在所述第1半导体层是SiC层的情况下，所述第1半导体层的厚度最好大于10nm、小于100nm，以确保工作状态下的电流量。
所述衬底是含高浓度杂质的半导体层，所述有源区的最上部由所述第1半导体层构成，在所述有源区最上部的第1半导体层上部的一部分区域更具备肖特基接触的肖特基电极、在所述衬底的一部分区域具备欧姆接触的欧姆电极，利用上述的有源区的特性，能够得到同时实现在工作状态下低电阻性和对反向偏置高耐压值的纵型肖特基二极管。
在所述有源区的第1半导体层及第2半导体层的各自第1侧面上具备肖特基接触的肖特基电极，在所述有源区第1半导体层及第2半导体层与所述各第1侧面相隔一定间隔的第2侧面处具备与所述第2侧面连接的电极，利用上述的有源区的特性，能够得到能同时实现在工作状态下低电阻性和对反向偏置的高耐压值的横向肖特基二极管。
在那种情况下，也可以采用在与所述有源区的第1半导体层及第2半导体层的所述各第1侧面相隔一定距离的区域上导入高浓度杂质形成引出用掺杂层，使所述电极与所述引出用掺杂层形成欧姆接触的结构。
所述有源区的最上部由所述第1半导体层构成，在所述有源区最上部的第1半导体层上面的一部分区域上更具备肖特基接触的肖特基栅电极，在所述有源区上更进一步具备与所述有源区连接的源·漏电极，源·漏电极将所述肖特基栅电极夹在中间，利用上述的有源区特性，能够得到实现低电力消耗、高耐压、高增益的MESFET。
那种情况下，在上述有源区上更进一步具备将所述肖特基栅电极夹在中间，包含两个高浓度掺杂的第3半导体层，形成所述源·漏电极与所述第3半导体层接触的结构，就能得到具有凹栅结构的MESFET。
附图说明
图1是概略示出在本发明各实施方式中使用的薄膜生长用晶体生长装置的构造图。
图2示出脉冲宽度变化时n型掺杂层的峰值载流子浓度和载流子迁移率的变化。
图3(a)～(c)是显示本发明实施方式1半导体膜生长方法的剖面图。
图4示出在实施方式1中形成的有源区沿纵深方向掺杂剂的浓度分布。
图5(a)、(b)示出在实施方式1中有源区沿纵深方向氮浓度分布及载流子分布的模式图，以及有源区沿纵深方向导带端形状的部分能带图。
图6是显示与本发明实施方式2相关的肖特基二极管概略构造的剖面图。
图7(a1)～(c2)是显示实施方式2的肖特基二极管与现有的肖特基二极管中因偏压变化引起导带端形状变化的能带图。
图8是显示与本发明实施方式3相关的肖特基二极管概略结构的剖面图。
图9(a1)～(c3)是显示本发明实施方式3的肖特基二极管和现有的肖特基二极管因偏压变化引起导带端形状变化的能带图。
图10是显示与本发明实施方式4相关的MESFET概略结构的剖面图。
图11是显示现有的使用碳化硅(SiC)的肖特基二极管概略结构的剖面图。
图12示出实施方式4MESFET的I-V特性的测试结果。
图13示出用C-V法测量的第1实验例肖特基二极管中的杂质浓度的测试结果。
图14示出与第1实验例相关的6H-SiC衬底中δ掺杂层的能带端光荧光谱的测量结果。
图15(a)、(b)分别示出在第1实验例中6H-SiC层的电子迁移率与温度的关系和电子浓度与温度关系的数据。
图16示出在第1实验例中样品A、B中的电子迁移率与温度关系的数据。
图17(a)、(b)示出在第1实验例的样品A导带端能带结构的模拟结果以及载流子浓度分布的模拟结果。
图18(a)、(b)示出在第1实验例的样品B导带端能带结构的模拟结果、以及载流子浓度分布的模拟结果。
图19模式示出第2实验例中MESFET的结构图。
图20示出以第2实验例作成的MESFET的I-V特性图。
图21是显示第2实验例中MESFET的反向栅电流与反向栅-源极间电压关系的数据。
图22是显示在图11中示出的现有的用SiC衬底的肖特基二极管施加反向偏置时耗尽层扩大状态的剖面图。
图23是显示在有源区设置了单一δ掺杂层的肖特基二极管中施加反向偏置时，耗尽层扩大状态的剖面图。
图24是显示在有源区设置了多个δ掺杂层的肖特基二极管中施加反向偏压时，耗尽层扩大状态的剖面图。
具体实施方式
图1概略示出用于本发明各实施方式中薄膜生长用晶体生长装置的结构。
如该图所示，这种纵型晶体生长装置在腔体1中有为载置衬底3的碳制基座4、为支持基座4的支持轴5、腔体的石英管2、缠绕在石英管2的外侧用高频电流感应加热基座4的线圈6。石英管2采用双层石英管结构使冷却水能流通。同时设有气体供应系统8和排气系统15，供气系统8配置供给腔体1的各种气体的气瓶等、排气系统15配置为从腔体1中排出各种气体的真空泵等。气体供给系统8通过原料气体供给管7与腔体1相连，以供给原料气体、通过稀释气体供给管9与腔体1相连以供给氢等稀释气体、通过添加气体供给管12与腔气1相连以供给隋性气体、掺杂气体等添加气体，原料气体供给管7和稀释气体供给管9在途中合流然后连接到腔体1中。而且，在原料气体供给管7和稀释气体供给管9合流前的部位设置了调整各自气体流量的流量计10、11。此外，排气系统15通过排气管14与腔体1连接，在排气管14内设有压力调节阀16，调节排出气体的流量从而调节腔体1内的压力。
这种晶体生长装置的特征是：在添加气体供给管12处设有脉冲阀20、在添加气体供给管12的前端部有直径约2cm的气体导入管13延伸到腔体1内，该气体导入管13的前端开口在衬底3上面约5cm的上方位置。
在基座4上涂敷约100μm厚的SiC膜，以使高温加热时不发生脱气，但是该SiC膜的厚度只要比能防止脱气发生的厚度厚，多厚都可以。
从气体供给系统8通过原料气体供给管7供给的原料气体和通过稀释气体供给管9供给的稀释气体合流后，从腔体1的上部导入腔体1内，这时原料气体和稀释气体的流量通过各自的流量计10、11进行调节。
另一方面，经过添加气体管道12供给的掺杂气体、惰性气体等添加气体随着脉冲阀20周期性的开关脉冲状的供给到衬底3的表面，该脉冲阀20的打开时间(脉冲宽度)和关闭时间(脉冲与脉冲的间隔)可以任意设定，例如在脉冲阀20打开时间100us(usec)、关闭时间4ms(msec)的情况下，1秒钟返复进行240回开关操作。气体导入管13的前端与衬底3的距离最好接近一些，但是过分接近的话，仅能在很狭小范围内发挥脉冲状供给气体的效果，间隔最好在5cm左右。
而且，原料气体、稀释气体及添加气体通过排气管14由排气系统15排到外部。
图2示出改变脉冲阀的打开时间即ON时间(脉冲宽度)时n型掺杂层的峰值载流子浓度(cm-3)和载流子迁移率(cm2/vs)的变化。这时，在气体供应系统8内，气瓶减压器次级侧的压力是78400Pa(0.8kgf/cm2)保持一定，而且仅使脉冲阀20打开的ON时间变化，脉冲阀20关闭的off时间(脉冲与脉冲的间隔)维持一定的4ms。
如该图所示那样，可以明白由改变打开脉冲阀20的ON时间可以控制n型掺杂层的峰值载流子浓度。此外，从这个结果可以明白改变off时间也能够调整峰值载流子浓度。特别是，off时间(脉冲与脉冲的间隔)一定的情况下，仅仅在95us和110us间改变脉冲阀的ON时间(脉冲宽度)就可以使峰值载流子浓度从5×1016cm-3变到1×1019cm-3，变化很大。
实施方式1
作为实施方式1，使用图1所示的晶体生长装置，采用具有在(0001)面(C面)上设有off角度的主面的六方晶体单晶碳化硅衬底(6H-SiC衬底)作为图1中的衬底3，我们就在该衬底3上外延生长由六方晶体碳化硅(SiC)组成的n型掺杂层的生长方法作说明。图3(a)～(c)示出本实施方式中半导体膜生长方法的剖面图。
如图3(a)所示，衬底3(6H-SiC衬底)的主面是从(0001)面(C面)向[11-20]方向倾斜3.5°的面((0001)off面)，而且表面上是Si原子排列成行的n型Si面，衬底3的直径是25mm。首先，用流量5(l/min)的氧气在鼓泡生成的水蒸气气氛中，将衬底3在1100℃下进行3小时左右的热氧化，在表面上生成厚约40nm的热氧化膜后，用缓冲的氟酸(氟酸∶氟化铵水溶液＝1∶7)去除其热氧化膜。将去除了表面热氧化膜的衬底3放置在基座4上，将腔体1减压到真空度为10-6Pa(≌10-8Torr)。
其次，是图3(b)所示工程，从气体供给系统8供给流量为2(l/min)的氢气和流量为1(l/min)的氩气稀释气体，使腔体1内的压力成为0.0933MPa(700Torr)，腔体1内的压力由压力调节阀16的开度调节。一面维持这样的流量、一面用感应加装置在线圈6上施加20.0KHz、20KW的高频电力、将基座4加热。衬底3的温度控制在约1600℃恒温。一面保持氢气及氩气的流量为上述一定的值，将原料气体流量2(ml/min)的丙烷气(C3H8)和流量3(ml/min)的硅烷气(SiH4)导入腔体1内。原料气体用流量50(ml/min)的氢气稀释。而且，由于将丙烷气和硅烷气供给到被感应加热的基座4上的衬底3(6H-SiC衬底)上，在衬底3的(0001)off面的主面上，外延生长厚约50nm的由未掺杂6H-SiC单晶组成的未掺杂层22(低浓度掺杂层)。这时，由于即使不使用氮气，也会因残留气体等导入某种程度的氮气等载流子用杂质，在本实施方式及后面要讲述的各实施方式中，在不是有意识的在制造工程中导入氮气形成的东西这种意义上，我们使用未掺杂这一语言。
接着，一面在腔体1内供给原料气体和稀释气体，一面脉冲状供给n型掺杂气体氮气，在未掺杂层22上形成厚约10nm的n型掺杂层23(高浓度掺杂层)。这时，一面供给原料气体及稀释气体，一面反复开关脉冲阀20，将掺杂气体从导入管13脉冲状的供给到腔体1内衬底3的正上方。在本实施方式中，脉冲阀20的打开时间(脉冲宽度)是102us、脉冲阀20的关闭时间(脉冲与脉冲的间隔)4ms，而且一面将脉冲阀20反复开关供给掺杂气体、一面形成n型掺杂层23。这时，外延生长10nm厚的n型掺杂层23所需时间大约30sec。
然后，是图3(c)所示工程，在关闭脉冲阀20的状态下不供给氮气(N)、仅供给原料气体形成未掺杂层22，和一面供给原料气体同时将脉冲阀20开关导入氮气(N)形成n型掺杂层23，将上述过程反复进行，交互、叠层生成未掺杂层22和n型掺杂层23、形成有源区30。
就是说，有源区30由作为第1半导体层的未掺杂层22和作为第2半导体层的n型掺杂层23交互、叠层生长构成，n型掺杂层23比未掺杂层厚度薄、含有比未掺杂层22(第1半导体层)高浓度的载流子用杂质，n型掺杂层23薄到因量子效应载流子能渗入未掺杂层22的程度。
图4示出在本实施方式中形成的有源区深度方向掺杂剂的浓度分布，如上所述，在形成n型掺杂层23的时候、脉冲阀20的打开时间(脉冲宽度)是102us，关闭时间(脉冲与脉冲的间隔)是4ms。该图中的浓度分布图是用二次离子质量分析装(SIMS)测定得到的结果。在该图中，横轴表示从衬底最上面算起的深度(um)、纵轴表示掺杂剂氮的浓度(atoms·cm-3)。如该图所示，用本实施方式的方法所形成的各n型掺杂层23的氮(N)的浓度几乎是一样的(约1×1018atoms·cm-3)，而且不论是从未掺杂层22向n型掺杂层23迁移的区域，还是从n型掺杂层23向未掺杂层22迁移的区域都显示极陡峻的杂质浓度变化。此外，由于图4中的数据是在脉冲阀20打开时间(脉冲宽度)102us、一面流通载流子气体氮气形成的掺杂层所得到的数据，图4所示氮的峰值浓度是1×1018atoms·cm-3左右，如图2所示，脉冲阀20的打开时间(脉冲宽度)是110us时，氮的峰值浓度能够高达1×1019atoms·cm-3左右。此外，作为载流子气体如果流通氮气的话，未掺杂层的氮浓度控制在1×1016atoms·cm-3左右是容易的。流通载运气体在未掺杂层也供给一定流量的氮气，就具有能在未掺杂层中将氮浓度稳定的控制在一定浓度的优点。
图5(a)、(b)模式性示出具有本实施方式基本结构的有源区30在深度方向n型杂质氮的浓度分布图和载流子分布的关系，以及显示沿有源区30深度方向导带端的形状的部分能带图。但是图5(a)、(b)载运气体用的不是氮气、未掺杂层22(低浓度掺杂层)氮的浓度是5×1015atoms·cm-3，脉冲阀的脉冲宽度控制在102us左右，n型掺杂层23(高浓度掺杂层)的氮浓度是1×1018atoms·cm-3的情况下作成的模型。
从图4所示的数据，n型掺杂层23的杂质浓度分布图对于图5(a)所示的未掺杂层22的底面几乎成δ函数的形状。就是说，n型掺杂层23是所谓的δ掺杂层。这种情况下，由于n型掺杂层23的厚度仅有10nm左右那样薄，在n型掺杂层23内因量子效应产生量子能级，定域在n型掺杂层23中的电子的波动函数保持一定程度的扩展。其结果如图中虚线所示，载流子呈现不仅存在于n型掺杂层23中，而且也存在于未掺杂层22内的分布状态。而且，在有源区30内的电位被抬高，载流子在渡越状态下，由于不断有电子供给n型掺杂层23及未掺杂层22，电子常常呈现不仅存在于n型掺杂层23也存在于未掺杂层22的分布状态。在这种状态下，由于电子不仅渡越n型掺杂层23，而且也渡越未掺杂层22，降低了有源区30的电阻值。这时，由于在未掺杂层22中的杂质离子散射变少，在未掺杂层22内能够获得特别高的电子迁移率。
一方面，在有源区30全体处于耗尽化状态时，由于在未掺杂层22及n型掺杂层23内部都不存在载流子，耐压性被杂质浓度低的未掺杂层22所决定，在有源区30全体上可以得到高的耐压值。
此外，上述的作用作为载流子不仅是电子，在用空穴的情况下也能得到同样的作用。
如图5(b)所示，有源区30全体的导带端成为如图中虚线所示的将n型掺杂层23的导带端与未掺杂层22的导带端连接起来的形状。还有，n型掺杂层23的杂质浓度一般的要浓到使它的导带端比它的费米能级Ef还要低的程度，n型掺杂层23的杂质浓度即使不浓到那种程度也可以。
而且，利用具有这种结构的有源区，如后述的各实施方式中显示的能够得到高性能的器件。在这里，在有源区30中就未掺杂层22和n型掺杂层23作为载流子渡越区域的功能在以下实施方式中予以说明。
此外，在本实施方式中用氮形成n型掺杂层显示了n型导电性，作为掺杂剂也可以用含有其它元素(例如：磷(P)、砷(AS)等)的掺杂气体。
还有，在本实施方式中形成了n型掺杂层，如果使用含有产生P型导电性的包含硼(B)、铝(Al)、镓(Ga)等原子的掺杂气体，也可以在各迁移区域形成具有极陡峻浓度分布的P型掺杂层。
还有，在本实施方式中在未掺杂层上形成了n型掺杂层(高浓度掺杂层)，代替未掺杂层，也可以打开脉冲阀形成低浓度n型掺杂层。
还有，在本实施方式中，我们就在碳化硅衬底(SiC衬底)上用外延生长法叠层生长未掺杂层(低浓度掺杂层)和n型掺杂层(高浓度掺杂层)构成有源区的结构进行了说明，本发明的有源区的结构也可以设立在由SiC以外的材料构成的衬底上。特别是GaAs、GaN等的衬底，被称为半绝缘性材料，由于它的禁带宽度宽更具有适于本发明能够形成高耐压器件的优点。
还有，在本实施方式中作为在衬底上薄膜生长的方法就感应加热的CVD法进行了说明，只要是用气体在衬底上生长薄膜的方法，用等离子体CVD法，光照射CVD法，电子照射CVD法的任何一种作用在所述衬底上进行薄膜生长的情况下，本发明的薄膜生长方法无疑都是很有效的。
进一步说，不只是CVD法，采用溅射法、蒸发法、MBE法等其它方法，只要叠层生长低浓度掺杂层(含未掺杂层)和厚度比低浓度掺杂层薄，薄到因量子效应载流子能够渗入低浓度层的高浓度层，本发明也能适用。
接着，就应用本实施方式的方法形成有源区30的各种器件的实施方式进行说明。
实施方式2
首先，就与利用实施方式1有源区结构的肖特基二极管相关的实施方式2进行说明。图6是显示与实施方式2相关的功率半导体器件肖特基二极管概略结构的剖面图。
如该图所示，以(0001)off面作为主面的n型6H-SiC衬底作衬底3的主面上，用在所述实施方式1中已说明的方法交互、叠层生长未掺杂层22(低浓度掺杂层)和n型掺杂层23(高浓度掺杂层)各50层、形成有源区30。在这里衬底3的厚度约100μm，衬底3中氮的浓度约1×1018atoms·cm-3，n型掺杂层23的厚度约10nm，n型掺杂层23中氮的峰值浓度是1×1018atoms·cm-3，未掺杂层22的厚度约50nm，未掺杂层22氮的浓度约5×1015atoms·cm-3，有源区30全体的厚度约3000nm(3μm)。有源区30的最上部由未掺杂层22构成，在有源区30最上部的未掺杂层22上设有由氧化硅膜组成的保护环31、在保护环31的开口部处设有与有源区30最上部未掺杂层22成肖特基接触的、由Ni合金组成的肖特基电极32。还有，在衬底3的背面上设有由与衬底3成欧姆接触的Ni合金组成的欧姆电极33，该欧姆电极33与衬底3的任何地方接触都行，也可以与衬底3的侧面接触。
图6所示的肖特基二极管的结构按以下的顺序形成。首先，将高浓度氮掺杂SiC衬底作为衬底3放入图1所示的晶体生长装置内，进行在实施方式1中已说明的CVD，在衬底3上交互外延生长厚约50nm的未掺杂层22和厚约10nm的n型掺杂层23、形成有源区30。然后，在衬底上形成硅氧化膜后，将其一部分开口形成保护环31。其次，在衬底3的背面形成由Ni合金组成的欧姆电极33、在衬底上保护环31的开口区域上，形成由Ni合金组成的肖特基电极32。
图7(a1)～(c2)是显示本实施方式肖特基二极管和图11所示现有的肖特基二极管中因偏置变化引起导带端形状变化的能带图。在这里图7(a1)、(b1)、(c1)示出本实施方式肖特基二极管有源区的导带端，图7(a2)、(b2)、(c2)示出现有的肖特基二极管n-SiC层的导带端。还有，图7(a1)、(a2)示出肖特基电极与欧姆电极之间没有施加电压时(0偏置)导带端的形状，图7(b1)、(b2)示出肖特基电极与欧姆电极之间施加肖特基电极一方高的电压时(正向偏置)的导带端形状，图7(c1)、(c2)示出在肖特基电极与欧姆电极之间施加欧姆电极一方高的电压时(反向偏置)导带端的形状。此外，因为欧姆电极33和有源区30的接触状况并没有因偏置的变化发生本质的变化，图示省略了。还有，本实施方式中，由于将电子作为载流子渡越n型半导体层的情况进行了说明，图示中也省略了关于价电子带端形状的说明。
如图7(a1)、(a2)所示，本实施方式与现有的肖特基二极管一样，在自然状态下，在有源区的最上部与肖特基电极之间，n-SiC层与肖特基电极之间分别形成高的肖特基势垒(约1eV)。
而且，如图7(b1)所示，在本实施方式的肖特基二极管上施加正向偏置时，有源区30的电位就被抬高，也就是说，有源区30整个的导带端的能级就上升。而且、因为在有源区30的未掺杂层22中产生如图5(a)所示的载流子分布，电流从有源区30流向肖特基电极32。就是说，不仅有源区30的n型掺杂区、未掺杂层22也具有能作为载流子渡越区域的功能。这时，在未掺杂层22中尽管产生了图5(a)所示的载流子分布，因为杂质浓度低，在未掺杂层22中杂质散射很低。这里，一般说半导体的电导(电阻值的倒数)正比于电场和载流子浓度及载流子迁移率的积，在载流子渗入区域载流子迁移率上升。因此，在本实施方式的肖特基二极管中，能够维持有源区30全部的电阻值很低，能够实现低电力消耗，大电流。
另一方面，如图7(b2)所示，现有的肖特基二极管上施加正向偏置时，电流从n+SiC衬底流向肖特基电极，由于电流必须通过n-SiC层这一电阻大的区域，因此必须大的电力消耗。
还有、如图7(c1)所示，在本实施方式的肖特基二极管上施加反向偏置时，在有源区30的导带端的能级整个变低。在这里，耐压值由反向偏置时施加在耗尽层上的电场决定。在本实施方式的肖特基二极管中，由于n型掺杂层23的厚度极薄，可以考虑有源区30全部的耗尽层宽度由未掺杂层22的杂质浓度决定。那种情况下、因为杂质浓度越低导带端的倾斜就变得越平缓，当然杂质浓度越低耗尽层的宽度就越大。因此，在本实施方式的肖特基二极管中，能够得到大的耐压值。
另一方面，如图7(c2)所示，在现有的肖特基二极管中，由于n-SiC层的耗尽层宽度随n-SiC层的杂质浓度而变化，因而调整n-SiC层的杂质浓度就能够控制电阻值和耐压值。但是，为降低电阻值必须提高n-SiC层的杂质浓度、耗尽层宽度就减小，耐压值就减小，而如果减少n-SiC层的杂质浓度就存在电阻值升高的必须平衡折衷的问题。也就是说，用现有的肖特基二极管很难同时实现作为功率器件期望的低电阻值(低电力消耗)和高耐压值。
与此相反，在本实施方式的肖特基二极管中，在正向偏置状态，利用载流子从n型掺杂层23(高浓度掺杂层)跨到未掺杂层22(低浓度掺杂层)的分布，不用受到大的电阻、能够很容易流过大电流。另一方面，在反向偏置状态下，由于在未掺杂层22内不存在载流子，能够得到高耐压值，也就是说，着眼于正向偏置状态与反向偏置状态下载流子分布状态的不同，就可以解决存在于现有肖特基二极管中的低电阻性和高耐压性之间必须的平衡折衷。
例如在本实施方式中、经实际测量得到对反向偏置具有1000V左右高耐压值的肖特基二极管。还有、本实施方式的肖特基二极管的ON电阻实侧值约为1×10-3Ωcm2，显示出极低的电阻值。
还有、本实施方式的肖特基二极管耐压值大的原因不仅是上述的作用，也应考虑将在下面说明的作用。
图22是显示图11所示的在现有的采用SiC衬底的肖特基二极管上施加反向偏置时耗尽层扩大状态的剖面图，如该图所示，在肖特基电极103和欧姆电极104之间施加欧姆电极104一方高的电压(反向偏置)时，在n-SiC层102内耗尽层108向纵方向和横方向扩展。这时、图中用箭头X表示的耗尽层向横方向的扩展比图中用箭头y表示的耗尽层向纵方面(厚度方向)的扩展要小。也就是说，横方向等电位面108a间的间隔比在纵方向等电位面108a间的间隔要小。其结果，在耗尽层108内电场在肖特基电极103下端面的边缘附近最大，在这一部分容易产生绝缘击穿(breakdown)。
图23是显示在有源区设有单δ掺杂层的肖特基二极管中施加反向偏置时耗尽层扩大状态的剖面图。在有源区30中，仅仅设有单一的n型掺杂层(δ掺杂层)，有源区的其它部分全部被未掺杂层所占有。这种情况下、如该图所示，当在肖特基电极32和欧姆接触电极33之间施加欧姆电极33一方高的电压(反向偏置)时，有源区内耗尽层38向纵方向及横方向扩展。这时，含高浓度杂质的δ掺杂层起到恰好插入漂移区域(这里是有源区30)中的电极的功能。因此，图中以箭头Y表示的耗尽层向纵方向(厚度方向)的扩展与δ掺杂层接触时，由于耗尽层38进一步向下方的扩展被δ掺杂层抑制了，因此与耗尽层向纵方向的扩展相比，图中用箭头X表示的耗尽层向横方向的扩展变大。也就是说，横方向等电位面38a间的间隔比在纵方向等电位面38a间的间隔变宽。其结果是，耗尽层38内在肖特基电极32下端面边缘附近几乎没有电场的集中。还有，由于在耗尽层38内等电位线38a几乎与δ掺杂层平行形成，在耗尽层38内纵方向的电场没有集中在局部，均一的产生在宽广的范围内。因此，难以产生绝缘击穿(breakdown)，本发明的肖基特二极管与图22所示现有的肖特基二极管相比具有高的耐压值。
图24是显示将多个δ掺杂层设在结成区域的肖特基二极管中施加反向偏置时耗尽层扩大状态的剖面图。在这里，有源区30中仅设有2个n型掺杂层(δ掺杂层)、有源区的其它部分全部被未掺杂层占领，这种情况下，如图中用箭头Y所示耗尽层向纵方向(厚度方向)的扩展，每当与δ掺杂层相接时，耗尽层38进一步向下方的扩展就被δ掺杂层抑制。而且、在耗尽层38内形成等电位线38a比图23所示结构更确实地平行于δ掺杂层。由此、更确实地抑制了在耗尽层38内电场的集中，难于产生绝缘击穿(breakdown)。因此，采用图24所示在有源区30内设置多个δ掺杂层的结构能够得到比图23所示在有源区30内仅设置单一δ掺杂层的结构更高的耐压值。也就是说，一般说在肖特基二极管有源区30内δ掺杂层越多、肖特基二极管的耐压值越大。
此外，在本实施方式中，有源区30最上层是厚度50nm的未掺杂层22，但是本发明不仅限于本实施方式。例如有源区最上层的厚度也可以是厚度为50nm-200nm左右的未掺杂层，最上层的厚度可以由在耐压性和电流量二者中更重视那一方进行适当调整。
实施方式3
下面，就实施方式3进行说明，它是具有与实施方式2根本不同结构的肖特基二极管的另一个例子。图8是显示与实施方式3相关的功率半导体器件肖特基二极管概略结构的剖面图。
如该图所示，在将(0001)off面为主面的n型6H-SiC衬底作为衬底3的主面上、用与在实施方式1中说明的方法基本相同的方法交互、叠层生长未掺杂层22(低浓度掺杂层)和n型掺杂层23(高浓度掺杂层)各50层构成有源区30。在这里，衬底3的厚度约为100μm，衬底3没有掺杂杂质，几乎成半绝缘状态。n型掺杂层23的厚度约2nm，n型掺杂层23中的氮的峰值浓度是1×1018atoms·cm-3。未掺杂层22的厚度约为50nm，未掺杂层22中氮浓度是5×1015atoms·cm-3。
在本实施方式中，不是在有源区30的上方，而是在侧方设置肖特基电极35。也就是说，将有源区30挖开形成到达衬底3的沟槽，在沟槽的侧面上设置由Ni合金组成的与有源区30成肖特基接触的肖特基电极35。也就是说，在有源区30内的未掺杂层22及n型掺杂层23的各第1侧面上设置肖特基接触的肖特基电极35。还有，与肖特基电极35相对形成引出用掺杂层36，肖特基电极35和引出用掺杂层36将有源区30挟在中间。也就是说，在有源区30的未掺杂区22及n型掺杂区23的各自第1侧面相隔一定距离的地方导入高浓度杂质形成引出用掺杂层36。引出用掺杂层36由在有源区30及衬底3的一部分注入氮离子形成，引出用掺杂层36中氮的浓度约是1×1018atoms·cm-3。而且、在引出用掺杂层36上设有由N1合金组成的与引出用掺杂层36成欧姆接触的欧姆电极37。肖特基电极35与引出用掺杂层36之间的间隔是10μm。也就是说，通过引出用掺杂层36在有源区30内的未掺杂层22及n型掺杂层23二者的第2侧面上设有与之连接的欧姆电极37。
此外，从后面将说明的理由看有源区30的n型掺杂层23与肖特基电极的35不一定需要实质上的欧姆接触。
还有，并不一定必须设置引出用掺杂层36。例如、也可以在有源区30内形成沟槽，在沟槽内埋入电极材料(Ni等)，并进行处理使有源区30与电极材料成欧姆接触，设置与有源区直接欧姆接触的欧姆电极。
图8所示的肖特基二极管结构，按以下顺序形成。首先，将半绝缘性SiC衬底制成的衬底3放置在图1所示的晶体生长装置内，进行在实施方式1中已说明的CVD，在衬底3上，交互外延生长厚约50nm的未掺杂层22和厚约2nm的n型掺杂层23，形成有源区30。其次，在有源区30及衬底3的一部分上进行氮离子注入，形成引出用掺杂层36。还有，用干法刻蚀将有源区30的一部分去除，形成沟槽。而后，在引出用掺杂层36上形成由Ni合金组成的欧姆电极37。再次，在沟槽的侧壁上形成由Ni合金组成的肖特基电极35。
图9(a1)～(c3)是示出本实施方式的肖特基二极管和现有的肖特基二极管中因偏置变化引起导带端形状变化的能带图。这里，图9(a1)、(b1)、(c1)示出本实施方式肖特基二极管的未掺杂层22的导带端，图9(a2)、(b2)、(c2)示出本实施方式肖特基二极管的n型掺杂层23的导带端，图9(a3)、(b3)、(c3)示出现有肖特基二极管的SiC衬底的导带端。但是，在现有的肖特基二极管中不能设置如图11所示的跨过n-SiC层和n+SiC层的肖特基电极，而且由于完全没有意义，在这里，掺杂有均一氮浓度的均一掺杂层与肖特基电极接触，在均一掺杂层的任何部位上欧姆电极形成欧姆接触。还有，图9(a1)～(a3)示出肖特基电极与欧姆电极之间没有施加电压时(O偏置)导带端的形状，图9(b1)～(b3)示出在肖特基电极与欧姆电极之间施加肖特基电极一端高的电压时(正向偏置)导带端的形状，图9(c1)～(c3)示出在肖特基电极与欧姆电极之间施加欧姆电极一端高的电压时(反向偏置)导带端的形状。此外，因为欧姆电极33和有源区30的接触状态本质上不随偏置变化而变化，省略了图示。还有，在本实施方式中因为作为载流子我们用设有电子渡越的n型半导体层进行说明，关于价电子带端的形状也省略了图示。
如图9(a1)～(a3)所示，本实施方式与现有的肖特基二极管一样，在自然状态下，有源区的未掺杂层或n型掺杂层与肖特基电极之间、均一掺杂层与肖特基电极之间分别形成高的肖特基势垒(约1-2eV)。
而且，如图9(b1)、(b2)所示，在本实施方式的肖特基二极管上施加正向偏置时，有源区30的电位被抬高，也就是说在有源区30的未掺杂层22及n型掺杂层23导带端的能级上升。这时候，因为在未掺杂层22上也产生如图5(a)所示的载流子分布，通过有源区30的n型掺杂层23和未掺杂层22双方，电流很容易流过肖特基电极35。也就是说，不仅有源区30的n型掺杂层23、而且未掺杂层22也起到作为载流子渡越区域的功能。这时，在未掺杂层22上尽管也产生如图5(a)所示的载流子分布，因为杂质浓度淡，在未掺杂层22中杂质散射减低。因此，能够维持有源区30整个的低电阻值，能够实现低电力消耗，大电流。
一方面，如图9(b3)所示，在现有的肖特基二极管上施加正向偏置时，电流从均一掺杂层流向肖特基电极。
还有，如图9(c1)、(c2)所示，在本实施方式的肖特基二极管上施加反向偏置时，在有源区30的未掺杂层22及n型掺杂层23处导带端能级全体降低。如上所述，耐压值由反向偏置时施加在耗尽层上的电场决定。那种情况下，因为杂质浓度越低导带端的倾斜越缓，当然杂质浓度越低耗尽层的宽度越大。由此，如图9(c1)所示，在未掺杂层22处能得到大的耐压值。一方面，仅仅使高浓度掺杂层与肖特基电极接触的情况下，反向偏置时高浓度掺杂层的导带端变成如图9(c2)虚线所示的那样高浓度掺杂层耗尽层的宽度应该变的极窄。但是，在本实施方式中，由于n型掺杂层23的厚度仅2nm极薄，如图9(c2)实线所示那样耗尽层从未掺杂层22开始扩展到n型掺杂层为止，因为耗尽层一直在扩大，不引起电子的移动。
还有，在有源区30全体耗尽层化的时候，因为在未掺杂层22上不产生载流子的分布，为使电流从肖特基电极35流向引出用掺杂层36，必须仅仅流过n型掺杂层23。但是，因为n型掺杂层23的厚度仅有2nm极薄，在n型掺杂层23上受到很大的电阻，现实说没有电流通过。也就是说，在n型掺杂层23和肖特基电极35之间实质上不是欧姆接触，而是保持肖特基接触。而且，由调节未掺杂层22、n型掺杂层23的厚度及杂质浓度等，可以由很厚的未掺杂层22和肖特基电极35之间耗尽层的宽度决定耐压值。因此，能得到高耐压值。
另一方面，如图9(c3)所示，在现有的肖特基二极管中，由于均一掺杂层的耗尽层宽度随均一掺杂层杂质浓度而变化，能够由调节均一掺杂层的杂质浓度、控制电阻值和耐压值。但是，正如在实施方式2中说明的，为降低电阻值就要提高均一掺杂层的杂质浓度、耗尽层的宽度就变窄耐压值下降，另一方面，如果降低均一掺杂层杂质浓度电阻值就增大，就产生必须平衡折衷的问题。在图11所示的现有肖特基二极管中很难同时实现作为功率器件所期望的低电阻性(低电力消耗)和高耐压性。
与此相反，在本实施方式的肖特基二极管中，在正偏置状态下，载流子分布从n型掺杂层23(高浓度掺杂层)跨到未掺杂层22(低浓度掺杂层)上，而且因为在未掺杂层22上杂质散射减小，能够很容易的使载流子(电子)从引出用掺杂层36移动向肖特基电极35。另一方面，在反向偏置状态下，因为在未掺杂层22内不存在载流子，电子很难从肖特基电极35仅仅经过极薄的n型掺杂层流向引出用掺杂层36。也就是说，在本实施方式中，与实施方式2一样，着眼于正向偏置状态与反向偏置状态载流子的分布状态不同，就可以解决现有肖特基二极管中存在的在低电阻性和高耐压性之间必须平衡折衷的问题。
实施方式4
下面，就实施方式4进行说明，它与利用了在实施方式1中说明过的有源区30的MESFET有关。图10是显示与实施方式4相关的功率半导体器件MESFET概略结构的剖面图。
如该图所示，在将(0001)off面为主面的n型6H-SiC衬底制作的衬底3的主面上，用所述在实施方式1中已说明的方法交互、叠层生长未掺杂层22(低浓度掺杂层)和n型掺杂层23(高浓度掺杂层)各5层，设置作为沟道层功能的有源区30。在这里，衬底3的厚度约100μm，在衬底3内不掺杂杂质成为几乎半绝缘状态。n型掺杂层23的厚度约10nm，n型掺杂层23中氮的峰值浓度是1×1018atoms·cm-3。未掺杂层22的厚度约为50nm，未掺杂层22中的氮浓度约5×1015atoms·cm-3。就是说，起到MESFET沟道层功能的有源区30的总厚度约300nm。
还有，在本实施方式中，在有源区30的最上部的未掺杂层22上设置有由Ni合金组成的与未掺杂层22成肖特基接触的肖特基栅电极38、以及源电极39a和漏电极39b，源电极39a和漏电极39b二者相对，将栅电极挟在中间，它们是由Ni合金组成的欧姆电极。栅极电极38的栅长约1μm。
图10所示的MESFET结构按以下顺序形成。首先，将半绝缘性SiC衬底制作的衬底3设置在图1所示的晶体生长装置内，进行在实施方式1中已说明的CVD，在衬底3上交互外延生长未掺杂层22和n型掺杂层23各5层，形成有源区30。其次，在衬底上形成由Ni合金组成的源电极39a、漏电极39b。这时候，源电极39a、漏电极39b和有源区30最上部的未掺杂22成肖特基接触，然后、在1000℃下进行3分钟热处理，源电极39a、漏电极39b和有源区30最上部未掺杂层22变成了欧姆接触结构。再次，在衬底上形成由Ni合金组成的栅电极38，而后不进行上述的热处理，栅电极38与有源区30最上部的未掺杂层22保持在肖特基接触状态。
这里，作为比较例，在半绝缘性SiC衬底上设置掺杂均一浓度(1×1017atoms·cm-3。)氮的均一掺杂层，在均一掺杂层上设置与本实施方式一样的栅电极、源电极及漏电极，制成以均一掺杂层作沟道的MESFET。
在本实施方式中，在栅电极38上不施加电压，在漏电极39b上施加正电压时，在有源区30内漏电极39b正下方的区域和栅电极38正下方区域之间产生与实施方式3中反向偏置时相同的电位差，耗尽层宽度小。另一方面，源电极39a正下方的区域和栅电极38正下方区域之间没有电位差。其结果，在有源区30的未掺杂层22中和有源区30的n型掺杂层23中分别如图9(b1)和图9(b2)所示那样产生载流子(电子)，与实施方式3一样，电子从有源区30内源电极39a正下方的区域移动向漏电极39b正下方的区域。那时候，因为电子在未掺杂层22及n型掺杂层23双方流动，由与实施方式3相同的作用，能够得到高的电子迁移率和低电阻。
其次，在栅电极38上施加负电压时，在有源区30内，栅电极38正下方区域和漏电极39b正下方区域之间产生与实施方式3反向偏置下同样大的电位差。另一方面，在源电极39a正下方区域和栅电极38正下方的区域中也产生与实施方式3反向偏置相同的电位差。换句话说，在有源区30内栅电极38正下方区域耗尽层变的扩大。由此，由于与所述实施方式3相同的作用、电子很难仅仅渡越很薄的n型掺杂层23，能够得到源漏间的高耐压。
在这里，就在本实施方式中MESFET的性能的评价结果和本实施方式MESFET与现有的MESFET的性能比较进行说明。
首先，就两者栅极-源极间的耐压性进行比较。在本实施方式中交互叠层生长未掺杂层和n型掺杂层各5层形成有源区30作为沟道层的MESFET中，绝缘耐压为120V，具有现有MESFET 4倍的耐压值。
其次，调查本实施方式MESFET的漏电流与漏电压的关系对栅电压的依存性(I-V特性)。在源电极39a与漏电极39b之间施加一定的电压，由在栅电极38上施加电压，调查源极·漏极间的电流随栅电极38上施加电压的变化，得到了开关动作。这时，即使漏电压高达140V以上也不发生击穿、得到稳定的漏电流。
图12示出测量本实施方式MESFET中漏电流与漏电压关系对栅电压依存性(I-V特性)获得的结果，在该图中，横轴表示漏极间电压Vds(V)，纵轴表示漏极电流Ids(A)、以栅电压Vg做参数。
进一步，测量了本实施方式和现有的MESFET在阈值电压附近的跨导。从结果可以明白：用所述有源区30作为沟道层的本实施方式MESFET的跨导比用均一掺杂层作沟道层的现有MESFET高约2倍，这是因为如上所述本实施方式的MESFET电子迁移率高的缘故。
从以上的结果可知，本实施方式MESFET中，能够发挥低电力消耗，高耐压性，高增益的效果。
其他的实施方式：
在所述第1～实施方式4中，都是设置了叠层生长多层的未掺杂层22(低掺杂层)和n型掺杂层23(高浓度掺杂层)的有源区30，有源区也可以采用仅设置低浓度掺杂层和高浓度掺杂层各一层的结构。
还有、在所述第2～实施方式4中，高浓度掺杂层是用氮形成的n型掺杂层，但是在低浓度掺杂层、高浓度掺杂层中也可以使用含其他元素(例如磷(p)，砷(AS)等)的掺杂气体作为显示n型导电性的掺杂剂。
还有、在所述第2～实施方式4中，作为高浓度掺杂层形成的是n型掺杂层，但是在低浓度掺杂层、高浓度掺杂层中也可以使用含显示P型导电性的元素硼(B)、铝(Al)、镓(Ga)等原子的掺杂气体，当然、在各迁移区也可以形成具有极陡峻浓度分布的P型掺杂层。
还有，在所述实施方式2～实施方式4中，代替碳化硅衬底(SiC衬底)也可以使用由其他材料组成的衬底，在它上面外延生长半导体层(低浓度掺杂层和高浓度掺杂层)形成有源区。特别是GaAs、GaN等衬底处于本征状态被称为半绝缘性材料、由于它禁带宽度宽，用它形成所述实施方式2～实施方式4的有源区30，具有能形成高耐压器件的优点。
进一步，在所述的实施方式1～实施方式4中，有源区30中的未掺杂层22(低浓度掺杂层＝第1半导体层)和n型掺杂层23(高浓度掺杂层＝第2半导体层)由相同的材料SiC构成，本发明第1半导体层和第2半导体层没有必要一定由相互共通的材料构成。但是，如果二者由相互共通的材料构成，因为两层间的势垒倾斜比较平滑，载流子容易分布整个有源区内。
本发明不仅限于CVD法，采用溅射法、蒸发法、MBE法等其他方法，只要是适于能叠层生长低浓度掺杂层(含未掺杂层)和厚度比它小，厚度薄到由于量子效应载流子能渗入低浓度掺杂层的(因材料不同而不同，SiC衬底小于20nm)高浓度掺杂层的方法也能使用。而且，低浓度掺杂层(含未掺杂层)的厚度也可以厚于100nm程度，也可以薄于产生量子效应程度。
那种情况下，低浓度掺杂层和高浓度掺杂层的杂质浓度值并不限定于各实施方式显示的值。也就是说，只要高浓度掺杂层和低浓度掺杂层的杂质浓度差大于一定的值(例如1个数量级程度)就能得到本发明的效果。
实验例
第1实验例
以下，就第1实验例进行说明，第1实验例与为确认本发明的效果而进行的具有δ掺杂层有源区的基本特性有关。在第1实验例中，大体说作成了有两类有源区的衬底。其1是、具有厚度10nm，氮浓度1×1018atoms·cm-3的多个n型δ掺杂层(高浓度掺杂层)和厚度50nm的多个未掺杂层(低浓度掺杂层)叠层生长有源区的样品A。另一个是、具有厚度20nm的多个δ掺杂层，厚度100nm的多个未掺杂层叠层生长形成有源区的样品B。而且，在有源区上设有肖特基电极，形成具有图6所示结构的肖特基二极管。这样，由于在样品A和B中δ掺杂层和未掺杂层的厚度比都是1∶5，样品A和B的平均杂质浓度相同。前面说明过的图4的数据就是关于δ掺杂层20nm的样品B的。此外，以下的说明中将由多个δ掺杂层和多个未掺杂层叠层生长成的有源区(沟道区域)称作δ掺杂沟道区。
图13示出为了详细调查氮浓度1×1018atoms·cm-3情况下δ掺杂层的剖面、用C-V法测量肖特基二极管载流子浓度得到的结果，用C-V法的测量是在具有直径300μm的圆形Ni肖特基电极的肖特基二极管上，将偏置电压从0.5V到-0.2V之间、从-0.2V到-2V之间变化，同时在这个电压上叠加一个微小振幅的1MHZ的高频信号进行的。而且，该图所示的杂质浓度分布图是与从叠层生长厚10nmδ掺杂层和厚50nm的未掺杂层中选出的δ掺杂层相关的。如该图所示，深度方向的浓度分布图几乎是上下对称的，表明采用本发明实施方式的外延生长方法可以忽视用CVD外延生长中的掺杂存储效应(掺杂剂的残留效应)。而且用C-V法测量的δ掺杂层的平面性载流子浓度是1.5×1012cm-2，从霍尔系数测量得到的平面性浓度是2.5×1012cm-2，二者比较很好的一致。而且，这个脉冲状分布图的半幅值形成的是12nm，显示出很陡峻的特性。
图14示出6H-SiC衬底的δ掺杂层能带端光荧光谱测量结果。这个光谱是在8K温度下得到的，激励源用的是强度0.5mW的He-Cd激光器。这里，将从厚10nm的δ掺杂层和厚50nm的未掺杂层叠层生长的样品的未掺杂层中得到的光谱和从厚1μm未掺杂层得到的光谱进行比较。如该图所示，由于两者的光谱图形在相同的波长区域具有相同强度的发光峰值，可以明白两者的杂质浓度是相同的。换句话说，在由δ掺杂层和未掺杂层组成的叠层结构的未掺杂层中，几乎看不到因为从δ掺杂层的杂质扩散引起的杂质上升，由此可以明白：几乎是一面维持着期望的杂质分布一面在叠层生长。特别值得指出的是：未掺杂层的杂质浓度控制在5×1016atoms·cm-3左右这样很低的值。就是说，在图4所示的数据中、检测出未掺杂层的杂质浓度为1017atoms·cm-3量级，那是由于SIMS测量灵敏度限制产生的误差。还有、用PL法测量可以确认：本发明的交互叠层生长δ掺杂层和未掺杂层得到的有源区中未掺杂层的杂质浓度是5×1016atoms·cm-3左右的低浓度。
图15(a)、(b)按顺序分别示出6H-SiC层电子迁移率与温度关系的数据和电子浓度与温度关系的数据。在图5(a)、(b)中，O表示的数据是厚10nm的δ掺杂层(掺杂剂是氮)和厚50nm未掺杂层叠层生长而成的6H-SiC层(样品A)的数据，■表示的数据是6H-SiC的低浓度均一掺杂层(1.8×1016cm-3)的数据，▲表示的数据是6H-SiC的高浓度均一掺杂层(1.3×1018cm-3)的数据。如图15(a)、(b)所示，在6H-SiC低浓度均一掺杂层(1.8×1016cm-3)中，因为杂质浓度低，载流子渡越时由于载流子受杂质散射小，电子迁移率大。另一方面，在6H-SiC高浓度均一掺杂层(1.3×1018cm-3)中，因为杂质浓度高，载流子渡越时载流子受杂质散射大，电子迁移率小。也就是说，载流子浓度与载流子渡越特性有需相互平均折衷的关系。与此相反，在样品A有源区的δ掺杂层中具有与高浓度均一掺杂层程度相同的高电子浓度，而且电子迁移率也高。就是说，由于本发明的有源区能够一面具有高电子浓度，又能实现高电子迁移率，它成为很适于二极管、晶体管的电子渡越区域的结构。此外，载流子是空穴的情况下，原理上说与电子的情况一样，能够实现在P型δ层中即有高的空穴浓度，又有高的空穴迁移率。
图16是显示所述样品A和样品B电子迁移率与温度关系的数据，样品A具有由叠层生长厚10nmδ掺杂层和厚50nm未掺杂层组成的有源区，样品B具有由叠层生长厚20nmδ掺杂层和厚100nm未掺杂层组成的有源区。电子迁移率的数据是在77～300K温度范围内测定的。如上所述，尽管样品A和B的δ掺杂层与未掺杂层的厚度比都是1∶5，样品A、B的平均杂质浓度一样，但如图所示，样品A的电子迁移率比样品B的电子迁移率大。特别是在低温区域随着温度降低，由于离子化杂质的散射，样品B中的电子迁移率降低，而在样品A中，即使温度降低，也能维持高的电子迁移率。
图17(a)、(b)示出具有厚10nmδ掺杂层的样品A中，导带端能带结构的模拟结果以及载流子浓度分布的模拟结果。图18(a)、(b)示出具有厚20nmδ掺杂层的样品B中，导带端能带结构的模拟结果以及载流子浓度分布的模拟结果。如图17(a)、图18(a)所示，在与δ掺杂层垂直的剖面上，电子被限制在由荷电的施主层挟持的V型库伦电位(量子阱)中，在量子阱内形成量子状态。电子的有效质量是1.1，6H-SiC层的相对介电常数是9.66。用于未掺杂层的6H-SiC层的本底载流子浓度是5×1015cm-3，n型δ掺杂层的载流子浓度是1×1018cm-3。
如图17(b)所示，在厚10nm的δ掺杂层(样品A)中，2维电子广泛分布在被两个δ掺杂层挟持着的未掺杂层上，电子浓度大于2×1016的区域是从界面开始25nm的范围。就是说，它与图5(a)中模式性描绘的载流子分布状态一致，可以明白载流子从δ掺杂层渗入到未掺杂层中。
另一方面，如图18(b)所示，在厚度为20nm的厚δ掺杂层(样品B)中，由电子波动函数规定的载流子存在几率高的区域和具有离子化散射中心的δ掺杂层很强的交迭一起，电子浓度大于2×1016cm-3的区域从界面开始11nm范围。就是说，载流子从δ掺杂层渗入未掺杂层的数目较小。
第2实验例
第2实验例是将在第1实验例中显示具有高电子迁移率的δ掺杂层的有源区用作MESFET沟道的例子，下面就该例进行说明。
图19模式性示出本实验例中MESFET结构的剖面图，如该图所示，在本实验例中的MESFET具有：6H-SiC衬底，(主面是(0001)面)，在6H-SiC衬底上外延生长厚度约3μm的底层未掺杂SiC层，在底层未掺杂层上外延生长厚度10nm的δ掺杂层(杂质氮的浓度约1×1018atoms·cm-3)和厚度50nm的未掺杂层各叠层生长5层组成的有源区，在有源区中央部上设置的Ni栅电极，在有源区两端上形成的两个n+SiC层(源极·漏极区域)，两个n+SiC层将Ni栅电极挟在中间，在各n+SiC层上形成Ni源电极以及Ni漏电极。有源区的最上部是未掺杂层、最上部的未掺杂层与Ni栅电极成肖特基接触。另一方面，n+SiC层与Ni源电极以及Ni漏电极成欧姆接触。Ni栅电极的栅长约2μm，Ni源电极——Ni漏电极间的距离约5μm，栅的宽度约5μm。
在这里，MESFET的制作工程中，n+SiC层与Ni源电极以及Ni漏电极的欧姆接触状态，由形成Ni电极后进行1000℃、5分钟的退火形成。用TLM法(transmission line method)测量的欧姆接触的电阻值约是1×10-5Ωcm。凹槽栅结构用CF4、O2等离子体反应离子刻蚀法(RIE)将n+SiC层图形化形成，CF4的流量是15sccm(≌0.0151/min)、O2的流量是15sccm(≌0.0151/min)、压力是50mTorr(≌6.67Pa)。在高频输入80W时刻蚀速率小到15nm/min程度，能够减小因离子衡击造成的SiC层表面部损伤。
图20示出用本实验例中作成的MESFET的I-V特性，在该图中横轴表示漏极—源极间的电压、纵轴表示漏极—源极间的电流、以栅极—源极间的电压Vgs作参数。栅极—源极间电压是0V、漏极—源极间电压1 00V时，附加的电导是15ms/mm(S＝1/Ω)，漏电流密度是96mA/mm。有δ掺杂沟道层FET栅长为0.5μm时，理想的附加的电导是60ms/mm。就是说，与本实验例相关的具备δ掺杂沟道层FET的沟道迁移率比一般的6H-SiC MESFET的沟道迁移率大。还有、因为MESFET的电功率P由式
P＝Vdsmax·Idsmax
表示，可以明白本实验例的MESFET适用于功率器件。
从图20可知，当栅极—源极间电压为-12V时，漏极—源极间的击穿电压至少150V以上。在图20中没有表示出来，当栅极—源极间电压为-12V时，漏极—源极间的击穿电压是约200V。就是说，在本实验例中MESFET的耐压值是150～200V程度。
图21示出本实验例MESFET的反向栅电流与反向栅—源间电压关系的数据。如该图所示，用反向平均栅电流1mA/mm时栅—源间反向电压定义为栅击穿电压时，栅击穿电压约是140V。而且，肖特基势垒的高度是1.2eV，n值是1.1。以上结果表明与本实施方式相关的具有δ掺杂沟道层的MESFET具有高的击穿电压和高的电导。
综合上述实验例和其他的模拟数据，在用SiC层的情况下高浓度掺杂层(δ掺杂层)的厚度最好大于1个单层(10埃程度)、小于20nm。低浓度掺杂层(含未掺杂层)的厚度最好大于10nm、小于100nm。这些高浓度掺杂层和低浓度掺杂层的厚度可以分别根据利用它们制成的有源器件(二极管、晶体管等)的种类、目的适当选择。
还有，采用SiC层以外的半导体层时，例如GaAs层、AlGaAs层、GaN层、AlGaN层、SiGe层、SiGeC等情况下，高浓度掺杂层(δ掺杂层)的厚度应对应不同材料定出适当的厚度。例如：用GaAs层时，可以设定1个单层的δ掺杂层。一般说，只要能够维持适当的载流子供给能力，为了提高同样厚度下的耐压值，最好高浓度掺杂层(δ掺杂层)的厚度越薄越好。
产业上利用的可能性
本发明的半导体装置可以用于搭载在电子机器上的肖特基二极管、MESFET、MOSFET、IGBT、DMOS器件等器件中，特别是用于进行高频信号处理的器件和功率器件等。

Claims (7)

1.一种半导体装置，在衬底上设有能起到作为有源元件一部分功能的有源区，其特征在于：
所述有源区由作为载流子渡越区域功能的多个第1半导体层和多个第2半导体层交互叠层地生长构成，第2半导体层含有比所述第1半导体层高浓度的载流子用杂质，膜厚比所述第1半导体层薄，
所述第1半导体层和第2半导体层是由SiC构成，
在所述第1半导体层中夹在所述第2半导体层间的第1半导体层的厚度都在10nm以上至100nm以下的范围内，
所述第2半导体层的厚度在一个单膜厚度至20nm的范围内。
2.根据权利要求1所述的半导体装置，其特征在于：
所述第1半导体层中载流子用杂质浓度小于1×1017atoms·cm-3，所述第2半导体层中载流子用杂质浓度大于1×1017atoms·cm-3。
3.根据权利要求1或2所述的半导体装置，其特征在于：
所述衬底是含有高浓度杂质的半导体层，
所述有源区的最上部由所述第1半导体层构成，
所述有源区最上部第1半导体层上面的一部分上具备肖特基接触的肖特基电极，
所述衬底的一部分上具备欧姆接触的欧姆电极。
4.根据权利要求1或2所述的半导体装置，其特征在于：
所述有源区第1半导体层及第2半导体层各第1侧面上具备肖特基接触的肖特基电极，
与所述有源区第1半导体层及第2半导体层的所述各第1侧面相隔一定间隔的第2侧面上具备与所述第2侧面连接的电极。
5.根据权利要求4所述的半导体装置，其特征在于：
更具备通过在与所述有源区的第1半导体层及第2半导体层的所述各第1侧面相隔一定间隔的区域中导入高浓度杂质形成的引出用掺杂层，
所述电极与所述引出用掺杂层成欧姆接触。
6.根据权利要求1或2所述的半导体装置，其特征在于：
所述有源区的最上部由所述第1半导体层构成，
所述有源区最上部的第1半导体层上面的一部分上具备肖特基接触的肖特基栅电极，
所述有源区上还具备将所述肖特基栅电极挟在中间，与所述有源区连接的源极·漏极电极。
7.根据权利要求6所述的半导体装置，其特征在于：
所述有源区上还具备将所述肖特基栅电极挟在中间，含有高浓度杂质的两个第3半导体层，
所述源极·漏极电极与所述第3半导体层成欧姆接触。
CNB008072213A 2000-03-03 2000-11-20 半导体装置 Expired - Fee Related CN1181561C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000058964 2000-03-03
JP58964/2000 2000-03-03
JP58964/00 2000-03-03

Publications (2)

Publication Number Publication Date
CN1349663A CN1349663A (zh) 2002-05-15
CN1181561C true CN1181561C (zh) 2004-12-22

Family

ID=18579479

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008072213A Expired - Fee Related CN1181561C (zh) 2000-03-03 2000-11-20 半导体装置

Country Status (10)

Country Link
US (2) US6690035B1 (zh)
EP (1) EP1189287B1 (zh)
JP (1) JP3527496B2 (zh)
KR (1) KR100655022B1 (zh)
CN (1) CN1181561C (zh)
AT (1) ATE355615T1 (zh)
AU (1) AU1416601A (zh)
DE (1) DE60033656T2 (zh)
TW (1) TW473843B (zh)
WO (1) WO2001067521A1 (zh)

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3527496B2 (ja) 2000-03-03 2004-05-17 松下電器産業株式会社 半導体装置
US6686616B1 (en) 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
US6852602B2 (en) * 2001-01-31 2005-02-08 Matsushita Electric Industrial Co., Ltd. Semiconductor crystal film and method for preparation thereof
JP2002252233A (ja) * 2001-02-22 2002-09-06 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6906350B2 (en) * 2001-10-24 2005-06-14 Cree, Inc. Delta doped silicon carbide metal-semiconductor field effect transistors having a gate disposed in a double recess structure
JP2003234301A (ja) * 2001-10-25 2003-08-22 Matsushita Electric Ind Co Ltd 半導体基板、半導体素子及びその製造方法
EP1306890A2 (en) 2001-10-25 2003-05-02 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate and device comprising SiC and method for fabricating the same
US6897495B2 (en) * 2001-10-31 2005-05-24 The Furukawa Electric Co., Ltd Field effect transistor and manufacturing method therefor
WO2003050849A2 (en) * 2001-12-06 2003-06-19 Hrl Laboratories, Llc High power-low noise microwave gan heterojunction field effet transistor
US7919791B2 (en) * 2002-03-25 2011-04-05 Cree, Inc. Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same
JP2005530334A (ja) 2002-04-30 2005-10-06 クリー・インコーポレーテッド 高電圧スイッチング素子およびそれを形成するためのプロセス
DE10250889B4 (de) * 2002-10-31 2006-12-07 Advanced Micro Devices, Inc., Sunnyvale Verbesserte SiC-Barrierenschicht für eine Kupfermetallisierungsschicht mit einem Dielektrikum mit kleinem ε und Verfahren zur Herstellung derselben
US6956239B2 (en) 2002-11-26 2005-10-18 Cree, Inc. Transistors having buried p-type layers beneath the source region
JP4469139B2 (ja) * 2003-04-28 2010-05-26 シャープ株式会社 化合物半導体ｆｅｔ
US7253015B2 (en) * 2004-02-17 2007-08-07 Velox Semiconductor Corporation Low doped layer for nitride-based semiconductor device
DE102005013894B4 (de) * 2004-06-30 2010-06-17 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung erzeugender Halbleiterchip und Verfahren zu dessen Herstellung
US7348612B2 (en) 2004-10-29 2008-03-25 Cree, Inc. Metal-semiconductor field effect transistors (MESFETs) having drains coupled to the substrate and methods of fabricating the same
US7265399B2 (en) 2004-10-29 2007-09-04 Cree, Inc. Asymetric layout structures for transistors and methods of fabricating the same
JP4594760B2 (ja) * 2005-02-09 2010-12-08 株式会社東芝 個体認証装置
US8203185B2 (en) 2005-06-21 2012-06-19 Cree, Inc. Semiconductor devices having varying electrode widths to provide non-uniform gate pitches and related methods
DE102005046706B4 (de) 2005-09-29 2007-07-05 Siced Electronics Development Gmbh & Co. Kg JBS-SiC-Halbleiterbauelement
US7402844B2 (en) 2005-11-29 2008-07-22 Cree, Inc. Metal semiconductor field effect transistors (MESFETS) having channels of varying thicknesses and related methods
JP2007208036A (ja) * 2006-02-02 2007-08-16 Sanken Electric Co Ltd 半導体素子
JP2007305609A (ja) * 2006-04-10 2007-11-22 Matsushita Electric Ind Co Ltd 半導体装置
US7655542B2 (en) * 2006-06-23 2010-02-02 Applied Materials, Inc. Methods and apparatus for depositing a microcrystalline silicon film for photovoltaic device
GB2455464B (en) * 2006-08-25 2011-06-29 Nat Inst For Materials Science Semiconductor and method for producing the same
US7646043B2 (en) 2006-09-28 2010-01-12 Cree, Inc. Transistors having buried p-type layers coupled to the gate
JP5022683B2 (ja) * 2006-11-30 2012-09-12 株式会社東芝 半導体装置の製造方法
US20080138955A1 (en) * 2006-12-12 2008-06-12 Zhiyuan Ye Formation of epitaxial layer containing silicon
US20080223440A1 (en) * 2007-01-18 2008-09-18 Shuran Sheng Multi-junction solar cells and methods and apparatuses for forming the same
US20080173350A1 (en) * 2007-01-18 2008-07-24 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
US7582515B2 (en) * 2007-01-18 2009-09-01 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
US8203071B2 (en) * 2007-01-18 2012-06-19 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
US20080245414A1 (en) * 2007-04-09 2008-10-09 Shuran Sheng Methods for forming a photovoltaic device with low contact resistance
US7875486B2 (en) * 2007-07-10 2011-01-25 Applied Materials, Inc. Solar cells and methods and apparatuses for forming the same including I-layer and N-layer chamber cleaning
US20110001142A1 (en) * 2007-07-17 2011-01-06 Sumitomo Eleclectric Industries, Ltd. Method for manufacturing electronic device, method for manufacturing epitaxial substrate, iii nitride semiconductor element and gallium nitride epitaxial substrate
JP2009088223A (ja) * 2007-09-28 2009-04-23 Hitachi Cable Ltd 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
JP4309967B2 (ja) * 2007-10-15 2009-08-05 パナソニック株式会社 半導体装置およびその製造方法
US20090104733A1 (en) * 2007-10-22 2009-04-23 Yong Kee Chae Microcrystalline silicon deposition for thin film solar applications
EP2215652A4 (en) * 2007-11-02 2011-10-05 Applied Materials Inc PLASMA TREATMENT BETWEEN DECISION PROCESSES
US20090130827A1 (en) * 2007-11-02 2009-05-21 Soo Young Choi Intrinsic amorphous silicon layer
US8076222B2 (en) * 2008-02-11 2011-12-13 Applied Materials, Inc. Microcrystalline silicon thin film transistor
US7833885B2 (en) 2008-02-11 2010-11-16 Applied Materials, Inc. Microcrystalline silicon thin film transistor
US8497527B2 (en) * 2008-03-12 2013-07-30 Sensor Electronic Technology, Inc. Device having active region with lower electron concentration
FR2934716B1 (fr) * 2008-07-31 2010-09-10 Commissariat Energie Atomique Diode electroluminescente en materiau semiconducteur et son procede de fabrication
JP5506258B2 (ja) * 2008-08-06 2014-05-28 キヤノン株式会社 整流素子
US8895842B2 (en) * 2008-08-29 2014-11-25 Applied Materials, Inc. High quality TCO-silicon interface contact structure for high efficiency thin film silicon solar cells
US20100059110A1 (en) * 2008-09-11 2010-03-11 Applied Materials, Inc. Microcrystalline silicon alloys for thin film and wafer based solar applications
DE102008042035A1 (de) * 2008-09-12 2010-03-18 Robert Bosch Gmbh Halbleiteranordnung sowie Verfahren zum Herstellen einer Halbleiteranordnung
WO2011011301A2 (en) * 2009-07-23 2011-01-27 Applied Materials, Inc. A mixed silicon phase film for high efficiency thin film silicon solar cells
WO2011046664A2 (en) * 2009-10-15 2011-04-21 Applied Materials, Inc. A barrier layer disposed between a substrate and a transparent conductive oxide layer for thin film silicon solar cells
JP5075280B2 (ja) 2009-10-23 2012-11-21 パナソニック株式会社 半導体装置およびその製造方法
US20110126875A1 (en) * 2009-12-01 2011-06-02 Hien-Minh Huu Le Conductive contact layer formed on a transparent conductive layer by a reactive sputter deposition
US20110232753A1 (en) * 2010-03-23 2011-09-29 Applied Materials, Inc. Methods of forming a thin-film solar energy device
JP5370279B2 (ja) * 2010-06-11 2013-12-18 豊田合成株式会社 ｎ型ＩＩＩ族窒化物半導体の製造方法
US20110311726A1 (en) * 2010-06-18 2011-12-22 Cambridge Nanotech Inc. Method and apparatus for precursor delivery
WO2012032735A1 (ja) 2010-09-06 2012-03-15 パナソニック株式会社 半導体装置およびその製造方法
JP5075959B2 (ja) * 2010-09-14 2012-11-21 株式会社東芝 抵抗変化メモリ
KR20120032258A (ko) * 2010-09-28 2012-04-05 삼성엘이디 주식회사 질화갈륨계 반도체소자 및 그 제조방법
US8318550B2 (en) * 2011-04-08 2012-11-27 Micron Technology, Inc. Multilayer select devices and methods related thereto
JP6078063B2 (ja) 2011-07-13 2017-02-08 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 薄膜トランジスタデバイスの製造方法
US8866147B2 (en) * 2011-12-22 2014-10-21 Avogy, Inc. Method and system for a GaN self-aligned vertical MESFET
CN103828061B (zh) 2011-10-07 2018-02-13 应用材料公司 使用氩气稀释来沉积含硅层的方法
WO2014031119A1 (en) 2012-08-23 2014-02-27 National University Corporation Tokyo University Of Agriculture And Technology Highly transparent aluminum nitride single crystalline layers and devices made therefrom
JP5577478B1 (ja) 2012-10-30 2014-08-20 パナソニック株式会社 半導体装置
US9293627B1 (en) * 2012-12-03 2016-03-22 Sandia Corporation Sub-wavelength antenna enhanced bilayer graphene tunable photodetector
EP2951869A1 (en) 2013-01-29 2015-12-09 Hexatech Inc. Optoelectronic devices incorporating single crystalline aluminum nitride substrate
KR102225693B1 (ko) * 2013-03-14 2021-03-12 헥사테크, 인크. 단결정 알루미늄 질화물 기판을 포함하는 전력 반도체 장치들
US9530708B1 (en) 2013-05-31 2016-12-27 Hrl Laboratories, Llc Flexible electronic circuit and method for manufacturing same
US8975641B1 (en) * 2013-08-26 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having an ohmic contact by gradient layer and method of making the same
US9865714B2 (en) * 2016-04-06 2018-01-09 International Business Machines Corporation III-V lateral bipolar junction transistor
JP6840030B2 (ja) 2017-05-19 2021-03-10 Ntn株式会社 三相交流用絶縁型スイッチング電源
JP6817894B2 (ja) 2017-05-19 2021-01-20 Ntn株式会社 三相交流用絶縁型スイッチング電源
JP6800098B2 (ja) 2017-06-23 2020-12-16 Ntn株式会社 三相交流用絶縁型スイッチング電源
EP3664150A1 (en) * 2018-12-06 2020-06-10 Infineon Technologies Austria AG Superjunction transistor device
US11670637B2 (en) * 2019-02-19 2023-06-06 Intel Corporation Logic circuit with indium nitride quantum well
CN112398003B (zh) * 2019-08-19 2023-01-06 朗美通日本株式会社 调制掺杂半导体激光器及其制造方法
CN112713199B (zh) * 2019-10-25 2022-10-11 株洲中车时代电气股份有限公司 碳化硅肖特基二极管及其制备方法
CN112750896B (zh) * 2019-10-31 2022-08-16 株洲中车时代电气股份有限公司 碳化硅肖特基二极管及其制备方法
JP7187620B1 (ja) * 2021-07-13 2022-12-12 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びＳｉＣエピタキシャルウェハの製造方法
WO2023162521A1 (ja) * 2022-02-22 2023-08-31 ローム株式会社 窒化物半導体装置およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2077474B1 (zh) * 1969-12-24 1973-10-19 Labo Electronique Physique
JPS54132173A (en) * 1978-04-05 1979-10-13 Fuji Electric Co Ltd Schottky barrier diode
US4882609A (en) 1984-11-19 1989-11-21 Max-Planck Gesellschaft Zur Forderung Der Wissenschafter E.V. Semiconductor devices with at least one monoatomic layer of doping atoms
JP2586053B2 (ja) * 1987-09-25 1997-02-26 日本電気株式会社 電界効果トランジスタ
JPH0513446A (ja) * 1991-07-08 1993-01-22 Nippondenso Co Ltd 化合物半導体装置
US5488237A (en) 1992-02-14 1996-01-30 Sumitomo Electric Industries, Ltd. Semiconductor device with delta-doped layer in channel region
CA2113336C (en) * 1993-01-25 2001-10-23 David J. Larkin Compound semi-conductors and controlled doping thereof
US5493136A (en) 1993-02-22 1996-02-20 Sumitomo Electric Industries, Ltd. Field effect transistor and method of manufacturing the same
JPH06310536A (ja) 1993-02-22 1994-11-04 Sumitomo Electric Ind Ltd 電界効果トランジスタおよびその製造方法
JPH06349860A (ja) * 1993-06-08 1994-12-22 Hitachi Ltd 半導体装置
US6388272B1 (en) * 1996-03-07 2002-05-14 Caldus Semiconductor, Inc. W/WC/TAC ohmic and rectifying contacts on SiC
JP3154939B2 (ja) * 1996-04-24 2001-04-09 松下電子工業株式会社 電界効果型トランジスタ
JP3442668B2 (ja) * 1998-10-23 2003-09-02 カナレ電気株式会社 量子波干渉層を有した電界効果トランジスタ
JP3527496B2 (ja) 2000-03-03 2004-05-17 松下電器産業株式会社 半導体装置
ATE341836T1 (de) * 2000-05-31 2006-10-15 Matsushita Electric Ind Co Ltd Misfet

Also Published As

Publication number Publication date
TW473843B (en) 2002-01-21
EP1189287A1 (en) 2002-03-20
CN1349663A (zh) 2002-05-15
WO2001067521A1 (fr) 2001-09-13
US20040217375A1 (en) 2004-11-04
AU1416601A (en) 2001-09-17
DE60033656D1 (de) 2007-04-12
US6989553B2 (en) 2006-01-24
US6690035B1 (en) 2004-02-10
KR100655022B1 (ko) 2006-12-07
KR20020010632A (ko) 2002-02-04
EP1189287B1 (en) 2007-02-28
DE60033656T2 (de) 2007-06-21
EP1189287A4 (en) 2003-05-21
ATE355615T1 (de) 2006-03-15
JP3527496B2 (ja) 2004-05-17

Similar Documents

Publication Publication Date Title
CN1181561C (zh) 半导体装置
CN100345306C (zh) 金属－绝缘体－半导体场效应晶体管
CN1173411C (zh) 半导体器件及其制造方法
US10658500B2 (en) Layer structure for a group-III-nitride normally-off transistor
Yu et al. Vertical architecture for enhancement mode power transistors based on GaN nanowires
Saitoh et al. Extremely low on-resistance and high breakdown voltage observed in vertical GaN Schottky barrier diodes with high-mobility drift layers on low-dislocation-density GaN substrates
Li et al. Quasi-vertical GaN Schottky barrier diode on silicon substrate with 10 10 high on/off current ratio and low specific on-resistance
JP5064824B2 (ja) 半導体素子
US8212288B2 (en) Compound semiconductor substrate comprising a multilayer buffer layer
CN111540781B (zh) 在异质基底上的第III族氮化物缓冲层结构的p型掺杂
US9362389B2 (en) Polarization induced doped transistor
CN1741296A (zh) 半导体衬底及在半导体衬底上通过外延生长制造的半导体器件
CN101057336A (zh) 半导体器件及其制造方法
US20100230687A1 (en) Iii nitride electronic device and iii nitride semiconductor epitaxial substrate
CN1744326A (zh) 外延基底和半导体元件
CN1372327A (zh) 半导体器件及其制备方法
CN108140563A (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
CN101002332A (zh) 半导体器件
CN106601790A (zh) 纵向调制掺杂氮化镓基场效应晶体管结构及其制作方法
US20120248577A1 (en) Controlled Doping in III-V Materials
CN116153993A (zh) 半导体结构及其形成方法
JP2011216578A (ja) 窒化物半導体及び窒化物半導体素子
Tanaka et al. Development of p-type Ion Implantation Technique for Realization of GaN Vertical MOSFETs
KR20180070076A (ko) 수직형 질화물 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041222

Termination date: 20101120