KR20020010632A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20020010632A
KR20020010632A KR1020017014049A KR20017014049A KR20020010632A KR 20020010632 A KR20020010632 A KR 20020010632A KR 1020017014049 A KR1020017014049 A KR 1020017014049A KR 20017014049 A KR20017014049 A KR 20017014049A KR 20020010632 A KR20020010632 A KR 20020010632A
Authority
KR
South Korea
Prior art keywords
layer
active region
semiconductor layer
electrode
concentration
Prior art date
Application number
KR1020017014049A
Other languages
English (en)
Other versions
KR100655022B1 (ko
Inventor
요코가와도시야
다카하시구니마사
구스모토오사무
기타바타케마코토
우에노야마다케시
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20020010632A publication Critical patent/KR20020010632A/ko
Application granted granted Critical
Publication of KR100655022B1 publication Critical patent/KR100655022B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H01L29/365—Planar doping, e.g. atomic-plane doping, delta-doping

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

SiC, GaN, GaAs 등의 기판(3) 위에 두께가, 예를 들면 50㎚ 정도의 두꺼운 언도프층(22)과, 두께가 양자효과를 발휘할 정도로 얇은(예를 들면 10㎚ 정도) n형 도프층(23)을 번갈아 적층하여, 활성영역(30)을 형성한다. n형 도프층(23)의 양자효과에 의해서 생기는 서브밴드로부터 캐리어를 언도프층(22)으로까지 분포시킨다. 불순물이 적은 언도프층(22)에서는 불순물산란이 저감되기 때문에, 높은 캐리어이동도가 얻어지는 동시에, 활성영역(30) 전체가 공핍화되었을 때에는, 활성영역(30)으로부터 캐리어가 없어지는 것을 이용하여, 언도프층(22)에 의한 큰 내압값을 얻을 수 있다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
최근, 고주파특성, 발광특성, 내압특성 등의 특수한 기능을 갖는 반도체 장치를 실현하기 위한 새로운 반도체 재료(소위 반절연성 재료를 포함한다)의 개발이 활발히 행해지고 있다. 반도체 재료 중에서도, 예를 들면 탄화규소(SiC), 질화갈륨(GaN), 비화갈륨(GaAs) 등의 내재 상태에서 소위 반절연성을 갖는 것은 대표적인 반도체 재료인 규소(Si)에 비해 경도가 높고 약품에도 침범되기 어려운 밴드갭이 큰 반도체이기 때문에, 큰 내압성을 이용한 차세대의 파워 장치나 고주파 장치, 고온동작 장치 등에 응용되는 것이 기대되는 재료이다.
이들 밴드갭이 넓은 반도체 재료를 이용한 반도체 파워 장치로서는, 예를 들면 고내압 쇼트키 다이오드, MESFET(Metal Semiconductor - 전계효과형 트랜지스터), MISFET(Metal Insulator Semiconductor - 전계효과형 트랜지스터) 등이 있다.
여기서, 반도체 파워 장치의 종래예로서 쇼트키 다이오드와 MISFET를 예로 든다.
도 11은 종래의 탄화규소(SiC)를 이용한 쇼트키 다이오드의 개략적인 구조를나타내는 단면도이다. 도 11에서, 101은 n형 캐리어인 고농도의 질소(N)가 도프된 두께 약 100㎛의 n+ SiC 기판, 102는 n형 캐리어인 저농도의 질소(N)가 도프된 두께 약 10㎛의 n- SiC층, 103은 Ni 합금으로 이루어지는 쇼트키 전극, 104는 Ni 합금으로 이루어지는 오옴전극, 105는 SiO2로 이루어지는 가드링을 각각 나타낸다. 이 다이오드에 있어서, 쇼트키 전극(103)과 오옴전극(104) 사이에 쇼트키 전극(103) 쪽이 높아지도록 전압을 인가하면(순방향전압), 쇼트키 전극(103)과 오옴전극(104) 사이에 전류가 흐르고, 쇼트키 전극(103)과 오옴전극(104) 사이에 오옴전극(104) 쪽이 높아지도록 전압을 인가하면(역방향전압), 쇼트키 전극(103)과 오옴전극(104) 사이에 전류가 흐르지 않는다. 즉, 이 쇼트키 다이오드는 순방향전압에 따라서 전류를 흘리지만, 역방향전압에 대해서는 전류를 차단하는 정류특성을 갖는다.
그러나, 상기 종래의 쇼트키 다이오드에 있어서는, 이하와 같은 결함이 있었다.
상기 종래의 쇼트키 다이오드에서의 역방향전압에 대한 절연내압성은, n- SiC층(102)의 도핑농도에 강하게 의존하고 있다. 예를 들면 쇼트키 다이오드의 절연내압을 향상하기 위해서는, 쇼트키 전극(103)과 접촉하는 n- SiC층(102)의 도핑농도를 낮게 억제할 필요가 있다. 그러나, 도핑농도를 내리면 n- SiC층(102)의 저항율이 상승하기 때문에, 순방향전압을 인가하였을 때의 온(on)저항이 높아진다. 그 결과로서, 소비전력의 상승이 생긴다. 이 트레이드오프 때문에, 고내압화와 저저항화를 동시에 실현하는 것은 곤란하였다.
상술한 바와 같은 결함은 쇼트키 다이오드 뿐만 아니라, MESFET나 MISFET에서도 발생하는 것을 알고 있다.
본 발명은 고내압성을 갖는 반도체 파워 장치에 특히 알맞은 활성영역의 구조에 관한 것이다.
도 1은 본 발명의 각 실시예에서 이용되는 박막형성용의 결정성장장치의 구조를 개략적으로 나타내는 도면
도 2는 펄스폭을 변화시켰을 때의 n형 도프층의 피크 캐리어농도와, 캐리어이동도의 변화를 나타내는 도면
도 3의 (a)∼(c)는 본 발명의 제 1 실시예의 반도체막의 성장방법을 나타내는 단면도
도 4는 제 1 실시예에서 형성된 활성영역의 깊이방향의 도펀트 농도분포를 나타내는 도면
도 5의 (a), (b)는 제 1 실시예에서의 활성영역의 깊이방향에서의 질소의 농도 프로파일과 캐리어분포의 관계를 모식적으로 나타내는 도면 및 활성영역의 깊이 방향을 따른 전도대단의 형상을 나타내는 부분밴드도
도 6은 본 발명의 제 2 실시예에 관한 쇼트키 다이오드의 개략적인 구조를 나타내는 단면도
도 7의 (a1)∼(c2)는 제 2 실시예의 쇼트키 다이오드와 종래의 쇼트키 다이오드에 대해서 바이어스의 변화에 의한 전도대단의 형상의 변화를 나타내는 에너지밴드도
도 8은 본 발명의 제 3 실시예에 관한 쇼트키 다이오드의 개략적인 구조를 나타내는 단면도
도 9의 (a1)∼(c3)은 본 발명의 제 3 실시예의 쇼트키 다이오드와 종래의 쇼트키 다이오드에 대해서 바이어스의 변화에 의한 전도대단의 형상의 변화를 나타내는 에너지밴드도
도 10은 본 발명의 제 4 실시예에 관한 MESFET의 개략적인 구조를 나타내는 단면도
도 11은 종래의 탄화규소(SiC)를 이용한 쇼트키 다이오드의 개략적인 구조를 나타내는 단면도
도 12는 제 4 실시예의 MESFET의 I-V 특성의 측정결과를 나타내는 도면
도 13은 제 1 실험예에서의 쇼트키 다이오드에 대한 C-V법에 의한 불순물농도측정을 행한 결과를 나타내는 도면
도 14는 제 1 실험예에 관한 6H-SiC 기판 중의 δ도프층의 밴드단 광루미네슨스 스펙트럼의 측정결과를 나타내는 도면
도 15의 (a), (b)는 각각 순서대로 제 1 실험예에서의 6H-SiC층의 전자이동도의 온도의존성과 전자농도의 온도의존성을 나타내는 데이터도
도 16은 제 1 실험예에서의 샘플 A, B에서의 전자이동도의 온도의존성을 나타내는 데이터도
도 17의 (a), (b)는 제 1 실험예에서의 샘플 A에서의 전도대단의 밴드구조를 시뮬레이션한 결과를 나타내는 도면 및 캐리어농도분포를 시뮬레이션한 결과를 나타내는 도면
도 18의 (a), (b)는 제 1 실험예에서의 샘플 B에서의 전도대단의 밴드구조를 시뮬레이션한 결과를 나타내는 도면 및 캐리어농도분포를 시뮬레이션한 결과를 나타내는 도면
도 19는 제 2 실험예에서의 MESFET의 구조를 모식적으로 나타내는 단면도
도 20은 제 2 실험예에서 작성한 MESFET의 I-V 특성을 나타내는 도면
도 21은 제 2 실험예의 MESFET의 역방향 게이트전류의 역방향 게이트-소스간 전압의존성을 나타내는 데이터도
도 22는 도 11에 나타내는 종래의 SiC 기판을 이용한 쇼트키 다이오드에서의 역바이어스 인가시의 공핍층의 확대상태를 나타내는 단면도
도 23은 단일의 δ도프층을 활성영역에 설치하여 이루어지는 쇼트키 다이오드에서의 역바이어스 인가시의 공핍층의 확대상태를 나타내는 단면도
도 24는 복수의 δ도프층을 결성영역에 설치하여 이루어지는 쇼트키 다이오드에서의 역바이어스 인가시의 공핍층의 확대상태를 나타내는 단면도
본 발명의 목적은 상기 종래의 파워 장치가 갖는 트레이드오프를 해결하기 위한 새로운 구조를 창조함으로써, 고내압이고 게다가 온저항이 낮은 능동소자를 실현하는 것이다.
본 발명의 반도체 장치는 기판 위에 능동소자의 일부로서 기능하는 활성영역을 설치하여 이루어지는 반도체 장치에 있어서, 상기 활성영역은 상기 기판 위에 설치되어 캐리어 주행영역으로서 기능하는 적어도 하나의 제 1 반도체층과, 상기 제 1 반도체층보다도 고농도의 캐리어용 불순물을 포함하고 상기 제 1 반도체층보다도 막두께가 얇고 양자효과에 의한 상기 제 1 반도체층으로의 캐리어의 침투가 가능한 적어도 하나의 제 2 반도체층을 적층하여 구성되어 있다.
이 구조에 의해, 양자효과에 의해서 제 2 반도체층에 양자준위가 생겨, 제 2 반도체층 중의 국부적으로 존재하는 캐리어의 파동함수는 어느 정도 확대된다. 그 결과, 캐리어가 제 2 반도체층 뿐만 아니라 제 1 반도체층에도 존재하는 분포상태가 된다. 그리고, 활성영역의 포텐셜이 높아지고, 캐리어가 주행하는 상태에서는, 제 2 반도체층 및 제 1 반도체층에 끊임없이 캐리어가 공급되기 때문에, 항상 캐리어가 제 2 반도체층 뿐만 아니라 제 1 반도체층에도 존재하는 분포상태가 되어 있다. 이 상태에서, 캐리어가 제 2 반도체층 뿐만 아니라 제 1 반도체층 내부까지도 주행하기 때문에, 활성영역의 저항값이 저감된다. 특히, 제 1 반도체층에서는, 불순물 이온산란은 적어지기 때문에 특히 높은 캐리어의 이동도가 얻어진다.
한편, 활성영역 전체가 공핍화된 상태에서는, 활성영역에는 캐리어가 존재하지 않게 되므로, 불순물농도가 낮은 제 1 반도체층에 의해서 내압성이 규정되어, 활성영역 전체에 있어서 높은 내압값이 얻어지게 된다. 즉, 반도체 장치 중의 다이오드나 트랜지스터 등의 능동소자의 저저항화와 고내압화를 동시에 실현하는 것이 가능하게 된다.
상기 제 1 및 제 2 반도체층을 각각 복수개 설치하고, 또한 번갈아 적층함으로써, 보다 확실히 저저항값과 고내압성을 발휘할 수 있다.
상기 제 1 반도체층에서의 캐리어용 불순물농도는 1 ×1017atoms·㎝-3미만이고, 상기 제 2 반도체층에서의 캐리어용 불순물농도는 1017atoms·㎝-3이상인 것이 바람직하다.
상기 기판 및 활성영역을 SiC, GaN 및 GaAs 중에서 선택되는 어느 하나의 재료에 의해 구성함으로써, 밴드갭이 넓은 재료를 이용한 파워 장치에 알맞은 구조를 갖는 반도체 장치가 얻어진다.
상기 활성영역 중의 제 1 및 제 2 반도체층을 서로 공통의 재료에 의해 구성함으로써, 제 1 반도체층과 제 2 반도체층 사이의 포텐셜장벽이 보다 완만한 경사를 갖게 되므로, 캐리어를 활성영역의 제 1 및 제 2 반도체층에 걸쳐 분포시키는 것이 용이해진다.
상기 제 2 반도체층이 SiC층인 경우에는, 상기 제 2 반도체층의 두께는 1 모노레이어 이상이고 20㎚ 미만인 것이 동작상태에서의 제 1 반도체층으로의 캐리어의 침투작용이 유효하게 얻어지는 점에서 바람직하다.
상기 제 1 반도체층이 SiC층인 경우에는, 상기 제 1 반도체층의 두께는 약 10㎚ 이상이고 약 100㎚ 이하인 것이 동작상태에서의 전류량을 확보하기 때문에 바람직하다.
상기 기판은 고농도의 불순물을 포함하는 반도체층이고, 상기 활성영역의 최상부는 상기 제 1 반도체층에 의해 구성되어 있으며, 상기 활성영역의 최상부의 제 1 반도체층의 윗면의 일부에 쇼트키 접촉하는 쇼트키 전극과, 상기 기판의 일부에 오옴 접촉하는 오옴전극을 추가로 구비함으로써, 상술한 바와 같은 활성영역의 특성을 이용하여, 동작상태에서의 저저항성과, 역바이어스에 대한 고내압값을 동시에 실현할 수 있는 종형의 쇼트키 다이오드가 얻어진다.
상기 활성영역의 제 1 반도체층 및 제 2 반도체층의 각 제 1 측면에 쇼트키 접촉하는 쇼트키 전극과, 상기 활성영역의 제 1 반도체층 및 제 2 반도체층의 상기 각 제 1 측면과는 어느 정도 간격을 둔 각 제 2 측면에 접속되는 전극을 추가로 구비함으로써, 상술한 바와 같은 활성영역의 특성을 이용하여, 동작상태에서의 저저항성과, 역바이어스에 대한 고내압값을 동시에 실현할 수 있는 횡형의 쇼트키 다이오드가 얻어진다.
그 경우, 상기 활성영역의 제 1 반도체층 및 제 2 반도체층의 상기 각 제 1 측면과는 어느 정도 간격을 둔 영역에 고농도의 불순물을 도입하여 형성된 인출용 도프층을 추가로 구비하고, 상기 전극을 상기 인출용 도프층에 오옴 접촉시키는 구조를 채용할 수도 있다.
상기 활성영역의 최상부는 상기 제 1 반도체층에 의해 구성되어 있고, 상기 활성영역의 최상부의 제 1 반도체층의 윗면의 일부에 쇼트키 접촉하는 쇼트키 게이트전극과, 상기 활성영역 위에 상기 쇼트키 게이트전극을 끼워 설치되고, 상기 활성영역에 접속되는 소스·드레인전극을 추가로 구비함으로써, 상술한 바와 같은 활성영역의 특성을 이용하여, 저소비전력, 고내압, 고이득을 실현할 수 있는 MESFET가 얻어진다.
그 경우, 상기 활성영역 위에 상기 쇼트키 게이트전극을 끼워 설치되고, 고농도의 불순물을 포함하는 2개의 제 3 반도체층을 추가로 구비하여, 상기 소스·드레인전극이 상기 제 3 반도체층에 오옴 접촉하는 구조에 의해, 리세스 게이트구조를 갖는 MESFET가 얻어진다.
도 1은 본 발명의 각 실시예에서 이용되는 박막형성용의 결정성장장치의 구조를 개략적으로 나타내는 도면이다.
도 1에 나타내는 바와 같이, 이 종형 결정성장장치는 챔버(1) 안에 기판(3)을 설치하기 위한 카본제 서셉터(4)와, 서셉터(4)를 지지하기 위한 지지축(5)과, 챔버(1)의 석영관(2)과, 석영관(2)의 외측에 감겨져 서셉터(4)를 고주파전류에 의해 유도가열하기 위한 코일(6)을 구비하고 있다. 석영관(2)은 2중 석영관 등으로 이루어지고 냉각수를 흘릴 수 있도록 구성되어 있다. 또한, 챔버(1)에 공급하는 각종 가스 실린더 등을 배치한 가스공급 시스템(8)과, 챔버(1)로부터 각종 가스를 배출하기 위한 진공펌프 등을 배치한 가스배출 시스템(15)이 설치되어 있다. 가스공급 시스템(8)과 챔버(1)는 원료가스를 공급하기 위한 원료가스 공급관(7)과, 수소 등의 희석가스를 공급하기 위한 희석가스 공급관(9)과, 비활성 가스나 도핑가스 등의 첨가가스를 공급하기 위한 첨가가스 공급관(12)에 의하여 접속되어 있고, 원료가스 공급관(7)과 희석가스 공급관(9)은 도중에서 합류하여 챔버(1)에 접속되어 있다. 그리고, 원료가스 공급관(7) 및 희석가스 공급관(9)의 합류 전의 부위에는 각각 가스유량을 조정하기 위한 유량계(10, 11)가 끼워져 설치되어 있다. 또한, 가스배출 시스템(15)과 챔버(1)는 배기관(14)에 의해서 접속되고, 배기관(14)에는 배출되는 가스의 유량에 의해서 챔버(1) 내의 압력을 조절하기 위한 압력조정 밸브(16)가 끼워져 설치되어 있다.
여기서, 이 결정성장장치의 특징은 첨가가스 공급관(12)에 펄스밸브(20)가 끼워져 설치되어 있는 것과, 챔버(1) 내에는 첨가가스 공급관(12)의 선단부로부터 직경이 약 2㎝의 가스도입관(13)이 연장되고, 이 가스도입관(13)의 선단부가 기판(3)의 윗면보다도 약 5㎝ 윗쪽에 위치하는 부위에서 개구되어 있는 것이다.
서셉터(4)에는 고온으로 가열되었을 때에 가스가 새지 않도록 두께가 약 100㎛인 SiC막이 코팅되어 있다. 단, 이 SiC막의 두께는 가스가 새는 것을 방지할 수 있는 두께보다도 두꺼우면 된다.
가스공급 시스템(8)으로부터 원료가스 공급관(7)을 지나 공급되는 원료가스와, 희석가스 공급관(9)을 지나 공급되는 희석가스는 합류한 후, 챔버(1)의 상부로부터 챔버(1) 내에 도입된다. 그 때, 원료가스 및 희석가스의 유량은 각 유량계(10, 11)에 의해서 조정된다.
한편, 첨가가스 공급관(12)을 지나 공급되는 도핑가스나 비활성 가스 등의 첨가가스는 펄스밸브(20)의 주기적인 개폐에 따라서 펄스형상으로 기판(3)의 표면에 공급된다. 이 펄스밸브(20)가 열려 있는 기간(펄스폭) 및 닫혀 있는 기간(펄스와 펄스의 간격)은 임의로 설정할 수 있고, 예를 들면 펄스밸브(20)가 열려 있는 기간이 100㎲(㎲ec), 닫혀 있는 기간이 4㎳(㎳ec)인 경우에는 1초 사이에 약 240회의 개폐가 반복된다. 가스도입관(13)의 선단부와 기판(3)과의 거리는 접근하고 있는 편이 바람직하지만, 너무 접근하면 좁은 범위에만 가스를 펄스형상으로 공급하는 효과를 발휘할 수 있기 때문에, 5㎝ 정도의 간격을 두고 있는 것이 바람직하다.
그리고, 원료가스, 희석가스 및 첨가가스는 배기관(14)을 지나 가스배기 시스템(15)에 의해 외부로 배기된다.
또한, 도 2는 펄스밸브가 열리는 기간인 온기간(펄스폭)을 변화시켰을 때의 n형 도프층의 피크 캐리어농도(㎝-3)와, 캐리어이동도(㎠/Vs)의 변화를 나타내는 도면이다. 이 때, 가스공급 시스템(8) 내에서의 가스 실린더의 감압기의 2차측 압력은 78400㎩(0.8kgf/㎠)로 일정하게 하였다. 그리고, 펄스밸브(20)가 열려 있는 온기간을 변화시키고, 펄스밸브(20)가 닫혀 있는 오프기간(펄스와 펄스의 간격)을 일정한 4㎳로 하고 있다.
도 2에 나타내는 바와 같이, n형 도프층의 피크 캐리어농도는 펄스밸브(20)가 열려 있는 온기간을 변화시킴으로써 제어가능한 것을 알 수 있다. 또한, 이 결과로부터 오프기간을 변화시켜도 피크 캐리어농도를 조정할 수 있는 것을 알 수 있다. 특히, 오프기간(펄스와 펄스의 간격)을 일정하게 한 경우, 펄스밸브의 온기간(펄스폭)을 95㎲와 110㎲ 사이에서 변화시키는 것만으로, 피크 캐리어농도를 5 ×1016㎝-3에서 약 1 ×1019㎝-3까지 크게 변화시킬 수 있다.
-제 1 실시예-
제 1 실시예로서 도 1에 나타내는 결정성장장치를 이용하여, 도 1 중의 기판(3)으로서 (0001)면 (C면)에 오프각도가 설치된 주면을 갖는 육방정계의 단결정 탄화규소기판(6H-SiC 기판)을 이용하여, 이 기판(3) 위에 육방정 탄화규소(SiC)로 이루어지는 n형 도프층을 호모 에피택셜성장시키는 방법에 대하여 설명한다. 도3의 (a)∼(c)는 본 실시예의 반도체막의 성장방법을 나타내는 단면도이다.
도 3의 (a)에 나타내는 바와 같이, 기판(3)(6H-SiC 기판)의 주면은 (0001)면 (C면)으로부터 [11-20]방향으로 3.5°기울어진 면((0001) 오프면)이고, 또한 표면에 Si 원자가 나열되는 n형 Si면이다. 기판(3)의 직경은 25㎜이다. 우선, 유량 5(l/min)인 산소에 의해서 버블링된 수증기분위기 중에서 기판(3)을 1100℃에서 3시간 정도 열산화하여, 표면에 두께가 약 40㎚의 열산화막을 형성한 후, 버퍼링된 불산(불산:불화암모늄 수용액 = 1:7)에 의해, 그 열산화막을 제거한다. 서셉터(4)에 표면의 열산화막이 제거된 기판(3)을 설치하고, 챔버(1)를 10-6㎩ 정도(≒10-8Torr)의 진공도가 될 때까지 감압한다.
다음에, 도 3의 (b)에 나타내는 공정에서, 가스공급 시스템(8)으로부터 희석가스로서 유량 2(l/min)인 수소가스와 유량 1(l/min)인 아르곤가스를 공급하고, 챔버(1) 내의 압력을 0.0933㎫(700Torr)로 한다. 챔버(1) 내의 압력은 압력조정밸브(16)의 열린 정도에 의해 제어되고 있다. 이 유량을 유지하면서 유도가열장치를 이용하여, 코일(6)에 20.0㎑, 20㎾의 고주파전력을 인가하고, 서셉터(4)를 가열한다. 기판(3)의 온도는 일정온도인 약 1600℃로 제어하였다. 수소가스 및 아르곤가스의 유량은 상술한 일정값으로 유지하면서, 원료가스로서 유량이 2(ml/min)인 프로판가스(C3H8)와, 유량이 3(ml/min)인 실란가스(SiH4)를 챔버(1) 내에 도입한다. 원료가스는 유량 50(ml/min)인 수소가스로 희석되어 있다. 그리고, 프로판가스와 실란가스를 유도가열된 서셉터(4) 위의 기판(3)(6H-SiC 기판)에 공급함으로써, 기판(3)의 (0001) 오프면인 주면 위에 도프되지 않은 6H-SiC 단결정으로 이루어진 두께 약 50㎚의 언도프층(22)(저농도 도프층)을 에피택셜성장시킨다. 이 때, 질소가스 등을 사용하지 않아도 잔류가스 등에 의해서 질소 등의 캐리어용 불순물이 어느 정도 도입되는 경우가 있기 때문에, 본 실시예 및 후술하는 각 실시예에서는 제조공정상 의식적으로 질소를 도입하여 형성된 것은 아니라는 의미에서, 「언도프층」이라는 문언을 이용하기로 한다.
이어서, 챔버(1) 내에서 원료가스 및 희석가스를 공급하면서, n형 도핑가스인 질소를 펄스형상으로 공급함으로써, 언도프층(22) 위에 두께 약 10㎚의 n형 도프층(23)(고농도 도프층)을 형성한다. 이 때, 원료가스 및 희석가스를 공급하면서, 펄스밸브(20)를 반복하여 개폐함으로써, 도핑가스를 도입관(13)으로부터 챔버(1) 내의 기판(3) 바로 위에 펄스형상으로 공급할 수 있다. 본 실시예에서는, 펄스밸브(20)가 열려 있는 기간(펄스폭)을 102㎲, 펄스밸브(20)가 닫혀 있는 기간(펄스와 펄스의 간격)을 4㎳로 하고 있다. 그리고, 펄스밸브(20)의 개폐를 반복하여 도핑가스를 공급하면서 n형 도프층(23)을 형성한다. 이 때, 두께 10㎚의 n형 도프층(23)을 에피택셜성장시키는데 필요로 하는 시간은 약 30sec이다.
다음에, 도 3의 (c)에 나타내는 공정에서, 펄스밸브(20)를 닫힌 상태로 하여 질소(N)를 공급하지 않고 원료가스의 공급에만 의한 언도프층(22)의 형성과, 원료가스를 공급하면서 동시에 펄스밸브(20)을 개폐하여 질소(N)를 도입함으로 인한 n형 도프층(23)의 형성을 추가로 반복함으로써, 언도프층(22)과 n형 도프층(23)을 번갈아 적층하여 이루어지는 활성영역(30)을 형성한다.
즉, 활성영역(30)은 제 1 반도체층인 언도프층(22)과, 언도프층보다도 두께가 작고, 언도프층(22)(제 1 반도체층)보다도 고농도의 캐리어용 불순물을 포함하여 양자효과에 의한 언도프층(22)으로의 캐리어의 침투가 가능할 정도로 얇은 제 2 반도체층인 n형 도프층(23)을 번갈아 적층하여 구성되어 있다.
도 4는 본 실시예에서 형성된 활성영역(30)의 깊이방향의 도펀트농도분포를 나타내는 도면으로, 상술한 바와 같이, n형 도프층(23)을 형성할 때의 펄스밸브(20)가 열려 있는 기간(펄스폭)을 102㎲, 닫혀 있는 기간(펄스와 펄스의 간격)을 4㎳로 하고 있다. 도 4의 농도 프로파일은 2차 이온질량 분석장치(SIMS)를 이용하여 측정한 결과 얻어진 것이다. 도 4에 있어서, 횡축은 기판의 가장 윗면으로부터의 깊이(㎛)를 나타내고, 종축은 도펀트인 질소의 농도(atoms·㎝-3)를 나타내고 있다. 도 4에 나타내는 바와 같이, 본 실시예의 방법으로 형성된 각 n형 도프층(23)에서의 질소(N)의 농도는 거의 균일하고(약 1 ×1018atoms·㎝-3), 게다가 언도프층(22)으로부터 n형 도프층(23)으로 천이하는 영역, n형 도프층(23)으로부터 언도프층(22)으로 천이하는 영역의 어느 것에 있어서도, 매우 급격한 불순물농도의 변화를 나타내고 있다. 또, 도 4의 데이터는 펄스밸브(20)가 열려 있는 기간(펄스폭)을 102㎲로 하고, 캐리어가스로서 질소가스를 흘리면서 형성한 도프층에 대해서 얻어진 데이터이기 때문에, 도 4에 나타나는 질소의 피크농도는 1 ×1018atoms·㎝-3정도이지만, 도 2에 나타내는 바와 같이, 펄스밸브(20)가 열려 있는 기간(펄스폭)을 110㎲ 정도의 시간으로 함으로써, 질소의 피크농도를 1 ×1019atoms·㎝-3정도로 높이는 것이 가능하다. 또한, 캐리어가스로서의 질소가스를 흘리면, 언도프층의 질소농도를 1 ×1016atoms·㎝-3정도로 제어하는 것도 용이하다. 캐리어가스를 흘려 언도프층에도 어느 정도의 유량의 질소를 공급함으로써, 언도프층의 질소농도를 안정하게 일정농도로 제어할 수 있는 이점도 있다.
도 5의 (a), (b)는 본 실시예에서의 기본구조를 갖는 활성영역(30)의 깊이방향에서의 n형 불순물인 질소의 농도 프로파일과 캐리어분포와의 관계를 모식적으로 나타내는 도면 및 활성영역(30)의 깊이방향을 따른 전도대단의 형상을 나타내는 부분밴드도이다. 단, 도 5의 (a), (b)는 캐리어가스로서 질소를 사용하지 않고서 언도프층(22)(저농도 도프층)에서의 질소의 농도를 5 ×1015atoms·㎝-3로 하고, 펄스밸브의 펄스폭을 102㎲ 정도로 제어하여 n형 도프층(23)(고농도 도프층)의 질소의 농도를 1 ×1018atoms·㎝-3로 한 경우에 대해서 작성한 모델이다.
도 4에 나타내는 데이터로부터 n형 도프층(23)의 불순물농도 프로파일을 도 5의 (a)에 나타내는 바와 같은 언도프층(22)의 하지에 대해서 거의 δ함수적인 형상으로 한다. 즉, n형 도프층(23)을 소위 δ도프층으로 하고 있다. 이 경우, n형 도프층(23)의 두께가 10㎚ 정도로 얇기 때문에, n형 도프층(23)에 있어서 양자효과에 기인한 양자준위가 발생하고, n형 도프층(23) 중에 국부적으로 존재하는 전자의 파동함수는 어느 정도 확대된다. 그 결과, 도면 중 점선으로 나타난 바와 같이, 캐리어가 n형 도프층(23) 뿐만 아니라 언도프층(22)에도 존재하는 분포상태가 된다. 그리고, 이 활성영역(30)의 포텐셜이 높아지고, 캐리어가 주행하는 상태에서는, n형 도프층(23) 및 언도프층(22)에 끊임없이 전자가 공급되기 때문에, 항상 전자가 n형 도프층(23) 뿐만 아니라 언도프층(22)에도 존재하는 분포상태로 되어 있다. 이 상태에서, 전자가 n형 도프층(23) 뿐만 아니라 언도프층(22)까지도 주행하기 때문에, 활성영역(30)의 저항값이 저감된다. 그 때, 언도프층(22)에서의 불순물 이온산란은 적어지기 때문에, 언도프층(22)에 있어서는 특히 높은 전자이동도가 얻어진다.
한편, 활성영역(30) 전체가 공핍화된 상태에 있어서는, 언도프층(22) 및 n형 도프층(23)에는 캐리어가 존재하지 않게 되므로, 불순물농도가 낮은 언도프층(22)에 의해서 내압성이 규정되고, 활성영역(30) 전체에 있어서 높은 내압값이 얻어지게 된다.
또, 상술한 작용은 캐리어로서 전자가 아니라 홀을 이용하는 경우에도 동일하게 얻어지는 작용이다.
또한, 도 5의 (b)에 나타내는 바와 같이, 활성영역(30) 전체의 전도대단은 도면 중 점선으로 나타내는 n형 도프층(23)의 전도대단과 언도프층(22)의 전도대단을 접속한 형상이 된다. 또, n형 도프층(23)의 불순물농도는 그 전도대단이 페르미레벨 Ef보다도 아래쪽이 되는 정도로 짙게 하는 것이 일반적이지만, n형 도프층(23)의 불순물농도는 반드시 그만큼 짙지 않아도 된다.
그리고, 이러한 구조를 갖는 활성영역(30)을 이용함으로써, 후술하는 각 실시예에 나타내는 바와 같이, 고성능의 장치를 얻을 수 있다. 여기서, 활성영역(30)에 있어서, 언도프층(22)과 n형 도프층(23)이 캐리어주행영역으로서 기능하는 것에 대해서는 이하의 각 실시예에서 설명한다.
또, 본 실시예에서는 질소를 이용하여 n형의 도프층을 형성하였지만, n형의 전도성을 나타내는 도펀트로서 다른 원소(예를 들면 인(P), 비소(As) 등)를 포함하는 도핑가스를 이용하여도 지장없다.
또한, 본 실시예에서는 n형 도프층을 형성하였지만, p형의 전도성을 발생하는 붕소(B), 알루미늄(Al), 갈륨(Ga) 등의 원자를 포함하는 도핑가스를 이용하면, 각 천이영역에서 매우 급격한 농도분포를 갖는 p형의 도프층이 형성되는 것은 물론이다.
또한, 본 실시예에 있어서는 언도프층 위에 n형 도프층(고농도 도프층)을 형성하였지만, 언도프층 대신에, 펄스밸브를 열어 형성한 저농도의 n형 도프층을 이용하여도 된다.
또한, 본 실시예에서는 탄화규소기판(SiC 기판) 위에 에피택셜성장법에 의해서 언도프층(저농도 도프층)과 n형 도프층(고농도 도프층)을 적층한 활성영역을 설치한 구조에 대해서 서술하였지만, 본 발명의 활성영역의 구조를 SiC 이외의 재료로 이루어지는 기판 위에 설치하여도 된다. 특히, GaAs, GaN 등의 기판은 소위 반절연성 재료라고 불릴 정도로 밴드갭이 넓기 때문에, 본 발명을 적용함으로써 고내압의 장치를 형성할 수 있는 이점이 있다.
또한, 본 실시예에 있어서는 기재 위의 박막성장방법으로서 유도가열을 이용한 CVD 방법에 대해서 서술하였지만, 가스를 이용하여 기재 위에 박막을 성장시키는 것이라면 플라즈마 CVD법, 광조사 CVD법, 전자조사 CVD법의 어느 하나의 작용에 의해서 상기 기재 위에 박막을 성장하는 경우에도 본 발명의 박막성장방법이 유효한 것은 물론이다.
게다가, 본 발명은 CVD법 뿐만 아니라 스퍼터링법, 증착법, MBE법 등의 다른 방법을 이용하여, 저농도 도프층(언도프층을 포함한다)과, 그것보다도 두께가 작고, 양자효과에 의한 저농도 도프층으로의 캐리어의 침투가 가능한 정도로 두께가 얇은 고농도 도프층을 적층한 것에도 적용할 수 있다.
다음에, 본 실시예의 방법에서 형성된 활성영역(30)을 응용한 각종 장치에 관한 실시예에 대해서 설명한다.
-제 2 실시예-
우선, 제 1 실시예의 활성영역의 구조를 이용한 쇼트키 다이오드에 관한 제 2 실시예에 대해서 설명한다. 도 6은 제 2 실시예에 관한 반도체 파워 장치인 쇼트키 다이오드의 개략적인 구조를 나타내는 단면도이다.
도 6에 나타내는 바와 같이, (0001) 오프면을 주면으로 하는 n형의 6H-SiC 기판인 기판(3)의 주면 위에는 상기 제 1 실시예에서 설명한 방법에 의해 형성된 언도프층(22)(저농도 도프층)과 n형 도프층(23)(고농도 도프층)을 번갈아 50층씩 적층한 활성영역(30)이 설치되어 있다. 여기서, 기판(3)의 두께는 약 100㎛이고,기판(3) 중의 질소농도는 약 1 ×1018atoms·㎝-3이다. n형 도프층(23)의 두께는 약 10㎚이고, n형 도프층(23) 중의 질소의 피크농도는 1 ×1018atoms·㎝-3이다. 언도프층(22)의 두께는 약 50㎚이고, 언도프층(22) 중의 질소농도는 약 5 ×1015atoms·㎝-3이며, 활성영역(30) 전체의 두께는 약 3000㎚(3㎛)이다. 활성영역(30)의 최상부는 언도프층(22)으로 구성되어 있고, 활성영역(30)의 최상부의 언도프층(22) 위에는 실리콘산화막으로 이루어지는 가드링(31)과, 가드링(31)에 설치된 개구부에 있어서 활성영역(30)의 최상부의 언도프층(22)에 쇼트키 접촉하는 Ni 합금으로 이루어지는 쇼트키 전극(32)이 설치되어 있다. 또한, 기판(3)의 이면에는 기판(3)에 오옴 접촉하는 Ni 합금으로 이루어지는 오옴전극(33)이 설치되어 있다. 이 오옴전극(33)은 기판(3)의 어느 하나에 접촉하고 있으면 되고, 기판(3)의 측면에 접촉하고 있어도 된다.
도 6에 나타내는 쇼트키 다이오드의 구조는 이하의 순서에 의해 형성된다. 우선, 고농도로 질소가 도핑된 SiC 기판인 기판(3)을 도 1에 나타내는 결정장치 내에 설치하고, 제 1 실시예에서 설명한 CVD를 행하여, 기판(3) 위에 두께 약 50㎚의 언도프층(22)과 두께 약 10㎚의 n형 도프층(23)을 번갈아 에피택셜성장시켜, 활성영역(30)을 형성한다. 그 후, 기판 위에 실리콘산화막을 형성한 후, 그 일부를 개구하여 가드링(31)을 형성한다. 다음에, 기판(3)의 이면에 Ni 합금으로 이루어지는 오옴전극(33)을 형성하고, 기판 위의 가드링(31)의 개구영역 위에 Ni 합금으로 이루어지는 쇼트키 전극(32)을 형성한다.
도 7의 (a1)∼(c2)는 본 실시예의 쇼트키 다이오드와 도 11에 나타내는 종래의 쇼트키 다이오드에 대해서 바이어스의 변화에 의한 전도대단의 형상의 변화를 나타내는 에너지밴드도이다. 여기서, 도 7의 (a1), (b1), (c1)은 본 실시예의 쇼트키 다이오드의 활성영역의 전도대단을, 도 7의 (a2), (b2), (c2)는 종래의 쇼트키 다이오드의 n- SiC층의 전도대단을 각각 나타낸다. 또한, 도 7의 (a1), (a2)는 쇼트키 전극과 오옴전극 사이에 전압을 인가하지 않을 때(0바이어스), 도 7의 (b1), (b2)는 쇼트키 전극과 오옴전극 사이에 쇼트키 전극 쪽이 높아지도록 전압을 인가한 경우(순바이어스), 도 7의 (c1), (c2)는 쇼트키 전극과 오옴전극 사이에 오옴전극 쪽이 높아지도록 전압을 인가한 경우(역바이어스)의 전도대단의 형상을 각각 나타내고 있다. 또, 오옴전극(33)과 활성영역(30)의 접촉상태는 바이어스의 변화에 따라서 본질적으로 변화하는 것이 아니기 때문에, 도시를 생략하고 있다. 또한, 본 실시예에서는 캐리어로서 전자가 주행하는 n형 반도체층을 설치한 경우에 대해서 설명하고 있기 때문에, 가전자대단의 형상에 대해서도 도시를 생략하고 있다.
도 7의 (a1), (a2)에 나타내는 바와 같이, 본 실시예, 종래의 쇼트키 다이오드 모두, 자연상태에서는 활성영역의 최상부와 쇼트키 전극 사이, n- SiC층과 쇼트키 전극 사이에, 각각 높은 쇼트키 장벽(약 1eV)이 형성되어 있다.
그리고, 도 7의 (b1)에 나타내는 바와 같이, 본 실시예의 쇼트키 다이오드에 순바이어스가 인가되면, 활성영역(30)의 포텐셜이 높아지는, 즉 활성영역(30) 전체의 전도대단의 에너지레벨이 상승한다. 그리고, 활성영역(30) 중의 언도프층(22)에 있어서 도 5의 (a)에 나타내는 바와 같은 캐리어의 분포가 생기기 때문에, 활성영역(30)으로부터 쇼트키 전극(32)으로 전류가 흐른다. 즉, 활성영역(30)의 n형 도프층 뿐만 아니라 언도프층(22)이 캐리어주행영역으로서 기능하게 된다. 이 때, 언도프층(22)에는 도 5의 (a)에 나타내는 바와 같은 캐리어의 분포가 생기고 있지만 불순물농도가 낮기 때문에, 언도프층(22)에 있어서는 불순물산란이 매우 저감된다. 여기서, 일반적으로 반도체의 컨덕턴스(저항값의 역수)는 전계와 캐리어농도와 캐리어이동도의 곱에 비례하지만, 캐리어가 침투한 영역에서는 캐리어이동도가 상승한다. 따라서, 본 실시예의 쇼트키 다이오드에서는 활성영역(30) 전체로서의 저항값을 작게 유지할 수 있어, 저소비전력, 대전류를 실현할 수 있다.
한편, 도 7의 (b2)에 나타내는 바와 같이, 종래의 쇼트키 다이오드에 순바이어스가 인가되면, n+ SiC 기판으로부터 쇼트키 전극으로 전류가 흐르지만, 그 때에 n- SiC층이라는 전기저항이 큰 영역을 통과할 필요가 있기 때문에, 큰 소비전력이 필요하게 된다.
또한, 도 7의 (c1)에 나타내는 바와 같이, 본 실시예의 쇼트키 다이오드에 역바이어스가 인가되면, 활성영역(30)에서의 전도대단의 에너지레벨 전체가 낮아진다. 여기서, 내압값은 역바이어스시에 있어서의 공핍층에 인가되는 전계에 의해서 규정된다. 본 실시예의 쇼트키 다이오드에서는 n형 도프층(23)의 두께가 매우 얇기 때문에, 활성영역(30) 전체의 공핍층폭은 언도프층(22)의 불순물농도에 의존하여 결정된다고 생각하여도 된다. 그 경우, 불순물농도가 낮을수록 전도대단의 경사가 완만해지므로, 불순물농도가 낮을수록 공핍층폭은 당연히 넓어진다. 따라서, 본 실시예의 쇼트키 다이오드에 있어서는 큰 내압값이 얻어지게 된다.
한편, 도 7의 (c2)에 나타내는 바와 같이, 종래의 쇼트키 다이오드에서는 n- SiC층의 공핍층폭은 n- SiC층의 불순물농도에 따라서 변화하기 때문에, n- SiC층의 불순물농도를 조정함으로써 저항값과 내압값을 제어하는 것은 가능하다. 그러나, 저항값을 내리기 위해서 n- SiC층의 불순물농도를 올리면 공핍층폭이 좁아져 내압값이 저하되는 한편, n- SiC층의 불순물농도를 저감하면 저항값이 증대되는 트레이드오프가 존재한다. 즉, 종래의 쇼트키 다이오드에 의해서는 파워 장치로서 요망되는 저저항성(저소비전력) 및 고내압값을 동시에 실현하는 것이 곤란하다.
그것에 대하여, 본 실시예의 쇼트키 장치에 있어서는, 순바이어스 상태에서는 캐리어가 n형 도프층(23)(고농도 도프층)으로부터 언도프층(22)(저농도 도프층)에 걸쳐 분포하는 것을 이용하여, 큰 저항을 받지 않고 용이하게 대전류를 흘릴 수 있다. 한편, 역바이어스 상태에서는 캐리어가 언도프층(22)에는 존재하지 않으므로, 고내압값을 얻게 된다. 즉, 순바이어스 상태와 역바이어스 상태에서는 캐리어의 분포상태가 상이한 것에 착안하여, 종래의 쇼트키 다이오드에 있어서 존재하고 있던 저저항성과 고내압성이라는 트레이드오프를 해소할 수 있는 것이다.
예를 들면, 본 실시예에서는 실측값으로 역바이어스에 대하여 1000V 정도의 고내압값을 갖는 쇼트키 다이오드가 얻어졌다. 또한, 본 실시예의 쇼트키 다이오드의 온저항은 실측값으로 약 1 ×10-3Ω㎠이고, 매우 낮은 저항값을 나타내고 있다.
또한, 본 실시예의 쇼트키 다이오드의 내압값이 큰 이유는 상술한 바와 같은 작용 뿐만 아니라, 이하에 설명하는 작용에도 따르는 것이라고 생각된다.
도 22는 도 11에 나타내는 종래의 SiC 기판을 이용한 쇼트키 다이오드에서의 역바이어스 인가시의 공핍층의 확대상태를 나타내는 단면도이다. 도 22에 나타내는 바와 같이, 쇼트키 전극(103)과 오옴전극(104) 사이에 오옴전극(104) 쪽이 높아지는 전압(역바이어스)이 인가되면, n- SiC층(102) 내에서 공핍층(108)이 종방향 및 횡방향으로 넓어진다. 이 때, 도면 중 화살표 y로 나타내는 종방향(두께방향)으로의 공핍층의 확대에 비해, 도면 중 화살표 x로 나타내는 횡방향으로의 공핍층의 확대는 작다. 즉, 종방향에서의 등전위면(108a) 사이의 간격보다도 횡방향에서의 등전위면(108a) 사이의 간격이 좁다. 그 결과, 공핍층(108) 내에서의 전계는 쇼트키 전극(103)의 하단면의 가장자리부근에서 가장 커지고, 이 부분에서 절연파괴(브레이크다운)가 발생되기 쉽다.
도 23은 단일의 δ도프층을 활성영역에 설치하여 이루어지는 쇼트키 다이오드에서의 역바이어스 인가시의 공핍층의 확대상태를 나타내는 단면도이다. 여기서는, 활성영역(30) 중에는 단일의 n형 도프층(δ도프층)만이 설치되고, 활성영역 중의 다른 부분은 전부 언도프층에 의해 차지되고 있는 것으로 한다. 이 경우, 도 23에 나타내는 바와 같이, 쇼트키 전극(32)과 오옴전극(33) 사이에 오옴전극(33) 쪽이 높아지는 전압(역바이어스)이 인가되면, 활성영역(30) 내에서 공핍층(38)이 종방향 및 횡방향으로 넓어진다. 이 때, 고농도를 불순물을 포함하는 δ도프층은 마치 드리프트영역(여기서는 활성영역(30)) 중에 삽입한 전극과 같이 기능한다. 따라서, 공핍층이 도면 중 화살표 y로 나타내는 종방향(두께방향)으로 확대되어 δ도프층에 접하면, 공핍층(38)의 더욱 아래쪽으로의 확대가 δ도프층에 의해서 일단 억제되므로, 종방향으로의 공핍층의 확대에 비해, 도면 중 화살표 x로 나타내는 횡방향으로의 공핍층의 확대 쪽이 커진다. 즉, 종방향에서의 등전위면(38a) 사이의 간격보다도 횡방향에서의 등전위면(38a) 사이의 간격이 넓어진다. 그 결과, 공핍층(38) 내에서 쇼트키 전극(32)의 하단면의 가장자리부근에서의 전계의 집중이 거의 없어진다. 또한, 공핍층(38) 내에서의 등전위선(38a)은 δ도프층에 거의 평행하게 형성되므로, 공핍층(38) 내에서의 종방향의 전계는 국소적으로 집중하지 않고 넓은 범위에 균일하게 발생한다. 따라서, 절연파괴(브레이크다운)가 발생되기 어렵다. 따라서, 본 발명의 쇼트키 다이오드는 도 22에 나타내는 종래의 쇼트키 다이오드에 비해, 높은 내압값을 갖게 된다.
도 24는 복수의 δ도프층을 결성영역에 설치하여 이루어지는 쇼트키 다이오드에서의 역바이어스 인가시의 공핍층의 확대상태를 나타내는 단면도이다. 여기서는, 활성영역(30) 중에는 2개의 n형 도프층(δ도프층)만이 설치되고, 활성영역 중의 다른 부분은 전부 언도프층에 의해서 차지되어 있는 것으로 한다. 이 경우, 공핍층이 도면 중 화살표 y로 나타내는 종방향(두께방향)으로 확대되어 δ도프층에 접할 때마다 공핍층(38)의 더욱 아래쪽으로의 확대가 δ도프층에 의해서 일단 억제된다. 그리고, 공핍층(38) 내에서의 등전위선(38a)은 도 23에 나타내는 구조에서보다도 확실하게 δ도프층에 평행하게 형성된다. 따라서, 공핍층(38) 내에서의 전계의 집중이 보다 확실하게 억제되고, 절연파괴(브레이크다운)가 발생되기 어려워진다. 따라서, 도 24에 나타내는 복수의 δ도프층을 활성영역(30)에 설치한 구조에 의해, 도 23에 나타내는 단일의 δ도프층을 활성영역(30)에 설치한 구조보다도 높은 내압값이 얻어지게 된다. 즉, 일반적으로는 쇼트키 다이오드의 활성영역(30)에서의 δ도프층의 수가 많을수록 쇼트키 다이오드의 내압값이 크다고 할 수 있다.
또, 본 실시예에서는 활성영역(30)의 최상층을 두께가 50㎚의 언도프층(22)으로 하였지만, 본 발명은 이러한 실시예에 한정되는 것은 아니다. 예를 들면, 활성영역의 최상층을 두께가 50㎚-200㎚ 정도의 언도프층으로 해도 좋고, 이 최상층의 두께는 내압성과 전류량 중 어느 것을 중시하는가에 따라서 적절히 조정할 수 있다.
-제 3 실시예-
다음에, 제 2 실시예와는 기본적으로 다른 구조를 갖는 쇼트키 다이오드의 다른 예에 관한 제 3 실시예에 대해서 설명한다. 도 8은 제 3 실시예에 관한 반도체 파워 장치인 쇼트키 다이오드의 개략적인 구조를 나타내는 단면도이다.
도 8에 나타내는 바와 같이, (0001) 오프면을 주면으로 하는 n형의 6H-SiC 기판인 기판(3)의 주면 위에는 제 1 실시예에서 설명한 방법과 기본적으로 같은 방법에 의해 형성된 언도프층(22)(저농도 도프층)과 n형 도프층(23)(고농도 도프층)을 번갈아 50층씩 적층한 활성영역(30)이 설치되어 있다. 여기서, 기판(3)의 두께는 약 100㎛이고, 기판(3)에는 불순물이 도프되어 있지 않고 거의 반절연성 상태로 되어 있다. n형 도프층(23)의 두께는 약 2㎚이고, n형 도프층(23) 중의 질소의 피크농도는 1 ×1018atoms·㎝-3이다. 언도프층(22)의 두께는 약 50㎚이고, 언도프층(22) 중의 질소농도는 약 5 ×1015atoms·㎝-3이다.
여기서, 본 실시예에서는 활성영역(30) 위가 아니라 측방에 쇼트키 전극(35)이 설치되어 있다. 즉, 활성영역(30)을 파서 기판(3)에 도달하는 홈이 형성되고, 이 홈의 측면 위에 활성영역(30)에 쇼트키 접촉하는 Ni 합금으로 이루어지는 쇼트키전극(35)이 설치되어 있다. 즉, 활성영역(30) 내의 언도프층(22) 및 n형 도프층(23)의 각 제 1 측면에 쇼트키 접촉하는 쇼트키 전극(35)이 설치되어 있다. 또한, 활성영역(30)을 끼워 쇼트키 전극(35)에 대향하도록 인출용 도프층(36)이 형성되어 있다. 즉, 활성영역(30)의 언도프층(22) 및 n형 도프층(23)의 각 제 1 측면과는 어느 정도 간격을 둔 영역에 고농도의 불순물을 도입하여 형성된 인출용 도프층(36)이 설치되어 있다. 이 인출용 도프층(36)은 활성영역(30) 및 기판(3)의 일부에 질소의 이온주입을 행함으로써 형성된 것으로, 인출용 도프층(36)에서의 질소의 농도는 약 1 ×1018atoms·㎝-3이다. 그리고, 인출용 도프층(36) 위에는 인출용 도프층(36)에 오옴 접촉하는 Ni 합금으로 이루어지는 오옴전극(37)이 설치되어 있다. 쇼트키 전극(35)과 인출용 도프층(36)과의 간격은 약 10㎛이다. 즉, 활성영역(30) 내의 언도프층(22) 및 n형 도프층(23)의 각 제 2 측면에 인출용 도프층(36)을 개재시켜 접속된 오옴전극(37)이 설치되어 있다.
또, 활성영역(30)의 n형 도프층(23)과 쇼트키 전극(35)은 후에 설명하는 이유때문에 실질적으로 오옴 접촉하는 것은 아니다.
또한, 인출용 도프층(36)은 반드시 설치할 필요는 없다. 예를 들면, 활성영역(30)에 트렌치를 형성하고, 트렌치에 전극재료(Ni 등)를 매설하여, 활성영역(30)과 전극재료를 오옴 접촉시키는 처리를 행함으로써, 활성영역에 직접 오옴 접촉하는 오옴전극을 설치하여도 된다.
도 8에 나타내는 쇼트키 다이오드의 구조는 이하의 순서에 의해 형성된다. 우선, 반절연성의 SiC 기판인 기판(3)을 도 1에 나타내는 결정장치 내에 설치하고, 제 1 실시예에서 설명한 CVD를 행하여, 기판(3) 위에 두께 약 50㎚의 언도프층(22)과 두께 약 2㎚의 n형 도프층(23)을 번갈아 에피택셜성장시켜, 활성영역(30)을 형성한다. 다음에, 활성영역(30) 및 기판(3)의 일부에 질소의 이온주입을 행하고, 인출용 도프층(36)을 형성한다. 또한, 활성영역(30)의 일부를 드라이 에칭에 의해 제거하고, 홈을 형성한다. 그 후, 인출용 도프층(36) 위에 Ni 합금으로 이루어지는 오옴전극(37)을 형성한다. 다음에, 홈의 측벽에 Ni 합금으로 이루어지는 쇼트키 전극(35)을 형성한다.
도 9의 (a1)∼(c3)은 본 실시예의 쇼트키 다이오드와 종래의 쇼트키 다이오드에 대해서 바이어스의 변화에 의한 전도대단의 형상의 변화를 나타내는 에너지밴드도이다. 여기서, 도 9의 (a1), (b1), (c1)은 본 실시예의 쇼트키 다이오드의 언도프층(22)의 전도대단을, 도 9의 (a2), (b2), (c2)는 본 실시예의 쇼트키 다이오드의 n형 도프층(23)의 전도대단을, 도 9의 (a3), (b3), (c3)은 종래의 쇼트키 다이오드의 SiC 기판의 전도대단을 각각 나타낸다. 단, 종래의 쇼트키 다이오드에 있어서, 도 11에 나타내는 n- SiC층과 n+ SiC층에 걸치는 쇼트키 전극을 설치할 수 없고, 또한 전혀 의미가 없기 때문에, 여기서는 균일한 농도의 질소가 도프된 균일 도프층과 쇼트키 전극이 접촉하고, 균일 도프층의 어느 하나의 부위에 오옴전극이오옴 접촉하고 있는 것으로 한다. 또한, 도 9의 (a1)∼(a3)은 쇼트키 전극과 오옴전극 사이에 전압을 인가하지 않을 때(0바이어스), 도 9의 (b1)∼(b3)은 쇼트키 전극과 오옴전극 사이에 쇼트키 전극 쪽이 높아지도록 전압을 인가한 경우(순바이어스), 도 9의 (c1)∼(c3)은 쇼트키 전극과 오옴전극 사이에 오옴전극 쪽이 높아지도록 전압을 인가한 경우(역바이어스)의 전도대단의 형상을 각각 나타내고 있다. 또, 오옴전극(33)과 활성영역(30)과의 접촉상태는 바이어스의 변화에 의해서 본질적으로 변화하는 것이 아니기 때문에, 도시를 생략하고 있다. 또한, 본 실시예에서는, 캐리어로서 전자가 주행하는 n형 반도체층을 설치한 경우에 대해서 설명하고 있기 때문에, 가전자대단의 형상에 대해서도 도시를 생략하고 있다.
도 9의 (a1)∼(a3)에 나타내는 바와 같이, 본 실시예, 종래의 쇼트키 다이오드 모두, 자연상태에서는 활성영역의 언도프층 또는 n형 도프층과 쇼트키 전극 사이, 균일 도프층과 쇼트키 전극 사이에, 각각 높은 쇼트키 장벽(약 1∼2eV)이 형성되어 있다.
그리고, 도 9의 (b1), (b2)에 나타내는 바와 같이, 본 실시예의 쇼트키 다이오드에 순바이어스가 인가되면, 활성영역(30)의 포텐셜이 높아지는, 즉 활성영역(30)의 언도프층(22) 및 n형 도프층(23)에서의 전도대단의 에너지레벨이 상승한다. 이 때, 언도프층(22)에도 도 5의 (a)에 나타내는 바와 같은 캐리어의 분포가 발생하고 있으므로, 활성영역(30)의 n형 도프층(23)과 언도프층(22)의 양쪽을 지나 용이하게 쇼트키 전극(35)에 전류가 흐른다. 즉, 활성영역(30)의 n형 도프층(23) 뿐만 아니라 언도프층(22)도 캐리어주행영역으로서 기능하게 된다. 이때, 언도프층(22)에는 도 5의 (a)에 나타내는 바와 같은 캐리어의 분포가 생기고 있지만 불순물농도가 엷기 때문에, 언도프층(22)에서는 불순물산란이 저감된다. 따라서, 활성영역(30) 전체로서의 저항값을 작게 유지할 수 있어, 저소비전력, 대전류를 실현할 수 있다.
한편, 도 9의 (b3)에 나타내는 바와 같이, 종래의 쇼트키 다이오드에 순바이어스가 인가되면, 균일 도프층으로부터 쇼트키 전극으로 전류가 흐른다.
또한, 도 9의 (c1), (c2)에 나타내는 바와 같이, 본 실시예의 쇼트키 다이오드에 역바이어스가 인가되면, 활성영역(30)의 언도프층(22) 및 n형 도프층(23)에서의 전도대단의 에너지레벨 전체가 낮아진다. 상술한 바와 같이, 내압값은 역바이어스시에 있어서의 공핍층에 인가되는 전계에 의해서 규정된다. 그 경우, 불순물농도가 낮을수록 전도대단의 경사가 완만해지므로, 불순물농도가 낮을수록 공핍층폭은 당연히 넓어진다. 따라서, 도 9의 (c1)에 나타내는 바와 같이, 언도프층(22)에 있어서는 큰 내압값을 얻게 된다. 한편, 단순히 고농도 도프층과 쇼트키 전극이 접촉하고 있는 경우, 역바이어스시의 고농도 도프층의 전도대단은 도 9의 (c2)의 점선에 나타나고, 고농도 도프층의 공핍층폭은 매우 좁아지게 될 것이다. 그러나, 본 실시예에서는 n형 도프층(23)의 두께가 2㎚으로 매우 얇기 때문에, 도 9의 (c2)의 실선에 나타내는 바와 같이, 언도프층(22)으로부터의 공핍층이 확대되어 n형 도프층(23)으로까지 공핍층이 확대되고 있기 때문에, 전자의 이동은 일어날 수 없다.
또한, 활성영역(30) 전체가 공핍화되고 있을 때에는, 언도프층(22)에는 캐리어의 분포가 생기지 않으므로, 쇼트키 전극(35)으로부터 인출용 도프층(36)으로 전류가 흐르기 위해서는, n형 도프층(23)만을 흘러야 한다. 그러나, n형 도프층(23)의 두께가 2㎚으로 매우 얇기 때문에, n형 도프층(23)에 있어서 큰 저항을 받게 되어, 실제로는 전류가 흐르지 않는다. 즉, n형 도프층(23)과 쇼트키 전극(35) 사이는 실질적으로도 오옴 접촉하지 않고, 쇼트키접촉이 유지된다. 게다가, 언도프층(22), n형 도프층(23)의 두께 및 불순물농도 등을 조정함으로써, 두께가 큰 언도프층(22)과 쇼트키 전극(35) 사이의 공핍층폭에 의해서 내압값을 규정할 수 있다. 따라서, 높은 내압값을 얻을 수 있다.
한편, 도 9의 (c3)에 나타내는 바와 같이, 종래의 쇼트키 다이오드에서는 균일 도프층의 공핍층폭이 균일 도프층의 불순물농도에 따라서 변화하기 때문에, 균일 도프층의 불순물농도를 조정함으로써 저항값과 내압값을 제어하는 것은 가능하다. 그러나, 제 2 실시예에서 설명한 바와 같이, 저항값을 내리기 위해서 균일 도프층의 불순물농도를 올리면 공핍층폭이 좁아져 내압값이 저하되는 한편, 균일 도프층의 불순물농도를 저감하면 저항값이 증대되는 트레이드오프가 존재하기 때문에, 도 11에 나타내는 종래의 쇼트키 다이오드에서는 파워 장치로서 요망되는 저저항성(저소비전력)과 고내압성을 동시에 실현하는 것이 곤란하다.
그것에 대해, 본 실시예의 쇼트키 장치에 있어서는, 순바이어스 상태에서는 캐리어가 n형 도프층(23)(고농도 도프층)으로부터 언도프층(22)(저농도 도프층)에 걸쳐 분포하고, 게다가 언도프층(22)에서의 불순물산란이 저감되기 때문에, 인출용 도프층(36)으로부터 쇼트키 전극(35)을 향해 캐리어(전자)를 용이하게 이동시킬 수 있다. 한편, 역바이어스 상태에서는 캐리어가 언도프층(22)에는 존재하지 않기 때문에, 쇼트키 전극(35)으로부터 인출용 도프층(36)에 극박의 n형 도프층(23)만을 거쳐 전자를 흘리는 것이 곤란하다. 즉, 본 실시예에서도 제 2 실시예와 마찬가지로, 순바이어스 상태와 역바이어스 상태에서는 캐리어의 분포상태가 상이한 것에 착안하여, 종래의 쇼트키 다이오드에 있어서 존재하고 있던 저저항성과 고내압성이라는 트레이드오프를 해소할 수 있는 것이다.
-제 4 실시예-
다음에, 제 1 실시예에서 설명한 활성영역(30)을 이용한 MESFET에 관한 제 4 실시예에 대하여 설명한다. 도 10은 제 4 실시예에 관한 반도체 파워 장치인 MESFET의 개략적인 구조를 나타내는 단면도이다.
도 10에 나타내는 바와 같이, (0001) 오프면을 주면으로 하는 n형의 6H-SiC 기판인 기판(3)의 주면 위에는 상기 제 1 실시예에서 설명한 방법에 의해 형성된 언도프층(22)(저농도 도프층)과 n형 도프층(23)(고농도 도프층)을 번갈아 5층씩 적층한 채널층으로서 기능하는 활성영역(30)이 설치되어 있다. 여기서, 기판(3)의 두께는 약 100㎛이고, 기판(3)에는 불순물이 도프되어 있지 않고 거의 반절연성 상태로 되어 있다. n형 도프층(23)의 두께는 약 10㎚이고, n형 도프층(23) 중의 질소의 피크농도는 1 ×1018atoms·㎝-3이다. 언도프층(22)의 두께는 약 50㎚이고, 언도프층(22) 중의 질소농도는 약 5 ×1015atoms·㎝-3이다. 즉, MESFET의 채널층으로서 기능하는 활성영역(30)의 총 두께는 약 300㎚이다.
또한, 본 실시예에 있어서는, 활성영역(30)의 최상부의 언도프층(22) 위에언도프층(22)과 쇼트키 접촉하는 Ni 합금으로 이루어지는 쇼트키 전극인 게이트전극(38)과, 게이트전극(38)을 끼워 서로 대향하는 Ni 합금으로 이루어지는 오옴전극인 소스전극(39a) 및 드레인전극(39b)이 설치되어 있다. 또한, 게이트전극(38)의 게이트길이는 약 1㎛이다.
도 10에 나타내는 MESFET의 구조는 이하의 순서에 의해 형성된다. 우선, 반절연성의 SiC 기판인 기판(3)을 도 1에 나타내는 결정장치 내에 설치하고, 제 1 실시예에서 설명한 CVD를 행하여, 기판(3) 위에 언도프층(22)과 n형 도프층(23)을 번갈아 5층씩 에피택셜성장시켜, 활성영역(30)을 형성한다. 다음에, 기판 위에 Ni 합금으로 이루어지는 소스전극(39a), 드레인전극(39b)을 형성한다. 이 때에는 소스전극(39a), 드레인전극(39b)과 활성영역(30)의 최상부의 언도프층(22)은 쇼트키 접촉하고 있지만, 그 후에, 1000℃에서 3분간의 열처리를 실시함으로써, 소스전극(39a), 드레인전극(39b)과 활성영역(30)의 최상부의 언도프층(22)을 오옴 접촉구조로 바꾼다. 다음에, 기판 위에 Ni 합금으로 이루어지는 게이트전극(38)을 형성하고, 그 후 상술한 바와 같은 열처리를 행하지 않고, 게이트전극(38)과 활성영역(30)의 최상부의 언도프층(22)을 쇼트키 접촉하고 있는 상태로 유지한다.
여기서, 비교예로서, 반절연성의 SiC 기판 위에 균일한 농도(1 ×1017atoms·㎝-3)로 질소가 도프된 균일 도프층을 설치하고, 이 균일 도프층 위에 본 실시예와 동일한 게이트전극, 소스전극 및 드레인전극을 설치하여, 균일 도프층을 채널층으로 하는 MESFET를 작성하였다.
본 실시예에 있어서는, 게이트전극(38)에 전압이 인가되어 있지 않고, 드레인전극(39b)에 양의 전압이 인가되면, 활성영역(30) 내의 드레인전극(39b) 바로 아래의 영역과, 게이트전극(38) 바로 아래의 영역 사이에는, 제 3 실시예에서의 역바이어스와 동일한 포텐셜차가 생기지만, 공핍층폭은 작다. 한편, 소스전극(39a) 바로 아래의 영역과, 게이트전극(38) 바로 아래의 영역 사이에는 포텐셜차는 없다. 그 결과, 활성영역(30) 중의 언도프층(22)에서는 도 9의 (b1)에 나타내는 바와 같이, 활성영역(30) 중의 n형 도프층(23)에서는 도 9의 (b2)에 나타내는 바와 같이, 각각 캐리어(전자)가 발생하여, 제 3 실시예와 마찬가지로, 활성영역(30) 내를 소스전극(39a) 바로 아래의 영역으로부터 드레인영역(39b) 바로 아래의 영역을 향하여 전자가 이동한다. 그 때, 전자가 언도프층(22) 및 n형 도프층(23)의 양쪽을 흐르기 때문에, 제 3 실시예와 동일한 작용에 의하여 높은 전자이동도와 저저항이 얻어진다.
다음에, 게이트전극(38)에 음의 전압이 인가되면, 활성영역(30) 내의 게이트전극(38) 바로 아래의 영역과, 드레인전극(39b) 바로 아래의 영역 사이에는, 제 3 실시예에서의 역바이어스와 마찬가지로 큰 포텐셜차가 생긴다. 한편, 소스전극(39a) 바로 아래의 영역과 게이트전극(38)의 바로 아래의 영역에서도, 제 3 실시예에서의 역바이어스와 동일한 포텐셜차가 생긴다. 다시 말하면, 활성영역(30) 내의 게이트전극(38) 바로 아래의 영역에 공핍층이 크게 넓어진다. 따라서, 상술한 제 3 실시예와 동일한 작용에 의해, 얇은 n형 도프층(23)만을 전자가 주행하는 것이 곤란해지기 때문에, 소스·드레인간에 있어서의 고내압이 얻어지게 된다.
여기서, 본 실시예의 MESFET의 성능에 대한 평가결과와, 본 실시예의 MESFET와 종래의 MESFET의 성능의 비교에 대해서 설명한다.
우선, 게이트-소스간의 내압성에 대해서 양쪽을 비교하였다. 본 실시예에서의 언도프층과 n형 도프층을 5층씩 번갈아 적층하여 형성된 활성영역(30)을 채널층으로 하는 MESFET에서는 절연내압은 120V가 되고, 종래의 MESFET의 4배의 내압값을 갖고 있었다.
다음에, 본 실시예의 MESFET에 대해서 드레인전류와 드레인전압의 관계의 게이트전압 의존성(I-V 특성)을 조사하였다. 소스전극(39a)과 드레인전극(39b) 사이에 일정전압을 인가하고, 게이트전극(38)에 전압을 인가함으로써, 게이트전극(38)에 인가하는 전압에 따라서 소스·드레인간의 전류가 변조되어, 스위칭동작이 얻어졌다. 이 때, 드레인전압이 140V 이상이어도 브레이크다운되지 않고 안정된 드레인전류가 얻어졌다.
도 12는 본 실시예의 MESFET에 대해서 드레인전류와 드레인전압의 관계의 게이트전압의존성(I-V 특성)을 측정한 결과를 나타내는 도면이다. 도 12에 있어서, 횡축은 드레인간 전압 Vds(V)를 나타내고, 종축은 드레인전류 Ids(A)를 나타내며, 게이트전압 Vg를 파라미터로 하고 있다.
게다가, 본 실시예와 종래의 MESFET에 대해서 임계값전압 부근의 상호 컨덕턴스를 측정하였다. 그 결과, 상술한 바와 같은 활성영역(30)을 채널층으로서 이용한 본 실시예의 MESFET의 상호 컨덕턴스는 균일 도프층을 채널층으로서 이용한 종래의 MESFET에 비해 약 2배 가까이 높아지고 있는 것을 알 수 있었다. 이것은, 본 실시예의 MESFET에서의 전자이동도가 상술한 바와 같이 높아지는 것에 기인하는 것이다.
이상의 결과로부터, 본 실시예의 MESFET에서는 저소비전력, 고내압, 고이득이라는 효과를 발휘할 수 있다.
-그 밖의 실시예-
상기 제 1∼제 4 실시예에 있어서는, 언도프층(22)(저농도 도프층)과 n형 도프층(23)(고농도 도프층)을 다수 적층한 활성영역(30)을 설치하였지만, 활성영역 내에 저농도 도프층과 고농도 도프층이 1층씩만 설치되어 있는 구조여도 된다.
상기 제 2∼제 4 실시예에 있어서는, 고농도 도프층으로서 질소를 이용하여 n형의 도프층을 형성하였지만, 저농도 도프층, 고농도 도프층의 어느 하나에 있어서도 n형의 전도성을 나타내는 도펀트로서 다른 원소(예를 들면 인(P), 비소(As) 등)를 포함하는 도핑가스를 이용하여도 지장없다.
또한, 상기 제 2∼제 4 실시예에 있어서는, 고농도 도프층으로서 n형의 도프층을 형성하였지만, 저농도 도프층, 고농도 도프층의 어느 하나에 있어서도 p형의 전도성을 발생하는 붕소(B), 알루미늄(Al), 갈륨(Ga) 등의 원자를 포함하는 도핑가스를 이용하면, 각 천이영역에서 매우 급격한 농도분포를 갖는 p형의 도프층이 형성되는 것은 물론이다.
또한, 상기 제 2∼제 4 실시예에 있어서는, 탄화규소기판(SiC 기판) 대신에, 다른 재료로 이루어지는 기판을 이용하여, 그 위에 반도체층(저농도 도프층과 고농도 도프층)을 에피택셜성장시킨 활성영역을 설치하여도 된다. 특히, GaAs, GaN 등의 기판은 내재 상태에서 소위 반절연성 재료로 불릴 정도로 밴드갭이 넓기 때문에, 상기 제 2∼제 4 실시예에서의 활성영역(30)을 형성함으로써 고내압의 장치를 형성할 수 있는 이점이 있다.
게다가, 상기 제 1∼제 4 실시예에서는, 활성영역(30) 중의 언도프층(22)(저농도 도프층 = 제 1 반도체층)과 n형 도프층(23)(고농도 도프층 = 제 2 반도체층)을 동일한 재료인 SiC에 의해서 구성하였지만, 본 발명의 제 1 반도체층과 제 2 반도체층은 반드시 서로 공통의 재료에 의해서 구성할 필요는 없다. 단, 양쪽을 서로 공통의 재료에 의해서 구성함으로써, 2개의 층 사이의 포텐셜장벽의 경사가 완만해지므로, 캐리어를 활성영역 전체에 걸쳐 분포시키는 것이 용이해진다.
본 발명은 CVD법 뿐만 아니라 스퍼터링법, 증착법, MBE법 등의 다른 방법을 이용하여, 저농도 도프층(언도프층을 포함한다)과, 그것보다도 두께가 작고, 양자효과에 의한 저농도 도프층으로의 캐리어의 침투가 가능한 정도로 두께가 얇은(재료에 따라 다르지만, SiC 기판에서는 20㎚ 정도 이하) 고농도 도프층을 적층한 것에도 적용할 수 있다. 그리고, 저농도 도프층(언도프층을 포함한다)의 두께는 100㎚ 정도로 두꺼워도 되고, 양자효과가 생기는 정도로 얇아도 된다.
그 때, 저농도 도프층과 고농도 도프층의 불순물농도의 값은 상기 각 실시예에 나타내는 값에 한정되는 것이 아니다. 즉, 고농도 도프층과 저농도 도프층의 불순물농도의 차가 소정값(예를 들면 1자리수 정도) 이상이면, 본 발명의 효과를 얻을 수 있다.
실험예
-제 1 실험예-
이하, 본 발명의 효과를 확인하기 위해서 행한 δ도프층을 갖는 활성영역의 기본적 특성에 관한 제 1 실험예에 대해서 설명한다. 제 1 실험예에 있어서는, 대략적으로 말해 2종류의 활성영역을 갖는 기판을 작성하였다. 그 하나는 두께가 10㎚이고 질소농도가 1 ×1018atoms·㎝-3인 복수의 n형 δ도프층(고농도 도프층)과, 두께가 50㎚인 복수의 언도프층(저농도 도프층)을 적층하여 이루어지는 활성영역을 갖는 샘플 A이다. 또 다른 하나는 두께가 20㎚인 복수의 δ도프층과, 두께가 100㎚인 복수의 언도프층을 적층하여 이루어지는 활성영역을 갖는 샘플 B이다. 그리고, 이 활성영역 위에 쇼트키 전극을 설치하고, 도 6에 나타내는 구조를 갖는 쇼트키 다이오드를 형성하고 있다. 이와 같이, 샘플 A와 B에서의 δ도프층과 언도프층의 두께의 비를 모두 1:5로 공통화함으로써, 샘플 A, B가 평균적인 불순물농도를 동일하게 하고 있다. 앞에 설명한 도 4의 데이터는 δ도프층의 두께가 20㎚인 샘플 B에 대한 것이다. 또, 이하의 설명에서는 복수의 δ도프층과 복수의 언도프층을 적층하여 이루어진 활성영역(채널영역)을 δ도프 채널층이라고도 한다.
도 13은 질소의 농도가 1 ×1018atoms·㎝-3의 경우에 있어서의 δ도프층의 프로파일을 상세하게 조사하기 위해서, 쇼트키 다이오드에 대한 C-V법에 의한 캐리어농도측정을 행한 결과를 나타내는 도면이다. C-V법에 의한 측정은 직경이 300㎛인 원형 Ni 쇼트키 전극을 갖는 쇼트키 다이오드에, 바이어스를 0.5V에서 -0.2V까지의 사이와, -0.2V에서 -2V의 사이로 변화시키고, 이것에 중첩하여 미소진폭의 1㎒의 고주파신호를 인가하여 행하였다. 그리고, 도 13에 나타내는 불순물농도의 프로파일은 두께가 10㎚인 δ도프층과 두께가 50㎚인 언도프층을 적층한 것에서 빼낸 δ도프층에 대한 것이다. 도 13에 나타내는 바와 같이, 깊이방향의 농도 프로파일은 거의 상하대칭형이고, 본 발명의 실시예의 에피택셜방법에 의하여, CVD에 의한 에피택셜성장 중의 도핑 메모리효과(도펀트의 잔류효과)를 무시할 수 있는 것을 나타내고 있다. 그리고, C-V법에 의한 δ도프층의 평면적인 캐리어농도는 1.5 ×1012㎝-2이고, 홀계수의 측정에서 얻어진 평면적인 농도 약 2.5 ×1012㎝-2에 비교적 잘 일치하고 있다. 그리고, 이 펄스형상의 프로파일의 반값폭은 12㎚로 형성되어 있고, 현저한 급변성을 나타내고 있다.
도 14는 6H-SiC 기판 중의 δ도프층의 밴드단 광루미네슨스 스펙트럼의 측정결과를 나타내는 도면이다. 이 스펙트럼은 온도 8K 하에서 얻어진 것이고, 여기원으로서 강도 0.5㎽의 He-Cd 레이저가 이용되고 있다. 여기서는, 두께 10㎚의 δ도프층과 두께 50㎚의 언도프층을 적층한 것의 언도프층에서 얻어진 스펙트럼과, 두께 1㎛의 언도프층에서 얻어진 스펙트럼을 비교하고 있다. 도 14에 나타내는 바와 같이, 양쪽의 스펙트럼 패턴이 동일한 파장영역에서 동일한 강도의 발광피크를 갖고 있기 때문에, 양쪽의 불순물농도가 동일함을 알 수 있다. 다시 말하면, δ도프층과 언도프층으로 이루어지는 적층구조 중의 언도프층에는 δ도프층으로부터의 불순물의 확산에 의한 불순물농도의 상승을 거의 볼 수 없고, 거의 원하는 불순물농도 프로파일을 유지하면서 적층되어 있는 것을 알 수 있다. 특필해야 하는 것은 언도프층의 불순물농도가 5 ×1016atoms·㎝-3정도의 낮은 값으로 제어되고 있는 점이다. 즉, 도 4에 나타내는 데이터에서는, 언도프층의 불순물농도가 1017atoms·㎝-3오더인 것처럼 검출되어 있지만, 그것은 SIMS에 의한 측정감도의 한계에 의해 생긴 오차이다. 그리고, PL법을 이용함으로써, 본 발명의 δ도프층과 언도프층을 번갈아 적층하여 얻어지는 활성영역 중의 언도프층의 불순물농도가 5 ×1016atoms·㎝-3정도의 저농도인 것이 확인되었다.
도 15의 (a), (b)는 각각 순서대로 6H-SiC층의 전자이동도의 온도의존성과 전자농도의 온도의존성을 나타내는 데이터이다. 도 5의 (a), (b)에 있어서,표시의 데이터는 두께가 10㎚인 δ도프층(도펀트는 질소)과, 두께가 50㎚인 언도프층을 적층하여 이루어지는 6H-SiC층(샘플 A)에 대한 데이터이다.표시의 데이터는 6H-SiC의 저농도 균일 도프층(1.8 ×1016㎝-3)에 대한 데이터이고,표시의 데이터는 6H-SiC의 고농도 균일 도프층(1.3 ×1018㎝-3)에 대한 데이터이다. 도 15의 (a), (b)에 나타내는 바와 같이, 6H-SiC의 저농도 균일 도프층(1.8 ×1016㎝-3)에서는 불순물농도가 낮기 때문에, 캐리어의 주행시에 캐리어가 불순물로부터 받는 산란이 작아짐으로써, 전자의 이동도가 크다. 한편, 6H-SiC의 고농도 균일 도프층(1.3 ×1018㎝-3)에서는 불순물농도가 높기 때문에, 캐리어의 주행시에 캐리어가 불순물로부터 받는 산란이 커짐으로써, 전자이동도가 작다. 즉, 캐리어농도와 캐리어의 주행특성과는 서로 트레이드오프의 관계에 있다. 그것에 대하여, 샘플 A의 활성영역 중의 δ도프층에 있어서는 고농도 균일 도프층과 같은 정도로 전자농도가 높고, 또한 전자의 이동도가 높은 것을 알 수 있다. 즉, 본 발명의 활성영역은 높은 전자농도를 갖고 있으면서, 높은 전자이동도를 실현할 수 있기 때문에, 다이오드나 트랜지스터의 전자가 주행하는 영역에 알맞은 구조로 되어 있는 것을 알 수 있다. 또, 캐리어가 홀인 경우에도 원리적으로는 전자의 경우와 다르지 않기 때문에, p형의 δ층에서의 홀농도를 높게 하면서 높은 홀이동도를 실현할 수 있다고 생각할 수 있다.
도 16은 상술한 두께가 10㎚인 δ도프층과 두께가 50㎚인 언도프층을 적층하여 이루어지는 활성영역을 갖는 샘플 A와, 두께가 20㎚인 δ도프층과 두께가 100㎚인 언도프층을 적층하여 이루어지는 활성영역을 갖는 샘플 B에서의 전자이동도의 온도의존성을 나타내는 데이터이다. 이 전자이동도의 데이터는 온도 77∼300K의 범위에서 측정되고 있다. 상술한 바와 같이, 샘플 A와 B에서의 δ도프층과 언도프층의 두께의 비를 모두 1:5로 공통화하여 샘플 A, B가 평균적인 불순물농도를 동일하게 하고 있음에도 불구하고, 도 16에 나타내는 바와 같이, 샘플 A에서의 전자이동도는 샘플 B에서의 전자이동도에 비하여 큰 것을 알 수 있다. 특히, 저온영역에서는 샘플 B에서의 전자이동도는 온도가 낮아짐에 따라서, 이온화된 불순물에 의한 산란 때문에 저하되고 있지만, 샘플 A에서는 온도가 낮아져도 높은 전자이동도가 유지되어 있는 것이 나타나 있다.
도 17의 (a), (b)는 두께가 10㎚인 δ도프층을 갖는 샘플 A에서의 전도대단의 밴드구조를 시뮬레이션한 결과를 나타내는 도면 및 캐리어농도분포를 시뮬레이션한 결과를 나타내는 도면이다. 도 18의 (a), (b)는 두께가 20㎚의 δ도프층을 갖는 샘플 B에서의 전도대단의 밴드구조를 시뮬레이션한 결과를 나타내는 도면 및 캐리어농도분포를 시뮬레이션한 결과를 나타내는 도면이다. 도 17의 (a), 도 18의 (a)에 나타내는 바와 같이, δ도프층에 대하여 직교하는 단면에서는, 전자는 양으로 대전된 도너층에 의해서 끼워진 V형의 쿨롱포텐셜(양자웰)에 갇히게 되어, 이 웰 내에서 양자상태가 형성된다. 전자의 실효질량은 1.1이고, 6H-SiC층의 비유전율은 9.66이다. 언도프층에 이용되는 6H-SiC층의 백그라운드의 캐리어농도는 5×1015㎝-3이고, n형 δ도프층의 캐리어농도는 1 ×1018㎝-3이다.
도 17의 (b)에 나타내는 바와 같이, 두께가 10㎚의 δ도프층(샘플 A)에서는 2차원 전자가 2개의 δ도프층에 의해서 끼워진 언도프층으로까지 넓게 분포되어 있고, 전자농도가 2 ×1016㎝-3이상의 영역은 계면으로부터 25㎚의 범위이다. 즉, 도 5의 (a)에 있어서, 모식적으로 그려져 있는 캐리어의 분포상태와 일치하고 있고, 캐리어가 δ도프층으로부터 언도프층으로까지 침투하고 있는 것을 알 수 있다.
한편, 도 18의 (b)에 나타내는 바와 같이, 두께가 20㎚의 두꺼운 δ도프층(샘플 B)에서는 전자의 파동함수에 따라서 규정되는 캐리어의 존재확률이 높은 영역과, 이온화산란 중심을 갖는 δ도프층이 강하게 오버랩하고 있고, 전자농도가 2×1016㎝-3이상의 영역은 계면으로부터 11㎚의 범위이다. 즉, 캐리어의 δ도프층으로부터 언도프층으로의 침투가 비교적 적은 것을 알 수 있다.
-제 2 실험예-
제 2 실험예에서는 제 1 실험예에서 나타난 바와 같은 높은 전자의 이동도를 나타내는 δ도프층을 갖는 활성영역을 MESFET의 채널영역으로서 이용하는 예에 대해서 설명한다.
도 19는 본 실험예에서의 MESFET의 구조를 모식적으로 나타내는 단면도이다. 도 19에 나타내는 바와 같이, 본 실험예에서 이용한 MESFET는 6H-SiC 기판(주면이 (0001)면)과, 6H-SiC 기판 위에 에피택셜성장된 두께가 약 3㎛의 하지 언도프 SiC층과, 하지 언도프층 위에 에피택셜성장된 두께가 10㎚의 δ도프층(불순물인 질소의 농도가 약 1 ×1018atoms·㎝-3)과, 두께가 50㎚의 언도프층을 각각 5층씩 적층하여 이루어지는 활성영역과, 활성영역의 중앙부 위에 설치된 Ni 게이트전극과, 활성영역의 양단부에 Ni 게이트전극을 끼워 설치된 2개의 n+ SiC층(소스·드레인영역)과, 각 n+ SiC층 위에 형성된 Ni 소스전극 및 Ni 드레인전극을 구비하고 있다. 활성영역의 최상부는 언도프층이고, 최상의 언도프층은 Ni 게이트전극과 쇼트키 접촉하고 있다. 한편, n+ SiC층과 Ni 소스전극 및 Ni 드레인전극과는 오옴 접촉하고 있다. Ni 게이트전극의 게이트길이는 약 2㎛이고, Ni 소스전극-Ni 드레인전극간의 거리는 약 5㎛이며, 게이트폭은 약 5㎛이다.
여기서, MESFET의 작성공정에서는, n+ SiC층과 Ni 소스전극 및 Ni 드레인전극의 오옴 접촉상태는 Ni 전극형성 후에 1000℃, 5분간의 어닐링을 실시함으로써 형성된다. TLM법(transmission line method)에 의해서 측정된 오옴접촉의 저항값은, 예를 들면 약 1 ×10-5Ω㎝이다. 리세스 게이트구조는 n+ SiC층을 CF4, O2를 이용한 플라즈마 리액티브 이온에칭(RIE)에 의해서 패터닝함으로써 형성되어 있다. 이 때, CF4의 유량은 15sccm(≒0.015 l/min)이고, O2의 유량은 15sccm(≒0.015 l/min)이며, 압력은 50mTorr(≒6.67Pa)이다. 에치레이트는, 예를 들면 고주파입력을 80W 정도로 하고 15㎚/min 정도까지 작게 함으로써, 이온충격에 의한 SiC층의 표면부의 손상을 저감할 수 있다.
도 20은 본 실험예에서 작성한 MESFET의 I-V 특성을 나타내는 도면이다. 도 20에 있어서, 횡축은 드레인-소스간의 전압을 나타내고, 종축은 드레인-소스간의 전류를 나타내고 있으며, 게이트-소스간 전압 Vgs를 파라미터로 하고 있다. 게이트-소스간 전압이 0V이고 드레인-소스간 전압이 100V일 때, 외인성 상호컨덕턴스는 15mS/㎜이고(S=1/Ω), 드레인전류밀도는 96mA/㎜이다. δ도프 채널층을 갖는 FET의 게이트길이를 0.5㎛로 하면, 외인성 상호컨덕턴스는 이상적으로는 60mS/㎜이다. 즉, 본 실험예에 관한 δ도프 채널층을 구비한 FET의 채널이동도는 일반적인 6H-SiC계 MESFET의 채널이동도보다도 큰 것을 알 수 있다. 그리고, MESFET의 전력 P는 식
P = Vdsmax·Idsmax
에 의해 나타나기 때문에, 본 실험예의 MESFET가 파워 장치에 적당한 것을 알 수있다.
또한, 도 20에서 게이트-소스간 전압을 -12V로 하면, 드레인-소스간 브레이크다운전압은 적어도 150V 이상인 것을 알 수 있다. 도 20에는 나타나 있지 않지만, 게이트-소스간 전압이 -12V일 때의 드레인-소스간 브레이크다운전압은 약 200V였다. 즉, 본 실험예에서의 MESFET의 소위 내압값은 150∼200V 정도이다.
도 21은 본 실험예의 MESFET의 역방향 게이트전류의 역방향 게이트-소스간 전압의존성을 나타내는 데이터이다. 도 21에 나타내는 바와 같이, 역방향의 평균 게이트전류가 1mA/㎜일 때의 게이트-소스간의 역전압으로서 정의되는 게이트 브레이크다운전압은 약 140V이다. 그리고, 쇼트키 장벽의 높이는 1.2eV이고, n값은 1.1이다. 이상의 결과는 본 실시예에 관한 δ도프 채널층을 갖는 MESFET가 높은 브레이크다운전압과 높은 상호컨덕턴스를 갖고 있는 것을 나타내고 있다.
이상의 실험예나 다른 시뮬레이션 데이터 등을 종합하면, 고농도 도프층(δ도프층)의 두께는 SiC층을 이용하는 경우에는, 1 모노레이어(10 옹스트롬 정도) 이상이고 20㎚ 미만인 것이 바람직한 것을 알 수 있었다. 또한, 저농도 도프층(언도프층을 포함한다)의 두께는 약 10㎚ 이상이고 약 100㎚ 이하인 것이 바람직하다. 이들 고농도 도프층과 저농도 도프층의 두께는 각각 이들을 이용하여 형성되는 능동소자(다이오드, 트랜지스터 등)의 종류나 목적에 따라서 적절히 선택할 수 있다.
또한, SiC층 이외의 반도체층, 예를 들면 GaAs층, AlGaAs층, GaN층, AlGaN층, SiGe층, SiGeC층 등의 경우에는, 고농도 도프층(δ도프층)의 두께는 그 재료에 따라서 적정한 두께가 정해진다. 예를 들면, GaAs층을 이용하는 경우에는, 1 모노레이어의 δ도프층을 설치할 수 있다. 일반적으로는, 캐리어의 공급을 적정히 유지할 수 있기만 하면, 동일한 두께에서 내압값을 향상시키기 위해서는, 고농도 도프층(δ도프층)의 두께는 얇을수록 좋다고 할 수 있다.
본 발명의 반도체장치는 전자기기에 탑재되는 쇼트키 다이오드, MESFET, MOSFET, IGBT, DMOS 장치 등의 장치, 특히 고주파신호를 취급하는 장치나 파워 장치에 이용된다.

Claims (12)

  1. 기판 위에 능동소자의 일부로서 기능하는 활성영역을 설치하여 이루어지는 반도체장치에 있어서,
    상기 활성영역은,
    상기 기판 위에 설치되고, 캐리어주행영역으로서 기능하는 적어도 하나의 제 1 반도체층과,
    상기 제 1 반도체층보다도 고농도의 캐리어용 불순물을 포함하여 상기 제 1 반도체층보다도 막두께가 얇고 양자효과에 의한 상기 제 1 반도체층으로의 캐리어의 침투가 가능한 적어도 하나의 제 2 반도체층을 적층하여 구성되어 있는 것을 특징으로 하는 반도체장치.
  2. 제 1항에 있어서,
    상기 제 1 및 제 2 반도체층은 각각 복수개 설치되고, 또한 번갈아 적층되어 있는 것을 특징으로 하는 반도체장치.
  3. 제 1항 또는 제 2항에 있어서,
    상기 제 1 반도체층에서의 캐리어용 불순물농도는 1 ×1017atoms·㎝-3미만이고,
    상기 제 2 반도체층에서의 캐리어용 불순물농도는 1017atoms·㎝-3이상인 것을 특징으로 하는 반도체장치.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 기판 및 활성영역은 SiC, GaN 및 GaAs 중에서 선택되는 어느 하나의 재료에 의해 구성되어 있는 것을 특징으로 하는 반도체장치.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 활성영역 중의 제 1 및 제 2 반도체층은 서로 공통의 재료에 의해 구성되어 있는 것을 특징으로 하는 반도체장치.
  6. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 제 2 반도체층은 SiC층이고,
    상기 제 2 반도체층의 두께는 1 모노레이어 이상이고 20㎚ 미만인 것을 특징으로 하는 반도체장치.
  7. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 제 1 반도체층은 SiC층이고,
    상기 제 1 반도체층의 두께는 약 10㎚ 이상이고 약 100㎚ 이하인 것을 특징으로 하는 반도체장치.
  8. 제 1항 내지 제 7항 중 어느 한 항에 있어서,
    상기 기판은 고농도의 불순물을 포함하는 반도체층이고,
    상기 활성영역의 최상부는 상기 제 1 반도체층에 의해 구성되어 있고,
    상기 활성영역의 최상부의 제 1 반도체층의 윗면의 일부에 쇼트키 접촉하는 쇼트키 전극과,
    상기 기판의 일부에 오옴 접촉하는 오옴전극을 추가로 구비하고 있는 것을 특징으로 하는 반도체장치.
  9. 제 1항 내지 제 7항 중 어느 한 항에 있어서,
    상기 활성영역의 제 1 반도체층 및 제 2 반도체층의 각 제 1 측면에 쇼트키 접촉하는 쇼트키 전극과,
    상기 활성영역의 제 1 반도체층 및 제 2 반도체층의 상기 각 제 1 측면과는 어느 정도 간격을 둔 각 제 2 측면에 접속되는 전극을 추가로 구비하고 있는 것을 특징으로 하는 반도체장치.
  10. 제 9항에 있어서,
    상기 활성영역의 제 1 반도체층 및 제 2 반도체층의 상기 각 제 1 측면과는 어느 정도 간격을 둔 영역에 고농도의 불순물을 도입하여 형성된 인출용 도프층을추가로 구비하고,
    상기 전극은 상기 인출용 도프층에 오옴 접촉하고 있는 것을 특징으로 하는 반도체장치.
  11. 제 1항 내지 제 7항 중 어느 한 항에 있어서,
    상기 활성영역의 최상부는 상기 제 1 반도체층에 의해 구성되어 있고,
    상기 활성영역의 최상부의 제 1 반도체층의 윗면의 일부에 쇼트키 접촉하는 쇼트키 게이트전극과,
    상기 활성영역 위에 상기 쇼트키 게이트전극을 끼워 설치되고, 상기 활성영역에 접속되는 소스·드레인전극을 추가로 구비하고 있는 것을 특징으로 하는 반도체장치.
  12. 제 11항에 있어서,
    상기 활성영역 위에 상기 쇼트키 게이트전극을 끼워 설치되고, 고농도의 불순물을 포함하는 2개의 제 3 반도체층을 추가로 구비하고,
    상기 소스·드레인전극은 상기 제 3 반도체층에 오옴 접촉하고 있는 것을 특징으로 하는 반도체장치.
KR1020017014049A 2000-03-03 2000-11-20 반도체 장치 KR100655022B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00058964 2000-03-03
JP2000058964 2000-03-03
PCT/JP2000/008155 WO2001067521A1 (fr) 2000-03-03 2000-11-20 Dispositif a semiconducteur

Publications (2)

Publication Number Publication Date
KR20020010632A true KR20020010632A (ko) 2002-02-04
KR100655022B1 KR100655022B1 (ko) 2006-12-07

Family

ID=18579479

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017014049A KR100655022B1 (ko) 2000-03-03 2000-11-20 반도체 장치

Country Status (10)

Country Link
US (2) US6690035B1 (ko)
EP (1) EP1189287B1 (ko)
JP (1) JP3527496B2 (ko)
KR (1) KR100655022B1 (ko)
CN (1) CN1181561C (ko)
AT (1) ATE355615T1 (ko)
AU (1) AU1416601A (ko)
DE (1) DE60033656T2 (ko)
TW (1) TW473843B (ko)
WO (1) WO2001067521A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180127172A (ko) 2017-05-19 2018-11-28 에누티에누 가부시기가이샤 3상 교류용 절연형 스위칭 전원
KR20180127173A (ko) 2017-05-19 2018-11-28 에누티에누 가부시기가이샤 3상 교류용 절연형 스위칭 전원
KR20190000777A (ko) 2017-06-23 2019-01-03 에누티에누 가부시기가이샤 3상 교류용 절연형 스위칭 전원

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6690035B1 (en) 2000-03-03 2004-02-10 Matsushita Electric Industrial Co., Ltd. Semiconductor device having an active region of alternating layers
US6686616B1 (en) 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
WO2002061842A1 (fr) * 2001-01-31 2002-08-08 Matsushita Electric Industrial Co., Ltd. Film cristallin a semi-conducteurs
JP2002252233A (ja) * 2001-02-22 2002-09-06 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6906350B2 (en) * 2001-10-24 2005-06-14 Cree, Inc. Delta doped silicon carbide metal-semiconductor field effect transistors having a gate disposed in a double recess structure
EP1306890A2 (en) 2001-10-25 2003-05-02 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate and device comprising SiC and method for fabricating the same
JP2003234301A (ja) * 2001-10-25 2003-08-22 Matsushita Electric Ind Co Ltd 半導体基板、半導体素子及びその製造方法
US6897495B2 (en) * 2001-10-31 2005-05-24 The Furukawa Electric Co., Ltd Field effect transistor and manufacturing method therefor
WO2003050849A2 (en) * 2001-12-06 2003-06-19 Hrl Laboratories, Llc High power-low noise microwave gan heterojunction field effet transistor
US7919791B2 (en) * 2002-03-25 2011-04-05 Cree, Inc. Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same
ATE538497T1 (de) 2002-04-30 2012-01-15 Cree Inc Hochspannungsschaltbauelemente und prozess zu ihrer herstellung
DE10250889B4 (de) * 2002-10-31 2006-12-07 Advanced Micro Devices, Inc., Sunnyvale Verbesserte SiC-Barrierenschicht für eine Kupfermetallisierungsschicht mit einem Dielektrikum mit kleinem ε und Verfahren zur Herstellung derselben
US6956239B2 (en) 2002-11-26 2005-10-18 Cree, Inc. Transistors having buried p-type layers beneath the source region
JP4469139B2 (ja) * 2003-04-28 2010-05-26 シャープ株式会社 化合物半導体ｆｅｔ
US7253015B2 (en) * 2004-02-17 2007-08-07 Velox Semiconductor Corporation Low doped layer for nitride-based semiconductor device
DE102005013894B4 (de) * 2004-06-30 2010-06-17 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung erzeugender Halbleiterchip und Verfahren zu dessen Herstellung
US7265399B2 (en) 2004-10-29 2007-09-04 Cree, Inc. Asymetric layout structures for transistors and methods of fabricating the same
US7348612B2 (en) 2004-10-29 2008-03-25 Cree, Inc. Metal-semiconductor field effect transistors (MESFETs) having drains coupled to the substrate and methods of fabricating the same
JP4594760B2 (ja) * 2005-02-09 2010-12-08 株式会社東芝 個体認証装置
US8203185B2 (en) 2005-06-21 2012-06-19 Cree, Inc. Semiconductor devices having varying electrode widths to provide non-uniform gate pitches and related methods
DE102005046706B4 (de) 2005-09-29 2007-07-05 Siced Electronics Development Gmbh & Co. Kg JBS-SiC-Halbleiterbauelement
US7402844B2 (en) 2005-11-29 2008-07-22 Cree, Inc. Metal semiconductor field effect transistors (MESFETS) having channels of varying thicknesses and related methods
JP2007208036A (ja) * 2006-02-02 2007-08-16 Sanken Electric Co Ltd 半導体素子
JP2007305609A (ja) * 2006-04-10 2007-11-22 Matsushita Electric Ind Co Ltd 半導体装置
US7655542B2 (en) * 2006-06-23 2010-02-02 Applied Materials, Inc. Methods and apparatus for depositing a microcrystalline silicon film for photovoltaic device
US7989843B2 (en) * 2006-08-25 2011-08-02 National Institute For Materials Science Semiconductor and method for producing the same
US7646043B2 (en) 2006-09-28 2010-01-12 Cree, Inc. Transistors having buried p-type layers coupled to the gate
JP5022683B2 (ja) * 2006-11-30 2012-09-12 株式会社東芝 半導体装置の製造方法
US20080138955A1 (en) * 2006-12-12 2008-06-12 Zhiyuan Ye Formation of epitaxial layer containing silicon
US7582515B2 (en) * 2007-01-18 2009-09-01 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
US8203071B2 (en) * 2007-01-18 2012-06-19 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
US20080173350A1 (en) * 2007-01-18 2008-07-24 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
US20080223440A1 (en) * 2007-01-18 2008-09-18 Shuran Sheng Multi-junction solar cells and methods and apparatuses for forming the same
US20080245414A1 (en) * 2007-04-09 2008-10-09 Shuran Sheng Methods for forming a photovoltaic device with low contact resistance
US7875486B2 (en) * 2007-07-10 2011-01-25 Applied Materials, Inc. Solar cells and methods and apparatuses for forming the same including I-layer and N-layer chamber cleaning
US20110001142A1 (en) * 2007-07-17 2011-01-06 Sumitomo Eleclectric Industries, Ltd. Method for manufacturing electronic device, method for manufacturing epitaxial substrate, iii nitride semiconductor element and gallium nitride epitaxial substrate
JP2009088223A (ja) * 2007-09-28 2009-04-23 Hitachi Cable Ltd 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
JP4309967B2 (ja) * 2007-10-15 2009-08-05 パナソニック株式会社 半導体装置およびその製造方法
US20090104733A1 (en) * 2007-10-22 2009-04-23 Yong Kee Chae Microcrystalline silicon deposition for thin film solar applications
US20090130827A1 (en) * 2007-11-02 2009-05-21 Soo Young Choi Intrinsic amorphous silicon layer
CN101842875A (zh) * 2007-11-02 2010-09-22 应用材料股份有限公司 在沉积处理间实施的等离子处理
US8076222B2 (en) * 2008-02-11 2011-12-13 Applied Materials, Inc. Microcrystalline silicon thin film transistor
US7833885B2 (en) 2008-02-11 2010-11-16 Applied Materials, Inc. Microcrystalline silicon thin film transistor
US8497527B2 (en) * 2008-03-12 2013-07-30 Sensor Electronic Technology, Inc. Device having active region with lower electron concentration
FR2934716B1 (fr) * 2008-07-31 2010-09-10 Commissariat Energie Atomique Diode electroluminescente en materiau semiconducteur et son procede de fabrication
JP5506258B2 (ja) * 2008-08-06 2014-05-28 キヤノン株式会社 整流素子
US8895842B2 (en) * 2008-08-29 2014-11-25 Applied Materials, Inc. High quality TCO-silicon interface contact structure for high efficiency thin film silicon solar cells
US20100059110A1 (en) * 2008-09-11 2010-03-11 Applied Materials, Inc. Microcrystalline silicon alloys for thin film and wafer based solar applications
DE102008042035A1 (de) * 2008-09-12 2010-03-18 Robert Bosch Gmbh Halbleiteranordnung sowie Verfahren zum Herstellen einer Halbleiteranordnung
US20110114177A1 (en) * 2009-07-23 2011-05-19 Applied Materials, Inc. Mixed silicon phase film for high efficiency thin film silicon solar cells
WO2011046664A2 (en) * 2009-10-15 2011-04-21 Applied Materials, Inc. A barrier layer disposed between a substrate and a transparent conductive oxide layer for thin film silicon solar cells
JP5075280B2 (ja) 2009-10-23 2012-11-21 パナソニック株式会社 半導体装置およびその製造方法
US20110126875A1 (en) * 2009-12-01 2011-06-02 Hien-Minh Huu Le Conductive contact layer formed on a transparent conductive layer by a reactive sputter deposition
US20110232753A1 (en) * 2010-03-23 2011-09-29 Applied Materials, Inc. Methods of forming a thin-film solar energy device
JP5370279B2 (ja) * 2010-06-11 2013-12-18 豊田合成株式会社 ｎ型ＩＩＩ族窒化物半導体の製造方法
WO2011160004A1 (en) * 2010-06-18 2011-12-22 Cambridge Nanotech Inc. Method and apparatus for precursor delivery
WO2012032735A1 (ja) 2010-09-06 2012-03-15 パナソニック株式会社 半導体装置およびその製造方法
JP5075959B2 (ja) * 2010-09-14 2012-11-21 株式会社東芝 抵抗変化メモリ
KR20120032258A (ko) * 2010-09-28 2012-04-05 삼성엘이디 주식회사 질화갈륨계 반도체소자 및 그 제조방법
US8318550B2 (en) 2011-04-08 2012-11-27 Micron Technology, Inc. Multilayer select devices and methods related thereto
WO2013009505A2 (en) 2011-07-13 2013-01-17 Applied Materials, Inc. Methods of manufacturing thin film transistor devices
US8866147B2 (en) * 2011-12-22 2014-10-21 Avogy, Inc. Method and system for a GaN self-aligned vertical MESFET
CN103828061B (zh) 2011-10-07 2018-02-13 应用材料公司 使用氩气稀释来沉积含硅层的方法
WO2014031119A1 (en) 2012-08-23 2014-02-27 National University Corporation Tokyo University Of Agriculture And Technology Highly transparent aluminum nitride single crystalline layers and devices made therefrom
JP5577478B1 (ja) 2012-10-30 2014-08-20 パナソニック株式会社 半導体装置
US9293627B1 (en) * 2012-12-03 2016-03-22 Sandia Corporation Sub-wavelength antenna enhanced bilayer graphene tunable photodetector
EP2951869A1 (en) 2013-01-29 2015-12-09 Hexatech Inc. Optoelectronic devices incorporating single crystalline aluminum nitride substrate
US9748409B2 (en) * 2013-03-14 2017-08-29 Hexatech, Inc. Power semiconductor devices incorporating single crystalline aluminum nitride substrate
US9530708B1 (en) 2013-05-31 2016-12-27 Hrl Laboratories, Llc Flexible electronic circuit and method for manufacturing same
US8975641B1 (en) * 2013-08-26 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having an ohmic contact by gradient layer and method of making the same
US9865714B2 (en) * 2016-04-06 2018-01-09 International Business Machines Corporation III-V lateral bipolar junction transistor
US11670637B2 (en) * 2019-02-19 2023-06-06 Intel Corporation Logic circuit with indium nitride quantum well
CN112398003B (zh) * 2019-08-19 2023-01-06 朗美通日本株式会社 调制掺杂半导体激光器及其制造方法
CN112713199B (zh) * 2019-10-25 2022-10-11 株洲中车时代电气股份有限公司 碳化硅肖特基二极管及其制备方法
CN112750896B (zh) * 2019-10-31 2022-08-16 株洲中车时代电气股份有限公司 碳化硅肖特基二极管及其制备方法
JP7187620B1 (ja) * 2021-07-13 2022-12-12 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びＳｉＣエピタキシャルウェハの製造方法
WO2023162521A1 (ja) * 2022-02-22 2023-08-31 ローム株式会社 窒化物半導体装置およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2077474B1 (ko) * 1969-12-24 1973-10-19 Labo Electronique Physique
JPS54132173A (en) * 1978-04-05 1979-10-13 Fuji Electric Co Ltd Schottky barrier diode
US4882609A (en) 1984-11-19 1989-11-21 Max-Planck Gesellschaft Zur Forderung Der Wissenschafter E.V. Semiconductor devices with at least one monoatomic layer of doping atoms
JP2586053B2 (ja) * 1987-09-25 1997-02-26 日本電気株式会社 電界効果トランジスタ
JPH0513446A (ja) * 1991-07-08 1993-01-22 Nippondenso Co Ltd 化合物半導体装置
US5488237A (en) 1992-02-14 1996-01-30 Sumitomo Electric Industries, Ltd. Semiconductor device with delta-doped layer in channel region
CA2113336C (en) * 1993-01-25 2001-10-23 David J. Larkin Compound semi-conductors and controlled doping thereof
JPH06310536A (ja) 1993-02-22 1994-11-04 Sumitomo Electric Ind Ltd 電界効果トランジスタおよびその製造方法
US5493136A (en) 1993-02-22 1996-02-20 Sumitomo Electric Industries, Ltd. Field effect transistor and method of manufacturing the same
JPH06349860A (ja) * 1993-06-08 1994-12-22 Hitachi Ltd 半導体装置
US6388272B1 (en) * 1996-03-07 2002-05-14 Caldus Semiconductor, Inc. W/WC/TAC ohmic and rectifying contacts on SiC
JP3154939B2 (ja) * 1996-04-24 2001-04-09 松下電子工業株式会社 電界効果型トランジスタ
JP3442668B2 (ja) * 1998-10-23 2003-09-02 カナレ電気株式会社 量子波干渉層を有した電界効果トランジスタ
US6690035B1 (en) 2000-03-03 2004-02-10 Matsushita Electric Industrial Co., Ltd. Semiconductor device having an active region of alternating layers
EP1684359A3 (en) * 2000-05-31 2006-10-25 Matsushita Electrical Industrial Co., Ltd Misfet

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180127172A (ko) 2017-05-19 2018-11-28 에누티에누 가부시기가이샤 3상 교류용 절연형 스위칭 전원
KR20180127173A (ko) 2017-05-19 2018-11-28 에누티에누 가부시기가이샤 3상 교류용 절연형 스위칭 전원
KR20190000777A (ko) 2017-06-23 2019-01-03 에누티에누 가부시기가이샤 3상 교류용 절연형 스위칭 전원

Also Published As

Publication number Publication date
ATE355615T1 (de) 2006-03-15
EP1189287B1 (en) 2007-02-28
AU1416601A (en) 2001-09-17
CN1181561C (zh) 2004-12-22
DE60033656D1 (de) 2007-04-12
WO2001067521A1 (fr) 2001-09-13
CN1349663A (zh) 2002-05-15
KR100655022B1 (ko) 2006-12-07
US20040217375A1 (en) 2004-11-04
EP1189287A1 (en) 2002-03-20
TW473843B (en) 2002-01-21
US6989553B2 (en) 2006-01-24
DE60033656T2 (de) 2007-06-21
EP1189287A4 (en) 2003-05-21
JP3527496B2 (ja) 2004-05-17
US6690035B1 (en) 2004-02-10

Similar Documents

Publication Publication Date Title
KR100655022B1 (ko) 반도체 장치
KR100708028B1 (ko) 엠아이에스에프이티
US6580125B2 (en) Semiconductor device and method for fabricating the same
US7838904B2 (en) Nitride based semiconductor device with concave gate region
JP5064824B2 (ja) 半導体素子
JP5492919B2 (ja) 半導体装置
US11735654B2 (en) Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device
JP5587564B2 (ja) 電界効果トランジスタおよび電界効果トランジスタの製造方法
EP2003686A2 (en) Field effect transistor
JP2021114496A (ja) 縦型窒化物半導体トランジスタ装置
CN106920833A (zh) 半导体器件及其制造方法
CN114664934B (zh) 一种含有场板的dmos晶体管及其制作方法
CN115172463A (zh) 一种具有垂直保护环结构的垂直型ⅲ族氮化物功率半导体器件结构及其制备方法
KR101457390B1 (ko) 질화물 반도체 소자의 제조방법
CN111180398A (zh) 一种氧化镓场效应晶体管及其制备方法
RU2761051C1 (ru) Способ изготовления межприборной изоляции мощных нитридгаллиевых транзисторов
US20210399120A1 (en) High electron mobility transistor and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091123

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee