JP7187620B1 - ＳｉＣエピタキシャルウェハ及びＳｉＣエピタキシャルウェハの製造方法 - Google Patents

ＳｉＣエピタキシャルウェハ及びＳｉＣエピタキシャルウェハの製造方法 Download PDF

Info

Publication number
JP7187620B1
JP7187620B1 JP2021115760A JP2021115760A JP7187620B1 JP 7187620 B1 JP7187620 B1 JP 7187620B1 JP 2021115760 A JP2021115760 A JP 2021115760A JP 2021115760 A JP2021115760 A JP 2021115760A JP 7187620 B1 JP7187620 B1 JP 7187620B1
Authority
JP
Japan
Prior art keywords
layer
sic
nitrogen concentration
less
sic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021115760A
Other languages
English (en)
Other versions
JP2023012239A (ja
Inventor
翼 塩野
雄一郎 馬渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko KK
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2021115760A priority Critical patent/JP7187620B1/ja
Priority to CN202410004688.4A priority patent/CN117832061A/zh
Priority to CN202210812815.4A priority patent/CN115621113B/zh
Priority to US17/862,933 priority patent/US20230026927A1/en
Priority to JP2022189408A priority patent/JP7216248B1/ja
Application granted granted Critical
Publication of JP7187620B1 publication Critical patent/JP7187620B1/ja
Publication of JP2023012239A publication Critical patent/JP2023012239A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】エピタキシャル層の総厚及びドリフト層の厚みを測定できる、ＳｉＣエピタキシャルウェハ及びその製造方法を得ることを目的とする。【解決手段】このＳｉＣエピタキシャルウェハは、ＳｉＣ基板と、前記ＳｉＣ基板上に積層されたエピタキシャル層と、を備え、前記エピタキシャル層は、前記ＳｉＣ基板側から順に第１層、第２層、第３層を有し、前記ＳｉＣ基板の窒素濃度は、６．０×１０１８ｃｍ－３以上１．５×１０１９ｃｍ－３以下であり、前記第１層の窒素濃度は、１．０×１０１７ｃｍ－３以上１．５×１０１８ｃｍ－３以下であり、前記第２層の窒素濃度は、１．０×１０１８ｃｍ－３以上５．０×１０１８ｃｍ－３以下であり、前記第３層の窒素濃度は、５．０×１０１３ｃｍ－３以上１．０×１０１７ｃｍ－３以下である。【選択図】図１

Description

本発明は、ＳｉＣエピタキシャルウェハ及びＳｉＣエピタキシャルウェハの製造方法
に関する。
炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に比べて絶縁破壊電界が１桁大きく、バンドギャップが３倍大きく、熱伝導率が３倍程度高い。炭化珪素（ＳｉＣ）は、パワーデバイス、高周波デバイス、高温動作デバイス等への応用が期待されている。
ＳｉＣデバイスの実用化の促進には、高品質のＳｉＣエピタキシャルウェハ、及び高品質のエピタキシャル成長技術の確立が求められている。
ＳｉＣデバイスは、ＳｉＣエピタキシャルウェハに形成される。ＳｉＣエピタキシャルウェハは、ＳｉＣ基板と、ＳｉＣ基板上に積層されたエピタキシャル層と、を備える。ＳｉＣ基板は、昇華再結晶法等で成長させたＳｉＣのバルク単結晶から加工して得られる。エピタキシャル層は、化学的気相成長法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）等によって作製され、デバイスの活性領域となる。
ＳｉＣエピタキシャルウェハにおいて、ＳｉＣデバイスに致命的な欠陥を引き起こすデバイスキラー欠陥の一つとして、基底面転位（Ｂａｓａｌ ｐｌａｎｅ ｄｉｓｌｏｃａｔｉｏｎ：ＢＰＤ）が知られている。たとえば、バイポーラデバイスに順電流を印加すると、ＢＰＤを基点として積層欠陥が拡張し、高抵抗な積層欠陥となる。デバイス内に生じた高抵抗部は、デバイスの信頼性を低下させる。ＢＰＤは、その近傍で少数キャリアが再結合すると積層欠陥を形成しながら拡張する性質がある。
例えば、特許文献１～３には、ＳｉＣ基板とデバイスが形成される半導体層との間に、基板と同程度又はそれ以上の高濃度の不純物を含むバッファ層を形成することが記載されている。バッファ層は、ＢＰＤが拡張し積層欠陥となることを抑制する。
特許第６６２７９３８号公報 特許第６３５１８７４号公報 特許第５６８７４２２号公報
ＳｉＣデバイスの作製において、エピタキシャル層の膜厚は重要な情報である。エピタキシャル層の測定膜厚と実膜厚とが異なると、プロセス過程でトラブルの原因となる場合がある。エピタキシャル層の膜厚は、例えば、フーリエ変換赤外分光（ＦＴ－ＩＲ）法で測定できる。ＦＴ－ＩＲは、表面反射と界面反射との干渉波形からフーリエ変換により膜厚を測定する。界面が複数ある場合、複数の干渉波形が生じる。干渉波形同士が重なると、所望の干渉波形を分離できず、所望の膜厚を測定することができない。例えば、ＳｉＣ基板とデバイスが形成される半導体層との間に、高濃度の不純物を含むバッファ層を形成すると、エピタキシャル層の総厚を正確に測定できない場合がある。
本発明は上記問題に鑑みてなされたものであり、エピタキシャル層の総厚及びドリフト層の厚みを測定できる、ＳｉＣエピタキシャルウェハ及びその製造方法を得ることを目的とする。
本発明は、上記課題を解決するため、以下の手段を提供する。
（１）第１の態様にかかるＳｉＣエピタキシャルウェハは、ＳｉＣ基板と、前記ＳｉＣ基板上に積層されたエピタキシャル層と、を備え、前記エピタキシャル層は、前記ＳｉＣ基板側から順に第１層、第２層、第３層を有し、前記ＳｉＣ基板の窒素濃度は、６．０×１０１８ｃｍ－３以上１．５×１０１９ｃｍ－３以下であり、前記第１層の窒素濃度は、１．０×１０１７ｃｍ－３以上１．５×１０１８ｃｍ－３以下であり、前記第２層の窒素濃度は、１．０×１０１８ｃｍ－３以上５．０×１０１８ｃｍ－３以下であり、前記第３層の窒素濃度は、５．０×１０１３ｃｍ－３以上１．０×１０１７ｃｍ－３以下である。
（２）上記態様にかかるＳｉＣエピタキシャルウェハにおいて、前記第２層の膜厚は、２．０μｍ以上であってもよい。
（３）上記態様にかかるＳｉＣエピタキシャルウェハにおいて、前記第１層の膜厚は、０．２μｍ以上２．０μｍ以下であってもよい。
（４）第２の態様にかかるＳｉＣエピタキシャルウェハの製造方法は、窒素濃度が６．０×１０１８ｃｍ－３以上１．５×１０１９ｃｍ－３以下のＳｉＣ基板上に、窒素濃度が１．０×１０１７ｃｍ－３以上１．５×１０１８ｃｍ－３以下の第１層を積層する工程と、前記第１層上に、窒素濃度が１．０×１０１８ｃｍ－３以上５．０×１０１８ｃｍ－３以下の第２層を積層する工程と、前記第２層上に、窒素濃度が５．０×１０１３ｃｍ－３以上１．０×１０１７ｃｍ－３以下の第３層を積層する工程と、を有する。
上記態様にかかるＳｉＣエピタキシャルウェハは、エピタキシャル層の総厚及びドリフト層の厚みを測定できる。
第１実施形態に係るＳｉＣエピタキシャルウェハの断面図である。 ＦＴ－ＩＲの測定原理を示す図である。 各層の窒素濃度を制御しなかった場合（比較例）におけるＦＴ－ＩＲ測定結果である。 実施例１におけるＳｉＣエピタキシャルウェハにおける膜厚測定箇所の模式図である。
以下、本実施形態について、図を適宜参照しながら詳細に説明する。以下の説明で用いる図面は、本発明の特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際とは異なっていることがある。以下の説明において例示される材質、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
図１は、第１実施形態に係るＳｉＣエピタキシャルウェハ１００の断面図である。ＳｉＣエピタキシャルウェハ１００は、ＳｉＣ基板１０とエピタキシャル層２０とを有する。
ＳｉＣ基板１０は、例えば、ＳｉＣインゴットから切り出されたものである。ＳｉＣインゴットは、例えば、昇華法を用いてＳｉＣ種結晶上に成長する。ＳｉＣ基板１０は、例えば、（０００１）から＜１１－２０＞方向にオフセット角を有する面を成長面とする。
ＳｉＣ基板１０は、不純物がドーピングされている。不純物は、例えば、窒素である。ＳｉＣ基板１０の窒素濃度は、６．０×１０１８ｃｍ－３以上１．５×１０１９ｃｍ－３以下である。ＳｉＣ基板１０の窒素濃度は、６．５×１０１８ｃｍ－３以上であることが好ましい。ドーピング濃度の面内均一性は３０％以内であることが好ましく、２０％以下であることがより好ましい。ＳｉＣ基板１０の平面視サイズは、例えば、６インチ以上である。
エピタキシャル層２０は、ＳｉＣ基板１０上に積層されている。エピタキシャル層２０は、例えば、化学気相成長法（ＣＶＤ法）で形成される。
エピタキシャル層２０は、例えば、第１層２１と第２層２２と第３層２３とを有する。エピタキシャル層２０は、ＳｉＣ基板１０上に、第１層２１、第２層２２、第３層２３の順に積層されている。第１層２１、第２層２２、第３層２３のそれぞれは、窒素濃度で区分される。第１層２１、第２層２２、第３層２３のそれぞれは、複数の層からなってもよい。
第１層２１は、ＳｉＣ基板１０と第２層２２との間にある。第１層２１は、ＳｉＣ基板１０上に積層されている。第１層２１は、ｎ型又はｐ型の半導体である。
第１層２１は、ＳｉＣ基板１０より窒素濃度が低く、第２層２２より窒素濃度が低い。第１層２１の窒素濃度は、１．０×１０１７ｃｍ－３以上１．５×１０１８ｃｍ－３以下である。第１層２１の窒素濃度は、例えば、ＳｉＣ基板１０の窒素濃度の０．３倍以下であることが好ましく、０．２倍以下であることがより好ましい。第１層２１のドーピング濃度の面内均一性は５０％以内であることが好ましく、３０％以下であることがより好ましい。
第１層２１の膜厚は、例えば、０．２μｍ以上２．０μｍ以下であり、好ましくは０．２μｍ以上１．２μｍ未満である。ＦＴ－ＩＲにおいて、ＳｉＣ基板１０と第１層２１との間の界面反射に伴う干渉波形と、第１層２１と第２層２２との間の界面反射に伴う干渉波形とは、重なりやすい。本実施形態に係るＳｉＣエピタキシャルウェハ１００であれば、第１層２１の膜厚が薄い場合でも、干渉波形の重なりを抑制でき、エピタキシャル層２０の総厚を正確に測定できる。
第１層２１は、第１層２１とＳｉＣ基板１０との界面で、ＢＰＤをＴＥＤ（貫通刃状転移）に変換することで、ＳｉＣ基板１０内のＢＰＤがエピタキシャル層２０内に引き継がれることを抑制する。
第２層２２は、第１層２１と第３層２３との間にある。第２層２２は、第１層２１上に積層されている。
第２層２２は、第１層２１より窒素濃度が高い。第２層２２は、高濃度層と称されるｎ型の半導体層である。第２層２２は、エピタキシャル層２０中のキャリアがＳｉＣ基板１０に到るのを抑制する。キャリアがＳｉＣ基板１０に至り、ＳｉＣ基板１０内のＢＰＤ近傍でキャリアが再結合した場合、ＢＰＤを基点とした積層欠陥が拡張することで、デバイス抵抗が増加し、信頼性低下につながる。
第２層２２の窒素濃度は、１．０×１０１８ｃｍ－３以上５．０×１０１８ｃｍ－３以下であり、好ましくは１．０×１０１８ｃｍ－３以上３．５×１０１８ｃｍ－３以下である。第２層２２の窒素濃度は、例えば、第１層２１の窒素濃度の１０倍以下であることが好ましく、５倍以下であることがより好ましい。ドーピング濃度の面内均一性は５０％以内であることが好ましく、３０％以下であることがより好ましい。
第２層２２の膜厚は、例えば、２．０μｍ以上であり、好ましくは１０μｍ以下である。第２層２２の膜厚が十分厚いと、エピタキシャル層２０中のキャリアがＳｉＣ基板１０に到るのをより抑制できる。第２層２２が厚すぎるとスループットが増加し、ＳｉＣエピタキシャルウェハ１００のコスト増の原因となる。
第３層２３は、第２層２２上に積層されている。第３層２３は、ドリフト電流が流れ、デバイスとして機能する層である。第３層２３は、ドリフト層と称される。ドリフト電流は、半導体に電圧が印加された際に、キャリアの流れにより生じる電流である。
第３層２３は、不純物を含む。不純物は、例えば、窒素である。第３層２３の窒素濃度は、５．０×１０１３ｃｍ－３以上１．０×１０１７ｃｍ－３以下であり、好ましくは１．０×１０１４ｃｍ－３以上１．０×１０１７ｃｍ－３以下である。第３層２３の窒素濃度は、例えば、第２層２２の窒素濃度の０．１倍以下であることが好ましく、０．０２倍以下であることがより好ましい。ドーピング濃度の面内均一性は２０％以内であることが好ましく、１０％以下であることがより好ましい。
第３層２２の膜厚は、例えば、５μｍ以上である。
各層の窒素濃度は、水銀プローブ（Ｈｇ－ＣＶ）法や二次イオン質量分析法（ＳＩＭＳ）等で測定できる。
Ｈｇ－ＣＶ法は、ドナー濃度Ｎｄとアクセプター濃度Ｎａの差（Ｎｄ－Ｎａ）をｎ型の不純物濃度として測定する。ドナー濃度に比べてアクセプター濃度が十分に小さい場合は、これらの濃度差をｎ型の不純物濃度とみなせる。
二次イオン質量分析法（ＳＩＭＳ）は、厚み方向に層を削りながら、飛び出してきた二次イオンの質量分析をする方法である。質量分析からドーピング濃度を測定できる。
窒素濃度の測定点はウェハ面内の分布が反映できるのであれば任意の点でよい。ウェハのエッジから５ｍｍ未満の部分は測定点に含めないことが好ましい。例えば、ウェハの中心を原点として十字の方向に複数点で測定する。例えば、原点を中心に十字のそれぞれの４方向に等間隔に並ぶ５点ずつの計２１点で測定する。上述の窒素濃度は、各点で測定された濃度の平均値である。それぞれの測定点における濃度は、平均値から大幅にズレるものではなく、少なくともいずれかの測定点は上述の窒素濃度の範囲を満たす。面内均一性とは、面内測定値の最大値から最小値を引き、面内測定値の平均値で割った値である。
次いで、第１実施形態に係るＳｉＣエピタキシャルウェハ１００の製造方法を説明する。ＳｉＣエピタキシャルウェハ１００は、ＳｉＣ基板１０を準備する工程と、ＳｉＣ基板１０上に第１層２１、第２層２２、第３層２３を順に積層する工程と、を有する。
まずＳｉＣ基板１０を準備する。ＳｉＣ基板１０の作製方法は特に問わない。例えば、昇華法等で得られたＳｉＣインゴットをスライスすることで得られる。例えば、ＳｉＣ基板１０の主面が（０００１）面に対して０．４°以上５°以下のオフセット角を有するように、スライスする。ＳｉＣ基板１０は、６．０×１０１８ｃｍ－３以上１．５×１０１９ｃｍ－３以下のものを選択する。
ＳｉＣ基板１０には、ＢＰＤが（０００１）面（ｃ面）に沿って存在する。ＳｉＣ基板１０の成長面に露出しているＢＰＤの個数は、少ない方が好ましいが、特に限定するものではない。例えば、６インチのＳｉＣ基板の表面（成長面）に存在するＢＰＤの個数は、１ｃｍ２あたり５００個～５０００個程度である。
次いで、ＳｉＣ基板１０上に第１層２１を成膜する。第１層２１の成膜は、ＳｉＣ基板１０上に、原料ガス及びドーパントガスを流通して、化学気相成長法により行う。原料ガスは、分子内にＳｉを含むＳｉ系原料ガスと、分子内にＣを含むＣ系原料ガスに分けられる。ドーパントガスは、例えば、窒素ガスである。
第１層２１の窒素濃度は、１．０×１０１７ｃｍ－３以上１．５×１０１８ｃｍ－３以下とする。第１層２１の窒素濃度は、Ｃ／Ｓｉ比及びドーパントガス濃度を調整することで、制御される。Ｃ／Ｓｉ比は、Ｓｉ系原料ガス中のＳｉ原子に対するＣ系原料ガス中のＣ原子のモル比である。
次いで、第１層２１上に、第２層２２を成膜する。第２層２２の窒素濃度は、１．０×１０１８ｃｍ－３以上５．０×１０１８ｃｍ－３以下とする。次いで、第２層２２上に、第３層２３を成膜する。第３層２３の窒素濃度は、５．０×１０１３ｃｍ－３以上１．０×１０１７ｃｍ－３以下とする。第２層２２及び第３層２３は、第１層２１と同様の方法で成膜することができる。
第１実施形態に係るＳｉＣエピタキシャルウェハ１００は、エピタキシャル層２０の総厚及び第３層２３の厚みを測定できる。エピタキシャル層２０の総厚及び第３層２３の厚みは、ＦＴ－ＩＲで測定できる。
図２は、ＦＴ－ＩＲの測定原理を示す図である。ＳｉＣエピタキシャルウェハ１００には、ＳｉＣ基板１０と第１層２１との間に界面Ｓ１、第１層２１と第２層２２の間に界面Ｓ２、第２層２２と第３層２３の間に界面Ｓ３、がある。界面Ｓ１では界面反射Ｒ１、界面Ｓ２では界面反射Ｒ２、界面Ｓ３では界面反射Ｒ３が生じる。ＦＴ－ＩＲは、表面反射とそれぞれの界面反射Ｒ１，Ｒ２，Ｒ３との干渉波形からフーリエ変換により膜厚を測定する。
図３は、各層の窒素濃度を制御しなかった場合（比較例）におけるＦＴ－ＩＲ測定結果である。図３における左のピークは、界面反射Ｒ３に由来する。図３における右のピークは、界面反射Ｒ１及び界面反射Ｒ２に由来する。図３に示すように、界面反射Ｒ１に由来するピークと界面反射Ｒ２に由来するピークは混合し、それぞれを分離することができない。そのため、ＦＴ－ＩＲの測定結果からエピタキシャル層２０の総厚と、第２層２２と第３層２３との合計厚みとを、分離して求めることができない。
これに対し、第１実施形態に係るＳｉＣエピタキシャルウェハ１００は、各層の窒素濃度が制御されることで各層の屈折率が制御されている。そのため、ＦＴ－ＩＲ測定結果において、界面反射Ｒ２を起こさなくすることができ、図３における右のピークから界面反射Ｒ２の影響を取り除くことができる。したがって、界面反射Ｒ１に由来するピークからエピタキシャル層２０の総厚を測定できる。また界面反射Ｒ３に由来するピークから第３層２３の厚みを同時に測定できる。
以上、本発明の好ましい実施の形態について詳述したが、本発明は特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
（実施例１）
窒素濃度が６．０×１０１８ｃｍ－３以上１．５×１０１９ｃｍ－３以下の範囲内であるＳｉＣ基板を準備した。ＳｉＣ基板のサイズは６インチとした。当該ＳｉＣ基板上に、エピタキシャル層として第１層、第２層、第３層を順に積層した。第１層の窒素濃度は１．０×１０１８ｃｍ－３とした。第２層の窒素濃度は３．５×１０１８ｃｍ－３とした。第３層の窒素濃度は１．０×１０１６ｃｍ－３とした。
図４は、実施例１におけるＳｉＣエピタキシャルウェハにおける膜厚測定箇所の模式図である。図４に示すように、９カ所の測定点ｐ１～ｐ９のそれぞれで、エピタキシャル層の膜厚をＦＴ－ＩＲ測定した。
（比較例１）
比較例１は、第２層の窒素濃度を６．５×１０１８ｃｍ－３とした点のみが実施例１と異なる。その他の条件を実施例１と同一として、９カ所の測定点ｐ１～ｐ９のそれぞれで、エピタキシャル層の膜厚をＦＴ－ＩＲ測定した。
実施例１と比較例１では、測定されたエピタキシャル層の総厚が異なっていた。成長速度から算出したおおよその設定膜厚と比較すると、実施例１のエピタキシャル層の総厚が正しいと考えられる。面内平均値で比較すると、比較例１で測定されたエピタキシャル層の総厚の平均値は、実施例１で測定されたエピタキシャル層の総厚の平均値と０．２μｍ差があった。比較例１は、図３に示すように、界面反射Ｒ１に由来するピークと界面反射Ｒ２に由来するピークとが混合したためと思われる。
（実施例２）
窒素濃度が約７．０×１０１８ｃｍ－３のＳｉＣインゴットからＳｉＣ基板を切り出した。当該ＳｉＣ基板上に、エピタキシャル層として第１層、第２層、第３層を順に積層した。第１層の窒素濃度は１．０×１０１８ｃｍ－３とした。第２層の窒素濃度は３．７×１０１８ｃｍ－３とした。第３層の窒素濃度は１．０×１０１６ｃｍ－３とした。そして、測定点ｐ１におけるエピタキシャル層の総厚をＦＴ－ＩＲで測定した。
（実施例３）
実施例３は、窒素濃度が約７．５×１０１８ｃｍ－３のＳｉＣインゴットからＳｉＣ基板を切り出した点が実施例２と異なる。ＳｉＣ基板は６枚取り出し、それぞれのＳｉＣ基板上にエピタキシャル層を成膜した。それぞれのエピタキシャル層の構成は、実施例２と同じとした。そして、測定点ｐ１におけるエピタキシャル層の総厚をＦＴ－ＩＲで測定した。
（実施例４）
実施例４は、窒素濃度が約６．５×１０１８ｃｍ－３の別のＳｉＣインゴットからＳｉＣ基板を切り出した点が実施例２と異なる。ＳｉＣ基板上にエピタキシャル層を成膜した。エピタキシャル層の構成は、実施例２と同じとした。そして、測定点ｐ１におけるエピタキシャル層の総厚をＦＴ－ＩＲで測定した。
（比較例２）
比較例２は、窒素濃度が約５．７×１０１８ｃｍ－３のＳｉＣインゴットからＳｉＣ基板を切り出した点が実施例２と異なる。ＳｉＣ基板は２枚取り出し、それぞれのＳｉＣ基板上にエピタキシャル層を成膜した。それぞれのエピタキシャル層の構成は、実施例２と同じとした。そして、測定点ｐ１におけるエピタキシャル層の総厚をＦＴ－ＩＲで測定した。
（比較例３）
比較例３は、窒素濃度が約５．５×１０１８ｃｍ－３のＳｉＣインゴットからＳｉＣ基板を切り出した点が実施例２と異なる。ＳｉＣ基板は４枚取り出し、それぞれのＳｉＣ基板上にエピタキシャル層を成膜した。それぞれのエピタキシャル層の構成は、実施例２と同じとした。そして、測定点ｐ１におけるエピタキシャル層の総厚をＦＴ－ＩＲで測定した。
以下の表１に、実施例２～４、比較例２，３の膜厚測定結果をまとめた。表１では、設定膜厚と実測膜厚の差を示す。設定膜厚と実測膜厚の差は、以下の関係式で求められる。設定膜厚は、成膜条件と成長速度から算出される。
（「実測膜厚」－「設定膜厚」）／「設定膜厚」×１００ （％）
表１に示すように、ＳｉＣ基板の窒素濃度が６．０×１０１８ｃｍ－３以上である実施例２～４は、設定膜厚と実測膜厚の差が１％程度であった。これに対し、窒素濃度が６．０×１０１８ｃｍ－３未満である比較例２，３は、設定膜厚と実測膜厚の差が２％以上ある部分があった。比較例２，３は、エピタキシャル層の総厚が薄く測定された。比較例２，３は、図３に示すように、界面反射Ｒ１に由来するピークと界面反射Ｒ２に由来するピークとが、混合したためと思われる。
Figure 0007187620000002
１０…ＳｉＣ基板、２０…エピタキシャル層、２１…第１層、２２…第２層、２３…第３層、１００…ＳｉＣエピタキシャル層、Ｓ１，Ｓ２，Ｓ３…界面、Ｒ１，Ｒ２，Ｒ３…界面反射

Claims (4)

  1. ＳｉＣ基板と、前記ＳｉＣ基板上に積層されたＳｉＣエピタキシャル層と、を備え、
    前記ＳｉＣエピタキシャル層は、前記ＳｉＣ基板側から順に第１層、第２層、第３層を有し、
    前記ＳｉＣ基板の窒素濃度は、６．０×１０１８ｃｍ－３以上１．５×１０１９ｃｍ－３以下であり、
    前記第１層の窒素濃度は、１．０×１０１７ｃｍ－３以上１．５×１０１８ｃｍ－３以下であり、
    前記第２層の窒素濃度は、１．０×１０１８ｃｍ－３以上５．０×１０１８ｃｍ－３以下であり、
    前記第３層の窒素濃度は、５．０×１０１３ｃｍ－３以上１．０×１０１７ｃｍ－３以下である、ＳｉＣエピタキシャルウェハ。
  2. 前記第２層の膜厚は、２．０μｍ以上である、請求項１に記載のＳｉＣエピタキシャルウェハ。
  3. 前記第１層の膜厚は、０．２μｍ以上２．０μｍ以下である、請求項１又は２に記載のＳｉＣエピタキシャルウェハ。
  4. 窒素濃度が６．０×１０１８ｃｍ－３以上１．５×１０１９ｃｍ－３以下のＳｉＣ基板上に、窒素濃度が１．０×１０１７ｃｍ－３以上１．５×１０１８ｃｍ－３以下のＳｉＣエピタキシャル層の第１層を積層する工程と、
    前記第１層上に、窒素濃度が１．０×１０１８ｃｍ－３以上５．０×１０１８ｃｍ－３以下のＳｉＣエピタキシャル層の第２層を積層する工程と、
    前記第２層上に、窒素濃度が５．０×１０１３ｃｍ－３以上１．０×１０１７ｃｍ－３以下のＳｉＣエピタキシャル層の第３層を積層する工程と、を有する、ＳｉＣエピタキシャルウェハの製造方法。
JP2021115760A 2021-07-13 2021-07-13 ＳｉＣエピタキシャルウェハ及びＳｉＣエピタキシャルウェハの製造方法 Active JP7187620B1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021115760A JP7187620B1 (ja) 2021-07-13 2021-07-13 ＳｉＣエピタキシャルウェハ及びＳｉＣエピタキシャルウェハの製造方法
CN202410004688.4A CN117832061A (zh) 2021-07-13 2022-07-11 SiC器件和SiC器件的制造方法
CN202210812815.4A CN115621113B (zh) 2021-07-13 2022-07-11 SiC外延晶片和SiC外延晶片的制造方法
US17/862,933 US20230026927A1 (en) 2021-07-13 2022-07-12 SiC EPITAXIAL WAFER AND METHOD FOR MANUFACTURING SiC EPITAXIAL WAFER
JP2022189408A JP7216248B1 (ja) 2021-07-13 2022-11-28 ＳｉＣデバイス及びＳｉＣデバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021115760A JP7187620B1 (ja) 2021-07-13 2021-07-13 ＳｉＣエピタキシャルウェハ及びＳｉＣエピタキシャルウェハの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022189408A Division JP7216248B1 (ja) 2021-07-13 2022-11-28 ＳｉＣデバイス及びＳｉＣデバイスの製造方法

Publications (2)

Publication Number Publication Date
JP7187620B1 true JP7187620B1 (ja) 2022-12-12
JP2023012239A JP2023012239A (ja) 2023-01-25

Family

ID=84418202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021115760A Active JP7187620B1 (ja) 2021-07-13 2021-07-13 ＳｉＣエピタキシャルウェハ及びＳｉＣエピタキシャルウェハの製造方法

Country Status (3)

Country Link
US (1) US20230026927A1 (ja)
JP (1) JP7187620B1 (ja)
CN (2) CN117832061A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017094764A1 (ja) 2015-12-02 2017-06-08 三菱電機株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP2019021694A (ja) 2017-07-13 2019-02-07 日立金属株式会社 炭化ケイ素積層基板およびその製造方法
JP2019099438A (ja) 2017-12-06 2019-06-24 昭和電工株式会社 ＳｉＣエピタキシャルウェハの評価方法及び製造方法
JP2020077807A (ja) 2018-11-09 2020-05-21 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3527496B2 (ja) * 2000-03-03 2004-05-17 松下電器産業株式会社 半導体装置
WO2002043157A1 (fr) * 2000-11-21 2002-05-30 Matsushita Electric Industrial Co.,Ltd. Dispositif a semi-conducteur et procede de fabrication associe
DE10207522B4 (de) * 2001-02-23 2018-08-02 Fuji Electric Co., Ltd. Halbleiterbauelement und Verfahren zu dessen Herstellung
JP3811624B2 (ja) * 2001-04-27 2006-08-23 松下電器産業株式会社 半導体装置
EP1306890A2 (en) * 2001-10-25 2003-05-02 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate and device comprising SiC and method for fabricating the same
US7473929B2 (en) * 2003-07-02 2009-01-06 Panasonic Corporation Semiconductor device and method for fabricating the same
JP2005167035A (ja) * 2003-12-03 2005-06-23 Kansai Electric Power Co Inc:The 炭化珪素半導体素子およびその製造方法
US7391058B2 (en) * 2005-06-27 2008-06-24 General Electric Company Semiconductor devices and methods of making same
DE102005046707B3 (de) * 2005-09-29 2007-05-03 Siced Electronics Development Gmbh & Co. Kg SiC-PN-Leistungsdiode
JP2008244455A (ja) * 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法
JP4309967B2 (ja) * 2007-10-15 2009-08-05 パナソニック株式会社 半導体装置およびその製造方法
JP2009130266A (ja) * 2007-11-27 2009-06-11 Toshiba Corp 半導体基板および半導体装置、半導体装置の製造方法
JP5458509B2 (ja) * 2008-06-04 2014-04-02 日立金属株式会社 炭化珪素半導体基板
CN102171832A (zh) * 2009-04-10 2011-08-31 住友电气工业株式会社 绝缘栅场效应晶体管
KR101375494B1 (ko) * 2010-01-08 2014-03-17 미쓰비시덴키 가부시키가이샤 에피택셜 웨이퍼 및 반도체 소자
DE112011102787B4 (de) * 2010-08-24 2022-02-10 Mitsubishi Electric Corp. Epitaxialwafer und Halbleitereinrichtung
JP5577478B1 (ja) * 2012-10-30 2014-08-20 パナソニック株式会社 半導体装置
JP6122704B2 (ja) * 2013-06-13 2017-04-26 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
US9515211B2 (en) * 2013-07-26 2016-12-06 University Of South Carolina Schottky barrier detection devices having a 4H-SiC n-type epitaxial layer
JP2015053462A (ja) * 2013-08-06 2015-03-19 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6441190B2 (ja) * 2015-09-11 2018-12-19 株式会社東芝 半導体装置の製造方法
JP2017168666A (ja) * 2016-03-16 2017-09-21 株式会社東芝 半導体装置
US10707075B2 (en) * 2016-11-28 2020-07-07 Mitsubishi Electric Corporation Semiconductor wafer, semiconductor device, and method for producing semiconductor device
DE112018002540T5 (de) * 2017-05-17 2020-02-20 Mitsubishi Electric Corporation SIC-Epitaxiewafer und Verfahren zum Herstellen desselben
JP2019091798A (ja) * 2017-11-14 2019-06-13 昭和電工株式会社 ＳｉＣエピタキシャルウェハ
JP7046026B2 (ja) * 2019-03-01 2022-04-01 三菱電機株式会社 ＳｉＣエピタキシャルウエハ、半導体装置、電力変換装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017094764A1 (ja) 2015-12-02 2017-06-08 三菱電機株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP2019021694A (ja) 2017-07-13 2019-02-07 日立金属株式会社 炭化ケイ素積層基板およびその製造方法
JP2019099438A (ja) 2017-12-06 2019-06-24 昭和電工株式会社 ＳｉＣエピタキシャルウェハの評価方法及び製造方法
JP2020077807A (ja) 2018-11-09 2020-05-21 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法

Also Published As

Publication number Publication date
US20230026927A1 (en) 2023-01-26
CN117832061A (zh) 2024-04-05
CN115621113B (zh) 2024-01-23
CN115621113A (zh) 2023-01-17
JP2023012239A (ja) 2023-01-25

Similar Documents

Publication Publication Date Title
CN110192266B (zh) SiC外延晶片及其制造方法
KR101410436B1 (ko) 에피택셜 탄화규소 단결정 기판의 제조 방법 및 이 방법에 의하여 얻은 에피택셜 탄화규소 단결정 기판
KR101430217B1 (ko) 에피택셜 탄화규소 단결정 기판 및 그 제조 방법
CN101802273A (zh) 外延SiC单晶衬底及外延SiC单晶衬底的制造方法
US20140054609A1 (en) Large high-quality epitaxial wafers
US10985079B2 (en) Method of manufacturing SiC epitaxial wafer
JP2019091798A (ja) ＳｉＣエピタキシャルウェハ
US10964785B2 (en) SiC epitaxial wafer and manufacturing method of the same
JP2023093554A (ja) ＳｉＣエピタキシャルウェハ
JP2018199595A (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
JP7187620B1 (ja) ＳｉＣエピタキシャルウェハ及びＳｉＣエピタキシャルウェハの製造方法
JP7216248B1 (ja) ＳｉＣデバイス及びＳｉＣデバイスの製造方法
US20240011191A1 (en) SiC EPITAXIAL WAFER AND METHOD OF MANUFACTURING SiC EPITAXIAL WAFER
JP2015185576A (ja) Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体エピタキシャル基板およびｉｉｉ族窒化物半導体素子の製造方法
JP6535204B2 (ja) Ｇａ２Ｏ３系結晶膜の形成方法
JP2011213557A (ja) 導電性ｉｉｉ族窒化物単結晶基板の製造方法
US20240200227A1 (en) SiC WAFER AND SiC EPITAXIAL WAFER
JP7415831B2 (ja) 炭化ケイ素半導体エピタキシャル基板の製造方法
RU2822539C1 (ru) Способ изготовления эпитаксиальной структуры кремния
US20220310795A1 (en) Silicon carbide epitaxial substrate and method for manufacturing same
WO2024117953A1 (en) Production of silicon carbide epitaxial wafers
JP2024148750A (ja) 積層基板
KR20150002062A (ko) 에피택셜 웨이퍼
KR20150000317A (ko) 에피택셜 웨이퍼

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220301

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221130

R150 Certificate of patent or registration of utility model

Ref document number: 7187620

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350