JP3527496B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3527496B2 JP3527496B2 JP2001566193A JP2001566193A JP3527496B2 JP 3527496 B2 JP3527496 B2 JP 3527496B2 JP 2001566193 A JP2001566193 A JP 2001566193A JP 2001566193 A JP2001566193 A JP 2001566193A JP 3527496 B2 JP3527496 B2 JP 3527496B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- active region
- semiconductor
- concentration
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 127
- 239000000758 substrate Substances 0.000 claims abstract description 85
- 239000012535 impurity Substances 0.000 claims abstract description 67
- 239000000969 carrier Substances 0.000 claims abstract description 37
- 230000000694 effects Effects 0.000 claims abstract description 19
- 238000002386 leaching Methods 0.000 claims description 2
- 239000012466 permeate Substances 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 5
- 230000008901 benefit Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 488
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 73
- 239000007789 gas Substances 0.000 description 65
- 229910010271 silicon carbide Inorganic materials 0.000 description 64
- 230000015556 catabolic process Effects 0.000 description 43
- 229910052757 nitrogen Inorganic materials 0.000 description 36
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 36
- 238000000034 method Methods 0.000 description 33
- 125000004429 atom Chemical group 0.000 description 25
- 238000010586 diagram Methods 0.000 description 24
- 238000009826 distribution Methods 0.000 description 20
- 239000000463 material Substances 0.000 description 14
- 229910000990 Ni alloy Inorganic materials 0.000 description 13
- 238000000605 extraction Methods 0.000 description 12
- 230000008859 change Effects 0.000 description 11
- 238000005259 measurement Methods 0.000 description 10
- 239000002994 raw material Substances 0.000 description 10
- 239000010408 film Substances 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 230000005684 electric field Effects 0.000 description 7
- 239000000654 additive Substances 0.000 description 6
- 230000000996 additive effect Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 5
- 230000009471 action Effects 0.000 description 5
- 238000010790 dilution Methods 0.000 description 5
- 239000012895 dilution Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 4
- 239000012159 carrier gas Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- 238000001228 spectrum Methods 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000007865 diluting Methods 0.000 description 3
- 239000003085 diluting agent Substances 0.000 description 3
- 229910001873 dinitrogen Inorganic materials 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 230000005428 wave function Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000007872 degassing Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000004969 ion scattering spectroscopy Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000103 photoluminescence spectrum Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 239000001294 propane Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical group 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000003446 memory effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- -1 nitrogen ions Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910001456 vanadium ion Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
- H01L29/151—Compositional structures
- H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
- H01L29/155—Comprising only semiconductor materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
- H01L29/365—Planar doping, e.g. atomic-plane doping, delta-doping
Description
【０００１】［発明の属する技術分野］
本発明は、高耐圧性を有する半導体パワーデバイスに特
に適した活性領域の構造に関する。
に適した活性領域の構造に関する。
【０００２】［従来の技術］
近年、高周波特性，発光特性，耐圧特性などの特殊な機
能をもった半導体デバイスを実現するための新しい半導
体材料（いわゆる半絶縁性材料を含む）の開発が活発に
行なわれている。半導体材料の中でも、例えば炭化珪素
（ＳｉＣ），窒化ガリウム（ＧａＮ），砒化ガリウム
（ＧａＡｓ）などのイントリンシック状態でいわゆる半
絶縁性を有するものは、代表的な半導体材料である珪素
（Ｓｉ）に比べて高硬度で薬品にも犯されにくく、バン
ドギャップが大きい半導体であることから、大きな耐圧
性を利用した次世代のパワーデバイスや高周波デバイ
ス、高温動作デバイス等へ応用されることが期待される
材料である。
能をもった半導体デバイスを実現するための新しい半導
体材料（いわゆる半絶縁性材料を含む）の開発が活発に
行なわれている。半導体材料の中でも、例えば炭化珪素
（ＳｉＣ），窒化ガリウム（ＧａＮ），砒化ガリウム
（ＧａＡｓ）などのイントリンシック状態でいわゆる半
絶縁性を有するものは、代表的な半導体材料である珪素
（Ｓｉ）に比べて高硬度で薬品にも犯されにくく、バン
ドギャップが大きい半導体であることから、大きな耐圧
性を利用した次世代のパワーデバイスや高周波デバイ
ス、高温動作デバイス等へ応用されることが期待される
材料である。
【０００３】これらのバンドギャップの広い半導体材料
を利用した半導体パワーデバイスとしては、例えば、高
耐圧ショットキーダイオード、ＭＥＳＦＥＴ（Metal Se
miconductor-電界効果型トランジスタ）、ＭＩＳＦＥＴ
（Metal Insulator Semiconductor-電界効果型トランジ
スタ）などがある。
を利用した半導体パワーデバイスとしては、例えば、高
耐圧ショットキーダイオード、ＭＥＳＦＥＴ（Metal Se
miconductor-電界効果型トランジスタ）、ＭＩＳＦＥＴ
（Metal Insulator Semiconductor-電界効果型トランジ
スタ）などがある。
【０００４】ここで、半導体パワーデバイスの従来例と
してショットキーダイオードとＭＩＳＦＥＴとを例にあ
げる。
してショットキーダイオードとＭＩＳＦＥＴとを例にあ
げる。
【０００５】図１１は、従来の炭化珪素（ＳｉＣ）を用
いたショットキーダイオードの概略的な構造を示す断面
図である。同図において、１０１はｎ型キャリアである
高濃度の窒素（Ｎ）がドープされた厚さ約１００μｍの
ｎ＋ＳｉＣ基板、１０２はｎ型キャリアである低濃度の
窒素（Ｎ）がドープされた厚さ約１０μｍのｎ−ＳｉＣ
層、１０３はＮｉ合金からなるショットキー電極、１０
４はＮｉ合金からなるオーミック電極、１０５はＳｉＯ
２からなるガードリングをそれぞれ示す。このダイオー
ドにおいて、ショットキー電極１０３とオーミック電極
１０４との間にショットキー電極１０３の方が高くなる
ように電圧を印加する（順方向電圧）と、ショットキー
電極１０３とオーミック電極１０４との間に電流が流
れ、ショットキー電極１０３とオーミック電極１０４と
の間にオーミック電極１０４の方が高くなるように電圧
を印加する（逆方向電圧）と、ショットキー電極１０３
とオーミック電極１０４との間に電流が流れない。つま
り、このショットキーダイオードは、順方向電圧に応じ
て電流を流すが、逆方向電圧に対しては電流を遮断する
という整流特性を有する。
いたショットキーダイオードの概略的な構造を示す断面
図である。同図において、１０１はｎ型キャリアである
高濃度の窒素（Ｎ）がドープされた厚さ約１００μｍの
ｎ＋ＳｉＣ基板、１０２はｎ型キャリアである低濃度の
窒素（Ｎ）がドープされた厚さ約１０μｍのｎ−ＳｉＣ
層、１０３はＮｉ合金からなるショットキー電極、１０
４はＮｉ合金からなるオーミック電極、１０５はＳｉＯ
２からなるガードリングをそれぞれ示す。このダイオー
ドにおいて、ショットキー電極１０３とオーミック電極
１０４との間にショットキー電極１０３の方が高くなる
ように電圧を印加する（順方向電圧）と、ショットキー
電極１０３とオーミック電極１０４との間に電流が流
れ、ショットキー電極１０３とオーミック電極１０４と
の間にオーミック電極１０４の方が高くなるように電圧
を印加する（逆方向電圧）と、ショットキー電極１０３
とオーミック電極１０４との間に電流が流れない。つま
り、このショットキーダイオードは、順方向電圧に応じ
て電流を流すが、逆方向電圧に対しては電流を遮断する
という整流特性を有する。
【０００６】［発明が解決しようとする課題］
しかしながら、上記従来のショットキーダイオードにお
いては、以下のような不具合があった。
いては、以下のような不具合があった。
【０００７】上記従来のショットキーダイオードにおけ
る逆方向電圧に対する絶縁耐圧性は、ｎ−ＳｉＣ層１０
２のドーピング濃度に強く依存している。例えばショッ
トキーダイオードの絶縁耐圧を向上するためには、ショ
ットキー電極１０３と接触するｎ−ＳｉＣ層１０２のド
ーピング濃度を低く抑える必要がある。しかし、ドーピ
ング濃度を下げるとｎ−ＳｉＣ層１０２の抵抗率が上昇
するため、順方向電圧を印加した時のオン抵抗が高くな
る。その結果として消費電力の上昇が生じる。このトレ
ードオフのために、高耐圧化と低抵抗化とを同時に実現
するのは困難であった。
る逆方向電圧に対する絶縁耐圧性は、ｎ−ＳｉＣ層１０
２のドーピング濃度に強く依存している。例えばショッ
トキーダイオードの絶縁耐圧を向上するためには、ショ
ットキー電極１０３と接触するｎ−ＳｉＣ層１０２のド
ーピング濃度を低く抑える必要がある。しかし、ドーピ
ング濃度を下げるとｎ−ＳｉＣ層１０２の抵抗率が上昇
するため、順方向電圧を印加した時のオン抵抗が高くな
る。その結果として消費電力の上昇が生じる。このトレ
ードオフのために、高耐圧化と低抵抗化とを同時に実現
するのは困難であった。
【０００８】上述のような不具合は、ショットキーダイ
オードだけでなく、ＭＥＳＦＥＴやＭＩＳＦＥＴにおい
ても生じることがわかっている。
オードだけでなく、ＭＥＳＦＥＴやＭＩＳＦＥＴにおい
ても生じることがわかっている。
【０００９】本発明の目的は、上記従来のパワーデバイ
スが有するようなトレードオフを解決するための新たな
構造を創生することにより、高耐圧でしかもオン抵抗の
低い能動素子を実現することにある。
スが有するようなトレードオフを解決するための新たな
構造を創生することにより、高耐圧でしかもオン抵抗の
低い能動素子を実現することにある。
【００１０】［課題を解決するための手段］
本発明の半導体装置は、基板上に能動素子の一部として
機能する活性領域を設けてなる半導体装置において、上
記活性領域は、上記基板の上に設けられ、キャリア走行
領域として機能する複数層の第１の半導体層と、上記第
１の半導体層よりも高濃度のキャリア用不純物を含み上
記第１の半導体層よりも膜厚が薄く量子効果による上記
第１の半導体層へのキャリアの浸みだしが可能な複数層
の第２の半導体層とを積層して構成されており、上記各
第１の半導体層と上記各第２の半導体層とがＳｉＣから
構成され、上記各第１の半導体層はいずれも５０ｎｍの
厚みを有しており、上記各第２の半導体層に含まれるキ
ャリア用不純物の濃度は一定であり、上記各第２の半導
体層はいずれも１０ｎｍの厚みを有しており、上記各第
１の半導体層はアンドープであり、上記各第２の半導体
層はδドープ層であり、上記第１の半導体層と上記第２
の半導体層との界面からの電子濃度が２×１０16ｃｍ-3
以上である領域が２５ｎｍの範囲にあるように上記各第
２の半導体層から上記各第１の半導体層へ量子効果によ
りキャリアが浸みだす。
機能する活性領域を設けてなる半導体装置において、上
記活性領域は、上記基板の上に設けられ、キャリア走行
領域として機能する複数層の第１の半導体層と、上記第
１の半導体層よりも高濃度のキャリア用不純物を含み上
記第１の半導体層よりも膜厚が薄く量子効果による上記
第１の半導体層へのキャリアの浸みだしが可能な複数層
の第２の半導体層とを積層して構成されており、上記各
第１の半導体層と上記各第２の半導体層とがＳｉＣから
構成され、上記各第１の半導体層はいずれも５０ｎｍの
厚みを有しており、上記各第２の半導体層に含まれるキ
ャリア用不純物の濃度は一定であり、上記各第２の半導
体層はいずれも１０ｎｍの厚みを有しており、上記各第
１の半導体層はアンドープであり、上記各第２の半導体
層はδドープ層であり、上記第１の半導体層と上記第２
の半導体層との界面からの電子濃度が２×１０16ｃｍ-3
以上である領域が２５ｎｍの範囲にあるように上記各第
２の半導体層から上記各第１の半導体層へ量子効果によ
りキャリアが浸みだす。
【００１１】この構造により、量子効果によって第２の
半導体層に量子準位が生じ、第２の半導体層中の局在す
るキャリアの波動関数はある程度の広がりを持つように
なる。その結果、キャリアが第２の半導体層だけでなく
第１の半導体層にも存在するような分布状態となる。そ
して、活性領域のポテンシャルが高められ、キャリアが
走行する状態においては、第２の半導体層及び第１の半
導体層を絶えずキャリアが供給されるので、常に、キャ
リアが第２の半導体層だけでなく第１の半導体層にも存
在するような分布状態となっている。この状態で、キャ
リアが第２の半導体層だけでなく第１の半導体 層内を
も走行することから、活性領域の抵抗値が低減される。
特に、第１の半導体層においては、不純物イオン散乱は
少なくなるために特に高いキャリアの移動度が得られ
る。
半導体層に量子準位が生じ、第２の半導体層中の局在す
るキャリアの波動関数はある程度の広がりを持つように
なる。その結果、キャリアが第２の半導体層だけでなく
第１の半導体層にも存在するような分布状態となる。そ
して、活性領域のポテンシャルが高められ、キャリアが
走行する状態においては、第２の半導体層及び第１の半
導体層を絶えずキャリアが供給されるので、常に、キャ
リアが第２の半導体層だけでなく第１の半導体層にも存
在するような分布状態となっている。この状態で、キャ
リアが第２の半導体層だけでなく第１の半導体 層内を
も走行することから、活性領域の抵抗値が低減される。
特に、第１の半導体層においては、不純物イオン散乱は
少なくなるために特に高いキャリアの移動度が得られ
る。
【００１２】一方、活性領域全体が空乏化された状態に
おいては、活性領域にはキャリアが存在しなくなるの
で、不純物濃度の低い第１の半導体層によって耐圧性が
規定され、活性領域全体において高い耐圧値が得られる
ことになる。すなわち、半導体装置中のダイオードやト
ランジスタ等の能動素子の低抵抗化と高耐圧化とを同時
に実現することが可能になる。
おいては、活性領域にはキャリアが存在しなくなるの
で、不純物濃度の低い第１の半導体層によって耐圧性が
規定され、活性領域全体において高い耐圧値が得られる
ことになる。すなわち、半導体装置中のダイオードやト
ランジスタ等の能動素子の低抵抗化と高耐圧化とを同時
に実現することが可能になる。
【００１３】上記第１及び第２の半導体層を、各々複数
個設け、かつ交互に積層することにより、より確実に低
抵抗値と高耐圧性とを発揮することができる。
個設け、かつ交互に積層することにより、より確実に低
抵抗値と高耐圧性とを発揮することができる。
【００１４】上記第１の半導体層におけるキャリア用不
純物濃度は、１×１０17atoms・ｃｍ-3未満であり、上
記第２の半導体層におけるキャリア用不純物濃度は、１
０17atoms・ｃｍ-3以上であることが好ましい。
純物濃度は、１×１０17atoms・ｃｍ-3未満であり、上
記第２の半導体層におけるキャリア用不純物濃度は、１
０17atoms・ｃｍ-3以上であることが好ましい。
【００１５】上記基板及び活性領域を、ＳｉＣ，ＧａＮ
及びＧａＡｓのうちから選ばれるいずれか１つの材料に
より構成することにより、バンドギャップの広い材料を
利用したパワーデバイスに適した構造を有する半導体装
置が得られる。
及びＧａＡｓのうちから選ばれるいずれか１つの材料に
より構成することにより、バンドギャップの広い材料を
利用したパワーデバイスに適した構造を有する半導体装
置が得られる。
【００１６】上記活性領域中の第１及び第２の半導体層
を互いに共通の材料により構成することにより、第１の
半導体層と第２の半導体層との間のポテンシャル障壁が
よりなめらかな傾斜を持つようになるので、キャリアを
活性領域の第１及び第２の半導体層に亘って分布させる
ことが容易となる。
を互いに共通の材料により構成することにより、第１の
半導体層と第２の半導体層との間のポテンシャル障壁が
よりなめらかな傾斜を持つようになるので、キャリアを
活性領域の第１及び第２の半導体層に亘って分布させる
ことが容易となる。
【００１７】上記第２の半導体層がＳｉＣ層である場合
には、上記第２の半導体層の厚みは、１モノレイヤー以
上で２０ｎｍ未満であることが、動作状態に第１の半導
体層へのキャリアの浸みだし作用が有効に得られる点で
好ましい。
には、上記第２の半導体層の厚みは、１モノレイヤー以
上で２０ｎｍ未満であることが、動作状態に第１の半導
体層へのキャリアの浸みだし作用が有効に得られる点で
好ましい。
【００１８】上記第１の半導体層がＳｉＣ層である場合
には、上記第１の半導体層の厚みは、約１０ｎｍ以上で
約１００ｎｍ以下であることが、動作状態における電流
量を確保するために好ましい。
には、上記第１の半導体層の厚みは、約１０ｎｍ以上で
約１００ｎｍ以下であることが、動作状態における電流
量を確保するために好ましい。
【００１９】上記基板は高濃度の不純物を含む半導体層
であり、上記活性領域の最上部は上記第１の半導体層に
より構成されていて、上記活性領域の最上部の第１の半
導体層の上面の一部にショットキー接触するショットキ
ー電極と、上記基板の一部にオーミック接触するオーミ
ック電極とをさらに備えることにより、上述のような活
性領域の特性を利用して、動作状態における低抵抗性
と、逆バイアスに対する高耐圧値とを同時に実現しうる
縦型のショットキーダイオードが得られる。
であり、上記活性領域の最上部は上記第１の半導体層に
より構成されていて、上記活性領域の最上部の第１の半
導体層の上面の一部にショットキー接触するショットキ
ー電極と、上記基板の一部にオーミック接触するオーミ
ック電極とをさらに備えることにより、上述のような活
性領域の特性を利用して、動作状態における低抵抗性
と、逆バイアスに対する高耐圧値とを同時に実現しうる
縦型のショットキーダイオードが得られる。
【００２０】上記活性領域の第１の半導体層及び第２の
半導体層の各第１の側面にショットキー接触するショッ
トキー電極と、上記活性領域の第１の半導体層及び第２
の半導体層の上記各第１の側面とはある間隔を隔てた各
第２の側面に接続される電極とをさらに備えることによ
り、上述のような活性領域の特性を利用して、動作状態
における低抵抗性と、逆バイアスに対する高耐圧値とを
同時に実現しうる横型のショットキーダイオードが得ら
れる。
半導体層の各第１の側面にショットキー接触するショッ
トキー電極と、上記活性領域の第１の半導体層及び第２
の半導体層の上記各第１の側面とはある間隔を隔てた各
第２の側面に接続される電極とをさらに備えることによ
り、上述のような活性領域の特性を利用して、動作状態
における低抵抗性と、逆バイアスに対する高耐圧値とを
同時に実現しうる横型のショットキーダイオードが得ら
れる。
【００２１】その場合、上記活性領域の第１の半導体層
及び第２の半導体層の上記各第１の側面とはある間隔を
隔てた領域に高濃度の不純物を導入して形成された引き
出し用ドープ層をさらに備え、上記電極を上記引き出し
用ドープ層にオーミック接触させる構造を採用すること
もできる。
及び第２の半導体層の上記各第１の側面とはある間隔を
隔てた領域に高濃度の不純物を導入して形成された引き
出し用ドープ層をさらに備え、上記電極を上記引き出し
用ドープ層にオーミック接触させる構造を採用すること
もできる。
【００２２】上記活性領域の最上部は上記第１の半導体
層により構成されていて、上記活性領域の最上部の第１
の半導体層の上面の一部にショットキー接触するショッ
トキーゲート電極と、上記活性領域の上に、上記ショッ
トキーゲート電極を挟んで設けられ、上記活性領域に接
続されるソース・ドレイン電極とをさらに備えることに
より、上述のような活性領域の特性を利用して、低消費
電力，高耐圧，高利得を実現しうるＭＥＳＦＥＴが得ら
れる。
層により構成されていて、上記活性領域の最上部の第１
の半導体層の上面の一部にショットキー接触するショッ
トキーゲート電極と、上記活性領域の上に、上記ショッ
トキーゲート電極を挟んで設けられ、上記活性領域に接
続されるソース・ドレイン電極とをさらに備えることに
より、上述のような活性領域の特性を利用して、低消費
電力，高耐圧，高利得を実現しうるＭＥＳＦＥＴが得ら
れる。
【００２３】その場合、上記活性領域の上に、上記ショ
ットキーゲート電極を挟んで設けられ、高濃度の不純物
を含む２つの第３の半導体層をさらに備え、上記ソース
・ドレイン電極が上記第３の半導体層にオーミック接触
する構造により、リセスゲート構造を有するＭＥＳＦＥ
Ｔが得られる。
ットキーゲート電極を挟んで設けられ、高濃度の不純物
を含む２つの第３の半導体層をさらに備え、上記ソース
・ドレイン電極が上記第３の半導体層にオーミック接触
する構造により、リセスゲート構造を有するＭＥＳＦＥ
Ｔが得られる。
【００２４】［発明の実施の形態］
図１は、本発明の各実施形態において用いられる薄膜形
成用の結晶成長装置の構造を概略的に示す図である。
成用の結晶成長装置の構造を概略的に示す図である。
【００２５】同図に示すように、この縦型結晶成長装置
は、チャンバー１の中に、基板３を載置するためのカー
ボン製サセプタ４と、サセプタ４を支持するための支持
軸５と、チャンバー１の石英管２と、石英管２の外側に
巻き付けられ、サセプタ４を高周波電流により誘導加熱
するためのコイル６とを備えている。石英管２は、二重
石英管などからなり冷却水を流せるように構成されてい
る。また、チャンバー１に供給する各種ガスのボンベ等
を配置したガス供給システム８と、チャンバー１から各
種ガスを排出するための真空ポンプ等を配置したガス排
出システム１５とが設けられている。ガス供給システム
８とチャンバー１とは、原料ガスを供給するための原料
ガス供給管７と、水素等の希釈ガスを供給するための希
釈ガス供給管９と、不活性ガスやドーピングガスなどの
添加ガスを供給するための添加ガス供給管１２とによっ
て接続されており、原料ガス供給管７と希釈ガス供給管
９とは、途中で合流してチャンバー１に接続されてい
る。そして、原料ガス供給管７及び希釈ガス供給管９の
合流前の部位には、それぞれガス流量を調整するための
流量計１０，１１が介設されている。また、ガス排出シ
ステム１５とチャンバー１とは排気管１４によって接続
され、排気管１４には、排出されるガスの流量によって
チャンバー１内の圧力を調節するための圧力調整バルブ
１６が介設されている。
は、チャンバー１の中に、基板３を載置するためのカー
ボン製サセプタ４と、サセプタ４を支持するための支持
軸５と、チャンバー１の石英管２と、石英管２の外側に
巻き付けられ、サセプタ４を高周波電流により誘導加熱
するためのコイル６とを備えている。石英管２は、二重
石英管などからなり冷却水を流せるように構成されてい
る。また、チャンバー１に供給する各種ガスのボンベ等
を配置したガス供給システム８と、チャンバー１から各
種ガスを排出するための真空ポンプ等を配置したガス排
出システム１５とが設けられている。ガス供給システム
８とチャンバー１とは、原料ガスを供給するための原料
ガス供給管７と、水素等の希釈ガスを供給するための希
釈ガス供給管９と、不活性ガスやドーピングガスなどの
添加ガスを供給するための添加ガス供給管１２とによっ
て接続されており、原料ガス供給管７と希釈ガス供給管
９とは、途中で合流してチャンバー１に接続されてい
る。そして、原料ガス供給管７及び希釈ガス供給管９の
合流前の部位には、それぞれガス流量を調整するための
流量計１０，１１が介設されている。また、ガス排出シ
ステム１５とチャンバー１とは排気管１４によって接続
され、排気管１４には、排出されるガスの流量によって
チャンバー１内の圧力を調節するための圧力調整バルブ
１６が介設されている。
【００２６】ここで、この結晶成長装置の特徴は、添加
ガス供給管１２にパルスバルブ２０が介設されているこ
とと、チャンバー１内には添加ガス供給管１２の先端か
ら直径が約２ｃｍのガス導入管１３が延び、このガス導
入管１３の先端が基板３の上面よりも約５ｃｍ上方に位
置する部位で開口していることである。
ガス供給管１２にパルスバルブ２０が介設されているこ
とと、チャンバー１内には添加ガス供給管１２の先端か
ら直径が約２ｃｍのガス導入管１３が延び、このガス導
入管１３の先端が基板３の上面よりも約５ｃｍ上方に位
置する部位で開口していることである。
【００２７】サセプタ４には、高温に加熱された時に脱
ガスが起こらないように厚みが約１００μｍのＳｉＣ膜
がコーティングされている。ただし、このＳｉＣ膜の厚
みは脱ガスの発生を防止できる厚みよりも厚ければいく
らでもよい。
ガスが起こらないように厚みが約１００μｍのＳｉＣ膜
がコーティングされている。ただし、このＳｉＣ膜の厚
みは脱ガスの発生を防止できる厚みよりも厚ければいく
らでもよい。
【００２８】ガス供給システム８から原料ガス供給管７
を通って供給される原料ガスと、希釈ガス供給管９を通
って供給される希釈ガスとは合流した後、チャンバー１
の上部からチャンバー１内に導入される。そのとき、原
料ガス及び希釈ガスの流量は、各流量計１０，１１によ
って調整される。
を通って供給される原料ガスと、希釈ガス供給管９を通
って供給される希釈ガスとは合流した後、チャンバー１
の上部からチャンバー１内に導入される。そのとき、原
料ガス及び希釈ガスの流量は、各流量計１０，１１によ
って調整される。
【００２９】一方、添加ガス供給管１２を経て供給され
るドーピングガスや不活性ガスなどの添加ガスは、パル
スバルブ２０の周期的な開閉に応じてパルス状に基板３
の表面に供給される。このパルスバルブ２０が開いてい
る期間（パルス幅）及び閉じている期間（パルスとパル
スの間隔）は任意に設定することができ、例えばパルス
バルブ２０が開いている期間が１００μｓ（μｓｅ
ｃ）、閉じている期間が４ｍｓ（ｍｓｅｃ）の場合に
は、１秒間におよそ２４０回の開閉が繰り返されること
になる。ガス導入管１３の先端と基板３との距離は接近
している方が好ましいが、接近しすぎると狭い範囲にし
かガスをパルス状で供給する効果が発揮できないので５
ｃｍ程度の間隔をもっていることが好ましい。
るドーピングガスや不活性ガスなどの添加ガスは、パル
スバルブ２０の周期的な開閉に応じてパルス状に基板３
の表面に供給される。このパルスバルブ２０が開いてい
る期間（パルス幅）及び閉じている期間（パルスとパル
スの間隔）は任意に設定することができ、例えばパルス
バルブ２０が開いている期間が１００μｓ（μｓｅ
ｃ）、閉じている期間が４ｍｓ（ｍｓｅｃ）の場合に
は、１秒間におよそ２４０回の開閉が繰り返されること
になる。ガス導入管１３の先端と基板３との距離は接近
している方が好ましいが、接近しすぎると狭い範囲にし
かガスをパルス状で供給する効果が発揮できないので５
ｃｍ程度の間隔をもっていることが好ましい。
【００３０】そして、原料ガス，希釈ガス及び添加ガス
は、排気管１４を通ってガス排気システム１５により外
部に排気される。
は、排気管１４を通ってガス排気システム１５により外
部に排気される。
【００３１】また、図２は、パルスバルブの開く期間で
あるオン期間（パルス幅）を変化させたときのｎ型ドー
プ層のピークキャリア濃度（ｃｍ-3）と、キャリア移動
度（ｃｍ２／Ｖｓ）との変化を示す図である。このと
き、ガス供給システム８内におけるガスボンベの減圧器
の二次側圧力は７８４００Ｐａ（０．８ｋｇｆ／ｃ
ｍ２）で一定とした。そして、パルスバルブ２０が開い
ているオン期間を変化させ、パルスバルブ２０が閉じて
いるオフ期間（パルスとパルスとの間隔）を一定の４ｍ
ｓとしている。
あるオン期間（パルス幅）を変化させたときのｎ型ドー
プ層のピークキャリア濃度（ｃｍ-3）と、キャリア移動
度（ｃｍ２／Ｖｓ）との変化を示す図である。このと
き、ガス供給システム８内におけるガスボンベの減圧器
の二次側圧力は７８４００Ｐａ（０．８ｋｇｆ／ｃ
ｍ２）で一定とした。そして、パルスバルブ２０が開い
ているオン期間を変化させ、パルスバルブ２０が閉じて
いるオフ期間（パルスとパルスとの間隔）を一定の４ｍ
ｓとしている。
【００３２】同図に示すように、ｎ型ドープ層のピーク
キャリア濃度はパルスバルブ２０が開いているオン期間
を変化させることにより制御可能であることが分かる。
また、この結果から、オフ期間を変化させても、ピーク
キャリア濃度を調整しうることがわかる。特に、オフ期
間（パルスとパルスとの間隔）を一定とした場合、パル
スバルブのオン期間（パルス幅）を９５μｓと１１０μ
ｓとの間で変化させるだけで、ピークキャリア濃度を５
×１０16ｃｍ-3から約１×１０19ｃｍ-3まで大きく変化
させることができる。
キャリア濃度はパルスバルブ２０が開いているオン期間
を変化させることにより制御可能であることが分かる。
また、この結果から、オフ期間を変化させても、ピーク
キャリア濃度を調整しうることがわかる。特に、オフ期
間（パルスとパルスとの間隔）を一定とした場合、パル
スバルブのオン期間（パルス幅）を９５μｓと１１０μ
ｓとの間で変化させるだけで、ピークキャリア濃度を５
×１０16ｃｍ-3から約１×１０19ｃｍ-3まで大きく変化
させることができる。
【００３３】−第１の実施形態−
第１の実施形態として、図１に示す結晶成長装置を用
い、図１中の基板３として（０００１）面（Ｃ面）にオ
フ角度が設けられた主面を有する六方晶系の単結晶炭化
珪素基板（６Ｈ−ＳｉＣ基板）を用い、この基板３の上
に六方晶炭化珪素（ＳｉＣ）からなるｎ型ドープ層をホ
モエピタキシャル成長させる方法について説明する。図
３（ａ）〜（ｃ）は、本実施形態の半導体膜の成長方法
を示す断面図である。
い、図１中の基板３として（０００１）面（Ｃ面）にオ
フ角度が設けられた主面を有する六方晶系の単結晶炭化
珪素基板（６Ｈ−ＳｉＣ基板）を用い、この基板３の上
に六方晶炭化珪素（ＳｉＣ）からなるｎ型ドープ層をホ
モエピタキシャル成長させる方法について説明する。図
３（ａ）〜（ｃ）は、本実施形態の半導体膜の成長方法
を示す断面図である。
【００３４】図３（ａ）に示すように、基板３（６Ｈ−
ＳｉＣ基板）の主面は、（０００１）面（Ｃ面）から
［１１−２０］方向に３．５゜傾いた面（（０００１）
オフ面）であり、かつ、表面にＳｉ原子が並ぶｎ型Ｓｉ
面である。基板３の直径は２５ｍｍである。まず、流量
５（ｌ／ｍｉｎ）の酸素によってバブリングされた水蒸
気雰囲気中で、基板３を１１００℃で３時間ほど熱酸化
し、表面に厚みが約４０ｎｍの熱酸化膜を形成した後、
バッファード弗酸（弗酸：フッ化アンモニウム水溶液＝
１：７）により、その熱酸化膜を除去する。サセプタ４
に表面の熱酸化膜が除去された基板３を設置し、チャン
バー１を１０-6Ｐａ程度（≒１０-8Torr）の真空度にな
るまで減圧する。
ＳｉＣ基板）の主面は、（０００１）面（Ｃ面）から
［１１−２０］方向に３．５゜傾いた面（（０００１）
オフ面）であり、かつ、表面にＳｉ原子が並ぶｎ型Ｓｉ
面である。基板３の直径は２５ｍｍである。まず、流量
５（ｌ／ｍｉｎ）の酸素によってバブリングされた水蒸
気雰囲気中で、基板３を１１００℃で３時間ほど熱酸化
し、表面に厚みが約４０ｎｍの熱酸化膜を形成した後、
バッファード弗酸（弗酸：フッ化アンモニウム水溶液＝
１：７）により、その熱酸化膜を除去する。サセプタ４
に表面の熱酸化膜が除去された基板３を設置し、チャン
バー１を１０-6Ｐａ程度（≒１０-8Torr）の真空度にな
るまで減圧する。
【００３５】次に、図３（ｂ）に示す工程で、ガス供給
システム８から、希釈ガスとして流量２（ｌ／ｍｉｎ）
の水素ガスと流量１（ｌ／ｍｉｎ）のアルゴンガスとを
供給し、チャンバー１内の圧力を０．０９３３ＭＰａ
（７００Torr）とする。チャンバー１内の圧力は圧力調
整バルブ１６の開度により制御されている。この流量を
維持しながら、誘導加熱装置を用いて、コイル６に、２
０．０ｋＨｚ、２０ｋＷの高周波電力を印加して、サセ
プタ４を加熱する。基板３の温度は、一定温度である約
１６００℃に制御した。水素ガス及びアルゴンガスの流
量は上述の一定値に保持しながら、原料ガスとして流量
が２（ｍｌ／ｍｉｎ）のプロパンガス（Ｃ３Ｈ８）と、
流量が３（ｍｌ／ｍｉｎ）のシランガス（ＳｉＨ４）と
をチャンバー１内に導入する。原料ガスは流量５０（ｍ
ｌ／ｍｉｎ）の水素ガスで希釈されている。そして、プ
ロパンガスとシランガスを誘導加熱されたサセプタ４上
の基板３（６Ｈ−ＳｉＣ基板）に供給することにより、
基板３の（０００１）オフ面である主面の上に、アンド
ープの６Ｈ−ＳｉＣ単結晶からなる厚さ約５０ｎｍのア
ンドープ層２２（低濃度ドープ層）をエピタキシャル成
長させる。このとき、窒素ガスなどを使用しなくても、
残留ガスなどによって窒素などのキャリア用不純物があ
る程度導入されることがあるので、本実施形態及び後述
する各実施形態においては、製造工程上意識的に窒素を
導入して形成されたものではないという意味で、「アン
ドープ層」という文言を用いることとする。
システム８から、希釈ガスとして流量２（ｌ／ｍｉｎ）
の水素ガスと流量１（ｌ／ｍｉｎ）のアルゴンガスとを
供給し、チャンバー１内の圧力を０．０９３３ＭＰａ
（７００Torr）とする。チャンバー１内の圧力は圧力調
整バルブ１６の開度により制御されている。この流量を
維持しながら、誘導加熱装置を用いて、コイル６に、２
０．０ｋＨｚ、２０ｋＷの高周波電力を印加して、サセ
プタ４を加熱する。基板３の温度は、一定温度である約
１６００℃に制御した。水素ガス及びアルゴンガスの流
量は上述の一定値に保持しながら、原料ガスとして流量
が２（ｍｌ／ｍｉｎ）のプロパンガス（Ｃ３Ｈ８）と、
流量が３（ｍｌ／ｍｉｎ）のシランガス（ＳｉＨ４）と
をチャンバー１内に導入する。原料ガスは流量５０（ｍ
ｌ／ｍｉｎ）の水素ガスで希釈されている。そして、プ
ロパンガスとシランガスを誘導加熱されたサセプタ４上
の基板３（６Ｈ−ＳｉＣ基板）に供給することにより、
基板３の（０００１）オフ面である主面の上に、アンド
ープの６Ｈ−ＳｉＣ単結晶からなる厚さ約５０ｎｍのア
ンドープ層２２（低濃度ドープ層）をエピタキシャル成
長させる。このとき、窒素ガスなどを使用しなくても、
残留ガスなどによって窒素などのキャリア用不純物があ
る程度導入されることがあるので、本実施形態及び後述
する各実施形態においては、製造工程上意識的に窒素を
導入して形成されたものではないという意味で、「アン
ドープ層」という文言を用いることとする。
【００３６】引き続いて、チャンバー１内で、原料ガス
及び希釈ガスを供給しながら、ｎ型ドーピングガスであ
る窒素をパルス状に供給することにより、アンドープ層
２２の上に厚さ約１０ｎｍのｎ型ドープ層２３（高濃度
ドープ層）を形成する。このとき、原料ガス及び希釈ガ
スを供給しながら、パルスバルブ２０を繰り返し開閉す
ることによって、ドーピングガスを、導入管１３からチ
ャンバー１内の基板３の直上にパルス状に供給すること
ができる。本実施形態においては、パルスバルブ２０が
開いている期間（パルス幅）を１０２μｓ、パルスバル
ブ２０が開ている期間（パルスとパルスの間隔）を４ｍ
ｓとしている。そして、パルスバルブ２０の開閉を繰り
返してドーピングガスを供給しながらｎ型ドープ層２３
を形成する。このとき、厚み１０ｎｍのｎ型ドープ層２
３をエピタキシャル成長させるのに要する時間は約３０
ｓｅｃである。
及び希釈ガスを供給しながら、ｎ型ドーピングガスであ
る窒素をパルス状に供給することにより、アンドープ層
２２の上に厚さ約１０ｎｍのｎ型ドープ層２３（高濃度
ドープ層）を形成する。このとき、原料ガス及び希釈ガ
スを供給しながら、パルスバルブ２０を繰り返し開閉す
ることによって、ドーピングガスを、導入管１３からチ
ャンバー１内の基板３の直上にパルス状に供給すること
ができる。本実施形態においては、パルスバルブ２０が
開いている期間（パルス幅）を１０２μｓ、パルスバル
ブ２０が開ている期間（パルスとパルスの間隔）を４ｍ
ｓとしている。そして、パルスバルブ２０の開閉を繰り
返してドーピングガスを供給しながらｎ型ドープ層２３
を形成する。このとき、厚み１０ｎｍのｎ型ドープ層２
３をエピタキシャル成長させるのに要する時間は約３０
ｓｅｃである。
【００３７】次に、図３（ｃ）に示す工程で、パルスバ
ルブ２０を閉じた状態にして窒素（Ｎ）を供給しないで
原料ガスの供給のみによるアンドープ層２２の形成と、
原料ガスを供給しながら同時にパルスバルブ２０を開閉
して窒素（Ｎ）を導入することによるｎ型ドープ層２３
の形成とをさらに繰り返すことにより、アンドープ層２
２とｎ型ドープ層２３とを交互に積層してなる活性領域
３０を形成する。
ルブ２０を閉じた状態にして窒素（Ｎ）を供給しないで
原料ガスの供給のみによるアンドープ層２２の形成と、
原料ガスを供給しながら同時にパルスバルブ２０を開閉
して窒素（Ｎ）を導入することによるｎ型ドープ層２３
の形成とをさらに繰り返すことにより、アンドープ層２
２とｎ型ドープ層２３とを交互に積層してなる活性領域
３０を形成する。
【００３８】すなわち、活性領域３０は、第１の半導体
層であるアンドープ層２２と、アンドープ層よりも厚み
が小さく，アンドープ層２２（第１の半導体層）よりも
高濃度のキャリア用不純物を含み量子効果によるアンド
ープ層２２へのキャリアの浸みだし可能な程度に薄い第
２の半導体層であるｎ型ドープ層２３とを交互に積層し
て構成されている。
層であるアンドープ層２２と、アンドープ層よりも厚み
が小さく，アンドープ層２２（第１の半導体層）よりも
高濃度のキャリア用不純物を含み量子効果によるアンド
ープ層２２へのキャリアの浸みだし可能な程度に薄い第
２の半導体層であるｎ型ドープ層２３とを交互に積層し
て構成されている。
【００３９】図４は、本実施形態において形成された活
性領域３０の深さ方向のドーパント濃度分布を示す図で
あって、上述のように、ｎ型ドープ層２３を形成する際
のパルスバルブ２０が開いている期間（パルス幅）を１
０２μｓ、閉じている期間（パルスとパルスとの間隔）
を４ｍｓとしている。同図の濃度プロファイルは、二次
イオン質量分析装置（ＳＩＭＳ）を用いて測定した結果
得られたものである。同図において、横軸は基板の最上
面からの深さ（μｍ）を表し、縦軸はドーパントである
窒素の濃度（atoms・ｃｍ-3）を表している。同図に示
すように、本実施形態の方法で形成された各ｎ型ドープ
層２３における窒素（Ｎ）の濃度はほぼ均一であり（約
１×１０18atoms・ｃｍ-3）、しかもアンドープ層２２
からｎ型ドープ層２３に遷移する領域、ｎ型ドープ層２
３からアンドープ層２２に遷移する領域のいずれにおい
ても、極めて急峻な不純物濃度の変化を示している。な
お、図４のデータは、パルスバルブ２０が開いている期
間（パルス幅）を１０２μｓとして、キャリアガスとし
て窒素ガスを流しながら形成したドープ層について得ら
れたデータであるために、図４に示される窒素のピーク
濃度は１×１０18atoms・ｃｍ-3程度であるが、図２に
示すように、パルスバルブ２０が開いている期間（パル
ス幅）を１１０μｓ程度の時間にすることにより、窒素
のピーク濃度を１×１０19atoms・ｃｍ-3程度に高める
ことが可能である。また、キャリアガスとしての窒素ガ
スを流せば、アンドープ層の窒素濃度を１×１０16atom
s・ｃｍ-3程度に制御することも容易である。キャリア
ガスを流してアンドープ層にもある程度の流量の窒素を
供給することにより、アンドープ層の窒素濃度を安定し
て一定濃度に制御できる利点もある。
性領域３０の深さ方向のドーパント濃度分布を示す図で
あって、上述のように、ｎ型ドープ層２３を形成する際
のパルスバルブ２０が開いている期間（パルス幅）を１
０２μｓ、閉じている期間（パルスとパルスとの間隔）
を４ｍｓとしている。同図の濃度プロファイルは、二次
イオン質量分析装置（ＳＩＭＳ）を用いて測定した結果
得られたものである。同図において、横軸は基板の最上
面からの深さ（μｍ）を表し、縦軸はドーパントである
窒素の濃度（atoms・ｃｍ-3）を表している。同図に示
すように、本実施形態の方法で形成された各ｎ型ドープ
層２３における窒素（Ｎ）の濃度はほぼ均一であり（約
１×１０18atoms・ｃｍ-3）、しかもアンドープ層２２
からｎ型ドープ層２３に遷移する領域、ｎ型ドープ層２
３からアンドープ層２２に遷移する領域のいずれにおい
ても、極めて急峻な不純物濃度の変化を示している。な
お、図４のデータは、パルスバルブ２０が開いている期
間（パルス幅）を１０２μｓとして、キャリアガスとし
て窒素ガスを流しながら形成したドープ層について得ら
れたデータであるために、図４に示される窒素のピーク
濃度は１×１０18atoms・ｃｍ-3程度であるが、図２に
示すように、パルスバルブ２０が開いている期間（パル
ス幅）を１１０μｓ程度の時間にすることにより、窒素
のピーク濃度を１×１０19atoms・ｃｍ-3程度に高める
ことが可能である。また、キャリアガスとしての窒素ガ
スを流せば、アンドープ層の窒素濃度を１×１０16atom
s・ｃｍ-3程度に制御することも容易である。キャリア
ガスを流してアンドープ層にもある程度の流量の窒素を
供給することにより、アンドープ層の窒素濃度を安定し
て一定濃度に制御できる利点もある。
【００４０】図５（ａ），（ｂ）は、本実施形態におけ
る基本構造を有する活性領域３０の深さ方向におけるｎ
型不純物である窒素の濃度プロファイルとキャリア分布
との関係を模式的に示す図、及び活性領域３０の深さ方
向に沿った伝導帯端の形状を示す部分バンド図である。
ただし、図５（ａ），（ｂ）は、キャリアガスとして窒
素を使用せずにアンドープ層２２（低濃度ドープ層）に
おける窒素の濃度を５×１０15atoms・ｃｍ-3とし、パ
ルスバルブのパルス幅を１０２μｓ程度に制御してｎ型
ドープ層２３（高濃度ドープ層）の窒素の濃度を１×１
０18atoms・ｃｍ-3とした場合について作成したモデル
である。
る基本構造を有する活性領域３０の深さ方向におけるｎ
型不純物である窒素の濃度プロファイルとキャリア分布
との関係を模式的に示す図、及び活性領域３０の深さ方
向に沿った伝導帯端の形状を示す部分バンド図である。
ただし、図５（ａ），（ｂ）は、キャリアガスとして窒
素を使用せずにアンドープ層２２（低濃度ドープ層）に
おける窒素の濃度を５×１０15atoms・ｃｍ-3とし、パ
ルスバルブのパルス幅を１０２μｓ程度に制御してｎ型
ドープ層２３（高濃度ドープ層）の窒素の濃度を１×１
０18atoms・ｃｍ-3とした場合について作成したモデル
である。
【００４１】図４に示すデータから、ｎ型ドープ層２３
の不純物濃度プロファイルを、図５（ａ）に示すような
アンドープ層２２の下地に対してほぼδ関数的な形状で
あるとする。つまり、ｎ型ドープ層２３をいわゆるδド
ープ層としている。この場合、ｎドープ層２３の厚みが
１０ｎｍ程度と薄いことから、ｎ型ドープ層２３におい
て量子効果に起因した量子準位が生じ、ｎ型ドープ層２
３中に局在する電子の波動関数はある程度の広がりを持
つようになる。その結果、図中破線で表されるように、
キャリアがｎ型ドープ層２３だけでなくアンドープ層２
２にも存在するような分布状態となる。そして、この活
性領域３０のポテンシャルが高められ、キャリアが走行
する状態においては、ｎ型ドープ層２３及びアンドープ
層２２に絶えず電子が供給されるので、常に、電子がｎ
型ドープ層２３だけでなくアンドープ層２２にも存在す
るような分布状態となっている。この状態で、電子がｎ
型ドープ層２３だけでなくアンドープ層２２をも走行す
ることから、活性領域３０の抵抗値が低減される。その
とき、アンドープ層２２における不純物イオン散乱は少
なくなるために、アンドープ層２２においては特に高い
電子移動度が得られる。
の不純物濃度プロファイルを、図５（ａ）に示すような
アンドープ層２２の下地に対してほぼδ関数的な形状で
あるとする。つまり、ｎ型ドープ層２３をいわゆるδド
ープ層としている。この場合、ｎドープ層２３の厚みが
１０ｎｍ程度と薄いことから、ｎ型ドープ層２３におい
て量子効果に起因した量子準位が生じ、ｎ型ドープ層２
３中に局在する電子の波動関数はある程度の広がりを持
つようになる。その結果、図中破線で表されるように、
キャリアがｎ型ドープ層２３だけでなくアンドープ層２
２にも存在するような分布状態となる。そして、この活
性領域３０のポテンシャルが高められ、キャリアが走行
する状態においては、ｎ型ドープ層２３及びアンドープ
層２２に絶えず電子が供給されるので、常に、電子がｎ
型ドープ層２３だけでなくアンドープ層２２にも存在す
るような分布状態となっている。この状態で、電子がｎ
型ドープ層２３だけでなくアンドープ層２２をも走行す
ることから、活性領域３０の抵抗値が低減される。その
とき、アンドープ層２２における不純物イオン散乱は少
なくなるために、アンドープ層２２においては特に高い
電子移動度が得られる。
【００４２】一方、活性領域３０全体が空乏化された状
態においては、アンドープ層２２及びｎ型ドープ層２３
にはキャリアが存在しなくなるので、不純物濃度の低い
アンドープ層２２によって耐圧性が規定され、活性領域
３０全体において高い耐圧値が得られることになる。
態においては、アンドープ層２２及びｎ型ドープ層２３
にはキャリアが存在しなくなるので、不純物濃度の低い
アンドープ層２２によって耐圧性が規定され、活性領域
３０全体において高い耐圧値が得られることになる。
【００４３】なお、上述の作用は、キャリアとして電子
ではなくホールを用いる場合にも同様に得られる作用で
ある。
ではなくホールを用いる場合にも同様に得られる作用で
ある。
【００４４】また、図５（ｂ）に示すように、活性領域
３０全体の伝導帯端は、図中破線で示すｎ型ドープ層２
３の伝導帯端とアンドープ層２２の伝導帯端とを接続し
た形状になる。なお、ｎ型ドープ層２３の不純物濃度
は、その伝導帯端がフェルミレベルＥｆよりも下方にな
る程度に濃くするのが一般的であるが、ｎ型ドープ層２
３の不純物濃度は必ずしもそれほど濃くなくてもよい。
３０全体の伝導帯端は、図中破線で示すｎ型ドープ層２
３の伝導帯端とアンドープ層２２の伝導帯端とを接続し
た形状になる。なお、ｎ型ドープ層２３の不純物濃度
は、その伝導帯端がフェルミレベルＥｆよりも下方にな
る程度に濃くするのが一般的であるが、ｎ型ドープ層２
３の不純物濃度は必ずしもそれほど濃くなくてもよい。
【００４５】そして、このような構造を有する活性領域
３０を用することにより、後述の各実施形態に示すよう
に、高性能のデバイスを得ることができる。ここで、活
性領域３０において、アンドープ層２２とｎ型ドープ層
２３とがキャリア走行領域として機能することについて
は、以下の各実施形態において説明する。
３０を用することにより、後述の各実施形態に示すよう
に、高性能のデバイスを得ることができる。ここで、活
性領域３０において、アンドープ層２２とｎ型ドープ層
２３とがキャリア走行領域として機能することについて
は、以下の各実施形態において説明する。
【００４６】なお、本実施形態においては窒素を用いて
ｎ型のドープ層を形成したが、ｎ型の伝導性を示すドー
パントとして他の元素（例えばリン（Ｐ），砒素（Ａ
ｓ）など）を含むドーピングガスを用いても差し支えな
い。
ｎ型のドープ層を形成したが、ｎ型の伝導性を示すドー
パントとして他の元素（例えばリン（Ｐ），砒素（Ａ
ｓ）など）を含むドーピングガスを用いても差し支えな
い。
【００４７】また、本実施形態においてはｎ型ドープ層
を形成したが、ｐ型の伝導性を生じるボロン（Ｂ），ア
ルミニウム（Ａｌ），ガリウム（Ｇａ）等の原子を含む
ドーピングガスを用いれば、各遷移領域で極めて急峻な
濃度分布をもつｐ型のドープ層が形成されることはいう
までもない。
を形成したが、ｐ型の伝導性を生じるボロン（Ｂ），ア
ルミニウム（Ａｌ），ガリウム（Ｇａ）等の原子を含む
ドーピングガスを用いれば、各遷移領域で極めて急峻な
濃度分布をもつｐ型のドープ層が形成されることはいう
までもない。
【００４８】また、本実施形態においてはアンドープ層
の上にｎ型ドープ層（高濃度ドープ層）を形成したが、
アンドープ層の代わりに、パルスバルブを開いて形成し
た低濃度のｎ型ドープ層を用いてもよい。
の上にｎ型ドープ層（高濃度ドープ層）を形成したが、
アンドープ層の代わりに、パルスバルブを開いて形成し
た低濃度のｎ型ドープ層を用いてもよい。
【００４９】また、本実施形態においては、炭化珪素基
板（ＳｉＣ基板）の上にエピタキシャル成長法によって
アンドープ層（低濃度ドープ層）とｎ型ドープ層（高濃
度ドープ層）とを積層した活性領域を設けた構造につい
て述べたが、本発明の活性領域の構造をＳｉＣ以外の材
料からなる基板上に設けてもよい。特に、ＧａＡｓ，Ｇ
ａＮなどの基板は、いわゆる半絶縁性材料と呼ばれるほ
どバンドギャップが広いことから、本発明を適用するこ
とによって高耐圧のデバイスを形成しうる利点がある。
板（ＳｉＣ基板）の上にエピタキシャル成長法によって
アンドープ層（低濃度ドープ層）とｎ型ドープ層（高濃
度ドープ層）とを積層した活性領域を設けた構造につい
て述べたが、本発明の活性領域の構造をＳｉＣ以外の材
料からなる基板上に設けてもよい。特に、ＧａＡｓ，Ｇ
ａＮなどの基板は、いわゆる半絶縁性材料と呼ばれるほ
どバンドギャップが広いことから、本発明を適用するこ
とによって高耐圧のデバイスを形成しうる利点がある。
【００５０】また、本実施形態においては、基材上の薄
膜成長方法として誘導加熱を用いたＣＶＤ方法について
述べたが、ガスを用いて基板上に薄膜を成長させるので
あればプラズマＣＶＤ法，光照射ＣＶＤ法，電子照射Ｃ
ＶＤ法のいずれかの作用によって上記基材上に薄膜を成
長する場合にも本発明の薄膜成長方法が有効であること
はいうまでもない。
膜成長方法として誘導加熱を用いたＣＶＤ方法について
述べたが、ガスを用いて基板上に薄膜を成長させるので
あればプラズマＣＶＤ法，光照射ＣＶＤ法，電子照射Ｃ
ＶＤ法のいずれかの作用によって上記基材上に薄膜を成
長する場合にも本発明の薄膜成長方法が有効であること
はいうまでもない。
【００５１】さらに、本発明は、ＣＶＤ法だけでなくス
パッタリング法，蒸着法，ＭＢＥ法などの他の方法を用
いて、低濃度ドープ層（アンドープ層を含む）と、それ
よりも厚みが小さく，量子効果による低濃度ドープ層へ
のキャリアの浸みだしが可能な程度に厚みの薄い高濃度
ドープ層とを積層したものにも適用することができる。
パッタリング法，蒸着法，ＭＢＥ法などの他の方法を用
いて、低濃度ドープ層（アンドープ層を含む）と、それ
よりも厚みが小さく，量子効果による低濃度ドープ層へ
のキャリアの浸みだしが可能な程度に厚みの薄い高濃度
ドープ層とを積層したものにも適用することができる。
【００５２】次に、本実施形態の方法で形成された活性
領域３０を応用した各種デバイスに関する実施形態につ
いて説明する。
領域３０を応用した各種デバイスに関する実施形態につ
いて説明する。
【００５３】−第２の実施形態−
まず、第１の実施形態の活性領域の構造を利用したショ
ットキーダイオードに関する第２の実施形態について説
明する。図６は、第２の実施形態に係るパワー半導体デ
バイスであるショットキーダイオードの概略的な構造を
示す断面図である。
ットキーダイオードに関する第２の実施形態について説
明する。図６は、第２の実施形態に係るパワー半導体デ
バイスであるショットキーダイオードの概略的な構造を
示す断面図である。
【００５４】同図に示すように、（０００１）オフ面を
主面とするｎ型の６Ｈ−ＳｉＣ基板である基板３の主面
上には、上記第１の実施形態で説明した方法により形成
されたアンドープ層２２（低濃度ドープ層）とｎ型ドー
プ層２３（高濃度ドープ層）とを交互に５０層ずつ積層
した活性領域３０が設けられている。ここで、基板３の
厚さは約１００μｍで、基板３中の窒素濃度は約１×１
０18atoms・ｃｍ-3である。ｎ型ドープ層２３の厚さは
約１０ｎｍで、ｎ型ドープ層２３中の窒素のピーク濃度
は１×１０18atoms・ｃｍ-3である。アンドープ層２２
の厚さは約５０ｎｍで、アンドープ層２２中の窒素濃度
は約５×１０15atoms・ｃｍ-3であって、活性領域３０
全体の厚さは約３０００ｎｍ（３μｍ）である。活性領
域３０の最上部はアンドープ層２２によって構成されて
おり、活性領域３０の最上部のアンドープ層２２の上に
は、シリコン酸化膜からなるガードリング３１と、ガー
ドリング３１に設けられた開口部において活性領域３０
の最上部のアンドープ層２２にショットキー接触するＮ
ｉ合金からなるショットキー電極３２とが設けられてい
る。また、基板３の裏面には、基板３にオーミック接触
するＮｉ合金からなるオーミック電極３３が設けられて
いる。このオーミック電極３３は、基板３のいずれかに
接触していればよく、基板３の側面に接触していてもよ
い。
主面とするｎ型の６Ｈ−ＳｉＣ基板である基板３の主面
上には、上記第１の実施形態で説明した方法により形成
されたアンドープ層２２（低濃度ドープ層）とｎ型ドー
プ層２３（高濃度ドープ層）とを交互に５０層ずつ積層
した活性領域３０が設けられている。ここで、基板３の
厚さは約１００μｍで、基板３中の窒素濃度は約１×１
０18atoms・ｃｍ-3である。ｎ型ドープ層２３の厚さは
約１０ｎｍで、ｎ型ドープ層２３中の窒素のピーク濃度
は１×１０18atoms・ｃｍ-3である。アンドープ層２２
の厚さは約５０ｎｍで、アンドープ層２２中の窒素濃度
は約５×１０15atoms・ｃｍ-3であって、活性領域３０
全体の厚さは約３０００ｎｍ（３μｍ）である。活性領
域３０の最上部はアンドープ層２２によって構成されて
おり、活性領域３０の最上部のアンドープ層２２の上に
は、シリコン酸化膜からなるガードリング３１と、ガー
ドリング３１に設けられた開口部において活性領域３０
の最上部のアンドープ層２２にショットキー接触するＮ
ｉ合金からなるショットキー電極３２とが設けられてい
る。また、基板３の裏面には、基板３にオーミック接触
するＮｉ合金からなるオーミック電極３３が設けられて
いる。このオーミック電極３３は、基板３のいずれかに
接触していればよく、基板３の側面に接触していてもよ
い。
【００５５】図６に示すショットキーダイオードの構造
は、以下の手順により形成される。まず、高濃度に窒素
がドーピングされたＳｉＣ基板である基板３を図１に示
す結晶装置内に設置し、第１の実施形態で説明したＣＶ
Ｄを行なって、基板３の上に、厚み約５０ｎｍのアンド
ープ層２２と厚み約１０ｎｍのｎ型ドープ層２３とを交
互にエピタキシャル成長させて、活性領域３０を形成す
る。その後、基板上にシリコン酸化膜を形成した後、そ
の一部を開口してガードリング３１を形成する。次に、
基板３の裏面にＮｉ合金からなるオーミック電極３３を
形成し、基板上のガードリング３１の開口領域の上に、
Ｎｉ合金からなるショットキー電極３２を形成する。
は、以下の手順により形成される。まず、高濃度に窒素
がドーピングされたＳｉＣ基板である基板３を図１に示
す結晶装置内に設置し、第１の実施形態で説明したＣＶ
Ｄを行なって、基板３の上に、厚み約５０ｎｍのアンド
ープ層２２と厚み約１０ｎｍのｎ型ドープ層２３とを交
互にエピタキシャル成長させて、活性領域３０を形成す
る。その後、基板上にシリコン酸化膜を形成した後、そ
の一部を開口してガードリング３１を形成する。次に、
基板３の裏面にＮｉ合金からなるオーミック電極３３を
形成し、基板上のガードリング３１の開口領域の上に、
Ｎｉ合金からなるショットキー電極３２を形成する。
【００５６】図７（ａ１）〜（ｃ２）は、本実施形態の
ショットキーダイオードと図１１に示す従来のショット
キーダイオードについて、バイアスの変化による伝導帯
端の形状の変化を示すエネルギーバンド図である。ここ
で、図７（ａ１），（ｂ１），（ｃ１）は本実施形態の
ショットキーダイオードの活性領域の伝導帯端を、図７
（ａ２），（ｂ２），（ｃ２）は従来のショットキーダ
イオードのｎ−ＳｉＣ層の伝導帯端をそれぞれ示す。ま
た、図７（ａ１），（ａ２）は、ショットキー電極とオ
ーミック電極との間に電圧を印加しないとき（０バイア
ス）、図７（ｂ１），（ｂ２）は、ショットキー電極と
オーミック電極との間にショットキー電極の方が高くな
るように電圧を印加した場合（順バイアス）、図７（ｃ
１），（ｃ２）は、ショットキー電極とオーミック電極
との間にオーミック電極の方が高くなるように電圧を印
加した場合（逆バイアス）の伝導帯端の形状をそれぞれ
示している。なお、オーミック電極３３と活性領域３０
との接触状態はバイアスの変化によって本質的に変化す
るものではないので、図示を省略している。また、本実
施形態では、キャリアとして電子が走行するｎ型半導体
層を設けた場合について説明しているので、価電子帯端
の形状についても図示を省略している。
ショットキーダイオードと図１１に示す従来のショット
キーダイオードについて、バイアスの変化による伝導帯
端の形状の変化を示すエネルギーバンド図である。ここ
で、図７（ａ１），（ｂ１），（ｃ１）は本実施形態の
ショットキーダイオードの活性領域の伝導帯端を、図７
（ａ２），（ｂ２），（ｃ２）は従来のショットキーダ
イオードのｎ−ＳｉＣ層の伝導帯端をそれぞれ示す。ま
た、図７（ａ１），（ａ２）は、ショットキー電極とオ
ーミック電極との間に電圧を印加しないとき（０バイア
ス）、図７（ｂ１），（ｂ２）は、ショットキー電極と
オーミック電極との間にショットキー電極の方が高くな
るように電圧を印加した場合（順バイアス）、図７（ｃ
１），（ｃ２）は、ショットキー電極とオーミック電極
との間にオーミック電極の方が高くなるように電圧を印
加した場合（逆バイアス）の伝導帯端の形状をそれぞれ
示している。なお、オーミック電極３３と活性領域３０
との接触状態はバイアスの変化によって本質的に変化す
るものではないので、図示を省略している。また、本実
施形態では、キャリアとして電子が走行するｎ型半導体
層を設けた場合について説明しているので、価電子帯端
の形状についても図示を省略している。
【００５７】図７（ａ１），（ａ２）に示すように、本
実施形態，従来のショットキーダイオード共に、自然状
態においては、活性領域の最上部とショットキー電極と
の間、ｎ−ＳｉＣ層とショットキー電極との間に、それ
ぞれ高いショットキー障壁（約１ｅＶ）が形成されてい
る。
実施形態，従来のショットキーダイオード共に、自然状
態においては、活性領域の最上部とショットキー電極と
の間、ｎ−ＳｉＣ層とショットキー電極との間に、それ
ぞれ高いショットキー障壁（約１ｅＶ）が形成されてい
る。
【００５８】そして、図７（ｂ１）に示すように、本実
施形態のショットキーダイオードに順バイアスが印加さ
れると、活性領域３０のポテンシャルが高められる，つ
まり活性領域３０全体の伝導帯端のエネルギーレベルが
上昇する。そして、活性領域３０中のアンドープ層２２
において図５（ａ）に示すようなキャリアの分布が生じ
るので、活性領域３０からショットキー電極３２に電流
が流れる。つまり、活性領域３０のｎ型ドープ層だけで
なくアンドープ層２２がキャリア走行領域として機能す
ることになる。このとき、アンドープ層２２には図５
（ａ）に示すようなキャリアの分布が生じているものの
不純物濃度が低いので、アンドープ層２２においては不
純物散乱が極めて低減される。ここで、一般に半導体の
コンダクタンス（抵抗値の逆数）は、電界とキャリア濃
度とキャリア移動度との積に比例するが、キャリアが浸
みだした領域ではキャリア移動度が上昇する。したがっ
て、本実施形態のショットキーダイオードでは、活性領
域３０全体としての抵抗値を小さく維持することがで
き、低消費電力，大電流を実現することができる。
施形態のショットキーダイオードに順バイアスが印加さ
れると、活性領域３０のポテンシャルが高められる，つ
まり活性領域３０全体の伝導帯端のエネルギーレベルが
上昇する。そして、活性領域３０中のアンドープ層２２
において図５（ａ）に示すようなキャリアの分布が生じ
るので、活性領域３０からショットキー電極３２に電流
が流れる。つまり、活性領域３０のｎ型ドープ層だけで
なくアンドープ層２２がキャリア走行領域として機能す
ることになる。このとき、アンドープ層２２には図５
（ａ）に示すようなキャリアの分布が生じているものの
不純物濃度が低いので、アンドープ層２２においては不
純物散乱が極めて低減される。ここで、一般に半導体の
コンダクタンス（抵抗値の逆数）は、電界とキャリア濃
度とキャリア移動度との積に比例するが、キャリアが浸
みだした領域ではキャリア移動度が上昇する。したがっ
て、本実施形態のショットキーダイオードでは、活性領
域３０全体としての抵抗値を小さく維持することがで
き、低消費電力，大電流を実現することができる。
【００５９】一方、図７（ｂ２）に示すように、従来の
ショットキーダイオードに順バイアスが印加されると、
ｎ＋ＳｉＣ基板からショットキー電極に電流が流れる
が、そのときにｎ−ＳｉＣ層という電気抵抗の大きい領
域を通過する必要があるので、大きな消費電力が必要と
なる。
ショットキーダイオードに順バイアスが印加されると、
ｎ＋ＳｉＣ基板からショットキー電極に電流が流れる
が、そのときにｎ−ＳｉＣ層という電気抵抗の大きい領
域を通過する必要があるので、大きな消費電力が必要と
なる。
【００６０】また、図７（ｃ１）に示すように、本実施
形態のショットキーダイオードに逆バイアスが印加され
ると、活性領域３０における伝導帯端のエネルギーレベ
ル全体が低くなる。ここで、耐圧値は、逆バイアス時に
おける空乏層に印加される電界によって規定される。本
実施形態のショットキーダイオードでは、ｎ型ドープ層
２３の厚みが極めて薄いことから、活性領域３０全体の
空乏層幅はアンドープ層２２の不純物濃度に依存して決
定されると考えてよい。その場合、不純物濃度が低いほ
ど伝導帯端の傾斜が緩やかになるので、不純物濃度が低
いほど空乏層幅は当然広くなる。よって、本実施形態の
ショットキーダイオードにおいては、大きな耐圧値が得
られることになる。
形態のショットキーダイオードに逆バイアスが印加され
ると、活性領域３０における伝導帯端のエネルギーレベ
ル全体が低くなる。ここで、耐圧値は、逆バイアス時に
おける空乏層に印加される電界によって規定される。本
実施形態のショットキーダイオードでは、ｎ型ドープ層
２３の厚みが極めて薄いことから、活性領域３０全体の
空乏層幅はアンドープ層２２の不純物濃度に依存して決
定されると考えてよい。その場合、不純物濃度が低いほ
ど伝導帯端の傾斜が緩やかになるので、不純物濃度が低
いほど空乏層幅は当然広くなる。よって、本実施形態の
ショットキーダイオードにおいては、大きな耐圧値が得
られることになる。
【００６１】一方、図７（ｃ２）に示すように、従来の
ショットキーダイオードでは、ｎ−ＳｉＣ層の空乏層幅
は、ｎ−ＳｉＣ層の不純物濃度に応じて変化するので、
ｎ−ＳｉＣ層の不純物濃度を調整することによって抵抗
値と耐圧値とを制御することは可能である。しかしなが
ら、抵抗値を下げるためにｎ−ＳｉＣ層の不純物濃度を
上げると空乏層幅が狭くなって耐圧値が低下する一方、
ｎ−ＳｉＣ層の不純物濃度を低減すると抵抗値が増大す
るというトレードオフが存在する。すなわち、従来のシ
ョットキーダイオードによっては、パワーデバイスとし
て望まれる低抵抗性（低消費電力）及び高耐圧値とを同
時に実現することが困難である。
ショットキーダイオードでは、ｎ−ＳｉＣ層の空乏層幅
は、ｎ−ＳｉＣ層の不純物濃度に応じて変化するので、
ｎ−ＳｉＣ層の不純物濃度を調整することによって抵抗
値と耐圧値とを制御することは可能である。しかしなが
ら、抵抗値を下げるためにｎ−ＳｉＣ層の不純物濃度を
上げると空乏層幅が狭くなって耐圧値が低下する一方、
ｎ−ＳｉＣ層の不純物濃度を低減すると抵抗値が増大す
るというトレードオフが存在する。すなわち、従来のシ
ョットキーダイオードによっては、パワーデバイスとし
て望まれる低抵抗性（低消費電力）及び高耐圧値とを同
時に実現することが困難である。
【００６２】それに対し、本実施形態のショットキーデ
バイスにおいては、順バイアス状態では、キャリアがｎ
型ドープ層２３（高濃度ドープ層）からアンドープ層２
２（低濃度ドープ層）に亘って分布するのを利用して、
大きな抵抗を受けることなく容易に大電流を流すことが
できる。一方、逆バイアス状態ではキャリアがアンドー
プ層２２には存在しないので、高耐圧値を得ることにな
る。つまり、順バイアス状態と逆バイアス状態とではキ
ャリアの分布状態が相異なることに着目して、従来のシ
ョットキーダイオードにおいて存在していた低抵抗性と
高耐圧性というトレードオフを解消することができるの
である。
バイスにおいては、順バイアス状態では、キャリアがｎ
型ドープ層２３（高濃度ドープ層）からアンドープ層２
２（低濃度ドープ層）に亘って分布するのを利用して、
大きな抵抗を受けることなく容易に大電流を流すことが
できる。一方、逆バイアス状態ではキャリアがアンドー
プ層２２には存在しないので、高耐圧値を得ることにな
る。つまり、順バイアス状態と逆バイアス状態とではキ
ャリアの分布状態が相異なることに着目して、従来のシ
ョットキーダイオードにおいて存在していた低抵抗性と
高耐圧性というトレードオフを解消することができるの
である。
【００６３】例えば、本実施形態では実測値で逆バイア
スに対して１０００Ｖ程度の高耐圧値を有するショット
キーダイオードが得られた。また、本実施形態のショッ
トキーダイオードのオン抵抗は、実測値で約１×１０-3
Ωｃｍ２であり、極めて低い抵抗値を示している。
スに対して１０００Ｖ程度の高耐圧値を有するショット
キーダイオードが得られた。また、本実施形態のショッ
トキーダイオードのオン抵抗は、実測値で約１×１０-3
Ωｃｍ２であり、極めて低い抵抗値を示している。
【００６４】また、本実施形態のショットキーダイオー
ドの耐圧値が大きい理由は、上述のような作用だけでな
く、以下に説明する作用にもよるものと考えられる。
ドの耐圧値が大きい理由は、上述のような作用だけでな
く、以下に説明する作用にもよるものと考えられる。
【００６５】図２２は、図１１に示す従来のＳｉＣ基板
を用いたショットキーダイオードにおける逆バイアス印
加時の空乏層の拡大状態を示す断面図である。同図に示
すように、ショットキー電極１０３とオーミック電極１
０４との間にオーミック電極１０４の方が高くなるよう
な電圧（逆バイアス）が印加されると、ｎ−ＳｉＣ層１
０２内で空乏層１０８が縦方向及び横方向に広がる。こ
のとき、図中矢印ｙで示す縦方向（厚み方向）への空乏
層の広がりに比べて、図中矢印ｘで示す横方向への空乏
層の広がりは小さい。つまり、縦方向における等電位面
１０８ａ間の間隔よりも横方向における等電位面１０８
ａ間の間隔が狭い。その結果、空乏層１０８内における
電界は、ショットキー電極１０３の下端面のエッジ付近
でもっとも大きくなり、この部分で絶縁破壊（ブレーク
ダウン）が生じやすくなる。
を用いたショットキーダイオードにおける逆バイアス印
加時の空乏層の拡大状態を示す断面図である。同図に示
すように、ショットキー電極１０３とオーミック電極１
０４との間にオーミック電極１０４の方が高くなるよう
な電圧（逆バイアス）が印加されると、ｎ−ＳｉＣ層１
０２内で空乏層１０８が縦方向及び横方向に広がる。こ
のとき、図中矢印ｙで示す縦方向（厚み方向）への空乏
層の広がりに比べて、図中矢印ｘで示す横方向への空乏
層の広がりは小さい。つまり、縦方向における等電位面
１０８ａ間の間隔よりも横方向における等電位面１０８
ａ間の間隔が狭い。その結果、空乏層１０８内における
電界は、ショットキー電極１０３の下端面のエッジ付近
でもっとも大きくなり、この部分で絶縁破壊（ブレーク
ダウン）が生じやすくなる。
【００６６】図２３は、単一のδドープ層を活性領域に
設けてなるショットキーダイオードにおける逆バイアス
印加時の空乏層の拡大状態を示す断面図である。ここで
は、活性領域３０中には、単一のｎ型ドープ層（δドー
プ層）のみが設けられ、活性領域中の他の部分はすべて
アンドープ層によって占められているものとする。この
場合、同図に示すように、ショットキー電極３２とオー
ミック電極３３との間にオーミック電極３３の方が高く
なるような電圧（逆バイアス）が印加されると、活性領
域３０内で空乏層３８が縦方向及び横方向に広がる。こ
のとき、高濃度を不純物を含むδドープ層は、あたかも
ドリフト領域（ここでは活性領域３０）中に挿入した電
極のように機能する。したがって、空乏層が図中矢印ｙ
で示す縦方向（厚み方向）に広がってδドープ層に接す
ると、空乏層３８のさらに下方への広がりがδドープ層
によっていったん抑制されるので、縦方向への空乏層の
広がりに比べて、図中矢印ｘで示す横方向への空乏層の
広がりの方が大きくなる。つまり、縦方向における等電
位面３８ａ間の間隔よりも横方向における等電位面３８
ａ間の間隔が広くなる。その結果、空乏層３８内におい
て、ショットキー電極３２の下端面のエッジ付近での電
界の集中がほとんどなくなる。また、空乏層３８内にお
ける等電位線３８ａはδドープ層にほぼ平行に形成され
るので、空乏層３８内における縦方向の電界は局所的に
集中することなく広い範囲に均一に生じる。よって、絶
縁破壊（ブレークダウン）が生じにくくなる。よって、
本発明のショットキーダイオードは、図２２に示す従来
のショットキーダイオードに比べて、高い耐圧値を有す
ることになる。
設けてなるショットキーダイオードにおける逆バイアス
印加時の空乏層の拡大状態を示す断面図である。ここで
は、活性領域３０中には、単一のｎ型ドープ層（δドー
プ層）のみが設けられ、活性領域中の他の部分はすべて
アンドープ層によって占められているものとする。この
場合、同図に示すように、ショットキー電極３２とオー
ミック電極３３との間にオーミック電極３３の方が高く
なるような電圧（逆バイアス）が印加されると、活性領
域３０内で空乏層３８が縦方向及び横方向に広がる。こ
のとき、高濃度を不純物を含むδドープ層は、あたかも
ドリフト領域（ここでは活性領域３０）中に挿入した電
極のように機能する。したがって、空乏層が図中矢印ｙ
で示す縦方向（厚み方向）に広がってδドープ層に接す
ると、空乏層３８のさらに下方への広がりがδドープ層
によっていったん抑制されるので、縦方向への空乏層の
広がりに比べて、図中矢印ｘで示す横方向への空乏層の
広がりの方が大きくなる。つまり、縦方向における等電
位面３８ａ間の間隔よりも横方向における等電位面３８
ａ間の間隔が広くなる。その結果、空乏層３８内におい
て、ショットキー電極３２の下端面のエッジ付近での電
界の集中がほとんどなくなる。また、空乏層３８内にお
ける等電位線３８ａはδドープ層にほぼ平行に形成され
るので、空乏層３８内における縦方向の電界は局所的に
集中することなく広い範囲に均一に生じる。よって、絶
縁破壊（ブレークダウン）が生じにくくなる。よって、
本発明のショットキーダイオードは、図２２に示す従来
のショットキーダイオードに比べて、高い耐圧値を有す
ることになる。
【００６７】図２４は、複数のδドープ層を結成領域に
設けてなるショットキーダイオードにおける逆バイアス
印加時の空乏層の拡大状態を示す断面図である。ここで
は、活性領域３０中には、２つのｎ型ドープ層（δドー
プ層）のみが設けられ、活性領域中の他の部分はすべて
アンドープ層によって占められているものとする。この
場合、空乏層が図中矢印ｙで示す縦方向（厚み方向）に
広がってδドープ層に接するたびに、空乏層３８のさら
に下方への広がりがδドープ層によっていったん抑制さ
れる。そして、空乏層３８内における等電位線３８ａ
は、図２３に示す構造におけるよりも確実にδドープ層
に平行に形成される。よって、空乏層３８内における電
界の集中がより確実に抑制され、絶縁破壊（ブレークダ
ウン）が生じにくくなる。したがって、図２４に示す複
数のδドープ層を活性領域３０に設けた構造により、図
２３に示す単一のδドープ層を活性領域３０に設けた構
造よりも高い耐圧値が得られることになる。つまり、一
般的には、ショットキーダイオードの活性領域３０にお
けるδドープ層の数が多いほど、ショットキーダイオー
ドの耐圧値が大きいといえる。
設けてなるショットキーダイオードにおける逆バイアス
印加時の空乏層の拡大状態を示す断面図である。ここで
は、活性領域３０中には、２つのｎ型ドープ層（δドー
プ層）のみが設けられ、活性領域中の他の部分はすべて
アンドープ層によって占められているものとする。この
場合、空乏層が図中矢印ｙで示す縦方向（厚み方向）に
広がってδドープ層に接するたびに、空乏層３８のさら
に下方への広がりがδドープ層によっていったん抑制さ
れる。そして、空乏層３８内における等電位線３８ａ
は、図２３に示す構造におけるよりも確実にδドープ層
に平行に形成される。よって、空乏層３８内における電
界の集中がより確実に抑制され、絶縁破壊（ブレークダ
ウン）が生じにくくなる。したがって、図２４に示す複
数のδドープ層を活性領域３０に設けた構造により、図
２３に示す単一のδドープ層を活性領域３０に設けた構
造よりも高い耐圧値が得られることになる。つまり、一
般的には、ショットキーダイオードの活性領域３０にお
けるδドープ層の数が多いほど、ショットキーダイオー
ドの耐圧値が大きいといえる。
【００６８】なお、本実施形態では、活性領域３０の最
上層を厚みが５０ｎｍのアンドープ層２２としたが、本
発明は斯かる実施形態に限定されるものではない。例え
ば、活性領域の最上層を厚みが５０ｎｍ−２００ｎｍ程
度のアンドープ層としてもよく、この最上層の厚みは耐
圧性と電流量とのうちいずれを重視するかによって適宜
調整することができる。
上層を厚みが５０ｎｍのアンドープ層２２としたが、本
発明は斯かる実施形態に限定されるものではない。例え
ば、活性領域の最上層を厚みが５０ｎｍ−２００ｎｍ程
度のアンドープ層としてもよく、この最上層の厚みは耐
圧性と電流量とのうちいずれを重視するかによって適宜
調整することができる。
【００６９】−第３の実施形態−
次に、第２の実施形態とは基本的に異なる構造を有する
ショットキーダイオードの別例に関する第３の実施形態
について説明する。図８は、第３の実施形態に係るパワ
ー半導体デバイスであるショットキーダイオードの概略
的な構造を示す断面図である。
ショットキーダイオードの別例に関する第３の実施形態
について説明する。図８は、第３の実施形態に係るパワ
ー半導体デバイスであるショットキーダイオードの概略
的な構造を示す断面図である。
【００７０】同図に示すように、（０００１）オフ面を
主面とするｎ型の６Ｈ−ＳｉＣ基板である基板３の主面
上には、第１の実施形態で説明した方法と基本的に同じ
方法により形成されたアンドープ層２２（低濃度ドープ
層）とｎ型ドープ層２３（高濃度ドープ層）とを交互に
５０層ずつ積層した活性領域３０が設けられている。こ
こで、基板３の厚さは約１００μｍで、基板３には不純
物がドープされておらずほぼ半絶縁性状態となってい
る。ｎ型ドープ層２３の厚さは約２ｎｍで、ｎ型ドープ
層２３中の窒素のピーク濃度は１×１０18atoms・ｃｍ
-3である。アンドープ層２２の厚さは約５０ｎｍで、ア
ンドープ層２２中の窒素濃度は約５×１０15atoms・ｃ
ｍ-3である。
主面とするｎ型の６Ｈ−ＳｉＣ基板である基板３の主面
上には、第１の実施形態で説明した方法と基本的に同じ
方法により形成されたアンドープ層２２（低濃度ドープ
層）とｎ型ドープ層２３（高濃度ドープ層）とを交互に
５０層ずつ積層した活性領域３０が設けられている。こ
こで、基板３の厚さは約１００μｍで、基板３には不純
物がドープされておらずほぼ半絶縁性状態となってい
る。ｎ型ドープ層２３の厚さは約２ｎｍで、ｎ型ドープ
層２３中の窒素のピーク濃度は１×１０18atoms・ｃｍ
-3である。アンドープ層２２の厚さは約５０ｎｍで、ア
ンドープ層２２中の窒素濃度は約５×１０15atoms・ｃ
ｍ-3である。
【００７１】ここで、本実施形態においては、活性領域
３０の上ではなく側方にショットキー電極３５が設けら
れている。すなわち、活性領域３０を堀込んで基板３に
達する溝が形成され、この溝の側面上に活性領域３０に
ショットキー接触するＮｉ合金からなるショットキー電
極３５が設けられている。つまり、活性領域３０内のア
ンドープ層２２及びｎ型ドープ層２３の各第１の側面に
ショットキー接触するショットキー電極３５が設けられ
ている。また、活性領域３０を挟んでショットキー電極
３５に対抗するように引き出し用ドープ層３６が形成さ
れている。つまり、活性領域３０のアンドープ層２２及
びｎ型ドープ層２３の各第１の側面とはある間隔を隔て
た領域に高濃度の不純物を導入して形成された引き出し
用ドープ層３６が設けられている。この引き出し用ドー
プ層３６は活性領域３０及び基板３の一部に窒素のイオ
ン注入を行なうことにより形成されたもので、引き出し
用ドープ層３６における窒素の濃度は、約１×１０18at
oms・ｃｍ-3である。そして、引き出し用ドープ層３６
の上には、引き出し用ドープ層３６にオーミック接触す
るＮｉ合金からなるオーミック電極３７が設けられてい
る。ショットキー電極３５と引き出し用ドープ層３６と
の間隔は約１０μｍである。つまり、活性領域３０内の
アンドープ層２２及びｎ型ドープ層２３の各第２の側面
に引き出し用ドープ層３６を介して接続されたオーミッ
ク電極３７が設けられている。
３０の上ではなく側方にショットキー電極３５が設けら
れている。すなわち、活性領域３０を堀込んで基板３に
達する溝が形成され、この溝の側面上に活性領域３０に
ショットキー接触するＮｉ合金からなるショットキー電
極３５が設けられている。つまり、活性領域３０内のア
ンドープ層２２及びｎ型ドープ層２３の各第１の側面に
ショットキー接触するショットキー電極３５が設けられ
ている。また、活性領域３０を挟んでショットキー電極
３５に対抗するように引き出し用ドープ層３６が形成さ
れている。つまり、活性領域３０のアンドープ層２２及
びｎ型ドープ層２３の各第１の側面とはある間隔を隔て
た領域に高濃度の不純物を導入して形成された引き出し
用ドープ層３６が設けられている。この引き出し用ドー
プ層３６は活性領域３０及び基板３の一部に窒素のイオ
ン注入を行なうことにより形成されたもので、引き出し
用ドープ層３６における窒素の濃度は、約１×１０18at
oms・ｃｍ-3である。そして、引き出し用ドープ層３６
の上には、引き出し用ドープ層３６にオーミック接触す
るＮｉ合金からなるオーミック電極３７が設けられてい
る。ショットキー電極３５と引き出し用ドープ層３６と
の間隔は約１０μｍである。つまり、活性領域３０内の
アンドープ層２２及びｎ型ドープ層２３の各第２の側面
に引き出し用ドープ層３６を介して接続されたオーミッ
ク電極３７が設けられている。
【００７２】なお、活性領域３０のｎ型ドープ層２３と
ショットキー電極３５とは、後に説明する理由から実質
的にオーミック接触するわけではない。
ショットキー電極３５とは、後に説明する理由から実質
的にオーミック接触するわけではない。
【００７３】また、引き出し用ドープ層３６は必ずしも
設ける必要はない。例えば、活性領域３０にトレンチを
形成して、トレンチに電極材料（Ｎｉなど）を埋め込ん
で、活性領域３０と電極材料とをオーミック接触させる
処理を行なうことにより、活性領域に直接オーミック接
触するオーミック電極を設けてもよい。
設ける必要はない。例えば、活性領域３０にトレンチを
形成して、トレンチに電極材料（Ｎｉなど）を埋め込ん
で、活性領域３０と電極材料とをオーミック接触させる
処理を行なうことにより、活性領域に直接オーミック接
触するオーミック電極を設けてもよい。
【００７４】図８に示すショットキーダイオードの構造
は、以下の手順により形成される。まず、半絶縁性のＳ
ｉＣ基板である基板３を図１に示す結晶装置内に設置
し、第１の実施形態で説明したＣＶＤを行なって、基板
３の上に、厚み約５０ｎｍのアンドープ層２２と厚み約
２ｎｍのｎ型ドープ層２３とを交互にエピタキシャル成
長させて、活性領域３０を形成する。次に、活性領域３
０及び基板３の一部に窒素のイオン注入を行なって、引
き出し用ドープ層３６を形成する。また、活性領域３０
の一部をドライエッチングにより除去して、溝を形成す
る。その後、引き出し用ドープ層３６の上にＮｉ合金か
らなるオーミック電極３７を形成する。次に、溝の側壁
にＮｉ合金からなるショットキー電極３５を形成する。
は、以下の手順により形成される。まず、半絶縁性のＳ
ｉＣ基板である基板３を図１に示す結晶装置内に設置
し、第１の実施形態で説明したＣＶＤを行なって、基板
３の上に、厚み約５０ｎｍのアンドープ層２２と厚み約
２ｎｍのｎ型ドープ層２３とを交互にエピタキシャル成
長させて、活性領域３０を形成する。次に、活性領域３
０及び基板３の一部に窒素のイオン注入を行なって、引
き出し用ドープ層３６を形成する。また、活性領域３０
の一部をドライエッチングにより除去して、溝を形成す
る。その後、引き出し用ドープ層３６の上にＮｉ合金か
らなるオーミック電極３７を形成する。次に、溝の側壁
にＮｉ合金からなるショットキー電極３５を形成する。
【００７５】図９（ａ１）〜（ｃ３）は、本実施形態の
ショットキーダイオードと従来のショットキーダイオー
ドについて、バイアスの変化による伝導帯端の形状の変
化を示すエネルギーバンド図である。ここで、図９（ａ
１），（ｂ１），（ｃ１）は本実施形態のショットキー
ダイオードのアンドープ層２２の伝導帯端を、図９（ａ
２），（ｂ２），（ｃ２）は本実施形態のショットキー
ダイオードのｎ型ドープ層２３の伝導帯端を、図９（ａ
３），（ｂ３），（ｃ３）は従来のショットキーダイオ
ードのＳｉＣ基板の伝導帯端をそれぞれ示す。ただし、
従来のショットキーダイオードにおいて、図１１に示す
ようなｎ−ＳｉＣ層とｎ＋ＳｉＣ層とに跨るショットキ
ー電極を設けることはできず、かつ、全く意味がないの
で、ここでは、均一な濃度の窒素がドープされた均一ド
ープ層とショットキー電極とが接触し、均一ドープ層の
いずれかの部位にオーミック電極がオーミック接触して
いるものとする。また、図９（ａ１）〜（ａ３）は、シ
ョットキー電極とオーミック電極との間に電圧を印加し
ないとき（０バイアス）、図９（ｂ１）〜（ｂ３）は、
ショットキー電極とオーミック電極との間にショットキ
ー電極の方が高くなるように電圧を印加した場合（順バ
イアス）、図９（ｃ１）〜（ｃ３）は、ショットキー電
極とオーミック電極との間にオーミック電極の方が高く
なるように電圧を印加した場合（逆バイアス）の伝導帯
端の形状をそれぞれ示している。なお、オーミック電極
３３と活性領域３０との接触状態はバイアスの変化によ
って本質的に変化するものではないので、図示を省略し
ている。また、本実施形態では、キャリアとして電子が
走行するｎ型半導体層を設けた場合について説明してい
るので、価電子帯端の形状についても図示を省略してい
る。
ショットキーダイオードと従来のショットキーダイオー
ドについて、バイアスの変化による伝導帯端の形状の変
化を示すエネルギーバンド図である。ここで、図９（ａ
１），（ｂ１），（ｃ１）は本実施形態のショットキー
ダイオードのアンドープ層２２の伝導帯端を、図９（ａ
２），（ｂ２），（ｃ２）は本実施形態のショットキー
ダイオードのｎ型ドープ層２３の伝導帯端を、図９（ａ
３），（ｂ３），（ｃ３）は従来のショットキーダイオ
ードのＳｉＣ基板の伝導帯端をそれぞれ示す。ただし、
従来のショットキーダイオードにおいて、図１１に示す
ようなｎ−ＳｉＣ層とｎ＋ＳｉＣ層とに跨るショットキ
ー電極を設けることはできず、かつ、全く意味がないの
で、ここでは、均一な濃度の窒素がドープされた均一ド
ープ層とショットキー電極とが接触し、均一ドープ層の
いずれかの部位にオーミック電極がオーミック接触して
いるものとする。また、図９（ａ１）〜（ａ３）は、シ
ョットキー電極とオーミック電極との間に電圧を印加し
ないとき（０バイアス）、図９（ｂ１）〜（ｂ３）は、
ショットキー電極とオーミック電極との間にショットキ
ー電極の方が高くなるように電圧を印加した場合（順バ
イアス）、図９（ｃ１）〜（ｃ３）は、ショットキー電
極とオーミック電極との間にオーミック電極の方が高く
なるように電圧を印加した場合（逆バイアス）の伝導帯
端の形状をそれぞれ示している。なお、オーミック電極
３３と活性領域３０との接触状態はバイアスの変化によ
って本質的に変化するものではないので、図示を省略し
ている。また、本実施形態では、キャリアとして電子が
走行するｎ型半導体層を設けた場合について説明してい
るので、価電子帯端の形状についても図示を省略してい
る。
【００７６】図９（ａ１）〜（ａ３）に示すように、本
実施形態，従来のショットキーダイオード共に、自然状
態においては、活性領域のアンドープ層又はｎ型ドープ
等とショットキー電極との間、均一ドープ層とショット
キー電極との間に、それぞれ高いショットキー障壁（約
１〜２ｅＶ）が形成されている。
実施形態，従来のショットキーダイオード共に、自然状
態においては、活性領域のアンドープ層又はｎ型ドープ
等とショットキー電極との間、均一ドープ層とショット
キー電極との間に、それぞれ高いショットキー障壁（約
１〜２ｅＶ）が形成されている。
【００７７】そして、図９（ｂ１），（ｂ２）に示すよ
うに、本実施形態のショットキーダイオードに順バイア
スが印加されると、活性領域３０のポテンシャルが高め
られる，つまり活性領域３０のアンドープ層２２及びｎ
型ドープ層２３における伝導帯端のエネルギーレベルが
上昇する。このとき、アンドープ層２２にも図５（ａ）
に示すようなキャリアの分布が生じているので、活性領
域３０のｎ型ドープ層２３とアンドープ層２２との双方
を通じて、容易にショットキー電極３５に電流が流れ
る。つまり、活性領域３０のｎ型ドープ層２３だけでな
くアンドープ層２２もキャリア走行領域として機能する
ことになる。このとき、アンドープ層２２には図５
（ａ）に示すようなキャリアの分布が生じているものの
不純物濃度が薄いので、アンドープ層２２においては不
純物散乱が低減される。したがって、活性領域３０全体
としての抵抗値を小さく維持することができ、低消費電
力，大電流を実現することができる。
うに、本実施形態のショットキーダイオードに順バイア
スが印加されると、活性領域３０のポテンシャルが高め
られる，つまり活性領域３０のアンドープ層２２及びｎ
型ドープ層２３における伝導帯端のエネルギーレベルが
上昇する。このとき、アンドープ層２２にも図５（ａ）
に示すようなキャリアの分布が生じているので、活性領
域３０のｎ型ドープ層２３とアンドープ層２２との双方
を通じて、容易にショットキー電極３５に電流が流れ
る。つまり、活性領域３０のｎ型ドープ層２３だけでな
くアンドープ層２２もキャリア走行領域として機能する
ことになる。このとき、アンドープ層２２には図５
（ａ）に示すようなキャリアの分布が生じているものの
不純物濃度が薄いので、アンドープ層２２においては不
純物散乱が低減される。したがって、活性領域３０全体
としての抵抗値を小さく維持することができ、低消費電
力，大電流を実現することができる。
【００７８】一方、図９（ｂ３）に示すように、従来の
ショットキーダイオードに順バイアスが印加されると、
均一ドープ層からショットキー電極に電流が流れる。
ショットキーダイオードに順バイアスが印加されると、
均一ドープ層からショットキー電極に電流が流れる。
【００７９】また、図９（ｃ１），（ｃ２）に示すよう
に、本実施形態のショットキーダイオードに逆バイアス
が印加されると、活性領域３０のアンドープ層２２及び
ｎ型ドープ層２３における伝導帯端のエネルギーレベル
全体が低くなる。上述のように、耐圧値は、逆バイアス
時における空乏層に印加される電界によって規定され
る。その場合、不純物濃度が低いほど伝導帯端の傾斜が
緩やかになるので、不純物濃度が低いほど空乏層幅は当
然広くなる。よって、図９（ｃ１）に示すように、アン
ドープ層２２においては、大きな耐圧値が得られること
になる。一方、単に高濃度ドープ層とショットキー電極
とが接触している場合、逆バイアスのときの高濃度ドー
プ層の伝導帯端は、図９（ｃ２）の破線に示すようにな
り高濃度ドープ層の空乏層幅は極めて狭くなるはずであ
る。ところが、本実施形態においては、ｎ型ドープ層２
３の厚みが２ｎｍと極めて薄いので、図９（ｃ２）の実
線に示すように、アンドープ層２２からの空乏層が広が
ってｎ型ドープ層２３にまで空乏層が拡大していること
から、電子の移動は起こり得ない。
に、本実施形態のショットキーダイオードに逆バイアス
が印加されると、活性領域３０のアンドープ層２２及び
ｎ型ドープ層２３における伝導帯端のエネルギーレベル
全体が低くなる。上述のように、耐圧値は、逆バイアス
時における空乏層に印加される電界によって規定され
る。その場合、不純物濃度が低いほど伝導帯端の傾斜が
緩やかになるので、不純物濃度が低いほど空乏層幅は当
然広くなる。よって、図９（ｃ１）に示すように、アン
ドープ層２２においては、大きな耐圧値が得られること
になる。一方、単に高濃度ドープ層とショットキー電極
とが接触している場合、逆バイアスのときの高濃度ドー
プ層の伝導帯端は、図９（ｃ２）の破線に示すようにな
り高濃度ドープ層の空乏層幅は極めて狭くなるはずであ
る。ところが、本実施形態においては、ｎ型ドープ層２
３の厚みが２ｎｍと極めて薄いので、図９（ｃ２）の実
線に示すように、アンドープ層２２からの空乏層が広が
ってｎ型ドープ層２３にまで空乏層が拡大していること
から、電子の移動は起こり得ない。
【００８０】また、活性領域３０全体が空乏化化してい
るときにはアンドープ層２２にはキャリアの分布が生じ
ないので、ショットキー電極３５から引き出し用ドープ
層３６に電流が流れるには、ｎ型ドープ層２３のみを流
れなければならない。ところが、ｎ型ドープ層２３の厚
みが２ｎｍと極めて薄いことから、ｎ型ドープ層２３に
おいて大きな抵抗を受けることになり、現実には電流が
流れない。すなわち、ｎ型ドープ層２３とショットキー
電極３５との間は実質的にもオーミック接触することは
なく、ショットキー接触が保たれる。しかも、アンドー
プ層２２，ｎ型ドープ層２３の厚み及び不純物濃度など
を調整することにより、厚みの大きいアンドープ層２２
とショットキー電極３５との間の空乏層幅によって耐圧
値を規定することができる。よって、高い耐圧値を得る
ことができる。
るときにはアンドープ層２２にはキャリアの分布が生じ
ないので、ショットキー電極３５から引き出し用ドープ
層３６に電流が流れるには、ｎ型ドープ層２３のみを流
れなければならない。ところが、ｎ型ドープ層２３の厚
みが２ｎｍと極めて薄いことから、ｎ型ドープ層２３に
おいて大きな抵抗を受けることになり、現実には電流が
流れない。すなわち、ｎ型ドープ層２３とショットキー
電極３５との間は実質的にもオーミック接触することは
なく、ショットキー接触が保たれる。しかも、アンドー
プ層２２，ｎ型ドープ層２３の厚み及び不純物濃度など
を調整することにより、厚みの大きいアンドープ層２２
とショットキー電極３５との間の空乏層幅によって耐圧
値を規定することができる。よって、高い耐圧値を得る
ことができる。
【００８１】一方、図９（ｃ３）に示すように、従来の
ショットキーダイオードでは、均一ドープ層の空乏層幅
が均一ドープ層の不純物濃度に応じて変化するので、均
一ドープ層の不純物濃度を調整することによって抵抗値
と耐圧値とを制御することは可能である。しかしなが
ら、第２の実施形態で説明したように、抵抗値を下げる
ために均一ドープ層の不純物濃度を上げると空乏層幅が
狭くなって耐圧値が低下する一方、均一ドープ層の不純
物濃度を低減すると抵抗値が増大するというトレードオ
フが存在するので、図１１に示す従来のショットキーダ
イオードでは、パワーデバイスとして望まれる低抵抗性
（低消費電力）と高耐圧性とを同時に実現することが困
難である。
ショットキーダイオードでは、均一ドープ層の空乏層幅
が均一ドープ層の不純物濃度に応じて変化するので、均
一ドープ層の不純物濃度を調整することによって抵抗値
と耐圧値とを制御することは可能である。しかしなが
ら、第２の実施形態で説明したように、抵抗値を下げる
ために均一ドープ層の不純物濃度を上げると空乏層幅が
狭くなって耐圧値が低下する一方、均一ドープ層の不純
物濃度を低減すると抵抗値が増大するというトレードオ
フが存在するので、図１１に示す従来のショットキーダ
イオードでは、パワーデバイスとして望まれる低抵抗性
（低消費電力）と高耐圧性とを同時に実現することが困
難である。
【００８２】それに対し、本実施形態のショットキーデ
バイスにおいては、順バイアス状態では、キャリアがｎ
型ドープ層２３（高濃度ドープ層）からアンドープ層２
２（低濃度ドープ層）に亘って分布し、しかも、アンド
ープ層２２における不純物散乱が低減されることから、
引き出し用ドープ層３６からショットキー電極３５に向
かって、キャリア（電子）を容易に移動させることがで
きる。一方、逆バイアス状態ではキャリアがアンドープ
層２２には存在しないので、ショットキー電極３５から
引き出し用ドープ層３６に極薄のｎ型ドープ層２３のみ
を経て電子を流すことが困難である。つまり、本実施形
態においても、第２の実施形態と同様に、順バイアス状
態と逆バイアス状態とではキャリアの分布状態が相異な
ることに着目して、従来のショットキーダイオードにお
いて存在していた低抵抗性と高耐圧性というトレードオ
フを解消することができるのである。
バイスにおいては、順バイアス状態では、キャリアがｎ
型ドープ層２３（高濃度ドープ層）からアンドープ層２
２（低濃度ドープ層）に亘って分布し、しかも、アンド
ープ層２２における不純物散乱が低減されることから、
引き出し用ドープ層３６からショットキー電極３５に向
かって、キャリア（電子）を容易に移動させることがで
きる。一方、逆バイアス状態ではキャリアがアンドープ
層２２には存在しないので、ショットキー電極３５から
引き出し用ドープ層３６に極薄のｎ型ドープ層２３のみ
を経て電子を流すことが困難である。つまり、本実施形
態においても、第２の実施形態と同様に、順バイアス状
態と逆バイアス状態とではキャリアの分布状態が相異な
ることに着目して、従来のショットキーダイオードにお
いて存在していた低抵抗性と高耐圧性というトレードオ
フを解消することができるのである。
【００８３】−第４の実施形態−
次に、第１の実施形態で説明した活性領域３０を利用し
たＭＥＳＦＥＴに関する第４の実施形態について説明す
る。図１０は、第４の実施形態に係るパワー半導体デバ
イスであるＭＥＳＦＥＴの概略的な構造を示す断面図で
ある。
たＭＥＳＦＥＴに関する第４の実施形態について説明す
る。図１０は、第４の実施形態に係るパワー半導体デバ
イスであるＭＥＳＦＥＴの概略的な構造を示す断面図で
ある。
【００８４】同図に示すように、（０００１）オフ面を
主面とするｎ型の６Ｈ−ＳｉＣ基板である基板３の主面
上には、上記第１の実施形態で説明した方法により形成
されたアンドープ層２２（低濃度ドープ層）とｎ型ドー
プ層２３（高濃度ドープ層）とを交互に５層ずつ積層し
たチャネル層として機能する活性領域３０が設けられて
いる。ここで、基板３の厚さは約１００μｍで、基板３
には不純物がドープされておらずほぼ半絶縁性状態とな
っている。ｎ型ドープ層２３の厚さは約１０ｎｍで、ｎ
型ドープ層２３中の窒素のピーク濃度は１×１０18atom
s・ｃｍ-3である。アンドープ層２２の厚さは約５０ｎ
ｍで、アンドープ層２２中の窒素濃度は約５×１０15at
oms・ｃｍ-3である。つまり、ＭＥＳＦＥＴのチャネル
層として機能する活性領域３０のトータル厚みは約３０
０ｎｍである。
主面とするｎ型の６Ｈ−ＳｉＣ基板である基板３の主面
上には、上記第１の実施形態で説明した方法により形成
されたアンドープ層２２（低濃度ドープ層）とｎ型ドー
プ層２３（高濃度ドープ層）とを交互に５層ずつ積層し
たチャネル層として機能する活性領域３０が設けられて
いる。ここで、基板３の厚さは約１００μｍで、基板３
には不純物がドープされておらずほぼ半絶縁性状態とな
っている。ｎ型ドープ層２３の厚さは約１０ｎｍで、ｎ
型ドープ層２３中の窒素のピーク濃度は１×１０18atom
s・ｃｍ-3である。アンドープ層２２の厚さは約５０ｎ
ｍで、アンドープ層２２中の窒素濃度は約５×１０15at
oms・ｃｍ-3である。つまり、ＭＥＳＦＥＴのチャネル
層として機能する活性領域３０のトータル厚みは約３０
０ｎｍである。
【００８５】また、本実施形態においては、活性領域３
０の最上部のアンドープ層２２の上に、アンドープ層２
２とショットキー接触するＮｉ合金からなるショットキ
ー電極であるゲート電極３８と、ゲート電極３８を挟ん
で互いに対向するＮｉ合金からなるオーミック電極であ
るソース電極３９ａ及びドレイン電極３９ｂとが設けら
れている。また、ゲート電極３８のゲート長は約１μｍ
である。
０の最上部のアンドープ層２２の上に、アンドープ層２
２とショットキー接触するＮｉ合金からなるショットキ
ー電極であるゲート電極３８と、ゲート電極３８を挟ん
で互いに対向するＮｉ合金からなるオーミック電極であ
るソース電極３９ａ及びドレイン電極３９ｂとが設けら
れている。また、ゲート電極３８のゲート長は約１μｍ
である。
【００８６】図１０に示すＭＥＳＦＥＴの構造は、以下
の手順により形成される。まず、半絶縁性のＳｉＣ基板
である基板３を図１に示す結晶装置内に設置し、第１の
実施形態で説明したＣＶＤを行なって、基板３の上にア
ンドープ層２２とｎ型ドープ層２３とを交互に５層ずつ
エピタキシャル成長させて、活性領域３０を形成する。
次に、基板上にＮｉ合金からなるソース電極３９ａ，ド
レイン電極３９ｂを形成する。このときには、ソース電
極３９ａ，ドレイン電極３９ｂと活性領域３０の最上部
のアンドープ層２２とはショットキー接触しているが、
その後に、１０００℃で３分間の熱処理を施すことによ
り、ソース電極３９ａ，ドレイン電極３９ｂと活性領域
３０の最上部のアンドープ層２２とをオーミック接触構
造に変える。次に、基板上にＮｉ合金からなるゲート電
極３８を形成し、その後上述のような熱処理を行なわず
に、ゲート電極３８と活性領域３０の最上部のアンドー
プ層２２とをショットキー接触している状態に保持す
る。
の手順により形成される。まず、半絶縁性のＳｉＣ基板
である基板３を図１に示す結晶装置内に設置し、第１の
実施形態で説明したＣＶＤを行なって、基板３の上にア
ンドープ層２２とｎ型ドープ層２３とを交互に５層ずつ
エピタキシャル成長させて、活性領域３０を形成する。
次に、基板上にＮｉ合金からなるソース電極３９ａ，ド
レイン電極３９ｂを形成する。このときには、ソース電
極３９ａ，ドレイン電極３９ｂと活性領域３０の最上部
のアンドープ層２２とはショットキー接触しているが、
その後に、１０００℃で３分間の熱処理を施すことによ
り、ソース電極３９ａ，ドレイン電極３９ｂと活性領域
３０の最上部のアンドープ層２２とをオーミック接触構
造に変える。次に、基板上にＮｉ合金からなるゲート電
極３８を形成し、その後上述のような熱処理を行なわず
に、ゲート電極３８と活性領域３０の最上部のアンドー
プ層２２とをショットキー接触している状態に保持す
る。
【００８７】ここで、比較例として、半絶縁性のＳｉＣ
基板の上に均一の濃度（１×１０17atoms・ｃｍ-3）に
窒素がドープされた均一ドープ層を設け、この均一ドー
プ層の上に本実施形態と同様のゲート電極，ソース電極
及びドレイン電極を設けて、均一ドープ層をチャネル層
とするＭＥＳＦＥＴを作成した。
基板の上に均一の濃度（１×１０17atoms・ｃｍ-3）に
窒素がドープされた均一ドープ層を設け、この均一ドー
プ層の上に本実施形態と同様のゲート電極，ソース電極
及びドレイン電極を設けて、均一ドープ層をチャネル層
とするＭＥＳＦＥＴを作成した。
【００８８】本実施形態においては、ゲート電極３８に
電圧が印加されていなくて、ドレイン電極３９ｂに正の
電圧が印加されると、活性領域３０内のドレイン電極３
９ｂ直下の領域と、ゲート電極３８直下の領域との間に
は、第３の実施形態における逆バイアスと同じポテンシ
ャル差が生じるが、空乏層幅は小さい。一方、ソース電
極３９ａ直下の領域と、ゲート電極３８直下の領域との
間にはポテンシャル差はない。その結果、活性領域３０
中のアンドープ層２２においては図９（ｂ１）に示すよ
うに、活性領域３０中のｎ型ドープ層２３においては図
９（ｂ２）に示すように、それぞれキャリア（電子）が
発生して、第３の実施形態と同様に、活性領域３０内を
ソース電極３９ａ直下の領域からドレイン領域３９ｂ直
下の領域に向かって、電子が移動する。その際、電子が
アンドープ層２２及びｎ型ドープ層２３の双方を流れる
ので、第３の実施形態と同じ作用によって、高い電子移
動度と低抵抗とが得られる。
電圧が印加されていなくて、ドレイン電極３９ｂに正の
電圧が印加されると、活性領域３０内のドレイン電極３
９ｂ直下の領域と、ゲート電極３８直下の領域との間に
は、第３の実施形態における逆バイアスと同じポテンシ
ャル差が生じるが、空乏層幅は小さい。一方、ソース電
極３９ａ直下の領域と、ゲート電極３８直下の領域との
間にはポテンシャル差はない。その結果、活性領域３０
中のアンドープ層２２においては図９（ｂ１）に示すよ
うに、活性領域３０中のｎ型ドープ層２３においては図
９（ｂ２）に示すように、それぞれキャリア（電子）が
発生して、第３の実施形態と同様に、活性領域３０内を
ソース電極３９ａ直下の領域からドレイン領域３９ｂ直
下の領域に向かって、電子が移動する。その際、電子が
アンドープ層２２及びｎ型ドープ層２３の双方を流れる
ので、第３の実施形態と同じ作用によって、高い電子移
動度と低抵抗とが得られる。
【００８９】次に、ゲート電極３８に負の電圧が印加さ
れると、活性領域３０内のゲート電極３８直下の領域
と、ドレイン電極３９ｂ直下の領域との間には、第３の
実施形態における逆バイアスと同様に大きなポテンシャ
ル差が生じる。一方、ソース電極３９ａ直下の領域とゲ
ート電極３８の直下の領域においても、第３の実施形態
における逆バイアスと同じポテンシャル差が生じる。言
い換えると、活性領域３０内のゲート電極３８直下の領
域に空乏層が大きく広がることになる。よって、上述の
第３の実施形態と同じ作用により、薄いｎ型ドープ層２
３のみを電子が走行するのが困難となるので、ソース・
ドレイン間における高耐圧が得られることになる。
れると、活性領域３０内のゲート電極３８直下の領域
と、ドレイン電極３９ｂ直下の領域との間には、第３の
実施形態における逆バイアスと同様に大きなポテンシャ
ル差が生じる。一方、ソース電極３９ａ直下の領域とゲ
ート電極３８の直下の領域においても、第３の実施形態
における逆バイアスと同じポテンシャル差が生じる。言
い換えると、活性領域３０内のゲート電極３８直下の領
域に空乏層が大きく広がることになる。よって、上述の
第３の実施形態と同じ作用により、薄いｎ型ドープ層２
３のみを電子が走行するのが困難となるので、ソース・
ドレイン間における高耐圧が得られることになる。
【００９０】ここで、本実施形態のＭＥＳＦＥＴの性能
についての評価結果と、本実施形態のＭＥＳＦＥＴと従
来のＭＥＳＦＥＴとの性能の比較とについて説明する。
についての評価結果と、本実施形態のＭＥＳＦＥＴと従
来のＭＥＳＦＥＴとの性能の比較とについて説明する。
【００９１】まず、ゲート−ソース間の耐圧性について
両者を比較した。本実施形態におけるアンドープ層とｎ
型ドープ層とを５層ずつ交互に積層して形成された活性
領域３０をチャネル層とするＭＥＳＦＥＴでは、絶縁耐
圧は１２０Ｖとなり、従来のＭＥＳＦＥＴの４倍の耐圧
値を有していた。
両者を比較した。本実施形態におけるアンドープ層とｎ
型ドープ層とを５層ずつ交互に積層して形成された活性
領域３０をチャネル層とするＭＥＳＦＥＴでは、絶縁耐
圧は１２０Ｖとなり、従来のＭＥＳＦＥＴの４倍の耐圧
値を有していた。
【００９２】次に、本実施形態のＭＥＳＦＥＴについ
て、ドレイン電流とドレイン電圧との関係のゲート電圧
依存性（Ｉ−Ｖ特性）を調べた。ソース電極３９ａとド
レイン電極３９ｂとの間に一定電圧を印加し、ゲート電
極３８に電圧を印加することにより、ゲート電極３８に
印加する電圧に応じてソース・ドレイン間の電流が変調
され、スイッチング動作が得られた。この時、ドレイン
電圧が１４０Ｖ以上であっても、ブレークダウンなしに
安定なドレイン電流が得られた。
て、ドレイン電流とドレイン電圧との関係のゲート電圧
依存性（Ｉ−Ｖ特性）を調べた。ソース電極３９ａとド
レイン電極３９ｂとの間に一定電圧を印加し、ゲート電
極３８に電圧を印加することにより、ゲート電極３８に
印加する電圧に応じてソース・ドレイン間の電流が変調
され、スイッチング動作が得られた。この時、ドレイン
電圧が１４０Ｖ以上であっても、ブレークダウンなしに
安定なドレイン電流が得られた。
【００９３】図１２は、本実施形態のＭＥＳＦＥＴにつ
いて、ドレイン電流とドレイン電圧との関係のゲート電
圧依存性（Ｉ−Ｖ特性）を測定した結果を示す図であ
る。同図において、横軸はドレイン間電圧Ｖｄｓ（Ｖ）
を表し、縦軸はドレイン電流Ｉｄｓ（Ａ）を表し、ゲー
ト電圧Ｖｇをパラメータとしている。
いて、ドレイン電流とドレイン電圧との関係のゲート電
圧依存性（Ｉ−Ｖ特性）を測定した結果を示す図であ
る。同図において、横軸はドレイン間電圧Ｖｄｓ（Ｖ）
を表し、縦軸はドレイン電流Ｉｄｓ（Ａ）を表し、ゲー
ト電圧Ｖｇをパラメータとしている。
【００９４】さらに、本実施形態と従来のＭＥＳＦＥＴ
について、しきい値電圧付近の相互コンダクタンスを測
定した。その結果、上述のような活性領域３０をチャネ
ル層として用いた本実施形態のＭＥＳＦＥＴの相互コン
ダクタンスは、均一ドープ層をチャネル層として用いた
従来のＭＥＳＦＥＴに比べて約２倍近く高くなっている
ことが分かった。これは、本実施形態のＭＥＳＦＥＴに
おける電子移動度が上述のように高くなることに起因す
るものである。
について、しきい値電圧付近の相互コンダクタンスを測
定した。その結果、上述のような活性領域３０をチャネ
ル層として用いた本実施形態のＭＥＳＦＥＴの相互コン
ダクタンスは、均一ドープ層をチャネル層として用いた
従来のＭＥＳＦＥＴに比べて約２倍近く高くなっている
ことが分かった。これは、本実施形態のＭＥＳＦＥＴに
おける電子移動度が上述のように高くなることに起因す
るものである。
【００９５】以上の結果から、本実施形態のＭＥＳＦＥ
Ｔにおいては、低消費電力、高耐圧、高利得という効果
を発揮することができる。
Ｔにおいては、低消費電力、高耐圧、高利得という効果
を発揮することができる。
【００９６】−その他の実施形態−
上記第１〜第４の実施形態においては、アンドープ層２
２（低濃度ドープ層）とｎ型ドープ層２３（高濃度ドー
プ層）とを多数積層した活性領域３０を設けたが、活性
領域内に低濃度ドープ層と高濃度ドープ層とが１層ずつ
しか設けられていない構造であってもよい。
２（低濃度ドープ層）とｎ型ドープ層２３（高濃度ドー
プ層）とを多数積層した活性領域３０を設けたが、活性
領域内に低濃度ドープ層と高濃度ドープ層とが１層ずつ
しか設けられていない構造であってもよい。
【００９７】上記第２〜第４の実施形態においては、高
濃度ドープ層として窒素を用いてｎ型のドープ層を形成
したが、低濃度ドープ層，高濃度ドープ層のいずれにお
いても、ｎ型の伝導性を示すドーパントとして他の元素
（例えばリン（Ｐ），砒素（Ａｓ）など）を含むドーピ
ングガスを用いても差し支えない。
濃度ドープ層として窒素を用いてｎ型のドープ層を形成
したが、低濃度ドープ層，高濃度ドープ層のいずれにお
いても、ｎ型の伝導性を示すドーパントとして他の元素
（例えばリン（Ｐ），砒素（Ａｓ）など）を含むドーピ
ングガスを用いても差し支えない。
【００９８】また、上記第２の〜第４の実施形態におい
ては、高濃度ドープ層としてｎ型のドープ層を形成した
が、低濃度ドープ層，高濃度ドープ層のいずれにおいて
も、ｐ型の伝導性を生じるボロン（Ｂ），アルミニウム
（Ａｌ），ガリウム（Ｇａ）等の原子を含むドーピング
ガスを用いれば、各遷移領域で極めて急峻な濃度分布を
もつｐ型のドープ層が形成されることはいうまでもな
い。
ては、高濃度ドープ層としてｎ型のドープ層を形成した
が、低濃度ドープ層，高濃度ドープ層のいずれにおいて
も、ｐ型の伝導性を生じるボロン（Ｂ），アルミニウム
（Ａｌ），ガリウム（Ｇａ）等の原子を含むドーピング
ガスを用いれば、各遷移領域で極めて急峻な濃度分布を
もつｐ型のドープ層が形成されることはいうまでもな
い。
【００９９】また、上記第２〜第４の実施形態において
は、炭化珪素基板（ＳｉＣ基板）の代わりに、他の材料
からなる基板を用いて、その上に半導体層（低濃度ドー
プ層と高濃度ドープ層）をエピタキシャル成長させた活
性領域を設けてもよい。特に、ＧａＡｓ，ＧａＮなどの
基板は、イントリンシック状態でいわゆる半絶縁性材料
と呼ばれるほどバンドギャップが広いことから、上記第
２〜第４の実施形態における活性領域３０を形成するこ
とによって高耐圧のデバイスを形成しうる利点がある。
は、炭化珪素基板（ＳｉＣ基板）の代わりに、他の材料
からなる基板を用いて、その上に半導体層（低濃度ドー
プ層と高濃度ドープ層）をエピタキシャル成長させた活
性領域を設けてもよい。特に、ＧａＡｓ，ＧａＮなどの
基板は、イントリンシック状態でいわゆる半絶縁性材料
と呼ばれるほどバンドギャップが広いことから、上記第
２〜第４の実施形態における活性領域３０を形成するこ
とによって高耐圧のデバイスを形成しうる利点がある。
【０１００】さらに、上記第１〜第４の実施形態におい
ては、活性領域３０中のアンドープ層２２（低濃度ドー
プ層＝第１の半導体層）とｎ型ドープ層２３（高濃度ド
ープ層＝第２の半導体層）とを同じ材料であるＳｉＣに
よって構成したが、本発明の第１半導体層と第２の半導
体層とは必ずしも互いに共通の材料によって構成する必
要はない。ただし、両者を互いに共通の材料によって構
成することにより、２つの層の間のポテンシャル障壁の
傾斜がなめらかになるので、キャリアを活性領域全体に
亘って分布させることが容易となる。
ては、活性領域３０中のアンドープ層２２（低濃度ドー
プ層＝第１の半導体層）とｎ型ドープ層２３（高濃度ド
ープ層＝第２の半導体層）とを同じ材料であるＳｉＣに
よって構成したが、本発明の第１半導体層と第２の半導
体層とは必ずしも互いに共通の材料によって構成する必
要はない。ただし、両者を互いに共通の材料によって構
成することにより、２つの層の間のポテンシャル障壁の
傾斜がなめらかになるので、キャリアを活性領域全体に
亘って分布させることが容易となる。
【０１０１】本発明は、ＣＶＤ法だけでなくスパッタリ
ング法，蒸着法，ＭＢＥ法などの他の方法を用いて、低
濃度ドープ層（アンドープ層を含む）と、それよりも厚
みが小さく，量子効果による低濃度ドープ層へのキャリ
アの浸みだしが可能な程度に厚みの薄い（材料によって
異なるが、ＳｉＣ基板では２０ｎｍ程度以下）高濃度ド
ープ層とを積層したものにも適用することができる。そ
して、低濃度ドープ層（アンドープ層を含む）の厚み
は、１００ｎｍ程度に厚くてもよいし、量子効果が生じ
る程度に薄くてもよい。
ング法，蒸着法，ＭＢＥ法などの他の方法を用いて、低
濃度ドープ層（アンドープ層を含む）と、それよりも厚
みが小さく，量子効果による低濃度ドープ層へのキャリ
アの浸みだしが可能な程度に厚みの薄い（材料によって
異なるが、ＳｉＣ基板では２０ｎｍ程度以下）高濃度ド
ープ層とを積層したものにも適用することができる。そ
して、低濃度ドープ層（アンドープ層を含む）の厚み
は、１００ｎｍ程度に厚くてもよいし、量子効果が生じ
る程度に薄くてもよい。
【０１０２】その際、低濃度ドープ層と高濃度ドープ層
との不純物濃度の値は上記各実施形態に示す値に限定さ
れるものではない。すなわち、高濃度ドープ層と低濃度
ドープ層との不純物濃度の差が所定値（例えば１桁程
度）以上であれば、本発明の効果を得ることができる。
との不純物濃度の値は上記各実施形態に示す値に限定さ
れるものではない。すなわち、高濃度ドープ層と低濃度
ドープ層との不純物濃度の差が所定値（例えば１桁程
度）以上であれば、本発明の効果を得ることができる。
【０１０３】−第１の実験例−
以下、本発明の効果を確認するために行なったδドープ
層を有する活性領域の基本的特性に関する第１の実験例
について説明する。第１の実験例においては、大まかに
言って２種類の活性領域を有する基板を作成した。その
１つは、厚みが１０ｎｍで窒素濃度が１×１０18atoms
・ｃｍ-3である複数のｎ型δドープ層（高濃度ドープ
層）と、厚みが５０ｎｍの複数のアンドープ層（低濃度
ドープ層）とを積層してなる活性領域を有するサンプル
Ａである。もう１つは、厚みが２０ｎｍの複数のδドー
プ層と、厚みが１００ｎｍの複数のアンドープ層とを積
層してなる活性領域を有するサンプルＢである。そし
て、この活性領域の上にショットキー電極を設けて、図
６に示す構造を有するショットキーダイオードを形成し
ている。このように、サンプルＡとＢとにおけるδドー
プ層とアンドープ層との厚みの比をいずれも１：５と共
通化することにより、サンプルＡ，Ｂの平均的な不純物
濃度を同じにしている。前に説明した図４のデータは、
δドープ層の厚みが２０ｎｍであるサンプルＢについて
のものである。なお、以下の説明においては、複数のδ
ドープ層と複数のアンドープ層とを積層してなる活性領
域（チャネル領域）をδドープチャネル層ともいう。
層を有する活性領域の基本的特性に関する第１の実験例
について説明する。第１の実験例においては、大まかに
言って２種類の活性領域を有する基板を作成した。その
１つは、厚みが１０ｎｍで窒素濃度が１×１０18atoms
・ｃｍ-3である複数のｎ型δドープ層（高濃度ドープ
層）と、厚みが５０ｎｍの複数のアンドープ層（低濃度
ドープ層）とを積層してなる活性領域を有するサンプル
Ａである。もう１つは、厚みが２０ｎｍの複数のδドー
プ層と、厚みが１００ｎｍの複数のアンドープ層とを積
層してなる活性領域を有するサンプルＢである。そし
て、この活性領域の上にショットキー電極を設けて、図
６に示す構造を有するショットキーダイオードを形成し
ている。このように、サンプルＡとＢとにおけるδドー
プ層とアンドープ層との厚みの比をいずれも１：５と共
通化することにより、サンプルＡ，Ｂの平均的な不純物
濃度を同じにしている。前に説明した図４のデータは、
δドープ層の厚みが２０ｎｍであるサンプルＢについて
のものである。なお、以下の説明においては、複数のδ
ドープ層と複数のアンドープ層とを積層してなる活性領
域（チャネル領域）をδドープチャネル層ともいう。
【０１０４】図１３は、窒素の濃度が１×１０18atoms
・ｃｍ-3の場合におけるδドープ層のプロファイルを詳
細に調べるために、ショットキーダイオードについての
Ｃ−Ｖ法によるキャリア濃度測定を行なった結果を示す
図である。Ｃ−Ｖ法による測定は、径が３００μｍの円
形Ｎｉショットキー電極を有するショットキーダイオー
ドに、バイアスを、０．５Ｖから−０．２Ｖまでの間
と、−０．２Ｖから−２Ｖとの間とに変化させ、これに
重畳して微小振幅の１ＭＨｚの高周波信号を印加して行
なった。そして、同図に示す不純物濃度のプロファイル
は、厚さが１０ｎｍのδドープ層と厚さが５０ｎｍのア
ンドープ層とを積層したものから抜き出したδドープ層
についてのものである。同図に示すように、深さ方向の
濃度プロファイルはほぼ上下対称形であり、本発明の実
施形態のエピタキシャル方法によって、ＣＶＤによるエ
ピタキシャル成長中のドーピングメモリ効果（ドーパン
トの残留効果）が無視できることを示している。そし
て、Ｃ−Ｖ法によるδドープ層の平面的なキャリア濃度
は１．５×１０12ｃｍ-2であり、ホール係数の測定から
得られた平面的な濃度約２．５×１０12ｃｍ-2に比較的
よく一致ている。そして、このパルス状のプロファイル
の半値幅は、１２ｎｍと形成されており、顕著な急峻性
を示している。
・ｃｍ-3の場合におけるδドープ層のプロファイルを詳
細に調べるために、ショットキーダイオードについての
Ｃ−Ｖ法によるキャリア濃度測定を行なった結果を示す
図である。Ｃ−Ｖ法による測定は、径が３００μｍの円
形Ｎｉショットキー電極を有するショットキーダイオー
ドに、バイアスを、０．５Ｖから−０．２Ｖまでの間
と、−０．２Ｖから−２Ｖとの間とに変化させ、これに
重畳して微小振幅の１ＭＨｚの高周波信号を印加して行
なった。そして、同図に示す不純物濃度のプロファイル
は、厚さが１０ｎｍのδドープ層と厚さが５０ｎｍのア
ンドープ層とを積層したものから抜き出したδドープ層
についてのものである。同図に示すように、深さ方向の
濃度プロファイルはほぼ上下対称形であり、本発明の実
施形態のエピタキシャル方法によって、ＣＶＤによるエ
ピタキシャル成長中のドーピングメモリ効果（ドーパン
トの残留効果）が無視できることを示している。そし
て、Ｃ−Ｖ法によるδドープ層の平面的なキャリア濃度
は１．５×１０12ｃｍ-2であり、ホール係数の測定から
得られた平面的な濃度約２．５×１０12ｃｍ-2に比較的
よく一致ている。そして、このパルス状のプロファイル
の半値幅は、１２ｎｍと形成されており、顕著な急峻性
を示している。
【０１０５】図１４は、６Ｈ−ＳｉＣ基板中のδドープ
層のバンド端フォトルミネッセンススペクトルの測定結
果を示す図である。このスペクトルは温度８Ｋの下で得
られたものであり、励起源として強度０．５ｍＷのＨｅ
−Ｃｄレーザーが用いられている。ここでは、厚さ１０
ｎｍのδドープ層と厚さ５０ｎｍのアンドープ層とを積
層したもののアンドープ層から得られたスペクトルと、
厚さ１μｍのアンドープ層から得られたスペクトルとを
比較している。同図に示すように、両者のスペクトルパ
ターンが同じ波長領域で同じ強度の発光ピークを有して
いるので、両者の不純物濃度が同じであることがわか
る。言い換えると、δドープ層とアンドープ層とからな
る積層構造中のアンドープ層には、δドープ層からの不
純物の拡散による不純物濃度の上昇がほとんどみられ
ず、ほぼ所望の不純物濃度プロファイルを維持しながら
積層されていることがわかる。特筆すべきは、アンドー
プ層の不純物濃度が、５×１０16atoms・ｃｍ-3程度の
低い値に制御されている点である。すなわち、図４に示
すデータでは、アンドープ層の不純物濃度が１０17atom
s・ｃｍ-3オーダーであるように検出されているが、そ
れはＳＩＭＳによる測定感度の限界により生じた誤差で
ある。そして、ＰＬ法を用いることにより、本発明のδ
ドープ層とアンドープ層とを交互に積層して得られる活
性領域中のアンドープ層の不純物濃度が５×１０16atom
s・ｃｍ-3程度の低濃度であることが確認された。
層のバンド端フォトルミネッセンススペクトルの測定結
果を示す図である。このスペクトルは温度８Ｋの下で得
られたものであり、励起源として強度０．５ｍＷのＨｅ
−Ｃｄレーザーが用いられている。ここでは、厚さ１０
ｎｍのδドープ層と厚さ５０ｎｍのアンドープ層とを積
層したもののアンドープ層から得られたスペクトルと、
厚さ１μｍのアンドープ層から得られたスペクトルとを
比較している。同図に示すように、両者のスペクトルパ
ターンが同じ波長領域で同じ強度の発光ピークを有して
いるので、両者の不純物濃度が同じであることがわか
る。言い換えると、δドープ層とアンドープ層とからな
る積層構造中のアンドープ層には、δドープ層からの不
純物の拡散による不純物濃度の上昇がほとんどみられ
ず、ほぼ所望の不純物濃度プロファイルを維持しながら
積層されていることがわかる。特筆すべきは、アンドー
プ層の不純物濃度が、５×１０16atoms・ｃｍ-3程度の
低い値に制御されている点である。すなわち、図４に示
すデータでは、アンドープ層の不純物濃度が１０17atom
s・ｃｍ-3オーダーであるように検出されているが、そ
れはＳＩＭＳによる測定感度の限界により生じた誤差で
ある。そして、ＰＬ法を用いることにより、本発明のδ
ドープ層とアンドープ層とを交互に積層して得られる活
性領域中のアンドープ層の不純物濃度が５×１０16atom
s・ｃｍ-3程度の低濃度であることが確認された。
【０１０６】図１５（ａ），（ｂ）は、それぞれ順に、
６Ｈ−ＳｉＣ層の電子移動度の温度依存性と電子濃度の
温度依存性とを示すデータである。図５（ａ），（ｂ）
において、○印のデータは、厚みが１０ｎｍのδドープ
層（ドーパントは窒素）と、厚みが５０ｎｍのアンドー
プ層とを積層してなる６Ｈ−ＳｉＣ層（サンプルＡ）に
ついてのデータである。■印のデータは、６Ｈ−ＳｉＣ
の低濃度均一ドープ層（１．８×１０16ｃｍ-3）につい
てのデータであり、▲印のデータは６Ｈ−ＳｉＣの高濃
度均一ドープ層（１．３×１０18ｃｍ-3）についてのデ
ータである。図１５（ａ），（ｂ）に示すように、６Ｈ
−ＳｉＣの低濃度均一ドープ層（１．８×１０16ｃ
ｍ-3）においては、不純物濃度が低いので、キャリアの
走行時にキャリアが不純物から受ける散乱が小さくなる
ことにより、電子の移動度が大きい。一方、６Ｈ−Ｓｉ
Ｃの高濃度均一ドープ層（１．３×１０18ｃｍ-3）にお
いては、不純物濃度が高いので、キャリアの走行時にキ
ャリアが不純物から受ける散乱が大きくなることによ
り、電子移動度が小さい。つまり、キャリア濃度とキャ
リアの走行特性とは、互いにトレードオフの関係にあ
る。それに対し、サンプルＡの活性領域中のδドープ層
においては、高濃度均一ドープ層と同程度に電子濃度が
高く、かつ、電子の移動度が高いことがわかる。すなわ
ち、本発明の活性領域は、高い電子濃度を有していなが
ら、高い電子移動度を実現することができるので、ダイ
オードやトランジスタの電子が走行する領域に適した構
造となっていることがわかる。なお、キャリアがホール
である場合にも、原理的には電子の場合と変わりがない
ので、ｐ型のδ層におけるホール濃度を高くしつつ、高
いホール移動度を実現することができると考えることが
できる。
６Ｈ−ＳｉＣ層の電子移動度の温度依存性と電子濃度の
温度依存性とを示すデータである。図５（ａ），（ｂ）
において、○印のデータは、厚みが１０ｎｍのδドープ
層（ドーパントは窒素）と、厚みが５０ｎｍのアンドー
プ層とを積層してなる６Ｈ−ＳｉＣ層（サンプルＡ）に
ついてのデータである。■印のデータは、６Ｈ−ＳｉＣ
の低濃度均一ドープ層（１．８×１０16ｃｍ-3）につい
てのデータであり、▲印のデータは６Ｈ−ＳｉＣの高濃
度均一ドープ層（１．３×１０18ｃｍ-3）についてのデ
ータである。図１５（ａ），（ｂ）に示すように、６Ｈ
−ＳｉＣの低濃度均一ドープ層（１．８×１０16ｃ
ｍ-3）においては、不純物濃度が低いので、キャリアの
走行時にキャリアが不純物から受ける散乱が小さくなる
ことにより、電子の移動度が大きい。一方、６Ｈ−Ｓｉ
Ｃの高濃度均一ドープ層（１．３×１０18ｃｍ-3）にお
いては、不純物濃度が高いので、キャリアの走行時にキ
ャリアが不純物から受ける散乱が大きくなることによ
り、電子移動度が小さい。つまり、キャリア濃度とキャ
リアの走行特性とは、互いにトレードオフの関係にあ
る。それに対し、サンプルＡの活性領域中のδドープ層
においては、高濃度均一ドープ層と同程度に電子濃度が
高く、かつ、電子の移動度が高いことがわかる。すなわ
ち、本発明の活性領域は、高い電子濃度を有していなが
ら、高い電子移動度を実現することができるので、ダイ
オードやトランジスタの電子が走行する領域に適した構
造となっていることがわかる。なお、キャリアがホール
である場合にも、原理的には電子の場合と変わりがない
ので、ｐ型のδ層におけるホール濃度を高くしつつ、高
いホール移動度を実現することができると考えることが
できる。
【０１０７】図１６は、上述の厚みが１０ｎｍのδドー
プ層と厚みが５０ｎｍのアンドープ層とを積層してなる
活性領域を有するサンプルＡと、厚みが２０ｎｍのδド
ープ層と厚みが１００ｎｍのアンドープ層とを積層して
なる活性領域を有するサンプルＢとにおける電子移動度
の温度依存性を示すデータである。この電子移動度のデ
ータは、温度７７〜３００Ｋの範囲において測定されて
いる。上述のように、サンプルＡとＢとにおけるδドー
プ層とアンドープ層との厚みの比をいずれも１：５と共
通化してサンプルＡ，Ｂの平均的な不純物濃度を同じに
しているにも拘わらず、同図に示すように、サンプルＡ
における電子移動度は、サンプルＢにおける電子移動度
に比べて大きいことがわかる。特に、低温領域において
は、サンプルＢにおける電子移動度は、温度が低くなる
にしたがって、イオン化された不純物による散乱のため
に低下しているが、サンプルＡにおいては、温度が低く
なっても高い電子移動度が維持されていることが示され
ている。
プ層と厚みが５０ｎｍのアンドープ層とを積層してなる
活性領域を有するサンプルＡと、厚みが２０ｎｍのδド
ープ層と厚みが１００ｎｍのアンドープ層とを積層して
なる活性領域を有するサンプルＢとにおける電子移動度
の温度依存性を示すデータである。この電子移動度のデ
ータは、温度７７〜３００Ｋの範囲において測定されて
いる。上述のように、サンプルＡとＢとにおけるδドー
プ層とアンドープ層との厚みの比をいずれも１：５と共
通化してサンプルＡ，Ｂの平均的な不純物濃度を同じに
しているにも拘わらず、同図に示すように、サンプルＡ
における電子移動度は、サンプルＢにおける電子移動度
に比べて大きいことがわかる。特に、低温領域において
は、サンプルＢにおける電子移動度は、温度が低くなる
にしたがって、イオン化された不純物による散乱のため
に低下しているが、サンプルＡにおいては、温度が低く
なっても高い電子移動度が維持されていることが示され
ている。
【０１０８】図１７（ａ），（ｂ）は、厚みが１０ｎｍ
のδドープ層を有するサンプルＡにおける伝導帯端のバ
ンド構造をシミュレーションした結果を示す図、及びキ
ャリア濃度分布をシミュレーションした結果を示す図で
ある。図１８（ａ），（ｂ）は、厚みが２０ｎｍのδド
ープ層を有するサンプルＢにおける伝導帯端のバンド構
造をシミュレーションした結果を示す図、及びキャリア
濃度分布をシミュレーションした結果を示す図である。
図１７（ａ），図１８（ａ）に示すように、δドープ層
に対して直交する断面においては、電子は、正にチャー
ジしたドナー層によって挟まれたＶ型のクーロンポテン
シャル（量子井戸）に閉じ込められ、この井戸内で量子
状態が形成される。電子の実効質量は１．１であり、６
Ｈ−ＳｉＣ層の比誘電率は９．６６である。アンドープ
層に用いられる６Ｈ−ＳｉＣ層のバックグラウンドのキ
ャリア濃度は５×１０15ｃｍ-3であり、ｎ型ドープ層の
キャリア濃度は１×１０18ｃｍ-3である。
のδドープ層を有するサンプルＡにおける伝導帯端のバ
ンド構造をシミュレーションした結果を示す図、及びキ
ャリア濃度分布をシミュレーションした結果を示す図で
ある。図１８（ａ），（ｂ）は、厚みが２０ｎｍのδド
ープ層を有するサンプルＢにおける伝導帯端のバンド構
造をシミュレーションした結果を示す図、及びキャリア
濃度分布をシミュレーションした結果を示す図である。
図１７（ａ），図１８（ａ）に示すように、δドープ層
に対して直交する断面においては、電子は、正にチャー
ジしたドナー層によって挟まれたＶ型のクーロンポテン
シャル（量子井戸）に閉じ込められ、この井戸内で量子
状態が形成される。電子の実効質量は１．１であり、６
Ｈ−ＳｉＣ層の比誘電率は９．６６である。アンドープ
層に用いられる６Ｈ−ＳｉＣ層のバックグラウンドのキ
ャリア濃度は５×１０15ｃｍ-3であり、ｎ型ドープ層の
キャリア濃度は１×１０18ｃｍ-3である。
【０１０９】図１７（ｂ）に示すように、厚みが１０ｎ
ｍのδドープ層（サンプルＡ）においては、２次元電子
が２つのδドープ層によって挟まれたアンドープ層にま
で広く分布していて、電子濃度が２×１０16ｃｍ-3以上
の領域は界面から２５ｎｍの範囲である。つまり、図５
（ａ）において模式的に描かれているキャリアの分布状
態と一致しており、キャリアがδドープ層からアンドー
プ層にまで浸みだしていることがわかる。
ｍのδドープ層（サンプルＡ）においては、２次元電子
が２つのδドープ層によって挟まれたアンドープ層にま
で広く分布していて、電子濃度が２×１０16ｃｍ-3以上
の領域は界面から２５ｎｍの範囲である。つまり、図５
（ａ）において模式的に描かれているキャリアの分布状
態と一致しており、キャリアがδドープ層からアンドー
プ層にまで浸みだしていることがわかる。
【０１１０】一方、図１８（ｂ）に示すように、厚みが
２０ｎｍの厚いδドープ層（サンプルＢ）においては、
電子の波動関数によって規定されるキャリアの存在確率
の高い領域と、イオン化散乱中心を有するδドープ層と
が強くオーバーラップしていて、電子濃度が２×１０16
ｃｍ-3以上の領域は界面から１１ｎｍの範囲である。つ
まり、キャリアのδドープ層からアンドープ層への浸み
だしが比較的少ないことがわかる。
２０ｎｍの厚いδドープ層（サンプルＢ）においては、
電子の波動関数によって規定されるキャリアの存在確率
の高い領域と、イオン化散乱中心を有するδドープ層と
が強くオーバーラップしていて、電子濃度が２×１０16
ｃｍ-3以上の領域は界面から１１ｎｍの範囲である。つ
まり、キャリアのδドープ層からアンドープ層への浸み
だしが比較的少ないことがわかる。
【０１１１】−第２の実験例−
第２の実験例においては、第１の実験例で示されるよう
な高い電子の移動度を示すδドープ層を有する活性領域
をＭＥＳＦＥＴのチャネル領域として用いる例について
説明する。
な高い電子の移動度を示すδドープ層を有する活性領域
をＭＥＳＦＥＴのチャネル領域として用いる例について
説明する。
【０１１２】図１９は、本実験例におけるＭＥＳＦＥＴ
の構造を模式的に示す断面図である。同図に示すよう
に、本実験例で用いたＭＥＳＦＥＴは、６Ｈ−ＳｉＣ基
板（主面が（０００１）面）と、６Ｈ−ＳｉＣ基板の上
にエピタキシャル成長された厚みが約３μｍの下地アン
ドープＳｉＣ層と、下地アンドープ層の上にエピタキシ
ャル成長された厚さが１０ｎｍのδドープ層（不純物で
ある窒素の濃度が約１×１０18atoms・ｃｍ-3）と、厚
さが５０ｎｍのアンドープ層とをそれぞれ５層ずつ積層
してなる活性領域と、活性領域の中央部の上に設けられ
たＮｉゲート電極と、活性領域の両端にＮｉゲート電極
を挟んで設けられた２つのｎ＋ＳｉＣ層（ソース・ドレ
イン領域）と、各＋ＳｉＣ層の上に形成されたＮｉソー
ス電極及びＮｉドレイン電極とを備えている。活性領域
の最上部はアンドープ層であり、最上のアンドープ層
は、Ｎｉゲート電極とショットキー接触している。一
方、ｎ＋ＳｉＣ層とＮｉソース電極及びＮｉドレイン電
極とはオーミック接触している。Ｎｉゲート電極のゲー
ト長は約２μｍであり、Ｎｉソース電極−Ｎｉドレイン
電極間の距離は約５μｍであり、ゲート幅は約５μｍで
ある。
の構造を模式的に示す断面図である。同図に示すよう
に、本実験例で用いたＭＥＳＦＥＴは、６Ｈ−ＳｉＣ基
板（主面が（０００１）面）と、６Ｈ−ＳｉＣ基板の上
にエピタキシャル成長された厚みが約３μｍの下地アン
ドープＳｉＣ層と、下地アンドープ層の上にエピタキシ
ャル成長された厚さが１０ｎｍのδドープ層（不純物で
ある窒素の濃度が約１×１０18atoms・ｃｍ-3）と、厚
さが５０ｎｍのアンドープ層とをそれぞれ５層ずつ積層
してなる活性領域と、活性領域の中央部の上に設けられ
たＮｉゲート電極と、活性領域の両端にＮｉゲート電極
を挟んで設けられた２つのｎ＋ＳｉＣ層（ソース・ドレ
イン領域）と、各＋ＳｉＣ層の上に形成されたＮｉソー
ス電極及びＮｉドレイン電極とを備えている。活性領域
の最上部はアンドープ層であり、最上のアンドープ層
は、Ｎｉゲート電極とショットキー接触している。一
方、ｎ＋ＳｉＣ層とＮｉソース電極及びＮｉドレイン電
極とはオーミック接触している。Ｎｉゲート電極のゲー
ト長は約２μｍであり、Ｎｉソース電極−Ｎｉドレイン
電極間の距離は約５μｍであり、ゲート幅は約５μｍで
ある。
【０１１３】ここで、ＭＥＳＦＥＴの作成工程において
は、ｎ＋ＳｉＣ層とＮｉソース電極及びＮｉドレイン電
極とのオーミック接触状態は、Ｎｉ電極形成後に１００
０℃，５分間のアニールを施すことによって形成され
る。ＴＬＭ法（transmission line method）によって測
定されたオーミック接触の抵抗値は、例えば約１×１０
-5Ωｃｍである。リセスゲート構造は、ｎ＋ＳｉＣ層
を、ＣＦ４，Ｏ２を用いたプラズマリアクティブオンエ
ッチング（ＲＩＥ）によってパターニングすることによ
り形成されている。このとき、ＣＦ４の流量は１５ｓｃ
ｃｍ（≒０．０１５１／ｍｉｎ）であり、Ｏ２の流量は
１５ｓｃｃｍ（≒０．０１５ｌ／ｍｉｎ）であり、圧力
は５０ｍTorr（≒６．６７Ｐａ）である。エッチレート
は、例えば高周波入力を８０Ｗ程度として１５ｎｍ／ｍ
ｉｎ程度まで小さくすることにより、イオン衝撃による
ＳｉＣ層の表面部のダメージを低減することができる。
は、ｎ＋ＳｉＣ層とＮｉソース電極及びＮｉドレイン電
極とのオーミック接触状態は、Ｎｉ電極形成後に１００
０℃，５分間のアニールを施すことによって形成され
る。ＴＬＭ法（transmission line method）によって測
定されたオーミック接触の抵抗値は、例えば約１×１０
-5Ωｃｍである。リセスゲート構造は、ｎ＋ＳｉＣ層
を、ＣＦ４，Ｏ２を用いたプラズマリアクティブオンエ
ッチング（ＲＩＥ）によってパターニングすることによ
り形成されている。このとき、ＣＦ４の流量は１５ｓｃ
ｃｍ（≒０．０１５１／ｍｉｎ）であり、Ｏ２の流量は
１５ｓｃｃｍ（≒０．０１５ｌ／ｍｉｎ）であり、圧力
は５０ｍTorr（≒６．６７Ｐａ）である。エッチレート
は、例えば高周波入力を８０Ｗ程度として１５ｎｍ／ｍ
ｉｎ程度まで小さくすることにより、イオン衝撃による
ＳｉＣ層の表面部のダメージを低減することができる。
【０１１４】図２０は、本実験例で作成したＭＥＳＦＥ
ＴのＩ−Ｖ特性を示す図である。同図において、横軸は
ドレイン−ソース間の電圧を表し、縦軸はドレイン−ソ
ース間の電流を表していて、ゲート−ソース間電圧Ｖgs
をパラメータとしている。ゲート−ソース間電圧が０Ｖ
でドレイン−ソース間電圧が１００Ｖの時、エクストリ
ンシック相互コンダクタンスは１５ｍＳ／ｍｍで（Ｓ＝
１／Ω）、ドレイン電流密度は９６ｍＡ／ｍｍである。
δドープチャネル層を有するＦＥＴのゲート長を０．５
μｍとすると、エクストリンシック相互コンダクタンス
は、理想的には６０ｍＳ／ｍｍである。つまり、本実験
例に係るδドープチャネル層を備えたＦＥＴのチャネル
移動度は、一般的な６Ｈ−ＳｉＣ系ＭＥＳＦＥＴのチャ
ネル移動度よりも大きいことがわかる。そして、ＭＥＳ
ＦＥＴの電力Ｐは、式 Ｐ＝Ｖdsmax・Ｉdsmax により表されるので、本実験例のＭＥＳＦＥＴがパワー
デバイスに適していることがわかる。
ＴのＩ−Ｖ特性を示す図である。同図において、横軸は
ドレイン−ソース間の電圧を表し、縦軸はドレイン−ソ
ース間の電流を表していて、ゲート−ソース間電圧Ｖgs
をパラメータとしている。ゲート−ソース間電圧が０Ｖ
でドレイン−ソース間電圧が１００Ｖの時、エクストリ
ンシック相互コンダクタンスは１５ｍＳ／ｍｍで（Ｓ＝
１／Ω）、ドレイン電流密度は９６ｍＡ／ｍｍである。
δドープチャネル層を有するＦＥＴのゲート長を０．５
μｍとすると、エクストリンシック相互コンダクタンス
は、理想的には６０ｍＳ／ｍｍである。つまり、本実験
例に係るδドープチャネル層を備えたＦＥＴのチャネル
移動度は、一般的な６Ｈ−ＳｉＣ系ＭＥＳＦＥＴのチャ
ネル移動度よりも大きいことがわかる。そして、ＭＥＳ
ＦＥＴの電力Ｐは、式 Ｐ＝Ｖdsmax・Ｉdsmax により表されるので、本実験例のＭＥＳＦＥＴがパワー
デバイスに適していることがわかる。
【０１１５】また、図２０から、ゲート−ソース間電圧
を−１２Ｖとすると、ドレイン−ソース間ブレークダウ
ン電圧は少なくとも１５０Ｖ以上であることがわかる。
図２０には表れていないが、ゲート−ソース間電圧が−
１２Ｖのときのドレイン−ソース間ブレークダウン電圧
は約２００Ｖであった。つまり、本実験例におけるＭＥ
ＳＦＥＴのいわゆる耐圧値は、１５０〜２００Ｖ程度で
ある。
を−１２Ｖとすると、ドレイン−ソース間ブレークダウ
ン電圧は少なくとも１５０Ｖ以上であることがわかる。
図２０には表れていないが、ゲート−ソース間電圧が−
１２Ｖのときのドレイン−ソース間ブレークダウン電圧
は約２００Ｖであった。つまり、本実験例におけるＭＥ
ＳＦＥＴのいわゆる耐圧値は、１５０〜２００Ｖ程度で
ある。
【０１１６】図２１は、本実験例のＭＥＳＦＥＴの逆方
向ゲート電流の逆方向ゲート−ソース間電圧依存性を示
すデータである。同図に示すように、逆方向の平均ゲー
ト電流が１ｍＡ／ｍｍの時のゲート−ソース間の逆電圧
として定義されるゲートブレークダウン電圧は、約１４
０Ｖである。そして、ショットキー障壁の高さは１．２
ｅＶであり、ｎ値は１．１である。以上の結果は、本実
施形態に係るδドープチャネル層を有するＭＥＳＦＥＴ
が、高いブレークダウン電圧と高い相互コンダクタンス
とを有していることを示している。
向ゲート電流の逆方向ゲート−ソース間電圧依存性を示
すデータである。同図に示すように、逆方向の平均ゲー
ト電流が１ｍＡ／ｍｍの時のゲート−ソース間の逆電圧
として定義されるゲートブレークダウン電圧は、約１４
０Ｖである。そして、ショットキー障壁の高さは１．２
ｅＶであり、ｎ値は１．１である。以上の結果は、本実
施形態に係るδドープチャネル層を有するＭＥＳＦＥＴ
が、高いブレークダウン電圧と高い相互コンダクタンス
とを有していることを示している。
【０１１７】以上の実験例や他のシミュレーションデー
タなどを総合すると、高濃度ドープ層（δドープ層）の
厚みは、ＳｉＣ層を用いる場合には、１モノレイヤー
（１０オングストローム程度）以上で２０ｎｍ未満であ
ることが好ましいことがわかった。また、低濃度ドープ
層（アンドープ層を含む）の厚みは、約１０ｎｍ以上で
約１００ｎｍ以下であることが好ましい。これらの高濃
度ドープ層と低濃度ドープ層の厚みは、それぞれ、これ
らを利用して形成される能動素子（ダイオード，トラン
ジスタなど）の種類や目的に応じて適宜選択することが
できる。
タなどを総合すると、高濃度ドープ層（δドープ層）の
厚みは、ＳｉＣ層を用いる場合には、１モノレイヤー
（１０オングストローム程度）以上で２０ｎｍ未満であ
ることが好ましいことがわかった。また、低濃度ドープ
層（アンドープ層を含む）の厚みは、約１０ｎｍ以上で
約１００ｎｍ以下であることが好ましい。これらの高濃
度ドープ層と低濃度ドープ層の厚みは、それぞれ、これ
らを利用して形成される能動素子（ダイオード，トラン
ジスタなど）の種類や目的に応じて適宜選択することが
できる。
【０１１８】［図面の簡単な説明］
【図１】本発明の各実施形態において用いられる薄膜形
成用の結晶成長装置の構造を概略的に示す図である。
成用の結晶成長装置の構造を概略的に示す図である。
【図２】パルス幅を変化させたときのｎ型ドープ層のピ
ークキャリア濃度と、キャリア移動度との変化を示す図
である。
ークキャリア濃度と、キャリア移動度との変化を示す図
である。
【図３】（ａ）〜（ｃ）は、本発明の第１の実施形態の
半導体膜の成長方法を示す断面図である。
半導体膜の成長方法を示す断面図である。
【図４】第１の実施形態において形成された活性領域の
深さ方向のドーパント濃度分布を示す図である。
深さ方向のドーパント濃度分布を示す図である。
【図５】（ａ），（ｂ）は、第１の実施形態における活
性領域の深さ方向における窒素の濃度プロファイルとキ
ャリア分布との関係を模式的に示す図、及び活性領域の
深さ方向に沿った伝導帯端の形状を示す部分バンド図で
ある。
性領域の深さ方向における窒素の濃度プロファイルとキ
ャリア分布との関係を模式的に示す図、及び活性領域の
深さ方向に沿った伝導帯端の形状を示す部分バンド図で
ある。
【図６】本発明の第２の実施形態に係るショットキーダ
イオードの概略的な構造を示す断面図である。
イオードの概略的な構造を示す断面図である。
【図７】（ａ１）〜（ｃ２）は、第２の実施形態のショ
ットキーダイオードと従来のショットキーダイオードに
ついて、バイアスの変化による伝導帯端の形状の変化を
示すエネルギーバンド図である。
ットキーダイオードと従来のショットキーダイオードに
ついて、バイアスの変化による伝導帯端の形状の変化を
示すエネルギーバンド図である。
【図８】本発明の第３の実施形態に係るショットキーダ
イオードの概略的な構造を示す断面図である。
イオードの概略的な構造を示す断面図である。
【図９】（ａ１）〜（ｃ３）は、本発明の第３の実施形
態のショットキーダイオードと従来のショットキーダイ
オードについて、バイアスの変化による伝導帯端の形状
の変化を示すエネルギーバンド図である。
態のショットキーダイオードと従来のショットキーダイ
オードについて、バイアスの変化による伝導帯端の形状
の変化を示すエネルギーバンド図である。
【図１０】本発明の第４の実施形態に係るＭＥＳＦＥＴ
の概略的な構造を示す断面図である。
の概略的な構造を示す断面図である。
【図１１】従来の炭化珪素（ＳｉＣ）を用いたショット
キーダイオードの概略的な構造を示す断面図である。
キーダイオードの概略的な構造を示す断面図である。
【図１２】第４の実施形態のＭＥＳＦＥＴのＩ−Ｖ特性
の測定結果を示す図である。
の測定結果を示す図である。
【図１３】第１の実験例におけるショットキーダイオー
ドについてのＣ−Ｖ法による不純物濃度測定を行なった
結果を示す図である。
ドについてのＣ−Ｖ法による不純物濃度測定を行なった
結果を示す図である。
【図１４】第１の実験例に係る６Ｈ−ＳｉＣ基板中のδ
ドープ層のバンド端フォトルミネッセンススペクトルの
測定結果を示す図である。
ドープ層のバンド端フォトルミネッセンススペクトルの
測定結果を示す図である。
【図１５】（ａ），（ｂ）は、それぞれ順に、第１の実
験例における６Ｈ−ＳｉＣ層の電子移動度の温度依存性
と電子濃度の温度依存性とを示すデータである。
験例における６Ｈ−ＳｉＣ層の電子移動度の温度依存性
と電子濃度の温度依存性とを示すデータである。
【図１６】第１の実験例におけるサンプルＡ，Ｂにおけ
る電子移動度の温度依存性を示すデータである。
る電子移動度の温度依存性を示すデータである。
【図１７】（ａ），（ｂ）は、第１の実験例におけるサ
ンプルＡにおける伝導帯端のバンド構造をシミュレーシ
ョンした結果を示す図、及びキャリア濃度分布をシミュ
レーションした結果を示す図である。
ンプルＡにおける伝導帯端のバンド構造をシミュレーシ
ョンした結果を示す図、及びキャリア濃度分布をシミュ
レーションした結果を示す図である。
【図１８】（ａ），（ｂ）は、第１の実験例におけるサ
ンプルＢにおける伝導帯端のバンド構造をシミュレーシ
ョンした結果を示す図、及びキャリア濃度分布をシミュ
レーションした結果を示す図である。
ンプルＢにおける伝導帯端のバンド構造をシミュレーシ
ョンした結果を示す図、及びキャリア濃度分布をシミュ
レーションした結果を示す図である。
【図１９】第２の実験例におけるＭＥＳＦＥＴの構造を
模式的に示す断面図である。
模式的に示す断面図である。
【図２０】第２の実験例で作成したＭＥＳＦＥＴのＩ−
Ｖ特性を示す図である。
Ｖ特性を示す図である。
【図２１】第２の実験例のＭＥＳＦＥＴの逆方向ゲート
電流の逆方向ゲート−ソース間電圧依存性を示すデータ
である。
電流の逆方向ゲート−ソース間電圧依存性を示すデータ
である。
【図２２】図１１に示す従来のＳｉＣ基板を用いたショ
ットキーダイオードにおける逆バイアス印加時の空乏層
の拡大状態を示す断面図である。
ットキーダイオードにおける逆バイアス印加時の空乏層
の拡大状態を示す断面図である。
【図２３】単一のδドープ層を活性領域に設けてなるシ
ョットキーダイオードにおける逆バイアス印加時の空乏
層の拡大状態を示す断面図である。
ョットキーダイオードにおける逆バイアス印加時の空乏
層の拡大状態を示す断面図である。
【図２４】複数のδドープ層を結成領域に設けてなるシ
ョットキーダイオードにおける逆バイアス印加時の空乏
層の拡大状態を示す断面図である。
ョットキーダイオードにおける逆バイアス印加時の空乏
層の拡大状態を示す断面図である。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
// Ｈ０１Ｌ 21/205
(72)発明者 上野山 雄
日本国京都府京田辺市草内鐘鉦割42−１
−１−601
(56)参考文献 特開 平６−310536（ＪＰ，Ａ)
特開 平６−349860（ＪＰ，Ａ)
特開 平５−13446（ＪＰ，Ａ)
バナジウムイオン注入ガードリングに
よる４Ｈ−ＳｉＣショットキーダイオー
ドの逆方向特性の改善，第45回応用物理
学関係連合講演会講演予稿集 Ｎｏ.
１，日本，1998年 ３月28日，ｐ．422,
30ｐ−ＹＧ−４
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/872
H01L 29/812
H01L 29/78
H01L 21/329
H01L 21/338
H01L 21/336
H01L 21/28
Claims (7)
- 【請求項１】 基板上に能動素子の一部として機能する
活性領域を設けてなる半導体装置において、 上記活性領域は、 上記基板の上に設けられ、キャリア走行領域として機能
する複数層の第１の半導体層と、 上記第１の半導体層よりも高濃度のキャリア用不純物を
含み上記第１の半導体層よりも膜厚が薄く量子効果によ
る上記第１の半導体層へのキャリアの浸みだしが可能な
複数層の第２の半導体層と を交互に積層して構成されており、 上記各第１の半導体層と上記各第２の半導体層とがＳｉ
Ｃから構成され、 上記各第１の半導体層はいずれも５０ｎｍの厚みを有し
ており、 上記各第２の半導体層に含まれるキャリア用不純物の濃
度は一定であり、 上記各第２の半導体層はいずれも１０ｎｍの厚みを有し
ており、 上記各第１の半導体層はアンドープ層であり、 上記各第２の半導体層はδドープ層であり、 上記第２の半導体層におけるキャリア用不純物濃度は１
×１０18atoms ・ｃｍ-3であり、 上記第１の半導体層と上記第２の半導体層との界面から
の電子濃度が２×１０16ｃｍ-3以上である領域が２５ｎ
ｍの範囲にあるように上記各第２の半導体層から上記各
第１の半導体層へ量子効果によりキャリアが浸みだす、
半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、 上記基板は、ＳｉＣにより構成されていることを特徴と
する半導体装置。 - 【請求項３】 請求項１記載の半導体装置において、 上記基板は高濃度の不純物を含む半導体層であり、 上記活性領域の最上部は上記第１の半導体層により構成
されていて、 上記活性領域の最上部の第１の半導体層の上面の一部に
ショットキー接触するショットキー電極と、 上記基板の一部にオーミック接触するオーミック電極と をさらに備えていることを特徴とする半導体装置。 - 【請求項４】 請求項１記載の半導体装置において、 上記活性領域の第１の半導体層及び第２の半導体層の各
第１の側面にショットキー接触するショットキー電極
と、 上記活性領域の第１の半導体層及び第２の半導体層の上
記各第１の側面とはある間隔を隔てた各第２の側面に接
続されるオーミック電極と をさらに備えていることを特徴とする半導体装置。 - 【請求項５】 請求項４記載の半導体装置において、 上記活性領域の第１の半導体層及び第２の半導体層の上
記各第１の側面とはある間隔を隔てた領域に高濃度の不
純物を導入して形成された引き出し用ドープ層をさらに
備え、 上記電極は、上記引き出し用ドープ層にオーミック接触
していることを特徴とする半導体装置。 - 【請求項６】 請求項１記載の半導体装置において、 上記活性領域の最上部は上記第１の半導体層により構成
されていて、 上記活性領域の最上部の第１の半導体層の上面の一部に
ショットキー接触するショットキーゲート電極と、 上記活性領域の上に、上記ショットキーゲート電極を挟
んで設けられ、上記活性領域に接続されるソース・ドレ
イン電極と をさらに備えていることを特徴とする半導体装置。 - 【請求項７】 請求項６記載の半導体装置において、 上記活性領域の上に、上記ショットキーゲート電極を挟
んで設けられ、高濃度の不純物を含む２つの第３の半導
体層をさらに備え、 上記ソース・ドレイン電極は、上記第３の半導体層にオ
ーミック接触していることを特徴とする半導体装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-58964 | 2000-03-03 | ||
| JP2000058964 | 2000-03-03 | ||
| PCT/JP2000/008155 WO2001067521A1 (fr) | 2000-03-03 | 2000-11-20 | Dispositif a semiconducteur |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3527496B2 true JP3527496B2 (ja) | 2004-05-17 |
Family
ID=18579479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001566193A Expired - Fee Related JP3527496B2 (ja) | 2000-03-03 | 2000-11-20 | 半導体装置 |
Country Status (10)
| Country | Link |
|---|---|
| US (2) | US6690035B1 (ja) |
| EP (1) | EP1189287B1 (ja) |
| JP (1) | JP3527496B2 (ja) |
| KR (1) | KR100655022B1 (ja) |
| CN (1) | CN1181561C (ja) |
| AT (1) | ATE355615T1 (ja) |
| AU (1) | AU1416601A (ja) |
| DE (1) | DE60033656T2 (ja) |
| TW (1) | TW473843B (ja) |
| WO (1) | WO2001067521A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8653535B2 (en) | 2010-09-06 | 2014-02-18 | Panasonic Corporation | Silicon carbide semiconductor device having a contact region that includes a first region and a second region, and process for production thereof |
| US8754422B2 (en) | 2009-10-23 | 2014-06-17 | Panasonic Corporation | Semiconductor device and process for production thereof |
| US9362370B2 (en) | 2012-10-30 | 2016-06-07 | Panasonic Intellectual Property Management Co., Ltd. | Silicon carbide semiconductor device having nitrogen-containing silicon alloy for ohmic contact to P-type impurity region |
Families Citing this family (77)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100655022B1 (ko) | 2000-03-03 | 2006-12-07 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체 장치 |
| US6686616B1 (en) | 2000-05-10 | 2004-02-03 | Cree, Inc. | Silicon carbide metal-semiconductor field effect transistors |
| WO2002061842A1 (fr) * | 2001-01-31 | 2002-08-08 | Matsushita Electric Industrial Co., Ltd. | Film cristallin a semi-conducteurs |
| JP2002252233A (ja) * | 2001-02-22 | 2002-09-06 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US6906350B2 (en) * | 2001-10-24 | 2005-06-14 | Cree, Inc. | Delta doped silicon carbide metal-semiconductor field effect transistors having a gate disposed in a double recess structure |
| EP1306890A2 (en) | 2001-10-25 | 2003-05-02 | Matsushita Electric Industrial Co., Ltd. | Semiconductor substrate and device comprising SiC and method for fabricating the same |
| JP2003234301A (ja) * | 2001-10-25 | 2003-08-22 | Matsushita Electric Ind Co Ltd | 半導体基板、半導体素子及びその製造方法 |
| US6897495B2 (en) * | 2001-10-31 | 2005-05-24 | The Furukawa Electric Co., Ltd | Field effect transistor and manufacturing method therefor |
| AU2002359628A1 (en) * | 2001-12-06 | 2003-06-23 | Hrl Laboratories, Llc | High power-low noise microwave gan heterojunction field effet transistor |
| US7919791B2 (en) | 2002-03-25 | 2011-04-05 | Cree, Inc. | Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same |
| US7795707B2 (en) | 2002-04-30 | 2010-09-14 | Cree, Inc. | High voltage switching devices and process for forming same |
| DE10250889B4 (de) * | 2002-10-31 | 2006-12-07 | Advanced Micro Devices, Inc., Sunnyvale | Verbesserte SiC-Barrierenschicht für eine Kupfermetallisierungsschicht mit einem Dielektrikum mit kleinem ε und Verfahren zur Herstellung derselben |
| US6956239B2 (en) | 2002-11-26 | 2005-10-18 | Cree, Inc. | Transistors having buried p-type layers beneath the source region |
| JP4469139B2 (ja) * | 2003-04-28 | 2010-05-26 | シャープ株式会社 | 化合物半導体ｆｅｔ |
| US7253015B2 (en) * | 2004-02-17 | 2007-08-07 | Velox Semiconductor Corporation | Low doped layer for nitride-based semiconductor device |
| DE102005013894B4 (de) * | 2004-06-30 | 2010-06-17 | Osram Opto Semiconductors Gmbh | Elektromagnetische Strahlung erzeugender Halbleiterchip und Verfahren zu dessen Herstellung |
| US7348612B2 (en) | 2004-10-29 | 2008-03-25 | Cree, Inc. | Metal-semiconductor field effect transistors (MESFETs) having drains coupled to the substrate and methods of fabricating the same |
| US7265399B2 (en) | 2004-10-29 | 2007-09-04 | Cree, Inc. | Asymetric layout structures for transistors and methods of fabricating the same |
| JP4594760B2 (ja) * | 2005-02-09 | 2010-12-08 | 株式会社東芝 | 個体認証装置 |
| US8203185B2 (en) | 2005-06-21 | 2012-06-19 | Cree, Inc. | Semiconductor devices having varying electrode widths to provide non-uniform gate pitches and related methods |
| DE102005046706B4 (de) | 2005-09-29 | 2007-07-05 | Siced Electronics Development Gmbh & Co. Kg | JBS-SiC-Halbleiterbauelement |
| US7402844B2 (en) | 2005-11-29 | 2008-07-22 | Cree, Inc. | Metal semiconductor field effect transistors (MESFETS) having channels of varying thicknesses and related methods |
| JP2007208036A (ja) * | 2006-02-02 | 2007-08-16 | Sanken Electric Co Ltd | 半導体素子 |
| JP2007305609A (ja) * | 2006-04-10 | 2007-11-22 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US7655542B2 (en) * | 2006-06-23 | 2010-02-02 | Applied Materials, Inc. | Methods and apparatus for depositing a microcrystalline silicon film for photovoltaic device |
| US7989843B2 (en) * | 2006-08-25 | 2011-08-02 | National Institute For Materials Science | Semiconductor and method for producing the same |
| US7646043B2 (en) | 2006-09-28 | 2010-01-12 | Cree, Inc. | Transistors having buried p-type layers coupled to the gate |
| JP5022683B2 (ja) * | 2006-11-30 | 2012-09-12 | 株式会社東芝 | 半導体装置の製造方法 |
| US20080138955A1 (en) * | 2006-12-12 | 2008-06-12 | Zhiyuan Ye | Formation of epitaxial layer containing silicon |
| US7582515B2 (en) * | 2007-01-18 | 2009-09-01 | Applied Materials, Inc. | Multi-junction solar cells and methods and apparatuses for forming the same |
| US8203071B2 (en) * | 2007-01-18 | 2012-06-19 | Applied Materials, Inc. | Multi-junction solar cells and methods and apparatuses for forming the same |
| US20080223440A1 (en) * | 2007-01-18 | 2008-09-18 | Shuran Sheng | Multi-junction solar cells and methods and apparatuses for forming the same |
| US20080173350A1 (en) * | 2007-01-18 | 2008-07-24 | Applied Materials, Inc. | Multi-junction solar cells and methods and apparatuses for forming the same |
| US20080245414A1 (en) * | 2007-04-09 | 2008-10-09 | Shuran Sheng | Methods for forming a photovoltaic device with low contact resistance |
| US7875486B2 (en) * | 2007-07-10 | 2011-01-25 | Applied Materials, Inc. | Solar cells and methods and apparatuses for forming the same including I-layer and N-layer chamber cleaning |
| CN102569557A (zh) * | 2007-07-17 | 2012-07-11 | 住友电气工业株式会社 | 电子器件的制作方法、外延衬底的制作方法、iii族氮化物半导体元件及氮化镓外延衬底 |
| JP2009088223A (ja) * | 2007-09-28 | 2009-04-23 | Hitachi Cable Ltd | 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置 |
| JP4309967B2 (ja) * | 2007-10-15 | 2009-08-05 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| US20090104733A1 (en) * | 2007-10-22 | 2009-04-23 | Yong Kee Chae | Microcrystalline silicon deposition for thin film solar applications |
| WO2009059240A1 (en) * | 2007-11-02 | 2009-05-07 | Applied Materials, Inc. | Intrinsic amorphous silicon layer |
| US7741144B2 (en) * | 2007-11-02 | 2010-06-22 | Applied Materials, Inc. | Plasma treatment between deposition processes |
| US8076222B2 (en) * | 2008-02-11 | 2011-12-13 | Applied Materials, Inc. | Microcrystalline silicon thin film transistor |
| US7833885B2 (en) | 2008-02-11 | 2010-11-16 | Applied Materials, Inc. | Microcrystalline silicon thin film transistor |
| US8497527B2 (en) * | 2008-03-12 | 2013-07-30 | Sensor Electronic Technology, Inc. | Device having active region with lower electron concentration |
| FR2934716B1 (fr) * | 2008-07-31 | 2010-09-10 | Commissariat Energie Atomique | Diode electroluminescente en materiau semiconducteur et son procede de fabrication |
| JP5506258B2 (ja) * | 2008-08-06 | 2014-05-28 | キヤノン株式会社 | 整流素子 |
| US8895842B2 (en) * | 2008-08-29 | 2014-11-25 | Applied Materials, Inc. | High quality TCO-silicon interface contact structure for high efficiency thin film silicon solar cells |
| US20100059110A1 (en) * | 2008-09-11 | 2010-03-11 | Applied Materials, Inc. | Microcrystalline silicon alloys for thin film and wafer based solar applications |
| DE102008042035A1 (de) * | 2008-09-12 | 2010-03-18 | Robert Bosch Gmbh | Halbleiteranordnung sowie Verfahren zum Herstellen einer Halbleiteranordnung |
| US20110114177A1 (en) * | 2009-07-23 | 2011-05-19 | Applied Materials, Inc. | Mixed silicon phase film for high efficiency thin film silicon solar cells |
| WO2011046664A2 (en) * | 2009-10-15 | 2011-04-21 | Applied Materials, Inc. | A barrier layer disposed between a substrate and a transparent conductive oxide layer for thin film silicon solar cells |
| US20110126875A1 (en) * | 2009-12-01 | 2011-06-02 | Hien-Minh Huu Le | Conductive contact layer formed on a transparent conductive layer by a reactive sputter deposition |
| US20110232753A1 (en) * | 2010-03-23 | 2011-09-29 | Applied Materials, Inc. | Methods of forming a thin-film solar energy device |
| JP5370279B2 (ja) * | 2010-06-11 | 2013-12-18 | 豊田合成株式会社 | ｎ型ＩＩＩ族窒化物半導体の製造方法 |
| WO2011160004A1 (en) * | 2010-06-18 | 2011-12-22 | Cambridge Nanotech Inc. | Method and apparatus for precursor delivery |
| JP5075959B2 (ja) * | 2010-09-14 | 2012-11-21 | 株式会社東芝 | 抵抗変化メモリ |
| KR20120032258A (ko) * | 2010-09-28 | 2012-04-05 | 삼성엘이디 주식회사 | 질화갈륨계 반도체소자 및 그 제조방법 |
| US8318550B2 (en) | 2011-04-08 | 2012-11-27 | Micron Technology, Inc. | Multilayer select devices and methods related thereto |
| KR101459502B1 (ko) | 2011-07-13 | 2014-11-07 | 어플라이드 머티어리얼스, 인코포레이티드 | 박막 트랜지스터 디바이스들을 제조하는 방법들 |
| US8866147B2 (en) | 2011-12-22 | 2014-10-21 | Avogy, Inc. | Method and system for a GaN self-aligned vertical MESFET |
| CN103828061B (zh) | 2011-10-07 | 2018-02-13 | 应用材料公司 | 使用氩气稀释来沉积含硅层的方法 |
| US9840790B2 (en) | 2012-08-23 | 2017-12-12 | Hexatech, Inc. | Highly transparent aluminum nitride single crystalline layers and devices made therefrom |
| US9293627B1 (en) * | 2012-12-03 | 2016-03-22 | Sandia Corporation | Sub-wavelength antenna enhanced bilayer graphene tunable photodetector |
| US9299883B2 (en) | 2013-01-29 | 2016-03-29 | Hexatech, Inc. | Optoelectronic devices incorporating single crystalline aluminum nitride substrate |
| US9748409B2 (en) * | 2013-03-14 | 2017-08-29 | Hexatech, Inc. | Power semiconductor devices incorporating single crystalline aluminum nitride substrate |
| US9530708B1 (en) | 2013-05-31 | 2016-12-27 | Hrl Laboratories, Llc | Flexible electronic circuit and method for manufacturing same |
| US8975641B1 (en) * | 2013-08-26 | 2015-03-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Transistor having an ohmic contact by gradient layer and method of making the same |
| US9865714B2 (en) * | 2016-04-06 | 2018-01-09 | International Business Machines Corporation | III-V lateral bipolar junction transistor |
| JP6817894B2 (ja) | 2017-05-19 | 2021-01-20 | Ntn株式会社 | 三相交流用絶縁型スイッチング電源 |
| JP6840030B2 (ja) | 2017-05-19 | 2021-03-10 | Ntn株式会社 | 三相交流用絶縁型スイッチング電源 |
| JP6800098B2 (ja) | 2017-06-23 | 2020-12-16 | Ntn株式会社 | 三相交流用絶縁型スイッチング電源 |
| US11670637B2 (en) * | 2019-02-19 | 2023-06-06 | Intel Corporation | Logic circuit with indium nitride quantum well |
| CN112398003B (zh) * | 2019-08-19 | 2023-01-06 | 朗美通日本株式会社 | 调制掺杂半导体激光器及其制造方法 |
| CN112713199B (zh) * | 2019-10-25 | 2022-10-11 | 株洲中车时代电气股份有限公司 | 碳化硅肖特基二极管及其制备方法 |
| CN112750896B (zh) * | 2019-10-31 | 2022-08-16 | 株洲中车时代电气股份有限公司 | 碳化硅肖特基二极管及其制备方法 |
| JP7187620B1 (ja) * | 2021-07-13 | 2022-12-12 | 昭和電工株式会社 | ＳｉＣエピタキシャルウェハ及びＳｉＣエピタキシャルウェハの製造方法 |
| WO2023162521A1 (ja) * | 2022-02-22 | 2023-08-31 | ローム株式会社 | 窒化物半導体装置およびその製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2077474B1 (ja) * | 1969-12-24 | 1973-10-19 | Labo Electronique Physique | |
| JPS54132173A (en) * | 1978-04-05 | 1979-10-13 | Fuji Electric Co Ltd | Schottky barrier diode |
| US4882609A (en) * | 1984-11-19 | 1989-11-21 | Max-Planck Gesellschaft Zur Forderung Der Wissenschafter E.V. | Semiconductor devices with at least one monoatomic layer of doping atoms |
| JP2586053B2 (ja) | 1987-09-25 | 1997-02-26 | 日本電気株式会社 | 電界効果トランジスタ |
| JPH0513446A (ja) | 1991-07-08 | 1993-01-22 | Nippondenso Co Ltd | 化合物半導体装置 |
| US5488237A (en) | 1992-02-14 | 1996-01-30 | Sumitomo Electric Industries, Ltd. | Semiconductor device with delta-doped layer in channel region |
| CA2113336C (en) | 1993-01-25 | 2001-10-23 | David J. Larkin | Compound semi-conductors and controlled doping thereof |
| JPH06310536A (ja) | 1993-02-22 | 1994-11-04 | Sumitomo Electric Ind Ltd | 電界効果トランジスタおよびその製造方法 |
| US5493136A (en) | 1993-02-22 | 1996-02-20 | Sumitomo Electric Industries, Ltd. | Field effect transistor and method of manufacturing the same |
| JPH06349860A (ja) | 1993-06-08 | 1994-12-22 | Hitachi Ltd | 半導体装置 |
| US6388272B1 (en) * | 1996-03-07 | 2002-05-14 | Caldus Semiconductor, Inc. | W/WC/TAC ohmic and rectifying contacts on SiC |
| JP3154939B2 (ja) | 1996-04-24 | 2001-04-09 | 松下電子工業株式会社 | 電界効果型トランジスタ |
| JP3442668B2 (ja) * | 1998-10-23 | 2003-09-02 | カナレ電気株式会社 | 量子波干渉層を有した電界効果トランジスタ |
| KR100655022B1 (ko) | 2000-03-03 | 2006-12-07 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체 장치 |
| TW475268B (en) * | 2000-05-31 | 2002-02-01 | Matsushita Electric Ind Co Ltd | Misfet |
-
2000
- 2000-11-20 KR KR1020017014049A patent/KR100655022B1/ko not_active IP Right Cessation
- 2000-11-20 CN CNB008072213A patent/CN1181561C/zh not_active Expired - Fee Related
- 2000-11-20 JP JP2001566193A patent/JP3527496B2/ja not_active Expired - Fee Related
- 2000-11-20 TW TW089124535A patent/TW473843B/zh not_active IP Right Cessation
- 2000-11-20 WO PCT/JP2000/008155 patent/WO2001067521A1/ja active IP Right Grant
- 2000-11-20 US US09/980,598 patent/US6690035B1/en not_active Expired - Lifetime
- 2000-11-20 DE DE60033656T patent/DE60033656T2/de not_active Expired - Fee Related
- 2000-11-20 EP EP00976350A patent/EP1189287B1/en not_active Expired - Lifetime
- 2000-11-20 AU AU14166/01A patent/AU1416601A/en not_active Abandoned
- 2000-11-20 AT AT00976350T patent/ATE355615T1/de not_active IP Right Cessation
-
2003
- 2003-07-23 US US10/625,256 patent/US6989553B2/en not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| バナジウムイオン注入ガードリングによる４Ｈ−ＳｉＣショットキーダイオードの逆方向特性の改善，第４５回応用物理学関係連合講演会講演予稿集 Ｎｏ．１，日本，１９９８年 ３月２８日，ｐ．４２２，３０ｐ−ＹＧ−４ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8754422B2 (en) | 2009-10-23 | 2014-06-17 | Panasonic Corporation | Semiconductor device and process for production thereof |
| US8653535B2 (en) | 2010-09-06 | 2014-02-18 | Panasonic Corporation | Silicon carbide semiconductor device having a contact region that includes a first region and a second region, and process for production thereof |
| US9362370B2 (en) | 2012-10-30 | 2016-06-07 | Panasonic Intellectual Property Management Co., Ltd. | Silicon carbide semiconductor device having nitrogen-containing silicon alloy for ohmic contact to P-type impurity region |
Also Published As
| Publication number | Publication date |
|---|---|
| US6690035B1 (en) | 2004-02-10 |
| TW473843B (en) | 2002-01-21 |
| CN1349663A (zh) | 2002-05-15 |
| KR20020010632A (ko) | 2002-02-04 |
| EP1189287A1 (en) | 2002-03-20 |
| ATE355615T1 (de) | 2006-03-15 |
| EP1189287B1 (en) | 2007-02-28 |
| US6989553B2 (en) | 2006-01-24 |
| DE60033656T2 (de) | 2007-06-21 |
| KR100655022B1 (ko) | 2006-12-07 |
| DE60033656D1 (de) | 2007-04-12 |
| AU1416601A (en) | 2001-09-17 |
| US20040217375A1 (en) | 2004-11-04 |
| CN1181561C (zh) | 2004-12-22 |
| WO2001067521A1 (fr) | 2001-09-13 |
| EP1189287A4 (en) | 2003-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3527496B2 (ja) | 半導体装置 | |
| JP3527503B2 (ja) | 半導体装置 | |
| US6580125B2 (en) | Semiconductor device and method for fabricating the same | |
| US6600203B2 (en) | Semiconductor device with silicon carbide suppression layer for preventing extension of micropipe | |
| US7838904B2 (en) | Nitride based semiconductor device with concave gate region | |
| EP1450394B1 (en) | Semiconductor device and method for manufacturing same | |
| JP4921694B2 (ja) | デルタドープされた炭化シリコン金属半導体電界効果トランジスタ、およびデルタドープされた炭化シリコン金属半導体電界効果トランジスタの製造方法 | |
| US8035130B2 (en) | Nitride semiconductor heterojunction field effect transistor having wide band gap barrier layer that includes high concentration impurity region | |
| US8049272B2 (en) | Transistors having implanted channel layers and methods of fabricating the same | |
| US20200203482A1 (en) | Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device | |
| US20060118822A1 (en) | Semiconductor device | |
| WO2018117061A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3436278B2 (ja) | 電界効果トランジスタ | |
| JP3637052B2 (ja) | ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法 | |
| JP2005085872A (ja) | 半導体素子及びその製造方法 | |
| Shur et al. | Insulated gate nitride-based field effect transistors | |
| CN114220871A (zh) | 一种具有沟槽隔离层的垂直型ⅲ族氮化物功率半导体器件结构及其制备方法 | |
| CN116646375A (zh) | 半导体元件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040219 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3527496 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |