TW473843B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TW473843B
TW473843B TW089124535A TW89124535A TW473843B TW 473843 B TW473843 B TW 473843B TW 089124535 A TW089124535 A TW 089124535A TW 89124535 A TW89124535 A TW 89124535A TW 473843 B TW473843 B TW 473843B
Authority
TW
Taiwan
Prior art keywords
layer
active region
doped layer
concentration
semiconductor layer
Prior art date
Application number
TW089124535A
Other languages
English (en)
Inventor
Toshiya Yokogawa
Kunimasa Takahashi
Osamu Kusumoto
Makoto Kitabatake
Takeshi Uenoyama
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Application granted granted Critical
Publication of TW473843B publication Critical patent/TW473843B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H01L29/365—Planar doping, e.g. atomic-plane doping, delta-doping

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

473843 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（） 技術領域 本發明係有關活性區域的構造，其特別適用於具有高耐 壓性的半導體能量裝置（Power Device)。 背景技術 近年來正積極開發新的半導體材料（包含半絕緣性材料）， 用於製造具有高頻特性、發光特性及耐壓特性等特殊功能 之半導體裝置。由於半導體材料中，如碳化矽（SiC)、氮化 鎵（GaN)、砷化鎵（GaAs)等在本質上具有半絕緣性的材料是 一種硬度高於主要半導體材料的矽（Si)，不易受到藥品侵害 ，且爲寬頻帶間隙的半導體，因此有可能成爲應用在利用 ' 大耐壓性之第二代能量裝置及高頻裝置、高溫操作裝置等 上的材料。 利用此種寬頻帶間隙半導體材料的半導體能量裝置如： 高耐壓肖特基二極體、金屬半導體場效電晶體（Metal Semiconductor-場效型電晶體，MESFET)及金屬絕緣半導體 場效電晶體（Metal Insulator Semiconductor-場效型電晶體， MISFET)等。 以肖特基二極體與MISFET爲例説明先前的半導體能量裝 置如下： 圖11爲顯示使用先前之碳化矽（SiC)之肖特基二極體的概 略構造剖面圖。該圖中的101表示η型載體的高濃度氮（N)摻 雜有厚度約1〇〇 A m的n+SiC基板，102表示η型載體的低濃度 氮（Ν)摻雜有厚度約10#m的η-SiC層，103表示包含Ni合金 的肖特基電極，104表示包含Ni合金的歐姆電極，105表示 -4- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） —一----------衣--------訂---------線 41^ (請先閱讀背面之注意事項再填寫本頁) 473843 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（ 包含Si〇2的防護環（Guard Ring)。該二極體中，於肖特基電 極1〇3與歐姆電極104之間外加電壓（正向電壓），使肖特基電 極103的電壓較高時，電流在肖特基電極103與歐姆電極1〇4 之間流動；於肖特基電極1〇3與歐姆電極1〇4之間外加電壓 (反向電壓），使歐姆電極1〇4的電壓較高時，在肖特基電極 103與歐姆電極1〇4之間沒有電流流動。亦即，該肖特基二 極體具有整流特性，因應正向電壓流動電流，並因應反向 電壓阻斷電流。 解決課題 然而，上述之先前肖特基二極體有以下的缺點： ‘對上述先前之肖特基二極體之反向電壓的絕緣耐壓性， 與n-SiC層102的摻雜濃度有很大關係。例如，爲求提高肖 特基二極體的絕緣耐壓，就必須降低與肖特基電極1〇3接觸 m-SiC層102的摻雜濃度。但是，降低摻雜濃度時，又因 提问了 n_SiC層102的電阻率，造成外加正向電壓時的啓通 (On)電阻增加，以致增加耗電。這種彼消我長的情 〇 ff)很難同時兼顧南耐壓化與低電阻化。 上述的缺點，不僅是肖特基二極體，也會發生在mesfet 及 MISFET 上。 發明説明 本發明之目的，在藉由創造一種新的構造，以解決上述 攻種先則能量裝置的折衷方式，構成高耐壓且啓通電阻低 的主動元件。 本發明之半導體裝置，係在基板上設置活性區域，於發 --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁)
473843
經濟部智慧財產局員工消費合作社印製 揮部分主動元件功能的半導體裝置中，上述的活性區域係 以疊層構成，其包含：第一半導體層，其係在上述基板上 設置至少一個，並具有載體移動區域功能；及第二半導體 層，其係至少一個，其包含濃度高於上述第一半導體層= 載體用雜質，藉由膜厚比上述第一半導體層爲薄的量子效 應’載體可以浸出上述第一半導體層。 採用此種構造，藉由量子效應在第二半導體層上產生量 子能級，使部分存在於第二半導體層中的載體波動函數提 鬲某種私度。使载體處於不僅存在於第二半導體層，也存 在於第一半導體層的分佈狀態。因而，當活性區域的電Z 提高，載體於移動狀態中，第二半導體層及第一半導體層 上持績供應有載體，因此，載體隨時處於不僅存在於第二 半導體層，也存在於第一半導體層的分佈狀態。載體在該 狀態下，不僅在第二半導體層，也在第一半導體層内移： ，如此可以減低活性區域的電阻値。尤其是在第—半導體 層上，由於雜質離子散亂小，因此載體的移動性特別高。 另外，當整個活性區域處於耗盡化狀態時，由於活性區 域内沒有載體，因此，藉由雜質濃度低的第—半導體層限 定耐壓性，可以在整個活性區域内獲得高的耐壓^^即 ’可以同時達到半導體裝置中之二極體與 件的低電阻化與高耐壓化。 寺動70 藉由各設置數個上述第一及第二半導體層，且交互疊層 ’可以更確實的發揮低電阻値與高耐壓性。 上述第一半導體層之載體用雜質濃度宜爲lxl017at()ms. -6- 本紙張尺度賴巾國票準（CNS)A4規格（210 X 297公爱） --------^---------線 (請先閱讀背面之注意事項再填寫本頁) 473843 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（） 以下，上述第二半導體層之載體用雜質濃度宜爲1()〜_ ·加_3 以上。 藉由選擇sic、GaN&GaAs中任冑一種材料構成上述基板 及活性區域，可以獲得具有適用於利用寬頻帶間隙材料之 能量裝置構造的半導體裝置。 藉由以共同材料交互構成上述活性區域中之第一及第二 半導體層，使第-半導體層與第二半導體層之間的電位阻 擒層的傾斜更平順，因此，容易在整個活性區域的第一及 第二半導體層上分佈載體。 上述第二半導體層爲SlC層時，上述第二半導體層的厚度 -爲單層以上，nm以下，係著眼於在操作狀態中，可以有 效獲得載體浸出第一半導體層的作用。 t述第-半導體層爲SiC層時，上述第—半導體層的厚度 約爲10 nm以上，100 nm以下，係著眼於在操作狀態中確保 電流量。 上述基板爲包含高濃度雜質的半導體層，上述活性區域 最上部係以上述第一半導體層構成，藉由還具有與上述活 性區域最上部之第一半導體層上面_部分做肖特基接觸的 肖特基電極’及與上述基板一部分做歐姆接觸的歐姆電極 ，利用上述活性區域的特性，可以獲得同時達到操作狀態 中低電阻性與對反向偏置高耐壓値的直立型㈣基m 藉由還具有與上述活性區域之第—半導體層及第二半導 體層之各第一侧面做肖特基接觸的肖特基電極，及與上述 活性區域之第一半導體層及第二半導體層之上述各第一侧 本紙張尺度適用中國國家標準（CNS)A4規格(210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------訂---------線·: 473843
經濟部智慧財產局員工消費合作社印製 面隔開一定間隔之各第二側面連接的電極，利用上述活性 區域的特性，可以獲得同時達到操作狀態中低電阻性與對 反向偏置高耐壓値的橫放型肖特基二極體。 此時，也可以採用還具有與上述活性區域之第一半導體 層及第二t導體層之上述各第_側面隔開—定間隔的^: 内，導入尚濃度雜質，所形成的導出用摻雜層，在上述導 出用掺雜層上使上述電極做歐姆接觸的構造。 上述活性區域的最上部以上述第一半導體層構成，藉由 還具有與上述活性區域之最上部之第一半導體層上面的一 部分做肖特基接觸的肖特基閘極，及與在上述活性區域上 設置源極、汲極，其係夾住上述肖特基閘極且連接上述活 性區域，利用上述活性區域的特性，可以獲得低耗電、高 耐壓、高效率的MESFET。 此時，在上述活性區域上還具有兩個第三半導體層，其 係夾住上述肖特基閘極而設置，且包含高濃度雜質，藉由 上述源極、汲極在上述第三半導體層做歐姆接觸的構造， 可以獲得具有Recess Gate構造的MESFET。 圖式之簡要説明 圖1爲概略顯示本發明各實施形態中採用之薄膜形成用結 晶生長裝置的構造。 圖2爲改變脈衝寬時，η型摻雜層的峰値載體濃度與載體 移動性的變化。 圖3(a)〜(c)爲本發明第一種實施形態之半導體膜生長方法 的剖面圖。 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） —.----------衣--------訂---------線^ (請先閱讀背面之注咅？事項再填寫本頁) 473843
五、發明說明（6 ) 圖4爲第一種實施形態所形成之活性區域在深度方向的摻 雜物濃度分佈。 (請先閱讀背面之注意事項再填寫本頁) 圖5(a)、（b)爲第一種實施形態之活性區域在深度方向的 氮濃度剖面與載體分佈的關係模型，及沿著活性區域深度 方向之傳導帶端形狀的部分帶狀圖。 圖6烏本發明第二種實施形態之肖特基二極體的概略構造 剖面圖。 圖7(al)〜(C2)爲第二種實施形態之肖特基二極體與先前之 肖特基二極體，因偏置改變造成傳導帶端形狀改變的能帶 圖。 ‘圖8爲本發明第三種實施形態之肖特基二極體的概略構造 剖面圖。 圖9(al)〜(C3)爲第三種實施形態之肖特基二極體與先前之 肖特基一極體’因偏置改變造成傳導帶端形狀改變的能帶 圖。 圖10爲本發明第四種實施形態之MESFET的概略構造剖面 圖。 經濟部智慧財產局員工消費合作社印製 圖11爲先前之使用碳化矽（sic)的肖特基二極體概略構造 剖面圖。 圖12爲第四種實施形態之特性的測試結果。 圖13爲第一種實驗例之肖特基二極體以c_v法測試雜質濃 度的結果。 / 圖14爲第一種實驗例之6H-SiC基板中之d摻雜層之頻帶 端光激發光譜的測試結果。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 473843
經濟部智慧財產局員工消費合作社印製 Θ15⑷、⑻爲依序顯示第一種實驗例中之6H_S1C層之電 子私動性與溫度之關係，及電子濃度與溫度之關係的資料。 圖16須不罘—種實驗例中之抽樣A、B中電子移動性盥溫 度之關係的資料。 /、 圖（a) (b)爲模擬第一種實驗例中之抽樣a中傳導帶端 的頻T構造結果，及模擬載體濃度分佈的結果。 圖18(a)、（b)爲模擬第一種實驗例中之抽樣B中傳導帶端 的旧γ構化結果’及模擬載體濃度分佈的結果。 圖19爲第二種實驗例中之MESFET構造模型剖面圖。 圖20爲以第二種實驗例作成之mESFE1^々i_v特性。 :圖21顯示第二種實驗例之MESFET之反向閘流與反向閘極 _源極間電壓之關係的資料。 圖22爲圖11所示使用先前之Sic基板之肖特基二極體中， 外加反向偏置時耗盡層擴散狀態的剖面圖。 圖23爲在活性區域設置單一 d掺雜層之肖特基二極體中 ’外加反向偏置時耗盡層擴散狀態的剖面圖。 圖24爲在結成區域設置數個d摻雜層之肖特基二極體中 ’外加反向偏置時耗盡層擴散狀態的剖面圖。 最佳之實施形態 圖1爲概略顯示本發明各實施形態中採用之薄膜形成用結 晶生長裝置的構造。 如該圖所示，該直立型結晶生長裝置於處理室1中具備： 碳製承受备4 ’其係用於承載基板3 ;支撑軸5，其係用於支 撑承受态4 ;處理室1的石英管2 ;及線圈6，其係圍繞在石 -10. 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------------訂---------線 (請先閱讀背面之注咅？事項再填寫本頁) 473843 經濟部智慧財產局員工消費合作社印製 A7 ~—-*~^___— 五、發明說明（8 ) 英管2的外側，以高頻電流使承受器4感應加熱。石英管^ 又重石英管構成，其中流經冷卻水。此外還設置氣體供應 系統8,其係配置供應至處理以的各種氣體儲氣瓶等；及 氣體排出系統15,其係配置用於自處理室㈣出各種氣體的 具空栗等。氣體供應系統8與處理幻藉由原料氣體供應管7 ，其係用於供應原料氣體；稀釋氣體供應管9，其係用於供 應氫氣等稀釋氣體；及添加氣體供應管12，其係用於供應 惰性氣體及掺雜氣體等添加氣體來連接，原料氣體供應管7 及稀釋氣體供應管9在中途合流，並連接處理室1。而於原 料氣體供應管7及稀釋氣體供應管9在合流前的部位，則設 .置流量計10、11，用於調整各氣體流量。此外，氣體排出 系統15及處理幻係藉由排氣管14連接，排氣管^上設置壓 力碉整閥16，藉由所排出之氣體流量來調節處理室】内 力。 孩結晶生長裝置的特徵爲，在添加氣體供應管Η上設置 脈色閥20，及在處理室！内，自添加氣體供應管⑵員端延伸 直徑約2 cm的氣體導入管13，該氣體導入管υ的頂端自基 板3上面高約5 Cln的上方部位設置開口。 承受器4上塗佈厚度約⑽"_沉膜，避免高溫加教時 引起脱氣。但是，該SiC膜的厚度也可以較能夠防止脱氣發 生的厚度稍厚。 自氣體供應系統8，通過原料氣體供應管7所供應的原料 氣體，與通過稀釋氣體供應管9所供應的稀釋氣體合流後， 自處理室1的上方導入處理室W。此時，原料氣體及稀釋 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱 —--------^---------線 111^- (請先閱讀背面之注咅？事項再填寫本頁) -11 - 473843 A7 B7 五、發明說明（） 氣體的流量，以各流量計10、丨i加以調整。 ’ (請先閱讀背面之注意事項再填寫本頁) 另外，經由添加氣體供應管12所供應的摻雜氣體及惰性 氣體等添加氣體，因應脈衝閥20的週期性開閉，以脈衝狀 供應至基板3的表面。該脈衝閥2〇的打開期間（脈衝寬）及關 閉期間（脈衝與脈衝的間隔）可以任意設定，例如，脈衝闕2〇 的打開期間爲l〇〇"m Qsec)，關閉期間爲4 ms (msec)時， 在1 鐘内約反覆開閉240次。氣體導入管丨3的頂端與基板3 的距離S接近，唯過度接近時，只有狹小範圍能夠發揮以 脈衝狀供應氣體的效果，因此以相隔約5 cm爲宜。 其/入，原料氣體、稀釋氣體及添加器體系通過排氣管14 ，‘以氣體排氣系統15排出外部。 此外，圖2爲改變脈衝閥打開期間之開啓（〇n)期間（脈衝寬） 時’ η型捧雜層的峰値載體濃度與載體移動性㈣2/Vs) 的變化。此時，氣體供應系統8内之氣體儲氣瓶之減壓器的 二次側壓力固定爲78400 Pa (0·8 kgf/cm2)。因而，使打開脈 衝閥20的開啓期間改變，使關閉脈衝闕2〇的關閉（⑽)期間 (脈衝與脈衝的間隔）固定在4 ms。 經濟部智慧財產局員工消費合作社印製 如孩圖所示，可知藉由改變打開脈衝閥2〇的開啓期間， 可以控制η型掺雜層峰値載體濃度。此外，從該結果也知， 改k關閉期間也可以調整峰値載體濃度。尤其當關閉期間 (脈衝與脈衝的間隔）固定時，只需在95/^與11〇/^改變脈 衝閥的開啓期間（脈衝寬），即可使峰値載體濃度自5 χ 1016cm·3大幅改變至 1 X ι〇19(：ιη·3。 第1種實施形態 -12- 本紙張尺度+關家標準（CNS)A4規格（210 χ 297公® 了 A7
473843 1Π 五、發明說明（） 第一種實施形態爲使用圖i所示的結晶生長裝置，及單結 晶碳化矽基板（6H-SiC基板），其係具有在圖丨中之基板 3(0001)面（C面）上設有關閉角度之主面的六方晶系，説明在 該基板3上使包含六方晶碳化矽（Sic)in型摻雜層同質磊晶 (Homoephaxial)生長方法。圖3(a)〜(c)爲本實施形態之半導 體膜的生長方法剖面圖。 如圖3(a)所示基板3 (6H_Sic基板）的主面，爲自（〇〇〇1)面 (C面）向[11-20]傾斜3.5。的面（（0001)關閉面），且爲表面上 Si原子並列的η型Si面。基板3的直徑爲25 mm。首先在以流 量5 (Ι/min)之氧氣起泡的水蒸氣環境中，將墓.板^n〇(rc 下熱氧化3小時，於表面形成厚度約爲4〇 nm的熱氧化膜後 ，再以緩衝氫氟酸（氫氟酸··氟化氨水溶液=】·· 7)除去該熱 氧化膜。在承受器4上設置表面熱氧化膜被除去的基板3， 將處理室1減壓至約l〇-6Pa (与10·8Τ〇ΓΓ)的眞空度。 其次，在圖3(b)所示的步驟中，自氣體供應系統8供應流 量2 (Ι/min)之氫氣與流量！（1/min)之氬氣等稀釋氣體，使處 理A 1内的壓力達0.0933 Mpa (700 Torr)。處理室1内的壓力 藉由壓力調整閥16的開度來控制。維持該流量，同時使用 感應加熱裝置’在線圈6上外加20.0 kHz，20 kW的高頻電 力’將承受器4加熱。基板3的溫度控制在約16〇(rc的固定 溫度。氫氣及氬氣的流量保持在上述的固定値，再將流量2 (ml/min)之丙烷氣（csH8)及流量3 (mi/min)之矽烷氣（3出4)等 原料氣體導入處理室1内。原料氣體以流量5〇 (ml/min)的氫 氣稀釋。繼續藉由將丙烷氣與矽烷氣供應至在承受器4上經 -13- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事項再填寫本頁) --------訂---------. 經濟部智慧財產局員工消費合作社印製 473843 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（11 ) 過感應加熱的基板3 ( 6H-SiC基板），於基板3之（0001)關閉 面的主面上，使包含非摻雜之6H-SiC單結晶，厚度约5〇 nm 的非摻雜層22 (低濃度摻雜層）磊晶生長。此時，縱使不使 用氮氣等，也會因殘留氣體而導入氮氣等載體用的雜質， 因此，在本實施形態及後述之各種實施形態中，在製造步 驟上並非有意識的導入氮氣來形成，因此使用「非摻雜層」 這個語詞。 繼續在處理室1内供應原料氣體及稀釋氣體，同時以脈衝 狀供應η型摻雜氣體的氮氣，在非摻雜層22上形成厚度約1〇 nm的η型摻雜層23 (高濃度摻雜層）。此時，藉由供應原料氣 體及稀釋氣體，同時反覆開閉脈衝閥20，可以將摻雜氣體 以脈衝狀自導入管13供應至處理室1内的基板3上。本實施 形態中，脈衝閥20的打開期間（脈衝寬）爲102# s，脈衝閥2〇 的關閉期間（脈衝與脈衝的間隔）爲4 ms。係以反覆開閉脈衝 閥20 ’來供應摻雜氣體，同時形成^型摻雜層23。此時，使 厚度約10 nm之η型摻雜層23磊晶生長所需的時間約爲3〇 sec ° 其次，如圖3⑷所示的步驟中，藉由反覆的在關閉脈衝闕 20的狀態下，不供應氮氣（N)，僅供應原料氣體來形成非摻 雜層22，及藉由供應原料氣體的同時，開閉脈衝閥2〇，導 入氮氣（N)，以形成n型摻雜層23，以形成非摻雜層μ與打型 摻雜層23交互疊層的活性區域3〇。 亦即，活性區域30係由第一半導體層之非摻雜層22，及 包含比非掺雜層薄，濃度比非摻雜層22 (第_半導體層）高 -14 - 適用中國國家標準（CNS)A4規格（210 X 297公釐） —>------------------訂--------- 4 (請先閱讀背面之注意事項再填寫本頁) 473843 Α7
經濟部智慧財產局員工消費合作社印製 之載體用雜質:厚度爲藉由量子效應可以使载體浸出非捧 雜層22程度之第二半導體層的N型掺雜㈣交互疊層來構 成。 圖4爲本實施形態所形成之活性區域3〇在深度方向的掺雜 物濃度分佈’如上所述形成n型摻雜層23時之脈衝閥2〇打開 期間（脈衝寬）爲l〇2"s，關閉期間（脈衝與脈衝的間隔）爲* ms。該圖的濃度剖面爲使用二次離子質量分析裝置（讀s) 進行測試所獲得的結果。該圖中的橫軸表示自基板最上面 起的深度Um)，縱軸表示摻雜物之氮氣的濃度（以〇11^ ·。…3) 。如該圖所示，以本實施形態之方法所形成之各11型掺雜層 23中的氮氣（N)濃度概略均等（約！ χ 1〇18at〇ms ·咖_3)，且在 自非摻雜層22轉移至n型摻雜層23的區域，或自11型摻雜層 23轉私至非备雜層22的區域中’均顯示出雜質濃度劇烈的 變化。此外，圖4的資料爲脈衝閥20的打開期間（脈衝寬）爲 102 # s ’流入氮氣之載氣所形成之摻雜層所獲得的資料， 因此，圖4所示的氮氣峰値濃度爲· cm-3，如圖 2所示’藉由使脈衝閥2〇的打開期間（脈衝寬）約爲n 〇 # s的 時間’可以使氮氣的峰値濃度提高到約！ X 1〇19at〇ms · cm·3 。此外’流入載氣的氮氣時，也容易將非摻雜層的氮氣濃 度控制在約1 X 1016at〇ms · cm-3。藉由流入載氣，於非掺雜 層上也供應一定流量的氮氣，也具有可以將非摻雜層的氮 氣濃度穩定的控制在一定濃度的優點。 圖5(a)、（b)爲具有本實施形態之基本構造活性區域30在 深度方向，η型雜質之氮氣濃度剖面與載體分佈的關係模型 15- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 473843 A7 B7 13 五、發明說明（ ，及沿著活性區域30深度方向之傳導帶端形狀的部分帶狀 圖。不過圖5(a)、（b)係在不使用屬於載氣的氮氣狀態下， 非掺雜層22 (低濃度摻雜層）中之氮氣濃度控制在5 X 1015atomS · cm·3，脈衝閥的閥寬度控制在1〇2# s , n型摻雜 層23 (高濃度摻雜層）的氮氣濃度在丨χ 1〇18at〇ms ·⑽.3時所 作成的模型。 自圖4所示的資料可知，對應於圖5(a)所示之非摻雜層以 的底層，η型摻雜層23的雜質濃度剖面幾乎呈^函數的形狀 。亦即，以η型摻雜層23作爲所謂的d摻雜層。此時，由於 η摻雜層23的厚度僅爲10 nm，因此在11型摻雜層23中，因量 子效應產生的量子能級，在n型摻雜層23中局部存在之電子 的波動函數做某種程度的擴散。結果如圖中虛線所示，載 體處於不僅存在於η型摻雜層23也存在於非摻雜層22的分 佈狀態。因而該活性區域30的電位提高，於載體移動狀態 中，η型摻雜層23及非摻雜層22上持續供應電子，因此，隨 時處於不僅存在於η型摻雜層23也存在於非摻雜層22的^ 佈狀態。在此種狀態下，由於電子同時在η型摻雜層23及非 摻雜層22中移動，因此可以減低活性區域3〇的電阻値。此 時，由於非摻雜層22中的雜質離子散亂變小，因此在非摻 雜層22中可以獲得較高的電子移動性。 另外，由於整個活性區域30在耗盡化狀態中，非摻雜層 22及η型摻雜層23中沒有載體，因此，藉由雜質濃度低的: 摻雜層22來限定耐壓性，可以在整個活性區域川中獲得高 的耐壓値。 —.------------------訂---------線 (請先閱讀背面之注咅？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -16- 473843 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（14 ) 再者，上述的作用，若使用霍爾（Hall)，而非電子作爲載 體時，也具有相同的作用。 此外，如圖5(b)所示，整個活性區域30的傳導帶端成爲連 接圖中虛線所示之η型摻雜層23之傳導帶端與非摻雜層22之 傳導帶端的形狀。再者，η型掺雜層23的雜質濃度通常爲其 傳導帶端低於費米能階（Fermi Level)Ef的程度，不過η型摻 雜層23的雜質濃度也可以不是此種濃度。 因而，藉由利用具有此種構造的活性區域3〇，如後述之 各實施形態所示，可以獲得高性能的裝置。此處，於活性 區域30中，有關非摻雜層22與η型摻雜層23作爲載體移動區 - 域的功能，將在以下各實施形態中做説明。 再者，本實施形態中，係使用氮氣來形成η型摻雜層，不 過亦可使用包含其他元素（如磷（Ρ)、砷（As)等）的摻雜氣體 作爲顯示η型傳導性的摻雜物。 此外，本實施形悲中，係形成η型掺雜層，若是使用包含 產生ρ型傳導性之棚（Β)、銘（Α1)、鎵（Ga)等原子的掺雜氣體 ’當然也可以在各轉移區域形成具有極爲陡峭之濃度分佈 的p型摻雜層。 此外，本實施形悲係在非掺雜層上形成n型掺雜層（高濃度 摻雜層），不過也可以使用打開脈衝閥所形成的低濃度^^型 摻雜層來取代非摻雜層。 此外，本實施形態的構造係在碳化矽基板（sic基板）上， 設置以同質磊晶生長法疊層非掺雜層（低濃度摻雜層）與〇型 摻雜層（高濃度摻雜層）的活性區域，不過也可以將本發明之 -17- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱)_ (請先閱讀背面之注意事項再填寫本頁) • ----丨丨—訂---- 473843
(請先閱讀背面之注意事項再填寫本頁) 此外本5知形怨係採用以感應加熱的CVD法作爲基材 上的薄膜生長方法，若是使用氣體在基材上使薄膜生長， 藉由電漿C VD法、光照射c VD法或電子照射c VD法的作用 在上述基材上生長薄膜時，也可以作爲本發明的有效薄膜 生長方法。 再者，本發明除了 CVD法之外，也適用於使用濺鍍法、 瘵鍍法、MBE法等其他方法，疊層低濃度摻雜層（包含非摻 雜層）與低於其厚度，且厚度足以藉由量子效應使載體浸出 低濃度摻雜層之薄的高濃度摻雜層。 其;人說明應用本實施形悲之方法所形成之活性區域3 〇之 各種裝置的實施形態。 第2種實施形態 經濟部智慧財產局員工消費合作社印製 首先説明有關利用第一種實施形態之活性區域構造之肖 特基二極體的第二種實施形態。圖6爲第二種實施形態之能 里半導體裝置之肖特基二極體的概略構造剖面圖。 如該圖上所示，以（0001)關閉面作爲主面之η型6H-Sic基 板的基板3主面上，設置交互疊層各5〇層以上述第一種實施 形態説明之方法所形成的非摻雜層22 (低濃度摻雜層）與η型 掺雜層23 (高濃度摻雜層）的活性區域3 〇。其中基板3的厚度 約爲100 " m，基板3中的氮氣濃度約爲1 X 1018atoms · cm·3 -18 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐） ^ ^3843 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（） ° η型摻雜層23的厚度約爲1〇 nm，η型掺雜層23中的氮氣峰 値濃度爲1 X 1018atoms · cm·3。非摻雜層22的厚度約爲50nm ，非摻雜層22中的氮氣濃度約爲5x l〇15atoms · cm·3，整個 活性區域30的厚度約爲3000 nm (3 # m)。活性區域30最上方 以非摻雜層22構成，活性區域30最上方之非摻雜層22上設 置包含石夕氧化膜的防護環3 1，及包含於設置在防護環3 1上 之開口邵中’與活性區域3〇最上方之非摻雜層22實施肖特 基接觸之Ni合金的肖特基電極3 2。此外，基板3的背面設置 包含與基板3實施歐姆接觸之Ni合金的歐姆電極33。該歐姆 電極3 3可以接觸任何的基板3，也可以接觸基板3的側面。 * ‘圖6所示之肖特基二極體的構造按照以下的程序來形成。 首先，在圖1所示的結晶裝置内設置摻雜有高濃度氮氣之 SiC基板的基板3 ’執行第一種實施形態中所説明的cvd， 在基板3上使厚度約50 nm的非摻雜層22與厚度約1〇 nin的n 型摻雜層23交互磊晶生長，來形成活性區域3 〇。之後，於 基板上形成梦氧化膜後，將其一部分開口以形成防護環3 ^ 。其次，在基板3的背面形成包含沁合金的歐姆電極33，於 基板上之防護環3 1的開口區域上形成包含Ni合金的肖特基 電極32。 圖7(al)〜(c2)爲本實施形態之肖特基二極體與圖u所示先 前之肖特基二極體，因偏置改變造成傳導帶端形狀改變的 把γ圖。其中圖7(al)、（bl)、（ci)顯示本實施形態之肖特基 二極體之活性區域的傳導帶端；圖7(以）、（b2)、（c2)則顯示 先則之肖特基二極體之η-SiC層的傳導帶端。此外，圖7(al) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） — ：--------•裝--------tT---------筝 (請先閱讀背面之注意事項再填寫本頁) 473843
發明說明（ 經濟部智慧財產局員工消費合作社印製 及（a2)顯示在肖特基電極與歐姆電極之間沒有外加電壓（ο偏 置）時 <傳導帶端的形狀；圖7(bl)&(b2)顯示在肖特基電柄 與歐姆電極之間外加電壓（正向偏置），使肖特基電極較高時 之傳導帶端的形狀，·圖7(cl)及（c2)顯*在肖特基電極與歐 姆電極之間外加電壓（反向偏置），使歐姆電極較高時之傳導 帶端的形狀。此外，由於歐姆電極33與活性區域3〇的接觸 狀心在本貞上不因偏置的改變而改變，因此省略其圖示 。此外，本實施形態中，係説明設置載體之電子移動的^型 半導體層，因此也省略有關價電子帶端形狀的圖示。 如圖7(al)、（a2)所示，本實施形態係分別在先前的肖特基 一極體，以及在自然狀態中，於活性區域的最上部與肖特 基電極之間、及η-SiC層與肖特基電極之間形成高肖特基阻 擋層（約1 eV)。 因而，如圖7(bl)所示，在本實施形態的肖特基二極體上 外加正向偏置時，可以提高活性區域3 〇的電位，亦即，整 個活性區域3〇之傳導帶端的能階上昇。因而，在活性區域 3〇中的非摻雜層22產生如圖5(a)所示的載體分佈，因此電流 自活性區域3 0流至肖特基電極3 2。亦即，除活性區域3 〇的n 型掺雜層之外，非摻雜層22也具有載體移動區域的功能。 此時，由於非摻雜層22上雖然產生如圖5(a)所示的載體分佈 ，但是雜質濃度低，因此非摻雜層22上的雜質散亂情形極 低。雖然半導體的電導（電阻値的倒數）與電場、載體濃度及 載體移動性的積成正比，但是在載體浸出的區域内，載體 移動性上昇。因此，本實施形態的肖特基二極體可以使整 -20- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------^--------- (請先閱讀背面之注意事項再填寫本頁) 473843 經濟部智慧財產局員工消費合作社印製 A7 18 五、發明說明（） 個活性區域3 0維持在低電阻値，可以減低耗電，增大電流。 另外，如圖7(b2)所示，在先前的肖特基二極體上外加正 向偏置時，電流係自n+SiC基板流至肖特基電極，由於此時 需要通過n-SiC層之電阻大的區域，因此耗電大。 此外，如國7(cl)所示，在本實施形態的肖特基二極體上 外加反向偏置時，整個活性區域30之傳導帶端的能階變低 。此時，耐壓値係由反向偏置時外加在耗盡層上的電場來 I艮足。由於本實施形悲之肖特基二極體中的η型捧雜層2 3厚 度極薄，因此，整個活性區域30的耗盡層寬也可以視非掺 雜層22的雜質濃度來決定。此時，雜質濃度愈低傳導帶端 的傾斜度愈緩，相對的，雜質濃度愈低耗盡層寬愈大。因 '而在本實施形態的肖特基二極體中可以獲得較大的耐壓値。 另外，如圖7(c2)所示，先前之肖特基二極體中之層 的耗盡層寬係因應η-SiC層的雜質濃度而改變，因此，藉由 調整n-SiC層的雜質濃度，即可控制電阻値與耐壓値。然而 ，因降低電阻値，當提高n-SiC層的雜質濃度時，耗盡層變 窄，致使耐壓値降低，另當減低n_sic層的雜質濃度時，又 會造成電阻値增加，形成彼消我長（Trade 〇ff)的問題。亦 即，採用先前的肖特基二極體，很難同時兼顧能量裝置所 需的低電阻値（低耗電）與高耐壓値。 而本實施形態的肖特基裝置則是利用在正向偏置狀態下 ，將載體同時分佈在η型摻雜層23 (高濃度摻雜層）及非摻雜 層22 (低濃度摻雜層）上，可以避免大電阻，而流入大電流 。另外’在反向偏置狀態下，由於非摻雜層22上沒有载體 ，因此可以獲得高耐壓値。亦即，在正向偏置狀態與返向 偏置狀恐下’著眼於載體分佈狀態的差異，可以解決先前 肖特基二極體中存在之低電阻性與高耐壓性此種彼消我長 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公髮） (請先閱讀背面之注意事項再填寫本頁) --------訂------ Φ -21 - 473843 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（19 ) 的問題。 例如，本實施形態之肖特基二極體的實測値，對反向偏 置可獲得約1G00 V的高耐壓値。此外，本實施形態的肖特 基二極體之開啓電阻的實測値約爲lxl〇-3ncm2，顯示電阻 値極低。 此外，本實施形態之肖特基二極體之耐壓値大的原因， 除上述的作用之外，還因以下所説明的作用： 圖22爲圖U所示使用先前之Sic基板之肖特基二極體中， 外加反向偏置時耗盡層擴散狀態的剖面圖。如該圖所示， 在肖特基電極103與歐姆電極1〇4之間外加電壓（反向偏置）， ♦使歐姆電極變高時，耗盡層108在卜81(：層1〇2内同^時向 縱、橫方向擴散。此時，圖中箭頭讀示之耗盡層向橫方向 的擴散，比圖中箭頭y所示之耗盡層向縱方向（厚度方向）的 擴散爲小。亦即，橫方向上等電位面1〇8&間的間隔比縱方 向上等電位面108a間的間隔爲窄。導致耗盡層1〇8内的電場 在肖特基電極103下端面的邊緣附近特別大，在這個部 易產生絕緣擊穿（Break Down)。 圖23爲在活性區域設置單一 d摻雜層之肖特基二極體中 ，外加反向偏置時耗盡層擴散狀態的剖面圖。此時，^活 性區域30中僅設置單一的n型摻雜層。摻雜層），活性區^ 中的其他部分全部被非摻雜層佔據。此時，如該圖所示: 在肖特基電極32與歐姆電極33之間外加電壓（反向偏置）， 歐姆電極33變高時，耗盡層38在活性區域3〇内同時向縱吏 橫方向擴散。此時，包含高濃度雜質的^摻雜層恰似發揮 -22- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱) ----一 一 (請先閱讀背面之注音？事項再填寫本頁) ---------訂---------線- 經濟部智慧財產局員工消費合作社印製 473843 A7 - B7 五、發明說明（2Q ) 插入漂移區域（此處係指活性區域30)中之電極的功能。因此 ，耗盡層向圖中箭頭y所示之縱方向（厚度方向）擴散而接觸 β掺雜層時，耗盡層38繼續向下方的擴散受到缚雜層的 暫時抑制，以致耗盡層向圖中箭頭χ所示之橫方向的擴散比 耗盡層向縱方向的擴散爲大。亦即，橫方向上等電位面W 間的間隔比縱方向上等電位面38a間的 盡層38内，電場幾乎集中在肖特基電極32下端㈣邊= 近。此外，由於耗盡層38内的等電位線川係與^掺雜層概 各平行而形成，因此，耗盡層38内之縱方向的電場不致集 中產生在某個部分，而是均勻的產生在寬廣的範圍上。如 •此，不容易產生絕緣擊穿（Break D_)。因而，本發明之 ㈣基二極體的耐壓値比圖22所示之先前肖特基二極體爲 高。 圖24爲在結成區域設置數心掺雜層之肖特基二極體中 、，外加反向偏置時耗盡層擴散狀態的剖面圖。此時，係在 活性區域30中僅設置兩個n型掺雜層（<^摻雜層卜活性區域 =的其他部分全部被非摻雜層佔據。此時，耗盡層向圖中 si員y所示之縱方向（厚度方向）擴散而接觸β接雜層時，耗 盡層38繼續向下方的擴散受到j捧雜層的暫時抑制。因而 耗盡層38内的等電位線38a比圖23所示的構造更能確實的與 層平行來形成。以致更可以確實的抑㈣盡層叫 的電場集中，而不容易產生絕緣擊穿（Break D0wn)。因此 ’圖24所示之在活性區域3〇内設置數個；摻雜層的構造所 獲得的耐壓値比圖23所示之在活性區域3〇内設£單_^接 本紙張尺度_屮關家標準（CNS)A4規格⑽χ撕 —^-----------------訂--------- (請先閱讀背面之注音？事項再填寫本頁) -23- 經濟部智慧財產局員工消費合作社印製 473843 A7 __ B7 五、發明說明（21 ) 雜層的構造爲鬲。亦即，一般而言，肖特基二極體的活性 區域30内的d掺雜層數愈多，肖特基二極體的耐壓値愈大。 再者，本實施形態之活性區域3 〇的最上層係採用厚度爲 50 nm的非摻雜層22，不過本發明並不限定於此種實施形態 。例如，也可以厚度約50 nm-200 nm的非摻雜層作爲活性 區域的最上層，該最上層的厚度可以視重視耐壓性或電流 量來適切調整。 第3種實施形態 其次説明肖特基二極體之基本構造與第二種實施形態不 同的第三種實施形態。圖8爲本發明第三種實施形態之能量 半導體裝置之肖特基二極體的概略構造剖面圖。 如該圖所示，在基板3的主面上，其係以（〇〇〇丨）關閉面爲 主面的η型6H-SiC基板，設置活性區域3 0，其係交互疊層各 50層’以基本上與第一種實施形態説明之相同方法形成之 非摻雜層22 (低濃度摻雜層）與n型摻雜層23 (高濃度摻雜層） 。此時，基板3的厚度約爲1〇〇 " m，基板3上沒有摻雜雜質 ，呈半絕緣性狀態。η型摻雜層23的厚度約爲2 nm，n型摻 雜層23中的氮氣峰値濃度爲1 X i〇i8at〇ms · cm·3。非接雜層 22的厚度約爲5 0 nm ’非掺雜層22中的氮氣濃度約爲5 X 1015atoms · cm-3 〇 本實施形態中，並非在活性區域30上方，而是在側方設 置有肖特基電極35。亦即，挖掘活性區域30，形成達到基 板3的溝槽，在該溝槽的側面設置與活性區域3〇做肖特基接 觸，包含Ni合金的肖特基電極35。亦即，是設置與活性區 -24- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） —：-----------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 473843
域30内之非摻雜層22與11型摻雜層23的各第一側面做肖特基 接觸的肖特基電極35。此外，並形成引出用摻雜層％，其 係夾住活性區域30，並與肖特基電極35相對。亦即，係在 與活性區域30之非摻雜層22及11型摻雜層23之各第一側面隔 開一定間隔的區域内導入高濃度雜質，所形成的引出用摻 雜層36。該引出用摻雜層36係藉由在活性區域3〇及基板3的 一邵分注入氮氣離子來形成，因此引出用摻雜層％中的氮 氣濃度約爲1 X 1018atoms · cm·3。繼續在引出用摻雜層36上 设置與引出用掺雜層36做歐姆接觸，包含Ni合金的歐姆電 極37。肖特基電極35與引出用摻雜層36的間隔約爲1〇#爪。 亦即，在活性區域30内的非摻雜層22&n型摻雜層23的各第 二側面上設置經由引出用摻雜層36所連接的歐姆電極37。 再者，基於後述的理由，活性區域3(H々n型摻雜層23與肖 特基電極35，在實質上不應做歐姆接觸。 此外，引出用摻雜層36並不一定要設置。例如，也可以 在活性區域30内形成溝槽，並在溝槽内埋入電極材料⑺丨等） ，藉由執行使活性區域30與電極材料做歐姆接觸的處理， 設置與活性區域做直接歐姆接觸的歐姆電極。 圖8所示之肖特基一極體的構造係由以下程序形成。首先 ，在圖1所示的結晶裝置内設置半絕緣性Sic基板的基板3， 執行第一種實施形態中説明之CVD，在基板3上形成活性區 域3〇 ’其係使厚度約50 nm的非摻雜層22與厚度約2 nn^々n 型掺雜層23交互磊晶生長。其次，在活性區域3〇及基板3 的一部分注入氮氣離子，來形成引出用摻雜層36。再以乾 -25- 本紙張尺度過用中國國家標準（CNS)A4規格（210 X 297公釐）
--------^--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 ^ ^^843 A7 B7 五、 發明說明（ 23 蚀刻除去活性區域30的_部分來形成溝槽。之後，於引出 用t 4層36上形成包含犯合金的歐姆電極^。其次於溝槽 的侧壁上形成包含Ni合金的肖特基電極35。 圖利〜㈣爲本實施形態之肖特基二極體與先前之肖特 基二極體，因偏置改變造成傳導帶端形狀改變的能帶圖。 其中’圖9(al)、（bl)、（cl)表示本實施形態之肖特基二極體 之::摻雜層22的傳導帶端，圖9(a2)、(b2)、㈣表示本實施 形…、（肖特基;體m型掺雜層23的傳導帶端，圖9㈤）、 ㈤）、㈣表示先前之肖特基二極體之沉基板的傳導帶端 。但疋，由於在先前的肖特基二極體中，㈣㈣跨越如 訂 圖η所示之n-SlC層與n+SlC層的請基電極，且完全益音 義，因此，此處係接雜有均勾濃度之氮氣的均勾掺雜層與 肖特基私極接觸’在均勻掺雜層的任何部位與歐姆電極做 歐姆接觸。此外，圖， « Ul) (a3)_〒在肖特基電極與歐姆電 間沒有外加電壓時（0偏置）的傳導帶端形狀，圖 9(M)〜(b3)顯不在"基電極與歐姆電極之間外加電壓（正 向偏置）使肖特基電極較高時的傳導帶端形狀， 顯示在肖特基電極與歐姆電極之間外加電壓（反向偏置）使歐） 姆電極較高時的傳導帶端形狀。此外，由於歐姆電柄3技 活性區域爾觸狀態在本質上不因偏置的改變而：變:、 因此省略其圖示。此外，太命、Α α 載體之電子移動的η型半導係説明設置有作爲 端形狀的圖示。+導肢層’因此也省略有關價電子帶 如圖9⑽训所示’本實施形態係分別在先前的对特基 本紙張尺度適用中國國家標準（CNS)A4規格（2；[^_297公£ -26- 473843 A7 B7 24 五、發明說明（ 二極體，以及在自然狀態中，於活性區域的非摻雜層或η型 摻雜層與肖特基電極之間、及均勻摻雜層與肖特基電極之 間形成高肖特基阻擋層（約1〜2 eV)。 因而，如圖9(bl)、（b2)所示，在本實施形態的肖特基二 極體上外加正向偏置時，可以提高活性區域3〇的電位，亦 即，整個活性區域30之非摻雜層22與11型摻雜層23中之傳導 帶端的能階上昇。此時，由於在非掺雜層22上也產生如圖 5(a)所tf的載體分佈，因此電流容易通過活性區域3〇的打型 摻雜層23與非摻雜層22而流至肖特基電極％。亦即，除活 性區域30的n型摻雜層23之外，非摻雜層以也具有載體移動 區域的功能。此時，由於非摻雜層22上雖然產生如圖5(a)所 示的載體分佈，但是雜質濃度低，因此非摻雜層22上的雜 質散亂情形極低。因此，可以使整個活性區域3〇維持在低 電阻値，可以減低耗電，增大電流。 另外，如圖9〇3)所不，在先前的肖特基二極體上外加正 向偏置時，電流自均勻摻雜層留置肖特基電極。 再如圖9(cl)、（C2)所示，在本實施形態的肖特基二極體上 外加反向偏置時，整個活性區域3〇之非摻雜層22及^型摻雜 層23中之傳導帶端的能階變低。如上所述，耐壓値係由反 向偏置時外加在耗盡層上的電場來限^。此時，由於雜質 濃度愈低傳導帶端的傾斜度愈緩，相對的，雜質濃度愈低 耗盡=寬愈大。因而’如圖9(el)所示，在非接雜層22上可 、&得較大的耐壓値。另外，僅使高濃度掺雜層與肖特基 電極接觸時’反向偏置時之高濃度摻雜層的傳導帶端，如 297公釐） -----------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 27- 473843 A7 B7 五、 發明說明（ 圖9(c2)的虛線所示，高濃度摻雜層的耗盡層寬應該極窄。 然而，本實施形態中，由於n型摻雜層23的厚度極薄，僅有 2 nm，因此如圖9(c2)的實線所示，係自非摻雜層u的耗盡 層擴散，並擴大到η型摻雜層23 ，因而不致引起電子移動。 此外，當整個活性區域30耗盡化時，由於非摻雜層22上 不產生載體的分佈，因此自肖特基電極35流至引出用摻雜 =36的電流僅需流至11型摻雜層23上。然因11型摻雜層23的 厚度極薄，僅有2 nm，因此在㈣掺雜層23上受到較大的電 阻，實際上沒有電流流入。亦即，讀捧雜層23與肖特基電 極35之間，實際上並沒有做歐姆接觸，而是保持肖特基接 觸而且，藉由凋整非摻雜層22、η型摻雜層23的厚度及雜 質濃度等，可以藉由較厚之非摻雜層22與肖特基電極35之 間的耗盡層寬來限定耐壓値。因而可以獲得高耐壓値。 、、另外，如圖9(c3)所示，先前之肖特基二極體中之均勻摻 箨每A耗m層寬係因應均勻摻雜層的雜質濃度而改變，因 此:、藉由碉整均勻摻雜層的雜質濃度，即可控制電阻値與 耐，値°然而’如第二種實施形態中所述，因降低電阻値 …田#疋问均勾摻雜層的雜質濃度時，耗盡層變窄，致使耐 降低$ §減低均勻摻雜層❾雜質濃度時，又會造成 、I胃加，形成彼消我長的問題。因此，採用圖1 1所示 〈先則的肖特基二極體，很難同時兼顧能量裝置所需的低 電阻値（低耗電）與高耐壓値。 =本只她形怨的肖特基裝置則是利用在正向偏置狀態下 ’將載體同時分佈在n型摻雜層23 (高濃度#雜層）及非摻雜 —i.-----------------1--------- (請先閱讀背面之注意事項再填寫本頁) 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製
473843 發明說明（ 層22 (低濃度摻雜層）上，且可以減低非摻雜層^中的雜質 散亂，使載體（電子）容易自引出用摻雜層36向肖特基電極35 移動。另外，在反向偏置狀態下，由於非摻雜層以上沒有 載體，因此，電子很難自肖特基電極35，僅經由極薄的η型 摻4層2 3 至引出用慘雜層3 6。亦即，本實施形態與第二 種實施形態同樣的，在正向偏置狀態與返向偏置狀態下， 著眼於載體分佈狀態的差異，可以解決先前肖特基二極體 中存在之低電阻性與向耐壓性此種彼消我長的問題。 第4種實施形態 其次説明有關利用第一種實施形態之活性區域3〇之 MESFET的第四種實施形態。圖1〇爲第四種實施形態之能量 半導體裝置之MESFET的概略構造剖面圖。 如孩圖所示，在基板3的主面上，其係以（〇〇〇1)關閉面爲 主面的η型6H-SiC基板，設置活性區域3〇，其係發揮通道層 功把，且父互璺層各5層，以第一種實施形態説明之方法形 成之非摻雜層22 (低濃度摻雜層）與11型摻雜層23 (高濃度摻 雜層）。此時，基板3的厚度約爲1 〇〇 a m，基板3上沒有摻雜 雜質，呈半絕緣性狀態。n型摻雜層23的厚度約爲1〇 nm，η 型摻雜層23中的氮氣峰値濃度爲1 χ i〇i8at〇ms · cm·3。非掺 雜層22的厚度約爲50 nm，非掺雜層22中的氮氣濃度約爲5 X l〇15atoms · cm_3。亦即，發揮MESFET之通道層功能的整 個活性區域3 0厚度約爲3 00 nm。 此外，本實施形態係在活性區域3〇最上部的非摻雜層22 上設置閘極3 8，其係包含與非摻雜層22做肖特基接觸之Ni -29- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事項再填寫本頁) ▼裝--------訂--------· . 經濟部智慧財產局員工消費合作社印製 27 、發明說明（ 合金的肖特基電極，及源極39a與汲極39b，其係包含夾住 閘極38，且彼此相對之Ni合金的歐姆電極。此外，閘極38 的閘長約爲1 // m。 圖10所示的MESFET構造係由以下的程序形成。首先，在 圖1所示的結晶裝置内設置半絕緣性Sic基板的基板3，執行 第一種實施形態中説明之CVD，在基板3上形成活性區域3〇 ，其係使非摻雜層22與η型摻雜層23交互各5層磊晶生長。 其次’在基板上形成包含Ni合金的源極3如及汲極391)。此 時，源極39a及汲極39b與活性區域3〇最上部的非摻雜層22 做肖特基接觸，不過，之後則藉由在1〇(rc下實施3分鐘的 熱處理，改變成在源極39a及汲極39b與活性區域30最上部 的非摻雜層22做歐姆接觸。其次在基板上形成包含犯合金 的閘極38，之後，不實施上述的熱處理，使閘極38與活性 區域30最上部的非摻雜層22保持在肖特基接觸的狀態。 此時，在半絕緣性的SiC基板上設置摻雜了均勻濃度（1χ l〇17atoms · cm·3)之氮氣的均勻摻雜層，在該均勻摻雜層上 设置與本實施形態相同的閘極、源極及没極，作成以均勾 掺雜層作爲通道層的MESFET，構成比較例。 本實施形態中不在閘極38上外加電壓，而在汲極39b上外 加正向電壓時，於活性區域30内之汲極391)正下方區域與間 極3S正下方區域之間，與第三種實施形態中之反向偏置相 同，產生電位差，唯其耗盡層寬較窄。另外，在源極3%正 下方的區域與閘極3 8正下方的區域之間則沒有電位差。結 果如圖9(bl)所示，在活性區域3〇中的非摻雜層22上產生載 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------裝·----！ —訂·-------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 473843 A7 B7 五、發明說明（2 ) 體（電子）；及如圖9(b2)所示，在活性區域30中的η型換雜層 2 3中產生載fa (黾子）’與弟二種實施形態同樣的，活性區域 (請先閱讀背面之注意事項再填寫本頁) 3 0内的電子自源極3 9a正下方的區域向没極3 9b正下方的區 域移動。此時，由於電子同時流經非摻雜層22及η型摻雜層 2 3 ’因此’藉由與第三種實施形態相同的作用，可以獲得 高的電子移動性及低電阻。 其次，在閘極38上外加反向電壓時，在活性區域3〇内之 閘極38正下方的區域與汲極39b正下方的區域之間，與第三 種實施形態之反向偏置同樣的產生大電位差。另外，在源 極39a正下方的區域與閘極38正下方的區域中，也與第三種 實施形態之反向偏置同樣的產生電位差。換言之，耗盡層 在活性區域30内之閘極38正下方的區域内大幅擴散。因而 ’藉由與上述第三種實施形態相同的作用，電子很難僅在 薄的η型掺雜層23内移動，因此在源極、没極之間獲得高耐 壓。 以下説明有關本實施形態之MESFET的性能評價結果，及 本實施形態之MESFET與先前之MESFET的性能比較： 經濟部智慧財產局員工消費合作社印製 首先’比較兩者在閘極—源極之間的耐壓性。本實施形 態的MESFET，其係以交互疊層各5層之非摻雜層及^型摻雜 層所形成的活性區域30作爲通道層，其絕緣耐壓爲12〇 v， 耐壓値是先前MESFET的四倍。 其次，調查本實施形態之MESFET之汲流與汲壓之關係與 閘壓的關連性（I-V特性）。藉由在源極398與汲極39b之間外 加一定電壓，並在閘極38上外加電壓，因應外加在閘極38 •31 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 473843 A7 B7
?Q 五、發明說明（） 上的電壓來調變源極、汲極之間的電流，進行開關 (Switching)操作。此時，縱使没壓超過140 V，不會遭擊穿 (Break Down)，仍可獲得穩定的没流。 圖12爲本實施形態之MESFETiil流與汲壓之關係與閘壓 之關連性（I-V特性）的測試結果。該圖中，橫軸表示没極間 電壓Vds(V)，縱軸表示汲流Ids(A)，並以閘壓Vg作爲參數。 繼續測試本實施形態與先前之MESFET之臨界値電壓附近 的相互電導。測試結果可知，使用如上述之活性區域30作 爲通道層之本實施形態之MESFET的相互電導，比使用均勻 摻雜層作爲通道層之先前的MESFET高約兩倍。此因如上所 述，本實施形態之MESFET中的電子移動性高所致。 從以上的結果可知，本實施形態之MESFET可以發揮低耗 電、高耐壓與高效率的效果。 其他實施形態 上述第一至第四種實施形態中係設置許多疊層之非掺雜 層22 (低濃度摻雜層）及η型摻雜層23 (高濃度摻雜層）的活性 區域30，但是也可以採用在活性區域内僅各設置一層低濃 度摻雜層及高濃度掺雜層的構造。 上述第二種至第四種實施形態中的高濃度掺雜層，係使 用氮氣來形成η型摻雜層，不過在低濃度摻雜層及高濃度摻 雜層中，均可使用包含其他元素（如磷（Ρ)、坤（As)等）的掺 雜氣體作爲顯示η型之傳導性的掺雜物。 此外，上述第二種至第四種實施形態中的高濃度摻雜層 ，係形成η型掺雜層，不過若低濃度摻雜層及高濃度摻雜層 -32- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） i:----------裝---------訂---- (請先閱讀背面之注意事項再填寫本頁) #· 473843 ^^_ 經濟部智慧財產局員工消費合作社印製 A7 B7 發明說明（） 均使用包含產生P型傳導性之硼（B)、鋁（A1)、鎵（Ga)等原子 的掺雜氣體時，當然也可以在各移動區域形成具有極陡峭 之濃度分佈的p型摻雜層。 此外，上述第二種至第四種實施形態中，也可以使用包 含其他材料的基板來取代碳化矽基板（Sic基板），並在其上 設置使半導體層（低濃度摻雜層及高濃度摻雜層）磊晶生長的 活性區域。尤其是GaAs、GaN等的基板，由於其本質上的 頻帶間隙寬，足可稱之爲半絕緣性材料，因此，藉由形成 上述第一種至第四種實施形態的活性區域3 〇，具有能夠形 成面耐壓裝置的優點。 ‘此外’上述第一種至第四種實施形態，係以相同材料之 SiC構成活性區域3〇中的非掺雜層22 (低濃度摻雜層=第一 半導體層）與η型摻雜層23 (高濃度摻雜層=第二半導體層） ，不過本發明之第一半導體層與第二半導體層並不需要以 共同的材料來構成。但是由於兩者以共同材料構成時，兩 層間之電位阻擋層傾斜較緩，容易使載體分佈在整個活性 區域上。 本發明除了 CVD法之外，也適用於使用濺鍍法、蒸鍍法 、ΜΒΕ法等其他方法，疊層低濃度摻雜層（包含非摻雜層）與 低於其厚度，且厚度足以藉由量子效應使載體浸出低濃度 摻雜層之薄的高濃度摻雜層（厚度視材料而定，SiC基板則 約20 nm以下）。而低濃度摻雜層（包含非摻雜層）的厚度也可 以厚達100 nm，也可以薄至足以產生量子效應的程度。 此時’低濃度摻雜層與高濃度摻雜層的雜質濃度値，並 -33 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） —；----------41^ 裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 473843 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（31 ) 不限定於上述各實施形悲中所顯示的値。亦即，若高濃度 接雜層與低濃度摻雜層的雜質濃度差超過一定値（如約丨位） ，也可以發揮本發明的效果。 實驗例 第1種實驗例 以下説明有關具有β掺雜層用以確認本發明效果之活性 區域之基本特性的第一種實驗例。第一種實驗例中大致上 是作成具有兩種活性區域的基板。其中一種爲抽樣A，其具 有疊層厚度10 nm，氮氣濃度爲lx i〇i8atonis · crrr3的數個n 型β捧雜層（兩濃度按雜層）’及厚度爲50 nm之數個非掺雜 層（低:?辰度捧雜層）的活性區域。另外一種爲抽樣B，其具有 ®層厚度20 nm的數個d掺雜層及厚度爲1〇〇 nm之數個非摻 雜層的活性區域。在該活性區域上設置肖特基電極，形成 具有圖6所示之構造的肖特基二極體。因抽樣a與B中之j換 雜層與非掺雜層的厚度比均爲1 : 5，因此抽樣A及B的平均 雜質濃度亦同。前面所説明之圖4的資料，係指d摻雜層厚 度爲20 nm的抽樣B。此外，在以下的説明中，疊層數個$ 摻雜層與數個非摻雜層所構成的活性區域（通道區域）也稱之 爲cM參雜通道層。 圖13係爲求詳細調查氮氣濃度爲1 X l〇18atoms . cm·3時之 β掺雜層的剖面，有關肖特基二極體以C-V法測試載體濃度 的結果。以C-V法所進行的測試，係在具有直徑爲3 〇〇 " m 之圓形Ni肖特基電極的肖特基二極體上，使偏置自〇·5 vs - 0.2V之間，與自—〇·2ν至一 2V間變化，再重疊外加微小 -34- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 丨-\----------裝--------訂--------- (請先閱讀背面之注音？事項再填寫本頁) 473843 A7 B7 五、發明說明（） 振幅的1 MHz高頻信號。因而，該圖所示之雜質濃度的剖面 爲自疊層厚度爲ίο nm之d掺雜層與厚度爲50 nm之非摻雜 層拉出來的d摻雜層。如該圖所示，深度方向之濃度剖面 形狀幾乎上下對稱，顯示採用本發明實施形態的磊晶方法 ，可以忽略以CVD法之磊晶生長中的摻雜記憶效果（摻雜物 的殘留效果）。其次，C-V法之d掺雜層的平面载體濃度爲 L5xl012at〇ms · cm-2，與自霍爾（Hall)係數測得之平面濃度 2.5xl〇12atoms · cm-2比較，相當一致。其次，所形成之該 脈衝狀的剖面半値寬爲12 nm，顯示具有顯著的陡峭性。 圖14爲6H-SiC基板中之d摻雜層之頻帶端光激發光譜的 測試結果。該光譜係在溫度8 κ下取得，並使用強度爲〇.5 mW之He-Cd雷射作爲激勵源。此處，係從疊層厚度爲1〇 nm 之d摻雜層與厚度爲50 nm之非摻雜層的非摻雜層所獲得的 光譜，與厚度爲1 A m之非摻雜層所獲得的光譜做比較。如 該圖所示，由於兩者的光譜圖案相同，波長區域相同，且 具有強度的發光峰値，因此可知兩者的雜質濃度相同。換 i之’包含d摻雜層與非摻雜層之疊層構造中的非摻雜層 上’幾乎看不出因雜質自d摻雜層擴散所造成的雜質濃度 上昇’概略疋維持所需雜質濃度剖面來叠層。尤其需要強 調的是’非摻雜層的雜質濃度係抑制在約5xl〇16at〇nis · 的低値。亦即，圖4所示的資料雖係檢測出非摻雜層之雜質 濃度爲1017at〇ms · cm·3 Order，不過這是因SIMS測試靈敏度 义限制所產生的誤差。藉由採用PL法，則可以確認交互疊 層本發明之d摻雜層與非摻雜層所獲得之活性區域中之非 -35- 冬、氏張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注音？事項再填寫本頁) ▼裝--------訂---- S! 經濟部智慧財產局員工消費合作社印製 473843 經濟部智慧財產局員工消費合作社印製 A7 B7 -----
OO 五、發明說明（） 掺雜層的雜質濃度約爲5 X 1016atoms · cm·3的低濃度。 圖15(a)、（b)爲依序顯示6H-SiC層之電子移動性與溫度之 關係，及電子濃度與溫度之關係的資料。圖15(a)、（b)中兮 記Ο符號的資料係疊層厚度爲10 nm之d摻雜層（掺雜物爲氣 氣）與厚度爲50 nm之非捧雜層之6H-SiC層（抽樣A)的資料。 _符號的資料爲6H-SiC之低濃度均勻摻雜層（丨8 X 1〇1、瓜.3) 的貝料’ ▲資料爲6H-SiC之高濃度均勻接雜層（i 3 X ；j〇i8cn^3) 的資料。如圖15(a)、（b)所示，於6H-SiC之低濃度均勻摻雜 層（1·8 X 1016cm·3)中，由於雜質濃度低，載體移動時，載體 受到雜質的散亂小’因而電子移動性大。反之，於 之南濃度均勻摻雜層（1.3xl018cnr3)中，由於雜質濃度高， 載體移動時，載體受到雜質的散亂大，因而電子移動性小 。亦即，載體濃度與載體的移動特性，彼此是處於彼消我 長的關係。反之，抽樣A之活性區域中之^摻雜層中的電子 濃度與高濃度均勻摻雜層同樣高，且電子移動性也高。亦 即，本發明之活性區域可以同時兼顧高電子濃度及高電子 考夕動性，形成適於二極體及電晶體之電子移動區域的構造 再者，縱使載體爲霍爾時，由於理論上與載體爲電子並 無不同，因此，同理可以提高p型之^層中的霍爾濃度，並 達到南的霍爾移動性。 圖16顯示具有疊層上述厚度爲1〇 摻雜層與厚度爲 5〇 nm之非摻雜層之活性區域的抽樣A，與具有疊層上述厚 度爲20 nm之β摻雜層與厚度爲1〇〇 nm之非摻雜層之活性區 戈的抽樣B中电予移動性與溫度之關係的資料。該電子移動 -36 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公餐) ----- ^ 裝-------訂--- C請先閱讀背面之>i意事項再填寫本頁} 經濟部智慧財產局員工消費合作社印制衣 473843 A7 --------- B7 —__ 五、發明說明（34 ) 性的資料係在溫度爲77〜300 K的範圍内測得。如上所述， 抽樣A與B中之d摻雜層與非摻雜層之厚度比均爲1 ·· 5，儘
皆使抽樣A、B的平均雜質濃度相同，如該圖所示，抽樣A 中的電子移動性比抽樣B中的電子移動性大。尤其是在低溫 區域，雖然抽樣B之電子移動性隨溫度降低，受到離子化雜 質的散亂減低，但是抽樣A中，縱使溫度降低，仍能維持高 的電子移動性。 圖17(a)、（b)爲模擬具有厚度爲1〇 nmi d摻雜層之抽樣a 中傳導帶端的頻帶構造結果，及模擬載體濃度分佈的結果
。圖18(a)、（b)爲模擬具有厚度爲2〇 nm之j摻雜層之抽樣B 中傳導帶端的頻帶構造結果，及模擬載體濃度分佈的結果 。如圖17(a)及圖18(a)所示，在與d掺雜層垂直的剖面上， 電子被關入以正向充電之施體（Donor)層夾住之V型庫倫電 位（里子井）内，在該井内形成量子狀態。電子的有效質量爲 1·1，6H-SiC層的電容率爲9.66。用於非掺雜層之6H-SiC層 之同不載骨豆k度爲5 X 1 〇15cm·3，η型J捧雜層的載體濃度爲 1 X l〇18cm*3 〇 如圖17(b)所示，厚度爲10 nn^々d摻雜層（抽樣A)中，二 維電子擴散分佈至以兩個d摻雜層所夾住的非摻雜層上， 電子濃度超過2xl016cm·3的區域爲自界面起25 範圍。 亦即，與圖5(a)中以模型描述的載體分佈狀態一致，載體自 β摻雜層浸出至非摻雜層。 另外，如圖18(b)所示，在厚度爲2〇 d摻雜層（抽樣 B)中，以電子波動函數來限定之載體存在概率高的區域與 •37- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） ---!----------裝--------訂--------- (請先閱讀背面之注咅？事項再填寫本頁) 473843 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（） 具有離子化散亂中心的d摻雜層緊密重疊，電子濃度超過2 Xl016cnr3的區域爲自界面起U nm的範圍。亦即，載體自 d掺雜層浸出至非掺雜層較少。 弟2種實驗例 第2種實驗例係説明將具有顯示第一種實驗例所示之高電 子移動性之β摻雜層的活性區域作爲MESFET的通道區域。 圖19爲本實驗例中之MESFET構造模型剖面圖。如該圖所 示，本實驗例使用之MESFET具備：6H-SiC基板（主面爲 (〇〇〇1)面底層非摻雜SlC層，其厚度約爲3//m，係磊晶生 長在6H-SiC基板上；活性區域，其係疊層各5層$掺雜層 •(雜質之氮氣濃度約1 X l〇18at〇ms · cm-3)，其厚度約10㈣係 磊晶生長在底層非摻雜層上，與厚度爲5〇 nm之非掺雜層； Νι閘極’其係设置在活性區域的中央部上；兩個n+sic層（源 極汲極區域）’其係設置在活性區域的兩端，並夾住Ni閘 極；及沁源極與Nl汲極，其係形成在各n+SiC層上。活性區 域的最上邵爲非掺雜層，最上層的非摻雜層與Ni閘極做肖 特基接觸。另外，n+Sic層與Ni源極及犯没極則做歐姆接觸 。沁閘極的閘|約爲2 # m，_極至川没極間的距離約爲5 V m ’閘寬約爲5 /』m。 在MESFET的作成步驟中，n+Sic層與川源極及犯没極的 歐姆接觸狀態係藉由形成沁電極後，在刪。。下實施5分鐘 的回火來形成。以傳送線法…⑽现丨以⑽line meth()d，TLM 法）測試之歐姆接觸的電阻値約爲i χ i 〇·5 ω⑽。⑽ 構k係藉由使用CF4、ο:之電漿反應離子蝕刻（RIE)sn+sic -38- 本紙張尺度適用中國國家標準（〇^7^格（21〇 χ 29?^- (請先閱讀背面之注意事項再填寫本頁) - ·ϋ ϋ n I ϋ n Mm— 一eJs ϋ ϋ i^i 線,· 經濟部智慧財產局員工消費合作社印製 473843 A7 Γ-----------Β7 五、發明說明（） 層上緣製圖案來形成。此時，Cf4的流量爲15 sccm㈣·〇15 i㈣ ,〇2的流量爲15 sccm (与〇〇15 1/min)，壓力爲5〇 m T〇rr (6.67Pa)。蝕刻率，如藉由輸入約8〇 w高頻以縮小至 15 nm/min，可以減低因離子撞擊造成層表面的損傷。 圖20爲以本實驗例作成之以^^叩丁的卜乂特性。該圖中的 k軸表π汲極-源極間的電壓，縱軸表示汲極_源極間的電流 ，並以閘極·源極間電壓Vgs作爲參數。閘極·源極間電壓爲 〇 V，且汲極_源極間電壓爲1〇〇 γ時，附近的相互電導爲 15 mS/mm (S^l/Ω)，汲流密度爲96 mA/mm。具有6摻雜通 道層之FET的閘長若爲0 5 # m時，附近的相互電導理想値爲 6〇 mS/mm。亦即，具備本實驗例之d摻雜通道層之的 通這移動性比一般之6H-SiC系MESFET的通道移動性爲大。 因而，MESFET的電力p可以下列公式來表示： P= Vdsmax · Idsmax 證明本實驗例的MESFET適用於能量裝置。 此外，圖20中的閘極.源極間電壓爲—12 v時，可知汲杨_ 源極間擊穿電壓至少在150 v以上。圖2〇中未顯示之閘極_ 源極間電壓爲-12 V時之汲極-源極間擊穿電壓約爲2〇〇 γ 。亦即，本實驗例之MESFET的耐壓値約爲150〜2〇〇v。 圖21顯示本實驗例之mesfet之反向閘流與反向閘極-源 極間電壓之關係的資料。如該圖所示，定義爲反向平均閘 流爲1 mA/mm時之閘極·源極間反向電壓的閘極擊穿電壓約 爲140 V。而肖特基阻擋層的高度爲丨2 ，n値爲丨」。以 上的結果顯示具有本實施形態之d摻雜通道層的M£sfet， -39- 本紙張尺度適用中關家標準（CNS)A4規格（21G X 297公爱) '~^ ---- (請先閱讀背面之注意事項再填寫本頁) 裝·丨丨丨丨丨丨丨訂· ϋ 1 ϋ n I I I I . 473843 Α7 Β7 37 五、發明說明（） 同時具有高擊穿電壓及高相互電導。 综合以上各實驗例及其他模擬資料等，可知高濃度摻雜 層（d摻雜層）的厚度，在使用SiC層時宜爲單層（約10 A)以 上，20 nm以下。此外，低濃度摻雜層（包含非摻雜層）的厚 度宜約爲10 nm以上，100 nm以下。這些高濃度摻雜層與低 濃度摻雜層的厚度可以因應利用其所形成之主動元件（二極 體、電晶體等）的種類與目的來適切選擇。 此外，SiC層以外之半導體層，如GaAs層、AlGaAs層、 GaN層、AlGaN層、SiGe層、SiGeC層等，其高濃度摻雜層 (J摻雜層）的厚度可以因應其材料來規定適切的厚度。如使 用GaAs層時，可以設置單層之d摻雜層。通常只要可以適 切維持載體的供應能力，爲求以相同的厚度來提高耐壓値 ，高濃度掺雜層（β掺雜層）的厚度宜較薄。 應用在產業上的可行性 本發明之半導體裝置，係使用在搭載於電子機器上之肖 特基二極體、MESFET、MOSFET、IGBT及DMOS等的裝置 上，尤其是使用在處理高頻信號之裝置及能量裝置上。 !1--------·袭--------II---------·· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. ^843
    種半導體裝置，在基板上設有具備部分主動元件功能 的活性區域， 其特徵爲：上述活性領域係由下列所疊層而成，至少 -個第-半導體層，其係設置在上述基板上，具備載體 移動區域的功能；及 至少-個第二半導體層，其係包含濃度高於上述第一 半導體層的載體用雜質，膜厚比上述第一半導體層薄， 且可以量子效應浸出載體至上述第一半導體層。 2·如申請專利範圍第1項之半導體裝置， 田其中上述第一及第二半導體層係各設置數個，且交互 S層。 如申请專利範圍第1項之半導體裝置， ^中上述第一半導體層中的載體用雜質濃度爲lx l〇17atoms · cm’3以下， 上述第二半導體層中的載體用雜質濃度爲1017atoms · cm·3 以上。 •如申請專利範圍第1至3項中任一項之半導體裝置， 其中上述基板及活性區域係以sic、GaN及GaAs中任何 一種材料所構成。 5.如申請專利範圍第1至3項中任一項之半導體裝置， 其中上述活性區域中的第一及第二半導體層，彼此以 共同的材料所構成。 6·如申請專利範圍第1至3項中任一項之半導體裝置， 其中上述第二半導體層爲SiC層， (請先閱讀背面之注意事項再填寫本頁) 訂---------線·· 經濟部智慧財產局員Η消費合作f£印製
    A8B8C8D8 7 nm以下 47吻3 _ ^、申請專利範圍 上迷弟二半導體層的厚度爲單層以上 ___________ 如申請專利範圍第丨至3項中任_項之半導體裝'置 其中上述第一半導體層爲Sic層， 上述第一半導體層的厚度約爲10 nm以上，100 nm以 下。 8.如申請專利範圍第1至3項中任一項之半導體裝置， 其中上述基板爲包含高濃度雜質的半導體層， 上述活性區域的最上部以上述第—半導體層構成， 尚具備肖特基電極，其係與上述活性區域最上部之第 一半導體層的上面一部分做肖特基接觸；及 歐姆電極，其係與上述基板的一部分做歐姆接觸。 •如申請專利範圍第！至3項中任一項之半導體裝置， 尚具備肖特基電極，其係與上述活性區域之第一半事 體層及第二半導體層的各第一侧面做肖特基接觸；及t 電極，其係連接與上述活性區域之第一半導體層及 二半導體層之各第一側面隔開一定間隔的各第二側面。 10.如申請專利範圍第9項之半導體裝置， 尚具備導出用掺雜層，其係在與上述活性區域 半導體層及第二半導體層之上述各第一側面隔開— 隔的區域内導入高濃度雜質來形成； 上述電極係與上述導出用摻雜層做歐姆接觸。 η·如申請專利範圍第丨至3項中任一項之半導體裝置， :中上述活性區域的最上部係以上述二半導 構成， 本紙張尺度適用中國國家標準（CNS)A4規格⑽χ挪公『 ---·----—tr---------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -42- 03843
    申請專利範圍 一尚具備肖特基閘極，其係與上述活性區域最上部之第 一半導體層上面的一部分做肖特基接觸；其 一源極與汲極，其係設置在上述活性區域上，隔著上述 肖特基閘極，並連接上述活性區域。 12·如申請專利範圍第U項之半導體裝置， 尚具備兩個第三半導體層，其係設置在上述活性區域 上’隔著上述肖特基閘極，並包含高濃度雜質； 上述源極及汲極與上述第三半導體層做歐姆接觸。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 •43- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW089124535A 2000-03-03 2000-11-20 Semiconductor device TW473843B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000058964 2000-03-03

Publications (1)

Publication Number Publication Date
TW473843B true TW473843B (en) 2002-01-21

Family

ID=18579479

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089124535A TW473843B (en) 2000-03-03 2000-11-20 Semiconductor device

Country Status (10)

Country Link
US (2) US6690035B1 (zh)
EP (1) EP1189287B1 (zh)
JP (1) JP3527496B2 (zh)
KR (1) KR100655022B1 (zh)
CN (1) CN1181561C (zh)
AT (1) ATE355615T1 (zh)
AU (1) AU1416601A (zh)
DE (1) DE60033656T2 (zh)
TW (1) TW473843B (zh)
WO (1) WO2001067521A1 (zh)

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW473843B (en) 2000-03-03 2002-01-21 Matsushita Electric Ind Co Ltd Semiconductor device
US6686616B1 (en) 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
US6852602B2 (en) * 2001-01-31 2005-02-08 Matsushita Electric Industrial Co., Ltd. Semiconductor crystal film and method for preparation thereof
JP2002252233A (ja) * 2001-02-22 2002-09-06 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6906350B2 (en) * 2001-10-24 2005-06-14 Cree, Inc. Delta doped silicon carbide metal-semiconductor field effect transistors having a gate disposed in a double recess structure
EP1306890A2 (en) 2001-10-25 2003-05-02 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate and device comprising SiC and method for fabricating the same
JP2003234301A (ja) * 2001-10-25 2003-08-22 Matsushita Electric Ind Co Ltd 半導体基板、半導体素子及びその製造方法
US6897495B2 (en) * 2001-10-31 2005-05-24 The Furukawa Electric Co., Ltd Field effect transistor and manufacturing method therefor
WO2003050849A2 (en) * 2001-12-06 2003-06-19 Hrl Laboratories, Llc High power-low noise microwave gan heterojunction field effet transistor
US7919791B2 (en) 2002-03-25 2011-04-05 Cree, Inc. Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same
AU2003228736A1 (en) 2002-04-30 2003-11-17 Advanced Technology Materials, Inc. High voltage switching devices and process for forming same
DE10250889B4 (de) * 2002-10-31 2006-12-07 Advanced Micro Devices, Inc., Sunnyvale Verbesserte SiC-Barrierenschicht für eine Kupfermetallisierungsschicht mit einem Dielektrikum mit kleinem ε und Verfahren zur Herstellung derselben
US6956239B2 (en) 2002-11-26 2005-10-18 Cree, Inc. Transistors having buried p-type layers beneath the source region
JP4469139B2 (ja) * 2003-04-28 2010-05-26 シャープ株式会社 化合物半導体ｆｅｔ
US7253015B2 (en) * 2004-02-17 2007-08-07 Velox Semiconductor Corporation Low doped layer for nitride-based semiconductor device
DE102005013894B4 (de) * 2004-06-30 2010-06-17 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung erzeugender Halbleiterchip und Verfahren zu dessen Herstellung
US7265399B2 (en) 2004-10-29 2007-09-04 Cree, Inc. Asymetric layout structures for transistors and methods of fabricating the same
US7348612B2 (en) 2004-10-29 2008-03-25 Cree, Inc. Metal-semiconductor field effect transistors (MESFETs) having drains coupled to the substrate and methods of fabricating the same
JP4594760B2 (ja) * 2005-02-09 2010-12-08 株式会社東芝 個体認証装置
US8203185B2 (en) 2005-06-21 2012-06-19 Cree, Inc. Semiconductor devices having varying electrode widths to provide non-uniform gate pitches and related methods
DE102005046706B4 (de) 2005-09-29 2007-07-05 Siced Electronics Development Gmbh & Co. Kg JBS-SiC-Halbleiterbauelement
US7402844B2 (en) 2005-11-29 2008-07-22 Cree, Inc. Metal semiconductor field effect transistors (MESFETS) having channels of varying thicknesses and related methods
JP2007208036A (ja) * 2006-02-02 2007-08-16 Sanken Electric Co Ltd 半導体素子
JP2007305609A (ja) * 2006-04-10 2007-11-22 Matsushita Electric Ind Co Ltd 半導体装置
US7655542B2 (en) * 2006-06-23 2010-02-02 Applied Materials, Inc. Methods and apparatus for depositing a microcrystalline silicon film for photovoltaic device
US7989843B2 (en) * 2006-08-25 2011-08-02 National Institute For Materials Science Semiconductor and method for producing the same
US7646043B2 (en) 2006-09-28 2010-01-12 Cree, Inc. Transistors having buried p-type layers coupled to the gate
JP5022683B2 (ja) * 2006-11-30 2012-09-12 株式会社東芝 半導体装置の製造方法
US20080138955A1 (en) * 2006-12-12 2008-06-12 Zhiyuan Ye Formation of epitaxial layer containing silicon
US8203071B2 (en) * 2007-01-18 2012-06-19 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
US7582515B2 (en) * 2007-01-18 2009-09-01 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
US20080223440A1 (en) * 2007-01-18 2008-09-18 Shuran Sheng Multi-junction solar cells and methods and apparatuses for forming the same
US20080173350A1 (en) * 2007-01-18 2008-07-24 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
US20080245414A1 (en) * 2007-04-09 2008-10-09 Shuran Sheng Methods for forming a photovoltaic device with low contact resistance
US7875486B2 (en) * 2007-07-10 2011-01-25 Applied Materials, Inc. Solar cells and methods and apparatuses for forming the same including I-layer and N-layer chamber cleaning
US20110001142A1 (en) * 2007-07-17 2011-01-06 Sumitomo Eleclectric Industries, Ltd. Method for manufacturing electronic device, method for manufacturing epitaxial substrate, iii nitride semiconductor element and gallium nitride epitaxial substrate
JP2009088223A (ja) * 2007-09-28 2009-04-23 Hitachi Cable Ltd 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
WO2009050871A1 (ja) * 2007-10-15 2009-04-23 Panasonic Corporation 半導体装置およびその製造方法
US20090104733A1 (en) * 2007-10-22 2009-04-23 Yong Kee Chae Microcrystalline silicon deposition for thin film solar applications
JP2011503848A (ja) * 2007-11-02 2011-01-27 アプライド マテリアルズ インコーポレイテッド 堆積プロセス間のプラズマ処置
WO2009059240A1 (en) * 2007-11-02 2009-05-07 Applied Materials, Inc. Intrinsic amorphous silicon layer
US7833885B2 (en) 2008-02-11 2010-11-16 Applied Materials, Inc. Microcrystalline silicon thin film transistor
US8076222B2 (en) * 2008-02-11 2011-12-13 Applied Materials, Inc. Microcrystalline silicon thin film transistor
US8497527B2 (en) * 2008-03-12 2013-07-30 Sensor Electronic Technology, Inc. Device having active region with lower electron concentration
FR2934716B1 (fr) * 2008-07-31 2010-09-10 Commissariat Energie Atomique Diode electroluminescente en materiau semiconducteur et son procede de fabrication
JP5506258B2 (ja) * 2008-08-06 2014-05-28 キヤノン株式会社 整流素子
US8895842B2 (en) * 2008-08-29 2014-11-25 Applied Materials, Inc. High quality TCO-silicon interface contact structure for high efficiency thin film silicon solar cells
US20100059110A1 (en) * 2008-09-11 2010-03-11 Applied Materials, Inc. Microcrystalline silicon alloys for thin film and wafer based solar applications
DE102008042035A1 (de) * 2008-09-12 2010-03-18 Robert Bosch Gmbh Halbleiteranordnung sowie Verfahren zum Herstellen einer Halbleiteranordnung
US20110114177A1 (en) * 2009-07-23 2011-05-19 Applied Materials, Inc. Mixed silicon phase film for high efficiency thin film silicon solar cells
WO2011046664A2 (en) * 2009-10-15 2011-04-21 Applied Materials, Inc. A barrier layer disposed between a substrate and a transparent conductive oxide layer for thin film silicon solar cells
CN102576723B (zh) 2009-10-23 2014-09-24 松下电器产业株式会社 半导体装置及其制造方法
US20110126875A1 (en) * 2009-12-01 2011-06-02 Hien-Minh Huu Le Conductive contact layer formed on a transparent conductive layer by a reactive sputter deposition
US20110232753A1 (en) * 2010-03-23 2011-09-29 Applied Materials, Inc. Methods of forming a thin-film solar energy device
JP5370279B2 (ja) * 2010-06-11 2013-12-18 豊田合成株式会社 ｎ型ＩＩＩ族窒化物半導体の製造方法
WO2011160004A1 (en) * 2010-06-18 2011-12-22 Cambridge Nanotech Inc. Method and apparatus for precursor delivery
US8653535B2 (en) 2010-09-06 2014-02-18 Panasonic Corporation Silicon carbide semiconductor device having a contact region that includes a first region and a second region, and process for production thereof
JP5075959B2 (ja) * 2010-09-14 2012-11-21 株式会社東芝 抵抗変化メモリ
KR20120032258A (ko) * 2010-09-28 2012-04-05 삼성엘이디 주식회사 질화갈륨계 반도체소자 및 그 제조방법
US8318550B2 (en) * 2011-04-08 2012-11-27 Micron Technology, Inc. Multilayer select devices and methods related thereto
CN103608925B (zh) 2011-07-13 2017-06-13 应用材料公司 制造薄膜晶体管器件的方法
US8866147B2 (en) 2011-12-22 2014-10-21 Avogy, Inc. Method and system for a GaN self-aligned vertical MESFET
WO2013052298A1 (en) 2011-10-07 2013-04-11 Applied Materials, Inc. Methods for depositing a silicon containing layer with argon gas dilution
WO2014031119A1 (en) 2012-08-23 2014-02-27 National University Corporation Tokyo University Of Agriculture And Technology Highly transparent aluminum nitride single crystalline layers and devices made therefrom
JP5577478B1 (ja) 2012-10-30 2014-08-20 パナソニック株式会社 半導体装置
US9293627B1 (en) * 2012-12-03 2016-03-22 Sandia Corporation Sub-wavelength antenna enhanced bilayer graphene tunable photodetector
WO2014120637A1 (en) 2013-01-29 2014-08-07 Hexatech, Inc. Optoelectronic devices incorporating single crystalline aluminum nitride substrate
WO2014159954A1 (en) * 2013-03-14 2014-10-02 Hexatech, Inc. Power semiconductor devices incorporating single crystalline aluminum nitride substrate
US9530708B1 (en) 2013-05-31 2016-12-27 Hrl Laboratories, Llc Flexible electronic circuit and method for manufacturing same
US8975641B1 (en) * 2013-08-26 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having an ohmic contact by gradient layer and method of making the same
US9865714B2 (en) * 2016-04-06 2018-01-09 International Business Machines Corporation III-V lateral bipolar junction transistor
JP6840030B2 (ja) 2017-05-19 2021-03-10 Ntn株式会社 三相交流用絶縁型スイッチング電源
JP6817894B2 (ja) 2017-05-19 2021-01-20 Ntn株式会社 三相交流用絶縁型スイッチング電源
JP6800098B2 (ja) 2017-06-23 2020-12-16 Ntn株式会社 三相交流用絶縁型スイッチング電源
EP3664150A1 (en) * 2018-12-06 2020-06-10 Infineon Technologies Austria AG Superjunction transistor device
US11670637B2 (en) * 2019-02-19 2023-06-06 Intel Corporation Logic circuit with indium nitride quantum well
CN112398003B (zh) * 2019-08-19 2023-01-06 朗美通日本株式会社 调制掺杂半导体激光器及其制造方法
CN112713199B (zh) * 2019-10-25 2022-10-11 株洲中车时代电气股份有限公司 碳化硅肖特基二极管及其制备方法
CN112750896B (zh) * 2019-10-31 2022-08-16 株洲中车时代电气股份有限公司 碳化硅肖特基二极管及其制备方法
JP7187620B1 (ja) * 2021-07-13 2022-12-12 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びＳｉＣエピタキシャルウェハの製造方法
WO2023162521A1 (ja) * 2022-02-22 2023-08-31 ローム株式会社 窒化物半導体装置およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2077474B1 (zh) * 1969-12-24 1973-10-19 Labo Electronique Physique
JPS54132173A (en) * 1978-04-05 1979-10-13 Fuji Electric Co Ltd Schottky barrier diode
US4882609A (en) 1984-11-19 1989-11-21 Max-Planck Gesellschaft Zur Forderung Der Wissenschafter E.V. Semiconductor devices with at least one monoatomic layer of doping atoms
JP2586053B2 (ja) 1987-09-25 1997-02-26 日本電気株式会社 電界効果トランジスタ
JPH0513446A (ja) 1991-07-08 1993-01-22 Nippondenso Co Ltd 化合物半導体装置
US5488237A (en) * 1992-02-14 1996-01-30 Sumitomo Electric Industries, Ltd. Semiconductor device with delta-doped layer in channel region
CA2113336C (en) 1993-01-25 2001-10-23 David J. Larkin Compound semi-conductors and controlled doping thereof
JPH06310536A (ja) 1993-02-22 1994-11-04 Sumitomo Electric Ind Ltd 電界効果トランジスタおよびその製造方法
US5493136A (en) * 1993-02-22 1996-02-20 Sumitomo Electric Industries, Ltd. Field effect transistor and method of manufacturing the same
JPH06349860A (ja) 1993-06-08 1994-12-22 Hitachi Ltd 半導体装置
US6388272B1 (en) * 1996-03-07 2002-05-14 Caldus Semiconductor, Inc. W/WC/TAC ohmic and rectifying contacts on SiC
JP3154939B2 (ja) 1996-04-24 2001-04-09 松下電子工業株式会社 電界効果型トランジスタ
JP3442668B2 (ja) * 1998-10-23 2003-09-02 カナレ電気株式会社 量子波干渉層を有した電界効果トランジスタ
TW473843B (en) 2000-03-03 2002-01-21 Matsushita Electric Ind Co Ltd Semiconductor device
ATE341836T1 (de) 2000-05-31 2006-10-15 Matsushita Electric Ind Co Ltd Misfet

Also Published As

Publication number Publication date
CN1181561C (zh) 2004-12-22
JP3527496B2 (ja) 2004-05-17
WO2001067521A1 (fr) 2001-09-13
EP1189287B1 (en) 2007-02-28
DE60033656T2 (de) 2007-06-21
ATE355615T1 (de) 2006-03-15
EP1189287A1 (en) 2002-03-20
US6989553B2 (en) 2006-01-24
US6690035B1 (en) 2004-02-10
US20040217375A1 (en) 2004-11-04
DE60033656D1 (de) 2007-04-12
CN1349663A (zh) 2002-05-15
EP1189287A4 (en) 2003-05-21
AU1416601A (en) 2001-09-17
KR100655022B1 (ko) 2006-12-07
KR20020010632A (ko) 2002-02-04

Similar Documents

Publication Publication Date Title
TW473843B (en) Semiconductor device
KR100708028B1 (ko) 엠아이에스에프이티
Otake et al. Vertical GaN-based trench gate metal oxide semiconductor field-effect transistors on GaN bulk substrates
US8193562B2 (en) Enhancement mode gallium nitride power devices
CN104871319B (zh) 半导体结构以及凹槽形成蚀刻技术
US9362389B2 (en) Polarization induced doped transistor
US9455342B2 (en) Electric field management for a group III-nitride semiconductor device
EP1315212A1 (en) Semiconductor device and its manufacturing method
JP2007335677A (ja) Ｉｉｉ族窒化物半導体を用いたノーマリオフ型電界効果トランジスタ及びその製造方法
TW201036156A (en) Semiconductor device and method for manufacturing the same
CN107393890A (zh) 一种石墨烯掩埋散热层和纵向沟道GaN MISFET元胞结构及制备方法
Hahn et al. Charge balancing in GaN-based 2-D electron gas devices employing an additional 2-D hole gas and its influence on dynamic behaviour of GaN-based heterostructure field effect transistors
CN106920833A (zh) 半导体器件及其制造方法
Kurt et al. Investigation of a hybrid approach for normally-off GaN HEMTs using fluorine treatment and recess etch techniques
Liu et al. GaN-on-Si quasi-vertical pn diode with junction termination extension based on hydrogen plasma treatment and diffusion
Nakano et al. 4H-SiC trench metal oxide semiconductor field effect transistors with low on-resistance
Biswas et al. Epitaxial regrowth and characterizations of vertical GaN transistors on silicon
US20240030356A1 (en) Super-heterojunction schottky diode
Pernot et al. Recent progress of diamond device toward power application
Tanaka et al. Development of p-type Ion Implantation Technique for Realization of GaN Vertical MOSFETs
CN115763524A (zh) 垂直增强型β-Ga2O3 UMOSFET器件及其制备方法
CN115346873A (zh) 碳化硅异构结常闭型高电子迁移率晶体管及其制备方法
Wang et al. AlGaN/GaN MIS-HEMT with ultrathin barrier using PECVD SiN as passivation and gate-insulating layer
Tadjer Nanocrystalline diamond thin film integration in aluminum gallium nitride/gallium nitride high electron mobility transistors and 4H-silicon carbide heterojunction diodes

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees