CN115346873A - 碳化硅异构结常闭型高电子迁移率晶体管及其制备方法 - Google Patents

碳化硅异构结常闭型高电子迁移率晶体管及其制备方法 Download PDF

Info

Publication number
CN115346873A
CN115346873A CN202211080038.5A CN202211080038A CN115346873A CN 115346873 A CN115346873 A CN 115346873A CN 202211080038 A CN202211080038 A CN 202211080038A CN 115346873 A CN115346873 A CN 115346873A
Authority
CN
China
Prior art keywords
sic
layer
growing
hemt
normally
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211080038.5A
Other languages
English (en)
Inventor
韦文生
戴森荣
丁靖扬
汪子盛
杨晨飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wenzhou University
Original Assignee
Wenzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wenzhou University filed Critical Wenzhou University
Priority to CN202211080038.5A priority Critical patent/CN115346873A/zh
Priority to PCT/CN2022/119679 priority patent/WO2024050867A1/zh
Publication of CN115346873A publication Critical patent/CN115346873A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种碳化硅(SiC)异构结常闭型高电子迁移率晶体管的制备方法，包括选择一非故意掺杂n型4H‑SiC晶片为衬底；在衬底的表面同构外延生长4H‑SiC过渡层，并在4H‑SiC过渡层的上表面外延生长出C面；在4H‑SiC过渡层的C面生长非故意掺杂的3C‑SiC势阱层；在3C‑SiC势阱层上表面生长n型掺杂的4H‑SiC势垒层，并在4H‑SiC势垒层的上表面外延生长出Si面；在4H‑SiC势垒层的Si面生长非故意掺杂的3C‑SiC帽层；制作电极和保护膜，得到3C‑SiC/4H‑SiC异构结常闭型单沟道高电子迁移率晶体管。实施本发明，因制备过程中SiC异构结界面两侧的元素相同，无扩散污染，降低了工艺复杂性；所得SiC异构结常闭型高电子迁移率晶体管的阈值电压低，比导通电阻很小，击穿电压高，功率品质因数大，使用可靠性高。

Description

碳化硅异构结常闭型高电子迁移率晶体管及其制备方法
技术领域
本发明涉及功率半导体技术领域，尤其涉及一种碳化硅(SiC)异构结常闭(normally-off)型高电子迁移率晶体管(HEMT)及其制备方法。
背景技术
III-V族化合物直接带隙半导体异质结HEMT已经取得巨大的研究、应用成就。制备了(p)AlGaN/(i)GaN异质结常闭型横向场效应管并研究了它的工作原理[Y.Uemoto,M.Hikita,H.Ueno,et al.,IEEE Transactions on Electron Devices,Vol.54,No.12(2007):3393-3399.]。这种HFET利用AlGaN/GaN异质结的自发、压电极化效应形成二维电子气(2DEG)沟道，在AlGaN/GaN异质结的AlGaN一侧生长(p)GaN层再蒸镀栅(G)极，因为(p)GaN层的多数载流子为空穴，可以提升栅(G)极下方沟道的导带势垒高度。当栅(G)极电压Vg＝0时，(p)GaN层之下沟道中的2DEG被完全耗尽，器件处于常闭状态。当Vg正向升高并超过(p)GaN/(p)AlGaN异质结的内建势(Vbi)时，空穴从栅(G)极通过(p)GaN层注入沟道；反之，电子从沟道通过(p)GaN层注入栅(G)极被(p)GaN/(p)AlGaN异质结势垒抑制。由于电中性的要求，空穴从栅(G)极通过(p)GaN层注入沟道，由于空穴迁移率低，空穴将与部分沟道电子复合出现电导调制效应；同时，在源(S)极积累的等量电子被正向电压偏置的漏(D)极吸引以高迁移率通过2DEG沟道，形成漏(D)极电流Id，器件才能正常工作。器件在栅(G)极下嵌入P型GaN层并向沟道注入空穴，引起沟道的电导调制效应，导致Id显著增大，而Ig很小。而且，栅(G)极之下嵌入的(p)GaN与(p)AlGaN晶格失配可控，栅(G)极缺陷对AlGaN/GaN异质结沟道2DEG输运影响微弱，此HFET的电流崩塌可以忽略。
已经报道了金属-AlGaN/GaN异质结二维电子气肖特基结隧穿常闭型横向场效应管并解释了它的工作原理[H.Chen,L.Yuan,K.J.Chen,Phys.Status Solidi C,Vol.9,No.3-4(2012):871-874.]。这种TJ-FET利用AlGaN/GaN异质结的自发、压电极化效应形成2DEG沟道，在此沟道的一端蒸镀合金(如TiAu)薄膜形成肖特基结，并在合金薄膜上形成欧姆连接电极为源极S；在AlGaN层上沉积氧化物(如Al2O3)绝缘层，再制备合金(如NiAu)栅极，此栅极G交叠覆盖下方的肖特基结，避免在栅极G与肖特基结之间形成横向间隙而导致栅极G电压无法控制肖特基结的电荷输运；在异质结2DEG沟道的另一端蒸镀欧姆接触合金(如TiAlNiAu)薄膜形成漏极。当栅极G电压Vg＜0时，栅极G下方沟道的2DEG耗尽，沟道被夹断，此时的肖特基结势垒很高，横向厚度很大，电荷不能从源极S隧穿肖特基势垒到达漏极D，漏极D电流Id＝0。当Vg＝0时，栅极G下方的2DEG沟道导通，但此时的肖特基结势垒比较高，横向厚度比较大，电荷难以从源极S隧穿肖特基势垒到达漏极D，Id可以忽略。当Vg正向升高到一定程度，肖特基结势垒很低，横向厚度很小，电荷顺利从源极S隧穿肖特基势垒到达漏极D，Id很大。此TJ-FET由栅极G正向电压控制源极S电子隧穿肖特基势垒到达漏极D而形成Id，实现增强工作；因为Id由Vg控制源极S电子隧穿肖特基势垒到达漏极D而得，器件的比导通电阻Ron-sp很小；Vg≤0时Id＝0，因此TJ-FET的击穿电压VB明显高于传统HEMT的对应值。
迄今没有SiC异构结HEMT的报道。但是，SiC半导体具有化学性质稳定、带隙宽、热导率高、临界击穿电场强度高、载流子饱和漂移速度快、抗辐照、耐腐蚀等优点。SiC的晶体结构超过100种，如常见的立方碳化硅(3C-SiC)、六方碳化硅(4H-SiC、6H-SiC等)、……。3C-SiC晶胞的4个C-Si键完全等价，而4H-SiC、6H-SiC晶胞存在一个优先键(方向设为c轴)，与其它方向的键不等价，由此引起自发极化。另外，禁带宽度(Eg)不同、晶型不同、晶面原子不同的SiC组成的异构结(如3C/(4,6)H-SiC、(4,6)H/3C/(4,6)H-SiC等)可以控制载流子、光子的传输等。不同晶型SiC中a、b方向的晶格常数、热导率差异不大，形成异构结界面的压电极化效应微弱，明显不同于三族氮化物半导体异质结的情形；不同晶型SiC的化学组份相同(都是Si、C)，形成异构结时没有化学成份之间的相互扩散污染。因此，SiC异构结具有新奇的电学、光学、热学等特性，适应高频、高温、高压、大功率、低噪声、耐腐蚀的要求。所以，SiC异构结具有非常重要的研发价值，应用前景广阔，市场潜力巨大。
目前，已经开展了SiC异构结的生长理论、实验制备等方面的研究。生长SiC异构结主要技术有气相输运技术如分子束外延(MBE)、真空升华外延(SEV)、物理气相输运(PVT)、化学气相沉积(CVD)、气相-液相-固相生长(VLS)等。中国科技大学的徐彭寿课题组利用固源分子束外延(SSMBE)技术在1350K温度的衬底6H-SiC(0001)面上研制了6H/3C/6H-SiC多层结构[刘金锋，刘忠良，徐彭寿等，物理化学学报,Vol.24(2008):571-575.]，此异构结的生长分为三个阶段：(1)当Si束流稍过量时为二维台阶流动生长模式，外延薄膜维持衬底的晶型；(2)调低Si束流，薄膜转变为三维岛状生长；(3)增加Si束流恢复至初始的稍过量条件，薄膜生长恢复二维台阶流动生长模式。西安电子科技大学的张玉明课题组利用热壁化学气相沉积(HWCVD)技术和混合反应气(SiH4+C3H8+H2)在1770K温度的正轴4H-SiC(0001)Si面衬底上分步异质外延3C-SiC薄膜形成了3C/4H-SiC异构结[B.Xin,R.X.Jia,Y.M.Zhang,et al.,Applied Surface Science,Vol.357(2015):985-993.]。德国科技人员A.Fissel等利用SSMBE技术在(4,6)H-SiC衬底上研制了(4,6)H/3C/(4,6)H-SiC多层结构[A.Fissel,Physics Reports,Vol.379(2003):149-255.]，在1430K温度的正轴(on-axis)衬底(4,6)H-SiC(0001)上控制射流交替变换的C、Si源生长3C-SiC薄膜，(4,6)H/3C-SiC界面的孪晶界得到有效控制且改善了3C-SiC层的质量。俄罗斯科技人员A.A.Lebedev等利用真空升华外延(SEV)技术研制了3C/6H-SiC突变型异构结[A.A.Lebedev,et al.,Journal of CrystalGrowth,Vol.396(2014):100-103.]。在衬底6H-SiC(0001)Si面生长3C-SiC要求温度约2270K，生长速率超过0.7μm/分钟；在6H-SiC衬底C(000ī)面生长3C-SiC要求温度约2120～2170K，生长速率0.4～0.5μm/分钟；电致发光谱峰位2.9eV、2.3eV分别对应6H-SiC、3C-SiC的带隙。法国科技人员J.Lorenzzi等采用水冷式冷壁CVD系统和不同混合气(SiH4+C3H8+Ar2)配比在正轴及2°偏轴6H-SiC(0001)Si面衬底上制成了3C/6H-SiC异构结并研究了3C-SiC外延生长的气-液-固相(VLS)机制[J.Lorenzzi,et al.,Diamond&Related Materials,Vol.20(2011):808-813.]。
目前，又已经研究了SiC异构结新奇的电学、光学、热学等性质。国内复旦大学的谢希德等采用LMTO-ASA能带从头计算方法研究了(3C-SiC)3n/(2H-SiC)2n(n＝1,2,3)异构结超晶格的电子结构和能带结构[X.D.Xie,et al.,Physical Review B,Vol.54(1996):8789-8793.]，结果反映，3C/2H-SiC异构结能带为II型能带，导带带阶ΔEc＝1.48eV，价带带阶ΔEv＝0.13eV；带隙随着整体厚度增加而迅速减小，与2H-SiC自发极化引起的内部电场有关，但此电场对价带带阶ΔEc、ΔEv影响很小。俄罗斯科技人员S.Yu.Davydov等研究了自发极化效应对(4,6)H/3C/(4,6)H-SiC异构结量子阱能级的影响[S.Yu.Davydov,et al.,Physics of the Solid State,Vol.53(2011):872-877.；S.Yu.Davydov,et al.,Semiconductors,Vol.53(2019):699-702.]，通过设定边界条件自洽求解泊松方程和薛定谔方程，得到SiC异构结量子阱的能级表达式，模拟计算发现自发极化效应使得(4,6)H/3C/(4,6)H-SiC异构结中左侧界面量子阱更窄更深，右侧界面量子阱更宽更浅；电子将从3C-SiC区域的量子阱直接过渡至(4,6)H-SiC区域的价带，当3C-SiC层很薄时电子将从左侧导带量子阱间接过渡至右侧界面的价带。美国科技人员M.V.S.Chandrashekhar等利用冷壁CVD技术研制了4H(000ī)C面/3C-SiC异构结[M.V.S.Chandrashekhar,et al.,AppliedPhysics Letters,Vol.91(2007):033503-1-3.]，此异构结的界面量子阱中3C-SiC一侧分布着二维电子气(2DEG)，2DEG的最高迁移率为314cm2·V-1·s-1，面密度达到3×1013cm-2。此外，M.V.S.Chandrashekhar等还制备4H(000ī)Si面/3C-SiC异构结[M.V.S.Chandrashekhar,et al.,Applied Physics Letters,Vol.90(2007):173509-1-4.]，其中4H-SiC自发极化诱导3C-SiC一侧的正电荷成为界面二维空穴气(2DHG)，面密度达到9.7×1012cm-2，源自于自发极化诱导了大量的2DHG。美国科技人员S.Bai等人采用热壁CVD技术在1820K温度下制备了4H/3C/4H-SiC单量子阱[S.Bai,et al.,Applied PhysicsLetters,Vol.83(2003):3171-3173.]，2K温度下的低温PL谱显示，量子阱的光发射能比3C-SiC体材料的带隙低0.2eV，归因为4H-SiC自发极化诱导的电场引起量子限制Stark效应，导致量子阱光发射红移，据此可测算4H-SiC的自发极化强度。美国科技人员Jie Lu等利用冷壁CVD系统在衬底6H-SiC(0001)C面上沉积3C-SiC形成了6H(000ī)C面/3C-SiC异构结[J.Lu,et al.,Applied Physics Letters,Vol.94(2009):162115-1-3.]，分析发现6H-SiC(0001)面与3C-SiC(111)的晶格失配低于0.1％，热失配不足0.1％；在0～10T磁场、1.5～100K温度范围的磁输运测量结果表明，此异构结界面存在2DEG，迁移率为2000cm2·V-1·s-1，面密度为(2.7±0.2)×1012cm-2；磁场不变时纵向磁电阻Rxx随温度升高而下降；温度低于30K时Rxx随着磁场增强先下降再升高，高于30K时Rxx随着磁场增强而升高。
目前，又已经报道了一些SiC异构结器件及其性能。R.A.Minamisawa等采用HWCVD方法制备的3C/4H-SiC异构结肖特基势垒二极管(SBD)[R.A.Minamisawa,et al.,AppliedPhysics Letters,Vol.108(2016):143502-1-3.]，正向导通电压Von＝1.65V，漏电流符合场发射机制；此SBD的热稳定性比低压CVD、MBE制备的Si/SiC异质结SBD的更优。本发明设计人设计了太赫兹波段SiC异构结碰撞电离雪崩渡越时间(IMPATT)二极管[W.S.Wei,et al.,Superlattices and Microstructures,Vol.152(2021):106844-1-12.]，通过数值模拟分析了量子效应(隧穿、波姆势)修正前后SiC异构结势垒和材料特性对器件直流、大信号性能的影响，比较了不同异构结IMPATT二极管功率、效率和噪声等方面的差异。
基于上述现有研究及报道，考虑到3C/4H(6H)-SiC异构结界面a、b方向晶格基本匹配，压电极化效应忽略不计，此类异构结界面只需考虑六方SiC自发极化效应诱导的界面2DEG、2DHG，不考虑界面压电极化效应。因此，有必要研制此类异构结器件，可减少界面2DEG、2DHG的干扰因素，确保异构结界面两侧无扩散污染，降低工艺复杂性。因此，对比具有自发、压电极化的三族氮化物异质结的器件，SiC异构结器件更加简单、可靠。
发明内容
本发明实施例所要解决的技术问题在于，提供一种碳化硅(SiC)异构结常闭型高电子迁移率晶体管(HEMT)及其制备方法，因在制备过程中SiC异构结界面两侧的元素相同，界面两侧没有扩散污染，工艺简化，器件性能提高。
为了解决上述技术问题，本发明实施例提供了一种碳化硅(SiC)异构结常闭型高电子迁移率晶体管(HEMT)的制备方法，包括以下步骤：
S11、选择一非故意掺杂n型4H-SiC晶片为衬底；
S12、在所述衬底的上表面同构外延生长4H-SiC过渡层，并在所述4H-SiC过渡层的上表面外延生长出C面；
S13、在所述4H-SiC过渡层的C面生长非故意掺杂的3C-SiC势阱层；
S14、在所述3C-SiC势阱层的上表面生长n型掺杂的4H-SiC势垒层，并在所述4H-SiC势垒层的上表面外延生长出Si面；
S15、在所述4H-SiC势垒层的Si面生长非故意掺杂的3C-SiC帽层；
S16、制作电极和保护膜，得到3C-SiC/4H-SiC异构结常闭型单沟道高电子迁移率晶体管。
其中，所述步骤S11具体为：
以正轴或偏轴一定角度的非故意掺杂n型4H-SiC晶片为衬底，并在第一预定温度及预定压强下的热壁化学气相沉积(HWCVD)系统反应室内，用氢气(H2)刻蚀4H-SiC晶片衬底的生长面，以去除表面悬挂键、划痕和沾染污渍。
其中，所述步骤S12具体为：
基于所述第一预定温度及所述预定压强下的热壁化学气相沉积(HWCVD)系统反应室内，通过混合有硅烷(SiH4)、丙烷(C3H8)、氢气(H2)及掺杂气磷烷(PH3)的第一混合气体，在所述衬底刻蚀的生长面上同构外延生长出与所述衬底有相同晶型及晶面的4H-SiC过渡层，并在所述4H-SiC过渡层的上表面进行二维外延生长出C面；
待所述C面4H-SiC过渡层的厚度达到第一预设厚度时，关闭所述第一混合气体中的硅烷(SiH4)、丙烷(C3H8)及磷烷(PH3)，继续采用氢气(H2)刻蚀所述4H-SiC过渡层的表面。
其中，所述步骤S13具体为：
基于第二预定温度及所述预定压强下的热壁化学气相沉积(HWCVD)系统反应室内，通过混合有硅烷(SiH4)、丙烷(C3H8)及氢气(H2)的第二混合气体，在所述4H-SiC过渡层的C面进行三维岛状生长出非故意掺杂的3C-SiC势阱层；
待所述3C-SiC势阱层的厚度达到第二预设厚度时，关闭所述第二混合气体中的硅烷(SiH4)、丙烷(C3H8)，继续采用氢气(H2)刻蚀所述3C-SiC势阱层的表面；
其中，所述3C-SiC势阱层与C面4H-SiC过渡层形成SiC异构结界面，激发二维电子气(2DEG)。
其中，所述步骤S14具体为：
基于所述第一预定温度及所述预定压强下的热壁化学气相沉积(HWCVD)系统反应室内，通过所述第一混合气体，在所述3C-SiC势阱层的上表面进行二维台阶流动生长出n型掺杂的4H-SiC势垒层，并在所述4H-SiC势垒层的上表面外延生长出Si面；
待所述Si面4H-SiC势垒层的厚度达到第三预设厚度时，关闭所述第一混合气体中的硅烷(SiH4)、丙烷(C3H8)及磷烷(PH3)，继续采用氢气(H2)刻蚀所述4H-SiC势垒层的表面。
其中，所述步骤S15具体为：
基于所述第二预定温度及所述预定压强下的热壁化学气相沉积(HWCVD)系统反应室内，通过所述第二混合气体，在所述4H-SiC势垒层的Si面进行三维岛状生长出非故意掺杂的3C-SiC帽层；
待所述3C-SiC帽层的厚度达到第四预设厚度时，关闭所述第二混合气体中的硅烷(SiH4)、丙烷(C3H8)，继续采用氢气(H2)刻蚀所述3C-SiC帽层的表面；
其中，所述3C-SiC帽层与Si面4H-SiC势垒层形成SiC异构结界面，激发二维空穴气(2DHG)。
其中，所述步骤S16具体为：
采用电感耦合等离子体(ICP)刻蚀技术，分别在多层SiC异构结的两侧分别制作用于形成纵向导通沟道的栅极凹槽，以及用于实现漏极与二维电子气(2DEG)横向导电沟道之间欧姆接触的漏极凹槽；其中，所述多层SiC异构结是由所述4H-SiC过渡层与所述3C-SiC势阱层形成的SiC异构结，以及所述4H-SiC势垒层与所述3C-SiC帽层形成的SiC异构结组成；
利用离子注入工艺，在源极下方的所述3C-SiC帽层注入磷(P)离子形成用于调节HEMT的阈值电压(Vth)的N+型掺杂区，并在漏极左侧的多层异构结注入P离子形成用于欧姆链接2DEG横向导通沟道与漏极的N+型掺杂区；
使用电子束蒸发工艺，在所有N+型掺杂区分别沉积合金薄膜，以形成欧姆接触的源极和漏极；
采用电子束蒸发工艺，在栅极凹槽淀蒸镀绝缘栅介质后，再蒸镀肖特基金属栅极；其中，所述绝缘栅介质为SiO2、Al2O3、HfO2、La2O3其中之一种；
采用涂覆技术，把所述多层SiC异构结外面涂覆保护层；
采用涂覆技术，在所述保护层外面涂覆遮光层，以防止光从侧面照射影响器件性能。
本发明实施例还提供了一种碳化硅(SiC)异构结常闭型高电子迁移率晶体管(HEMT)的制备方法，其特征在于，包括以下步骤：
S21、选择一非故意掺杂n型4H-SiC晶片为衬底；
S22、在所述衬底的上表面同构外延生长4H-SiC过渡层，并在所述4H-SiC过渡层的上表面外延生长出C面；
S23、在所述4H-SiC过渡层的C面生长非故意掺杂的3C-SiC第一势阱层；
S24、在所述3C-SiC第一势阱层的上表面生长n型掺杂的4H-SiC第一势垒层，并在所述4H-SiC第一势垒层的上表面外延生长出C面；
S25、在所述的4H-SiC第一势垒层的C面生长非故意掺杂的3C-SiC第二势阱层；
S26、在所述3C-SiC第二势阱层的上表面生长n型掺杂的4H-SiC第二势垒层，并在所述4H-SiC第二势垒层的上表面外延生长出Si面；
S27、在所述的4H-SiC第二势垒层的Si面生长非故意掺杂的3C-SiC帽层；
S28、制作电极和保护膜，得到3C-SiC/4H-SiC异构结常闭型双沟道高电子迁移率晶体管。
本发明实施例又提供了一种SiC异构结常闭型单沟道HEMT，其采用前述的碳化硅异构结常闭型高电子迁移率晶体管的制备方法制备而成。
本发明实施例又提供了一种SiC异构结常闭型双沟道HEMT，其采用前述的碳化硅异构结常闭型高电子迁移率晶体管的制备方法制备而成。
实施本发明实施例，具有如下有益效果：
与传统的GaN基异质结常闭型HEMT相比，本发明SiC异构结单、双沟道HEMT中异构结界面两侧的元素相同(都为Si、C)，使得异构结界面两侧无扩散污染，降低工艺复杂性，改善器件性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，根据这些附图获得其他的附图仍属于本发明的范畴。
图1为本发明实施例一中提供的一种碳化硅(SiC)异构结常闭型单沟道高电子迁移率晶体管(HEMT)的制备方法的流程图；
图2为本发明实施例一中提供的一种SiC异构结常闭型单沟道HEMT的结构示意图；
图3为本发明实施例二中提供的另一种SiC异构结常闭型双沟道HEMT的制备方法的流程图；
图4为本发明实施例二中提供的一种SiC异构结常闭型双沟道HEMT的结构示意图；
图5为本发明实施例一中提供的SiC异构结常闭型单沟道HEMT内氧化物/半导体异质结在不同条件下的能带结构模拟图；
图6为本发明实施例一、二中提供的不同条件下SiC异构结常闭型单、双沟道HEMT内的电子及空穴分布模拟图；
图7为本发明实施例一中提供的SiC异构结常闭型单沟道HEMT内3C-SiC/4H-SiC(C面)、3C-SiC/4H-SiC(Si面)异构结界面的固定正、负极化电荷对等势线分布影响的模拟图；
图8为本发明实施例一中提供的SiC异构结常闭型单沟道HEMT中3C-SiC帽层厚度(tc)不同时对HEMT性能影响的模拟图；
图9为本发明实施例一中提供的SiC异构结常闭型单沟道HEMT中3C-SiC势阱层厚度(tw)变化对HEMT性能影响的模拟图；
图10为本发明实施例一中提供的SiC异构结常闭型单沟道HEMT中4H-SiC势垒层厚度(tb)变化对HEMT性能影响的模拟图；
图11为本发明实施例一中提供的SiC异构结常闭型单沟道HEMT中4H-SiC势垒层掺杂浓度(Pb)变化对HEMT性能影响的模拟图；
图12为本发明实施例二中提供的SiC异构结常闭型双沟道HEMT的栅极厚度(Lg)、高度(tg)对HEMT击穿电压及比导通电阻影响的模拟图；
图13为本发明实施例一、二中提供的SiC异构结常闭型单、双沟道HEMT的转移、输出特性曲线的模拟图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。
如图1所示，为本发明实施例一中，提供的一种碳化硅(SiC)异构结常闭型单沟道高电子迁移率晶体管(HEMT)的制备方法，包括以下步骤：
步骤S11、选择一非故意掺杂n型4H-SiC晶片为衬底；
具体过程为，首先，以正轴或偏轴一定角度(如≤4°)的非故意掺杂n型4H-SiC晶片为衬底。
其次，在第一预定温度(如约1850K)下用低流量氢气H2进入热壁化学气相沉积(HWCVD)系统反应室内刻蚀4H-SiC晶片衬底的生长面，以去除悬挂键、表面划痕和沾染污渍。
步骤S12、在所述衬底的上表面同构外延生长4H-SiC过渡层，并在所述4H-SiC过渡层的上表面外延生长出C面；
具体过程为，维持刻蚀阶段的衬底温度，调节通入的H2流量，再输入适当流量的反应源气SiH4、C3H8和适当的掺杂气PH3。此阶段的反应室气压稳定在10Pa，并利用反射高电子衍射(RHEED)技术原位监测4H-SiC生长表面的重构图案清晰。
此时，首先，基于第一预定温度(如1850K)及预定压强(如10Pa)下的HWCVD系统反应室内，通过混合有硅烷(SiH4)、丙烷(C3H8)、氢气(H2)及适量的掺杂气磷烷(PH3)的第一混合气体，在衬底的生长面上同构外延生长出与衬底有相同晶型的4H-SiC过渡层，并在4H-SiC过渡层的表面进行(如合理调节SiH4、C3H8源气的流量和流量比，以及掺杂气和掺杂比PH3/SiH4，严格控制衬底温度)二维外延生长出C面；
其次，4H-SiC过渡层的厚度可通过生长速率、生长时间和原位监测的RHEED图案控制，且待C面4H-SiC过渡层的厚度达到第一预设厚度(如2微米)时，关闭第一混合气体中的SiH4、C3H8及PH3，继续采用H2刻蚀4H-SiC过渡层生长表面的悬挂键、表面划痕和沾染污渍，减少缺陷以利于界面平滑。
步骤S13、在所述4H-SiC过渡层的C面生长非故意掺杂的3C-SiC势阱层；
具体过程为，首先，基于第二预定温度(如1750K)的HWCVD系统反应室内，通过混合有SiH4、C3H8及H2的第二混合气体，在4H-SiC过渡层的C面进行三维岛状生长出非故意掺杂的3C-SiC势阱层；即，温度降低至1750K左右，通入合理配比的混合反应源气(SiH4+C3H8+H2)，并适当调低Si源气体(SiH4)的流量，合理提升C3H8的流量，且维持前一阶段的反应室气压(如10Pa)水平；因为Si源比例下降，原位监测SiC生长表面的RHEED重构图像发生转变，4H-SiC过渡层表面生长模式由二维台阶流动转变为三维岛状生长，此时由4H-SiC晶型转变为3C-SiC晶型。
其次，3C-SiC势阱层的厚度可通过生长速率、生长时间和原位监测的RHEED图案控制，且待3C-SiC势阱层的厚度达到第二预设厚度(如25纳米)时，关闭第二混合气体中的SiH4、C3H8，继续采用H2刻蚀3C-SiC势阱层生长表面的悬挂键、表面划痕和沾染污渍，减少缺陷以利于界面平滑。
应当说明的是，3C-SiC势阱层与C面4H-SiC过渡层形成SiC异构结界面，激发二维电子气(2DEG)。
步骤S14、在所述3C-SiC势阱层上表面生长n型掺杂的4H-SiC势垒层，并在所述4H-SiC势垒层的上表面外延生长出Si面；
具体过程为，基于第一预定温度(如1850K)及预定压强(如10Pa)下的HWCVD系统反应室内，通过混合有SiH4、C3H8、H2及适量PH3的第一混合气体，在3C-SiC势阱层的上表面进行二维台阶流动生长出n型掺杂的4H-SiC势垒层，并在4H-SiC势垒层的上表面外延生长出Si面；即，恢复步骤S12的衬底温度、混合反应源气(SiH4+C3H8+PH3+H2)的总量和比例、HWCVD系统反应室气压等参数。此时，4H-SiC生长面的Si源比例较生长3C-SiC时的值增大，原位监测的RHEED图像恢复生长4H-SiC过渡层晶型时的情形，4H-SiC势垒层表面生长模式由三维岛状生长恢复二维台阶流动生长，薄膜由3C-SiC晶型恢复为4H-SiC晶型。
其次，4H-SiC势垒层的厚度可通过生长速率、生长时间和原位监测的RHEED图案控制，且待Si面4H-SiC势垒层的厚度达到第三预设厚度(如25纳米)时，关闭第一混合气体中的SiH4、C3H8及PH3，继续采用H2刻蚀4H-SiC势垒层生长表面的悬挂键、表面划痕和沾染污渍，减少缺陷以利于界面平滑。
应当说明的是，为了降低温度变化对各层生长的不利影响，在步骤12→步骤13→步骤14的变温过程中，暂停SiH4、C3H8及PH3，保留H2刻蚀生长材料的表面，是因为刻蚀的影响相对于变温的影响更慢、更弱；另一方面，避免同时通入HWCVD系统反应室SiH4、C3H8、H2、PH3的第一混合气体在初始阶段不均匀。
步骤S15、在所述4H-SiC势垒层的上表面，生长非故意掺杂的3C-SiC帽层；
具体过程为，该过程为重复步骤13的过程，即恢复步骤S13的衬底温度、混合反应源气(SiH4+C3H8+H2)的总量和比例、HWCVD系统反应室气压等参数，以及3C-SiC势阱层相应的制备过程。
首先，基于第二预定温度(如1750K)的HWCVD系统反应室内，通过混合有SiH4、C3H8及H2的第二混合气体，在4H-SiC过渡层的表面进行三维岛状外延生长出非故意掺杂的3C-SiC帽层。
其次，3C-SiC帽层的厚度可通过生长速率、生长时间和原位监测的RHEED图案控制，且待3C-SiC帽层的厚度达到第四预设厚度(如25纳米)时，关闭第二混合气体中的SiH4、C3H8，继续采用H2刻蚀3C-SiC帽层生长表面的悬挂键、表面划痕和沾染污渍，减少缺陷以利于界面平滑。
应当说明的是，3C-SiC帽层与Si面4H-SiC势垒层形成SiC异构结界面，激发二维空穴气(2DHG)。
步骤S16、制作电极和保护膜，得到3C-SiC/4H-SiC异构结常闭型单沟道HEMT。
具体过程为，第一步、采用电感耦合等离子体(ICP)刻蚀技术，分别在多层SiC异构结的两侧分别制备用于形成纵向导通沟道的栅(G)极凹槽，以及用于实现漏(D)极与2DEG横向导通沟道之间欧姆接触的漏极凹槽；其中，多层SiC异构结是由4H-SiC过渡层与3C-SiC势阱层形成的SiC异构结激发2DEG，以及由4H-SiC势垒层与3C-SiC帽层形成的SiC异构结激发2DHG；
第二步、利用离子注入工艺，在源极下方的所述3C-SiC帽层注入磷(P)离子,浓度为Nm，形成能够调节HEMT的阈值电压(Vth)的N+型掺杂区，并在漏极左侧的多层SiC异构结注入P离子，形成用于欧姆链接2DEG横向导通沟道与漏极的N+型掺杂区；
第三步、使用电子束蒸发工艺，在所有N+型掺杂区外侧分别沉积合金薄膜，以形成欧姆接触的源(S)极和漏(D)极；
第四步、采用电子束蒸发工艺，在栅(G)极凹槽淀蒸镀绝缘栅介质后，再蒸镀肖特基金属栅(G)极；其中，所述绝缘栅介质为SiO2、Al2O3、HfO2、La2O3其中之一种；
第五步、采用涂覆技术，把多层SiC异构结外面涂覆保护层；
第六步、在保护层外涂覆遮光层，以防止光从外面照射影响器件性能，防止光从侧面照射影响器件性能。
相应于本发明实施例一中的SiC异构结常闭型HEMT的制备方法，本发明实施例一还提供了一种SiC异构结常闭型单沟道HEMT，采用了本发明实施例一中的SiC异构结常闭型HEMT的制备方法研制而成，具体制备方法在此不再赘述，具体结构剖视图可参见说明书附图2所示。
如图3所示，为本发明实施例二中，提供的一种SiC异构结常闭型双沟道HEMT的制备方法，其特征在于，包括以下步骤：
步骤S21、选择一非故意掺杂n型4H-SiC晶片为衬底；
步骤S22、在所述衬底的上表面同构外延生长4H-SiC过渡层，并在所述4H-SiC过渡层的上表面外延生长出C面；
步骤S23、在所述4H-SiC过渡层的C面生长非故意掺杂的3C-SiC第一势阱层；
步骤S24、在所述3C-SiC第一势阱层的上表面生长n型掺杂的4H-SiC第一势垒层，并在所述4H-SiC第一势垒层的上表面外延生长出C面；
步骤S25、在所述的4H-SiC第一势垒层的C面生长非故意掺杂的3C-SiC第二势阱层；
步骤S26、在所述3C-SiC第二势阱层的上表面生长n型掺杂的4H-SiC第二势垒层，并在所述4H-SiC第二势垒层的上表面外延生长出Si面；
步骤S27、在所述的4H-SiC第二势垒层的Si面生长非故意掺杂的3C-SiC帽层；
步骤S28、制作电极和保护膜，得到3C-SiC/4H-SiC异构结常闭型双沟道HEMT。
应当说明的是，步骤S21的具体过程与本发明实施例一中步骤S11的具体过程相同；步骤S22的具体过程与本发明实施例一中步骤S12的具体过程相同；骤S23及步骤S25的具体过程与本发明实施例一中步骤S13的具体过程相同；步骤S24的具体过程与本发明实施例一中步骤S12的具体过程相似，只是所述4H-SiC第一势垒层的厚度比所述4H-SiC过渡层的厚度更薄；步骤S26的具体过程与本发明实施例一中步骤S14的具体过程相同；步骤S27的具体过程与本发明实施例一中步骤S15的具体过程相同，步骤S28的具体过程与本发明实施例一中步骤S16的具体过程相同，具体请参见本发明实施例一中的SiC异构结常闭型单沟道HEMT的制备方法的相关内容，在此不再一一赘述。
相应于本发明实施例二中的SiC异构结常闭型双沟道HEMT的制备方法，本发明实施例二还提供了一种SiC异构结常闭型双沟道HEMT，采用了本发明实施例二中的SiC异构结常闭型双沟道HEMT的制备方法制备而成，具体制备方法在此不再赘述，具体结构剖视图可参见图4所示。
在实施例二中，SiC异构结常闭型双沟道HEMT的具体参数如下表1所示：
表1
Figure BDA0003832587180000151
对本发明实施例的3C-SiC/4H-SiC异构结常闭型单、双沟道HEMT的结构及工作原理进行说明，具体如下：
本发明利用4H-SiC的自发极化效应，构建3C-SiC/4H-SiC(Si面)、3C-SiC/4H-SiC(C面)二种SiC异构结(参见附图2和图4所示)。其中，Si面的异构结界面产生二维电子气2DHG，C面的异构结界面激发二维空穴气2DEG；2DHG实现HEMT的常闭功能，2DEG形成导电沟道连通源(S)极、漏(D)极。
在图2和图4中，当器件的左侧栅(G)极的电压(Vg)高于阈值电压(Vth)后，控制栅极氧化物(绝缘层)/半导体(3C-SiC、4H-SiC)异质结形成界面负电荷，构建源(S)极通过此界面电荷、SiC/4H-SiC(C面)异构结2DEG横向沟道、漏(D)极之间的导电沟道。当Vg＜Vth时，位于3C-SiC/4H-SiC(Si面)异构结的2DHG可以耗尽源极与SiC/4H-SiC(C面)异构结2DEG沟道之间的界面负电荷，切断栅极氧化物/半导体异质结界面的纵向导电沟道，实现HEMT的常闭(常关)型功能，确保HEMT关断，工作可靠。如果逐渐增大Vg，由于电场力的作用，氧化物/半导体界面处的2DHG被驱离，反而在此界面吸引积累高浓度的负电荷(电子)，形成纵向导通沟道。当漏极—源极之间的电压(Vds)大于0，从源极注入的电子通过纵向导通沟道进入到2DEG沟道，被漏极电场吸引进入漏极，HEMT进入导通状态。在Vg＜Vth的阻断状态下，3C/4H-SiC(Si面)异构结界面的2DHG被源极抽取，按照电中性的要求，在此界面出现固定的负极化电荷；在3C/4H-SiC(C面)异构结界面的2DEG被漏极吸引，按照电中性要求在此界面留下固定的正极化电荷。这些固定的正、负极化电荷之间形成均匀电场，能够有效抑制漏极—源极之间的电压(Vds)在漏极、源极附近出现的电场聚集效应，改善漏极、源极之间漂移区的横向电场分布，提升此区域的平均电场强度，从而提高HEMT的击穿电压。
此外，3C-SiC/4H-SiC(Si面)异构结界面的2DHG可以抑制漏极电压升高带来的漏极诱导势垒降低效应。传统的HEMT，随着漏极电压提高，源极的势垒高度下降，从源极注入到沟道的电子明显增多引起漏极电流增加，导致此HEMT提前击穿。在本发明HEMT中，2DHG提高源极下异构结的导带势垒高度，阻碍电子从源极注入沟道，能够有效抑制漏极诱导势垒降低效应，提高器件的击穿电压。而且，本发明HEMT的栅极厚度对漏极诱导势垒降低效应的影响很弱，因此本发明HEMT的横向尺寸缩小。
另外，源极相当于浮空场板，能够降低栅极边缘的电场峰值，还在源极右端诱导新的电场尖峰。所以，3C/4H-SiC(C面)、3C/4H-SiC(Si面)界面固定的正、负极化电荷与源极共同增强本发明HEMT的横向电场，本发明HEMT的击穿电压得以提升。并且，在源极之下引入N+型重掺杂区域来降低2DHG所在异质结的导带势垒高度，调节2DHG浓度，降低本发明HEMT的阈值电压(Vth)。N+型区域的掺杂浓度(Nm)越高，源极下方的2DHG浓度越低，器件的Vth越小。
改变源极下重掺杂区的掺杂浓度Nm、栅极氧化物厚度以及选择不同氧化物材料、不同栅极电压时，单、双沟道HEMT内氧化物/半导体异质结的能带结构仿真如图5所示。
图5为Vg＝0V、Vd＝1V、tb＝25nm、tc＝25nm时3C/4H-SiC异构结常闭型单沟道HEMT的氧化物/半导体界面(x＝511nm,0≤y≤100nm)的能带结构示意图。其中，CB、VB分别为导带、价带；(a)为N+型掺杂区浓度Nm不同时的情形；(b)为栅极下Al2O3厚度Lg不同时的情形；(c)为栅极下氧化物不同时的情形；(d)不同Vg时的双沟道HEMT内氧化物/半导体界面的导带结构。
在图5中，单沟道HEMT内3C-SiC/4H-SiC(C面)异构结y1＝50nm以及双沟道HEMT内3C-SiC/4H-SiC(C面)异构结y1＝50nm、y2＝75nm的导带都低于费米能级EF＝0eV，说明有电子存在；单、双沟道HEMT内3C-SiC/4H-SiC(Si面)异构结y0＝25nm处价带都高于EF，说明有空穴存在。如果仅改变掺杂浓度Nm，导带、价带如图5(a)所示，其中栅极氧化物是HfO2，厚度Lg＝10nm。当Nm＝1.0×1016cm-3时的阈值电压Vth＝2.99V，当Nm＝1.0×1017cm-3时的Vth＝2.97V，当Nm＝1.0×1018cm-3时的Vth＝2.88V，当Nm＝1.0×1019cm-3时的Vth＝1.81V。因为此区域是N+型掺杂，此区域底部(y＝25nm)的表面势下降，因此导致靠近此区域的3C/4H-SiC异构结界面的能带随着掺杂浓度Nm的增大而下降；当然，远离此处的能带受掺杂的影响逐渐弱化，如图5(a)所示。
如果仅改变栅极氧化物厚度，导带、价带如图5(b)所示，其中栅极氧化物是HfO2，Nm＝1.0×1018cm-3。当Lg＝5nm时Vth＝2.71V，当Lg＝10nm时Vth＝2.88V，当Lg＝15nm时Vth＝2.95V，当Lg＝20nm时Vth＝3.11V。对于同一种氧化物绝缘层，如果此层越厚，它分担的电压越高，那么调控沟道需要的Vth越高。
如果选择不同的氧化物绝缘材料，导带、价带如图5(c)所示，其中各氧化物的Lg＝10nm，Nm＝1.0×1018cm-3。SiO2、Al2O3、HfO2的相对介电常数分别为εr＝3.9、9.0、25.0。使用高k(或εr)介质有利于改善氧化物/半导体异质结的电场[J.F.Du,et al.,ElectronicsLetters,Vol.51(2015):104–106.]，因此εr越高Vth越低。在图5(c)中，当氧化物为SiO2时Vth＝3.09V，当氧化物为Al2O3时Vth＝2.88V，当氧化物为HfO2时Vth＝2.69V。在图5(d)中，栅极正向电压Vg越高，氧化物/半导体异质结的导带能越低。
在不同条件下3C/4H-SiC异构结常闭型单、双沟道HEMT内的电子、空穴分布如图6所示。图6(a)为Vg＝0V时，单沟道HEMT内氧化物/半导体竖直界面没有电子分布即无垂直沟道；图6(b)为Vg＝5V时，单沟道HEMT内氧化物/半导体竖直界面有电子分布即有垂直沟道，右侧插图为器件内电子浓度示意图；图6(c)为Vg＝5V时，双沟道HEMT内氧化物/半导体竖直界面有电子分布即有垂直沟道，右侧插图为器件内电子浓度示意图。
3C-SiC/4H-SiC(C面)异构结、3C-SiC/4H-SiC(Si面)异构结界面的固定正、负极化电荷对SiC异构结常闭型单沟道HEMT内电势分布的影响，如图7所示。不考虑此影响时，等势线从源极到漏极的横向分布越来越密，如图7(a)所示，即靠近漏极时电场强度越来越高，容易发生击穿，耐压不高。考虑此影响时，3C-SiC/4H-SiC(C面)异构结处的2DEG被漏极吸引，此处留下固定的正极化电荷；3C-SiC/4H-SiC(Si面)异构结处的2DHG转移到电势低的源极，此处留下固定的负极化电荷。固定的正、负极化电荷产生的电场竖直向上，与源极、漏极之间电压产生的横向电场叠加，导致源极、漏极之间的总电场趋向均匀，等势线分布相对于不考虑固定正、负极化电荷的情形均匀得多，如图7(b)所示。因此，考虑固定正、负极化电荷的影响时，明显减弱横向电场在漏极附近的局部聚集，从而提高器件的击穿电压(VB)。
3C-SiC帽层厚度(tc)变化对SiC异构结常闭型单沟道HEMT性能的影响如图8所示。在图8中Vg＝5V，tb＝25nm，tgo＝10nm，Nm＝1.0×1018cm-3。随着tc增大，有助于在3C-SiC/4H-SiC(Si面)异构结形成更多的2DHG且逐渐饱和，当3C-SiC/4H-SiC(C面)异构结、3C-SiC/4H-SiC(Si面)异构结界面的2DEG、2DHG被耗尽时，按照电中性要求，留下更多的固定正、负极化电荷，有助于增强3C-SiC/4H-SiC(C面)异构结、3C-SiC/4H-SiC(Si面)异构结之间的电场，如图8(a)所示。可以扩展栅极—漏极之间的耗尽区并提高HEMT的击穿电压直至饱和。但是，2DHG浓度的增加可以增强对3C-SiC/4H-SiC(C面)异构结界面2DEG的耗尽，导致2DEG浓度下降，如图8(d)所示，引起漏极电流(Id)下降，如图8(b)、(c)所示。
3C-SiC势阱层厚度(tw)变化对SiC异构结常闭型单沟道HEMT性能的影响如图9所示。在图9中Vg＝5V，tb＝25nm，tc＝25nm，tgo＝10nm，Nm＝1.0×1018cm-3。随着tw增大，有助于在3C-SiC/4H-SiC(Si面)异构结形成更多的2DHG且逐渐饱和。当3C-SiC/4H-SiC(C面)异构结界面的2DEG被耗尽时，按照电中性要求，留下更多的固定正极化电荷，有助于增强3C-SiC/4H-SiC(C面)异构结、3C-SiC/4H-SiC(Si面)异构结之间的电场，如图9(a)所示。可以扩展栅极——漏极之间的耗尽区并提高HEMT的击穿电压直至饱和，如图9(c)所示。但是，2DHG浓度的增加可以增强对3C-SiC/4H-SiC(C面)异构结界面2DEG的耗尽，导致2DEG浓度下降，如图9(d)所示，引起漏极电流(Id)下降，如图9(b)、(c)所示。
4H-SiC势垒层厚度(tb)变化对SiC异构结常闭型单沟道HEMT性能的影响如图10所示。在图10中Vg＝5V，tc＝25nm，tgo＝10nm，Nm＝1.0×1018cm-3。随着tb增大，4H-SiC的自发极化效应增强并达到饱和，3C-SiC/4H-SiC(Si面)异构结界面的2DHG的浓度略微增大直至饱和，可以辅助对栅极——漏极之间漂移区的耗尽。另一方面，增大tb相当于增大3C-SiC/4H-SiC(C面)异构结、3C-SiC/4H-SiC(Si面)异构结界面分别对应的正、负固定极化电荷之间的距离，将减弱其中的电场，因此栅极——漏极之间漂移区的电场基本维持不变，如图10(a)所示；可见HEMT的击穿电压略有提高并逐步饱和。另一方面，2DHG浓度的增加可以增强对3C-SiC/4H-SiC(C面)异构结界面2DEG的耗尽，导致2DEG浓度下降，如图10(d)所示，引起漏极电流下降，如图10(b)、(c)所示。
势垒层4H-SiC的P型掺杂浓度(Pb)变化对SiC异构结常闭型单沟道HEMT性能的影响如图11所示。随着Pb增大，有助于4H-SiC(Si面)的自发极化效应增强，3C-SiC/4H-SiC(Si面)异构结界面的2DHG浓度增大，增强对2DHG沟道两端附近垂直导电沟道中载流子的耗尽。同时，当增大Pb时，按照电中性要求，会在3C-SiC/4H-SiC(C面)、3C-SiC/4H-SiC(Si面)异构结界面留下更多的固定正、负极化电荷，有助于增强此二异构结界面之间的电场，如图11(a)所示，可以提高HEMT的击穿电压，如图11(c)所示。另一方面，随着Pb增大，使器件开启状态下垂直沟道4H-SiC势垒层段(25nm<y<50nm)的电子浓度下降，最终引起漏极电流下降，如图11(b)、(d)所示。
栅极厚度Lg、高度tg对SiC异构结常闭型双沟道HEMT的击穿电压(VB)、比导通电阻(Ron,sp)的影响如图12所示。图中发现，Ron,sp随着Lg增大略微增加，源自于纵向导通沟道的长度不受Lg变化的影响。另外，双沟道HEMT的漏极诱导势垒降低效应受到抑制，它的VB随Lg的变化很弱，如图12(a)所示。如果tg过小，栅极很短无法完全覆盖二个异构结且难以实现2个有效的导电沟道，所以Id较小且Ron,sp较大；如果tg增加，栅极加长直至完全覆盖二个异构结形成2个有效的导电沟道，Id增大直至饱和，Ron,sp减小至稳定，如图12(b)所示。
单、双沟道HEMT的转移特性、输出特性如图13所示，其中导纳(gm)可通过Id对Vg微分而得。随着正向Vg提升到Vth之上，在氧化物/半导体异质结竖直沟道处被吸引积累的电子越来越多，HEMT开始正常工作，当Vg达到一定值之后，由于槽栅侧壁处竖直沟道处的电子积累达到饱和，HEMT的Id值基本保持不变，如图13所示。随着Vd逐步提升，沟道载流子漂移速度加快，漏极电流(Id)快速增大；当Vd增加到一定程度，2DEG沟道载流子漂移速度达到饱和，Id逐渐稳定，不再随着Vd上升而增加。比较图13中的(a)与(c)、(b)与(d)可见，同样的工作条件下，双沟道器件的gm、Id约等于单沟道器件对应值的2倍，这是因为双沟道器件拥有2条导电沟道，总的2DEG浓度约等于单沟道器件对应值的2倍所致。
本发明HEMT的比导通电阻(Ron,sp)小、击穿电压(VB)高。在本发明HEMT中，因为源极、漏极在栅极的同一侧，有效降低了器件的横向尺寸；同时，本发明HEMT中使用了3C-SiC作为势阱层，其中2DEG的迁移率比4H-SiC的迁移率更高，特别是本发明的SiC异构结双沟道HEMT，它的Ron,sp相对于文献[Zhou Q,et al.,IEEE Trans Electron Devices,Vol.60(2013):1075-1081；Xiong J Y,et al.,Science China Information Sciences,Vol.59(2016):042410；Yang C,et al.,Superlattice&Microstructures,Vol.92(2016):92-99；Yang C,et al.,Science China Information Sciences,Vol.61(2018):062402.]的值更小。另一方面，正是因为本发明HEMT中使用3C-SiC、4H-SiC的带隙比Si的带隙大得多，它的耐压很高。对于功率器件而言，在相同电压级别下，器件的Ron,sp越小，功率品质因数(FOM)值越大。本发明单、双沟道HEMT的FOM值分别为2.58MW/mm2、4.36MW/mm2，实现了VB与Ron,sp之间良好的折衷。
综上，本发明SiC异构结HEMT属于常闭(常关)型器件，击穿电压比较高，阈值电压(Vth)比较低，比导通电阻很小，使用可靠性高；而且器件的横向尺寸缩短，便于提高功率集成电路的集成度及其设计自由度。SiC异构结中不同晶体的晶格常数、热导率差异不大，异构结界面的压电极化效应可以忽略，调控参数简化；不同晶型SiC的化学性质相同，制备器件时没有化学成份之间的相互扩散污染，性能稳定。
实施本发明实施例，具有如下有益效果：
与传统的GaN基异质结常闭型HEMT相比，本发明SiC异构结单、双沟道HEMT中异构结界面两侧的元素相同(都为Si、C)，使得异构结界面两侧无扩散污染，降低工艺复杂性，改善器件性能。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。

Claims (10)

1.一种碳化硅(SiC)异构结常闭型高电子迁移率晶体管(HEMT)的制备方法，其特征在于，包括以下步骤：
S11、选择一非故意掺杂n型4H-SiC晶片为衬底；
S12、在所述衬底的上表面同构外延生长4H-SiC过渡层，并在所述4H-SiC过渡层的上表面外延生长出C面；
S13、在所述4H-SiC过渡层的C面生长非故意掺杂的3C-SiC势阱层；
S14、在所述3C-SiC势阱层的上表面生长n型掺杂的4H-SiC势垒层，并在所述4H-SiC势垒层的上表面外延生长出Si面；
S15、在所述4H-SiC势垒层的Si面生长非故意掺杂的3C-SiC帽层；
S16、制作电极和保护膜，得到3C-SiC/4H-SiC异构结常闭型单沟道高电子迁移率晶体管。
2.如权利要求1所述的碳化硅(SiC)异构结常闭型高电子迁移率晶体管(HEMT)的制备方法，其特征在于，所述步骤S11具体为：
以正轴或偏轴一定角度的非故意掺杂n型4H-SiC晶片为衬底，选用热壁化学气相沉积(HWCVD)技术，并在第一预定温度及预定压强下的热壁化学气相沉积(HWCVD)系统反应室内，用氢气刻蚀4H-SiC晶片的生长面，以去除悬挂键、表面划痕和沾染污渍。
3.如权利要求2所述的碳化硅(SiC)异构结常闭型高电子迁移率晶体管(HEMT)的制备方法，其特征在于，所述步骤S12具体为：
基于所述第一预定温度及预定压强下的热壁化学气相沉积(HWCVD)系统反应室内，通过混合有硅烷(SiH4)、丙烷(C3H8)、氢气(H2)及掺杂气磷烷(PH3)的第一混合气体，在所述衬底刻蚀的生长面上同构外延生长出与所述衬底有相同晶型的4H-SiC过渡层，并在所述4H-SiC过渡层的上表面进行二维外延生长出C面；
待所述4H-SiC过渡层的厚度达到第一预设厚度时，关闭所述第一混合气体中的硅烷(SiH4)、丙烷(C3H8)及掺杂气磷烷(PH3)，继续采用氢气(H2)刻蚀所述4H-SiC过渡层的表面。
4.如权利要求3所述的碳化硅(SiC)异构结常闭型高电子迁移率晶体管(HEMT)的制备方法，其特征在于，所述步骤S13具体为：
基于第二预定温度及预定压强下的热壁化学气相沉积(HWCVD)系统反应室内，通过混合有硅烷(SiH4)、丙烷(C3H8)、氢气(H2)的第二混合气体，在所述4H-SiC过渡层的C面进行三维岛状生长出非故意掺杂的3C-SiC势阱层；
待所述3C-SiC势阱层的厚度达到第二预设厚度时，关闭所述第二混合气体中的硅烷(SiH4)、丙烷(C3H8)，继续采用氢气(H2)刻蚀所述3C-SiC势阱层的表面；
其中，所述3C-SiC势阱层与C面4H-SiC过渡层形成SiC异构结界面，激发二维电子气2DEG。
5.如权利要求4所述的碳化硅(SiC)异构结常闭型高电子迁移率晶体管(HEMT)的制备方法，其特征在于，所述步骤S14具体为：
基于所述第一预定温度及所述预定压强下的热壁化学气相沉积(HWCVD)系统反应室内，通过所述第一混合气体，在所述3C-SiC势阱层的上表面进行二维台阶流动生长出n型掺杂的4H-SiC势垒层，并在所述4H-SiC势垒层的上表面外延生长出Si面；
待所述4H-SiC势垒层的厚度达到第三预设厚度时，关闭所述第一混合气体中的硅烷(SiH4)、丙烷(C3H8)及磷烷(PH3)，继续采用氢气(H2)刻蚀所述4H-SiC势垒层的表面。
6.如权利要求5所述的碳化硅(SiC)异构结常闭型高电子迁移率晶体管(HEMT)的制备方法，其特征在于，所述步骤S15具体为：
基于所述第二预定温度及所述预定压强下的热壁化学气相沉积(HWCVD)系统反应室内，通过所述第二混合气体，在所述4H-SiC势垒层的Si面进行三维岛状生长出非故意掺杂的3C-SiC帽层；
待所述3C-SiC帽层的厚度达到第四预设厚度时，关闭所述第二混合气体中的硅烷(SiH4)、丙烷(C3H8)，继续采用氢气(H2)刻蚀所述3C-SiC帽层的表面；
其中，所述3C-SiC帽层与Si面4H-SiC势垒层形成SiC异构结界面，激发二维空穴气2DHG。
7.如权利要求6所述的碳化硅(SiC)异构结常闭型高电子迁移率晶体管(HEMT)的制备方法，其特征在于，所述步骤S16具体为：
采用电感耦合等离子体(ICP)刻蚀技术，分别在多层SiC异构结的两侧分别制作用于形成纵向导通沟道的栅极凹槽，以及用于实现漏极与二维电子气(2DEG)横向导通沟道之间欧姆接触的漏极凹槽；其中，所述多层SiC异构结是由所述4H-SiC过渡层与所述3C-SiC势阱层形成的SiC异构结，以及所述4H-SiC势垒层与所述3C-SiC帽层形成的SiC异构结组成的；
利用离子注入工艺，在源极下方的所述3C-SiC帽层注入磷(P)离子，形成用于调节HEMT的阈值电压的N+型掺杂区，并在漏极左侧的所述多层SiC异构结注入P离子形成用于欧姆链接2DEG横向导通沟道与漏极的N+型掺杂区；
使用电子束蒸发工艺，在所述N+型掺杂区分别沉积合金薄膜，以形成欧姆接触的源极和漏极；
采用电子束蒸发工艺，在栅极凹槽蒸镀绝缘栅介质后，再蒸镀肖特基金属栅极；其中，所述绝缘栅介质为SiO2、Al2O3、HfO2、La2O3其中之一种；
采用涂覆技术，把所述多层SiC异构结外面涂覆形成保护层；
在所述保护层外涂覆遮光层，以防止光从侧面照射影响器件性能。
8.一种碳化硅(SiC)异构结常闭型高电子迁移率晶体管(HEMT)的制备方法，其特征在于，包括以下步骤：
S21、选择一非故意掺杂n型4H-SiC晶片为衬底；
S22、在所述衬底的上表面同构外延生长4H-SiC过渡层，并在所述4H-SiC过渡层的上表面外延生长出C面；
S23、在所述4H-SiC过渡层的C面生长非故意掺杂的3C-SiC第一势阱层；
S24、在所述3C-SiC第一势阱层的上表面生长n型掺杂的4H-SiC第一势垒层，并在所述4H-SiC第一势垒层的上表面外延生长出C面；
S25、在所述的4H-SiC第一势垒层的C面生长非故意掺杂的3C-SiC第二势阱层；
S26、在所述3C-SiC第二势阱层的上表面生长n型掺杂的4H-SiC第二势垒层，并在所述4H-SiC第二势垒层的上表面外延生长出Si面；
S27、在所述的4H-SiC第二势垒层的Si面生长非故意掺杂的3C-SiC帽层；
S28、制作电极和保护膜，得到3C-SiC/4H-SiC异构结常闭型双沟道高电子迁移率晶体管。
9.一种碳化硅(SiC)异构结常闭型高电子迁移率晶体管(HEMT)，其特征在于，其采用如权利要求1-7中所述的碳化硅(SiC)异构结常闭型高电子迁移率晶体管(HEMT)的制备方法制备而成。
10.一种碳化硅(SiC)异构结常闭型高电子迁移率晶体管(HEMT)，其特征在于，其采用如权利要求8所述的碳化硅(SiC)异构结常闭型高电子迁移率晶体管(HEMT)的制备方法制备而成。
CN202211080038.5A 2022-09-05 2022-09-05 碳化硅异构结常闭型高电子迁移率晶体管及其制备方法 Pending CN115346873A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211080038.5A CN115346873A (zh) 2022-09-05 2022-09-05 碳化硅异构结常闭型高电子迁移率晶体管及其制备方法
PCT/CN2022/119679 WO2024050867A1 (zh) 2022-09-05 2022-09-19 碳化硅异构结常闭型高电子迁移率晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211080038.5A CN115346873A (zh) 2022-09-05 2022-09-05 碳化硅异构结常闭型高电子迁移率晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN115346873A true CN115346873A (zh) 2022-11-15

Family

ID=83955788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211080038.5A Pending CN115346873A (zh) 2022-09-05 2022-09-05 碳化硅异构结常闭型高电子迁移率晶体管及其制备方法

Country Status (2)

Country Link
CN (1) CN115346873A (zh)
WO (1) WO2024050867A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130256681A1 (en) * 2012-04-02 2013-10-03 Win Semiconductors Corp. Group iii nitride-based high electron mobility transistor
CN105679838B (zh) * 2016-01-11 2018-10-23 西安电子科技大学 基于AlGaN/GaN异质结多沟道结构的太赫兹肖特基二极管及制作方法
US9960262B2 (en) * 2016-02-25 2018-05-01 Raytheon Company Group III—nitride double-heterojunction field effect transistor
US11101379B2 (en) * 2016-11-16 2021-08-24 Theregenis Of The University Of California Structure for increasing mobility in a high electron mobility transistor
US9780181B1 (en) * 2016-12-07 2017-10-03 Mitsubishi Electric Research Laboratories, Inc. Semiconductor device with multi-function P-type diamond gate
CN114156341A (zh) * 2021-12-03 2022-03-08 南通大学 一种高阈值电压和高漏极工作电流的常闭型异质结场效应晶体管及制备方法

Also Published As

Publication number Publication date
WO2024050867A1 (zh) 2024-03-14

Similar Documents

Publication Publication Date Title
Wong et al. Vertical β-Ga₂O₃ power transistors: A review
Zhang et al. Progress of ultra-wide bandgap Ga 2 O 3 semiconductor materials in power MOSFETs
Zhou et al. A review of the most recent progresses of state-of-art gallium oxide power devices
US10312361B2 (en) Trenched vertical power field-effect transistors with improved on-resistance and breakdown voltage
CN107851663B (zh) 半导体器件和用于制造半导体器件的方法
US9362389B2 (en) Polarization induced doped transistor
Lu et al. Recent advances in NiO/Ga2O3 heterojunctions for power electronics
JP5468768B2 (ja) 電界効果トランジスタ及びその製造方法
JP5400266B2 (ja) 電界効果トランジスタ
JP5344445B2 (ja) 半導体素子
JP5587564B2 (ja) 電界効果トランジスタおよび電界効果トランジスタの製造方法
KR101031798B1 (ko) 3차원 질화물 공명 터널링 반도체 소자 및 그 제조방법
WO2018105219A1 (en) Semiconductor device and method for designing semiconductor device
US10629720B2 (en) Layered vertical field effect transistor and methods of fabrication
CN102931230B (zh) 铝镓氮做高阻层的双异质结氮化镓基hemt及制作方法
JP4873448B2 (ja) 整流ダイオード
US20120228674A1 (en) Semiconductor device, field-effect transistor, and electronic device
CN108054208A (zh) 横向型氮化镓基场效应晶体管及其制作方法
Li et al. A comprehensive review of recent progress on enhancement-mode β-Ga2O3 FETs: Growth, devices and properties
US8963151B2 (en) Nitride-based heterostructure field effect transistor having high efficiency
CN111799326B (zh) 一种新型二维电子气浓度调控的晶体管结构及制作方法
CN107706238B (zh) Hemt器件及其制造方法
CN109560135B (zh) 一种半导体结构及其形成方法
CN109273527B (zh) 一种半导体结构及其形成方法
CN106601790A (zh) 纵向调制掺杂氮化镓基场效应晶体管结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination