CN101802273A - 外延SiC单晶衬底及外延SiC单晶衬底的制造方法 - Google Patents

外延SiC单晶衬底及外延SiC单晶衬底的制造方法 Download PDF

Info

Publication number
CN101802273A
CN101802273A CN200880106397A CN200880106397A CN101802273A CN 101802273 A CN101802273 A CN 101802273A CN 200880106397 A CN200880106397 A CN 200880106397A CN 200880106397 A CN200880106397 A CN 200880106397A CN 101802273 A CN101802273 A CN 101802273A
Authority
CN
China
Prior art keywords
sic single
epitaxial
crystal wafer
sic
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880106397A
Other languages
English (en)
Other versions
CN101802273B (zh
Inventor
百瀬賢治
小田原道哉
松沢圭一
奥村元
児島一聡
石田夕起
土田秀一
鎌田功穗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lishennoco Co ltd
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Central Research Institute of Electric Power Industry
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK, Central Research Institute of Electric Power Industry, National Institute of Advanced Industrial Science and Technology AIST filed Critical Showa Denko KK
Publication of CN101802273A publication Critical patent/CN101802273A/zh
Application granted granted Critical
Publication of CN101802273B publication Critical patent/CN101802273B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type

Abstract

一种外延SiC单晶衬底，其特征在于，包括将c面或以大于0度小于10度的倾斜角度使c面倾斜得到的面作为主面的SiC单晶晶片、和在所述SiC单晶晶片的所述主面上形成的SiC外延膜，形成于所述SiC外延膜的贯通刃状位错列的位错列密度为10列/cm2以下。

Description

外延SiC单晶衬底及外延SiC单晶衬底的制造方法
技术领域
本发明涉及外延SiC单晶衬底以及外延SiC单晶衬底的制造方法。
背景技术
碳化硅(SiC)是相对于硅(Si)带隙(band gap)大的半导体，被期待应用到功率器件、高频器件以及高温工作器件等。
作为SiC存在多种多型体(polytype)，但为了制作实用的SiC电子器件而使用的多型体是4H-SiC。作为用于制造SiC电子器件的衬底，通常使用由以升华法制作出的块状结晶加工得到的SiC单晶晶片，在其上形成作为SiC半导体器件的活性区域的SiC外延生长膜。
在SiC单晶晶片，一般内部存在被称为贯通螺旋位错(ThreadingScrew Dislocation：TSD)、贯通刃状位错(Threading Edge Dislocation：TED)、或基底面位错(Basal Plane Dislocation：BPD)的结晶缺陷，存在器件特性由于这些结晶缺陷而劣化的情况。这些位错基本上从SiC单晶晶片传播到SiC外延膜。需说明的是，贯通螺旋位错主要是指在c轴方向上传播的伯格斯矢量(Burgers Vector)为nc[0001]的位错。此外，贯通刃状位错主要是指在c轴方向上传播的伯格斯矢量为a/3<11-20>的位错。进一步，基底面位错是指存在于c面的伯格斯矢量为a/3<11-20>的位错。
另一方面，已知在SiC外延膜内也产生被称为失配位错(misfitdislocation)的位错(参照非专利文献1、2)。该失配位错是向SiC外延膜中传播的基底面位错中的一种，在SiC单晶晶片与SiC外延膜的界面附近，在与SiC单晶晶片的切割(offcut)方向垂直的方向(在切割方向为<11-20>的情况下，为<1-100>方向)上进行伸张。失配位错为了缓和所述界面附近的应力(stress)而进行伸张。
进而，在SiC外延膜，有时不仅形成有从SiC单晶晶片传播来的贯通刃状位错，还形成贯通刃状位错列。具体而言，在外延生长时新产生的两个贯通刃状位错成为一对，在切割方向为<11-20>的情况下，有时这两个位错的对在<1-100>方向上列状并列连续，形成贯通刃状位错列。贯通刃状位错列产生的结果，外延膜一方与单晶晶片相比位错密度变高，有时在外延生长期间结晶性会恶化。该贯通刃状位错的对，在其底部由于基底面位错而呈半环状连结。该半环状的存在，在非专利文献3中有存在的启示，但其产生原因是不明的，所以有效的减少贯通刃状位错列的方法不明。
需说明的是，已知所述的基底面位错在开关器件中使可靠性降低，希望减少该基底面位错。此外，贯通刃状位错列是在外延膜中新产生的刃状位错，若比较外延膜与SiC单晶晶片的位错密度，则由于该贯通刃状位错列，外延膜一方的位错密度会变高，因此在外延膜的高品质化这一点上，希望其减少。
非专利文献1：X.Zhang、S.Ha、Y.Hanlumnyang、C.H.Chou、V.Rodriguez、M.Skowronski、J.J.Sumakeris、M.J.Paisley and M.J.O’Loughlin、J.Appl.Phys.101(2007)053517
非专利文献2：H.Jacobson、J.P.Bergman、C.Hallin、E.Janzen、T.Tuomiand H.Lendenmann、J.Appl.Phys.95(2004)1485
非专利文献3：S.Haetal.Journal of Crystal Growth 262(2004)p.130-138
发明内容
本发明是鉴于上述情况而做出的，其目的在于提供一种减少了SiC外延膜中的贯通刃状位错列的外延SiC单晶衬底以及外延SiC单晶衬底的制造方法。
本发明人对上述课题进行了认真研究，发现贯通刃状位错列的产生与失配位错有直接的关系，发现了据此来减少贯通刃状位错列的方法。本发明通过采用以下的结构，从而能够减少贯通刃状位错列。
[1]一种外延SiC单晶衬底，其特征在于，包括：将c面或以大于0度且小于10度的倾斜角度使c面倾斜得到的面作为主面的SiC单晶晶片；和形成在所述SiC单晶晶片的所述主面上的SiC外延膜，形成于所述SiC外延膜的贯通刃状位错列的位错列密度为10列/cm2以下。
[2]根据[1]所述的外延SiC单晶衬底，其特征在于，所述SiC单晶晶片的主面，相对于c面向<11-22>方向以大于0度且小于10度的倾斜角度倾斜。
[3]根据[1]或[2]所述的外延SiC单晶衬底，其特征在于，所述贯通刃状位错列是由所述SiC单晶晶片和所述SiC外延膜的界面附近的基底面位错的伸张而引起的。
[4]根据[1]～[3]的任一项所述的外延SiC单晶衬底，其特征在于，贯通刃状位错列的长度为1mm以下。
[5]根据[1]～[4]的任一项所述的外延SiC单晶衬底，其特征在于，所述SiC单晶晶片中的所述c面的结晶弯曲朝向所述主面为凸状。
[6]根据[5]所述的外延SiC单晶衬底，其特征在于，所述SiC单晶晶片中的所述c面的结晶弯曲的曲率半径具有相对于所述主面连续且一样为凸的值，该曲率半径值处于10m以上且1000m以下的范围。
[7]根据[1]～[4]的任一项所述的外延SiC单晶衬底，其特征在于，所述SiC单晶晶片朝向与SiC外延膜相接的一侧呈凸状弯曲。
[8]根据[7]所述的外延SiC单晶衬底，其特征在于，所述SiC单晶晶片朝向与SiC外延膜相接的一侧的弯曲，具有连续且一样凸的形状，该弯曲的值为每所述SiC单晶晶片的直径76mm处于0.1μm以上且10μm以下的范围。
[9]根据[1]～[4]的任一项所述的外延SiC单晶衬底，其特征在于，所述SiC单晶晶片具有载流子浓度的特异区域和其以外的区域，特异区域与其以外的区域的载流子浓度的绝对值的差为50％以下。
[10]根据[1]～[4]的任一项所述的外延SiC单晶衬底，其特征在于，在所述SiC外延膜与所述SiC单晶晶片之间形成有缓冲区域，所述缓冲区域被构成为缓冲区域中包含的载流子浓度向所述SiC单晶晶片侧渐渐增加，所述载流子浓度的变化率每深度方向0.5μm为80％以下。
[11]根据[1]～[10]的任一项所述的外延SiC单晶衬底，其特征在于，所述SiC单晶晶片的厚度为350mm以上。
[12]根据[1]～[11]的任一项所述的外延SiC单晶衬底，其特征在于，所述贯通刃状位错列相对于所述基底面位错的比例为50％以下。
[13]一种半导体器件，其特征在于，具备[1]～[12]的任一项所述的外延SiC单晶衬底。
[14]一种外延SiC单晶衬底的制造方法，所述外延SiC单晶衬底在SiC单晶晶片的所述主面上外延生长有SiC外延膜，该制造方法包括：
准备将c面作为主面、或将c面以大于0度且小于10度的倾斜角度倾斜的面作为主面的SiC单晶晶片的工序；
调整外延生长时的SiC单晶晶片的温度分布，使得从晶片中央部向晶片外周部具有正的温度分布，并将外延生长时的晶片中央部与晶片外周部的温度差调整为0.1℃以上且100℃以下，在SiC单晶晶片的主面上使SiC外延膜外延生长的工序；以及
得到贯通刃状位错列的位错列密度为10列/cm2以下的外延SiC单晶衬底的工序。
[15]根据[14]所述的外延SiC单晶衬底的制造方法，其特征在于，所述SiC单晶晶片的主面，相对于c面向<11-22>方向以大于0度小于10度的倾斜角度倾斜。
[16]根据[14]或[15]所述的外延SiC单晶衬底的制造方法，其特征在于，作为外延生长时的载流子气体使用氢，所述氢流量为75slm以下。
[17]根据[14]～[16]的任一项所述的外延SiC单晶衬底的制造方法，其特征在于，外延生长时的温度为1600℃以上，SiC外延膜的生长速度为5μm/h以上，外延生长时的压力为300Torr以下。
[18]根据[14]～[17]的任一项所述的外延SiC单晶衬底的制造方法，其特征在于，使用所述c面的结晶弯曲朝向所述主面为凸状的SiC单晶晶片。
[19]根据[18]所述的外延SiC单晶衬底的制造方法，其特征在于，所述SiC单晶晶片中的所述c面的结晶弯曲的曲率半径具有相对于所述主面连续且一样为凸的值，该曲率半径值处于10m且以上1000m以下的范围。
[20]根据[14]～[17]的任一项所述的外延SiC单晶衬底的制造方法，其特征在于，使用朝向与SiC外延膜相接的一侧呈凸状弯曲的SiC单晶晶片。
[21]根据[20]所述的外延SiC单晶衬底的制造方法，其特征在于，所述SiC单晶晶片朝向与SiC外延膜相接的一侧的弯曲，具有连续且一样凸的形状，该弯曲的大小的值为每所述SiC单晶晶片的直径76mm处于0.1μm且以上10μm以下的范围。
[22]根据[14]～[17]的任一项所述的外延SiC单晶衬底的制造方法，其特征在于，作为所述SiC单晶晶片，使用载流子浓度的特异区域与其以外的区域的载流子浓度的绝对值的差为50％以下的SiC单晶晶片。
[23]根据[14]～[17]的任一项所述的外延SiC单晶衬底的制造方法，其特征在于，包括在形成所述SiC外延膜之前在所述SiC单晶晶片上形成缓冲区域的工序，所述缓冲区域被构成为该缓冲区域中包含的载流子浓度向所述SiC单晶晶片侧渐渐增加，所述载流子浓度的变化率每深度方向0.5μm为80％以下。
[24]根据[14]～[23]的任一项所述的外延SiC单晶衬底的制造方法，其特征在于，所述SiC单晶晶片的厚度为350μm以上。
[25]根据[14]～[24]的任一项所述的外延SiC单晶衬底的制造方法，其特征在于，所述贯通刃状位错列相对于所述基底面位错的比例为50％以下。
[26]根据[14]～[25]的任一项所述的外延SiC单晶衬底的制造方法，其特征在于，在形成所述SiC外延膜时，使用行星式的结晶生长装置。
[27]一种半导体器件的制造方法，其特征在于，使用由权利要求14所述的制造方法制造的外延SiC单晶衬底。
需说明的是，上述[1]的外延SiC单晶衬底及上述[13]中公开的具备有[1]的外延SiC单晶衬底的半导体装置以及上述[14]中公开的外延SiC单晶衬底是本发明的第一方式、第二方式以及第三方式。其他的[2]～[12]以及[15]～[27]示出了本申请优选的例子，本发明并不仅限定于这些。
根据本发明，能够减少外延SiC单晶衬底中的SiC外延膜的贯通刃状位错列的产生。
附图说明
图1是表示在本发明的实施方式中使用的外延生长装置的剖面示意图。
图2是构成作为本发明的实施方式的外延SiC单晶衬底的SiC单晶晶片的剖面示意图。
图3是构成作为本发明的实施方式的外延SiC单晶衬底的SiC单晶晶片的立体示意图。
图4是作为本发明的实施方式的外延SiC单晶衬底的剖面示意图。
图5是作为本发明的实施方式的外延SiC单晶衬底的立体示意图。
图6是说明贯通刃状位错列的产生机制的剖面示意图。
图7是说明贯通刃状位错列的产生机制的剖面示意图。
图8是说明贯通刃状位错列的产生机制的剖面示意图。
图9是说明贯通刃状位错列的产生机制的剖面示意图。
图10是说明贯通刃状位错列的产生机制的平面示意图。
图11是将实施例1的外延SiC单晶衬底的贯通刃状位错列的位错列列数设为频度的、贯通刃状位错列的长度的柱状图。
图12是将比较例1的外延SiC单晶衬底的贯通刃状位错列的位错列列数设为频度的、贯通刃状位错列的长度的柱状图。
图13是表示实验例1的外延SiC单晶衬底的SiC单晶晶片的厚度与位错列的密度的关系的图。
图14是表示实验例2的外延SiC单晶衬底的SiC单晶晶片的翘曲量与位错列的密度的关系的图。
图15是实验例3的外延SiC单晶衬底的反射X射线物相照片。
图16是实验例3的外延SiC单晶衬底的KOH蚀刻后的光学显微镜照片。
图17是图16的放大照片。
图18是实验例4的外延SiC单晶衬底的反射X射线物相照片。
图19是表示实验例4的外延SiC单晶衬底的载流子浓度分布的图。
图20是实验例5的外延SiC单晶衬底的反射X射线物相照片。
符号说明
1SiC单晶晶片
2SiC外延膜
11贯通刃状位错列
具体实施方式
以下，参照附图对本发明优选的实施方式进行说明。但是，本发明并不仅限定于这些例子。只要没有特别记载，就可以根据需要来选择数量、位置、材料等。
本实施方式的外延SiC单晶衬底被构成为包括SiC单晶晶片、和在SiC单晶晶片的主面上形成的SiC外延膜。
在以往的SiC外延膜通常产生有贯通刃状位错列，但在本实施方式的外延SiC单晶衬底中，该位错列密度为10列/cm2以下。当位错列密度为10列/cm2以下时，能够在外延SiC单晶衬底上形成了器件的情况下降低器件的劣化。需说明的是，为了也在大电流器件中使用，位错列密度更优选为0列/cm2以上0.5列/cm2以下，进而最优选的是贯通刃状位错密度为零。
贯通刃状位错列是一对贯通刃状位错因基底面位错而连接为半环状而成的。在由溶融KOH对SiC外延膜的表面进行蚀刻处理、利用光学显微镜观察蚀刻后的SiC外延膜的表面时，该贯通刃状位错列被观察为呈线状连结了由一对贯通刃状位错引起的凹陷(pit)。在本实施方式的外延SiC单晶衬底中，如此观察到的一组贯通刃状位错列的长度优选为1mm以下。更优选的是0mm以上0.1mm以下，若为0mm以上0.01mm以下则更加优选。通过为1mm以下，从而在外延SiC单晶衬底上形成了器件的情况下能够降低器件的成品率劣化。
该贯通刃状位错列是由SiC单晶晶片与SiC外延膜的界面附近的基底面位错的伸张引起的。也即是，内存于SiC单晶晶片的基底面位错传播至SiC外延膜，该传播来的基底面位错的一部分成为在SiC单晶晶片与SiC外延膜的界面附近伸张的失配位错。并且，该失配位错以缓和所述界面附近的应力的方式伸张，在外延膜的生长面附近，失配位错的前端被转换为贯通刃状位错，该贯通刃状位错最终变为贯通刃状位错列。因此，为了减少贯通刃状位错列，进行以下的(I)～(III)的至少任一方、优选进行全部是有效的。
(I)通过降低SiC外延膜的所述界面附近的应力从而抑制失配位错的伸张。
(II)抑制失配位错的原因即基底面位错从SiC单晶晶片向SiC外延膜的传播。
(III)通过使SiC外延膜的生长条件最佳化从而抑制从失配位错向贯通刃状位错的转换。
为了降低如(I)中所记载的那样的所述界面附近的应力，使作为SiC外延膜的基材的SiC单晶晶片最佳化即可。也即是，在本实施方式中，优选使用以下结构的SiC单晶晶片。
本实施方式涉及的SiC单晶晶片，是将c面作为主面、或将以大于0度小于10度的倾斜角度使c面倾斜得到的面作为主面的单晶晶片，具体而言是4H-SiC型的单晶晶片。在使用主面相对于c面倾斜的晶片的情况下，优选主面相对于c面在<11-20>方向上以大于0度小于10度的倾斜角度倾斜。需说明的是，SiC单晶晶片的主面是指层积SiC外延膜的面。此外，c面是指4H-SiC结晶的(0001)面。进一步，关于表示本说明书中的结晶的方位的米勒指数(miller indices)的表记，例如表记为<11-20>方向时的所述[-2]，意味着本来在[2]之上标记上划线。
SiC单晶晶片，将SiC结晶的c面((0001)面)作为主面、或将以大于0度小于10度的倾斜角度使c面倾斜得到的面作为主面，由此能够使由与SiC单晶晶片相同类型的4H-SiC结晶构成的SiC外延膜在SiC单晶晶片上生长。
此外，SiC单晶晶片，优选c面的结晶弯曲朝向晶片的主面连续且一样为凸状。c面的结晶弯曲连续且一样为凸状，意味着c面的结晶弯曲没有棱角而是圆滑的状态、且在SiC单晶晶片内没有部分变为凹状的情况。c面的结晶弯曲的曲率半径优选处于10m以上1000m以下的范围，更优选为10m以上300m以下。c面的结晶弯曲朝向主面为凸状，由此在SiC外延膜产生张力，膨胀性应力变得显著，另一方面压缩性应力得以缓和，由此能够降低贯通刃状位错列的位错列密度。在此，在结晶弯曲的曲率半径小于10m的情况下，对SiC外延膜施加的膨胀性应力变得过大，密度增大的可能性变高，在c面的结晶弯曲的曲率半径大于1000m的情况下，结晶弯曲实质上为零，难以将结晶弯曲设为连续且一样为凸状。
此外，SiC单晶晶片，优选朝向主面朝即向与SiC外延膜相接的一侧连续且一样呈凸状翘曲。晶片朝向主面即朝向与SiC外延膜相接的一侧连续且一样呈凸状翘曲，意味着晶片的结晶弯曲是没有棱角而圆滑的状态、且没有部分变为凹状的情况。SiC单晶晶片的弯曲的大小(翘曲)，优选为每SiC单晶晶片的直径76mm处于0.1μm以上10μm以下的范围。更优选的是5μm以上10μm以下。SiC单晶晶片朝向与SiC外延膜相接的一侧呈凸状翘曲，由此在SiC外延膜产生张力，膨胀性应力变得显著，另一方面压缩性应力得以缓和，由此能够降低贯通刃状位错列的位错列密度。
测量上述翘曲并进行定量化的方法有几种，但在本说明书中使用Warp的值。在未夹紧晶片的自由状态下进行测量，将焦平面作为基准面，Warp定义为从该面向上下方向偏离的最大值的合计。Warp是晶片的翘曲的定量化时一般使用的指标之一。在晶片形状是一样向上凸等简单形状的情况下，Warp的测量值对应于一般定义下的翘曲的值，由此可以认为是一致的。在本文中，在出现形状时使用“翘曲”进行说明，此外在实施例中需要特别明示定量化的方法的情况下使用“Warp”。在此，每SiC单晶晶片的直径76mm翘曲小于0.1μm的情况下，翘曲实质上变为零，难以使翘曲连续且一样为凸状，每SiC单晶晶片的直径76mm翘曲大于10μm的情况下，在SiC外延膜施加的膨胀性应力变得过大，贯通刃状位错列的位错列密度增大的可能性变高。
需说明的是，在本发明中规定为优选每单晶晶片的直径76mm晶片的翘曲的大小处于0.1μm以上10μm以下的范围。但是，该规定并不是将本发明中的SiC单晶晶片的直径仅限定于76mm(3英寸)。在本发明中也能优选使用其他直径的单晶晶片，优选的翘曲的范围也可以与晶片的直径对应地改变。例如，如果是直径2英寸的晶片，则翘曲量的范围为0.067μm～6.7μm，如果是直径3英寸的晶片，则翘曲量的范围为0.1μm～10μm，如果是直径4英寸的晶片，则翘曲量的范围为0.13μm～13.3μm。这样在本发明中，能够规定翘曲量与直径的关系。
在本发明中，作为SiC单晶晶片，使用满足c面弯曲、或SiC单晶晶片自身朝向主面即朝向与SiC外延膜相接的一侧呈凸状翘曲的任一方的晶片即可。另外，也可以使用c面弯曲且SiC单晶晶片自身呈凸状翘曲的晶片。
进一步，在本实施方式的SiC单晶晶片中，为了控制电阻而优选添加氮等掺杂物(dopant)。掺杂物的浓度(载流子浓度)例如优选1×1015～1×1019cm-3左右的范围，更优选1×1015～1×1017cm-3的范围。
此外，SiC单晶晶片的掺杂物浓度优选晶片的主面的面内为恒定的浓度，但在SiC单晶晶片的制造过程中有时在掺杂物浓度产生分布。例如，主面上的某区域内的掺杂物浓度，有时比主面上的其他区域内的掺杂物浓度高。在本实施方式中，将掺杂物浓度变高的区域称为“载流子浓度的特异区域”，将其他区域称为“其以外的区域”。该特异区域例如在主面上表现为岛状。本实施方式的SiC单晶晶片，优选使用特异区域的掺杂物浓度与其以外的区域的掺杂物浓度的绝对值的差为50％以下的晶片。换言之，在将特异区域的掺杂物浓度设为a(cm-3)、将其以外的区域的掺杂物浓度设为b(cm-3)的情况下，优选b/a处于0.5以上1以下的范围。当特异区域与其以外的引起的掺杂物浓度的差超过50％时(b/a小于0.5时)，因为贯通刃状位错列的位错列密度增大，因此是不优选的。
以下，对将特异区域与其以外的区域的掺杂物浓度的差限定为50％以下的理由进行说明。
SiC单晶具有随着掺杂物浓度增加而SiC结晶的晶格常数减小的性质。因此，载流子浓度的特异区域内的SiC的晶格常数与其以外的区域的晶格常数相比变小。此外，SiC外延膜的晶格常数本来由掺杂物浓度确定，但实际上也受到作为外延膜生长的基底的SiC单晶晶片的晶格常数的影响。
在此，当在载流子浓度的特异区域上外延生长SiC外延膜时，因为该SiC外延膜以与特异区域的SiC单晶的晶格常数相符合的方式生长，所以在该部分的主面内上形成的SiC外延膜的晶格常数比本来的外延膜的晶格常数小。
另一方面，因为在其以外的区域上形成的SiC外延膜以与其以外的区域的SiC单晶的晶格常数相符合的方式生长，所以与特异区域上的外延膜相比，在该部分的主面内上形成的SiC外延膜的晶格常数变大。
这样，由于存在特异区域，在SiC外延膜的主面内产生晶格常数大的部分和小的部分。主面内的晶格常数小的部分，成为在外延膜施加了压缩应力的状态。因此，在特异区域中贯通刃状位错列的位错列密度容易增大。
本发明人发现了与主面的特异区域的面积比相比，将特异区域与其以外的区域的掺杂物浓度的差设为50％以下，在降低贯通刃状位错列的位错列密度时是有效的。通过将掺杂物浓度差设为50％以下，从而更容易使贯通刃状位错列的位错列密度为10列/cm2以下。
需说明的是，在将掺杂物浓度的差设为50％以下的情况下，更优选的是，同时使SiC单晶晶片的c面的结晶弯曲朝向晶片的主面成为凸状、或SiC单晶晶片朝向与SiC外延膜相接的一侧而弯曲为凸状。
进一步，SiC单晶晶片的厚度优选为350μm以上。更优选的是350μm以上600μm以下。当厚度为350μm以上时，能够充分地抑制由外延生长时的热分布引起的SiC单晶晶片的翘曲的增大。由此，在SiC外延膜施加的应力变小，从而能够减少外延膜中的失配位错的数量，能够降低贯通刃状位错列的位错列密度。在此，在SiC单晶晶片的厚度小于350μm的情况下，由外延生长时的热分布的不均匀引起的SiC单晶晶片的翘曲会变大，在SiC外延膜施加的应力变大。由此，外延膜中的失配位错的数量增大，因此贯通刃状位错列的位错列密度增大的可能性提高。
在本实施方式中，SiC外延膜的厚度、向SiC外延膜导入氮等掺杂物时的掺杂物浓度(载流子浓度)，没有特别限制，可以根据需要来选择。SiC外延厚度优选为1～100μm左右，更优选的是6～10μm左右。此外，SiC外延膜的掺杂物浓度例如设为1×1015～1×1019cm-3左右的范围，比SiC单晶晶片的掺杂物浓度低，这能够提高在外延SiC单晶衬底上形成的器件的耐压，在这一点上是优选的。更优选的掺杂物浓度为大于等于0.5×1016cm-3小于1×1017cm-3的范围。
此外，优选在SiC外延膜的与SiC单晶晶片相接的一侧设置缓冲区域。该缓冲区域是缓和SiC外延膜与SiC单晶晶片的掺杂物浓度差的区域，被构成为在该缓冲区域中包含的掺杂物浓度(载流子浓度)向SiC单晶晶片侧渐渐增大。缓冲区域的厚度优选为0.1μm以上5μm以下，更优选的是0.1μm以上3μm以下。该缓冲区域优选与SiC单晶晶片相接。
SiC单晶晶片的掺杂物浓度比SiC外延膜的掺杂物浓度高。因此，在SiC单晶晶片与SiC外延膜的界面容易引起应力集中，处于容易出现界面位错的状况。于是，通过在SiC外延膜的与SiC单晶晶片相接的一侧形成缓冲区域，从而使SiC外延膜与SiC单晶晶片的界面的应力集中缓和，由此能够防止界面位错的产生，从而降低贯通刃状位错列的位错列密度。
此外，缓冲区域内的载流子浓度的变化率，优选沿从外延膜向SiC单晶晶片的方向，每0.5μm的深度为80％以下。(载流子浓度的变化率是指，在载流子浓度在上述的方向上变化的情况下，将载流子浓度高的部分的浓度值作为基准，以比率来表示变化量的值的比例)当变化率超过80％时，掺杂物浓度的变化幅度变得过大，外延膜中的应力增大，贯通刃状位错列的位错列密度容易增大，因此不优选。
在SiC外延膜的生长过程中，缓冲区域以使掺杂物浓度渐渐减少的方式进行控制，由此能够变为与SiC外延膜一体地进行形成。缓冲区域的厚度，与SiC单晶晶片以及SiC外延膜的各掺杂物浓度相符合来适当设定即可。
接着，对本实施方式的外延SiC单晶衬底的制造方法进行说明。
首先，准备上述的SiC单晶晶片。SiC单晶晶片的主面优选通过RCA洗净等来预先进行前处理。
接着，将SiC单晶晶片导入外延生长装置。用于SiC外延生长的装置已提出了几种方式，只要能够控制生长条件，则没有特别限定，可以根据需要来选择。在本实施方式中，使用在量产性方面优良的行星式的外延生长装置。行星式的外延生长装置是从中央部进行气体供给的形式的生长装置。在该行星式外延生长装置中，以气体的供给口为中心水平地配置多个晶片。并且，是以气体供给口为中心使全部晶片进行公转、并且使晶片自身以晶片中心为轴进行自转的水平自公转型的外延生长装置。此外，作为该生长装置，优选使用与SiC单晶晶片相对的部分也过热的热壁(hot wall)式。
图1中示出外延生长装置的一个例子。图1所示的外延生长装置101被概略构成为包括：由石墨构成的圆盘状的行星部件(planetary)102、由石墨构成的圆盘状的顶部件(ceiling)103、设置在行星部件102与顶部件103之间的反应室104、贯通顶部件103的中央部来向反应室104内供给气体的气体供给部105、以及分别对行星部件102和顶部件103进行加热的高频线圈106、107。
在行星部件102的下面中央部安装有公转用旋转轴102a，另外在上面周边部以包围上面中央部的方式设置多个SiC单晶晶片的设置部102b(susceptor，承载盘)。在各设置部102b安装有未图示的自转用旋转轴。此外，公转用旋转轴102a配置在气体供给部105的正下方。
通过上述结构，以气体供给部105为中心轴，通过行星部件102使SiC单晶晶片进行公转，并且以SiC单晶晶片的中心为轴，通过设置部102b使SiC单晶晶片自身进行自转。
在这样的生长装置中，利用配置在中心部的气体供给部105来导入较冷的气体，在行星部件102的中心部难以进行感应加热，一般而言随着接近中心部，行星部件102的温度容易降低。受到该影响，自转的各承载盘102b的外周部、即设置在承载盘102b上的SiC单晶晶片的外周部的温度有下降的趋势。因此，在一般的行星式的外延生长装置中，设置的SiC单晶晶片，具有在晶片中央部温度最高、随着往晶片外周部而温度降低的温度梯度。该SiC单晶晶片的温度梯度，在外延生长过程中使SiC单晶晶片的中央部产生压缩性的应力。
该SiC单晶晶片的温度梯度根据导入的气体的流量和/或感应加热线圈的位置的变更等而变化。在本实施方式中，优选以具有晶片中央部温度最低、随着往晶片外周部而温度变高的温度梯度的方式，调整导入的气体的流量和/或感应加热线圈的位置。
接着，使SiC外延膜在SiC单晶晶片的主面上生长。
在将SiC单晶晶片设置于图1的外延生长装置后，从气体供给部供给载流子气体和原料气体。原料气体、载流子气体以及掺杂物气体等可以根据需要来选择。例如，作为原料气体能够使用SiH4和C3H8的混合气体，作为载流子气体能够使用氢。此外，可以导入氮来作为掺杂物气体。此外，原料气体中的C/Si摩尔比优选为0.3～3左右。此外，作为载流子气体使用了氢时的氢流量优选为75slm以下，更优选为50slm以上75slm以下。
此外，生长条件可以根据需要来设定。优选的是，将SiC外延膜的生长速度设为5μm/h以上，将生长温度设为1550℃以上，优选设为1600℃以上，将生长SiC外延膜时的环境压力设为300Torr以下。更优选的是，将SiC外延膜的生长速度设为5μm/h～20μm/h的范围，将生长温度设为1600℃～1650℃的范围，将生长SiC外延膜时的环境压力设为50Torr～300Torr的范围。
通过在这样的生长条件下使SiC外延膜生长，从而能够抑制从失配位错向贯通刃状位错的转换，更容易地将贯通刃状位错列的位错列密度设为10列/cm2以下。
此外，优选的是，将外延生长时的SiC单晶晶片的温度分布设为从晶片中央部到晶片外周部连续且一样为正的温度分布，即从晶片中央部向外周部使温度渐渐上升，并且将晶片中央部与晶片外周部的温度差设在0.1℃以上100℃以下的范围。通过如上所述那样控制SiC单晶晶片的温度分布，从而在SiC外延膜的晶片中央部产生膨胀性的应力。特别地，在使用了朝向与SiC外延膜相接的一侧翘曲为凸状的SiC单晶晶片的情况下，SiC外延膜上的膨胀性的应力更强。由此，能够抑制从失配位错向贯通刃状位错的转换。
在此，在晶片中央部与晶片外周部的温度差低于0.1℃的情况下，温度梯度实质上变为零，难以使温度分别连续且一样为正，在晶片中央部与晶片外周部的温度差高于100℃的情况下，温度分布变得过大，缺陷密度增大的可能性提高。
利用上述的制造条件使SiC外延膜生长，由此贯通刃状位错列相对于包含SiC外延膜中的失配位错的基底面位错的比例变为50％以下，更容易地使贯通刃状位错列的密度降低。
以下，以贯通刃状位错列的产生机制图为中心来说明本实施方式的作用效果。
(贯通刃状位错列的产生机制)
针对贯通刃状位错列的产生机制，以在由4H-SiC构成的SiC单晶晶片的主面上形成由4H-SiC构成的SiC外延膜的情况为例子进行说明。图2和图3所示的SiC单晶晶片1(以下，有时记为晶片)，是主面1a相对于图中单点划线所示的c面((0001)面)向<11-20>方向以大于等于0度小于10度的倾斜角度倾斜的SiC单晶晶片。需说明的是，图中的倾斜角度是以容易理解的方式记载的，也可以与实际的倾斜角度不同。
接着，如图4和图5所示，在SiC单晶晶片1上形成SiC外延膜2(以下，有时记为外延膜)。外延膜2中的SiC结晶的c面，如图中两点划线所示那样，被形成为与晶片1的c面平行。
此时，如图5所示，在外延膜2主要产生(a)～(c)这三种基底面位错。也即是，如图5的符号(a)所示，有如下的位错：在晶片1与外延膜2的界面(以下，称为epi/sub界面)中，内存于晶片1的基底面位错(BPD(以下记为u-BPD))在外延膜2中作为基底面位错(以下，记为epi-BPD)进行传播。此外，如图5的符号(b)所示，有如下的位错：SiC单晶晶片1中的贯通刃状位错(TED(以下，记为u-TED))在epi/sub界面附近转换为基底面位错并在SiC外延膜2中作为基底面位错(epi-BPD)进行传播。进一步，如图5的符号(c)所示，有如下的位错：在epi/sub界面附近或epi/sub界面附近以外的外延膜中，生成新的基底面位错(epi-BPD)，在SiC外延膜2中作为BPD进行传播。这些SiC外延膜2中的基底面位错的一部分也有如下的位错：在外延生长期间被转换为贯通刃状位错，以后作为贯通刃状位错进行传播。
在外延膜2上，在外延生长时与晶片1之间产生应力，但当该应力大于某临界值时，如图5的符号(d)所示，为了缓和epi/sub界面附近的应力，在外延生长期间，在epi/sub界面附近，外延膜中的基底面位错epi-BPD在与切割方向垂直的方向上伸张。将在与该切割方向垂直的方向上伸张的epi-BPD称为失配位错(以下，记为MFD)。
此时，作为失配位错的前端部的epi-BPD的前端出现在外延膜2的生长表面2a。该前端被epi/sub界面附近的失配位错的伸张所牵引，前端位置在与切割方向垂直的方向上移动。例如，在使用沿<11-20>方向切割的SiC单晶晶片时，epi/sub界面附近的失配位错MFD的伸张方向以及失配位错MFD的前端在外延膜表面上的移动方向，都变为<1-100>方向。
如图6所示，在外延生长期间，在失配位错MFD的前端位置在与切割方向(<11-20>)垂直的方向(<1-100>方向)上移动的过程中，在一部分的失配位错中，作为前端部的基底面位错(记为epi-BPD1)在外延生长表面部分中变换为贯通刃状位错(TED(以下，记为epi-TED1))。进一步，通过变换为该epi-TED1的部分，epi-BPD1的移动被牵制(pinning)。牵制后，如图7所示，也因为失配位错MFD的epi/sub界面附近的伸张继续，所以受其牵引，失配位错MFD与epi-TED1之间的epi-BD1在SiC外延膜2中变为弓状的形状。
如图8所示，在变为了弓状的形状的epi-BPD1的外延膜的生长表面2a附近，epi-BPD1与生长表面2a大致平行，通过镜像力epi-BPD1还受到生长表面2a吸引。此时，epi-BPD1的前端变为epi-TED1，且已被牵制。受到生长表面2a吸引的弓状部分的延长部、即epi-BPD1，如图9所示，出现在外延膜的生长表面2a上，在此变换为另外的贯通刃状位错(TED(以下，称为epi-TED2)。
并且，在epi-BPD1的弓状的延长部的前端部分的一部分出现在生长面2a时，在表面形成2个epi-BPD1的端部，然后各自变为epi-TED(一对epi-TED1的一方和一对epi-TED2的一方)的表面的端部。因此，如图10所示，TED必定形成为两对。然后，在外延膜中进一步移动的epi-BPD1，因在其前端新形成的另外的TED而再度被牵制，以后重复这些现象。
在失配位错的epi/sub界面附近的伸张停止之前，即在epi/sub界面附近的应力被充分缓和之前，重复图6～图10中说明的现象，作为结果，形成在epi/sub界面附近伸张的失配位错、和在外延膜中生成的TED列11。
这样，TED列的产生与失配位错有直接的关系。TED列在其底面具有BPD。因此，与BPD同样地对器件的可靠性产生坏影响。从该产生机制可以明确，从一个失配位错产生多个由TED对构成的TED列。也即是，TED列的产生意味着BPD的增殖，所以减少TED列是重要的。
根据上述机制，作为减少TED列的方法有如下方法：(1)防止生成在epi/sub界面附近在与切割方向垂直的方向上伸张的失配位错；和(2)不使伴随失配位错在外延膜2中移动的epi-BPD(以下，记为epi-MFD/BPD)变换为贯通刃状位错而使其作为失配位错不变地生长。通过使用这些方法，能够制造TED列少的高品质的外延SiC单晶衬底。以下对方法(1)和方法(2)进行说明。
(关于上述方法(1)：防止生成失配位错的方法)
如上所述，失配位错为了缓和epi/sub界面附近的应力而伸张，所以为了防止失配位错的伸张，降低所述界面附近的应力即可。该所述界面附近的应力是由晶片的结晶弯曲、晶片自身的翘曲、或外延生长时的晶片的温度分布等引起的。
关于由晶片的结晶弯曲和/或翘曲、或晶片的温度分布引起作为生成失配位错的起源的应力的情况，可以如以下所述进行说明。
在晶片上，基底面位错u-BPD在衬底表面以103个/cm2～104个/cm2左右的密度而存在。由于存在这些u-BPD，作为SiC单晶晶片的基底面的c面((0001)面)弯曲为凹或凸。
在包含这样的u-BPD的晶片的主面上，当进行台阶流动(step flow)外延生长时，出现在晶片的主面的多数u-BPD(通常90％以上)，结果在外延膜中变换为贯通刃状位错TED。此时，外延膜的{1-100}面由于TED的配置而弯曲。
也即是，如上所述，在晶片中，由于在晶片中存在u-BPD，c面变为凹或凸的形状，与此相对，在外延膜中，在进行外延生长时外延膜中epi-BPD1变换为epi-TED，因此c面的弯曲成分消失，取而代之在外延膜中{1-100}面成为凹或凸的形状。因此，通过在c面为凹或凸的晶片的主面上，层积c面平坦且(1-100)面为凹或凸的外延膜，其结果在epi/sub界面附近形成应力。该所述界面附近的压力的大小，由于晶片中的BPD密度和/或SiC单晶晶片的c面的结晶弯曲度等而受到影响。
这样，在相对于具有由存在u-BPD引起的结晶弯曲的晶片而进行外延生长的情况下，随着外延膜的膜厚的增加，epi/sub界面附近的应力增大。并且，当所述界面附近的压力超过某值以上时，在epi/sub界面附近生成失配位错。
需说明的是，晶片的c面((0001)面)，有时在晶片中不存在u-BPD时也弹性弯曲。这样的弹性的结晶弯曲，是由晶片的表面与背面的表面状态(研磨等)的差异和/或晶片内的温度分布等而引起的。在该情况下，与晶片的弯曲相应地外延膜的c面((0001)面)也弯曲，随着外延膜的膜厚增加，对在外延膜施加的应力增大。并且，在外延膜的膜厚达到了临界膜厚的时刻，在其临界膜厚的部分生成失配位错。该应力的大小由晶片的主面和与主面相反侧的面的表面状态的差异、和/或晶片内的温度分布来决定。晶片在外延生长炉内设置在承载盘上，在对承载盘施加了高频感应加热的状态下使气体向晶片流动的情况下，根据承载盘的温度分布(在热壁式的外延生长炉的情况下也包括顶部件温度分布)、晶片的翘曲、以及气体的流量和/或压力等，确定晶片的面方向以及剖面垂直方向的温度分布，分别对施加于外延膜中的应力的大小产生影响。
在实际的4H-SiC的外延生长中，认为混合存在由于晶片中的u-BPD在外延膜内变换为TED而引起的界面性应力、和由于SiC单晶晶片的弹性弯曲而引起的应力。
根据以上所述，为了减轻在epi/sub界面附近引起失配位错向与切割方向垂直的方向的伸张的应力，能够列举以下的(i)～(iv)作为对策。
(i)降低SiC单晶晶片的u-BPD密度，或降低SiC单晶晶片的结晶弯曲。
(ii)降低SiC单晶晶片的翘曲。
(iii)在外延生长炉内使承载盘的温度分布均一化。
(iv)调整气体的流量、压力，使得晶片的温度分布变得最小。
认为实际上难以在实质上全部实现上述(i)～(iv)。本发明人进行了认真的研究，明确了以下几点。
(A)在晶片的结晶弯曲为凹的部分，失配位错的生成变显著，但在凸的部分，没有生成失配位错。
(B)在晶片的翘曲为凹的部分，失配位错的生成变显著，但在凸的部分，没有生成失配位错。
(C)在晶片的温度分布在晶片外周部降低的情况下，在晶片中央部失配位错的生成变显著，但在晶片的温度分布在晶片外周部没有降低的情况下，在晶片中央部没有生成失配位错。
如下所述说明判明的上述(A)。
在晶片的c面的结晶弯曲为凹的情况下，晶片中的u-BPD在外延生长时在外延膜中变换为TED，由此在外延膜施加压缩性应力。另一方面，在SiC单晶晶片的c面的结晶弯曲为凸的情况下，晶片中的U-BPD在外延生长时在外延膜中变换为TED，由此在外延膜施加膨胀性应力。
此外，在晶片的c面的结晶弯曲为凹的情况下，随着外延膜的膜厚增加，外延膜的结晶晶格收缩，所以进一步在外延膜施加压缩性应力。另一方面，在晶片的c面的结晶弯曲为凸的情况下，随着外延膜的膜厚增加，外延膜的结晶晶格扩大，所以进一步在外延膜施加膨胀性应力。在这些情况下，即使施加的力是具有相同绝对值的压力，在外延膜施加压缩性应力的情况下，失配位错的生成也变得显著，在外延膜施加膨胀性应力的情况下，也难以引起失配位错的生成。也即是，通过使SiC单晶晶片的c面的结晶弯曲朝向晶片的主面侧为凸，从而能够防止失配位错的伸张，并且也能够防止产生失配位错的生成为产生起源的TED列。
接着，如下所述说明判明的上述(B)。
在将主面设为上侧时的晶片的翘曲变为凹状的情况下，位于外延生长炉的晶片与加热承载盘的接触仅为晶片中央部。因此，在外延生长时变得对晶片中央部过度加热。此时，从晶片中央部到晶片外周部产生负的温度梯度，也即是向外周部温度下降，其结果，在晶片中央部施加压缩性的应力。这是因为晶片面内温度高时施加压缩性的应力，温度低时施加膨胀性的应力。因为晶片的翘曲为凹，所以在晶片的主面侧产生压缩性应力。在该情况下，在晶片外周部由温度梯度引起的膨胀性的应力与由翘曲引起的压缩性的应力相抵。
另一方面，在晶片的翘曲朝向与SiC外延膜相接的一侧、即朝向主面侧为凸状的情况下，晶片与加热承载盘的接触部变为晶片外周部，变得对外周部过度加热。此时，从晶片中央部到晶片外周部产生正的温度梯度，也即是向外周部温度上升，其结果，在晶片中央部施加膨胀性的应力。因为晶片的弯曲为凸，所以在晶片的主面侧的晶片中央部产生膨胀性应力。在该情况下，在晶片外周部，由温度梯度引起的压缩性的应力与由翘曲引起的膨胀性的应力相抵。
在这些情况下，即使是相同绝对值的应力，在外延膜施加压缩性应力的情况下，失配位错的生成也变得显著，在外延膜施加膨胀性应力的情况下，也难以引起失配位错的生成。也即是，通过使晶片的翘曲朝向与SiC外延膜相接的一侧而为凸，从而能够防止失配位错的伸张，并且也能够防止产生失配位错的生成为产生起源的TED列。
接着，如下所述说明判明的上述(C)。
如上述(A)和(B)所述那样，在晶片的c面的结晶弯曲为凸的情况下、晶片的翘曲为凸的情况下，抑制失配位错的生成。另一方面，在c面的结晶弯曲为凹的情况下、晶片的翘曲为凹的情况下，在晶片中央部在外延膜产生压缩性的应力，其结果，可能生成失配位错。如上述说明的那样，在晶片的温度从晶片中央部到外周部具有正的温度分布的情况下，由于该温度梯度而在晶片中央部施加膨胀性的应力。因此，在晶片的温度被设为从晶片中央部到外周部具有正的温度分布的情况下，在c面的结晶弯曲为凹的情况下、晶片的翘曲为凹的情况下，向该晶片中央部的外延膜的压缩性应力也被抵销。作为其结果，能够防止失配位错的伸张，并且也能够防止产生失配位错的生成为产生起源的TED列。
关于晶片的温度梯度，除了外延生长炉中的承载盘自身的温度分布之外，还能够通过流向晶片的气体的流量和/或压力来进行控制。在从中央部进行气体供给的行星式的外延生长装置中，其气体流从自转的晶片的外周部侧到达晶片，所以晶片的外周部由于气体流而最初被冷却。因此，在与通常的行星式同类的外延生长装置的配置(setting)中，使得晶片的温度从晶片中央部到外周部取为负的温度分布。
然而，对于该温度梯度，通过适当地调整在承载盘施加的高频感应量的分布，从而能够使得晶片的温度从晶片中央部到外周部取为正的温度分布。
如上所述，根据本发明，即使SiC单晶晶片的结晶弯曲、SiC单晶晶片的翘曲、或SiC单晶晶片的温度分布实质上不为零，通过控制结晶弯曲的方向、翘曲的方向、以及温度分布的方向，也能够控制在外延膜施加的应力的方向，作为结果能够防止失配位错在epi/sub界面附近在与切割方向垂直的方向上伸张。
(关于上述方法(2)：不使BPD变换为TED而作为BPD不变地进行生长的方法)
接着，对上述方法(2)进行说明。
如在TED列的生成机制中说明的那样，由于epi-MFD/BPD的前端部在外延生长表面变换为epi-TED，从而引起TED列的生成。
因此，在外延生长期间，即使epi-MFD/BPD的前端位置在与切割方向垂直的方向上移动而生成失配位错，若该epi-MFD/BPD的前端部不变换为epi-TED，则在外延膜中也不会生成TED列。外延膜中epi-MFD/BPD变换为epi-TED的比例，能够通过外延膜的生长速度、生长温度、以及环境压力等来控制，在适当的生长条件下能够将该比例设为50％以下。
如果列举用于尽可能不将BPD变换为TED的具体例子，则优选的是，在晶片的主面上形成外延膜的外延SiC单晶衬底的制造中，将外延生长时的SiC单晶晶片的温度分布从晶片中央部沿晶片外周部取为正的温度分布，并且将晶片中央部与晶片外周部的温度差取为0.1℃以上100℃以下后，将外延膜的生长速度设为5μm/h以上，将生长温度设为1600℃以上，将生长外延膜时的环境压力设为300Torr以下。
根据上述条件，能够抑制从失配位错MFD向贯通刃状位错TED的转换，能够减少TED列。
若外延膜的生长条件离开上述的范围，则不能抑制从失配位错MFD向贯通刃状位错TED的转换，可能变得不能减少TED列的密度。
此外，如上所述，在各过程中，作为位错列的产生要因，在外延膜施加压缩性应力成为最大的要因。在本实施方式的外延SiC单晶衬底中，为了得到希望的电气特性，对SiC单晶晶片和/或SiC外延膜进行掺杂(doping)。在通常进行的n型掺杂中，作为掺杂物使用氮。氮以与作为母体的SiC结晶中的C进行置换的形式而存在于结晶中。因此，在高浓度地掺杂了氮的情况下，SiC的晶格常数沿变小的方向移动。因此，在SiC外延膜与SiC单晶晶片的界面中，假定在由于掺杂物而存在载流子浓度差的情况下，一般因为后述的理由而向晶片掺杂高浓度的氮，在外延膜侧施加压缩应力(压缩性应力)。成为位错列的产生原因的压缩应力是在SiC单晶晶片的主面内局部产生的，如在此之前所述的那样，各种要因紧密结合而极其复杂。这样的由掺杂引起的应力的降低，也认为是在减少位错列时应该考虑的重要方法之一。
在SiC单晶晶片中，根据晶片生长的条件，在晶片的主面内，有时产生特异部分，该特异部分产生与其以外的部分的载流子浓度的差异，这被称为一个方面(facet，特征)。在作为掺杂物使用氮的情况下，该特异部分与其周边部分相比载流子浓度变高。因此，在该特异部分与其周边部分的边界部分，产生大的载流子浓度梯度。
当在这样的SiC单晶晶片上层积SiC外延膜时，在特异部分的边界附近，产生由SiC外延膜与SiC单晶晶片的晶格常数差引起的复杂的应力。实际上使用具有这样的特异区域的SiC单晶晶片来进行外延生长的结果，可以确认为在周边部产生位错列的可能性更高。
因此，优选使用不具有特异区域与其以外的区域的载流子浓度的差大于50％的特异区域的SiC单晶晶片。
一般而言，SiC单晶晶片为了减小电阻而掺杂高浓度的氮，另一方面，根据反向耐压的设计上的要求，在SiC外延膜掺杂低浓度的氮。因此，认为在外延层施加压缩应力。为了缓和由这样的载流子浓度差引起的应力，在外延SiC单晶衬底中，希望取得减小载流子浓度变化的对策。特别地，优选设置如下的缓冲区域，该缓冲区域在SiC外延膜内深度方向的任意位置的0.5μm时载流子浓度变化率为80％以下。
本实施方式的外延SiC单晶衬底及其制造方法，优选用于例如功率晶体管、逆变器这样的被称为所谓功率器件的领域的半导体器件及发光二极管等半导体发光元件、以及他们的制造方法。
以下，利用实施例对本发明进行更详细的说明。
(实施例1)
作为4H型的SiC单晶晶片，准备了将c面((0001)面)向<11-20>方向倾斜8°得到的Si面作为主面、直径为2英寸(50mm)的晶片。该晶片的厚度为350μm，晶片整体向与SiC外延膜相接的一侧翘曲为凸状。翘曲量以Warp的测量值为5μm。
接着，作为前处理对SiC单晶晶片进行了有机溶剂洗净、酸及碱洗净以及充分地水洗。
外延膜向SiC单晶晶片的生长，使用高频感应加热方式的横式CVD(Chemical Vapor Deposition：化学气相沉淀)装置来进行。使用了SiC单晶晶片水平地配置在承载盘上面、与对向的顶部件一起加热的热壁方式的装置。
在将SiC单晶晶片水平地配置在承载盘上之后，在进行了真空排气后导入氢气体，调整为200mbar的减压环境。然后，升温至1620℃，进行了厚度10μm的SiC外延膜的生长。
使用氢作为载流子气体，使用SiH4和C3H6的混合气体作为原料气体，供给了N2作为掺杂物。将生长速度设为了5μm/h，将载流子浓度设为了1×1016cm-3。
如此一来，制造出实施例1的外延SiC单晶衬底。
关于实施例1的外延SiC单晶衬底，为了测量由epi/sub界面附近的基底面位错(BPD)的伸张引起的贯通刃状位错列(TED列)的位错列密度，以510℃的溶融KOH进行5分钟的蚀刻，然后在光学显微镜下观察外延膜，由此对贯通刃状位错列的长度和数量进行计数。
图11中示出将贯通刃状位错列的位错列列数的产生数设为频度(纵轴)、将贯通刃状位错列的长度设为横轴的柱状图及度数分布表。
如图11所示，贯通刃状位错列，最大长度的位错列为1mm以下，外延膜中的位错列密度为2.0列/cm2。
(比较例1)
作为4H-SiC的SiC单晶晶片，准备了将c面((0001)面)向<11-20>方向倾斜8°而得到的Si面作为主面、直径为3英寸(76mm)的晶片。该晶片的厚度为350μm，晶片整体向与SiC外延膜相接的一侧翘曲为凹状。翘曲量以Warp的测量值为15μm。
除了使用该SiC单晶晶片以外，通过与上述实施例1同样地进行外延膜的形成，从而制造出比较例1的外延SiC单晶衬底。
关于比较例1的外延SiC单晶衬底，与实施例1的情况同样地对贯通刃状位错列的长度和数量进行计数。
图12中示出将贯通刃状位错列的位错列列数的产生数设为频度(纵轴)、将贯通刃状位错列的长度设为横轴的柱状图及度数分布表。
如图12所示，外延膜中的贯通刃状位错列的位错密度为27.0列/cm2。此外，贯通刃状位错列产生了较多的长度1mm以上的位错列。
(实验例1)
以研究SiC单晶晶片的厚度对贯通刃状位错列的位错列密度的影响为目的，对厚度不同的多个晶片进行了比较。
作为4H-SiC的SiC单晶晶片，准备了将c面((0001)面)向<11-20>方向倾斜8°而得到的Si面作为主面、直径为3英寸(76mm)、厚度为280～370μm的晶片。使用晶片整体向与SiC外延膜相接的一侧翘曲为凹状的晶片。翘曲量以Warp的测量值为15μm。
除了使用了上述的SiC单晶晶片以外，通过与上述实施例1同样地进行外延膜的形成，从而制造出外延SiC单晶衬底。
关于得到的外延SiC单晶衬底，与实施例1的情况同样地对贯通刃状位错列的位错列密度进行了测量。位错列的密度的测定中，将沿晶片的直径方向穿过晶片的中心的宽度4mm的带状区域作为测定区域。
图13中示出晶片的厚度与位错列的密度的关系。
如图13所示，可知当晶片的厚度为约350μm以上时，位错列的密度为10列/cm2以下。
(实验例2)
以研究SiC单晶晶片的翘曲量对贯通刃状位错列的位错列密度的影响为目的，对翘曲量(Warp)不同的多个晶片进行了比较。
作为4H-SiC的SiC单晶晶片，准备了将c面((0001)面)向<11-20>方向倾斜8°而得到的Si面作为主面、直径为3英寸(76mm)、厚度为350μm的晶片。使用了晶片整体向与SiC外延膜相接的一侧翘曲为凸状的晶片。晶片的翘曲量以Warp的测量值为6～27μm。
除了使用了上述的SiC单晶晶片以外，通过与上述实施例1同样地进行外延膜的形成，从而制造出外延SiC单晶衬底。
关于得到的外延SiC单晶衬底，与实施例1的情况同样地对贯通刃状位错列的位错列密度进行测量。位错列的密度的测定中，将沿晶片的直径方向穿过晶片的中心的宽度4mm的带状的区域作为测定区域。
图14中示出晶片的翘曲量与位错列密度的关系。
如图14所示，可知当晶片的翘曲量为约10μm以下时，位错列的密度为10列/cm2以下。
(实验例3)
以研究在外延生长工序中变换为贯通刃状位错的失配位错的比例为目的，进行了实验。
作为4H-SiC的SiC单晶晶片，准备了将c面((0001)面)向<11-20>方向倾斜8°而得到的Si面作为主面、直径为3英寸(76mm)的晶片。该晶片的厚度为350μm，使用向与SiC外延膜相接的一侧翘曲为凸状的晶片。翘曲量以Warp的测量值为15μm。除了使用了该SiC单晶晶片以外，通过与上述实施例1同样地进行外延膜的形成，从而制造出实验例3的外延SiC单晶衬底。
在外延生长结束后，以研究失配位错的密度为目的，进行了反射X射线物相的测定。在该测定的情况下，能够将变换为贯通刃状位错的失配位错以及没有变换为贯通刃状位错的失配位错这两方作为相同线状的图像进行观察，能够观察所有的失配位错。
接着，以与实施例1相同的方法对实施例3的外延SiC单晶衬底实施了KOH蚀刻。然后，与实施例1同样地进行了光学显微镜观察。通过该测定，能够仅将变换为贯通刃状位错的失配位错作为位错列进行观察。
图15中示出外延膜的中央附近的反射X射线物相的照片。此外，图16中示出同一位置的KOH蚀刻后的表面照片，图17中示出图16的放大照片。在该图17中示出了贯通刃状位错列。
根据图15和图16所示的结果，在本实验例的外延生长条件下，在反射X射线物相照片中观察到的产生的失配位错为61列，在KOH蚀刻后表面照片中观察到的贯通刃状位错列为14列。也即是，约23％的失配位错转换为贯通刃状位错，成为位错列。关于晶片面内的各个位置，实施了同样的评测后，可知失配位错伴随贯通刃状位错列的比例为约10～30％。此外，也可知失配位错的密度越高，则贯通刃状位错列密度也越高。
(实施例4)
以研究晶片面内的失配位错的分布为目的，进行了实验。
作为4H-SiC的SiC单晶晶片，准备了将c面((0001)面)向<11-20>方向倾斜8°而得到的Si面作为主面、直径为2英寸(50mm)的晶片。该晶片的厚度为350μm，使用晶片整体向与SiC外延膜相接的一侧翘曲为凸状的晶片。翘曲量以Warp的测量值为25μm。
在外延生长前，测定了SiC单晶晶片的载流子浓度分布。在使用的晶片的主面内存在载流子浓度高的区域，该晶片面内的载流子浓度差为60％。除了使用了这样的SiC单晶晶片以外，通过与上述实验例1同样地进行外延膜的形成，从而制造出实验例4的外延SiC单晶衬底。
在外延生长结束后，以研究失配位错的密度为目的，进行了反射X射线物相的测定。通过该测定，利用反射X线射线物相测定，在存在失配位错的情况下，能够对其进行观察。
图18中示出外延SiC单晶衬底的SiC外延膜整个面的反射X射线物相的照片。在以虚线包围的区域内观察到产生较多失配位错。此外，图19中示出SiC单晶晶片的偏光透射图像和载流子浓度的测定结果。在SiC单晶晶片中，由于载流子浓度的高低，光的透过率不同，所以可见颜色不同。在图19的晶片透射图像内，浓色的区域是载流子浓度高的特异区域。根据图18和图19所示的结果，可知：在本实验例的外延生长条件下，在反射X射线物相照片中观察到的产生的失配位错集中在载流子浓度高的特异区域内(载流子浓度：9.8×1018cm-3)。
该特异区域中的失配位错列数为50列/cm2。根据实验例3的结果，推定为这些失配位错的约10～30％伴随着贯通刃状位错。即，在该晶片的载流子浓度特异区域内，认为贯通刃状位错列产生了5～15列/cm2左右。
另一方面，在没有载流子浓度特异区域的晶片、或晶片面内的载流子浓度差为10％左右的晶片中，没有失配位错集中产生的区域，该密度大概为0列/cm2。因此，关于由失配位错引起的贯通刃状位错列，也可以说其密度也大概为0列/cm2。
根据这些结果，在载流子浓度特异区域与其以外的区域的载流子浓度差为50％以下的情况下，能够预测为能够形成贯通刃状位错列的密度为10列/cm2以下的晶片。
(实验例5)
以研究由使生长方向的氮浓度变化的程度引起的失配位错的密度变化为目的，进行了实验。
作为4H-SiC的SiC单晶晶片，准备了将c面((0001)面)向<11-20>方向倾斜8°而得到的Si面作为主面、直径为3英寸(76mm)的晶片。该晶片的厚度为250μm，使用晶片整体向与SiC外延膜相接的一侧翘曲为凹状的晶片。翘曲量以Warp的测量值为20μm。
在该SiC单晶晶片上，载流子浓度从1×1018cm-3变化到1×1016cm-3，并且形成了抑制为0.5μm时的80％的载流子浓度的变化率的第一层(SiC外延膜的缓冲区域)，然后形成了10μm载流子浓度1×1016cm-3的第二层(SiC外延膜)。除了形成了这样的缓冲区域以外，通过与上述实验例1同样地进行外延膜的形成，从而制造出实验例5的外延SiC单晶衬底。
在外延生长结束后，与实验例4的情况同样地确认了有无失配位错。从图20中示出的反射X射线物相的照片可知，没有观察到失配位错。因此，关于由失配位错引起的贯通刃状位错列，可以说其密度大概为0列/cm2。
另一方面，在SiC单晶晶片上，在直接形成了10μm载流子浓度1×1016cm-3的SiC外延膜的外延SiC单晶衬底中，发生了失配位错。作为典型的例子，产生实验例3的图15中示出那样的失配位错，使得贯通刃状位错列为10列/cm2以上。此时，载流子浓度从衬底的1018cm-3急剧变化为SiC外延膜的1×1016cm-3，可以说其变化率为100％。
根据这些结果，可知优选载流子浓度的变化尽量缓和了的一方。但是，若过于缓和，则膜厚会增加，所以会导致器件特性中的电阻值增加。在本实施例中，研究了尽可能地对膜厚的增加进行了抑制的载流子浓度的变化率，示出了若0.5μm时为80％及少于80％(小于等于80％)，则能够抑制失配位错的产生。根据这些，可以说通过设置这样的载流子浓度变化层，从而能够形成贯通刃状位错列的密度为10列/cm2以下的晶片。
工业上的实用性
提供一种减少了SiC外延膜中的贯通刃状位错列的外延SiC单晶衬底以及外延SiC单晶衬底的制造方法。
本申请基于在日本2007年9月12日提出的特愿2007-236661号和2008年8月20日提出的特愿2008-211757主张优先权，在此引起其内容。

Claims (27)

1.一种外延SiC单晶衬底，其特征在于，包括：将c面或以大于0度且小于10度的倾斜角度使c面倾斜得到的面作为主面的SiC单晶晶片；和形成在所述SiC单晶晶片的所述主面上的SiC外延膜，
形成于所述SiC外延膜的贯通刃状位错列的位错列密度为10列/cm2以下。
2.根据权利要求1所述的外延SiC单晶衬底，其特征在于，
所述SiC单晶晶片的主面，相对于c面向<11-22>方向以大于0度且小于10度的倾斜角度倾斜。
3.根据权利要求1所述的外延SiC单晶衬底，其特征在于，
所述贯通刃状位错列是由所述SiC单晶晶片和所述SiC外延膜的界面附近的基底面位错的伸张而引起的。
4.根据权利要求1所述的外延SiC单晶衬底，其特征在于，
贯通刃状位错列的长度为1mm以下。
5.根据权利要求1所述的外延SiC单晶衬底，其特征在于，
所述SiC单晶晶片中的所述c面的结晶弯曲朝向所述主面为凸状。
6.根据权利要求5所述的外延SiC单晶衬底，其特征在于，
所述SiC单晶晶片中的所述c面的结晶弯曲的曲率半径具有相对于所述主面连续且一样为凸的值，该曲率半径值处于10m以上且1000m以下的范围。
7.根据权利要求1所述的外延SiC单晶衬底，其特征在于，
所述SiC单晶晶片朝向与SiC外延膜相接的一侧呈凸状弯曲。
8.根据权利要求7所述的外延SiC单晶衬底，其特征在于，
所述SiC单晶晶片朝向与SiC外延膜相接的一侧的弯曲，具有连续且一样凸的形状，该弯曲的值为每所述SiC单晶晶片的直径76mm处于0.1μm以上且10μm以下的范围。
9.根据权利要求1所述的外延SiC单晶衬底，其特征在于，
所述SiC单晶晶片具有载流子浓度的特异区域和其以外的区域，特异区域与其以外的区域的载流子浓度的绝对值的差为50％以下。
10.根据权利要求1所述的外延SiC单晶衬底，其特征在于，
在所述SiC外延膜与所述SiC单晶晶片之间形成有缓冲区域，所述缓冲区域被构成为缓冲区域中包含的载流子浓度向所述SiC单晶晶片侧渐渐增加，所述载流子浓度的变化率每深度方向0.5μm为80％以下。
11.根据权利要求1所述的外延SiC单晶衬底，其特征在于，
所述SiC单晶晶片的厚度为350mm以上。
12.根据权利要求3所述的外延SiC单晶衬底，其特征在于，
所述贯通刃状位错列相对于所述基底面位错的比例为50％以下。
13.一种半导体器件，其特征在于，具备权利要求1所述的外延SiC单晶衬底。
14.一种外延SiC单晶衬底的制造方法，所述外延SiC单晶衬底在SiC单晶晶片的所述主面上外延生长有SiC外延膜，该制造方法包括：
准备将c面作为主面、或将c面以大于0度且小于10度的倾斜角度倾斜的面作为主面的SiC单晶晶片的工序；
调整外延生长时的SiC单晶晶片的温度分布，使得从晶片中央部向晶片外周部具有正的温度分布，并将外延生长时的晶片中央部与晶片外周部的温度差调整为0.1℃以上且100℃以下，在SiC单晶晶片的主面上使SiC外延膜外延生长的工序；以及
得到贯通刃状位错列的位错列密度为10列/cm2以下的外延SiC单晶衬底的工序。
15.根据权利要求14所述的外延SiC单晶衬底的制造方法，其特征在于，
所述SiC单晶晶片的主面，相对于c面向<11-22>方向以大于0度小于10度的倾斜角度倾斜。
16.根据权利要求14所述的外延SiC单晶衬底的制造方法，其特征在于，
作为外延生长时的载流子气体使用氢，所述氢流量为75slm以下。
17.根据权利要求14所述的外延SiC单晶衬底的制造方法，其特征在于，
外延生长时的温度为1600℃以上，SiC外延膜的生长速度为5μm/h以上，外延生长时的压力为300Torr以下。
18.根据权利要求14所述的外延SiC单晶衬底的制造方法，其特征在于，
使用所述c面的结晶弯曲朝向所述主面为凸状的SiC单晶晶片。
19.根据权利要求18所述的外延SiC单晶衬底的制造方法，其特征在于，
所述SiC单晶晶片中的所述c面的结晶弯曲的曲率半径具有相对于所述主面连续且一样为凸的值，该曲率半径值处于10m且以上1000m以下的范围。
20.根据权利要求14所述的外延SiC单晶衬底的制造方法，其特征在于，
使用朝向与SiC外延膜相接的一侧呈凸状弯曲的SiC单晶晶片。
21.根据权利要求20所述的外延SiC单晶衬底的制造方法，其特征在于，
所述SiC单晶晶片朝向与SiC外延膜相接的一侧的弯曲，具有连续且一样凸的形状，该弯曲的大小的值为每所述SiC单晶晶片的直径76mm处于0.1μm且以上10μm以下的范围。
22.根据权利要求14所述的外延SiC单晶衬底的制造方法，其特征在于，
作为所述SiC单晶晶片，使用载流子浓度的特异区域与其以外的区域的载流子浓度的绝对值的差为50％以下的SiC单晶晶片。
23.根据权利要求14所述的外延SiC单晶衬底的制造方法，其特征在于，
包括在形成所述SiC外延膜之前在所述SiC单晶晶片上形成缓冲区域的工序，
所述缓冲区域被构成为该缓冲区域中包含的载流子浓度向所述SiC单晶晶片侧渐渐增加，所述载流子浓度的变化率每深度方向0.5μm为80％以下。
24.根据权利要求14所述的外延SiC单晶衬底的制造方法，其特征在于，
所述SiC单晶晶片的厚度为350μm以上。
25.根据权利要求14所述的外延SiC单晶衬底的制造方法，其特征在于，
所述贯通刃状位错列相对于所述基底面位错的比例为50％以下。
26.根据权利要求14所述的外延SiC单晶衬底的制造方法，其特征在于，
在形成所述SiC外延膜时，使用行星式的结晶生长装置。
27.一种半导体器件的制造方法，其特征在于，使用由权利要求14所述的制造方法制造的外延SiC单晶衬底。
CN200880106397.5A 2007-09-12 2008-09-12 外延SiC单晶衬底及外延SiC单晶衬底的制造方法 Active CN101802273B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007236661 2007-09-12
JP236661/2007 2007-09-12
JP211757/2008 2008-08-20
JP2008211757 2008-08-20
PCT/JP2008/066571 WO2009035095A1 (ja) 2007-09-12 2008-09-12 エピタキシャルＳｉＣ単結晶基板及びエピタキシャルＳｉＣ単結晶基板の製造方法

Publications (2)

Publication Number Publication Date
CN101802273A true CN101802273A (zh) 2010-08-11
CN101802273B CN101802273B (zh) 2013-04-17

Family

ID=40452101

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880106397.5A Active CN101802273B (zh) 2007-09-12 2008-09-12 外延SiC单晶衬底及外延SiC单晶衬底的制造方法

Country Status (7)

Country Link
US (2) US8293623B2 (zh)
EP (1) EP2196566A4 (zh)
JP (1) JP5273741B2 (zh)
KR (1) KR101287787B1 (zh)
CN (1) CN101802273B (zh)
TW (1) TWI408262B (zh)
WO (1) WO2009035095A1 (zh)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103635615A (zh) * 2011-05-16 2014-03-12 株式会社电装 碳化硅单晶、碳化硅晶片和半导体器件
CN104024492A (zh) * 2011-12-02 2014-09-03 株式会社电装 SiC单晶、SiC晶片以及半导体器件
CN104718601A (zh) * 2013-03-15 2015-06-17 道康宁公司 具有SiC外延膜的SiC衬底
CN105264644A (zh) * 2013-05-31 2016-01-20 三垦电气株式会社 硅系基板、半导体装置及半导体装置的制造方法
CN105658847A (zh) * 2014-02-28 2016-06-08 新日铁住金株式会社 外延碳化硅晶片的制造方法
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
CN107923858A (zh) * 2015-09-03 2018-04-17 信越半导体株式会社 单晶晶圆的表内判断方法
CN108138360A (zh) * 2015-10-07 2018-06-08 住友电气工业株式会社 碳化硅外延基板及用于制造碳化硅半导体装置的方法
US10002760B2 (en) 2014-07-29 2018-06-19 Dow Silicones Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
CN108463871A (zh) * 2016-02-10 2018-08-28 住友电气工业株式会社 碳化硅外延衬底及制造碳化硅半导体器件的方法
CN108463581A (zh) * 2016-02-15 2018-08-28 住友电气工业株式会社 碳化硅外延基板和制造碳化硅半导体装置的方法
CN109155239A (zh) * 2016-05-20 2019-01-04 三菱电机株式会社 碳化硅外延基板及碳化硅半导体装置
CN109844186A (zh) * 2017-09-08 2019-06-04 住友电气工业株式会社 碳化硅外延基板和制造碳化硅半导体器件的方法
CN109957838A (zh) * 2017-12-22 2019-07-02 昭和电工株式会社 SiC锭的制造方法
CN110709963A (zh) * 2017-06-28 2020-01-17 昭和电工株式会社 SiC外延晶片及其制造方法
CN111063730A (zh) * 2018-10-16 2020-04-24 昭和电工株式会社 SiC基板、SiC外延晶片及其制造方法
CN112626618A (zh) * 2019-09-24 2021-04-09 一般财团法人电力中央研究所 碳化硅单晶晶片及碳化硅单晶锭的制造方法
CN113604883A (zh) * 2021-08-09 2021-11-05 北京天科合达半导体股份有限公司 一种高结晶质量碳化硅单晶片及其制备方法
CN117238758A (zh) * 2023-11-14 2023-12-15 深圳天狼芯半导体有限公司 一种通过牺牲氧化NANO-P掺杂EPI钝化SiC MOS界面缺陷方法

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI408262B (zh) 2007-09-12 2013-09-11 Showa Denko Kk 磊晶ＳｉＣ單晶基板及磊晶ＳｉＣ單晶基板之製造方法
JP5171571B2 (ja) * 2008-11-26 2013-03-27 株式会社ブリヂストン 炭化珪素単結晶の製造方法
JP2010184833A (ja) * 2009-02-12 2010-08-26 Denso Corp 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ
JP5398492B2 (ja) * 2009-11-27 2014-01-29 昭和電工株式会社 炭化珪素単結晶の製造方法
JP4887418B2 (ja) * 2009-12-14 2012-02-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP5304712B2 (ja) * 2010-04-07 2013-10-02 新日鐵住金株式会社 炭化珪素単結晶ウェハ
JP5343984B2 (ja) * 2011-01-17 2013-11-13 株式会社デンソー 化合物半導体基板およびその製造方法
US9994936B2 (en) * 2011-08-15 2018-06-12 Alta Devices, Inc. Off-axis epitaxial lift off process
JP5961357B2 (ja) * 2011-09-09 2016-08-02 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
US20130095294A1 (en) * 2011-10-17 2013-04-18 Sumitomo Electric Industries, Ltd. Silicon carbide ingot and silicon carbide substrate, and method of manufacturing the same
JP5076020B2 (ja) * 2011-10-25 2012-11-21 昭和電工株式会社 ＳｉＣエピタキシャルウェハ
KR101971597B1 (ko) 2011-10-26 2019-04-24 엘지이노텍 주식회사 웨이퍼 및 박막 제조 방법
US9644288B2 (en) 2011-11-23 2017-05-09 University Of South Carolina Pretreatment method for reduction and/or elimination of basal plane dislocations close to epilayer/substrate interface in growth of SiC epitaxial films
US8900979B2 (en) 2011-11-23 2014-12-02 University Of South Carolina Pretreatment method for reduction and/or elimination of basal plane dislocations close to epilayer/substrate interface in growth of SiC epitaxial films
US8912550B2 (en) * 2011-12-22 2014-12-16 Sumitomo Electric Industries, Ltd. Dislocations in SiC semiconductor substrate
JP6106932B2 (ja) * 2012-03-19 2017-04-05 株式会社リコー １３族窒化物結晶、及び１３族窒化物結晶基板
US20140054609A1 (en) * 2012-08-26 2014-02-27 Cree, Inc. Large high-quality epitaxial wafers
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
JP6116866B2 (ja) 2012-11-19 2017-04-19 株式会社豊田中央研究所 ＳｉＣ単結晶成長用種結晶、及びＳｉＣ単結晶の製造方法
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
JP5857986B2 (ja) * 2013-02-20 2016-02-10 株式会社デンソー 炭化珪素単結晶および炭化珪素単結晶の製造方法
KR102098297B1 (ko) * 2013-05-24 2020-04-07 엘지이노텍 주식회사 에피택셜 웨이퍼
KR102165614B1 (ko) * 2013-06-28 2020-10-14 엘지이노텍 주식회사 에피택셜 웨이퍼
JP6136772B2 (ja) * 2013-08-30 2017-05-31 株式会社デンソー 炭化珪素単結晶の製造方法
JP6060863B2 (ja) * 2013-09-13 2017-01-18 トヨタ自動車株式会社 ＳｉＣ単結晶及びその製造方法
JP6489191B2 (ja) * 2013-09-25 2019-03-27 住友電気工業株式会社 炭化珪素半導体基板
GB2534357B (en) * 2015-01-14 2020-02-19 Anvil Semiconductors Ltd Wafer bow reduction
KR102136000B1 (ko) 2015-02-18 2020-07-20 쇼와 덴코 가부시키가이샤 에피택셜 탄화 규소 단결정 웨이퍼의 제조 방법 및 에피택셜 탄화 규소 단결정 웨이퍼
JP2016166112A (ja) * 2015-03-10 2016-09-15 株式会社東芝 半導体基板及び半導体装置
WO2017018533A1 (ja) * 2015-07-29 2017-02-02 新日鐵住金株式会社 エピタキシャル炭化珪素単結晶ウェハの製造方法
WO2017047244A1 (ja) * 2015-09-14 2017-03-23 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法および炭化珪素エピタキシャル成長装置
JP6061060B1 (ja) * 2015-10-07 2017-01-18 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6969628B2 (ja) * 2016-02-15 2021-11-24 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN109791879B (zh) * 2016-10-04 2023-07-25 住友电气工业株式会社 碳化硅外延衬底和制造碳化硅半导体器件的方法
KR102565964B1 (ko) * 2016-12-02 2023-08-09 주식회사 엘엑스세미콘 에피택셜 웨이퍼 및 그 제조 방법
JP6971144B2 (ja) * 2017-12-25 2021-11-24 昭和電工株式会社 台座、ＳｉＣ単結晶の製造装置および製造方法
JP2020026376A (ja) * 2018-08-13 2020-02-20 昭和電工株式会社 ＳｉＣ単結晶、ＳｉＣインゴットの製造方法及びＳｉＣウェハの製造方法
JP7190841B2 (ja) 2018-08-13 2022-12-16 昭和電工株式会社 ＳｉＣインゴットの製造方法及びＳｉＣウェハの製造方法
JP7117938B2 (ja) * 2018-08-13 2022-08-15 昭和電工株式会社 ＳｉＣ単結晶の評価方法及びＳｉＣウェハの製造方法
JP7170460B2 (ja) * 2018-08-13 2022-11-14 昭和電工株式会社 ＳｉＣ単結晶の評価方法、及び品質検査方法
KR102610826B1 (ko) * 2018-08-14 2023-12-07 주식회사 엘엑스세미콘 에피택셜 웨이퍼 및 그 제조 방법
JP7129889B2 (ja) * 2018-11-09 2022-09-02 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
CN112420803A (zh) * 2019-08-23 2021-02-26 比亚迪股份有限公司 碳化硅衬底及其制备方法和半导体器件
WO2021153351A1 (ja) * 2020-01-29 2021-08-05 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN114540954B (zh) * 2020-11-25 2022-12-09 北京天科合达半导体股份有限公司 碳化硅单晶片、晶体及制备方法、半导体器件
JP7132454B1 (ja) * 2022-05-31 2022-09-06 昭和電工株式会社 ＳｉＣ基板及びＳｉＣエピタキシャルウェハ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6773504B2 (en) * 2001-04-12 2004-08-10 Sumitomo Electric Industries, Ltd. Oxygen doping method to gallium nitride single crystal substrate and oxygen-doped N-type gallium nitride freestanding single crystal substrate
ATE546569T1 (de) * 2002-03-19 2012-03-15 Central Res Inst Elect Verfahren zur herstellung von sic-kristall
US7601441B2 (en) 2002-06-24 2009-10-13 Cree, Inc. One hundred millimeter high purity semi-insulating single crystal silicon carbide wafer
US20070290211A1 (en) 2004-03-26 2007-12-20 The Kansai Electric Power Co., Inc. Bipolar Semiconductor Device and Process for Producing the Same
EP1619276B1 (en) * 2004-07-19 2017-01-11 Norstel AB Homoepitaxial growth of SiC on low off-axis SiC wafers
JP2006321707A (ja) * 2005-04-22 2006-11-30 Bridgestone Corp 炭化ケイ素単結晶ウェハ及びその製造方法
JP2007131504A (ja) 2005-11-14 2007-05-31 Shikusuon:Kk ＳｉＣエピタキシャルウエーハおよびそれを用いた半導体デバイス
US7816217B2 (en) * 2005-12-22 2010-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-step epitaxial process for depositing Si/SiGe
JP2007236661A (ja) 2006-03-09 2007-09-20 Samii Kk 遊技機
JP4946202B2 (ja) 2006-06-26 2012-06-06 日立金属株式会社 炭化珪素半導体エピタキシャル基板の製造方法。
JP4842094B2 (ja) 2006-11-02 2011-12-21 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
JP5034772B2 (ja) 2007-01-29 2012-09-26 セイコーエプソン株式会社 温度補償圧電発振器
TWI408262B (zh) 2007-09-12 2013-09-11 Showa Denko Kk 磊晶ＳｉＣ單晶基板及磊晶ＳｉＣ單晶基板之製造方法
US8101500B2 (en) * 2007-09-27 2012-01-24 Fairchild Semiconductor Corporation Semiconductor device with (110)-oriented silicon
US20100117118A1 (en) * 2008-08-07 2010-05-13 Dabiran Amir M High electron mobility heterojunction device

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103635615B (zh) * 2011-05-16 2016-06-01 株式会社电装 碳化硅单晶、碳化硅晶片和半导体器件
CN103635615A (zh) * 2011-05-16 2014-03-12 株式会社电装 碳化硅单晶、碳化硅晶片和半导体器件
CN104024492A (zh) * 2011-12-02 2014-09-03 株式会社电装 SiC单晶、SiC晶片以及半导体器件
CN104024492B (zh) * 2011-12-02 2017-11-14 株式会社电装 SiC单晶、SiC晶片以及半导体器件
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
CN104718601B (zh) * 2013-03-15 2017-04-26 道康宁公司 具有SiC外延膜的4H‑SiC外延晶片的制造方法
CN104718601A (zh) * 2013-03-15 2015-06-17 道康宁公司 具有SiC外延膜的SiC衬底
CN105264644A (zh) * 2013-05-31 2016-01-20 三垦电气株式会社 硅系基板、半导体装置及半导体装置的制造方法
US9966259B2 (en) 2013-05-31 2018-05-08 Shanken Electric Co., Ltd. Silicon-based substrate, semiconductor device, and method for manufacturing semiconductor device
CN105658847A (zh) * 2014-02-28 2016-06-08 新日铁住金株式会社 外延碳化硅晶片的制造方法
CN105658847B (zh) * 2014-02-28 2018-08-10 昭和电工株式会社 外延碳化硅晶片的制造方法
US10002760B2 (en) 2014-07-29 2018-06-19 Dow Silicones Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
CN107923858B (zh) * 2015-09-03 2020-09-08 信越半导体株式会社 单晶晶圆的表内判断方法
CN107923858A (zh) * 2015-09-03 2018-04-17 信越半导体株式会社 单晶晶圆的表内判断方法
CN108138360A (zh) * 2015-10-07 2018-06-08 住友电气工业株式会社 碳化硅外延基板及用于制造碳化硅半导体装置的方法
CN108463871A (zh) * 2016-02-10 2018-08-28 住友电气工业株式会社 碳化硅外延衬底及制造碳化硅半导体器件的方法
CN108463581A (zh) * 2016-02-15 2018-08-28 住友电气工业株式会社 碳化硅外延基板和制造碳化硅半导体装置的方法
US11530491B2 (en) 2016-02-15 2022-12-20 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
CN108463581B (zh) * 2016-02-15 2021-04-09 住友电气工业株式会社 碳化硅外延基板和制造碳化硅半导体装置的方法
US11053607B2 (en) 2016-02-15 2021-07-06 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
CN109155239A (zh) * 2016-05-20 2019-01-04 三菱电机株式会社 碳化硅外延基板及碳化硅半导体装置
CN110709963A (zh) * 2017-06-28 2020-01-17 昭和电工株式会社 SiC外延晶片及其制造方法
CN110709963B (zh) * 2017-06-28 2023-06-23 株式会社力森诺科 SiC外延晶片及其制造方法
CN109844186B (zh) * 2017-09-08 2020-02-21 住友电气工业株式会社 碳化硅外延基板和制造碳化硅半导体器件的方法
CN109844186A (zh) * 2017-09-08 2019-06-04 住友电气工业株式会社 碳化硅外延基板和制造碳化硅半导体器件的方法
CN109957838A (zh) * 2017-12-22 2019-07-02 昭和电工株式会社 SiC锭的制造方法
US10837123B2 (en) 2017-12-22 2020-11-17 Showa Denko K.K. Method of manufacturing SiC ingot
CN109957838B (zh) * 2017-12-22 2021-06-18 昭和电工株式会社 SiC锭的制造方法
CN111063730A (zh) * 2018-10-16 2020-04-24 昭和电工株式会社 SiC基板、SiC外延晶片及其制造方法
CN111063730B (zh) * 2018-10-16 2023-10-03 株式会社力森诺科 SiC基板、SiC外延晶片及其制造方法
CN112626618A (zh) * 2019-09-24 2021-04-09 一般财团法人电力中央研究所 碳化硅单晶晶片及碳化硅单晶锭的制造方法
CN113604883A (zh) * 2021-08-09 2021-11-05 北京天科合达半导体股份有限公司 一种高结晶质量碳化硅单晶片及其制备方法
CN117238758A (zh) * 2023-11-14 2023-12-15 深圳天狼芯半导体有限公司 一种通过牺牲氧化NANO-P掺杂EPI钝化SiC MOS界面缺陷方法

Also Published As

Publication number Publication date
TW200932966A (en) 2009-08-01
KR20100050562A (ko) 2010-05-13
WO2009035095A1 (ja) 2009-03-19
CN101802273B (zh) 2013-04-17
JPWO2009035095A1 (ja) 2010-12-24
US8716718B2 (en) 2014-05-06
US8293623B2 (en) 2012-10-23
JP5273741B2 (ja) 2013-08-28
EP2196566A4 (en) 2011-11-30
KR101287787B1 (ko) 2013-07-18
US20130009170A1 (en) 2013-01-10
EP2196566A1 (en) 2010-06-16
TWI408262B (zh) 2013-09-11
US20110006309A1 (en) 2011-01-13

Similar Documents

Publication Publication Date Title
CN101802273B (zh) 外延SiC单晶衬底及外延SiC单晶衬底的制造方法
CN110192266B (zh) SiC外延晶片及其制造方法
US8591651B2 (en) Epitaxial growth on low degree off-axis silicon carbide substrates and semiconductor devices made thereby
JP6012841B2 (ja) ＳｉＣエピタキシャルウエハの製造方法
CN102337587A (zh) SiC单晶的生长方法和由该方法生长的SiC单晶
CN102576666A (zh) SiC外延晶片及其制造方法
CN107407007B (zh) SiC外延晶片、SiC外延晶片的制造方法
EP3171392A1 (en) Method for producing epitaxial silicon carbide wafers
CN108369901B (zh) SiC外延晶片的制造方法
WO2012101968A1 (ja) シリコンエピタキシャルウェーハの製造方法
WO2011090040A1 (ja) エピタキシャル結晶基板の製造方法
CN110088363B (zh) SiC锭的制造方法
US20220403552A1 (en) Reduced optical absorption for silicon carbide crystalline materials
Fukada et al. Depth Profile of Doping Concentration in Thick (> 100 μm) and Low-Doped (< 4× 1014 cm-3) 4H-SiC Epilayers
EP4064326A1 (en) Silicon carbide epitaxial substrate and method for manufacturing same
US20220020585A1 (en) Silicon epitaxial wafer production method and silicon epitaxial wafer
Hallin et al. Homoepitaxial growth on 4H-SiC Substrates by Chemical Vapor Deposition

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Co-patentee after: National Research and Development Corporation Industrial Technology Comprehensive Research Institute

Patentee after: SHOWA DENKO Kabushiki Kaisha

Co-patentee after: CENTRAL Research Institute ELECT

Address before: Tokyo, Japan

Co-patentee before: NATIONAL INSTITUTE OF ADVANCED INDUSTRIAL SCIENCE AND TECHNOLOGY

Patentee before: SHOWA DENKO Kabushiki Kaisha

Co-patentee before: CENTRAL Research Institute OF ELECTRIC POWER INDUSTRY

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20181221

Address after: Tokyo, Japan

Co-patentee after: CENTRAL Research Institute ELECT

Patentee after: SHOWA DENKO Kabushiki Kaisha

Address before: Tokyo, Japan

Co-patentee before: National Research and Development Corporation Industrial Technology Comprehensive Research Institute

Patentee before: SHOWA DENKO Kabushiki Kaisha

Co-patentee before: CENTRAL Research Institute ELECT

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190724

Address after: Tokyo, Japan

Patentee after: SHOWA DENKO Kabushiki Kaisha

Address before: Tokyo, Japan

Co-patentee before: CENTRAL Research Institute ELECT

Patentee before: SHOWA DENKO Kabushiki Kaisha

TR01 Transfer of patent right
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Lishennoco Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Showa electrical materials Co.,Ltd.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20230519

Address after: Tokyo, Japan

Patentee after: Showa electrical materials Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: SHOWA DENKO Kabushiki Kaisha

TR01 Transfer of patent right