CN108463581B - 碳化硅外延基板和制造碳化硅半导体装置的方法 - Google Patents

碳化硅外延基板和制造碳化硅半导体装置的方法 Download PDF

Info

Publication number
CN108463581B
CN108463581B CN201680078826.7A CN201680078826A CN108463581B CN 108463581 B CN108463581 B CN 108463581B CN 201680078826 A CN201680078826 A CN 201680078826A CN 108463581 B CN108463581 B CN 108463581B
Authority
CN
China
Prior art keywords
silicon carbide
central region
epitaxial substrate
less
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680078826.7A
Other languages
English (en)
Other versions
CN108463581A (zh
Inventor
和田圭司
堀勉
西口太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN108463581A publication Critical patent/CN108463581A/zh
Application granted granted Critical
Publication of CN108463581B publication Critical patent/CN108463581B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种碳化硅外延基板，其包括碳化硅单晶基板和碳化硅层。在平行于中心区域的方向上，所述碳化硅层的载流子浓度的标准偏差相对于所述碳化硅层的载流子浓度的平均值的比率小于5％。所述载流子浓度的平均值为1×1014cm‑3以上且5×1016cm‑3以下。在平行于中心区域的方向上，所述碳化硅层的厚度的标准偏差相对于所述碳化硅层的厚度的平均值的比率小于5％。所述中心区域具有1nm以下的算术平均粗糙度(Sa)。所述中心区域具有50以下的雾度。

Description

碳化硅外延基板和制造碳化硅半导体装置的方法
技术领域
本公开涉及碳化硅外延基板和制造碳化硅半导体装置的方法。本申请要求基于2016年2月15日提交的日本专利申请2016-026176号的优先权，所述专利申请的全部内容通过引用并入本文中。
背景技术
日本特开2013-34007号公报(专利文献1)公开了一种碳化硅外延基板，其特征在于不存在短的台阶聚并。
现有技术文献
专利文献
专利文献1：日本特开2013-34007号公报
发明内容
本公开的碳化硅外延基板包括碳化硅单晶基板和碳化硅层。所述碳化硅单晶基板具有第一主表面。所述碳化硅层在所述第一主表面上。所述碳化硅层包括与所述碳化硅单晶基板接触的所述碳化硅层的表面的相反侧的第二主表面。所述第二主表面对应于相对于(0001)面倾斜0.5°以上且8°以下的面。所述第二主表面具有100mm以上的最大直径。所述碳化硅层具有4H-SiC的多型。所述碳化硅层具有n型导电型。所述第二主表面具有外周区域和中心区域，所述外周区域为从所述第二主表面的外缘起3mm以内的区域，所述中心区域为由所述外周区域包围的区域。在平行于所述中心区域的方向上，所述碳化硅层的载流子浓度的标准偏差相对于所述碳化硅层的载流子浓度的平均值的比率小于5％。所述载流子浓度的平均值为1×1014cm-3以上且5×1016cm-3以下。在平行于所述中心区域的方向上，所述碳化硅层的厚度的标准偏差相对于所述碳化硅层的厚度的平均值的比率小于5％。所述中心区域具有1nm以下的算术平均粗糙度(Sa)。所述中心区域具有50以下的雾度。
附图说明
图1是显示本实施方式的碳化硅外延基板的构造的示意性平面图。
图2是显示本实施方式的碳化硅外延基板的构造的示意性剖视图。
图3是显示载流子浓度和膜厚度的测量位置的示意性平面图。
图4显示测量载流子浓度的方法。
图5是显示浅凹坑(左侧)和深凹坑(右侧)的构造的示意性剖视图。
图6是显示深凹坑的第一实例的构造的示意性平面图。
图7是显示深凹坑的第二实例的构造的示意性平面图。
图8是显示深凹坑的第三实例的构造的示意性平面图。
图9是显示梯形缺陷的构造的示意性平面图。
图10是沿图9的X-X线取的示意性剖视图。
图11是沿图9的XI-XI线取的示意性剖视图。
图12是图9的XII区域的放大图。
图13是显示基面位错的构造的示意性平面图。
图14是显示本实施方式的碳化硅外延基板的构造的示意性平面图。
图15是沿图14的XV-XV线取的示意性剖视图。
图16是图14的区域XVI中的示意性透视图。
图17是图14的区域XVI中的示意性平面图。
图18是图14的区域XVI中的示意性剖视图。
图19是图14的区域XIX中的示意性透视图。
图20是图14的区域XIX中的示意性平面图。
图21是图14的区域XIX中的示意性剖视图。
图22是显示测量接触角的方法的示意性剖视图。
图23是显示Sa、Ra、位错和接触角的测量位置的示意性平面图。
图24是显示第二主表面的三点基准面的示意性平面图。
图25显示第二主表面的翘曲度的第一实例。
图26显示第二主表面的翘曲度的第二实例。
图27是显示本实施方式的碳化硅外延基板的制造装置的第一实例的构造的局部示意性剖视图。
图28是显示本实施方式的碳化硅外延基板的制造装置的第二实例的构造的示意图。
图29是显示本实施方式的碳化硅外延基板的制造方法的第一步骤的示意性平面图。
图30是显示本实施方式的碳化硅外延基板的制造方法的第一步骤的示意性剖视图。
图31是显示在第六时刻的区域XXXI中的基面位错的构造的示意性透视图。
图32是显示在第七时刻的区域XXXI中的基面位错的构造的示意性透视图。
图33是显示在第八时刻的区域XXXI的基面位错的构造的示意性透视图。
图34是显示在第八时刻到第九时刻期间的区域XXXI中的基面位错和第一半环的构造的示意性透视图。
图35是显示在第六时刻的区域XXXV中的基面位错的构造的示意性透视图。
图36是显示在第七时刻的区域XXXV中的基面位错和第二半环的构造的示意性透视图。
图37是显示在第七时刻到第八时刻期间的区域XXXV中的基面位错和第二半环的构造的示意性透视图。
图38显示本实施方式的碳化硅外延基板的制造方法的第一实例。
图39显示本实施方式的碳化硅外延基板的制造方法的第二实例。
图40显示本实施方式的碳化硅外延基板的制造方法的第三实例。
图41是显示本实施方式的碳化硅半导体装置的制造方法的流程图。
图42是显示本实施方式的碳化硅半导体装置的制造方法的第一步骤的示意性剖视图。
图43是显示本实施方式的碳化硅半导体装置的制造方法的第二步骤的示意性剖视图。
图44是显示本实施方式的碳化硅半导体装置的制造方法的第三步骤的示意性剖视图。
图45显示样品4的碳化硅外延基板的制造方法。
图46显示样品5的碳化硅外延基板的制造方法。
图47显示样品6的碳化硅外延基板的制造方法。
图48显示样品1的碳化硅外延基板的碳化硅层的载流子浓度的面内分布。
图49显示样品2和3各自的碳化硅外延基板的碳化硅层的载流子浓度的面内分布。
图50显示样品4的碳化硅外延基板的碳化硅层的载流子浓度的面内分布。
图51显示样品5和6各自的碳化硅外延基板的碳化硅层的载流子浓度的面内分布。
图52显示样品1的碳化硅外延基板的碳化硅层的膜厚度的面内分布。
图53显示样品4的碳化硅外延基板的碳化硅层的膜厚度的面内分布。
图54是显示样品7的碳化硅外延基板的第二主表面中的塌陷状缺陷和三角形缺陷的面内分布的图。
图55是显示样品9的碳化硅外延基板的第二主表面中的塌陷状缺陷和三角形缺陷的面内分布的图。
具体实施方式
[本公开要解决的问题]
本公开的目的是提供碳化硅外延基板和制造碳化硅半导体装置的方法，通过其各自可以提高载流子浓度的面内均匀性并且可以降低表面粗糙度。
[本公开的有益效果]
根据本公开，可以提供碳化硅外延基板和制造碳化硅半导体装置的方法，通过其各自可以提高载流子浓度的面内均匀性并且可以降低表面粗糙度。
[本公开的实施方式的概述]
首先，将说明本公开的实施方式的概述。关于本说明书中的晶体学指标，个别取向由[]表示，集合取向由<>表示，并且个别平面由()表示，集合平面由{}表示。通常，通过在数字之上放置“-”(横杠)来表示晶体学上的负指数，但是在本说明书中通过在数字之前放置负号来表示。
(1)根据本公开的碳化硅外延基板100包括碳化硅单晶基板10和碳化硅层20。碳化硅单晶基板10具有第一主表面11。碳化硅层20在第一主表面上。碳化硅层20包括与碳化硅单晶基板10接触的碳化硅层20的表面14的相反侧的第二主表面30。第二主表面30对应于相对于(0001)面倾斜0.5°以上且8°以下的面。第二主表面30具有100mm以上的最大直径111。碳化硅层20具有4H-SiC的多型。碳化硅层20具有n型导电型。第二主表面30具有外周区域52和中心区域53，外周区域52为从第二主表面30的外缘54起3mm以内的区域，中心区域53被外周区域52包围。在平行于中心区域53的方向上，碳化硅层20的载流子浓度的标准偏差相对于碳化硅层20的载流子浓度的平均值的比率小于5％。载流子浓度的平均值为1×1014cm-3以上且5×1016cm-3以下。在平行于中心区域53的方向上，碳化硅层20的厚度的标准偏差相对于碳化硅层20的厚度113的平均值的比率小于5％。中心区域53具有1nm以下的算术平均粗糙度(Sa)。中心区域53具有50以下的雾度。
(2)在根据(1)所述的碳化硅外延基板100中，当将中心区域53划分成各边为6mm的正方形区域时，各自具有塌陷状缺陷和三角形缺陷中的至少一者的正方形区域的数目相对于所有正方形区域的数目的比率可以为10％以下。这可以导致使用碳化硅外延基板制造的碳化硅半导体装置的成品率提高。
(3)在根据(1)或(2)所述的碳化硅外延基板100中，碳化硅层20的厚度的平均值可以为5μm以上且50μm以下。
(4)在根据(1)至(3)中的任一项所述的碳化硅外延基板100中，在中心区域53中可以具有源自贯通螺旋位错23的凹坑87；然而，凹坑87越少越优选。凹坑的面密度可以为100个cm-2以下。各个凹坑的自中心区域53起算的最大深度116可以为8nm以上。
(5)在根据(4)所述的碳化硅外延基板100中，凹坑87的面密度优选为10个cm-2以下。
(6)在根据(5)所述的碳化硅外延基板100中，凹坑87的面密度优选为1个cm-2以下。
(7)在根据(4)至(6)中的任一项所述的碳化硅外延基板100中，各个凹坑的自中心区域53起算的最大深度可以为20nm以上。
(8)在根据(4)至(7)中的任一项所述的碳化硅外延基板100中，当在垂直于中心区域53的方向上观察时，各凹坑87可以具有包括第一边61和第二边62的平面形状，第一边61沿第一方向延伸，第二边62沿垂直于第一方向的第二方向延伸。第一边61的宽度可以为第二边62的宽度的两倍以上。
(9)在根据(1)至(8)中的任一项所述的碳化硅外延基板100中，在中心区域53中可以具有梯形缺陷70，各梯形缺陷70都是梯形凹陷。然而，梯形缺陷70越少越优选。梯形缺陷70的面密度优选为10个cm-2以下。当在垂直于中心区域53的方向上观察时，各梯形缺陷70可以包括各自与<11-20>方向交叉的上底部72和下底部74。上底部72可以具有0.1μm以上且100μm以下的宽度。下底部74可以具有50μm以上且5000μm以下的宽度。上底部72可以包括突起部73。下底部74可以包括多个台阶聚并75。
(10)在根据(1)至(9)中的任一项所述的碳化硅外延基板100中，在中心区域53中可以具有基面位错24；然而，基面位错24越少越优选。基面位错的面密度优选为10个cm-2以下。
(11)在根据(1)至(10)中的任一项所述的碳化硅外延基板100中，在中心区域53中可以具有沿着垂直于<11-20>方向的直线排列的第一半环1的第一位错阵列2；然而，第一位错阵列2越少越优选。各第一半环1可以包括在中心区域53处露出的一对贯通刃型位错。中心区域53中的第一位错阵列2的面密度优选为10列cm-2以下。
通常，在碳化硅外延基板中存在贯通刃型位错的位错阵列。这种位错阵列导致半导体装置的击穿电压降低，漏电流增加且半导体装置的可靠性降低。因此，需要减少位错阵列。
据认为贯通刃型位错的位错阵列主要分为三类。第一类型的位错阵列是从碳化硅单晶基板转移到通过外延生长形成的碳化硅层的位错阵列。第二类型的位错阵列是在碳化硅层的外延生长期间产生的位错阵列。包括在位错阵列中的多个半环各自的深度由出现半环时的碳化硅层的厚度确定。因此，包括在位错阵列中的多个半环的各自的深度彼此不同。此外，排列有多个半环的方向(即位错排列的纵向方向)具有台阶流动生长方向(偏离方向)的分量。也就是说，位错阵列的纵向方向不垂直于偏离方向。第三类型的位错阵列是在碳化硅层的外延生长结束之后产生的位错阵列。据认为位错阵列以如下方式形成：在外延生长结束后，碳化硅层中的基面位错在垂直于偏离方向的方向上滑动。因此，位错阵列的纵向方向垂直于偏离方向。而且，包括在位错阵列中的多个半环的各自的深度基本上相同。
本发明人特别关注抑制第三类型的位错阵列的出现。据认为当基面位错在垂直于偏离方向的方向上滑动而松弛碳化硅层中的应力时，在碳化硅层中形成半环。而且，据认为碳化硅层中的应力主要在冷却碳化硅外延基板的步骤中产生。基于上述知识，本发明人发现，通过如下所述在冷却碳化硅外延基板的步骤中控制碳化硅外延基板的冷却速率以松弛碳化硅外延基板中的应力，可以抑制第三类型的位错阵列的出现。因此，可以减小沿着垂直于偏离方向的直线排列的第一半环的第一位错阵列的面密度。
(12)在根据(11)所述的碳化硅外延基板100中，在中心区域53中可以具有沿着相对于<11-20>方向倾斜的直线排列的第二半环4的第二位错阵列5；然而，第二位错阵列5越少越优选。各第二半环4可以包括在中心区域53处露出的一对贯通刃型位错。在中心区域53中，第一位错阵列2的面密度可以低于第二位错阵列5的面密度。
(13)在根据(1)至(12)中的任一项所述的碳化硅外延基板100中，当将纯水滴到中心区域53时，纯水的接触角的平均值可以为45°以下。接触角的最大值与最小值之差的绝对值可以为10°以下。
(14)在根据(1)至(13)中的任一项所述的碳化硅外延基板100中，碳化硅单晶基板10的厚度可以为600μm以下。碳化硅外延基板100的翘曲度(warp)可以为30μm以下。碳化硅外延基板100的弯曲度(bow)的绝对值可以为20μm以下。当弯曲度为正时，在垂直于第二主表面30的三点基准面94的方向上，当从三点基准面94观察时具有最大高度的位置可以在从第二主表面30的中心O至第二主表面30的半径的2/3的范围内。当弯曲度为负时，在垂直于三点基准面94的方向上，当从三点基准面94观察时具有最小高度的位置可以在从第二主表面30的中心O至第二主表面30的半径的2/3的范围内。
(15)根据本公开的制造碳化硅半导体装置300的方法可以包括：准备(1)至(14)中的任一项所述的碳化硅外延基板100的步骤；和加工碳化硅外延基板100的步骤。
[本公开的实施方式的详情]
接着，下面参照附图说明本公开的实施方式的详情。在下面的说明中，相同或相应的要素被赋予相同的附图标记，并且不重复说明。
(碳化硅外延基板)
如图1和图2所示，本实施方式的碳化硅外延基板100具有碳化硅单晶基板10和碳化硅层20。碳化硅单晶基板10包括第一主表面11和第一主表面11相反侧的第三主表面13。碳化硅层20在第一主表面11上。碳化硅层20包括：与碳化硅单晶基板10接触的第四主表面14；和第四主表面14相反侧的第二主表面30。如图1所示，第二主表面30包括：外周区域52；和由外周区域52包围的中心区域53。外周区域52是从第二主表面30的外缘54起3mm以内的区域。换句话说，在第二主表面30的径向上外缘54与外周区域52与中心区域53之间的边界之间的距离112为3mm。
碳化硅外延基板100的外缘54可以具有基准面(オリエンテーションフラット)55和曲率部57。基准面55沿第一方向101延伸。曲率部57与基准面55的两端是连续的。第一方向101例如是<11-20>方向。垂直于基准面55所延伸的第一方向101的第二方向102例如是<1-100>方向。
碳化硅单晶基板10(下文可简称为“单晶基板”)由碳化硅单晶构成。碳化硅单晶具有例如4H-SiC的多型。在电子迁移率、介电强度等方面，4H-SiC优于其它多型。碳化硅单晶基板10例如包括诸如氮的n型杂质。碳化硅单晶基板10的导电类型例如是n型。第一主表面11例如对应于相对于(0001)面倾斜0.5°以上且8°以下的面。第一主表面11的倾斜方向(偏离方向)例如是<11-20>方向。
碳化硅层20是形成在碳化硅单晶基板10上的外延层。碳化硅层20具有4H-SiC的多型。碳化硅层20与第一主表面11接触。碳化硅层20例如包括诸如氮的n型杂质。碳化硅层20的导电类型是n型。碳化硅层20中的n型杂质的浓度可以低于碳化硅单晶基板10中的n型杂质的浓度。
如图1所示，第二主表面30具有100mm以上的最大直径111(直径)。最大直径111的直径可以为150mm以上，可以为200mm以上，或者可以为250mm以上。最大直径111的上限没有特别限制。最大直径111的上限例如可以为300mm。
第二主表面30对应于相对于(0001)面倾斜0.5°以上且8°以下的面。第一主表面11的倾斜方向(偏离方向)例如是<11-20>方向。偏离方向例如可以是<1-100>方向或者可以是包括<11-20>方向分量和<1-100>方向分量的方向。相对于(0001)面的倾斜角度(偏角)可以为1°以上或者可以为2°以上。偏角可以为7°以下或者可以为6°以下。
(载流子浓度的面内均匀性)
碳化硅层20例如含有氮作为掺杂剂。需要说明的是，本申请中的术语“载流子浓度”是指有效载流子浓度。例如，当碳化硅层包括施主和受主时，有效载流子浓度计算为施主浓度(Nd)与受主浓度(Na)之差的绝对值(|Nd-Na|)。稍后将说明用于测量载流子浓度的方法。
碳化硅层20的载流子浓度的平均值为1×1014cm-3以上且5×1016cm-3以下。例如，载流子浓度的平均值可以为2×1016cm-3以下或者可以为9×1015cm-3以下。载流子浓度的平均值例如可以为1×1015cm-3以上或者可以为5×1015cm-3以上。
在平行于中心区域53的方向上，碳化硅层20的载流子浓度的标准偏差相对于碳化硅层20的载流子浓度的平均值的比率(即，标准偏差/平均值)小于5％。碳化硅层20的载流子浓度的标准偏差相对于碳化硅层20的载流子浓度的平均值的比率可以小于4％，可以小于3％，或者可以小于2％。通过将从碳化硅层20的载流子浓度的最大值减去碳化硅层20的载流子浓度的最小值所得的值除以平均值的两倍大的值而获得的比率例如为5％以下，优选为4％以下，更优选为3％以下，并且进一步优选为2％以下。
如图3所示，例如，假设存在延伸穿过第二主表面30的中心O并平行于第一方向101的第一直线8、和延伸穿过第二主表面30的中心O并平行于第二方向102的第二直线7。当将中心区域53的半径设为R时(换句话说，通过从第二主表面30的最大直径减去6mm(其是外周区域52的宽度的两倍大)而获得的值的一半)，中心区域53被划分为：第一区域65，其被以第二主表面30的中心O为圆心并具有半径R/3的圆包围；第三区域67，其由中心区域53的外缘和以中心O为圆心并具有半径2R/3的圆包围；以及第二区域66，其介于第一区域65与第三区域67之间。第一区域65包括中心O。需要说明的是，外接由曲率部57上的三个任意点形成的三角形的圆的中心可以被设定为第二主表面30的中心O。
第一区域65中的碳化硅层20的载流子浓度的平均值与中心区域53中的碳化硅层20的载流子浓度的平均值之差的绝对值例如为5％以下，并且优选为3％以下。同样，第二区域66中的碳化硅层20的载流子浓度的平均值与中心区域53中的碳化硅层20的载流子浓度的平均值之差的绝对值例如为5％以下，并且优选为3％以下。同样，第三区域67中的碳化硅层20的载流子浓度的平均值与中心区域53中的碳化硅层20的载流子浓度的平均值之差的绝对值例如为7％以下，并且优选为4％以下。
根据本实施方式的碳化硅外延基板100，第一区域65中的碳化硅层20的载流子浓度的平均值与第三区域67中的碳化硅层20的载流子浓度的平均值之差的绝对值例如为7％以下，并且优选为4％以下。
优选地，碳化硅层20的载流子浓度分布为M型或W型。当载流子浓度分布为M型时，指示载流子浓度的极小值的位置在第一区域65或第三区域67中，并且指示载流子浓度的极大值的位置在第二区域66或第三区域67中。当载流子浓度的分布为W型时，指示载流子浓度的极大值的位置在第一区域65或第三区域67中，并且指示载流子浓度的极小值的位置在第二区域66或第三区域67中。
接着，下面说明测量载流子浓度的方法。载流子浓度例如使用采用汞探针法的C-V测量设备进行测量。探针的面积例如为0.01cm2。载流子浓度是在中心区域53处测量的。如图3所示，例如，在第一直线8上，在离中心O为±10mm、±20mm、±30mm、±40mm、±50mm和±60mm的点处测量载流子浓度。同样，在第二直线7上，在离中心O为±10mm、±20mm、±30mm、±40mm、±50mm和±60mm的点处测量载流子浓度。也在中心O处测量载流子浓度。换句话说，在图3中用阴影圆圈表示的总共25个测量区域25处测量载流子浓度。计算总共25个测量位置处的载流子浓度的平均值和标准偏差。
如图4所示，测量数据161以表示1/C2(电容平方的倒数)的纵轴和表示电压(V)的横轴进行绘制。如图4所示，随着电压变大，电容平方的倒数值变大。基于测量数据161的直线的倾斜度，确定载流子浓度。随着测量数据161的倾斜度的绝对值越大，载流子浓度越高。载流子浓度的测量深度取决于施加的电压。在本实施方式中，在碳化硅层20中在耗尽层扩展的方向上扫描例如0V至5V(图4中的电压V1)的电压。因此，在中心表面层29处测量载流子浓度(参见图2)，所述中心表面层29在从中心区域53向第一主表面11的方向上约5μm至10μm以内。
(碳化硅层厚度的面内均匀性)
在中心区域53中，碳化硅层20的厚度113的平均值例如为5μm以上且50μm以下。碳化硅层20的厚度113的平均值可以为10μm以上，可以为15μm以上，或者可以为20μm以上。碳化硅层20的厚度113的上限没有特别限制。碳化硅层20的厚度113的上限例如可以是150μm。
在平行于中心区域53的方向上，碳化硅层20的厚度的标准偏差相对于碳化硅层20的厚度113的平均值的比率(即，标准偏差/平均值)小于5％。碳化硅层20的厚度的标准偏差相对于碳化硅层20的厚度113的平均值的比率优选小于4％，更优选小于3％，还更优选小于2％，并且进一步优选小于1％。通过将从碳化硅层20的厚度113的最大值减去碳化硅层20的厚度113的最小值所得的值除以平均值的两倍大的值而获得的比率例如为5％以下，优选为4％以下，更优选为3％以下，并且进一步优选为2％以下。
例如，可以使用FT-IR(傅立叶变换-红外光谱仪)测量碳化硅层20的厚度113。例如，碳化硅层20的厚度的测量区域25可以与载流子浓度的测量位置相同。例如，在图3中由阴影圆圈表示的总共25个测量区域25中，测量碳化硅层20的厚度。计算了总共25个测量位置处碳化硅层20的厚度的平均值和标准偏差。
碳化硅层20的厚度例如可以由岛津制作所提供的傅里叶变换红外分光光度计(IRPrestige-21)与岛津制作所提供的红外线显微镜(AIM-8800)组合测量。由FT-IR测量的碳化硅层20的厚度是使用由碳化硅层20与碳化硅单晶基板10之间的掺杂浓度差导致的光学常数差来确定的。具体来说，通过向碳化硅外延基板100发射红外光并且测量由碳化硅层20的表面的反射和碳化硅层20与碳化硅单晶基板10之间的界面的反射引起的干涉来测量碳化硅层20的厚度。测量波数的范围例如是1000cm-1至4000cm-1的范围。测量间隔例如为约4cm-1。红外光相对于碳化硅外延基板100的入射角为约27°。根据通过测量获得的干涉波形，根据以下公式确定碳化硅层20的厚度。在该式中，d表示碳化硅层的厚度，n表示碳化硅层的折射率(2.7)，θ表示相对于样品的入射角(25°)，m表示计算波数范围的峰数目，k2表示计算波数范围的峰的最大波数，并且k1表示计算波数范围的峰的最小波数。
[式1]
Figure BDA0001728695610000141
(算术平均粗糙度：Ra)
中心区域53具有1nm以下的算术平均粗糙度(Ra)。例如，可以通过AFM(原子力显微镜)来测量算术平均粗糙度(Ra)。作为AFM，例如可以使用Veeco等提供的“Dimension3000”。对于AFM的悬臂，Bruker等提供的型号“NCHV-10V”是合适的。AFM的条件可以设置如下。测量模式被设置为轻敲模式。轻敲模式下的测量区域被设置为边长5μm的正方形。关于在轻敲模式下的采样，测量区域中的扫描速率被设置为每周期5秒，扫描行数被设定为512，并且各扫描行的测量点被设置为512。悬臂的控制位移被设定为15.50nm。算术平均粗糙度(Ra)的测量范围例如是5μm×5μm的正方形区域。中心区域53的算术平均粗糙度(Ra)优选为0.3nm以下，并且更优选为0.2nm以下。
如图23所示，假定在中心区域53中，例如存在延伸穿过第二主表面30的中心O并平行于第一方向101的第一直线8和延伸穿过第二主表面30的中心O并平行于第二方向102的第二直线7。在下列区域测量算术平均粗糙度Ra：包括位于第一直线8上并且与中心O在左侧和右侧隔开一定距离156的点的正方形区域；包括位于第二直线7上并且与中心O在上侧和下侧隔开一定距离156的点的正方形区域；和包括中心O的正方形区域。例如，在下列区域测量算术平均粗糙度Ra：包括位于第一直线8上并且离中心O为±60mm的点的正方形区域；包括位于第二直线7上并且离中心O为±60mm的点的正方形区域；和包括中心O的正方形区域(即，图23中由阴影线表示的总共五个测量区域)。
(算术平均粗糙度：Sa)
中心区域53的算术平均粗糙度(Sa)为1nm以下。算术平均粗糙度(Sa)是通过将二维算术平均粗糙度(Ra)扩展到三维而获得的参数。例如，可以使用白光干涉显微镜测量算术平均粗糙度(Sa)。作为白光干涉显微镜，例如可以使用NIKON提供的BW-D507。算术平均粗糙度(Sa)的测量范围例如是255μm×255μm的正方形区域。中心区域53的算术平均粗糙度(Sa)优选为0.3nm以下，并且更优选为0.2nm以下。例如，在下列区域测量算术平均粗糙度Sa：包括在第一直线8上离中心O为±60mm的点的正方形区域；包括在第二直线7上离中心O为±60mm的点的正方形区域；和包括中心O的正方形区域(即，图23中由阴影线表示的总共五个测量区域25)。
(雾度)
中心区域53具有50以下的雾度。中心区域53中的雾度可以为30以下或者可以为20以下。雾度是代表表面粗糙程度的指标。随着表面接近平坦表面，雾度值变小。完全平坦表面的雾度为0。雾度单位是无量纲的。例如，使用由Lasertec提供的WASAVI系列“SICA 6X”来测量雾度。具体来说，从诸如汞氙灯的光源向碳化硅外延基板的表面发射波长546nm的光，并且例如使用诸如CCD(电荷耦合器件)的光接收元件观察从其反射的光。对于观察图像中的某个像素的亮度与包围该某个像素的像素亮度之间的差异进行定量。通过使用以下方法定量观察图像中的多个像素之间的亮度差来获得雾度。
具体来说，确定通过将各边为1.8mm±0.2mm的正方形的一个观察视野划分成64个而获得的正方形区域的最大雾度值。所述一个观察视野包括具有1024×1024像素的图像捕获区域。最大雾度值被确定为由通过Sobel滤波器计算的水平和垂直方向上各自的观察视野的边缘强度的绝对值。通过上述程序，在除了外周区域52以外的第二主表面30的整个中心区域53中观察各观察视野的最大雾度值。观察视野的最大雾度值的平均值假定为中心区域53中的雾度值。
(塌陷状缺陷和三角形缺陷)
宏观缺陷可以在中心区域53中；然而，宏观缺陷越少越优选。例如，各宏观缺陷是具有10μm以上的平面尺寸并且具有几十nm以上的垂直尺寸(例如高度或深度)的缺陷。宏观缺陷的实例包括塌陷状缺陷、三角形缺陷、堆垛层错、胡萝卜状缺陷等。各塌陷状缺陷是在外延生长期间由于生长设备中的沉积物掉落到碳化硅基板的表面上而产生的粒状碳化硅晶体。塌陷的平面尺寸(直径)例如为10μm以上且1mm以下。例如，塌陷状缺陷可以是4H-SiC，可以是3C-SiC，或者可以由热绝缘体引起。塌陷状缺陷可以包括石墨成分。在中心区域53中，塌陷状缺陷的面密度例如为1.0个cm-2以下，优选为0.5个cm-2以下，并且更优选为0.1个cm-2以下。
各三角形缺陷是当在平面图中观察时具有三角形外形的扩展缺陷。当在垂直于碳化硅层表面的方向上观察时，各扩展缺陷是二维扩展的缺陷。例如，扩展缺陷可以是由以下构成的扩展位错：由完整位错分出的两个局部位错；以及连接两个局部位错之间的条状堆垛层错。例如，三角形缺陷可以是4H-SiC，或者可以是3C-SiC。在中心区域53中，三角形缺陷的面密度例如为1.0个cm-2以下，优选为0.5个cm-2以下，并且更优选为0.1个cm-2以下。
当中心区域53被划分为各边为6mm的正方形区域时，具有塌陷状缺陷和三角形缺陷中的至少一者的正方形区域的数目相对于所有正方形区域的数目的比率例如为10％以下。具体来说，中心区域53被假想地分割为各自具有6mm×6mm尺寸的多个正方形区域。例如，通过SICA观察所有正方形区域。指定各自具有塌陷状缺陷和三角形缺陷中的至少一者的正方形区域。通过将各自具有塌陷状缺陷和三角形缺陷中的至少一者的正方形区域的数目除以所有正方形区域的数目，计算各自具有塌陷状缺陷和三角形缺陷中的至少一者的正方形区域的比率。各自具有塌陷状缺陷和三角形缺陷中的至少一者的正方形区域的比率优选为5％以下，并且更优选为1％以下。
(胡萝卜状缺陷)
胡萝卜状缺陷可以在中心区域53中；然而，胡萝卜状缺陷越少越优选。各胡萝卜状缺陷均是扩展缺陷中的一种。当在垂直于第二主表面30的方向上观察时，各胡萝卜状缺陷具有细长形状。通常，胡萝卜状缺陷90在纵向方向上的宽度为100μm以上且500μm以下。胡萝卜状缺陷90在短方向上的宽度的最大值例如为10μm以上且100μm以下。胡萝卜状缺陷具有从第二主表面30突起的部分。突起部的高度例如为0.1μm以上且2μm以下。
通过将胡萝卜状缺陷的数目除以浅凹坑86和深凹坑87的总数目得到的值为1/500以下。通过将胡萝卜状缺陷的数目除以浅凹坑86和深凹坑87的总数目得到的值优选为1/1000以下，并且更优选为1/5000以下。中心区域53的胡萝卜状缺陷的密度是通过将中心区域53中的全部胡萝卜状缺陷的数目除以中心区域53的面积而得到的值。胡萝卜状缺陷的密度例如为1cm-2以下。胡萝卜状缺陷的密度优选为0.5cm-2以下，并且更优选为0.1cm-2以下。
例如，可以通过使用包括共焦微分干涉显微镜的缺陷检查设备观察第二主表面30来确定塌陷状缺陷、三角形缺陷和胡萝卜状缺陷。包括共焦微分干涉显微镜的缺陷检查设备的实例包括上述由Lasertec提供的WASAVI系列“SICA 6X”。例如，其物镜的放大倍数是10倍。使用标准样品来确定缺陷检查设备的检测灵敏度的阈值。考虑到塌陷状缺陷、三角形缺陷和胡萝卜状缺陷的典型平面形状、尺寸等，预先定义塌陷状缺陷、三角形缺陷和胡萝卜状缺陷。基于观察图像，确定满足定义的缺陷的类型、位置和数目。
(堆垛层错)
堆垛层错可以在中心区域53中；然而，堆垛层错越少越优选。当在垂直于中心区域53的方向上观察时，各堆垛层错的形状例如是三角形或梯形。堆垛层错可以是2H-SiC，可以是3C-SiC，或者可以是8H-SiC。在中心区域53中，堆垛层错的面密度例如为1.0cm-2以下，优选为0.5cm-2以下，并且更优选为0.1cm-2以下。例如，可以通过PL(光致发光)成像方法来测量堆垛层错。作为PL测量设备，例如可以使用Photon Design提供的PLIS-100。从汞氙灯发出的光通过313nm带通滤波器进入样品，并且通过750nm低通滤波器检测PL光。可以使用与周围环境的对比度差异来测量堆垛层错。
(凹坑)
如图5所示，在中心区域53中，可以存在各自具有小于8nm的最大深度115的浅凹坑86和各自具有8nm以上的最大深度116的深凹坑87；然而，浅凹坑86和深凹坑87越少越优选。这些凹坑可以源自外延层中的贯通螺旋位错(TSD)、贯通刃型位错(TED)等。浅凹坑86和深凹坑87可以源自在碳化硅单晶基板10和碳化硅层20中延伸的贯通螺旋位错。如图5所示，碳化硅单晶基板10中的基面位错(BPD)可以在碳化硅单晶基板10与碳化硅层20之间的边界处转化为TED，并且源自在碳化硅层20中延伸的TED的浅凹坑86可以在第二主表面30处露出。源自在碳化硅单晶基板10和碳化硅层20中延伸的TED的浅凹坑86可以在第二主表面处露出。各浅凹坑86是凹槽形式的微小缺陷。据据认为，浅凹坑86源自碳化硅层20中的贯通螺旋位错、贯通刃型位错和贯通混合位错。在本申请的说明书中，包括螺旋位错分量的贯通混合位错也被假定为贯通螺旋位错。
如图5所示，深凹坑87的自中心区域53起算的最大深度116为8nm以上。在中心区域53中，深凹坑87的面密度例如为100个cm-2以下。深凹坑87的面密度越少越理想。深凹坑87的面密度优选为10个cm-2以下，并且更优选为1个cm-2以下。深凹坑87的自中心区域53起算的最大深度可以为20nm以上。换句话说，源自贯通螺旋位错23并且各自具有距中心区域53为20nm以上的最大深度的深凹坑87的面密度例如为100个cm-2以下，优选为10个cm-2以下，并且更优选为1个cm-2以下。
如图6所示，当在垂直于第二主表面30的方向上观察时，各深凹坑87的平面形状可以是圆形的。当在垂直于第二主表面30的方向上观察时，深凹坑87的平面形状可以是如图7所示的三角形，或者可以是如图8所示的棒状。
如图8所示，当在垂直于中心区域53的方向上观察时，棒状深凹坑87的平面形状可以包括：在第一方向101上延伸的第一边61；和在垂直于第一方向101的第二方向102上延伸的第二边62。第一边61的宽度117例如为第二边62的宽度118的两倍以上。第一边61的宽度117可以是第二边62的宽度118的5倍以上。例如，第一边61的宽度117可以为5μm以上，或者可以为25μm以上。例如，第一边61的宽度117可以为50μm以下，或者可以为35μm以下。例如，第二边62的宽度118可以为1μm以上，或者可以为2μm以上。例如，第二边62的宽度118可以为5μm以下或者可以为4μm以下。
例如，可以使用蚀刻凹坑法来检查凹坑是否源自贯通螺旋位错。根据蚀刻凹坑法，例如可以如下区分源自贯通螺旋位错的凹坑。这里说明的蚀刻条件仅仅是示例性的，并且可以根据例如外延层的厚度、掺杂浓度等而改变。对于外延层的厚度为约10μm至约50μm的情况假设下述条件。
对于蚀刻，例如使用熔融氢氧化钾(KOH)。熔融KOH的温度设定为约500℃至约550℃。蚀刻时间设定为约5分钟至约10分钟。蚀刻后，使用Nomarski微分干涉显微镜观察第二主表面30。源自贯通螺旋位错的凹坑相比于源自贯通刃型位错的凹坑形成更大的蚀刻凹坑。源自贯通螺旋位错的蚀刻凹坑具有六边形平面形状，并且六边形的对角线长度通常为例如约30μm至约50μm。源自贯通刃型位错的蚀刻凹坑具有六边形平面形状，并且例如小于源自贯通螺旋位错的蚀刻凹坑。在源自贯通刃型位错的蚀刻凹坑中，六边形的对角线长度通常为约15μm至约20μm。
可以使用AFM测量自第二主表面30起算的凹坑的最大深度。这里采用的AFM可以是例如由Veeco提供的“Dimension3000”。对于AFM的悬臂，由Bruker等提供的型号“NCHV-10V”是合适的。AFM的条件可以设定如下。测量模式被设定为轻敲模式。轻敲模式下的测量区域被设定为边长5μm的正方形。对于在轻敲模式下的采样，测量区域中的扫描速率被设定为每周期5秒，扫描行数被设定为512，并且各扫描行的测量点被设定为512。悬臂的控制位移被设定为15.50nm。
各凹坑的形状可以通过使用包括共焦微分干涉显微镜的缺陷检查设备观察第二主表面30来确定。包括共焦微分干涉显微镜的缺陷检查设备的实例包括上述由Lasertec提供的WASAVI系列“SICA 6X”等。其物镜的放大倍数可以是10倍。使用标准样品来确定缺陷检查设备的检测灵敏度的阈值。因此，通过使用缺陷检查设备，可以定量地评价目标样品中形成的凹坑的形状。
通过使用AFM测量和缺陷检查设备来测量各自具有距第二主表面30为8nm以上的最大深度的凹坑的面密度。AFM测量中的深度数据与共焦显微镜测量中的凹坑图像相关联，由此定义最大深度为8nm以上的凹坑的形状。中心区域53被全面分析以检测满足定义的凹坑。通过将检测到的凹坑数目除以测量面积，可以计算凹坑的面密度。
(梯形缺陷)
如图9所示，在中心区域53中，可能存在梯形缺陷70，梯形缺陷70各自为梯形凹陷；然而，梯形缺陷70越少越优选。在中心区域53中，梯形缺陷70的面密度例如为10个cm-2以下。梯形缺陷的缺陷密度越少越优选。梯形缺陷的缺陷密度优选为5cm-2以下，并且更优选为1cm-2以下。
当在垂直于中心区域53的方向上观察时，梯形缺陷70各自包括各自与<11-20>方向交叉的上底部72和下底部74。上底部72的宽度150例如为0.1μm以上且100μm以下。下底部74的宽度152例如为50μm以上且5000μm以下。上底部72与下底部74之间在平行于<11-20>方向的方向上的距离151可以短于上底部72。上底部72可以包括突起部73。下底部74可以包括多个台阶聚并75。
图10是沿图9中的X-X线取的示意性剖视图。如图10所示，上底部72可以包括突起部73(凸起)。突起部73可以基本上位于上底部72的中心处。在上底部72中，突起部73可以在基本上垂直于第二主表面30的方向上从第二主表面30突起。突起部73的高度119为约5nm以上且约20nm以下。例如可以通过白光干涉显微镜(NIKON提供的“BW-D507”)测量突起部73的高度153。对于白光干涉显微镜的光源，可以使用汞灯。观察视野可以是250μm×250μm。
图11是沿图9的XI-XI线取的示意性剖视图。在梯形缺陷70内的部分，即上底部72与下底部74之间的区域中，碳化硅层20的表面向单晶基板10侧轻微凹陷。换句话说，梯形缺陷70包括在第二主表面30中设置的凹部。梯形缺陷70可以具有在单晶基板10与碳化硅层20之间的界面处的起点71。如图10所示，从起点71延伸的位错可以连接到上述的突起部73。
图12是图9的区域XII的放大图。如图12所示，下底部74可以包括多个台阶聚并75。术语“台阶聚并”是指包括多个原子台阶的聚并而形成1nm以上的台阶的线状缺陷。台阶聚并中的台阶的大小例如为约1nm至约5nm。例如可以通过AFM来测量台阶聚并中的台阶大小。例如，包括在下底部74中的台阶聚并75的数目可以是约2至约100，或者可以是约2至约50。
例如，可以使用Nomarski型光学显微镜(例如，Olympus提供的产品名称“MX-51”)来观察第二主表面30中的各梯形缺陷。例如，通过以50倍至400倍的放大倍数全面分析中心区域53并且将检测到的缺陷数目除以中心区域53的面积，可以计算梯形缺陷70的缺陷密度。
(基面位错)
如图13所示，基面位错24可以在中心区域53中；然而，基面位错24越少越优选。各基面位错24都是在(0001)面中延伸的位错。基面位错24的一端可在第三主表面13处露出，并且另一端可在第二主表面30处露出。在中心区域53中，基面位错24的面密度例如为10个cm-2以下。在中心区域53中，基面位错24的面密度优选为1个cm-2以下，并且更优选为0.1个cm-2以下。
(贯通螺旋位错和贯通刃型位错)
贯通螺旋位错可以在中心区域53中；然而，贯通螺旋位错越少越优选。中心区域53中的贯通螺旋位错的面密度例如为1000cm-2以下。中心区域53中的贯通螺旋位错的面密度优选为500cm-2以下，并且更优选为100cm-2以下。同样，贯通刃型位错可以在中心区域53中；然而，贯通刃型位错越少越优选。中心区域53中的贯通刃型位错的面密度例如为5000cm-2以下。中心区域53中的贯通螺旋位错的面密度优选为3000cm-2以下，并且更优选为1000cm-2以下。
接着，下面说明用于测量基面位错、贯通螺旋位错和贯通刃型位错的面密度的方法。
例如，可以使用蚀刻凹坑法来确认上述位错的面密度。对于蚀刻，例如使用熔融氢氧化钾(KOH)。熔融KOH的温度设定为约500℃至约550℃。蚀刻时间设定为约5分钟至约10分钟。蚀刻后，使用Nomarski微分干涉显微镜观察第二主表面30。测量区域25可以是0.3mm×0.3mm的正方形区域。例如，在以下区域测量上述位错：包括在第一直线8上离中心O为±60mm的点的正方形区域；包括在第二直线7上离中心O为±60mm的点的正方形区域；和包括中心O的正方形区域(即，图23中由阴影线表示的总共五个测量区域)。需要说明的是，基面位错可以通过PL(光致发光)成像方法来测量。在PL成像方法的情况下，测量区域的面积例如为6mm×6mm。
(沿着垂直于偏离方向的直线排列的半环的位错阵列)
如图14和图16所示，在中心区域53中，可以存在沿着垂直于偏离方向的直线排列的第一半环1的第一位错阵列2；然而，第一位错阵列2越少越优选。第一位错阵列2各自由多个第一半环1构成。当偏离方向为第一方向101时，垂直于偏离方向的方向为第二方向102。各第一半环1包括在第二主表面30处露出的一对贯通刃型位错(参见图15)。中心区域53中的第一位错阵列2的面密度为10列cm-2以下。中心区域53中的第一位错阵列2的面密度优选为5列cm-2以下，并且更优选为1列cm-2以下。
接着，下面说明用于测量位错阵列的面密度的方法。
首先，通过熔融KOH(氢氧化钾)对中心区域53进行蚀刻，从而在中心区域53中形成蚀刻凹坑。熔融KOH的温度例如为515℃。熔融KOH的蚀刻时间例如为8分钟。接着，使用光学显微镜观察在中心区域53中形成的蚀刻凹坑。中心区域53被划分为例如格子形式的各自具有1cm×1cm尺寸的正方形区域。在所有正方形区域中测量位错阵列的面密度。表述“中心区域53中的第一位错阵列2的面密度为10列cm-2以下”是指在所有正方形区域中的各正方形区域中的第一位错阵列2的面密度都为10列cm-2以下。需要说明的是，中心区域53的外周附近被圆化，因此不能被划分成正方形区域。在计算位错阵列的面密度时，不考虑不能被划分成正方形区域的这样的区域中的面密度。
如图16所示，第一半环1各自具有近似U形。第一半环1的弯曲部设置在碳化硅层20中。一对贯通刃型位错的端部3在第二主表面30处露出。第一半环1的弯曲部可以是除贯通刃型位错以外的位错。碳化硅外延基板100包括基面位错34。各基面位错34由第一部分31、第二部分32和第三部分33构成。第一部分31是碳化硅单晶基板10中的基面位错。第二部分32是碳化硅单晶基板10与碳化硅层20之间的界面处的界面位错。第三部分33是碳化硅层20中的基面位错。第一部分31被连接到第二部分32。第二部分32被连接到第三部分33。第一部分31在碳化硅单晶基板10的第三主表面13处露出。第三部分33在碳化硅层20的第二主表面30处露出。换句话说，基面位错34的一个端部35在第二主表面30处露出，并且另一个端部在第三主表面13处露出。
如图16所示，第一位错阵列2可以位于基面位错34的一个端部35与假想线37在第二主表面30处露出的点36之间。假想线37是通过将第一部分31沿着第一部分31的延伸方向延伸到碳化硅层20侧而获得的。换句话说，包括在第一位错阵列2中的多个第一半环1各自可以位于点36与端部35之间。也就是说，当在垂直于第二主表面30的方向上观察时，第一位错阵列2可以位于假想线37与第三部分33之间。
如图17所示，在第二方向102上，第一位错阵列2的长度123例如为0.1mm以上且50mm以下。在第一方向101上，一个端部3与另一个端部3之间的距离122例如为1μm以上且10μm以下。在第二方向102上，两个相邻的第一半环1之间的距离121例如为1μm以上且100μm以下。距离121可以长于距离122。两个端部3可以位于第一方向101上。两个相邻第一半环之间的间隔可以相同，或者可以不同。当在垂直于第二主表面30的方向上观察时，多个第一半环1各自与平行于第二方向102的直线重叠。第一位错阵列2的纵向方向是第二方向102。第一位错阵列2的纵向方向可以平行于界面位错的延伸方向。
如图18所示，在垂直于第二主表面30的方向上，多个第一半环1的深度可以基本上相同。各第一半环1的深度是所述半环在垂直于第二主表面30的方向上的长度。第一半环1的深度可以小于碳化硅层20的厚度。第一半环1可与碳化硅单晶基板10分离。
(沿着相对于偏离方向倾斜的直线排列的半环的位错阵列)
如图14和图19所示，在中心区域53中，可以存在沿着相对于偏离方向倾斜的直线排列的第二半环4的第二位错阵列5；然而，第二位错阵列5越少越优选。各第二位错阵列5由多个第二半环4构成。第二半环4沿着平行于相对于第一方向101和第二方向102倾斜的直线的第三方向103排列。各第二半环4包括在第二主表面30处露出的一对贯通刃型位错。在中心区域53中，第一位错阵列2的面密度可以低于第二位错阵列5的面密度。中心区域53中的第二位错阵列5的面密度可以高于10列cm-2。在外周区域52附近可以存在多个第一位错阵列2，而在中心区域53的中心附近可以存在多个第二位错阵列5。
如图19所示，第二半环4各自具有近似U形。第二半环4的弯曲部设置在碳化硅层20中。一对贯通刃型位错的端部6在第二主表面30处露出。第二半环4的弯曲部可以是除贯通刃型位错以外的位错。碳化硅外延基板100包括基面位错44。各基面位错44由第四部分41、第五部分42和第六部分43构成。第四部分41是碳化硅单晶基板10中的基面位错。第五部分42是碳化硅单晶基板10与碳化硅层20之间的界面处的界面位错。第六部分43是碳化硅层20中的基面位错。第四部分41被连接到第五部分42。第五部分42被连接到第六部分43。第四部分41在碳化硅单晶基板10的第三主表面13处露出。第六部分43在碳化硅层20的第二主表面30处露出。换句话说，基面位错44的一个端部45在第二主表面30处露出，而另一个端部在第三主表面13处露出。当在垂直于第二主表面30的方向上观察时，第二位错阵列5可以位于假想线47与第六部分43之间。假想线47是通过将第四部分41沿着第四部分41的延伸方向延伸到碳化硅层20侧而获得的。换句话说，第二位错阵列5可以位于基面位错44的一个端部45与假想线47在第二主表面30处露出的点46之间。
如图20所示，在第三方向103上，第二位错阵列5的长度126例如为0.1mm以上且50mm以下。在垂直于第三方向103的方向上，一个端部6与另一个端部6之间的距离125例如为1μm以上且10μm以下。在第三方向103上，两个相邻的第二半环4之间的距离124例如为1μm以上且100μm以下。距离124可以长于距离125。两个端部6可以位于垂直于第三方向103的直线上。当在垂直于第二主表面30的方向上观察时，多个第二半环4各自与平行于第三方向103的直线重叠。两个相邻的第二半环之间的间隔可以相同，或者可以不同。
如图21所示，在垂直于第二主表面30的方向上，多个第二半环4的各自深度可以彼此不同。各第二半环4的深度是所述半环在垂直于第二主表面30的方向上的长度。具体来说，第二半环4的深度在偏离方向上可以变小。换句话说，当在垂直于第二主表面30的方向上观察时，第四部分41附近的第二半环4的深度大于第六部分43附近的第二半环4的深度。第二半环4的各自深度可以小于碳化硅层20的厚度。第二半环4可以与碳化硅单晶基板10分离。
(接触角)
如图22所示，假设纯水80滴到第二主表面30的中心区域53上。纯水80的接触角φ由中心区域53与中心区域53和纯水80之间的边界表面处的纯水80表面的切线81之间的角度表示。如图23所示，在由阴影线表示的五个测量区域25的每个中，测量纯水80的接触角φ。在上述五个测量区域25中，纯水80的接触角φ的平均值可以为45°以下，并且接触角φ的最大值与最小值之差的绝对值可以为10°以下。接触角φ的平均值优选为30°以下，并且更优选为15°以下。接触角φ的最大值与最小值之差的绝对值优选为5°以下，并且更优选为3°以下。例如，可以如下测量接触角。将0.2mL纯水滴到碳化硅单晶基板10的第二主表面30上，并且对滴下的纯水在与第二主表面30平行的方向上拍照。根据拍摄的照片，通过第二主表面30与纯水和大气之间的界面之间的测量角度值来表示接触角。
具体来说，接触角φ的平均值可以为45°以下，并且接触角φ的最大值与最小值之差的绝对值可以为5°以下。接触角φ的平均值可以为30°以下，并且接触角φ的最大值与最小值之差的绝对值可以为5°以下。接触角φ的平均值可以为15°以下，并且接触角φ的最大值和最小值之差的绝对值可以为3°以下。随着亲水性越高，接触角变得越小。在接触角较小的情况下，当清洁碳化硅外延基板时，可以有效去除第二主表面上的颗粒。
(翘曲度和弯曲度)
接着，下面说明碳化硅外延基板100的翘曲度和弯曲度。首先，如图24所示，确定第二主表面30的三点基准面94。三点基准面94是包括第二主表面30上的三个点(第一位置95、第二位置96和第三位置97)的假想面。通过连接第一位置95、第二位置96和第三位置97而形成的三角形是其中包括第二主表面30的中心O的正三角形。例如，可以通过Tropel提供的Flatmaster测量翘曲度和弯曲度。
如图25和图26所示，在垂直于三点基准面94的方向上，翘曲度由当从三点基准面94观察时第二主表面30的最高位置92与三点基准面94之间的距离154、以及当从三点基准面94观察时第二主表面30的最低位置93与三点基准面94之间的距离155的总和表示。本实施方式的碳化硅外延基板100具有例如为0μm以上且30μm以下的翘曲度。碳化硅外延基板100的翘曲度优选为25μm以下，且更优选为20μm以下。需要说明的是，碳化硅单晶基板10的厚度为600μm以下。
如图25和图26所示，在垂直于三点基准面94的方向上，弯曲度由第二主表面30的中心位置91与三点基准面94之间的距离来表示。如图25所示，当第二主表面30的中心位置91低于三点基准面94时，弯曲度表示为负值。另一方面，如图26所示，当第二主表面30的中心位置91高于三点基准面94时，弯曲度表示为正值。本实施方式的碳化硅外延基板100的弯曲度的绝对值例如为20μm以下。碳化硅外延基板100的弯曲度的绝对值优选为18μm以下，并且更优选为15μm以下。
如图25所示，当弯曲度为负时，在垂直于三点基准面94的方向上，当从三点基准面94观察时具有最小高度的位置PL在从第二主表面30的中心O至第二主表面30的半径R的2/3的范围内。当从三点基准面94观察时具有最小高度的位置PL优选在从第二主表面30的中心O至第二主表面30的半径R的1/2的范围内。当从三点基准面94观察时具有最小高度的位置PL更优选在从第二主表面30的中心O至第二主表面30的半径R的1/3的范围内。同样，在垂直于三点基准面94的方向上，当从三点基准面94观察时具有最大高度的位置PH在从第二主表面30的中心O至第二主表面30的半径R的2/3的范围内，优选在从第二主表面30的中心O至第二主表面30的半径R的1/2的范围内，并且更优选在从第二主表面30的中心O至第二主表面30的半径R的1/3的范围内。
如图26所示，当弯曲度为正时，在垂直于第二主表面30的三点基准面94的方向上，当从三点基准面94观察时具有最大高度的位置PH在从第二主表面30的中心O至第二主表面30的半径R的2/3的范围内。当从三点基准面94观察时具有最大高度的位置PH优选在从第二主表面30的中心O至第二主表面30的半径R的1/2的范围内，并且更优选在从第二主表面30的中心O至第二主表面30的半径R的1/3的范围内。同样，在垂直于三点基准面94的方向上，当从三点基准面94观察时具有最小高度的位置PL在从第二主表面30的中心O至第二主表面30的半径R的2/3的范围内，优选在从第二主表面30的中心O至第二主表面30的半径R的1/2的范围内，并且更优选在从第二主表面30的中心O至第二主表面30的半径R的1/3的范围内。
(碳化硅外延基板的制造装置)
下面说明本实施方式的碳化硅外延基板100的制造装置200的构造。
如图27所示，制造装置200例如是采用热壁法的卧式CVD(化学气相沉积)装置。制造装置200主要包括反应室201、气体供应器235、控制器245、加热元件203、石英管204、热绝缘体205和感应加热线圈206。
例如，加热元件203具有管状形状并且在其内部形成反应室201。加热元件203由例如石墨构成。热绝缘体205包围加热元件203的外周。热绝缘体205设置在石英管204内部与石英管204的内周表面接触。感应加热线圈206例如缠绕在石英管204的外周表面上。感应加热线圈206被构造成使用外部电源(未示出)供应交流电。相应地，加热元件203被感应加热。因此，反应室201被加热元件203加热。
反应室201是由加热元件203包围所形成的空间。在反应室201中，配置碳化硅单晶基板10。反应室201被构造成加热碳化硅单晶基板10。在反应室201中，设置基座板210以保持碳化硅单晶基板10。基座板210被构造成可围绕旋转轴212旋转。
制造装置200还包括气体入口207和气体出口208。气体出口208被连接到图中未示出的排气泵。图27中的箭头表示气体的流动。气体从气体入口207引入到反应室201中，并从气体出口208排出。反应室201中的压力通过供应气体量与排出气体量之间的平衡来调节。
制造装置200还可以包括位于气体入口207与加热元件203之间的加热器211。加热器211位于加热元件203的上游。加热元件203可以构造成在例如约1500℃以上且约1700℃以下的温度下加热。
气体供应器235被构造成向反应室201供应包括例如硅烷(SiH4)气体、丙烷(C3H8)气体、氨气(NH3)气体和氢气(H2)气体的混合气体。具体来说，气体供应器235可以包括第一气体供应器231、第二气体供应器232、第三气体供应器233和载气供应器234。
第一气体供应器231被构造成供应包含碳原子的第一气体。第一气体供应器231例如是其中引入有第一气体的气体容器。第一气体例如是丙烷气体。第一气体的实例可以包括甲烷(CH4)气体、乙烷(C2H6)气体、乙炔(C2H2)气体等。
第二气体供应器232被构造成供应包含硅原子的第二气体。第二气体供应器232例如是其中引入有第二气体的气体容器。第二气体例如是硅烷气体。第二气体可以是硅烷气体和除硅烷气体以外的气体的混合气体。
第三气体供应器233被构造成供应包括氨气的第三气体。第三气体供应器233例如是其中引入有第三气体的气体容器。第三气体例如是氨气。与具有三键的氮气相比，氨气更易于热分解。通过使用氨气，可以预期载流子浓度的面内均匀性的提高。例如，用氢气稀释氨气。在这种情况下，第三气体包括氨气和氢气。相对于氢气，氨气的浓度为约0.01％(100ppm)以上且约10％以下。
例如，载气供应器234被构造成供应诸如氢气的载气。载气供应器234例如是其中引入有氢气的气体容器。
控制器245被构造成控制从气体供应器235供应到反应室201的混合气体的流量。具体来说，控制器245可以包括第一气体流量控制器241、第二气体流量控制器242、第三气体流量控制器243和载气流量控制器244。各控制器例如是MFC(质量流量控制器)。控制器245设置在气体供应器235与气体入口207之间。换句话说，控制器245设置在连接气体供应器235和气体入口207的流动路径中。
反应室201包括：包围碳化硅单晶基板10的第一加热区域213；和位于第一加热区域213上游的第二加热区域214。如图27所示，第二加热区域214是在混合气体的流动方向(反应室201的轴向方向)上从热绝缘体205和加热元件203之间的上游侧边界延伸到配置碳化硅单晶基板10的区域的上游侧端部的区域。第二加热区域214与第一加热区域213之间的边界部分可以是设置在基座板210中的凹部的上游侧表面。第一加热区域213的下游侧端部可以为热绝缘体205与加热元件203之间的下游侧边界。
在反应室201的轴向方向上，可以改变感应加热线圈206的卷绕密度。术语“卷绕密度(卷绕数/m)”是在装置的轴向方向上的每单位长度的线圈卷绕数。例如，为了有效地热分解上游侧的氨气，在第二加热区域214中，上游侧的感应加热线圈206的卷绕密度可以高于下游侧的感应加热线圈206的卷绕密度。
第二加热区域214被构造成加热到氨气分解温度以上的温度。氨气的分解温度例如为500℃。例如，可以通过辐射温度计来测量第二加热区域214的温度。构成第二加热区域214的加热元件203的一部分的温度例如为1500℃以上且1700℃以下。在混合气体的流动方向上，第二加热区域214的长度222可以为60mm以上，可以为70mm以上，或者可以为80mm以上。在混合气体的流动方向上，第一加热区域213的长度221可以大于第二加热区域214的长度222。
如图28所示，在反应室201与包括氨气的第三气体供应器233之间可以配置第一MFC 251和第二MFC 252。包括氢气的载气供应器234被连接到连接第一MFC 251与第二MFC252的管道253。如上所述，氨气的浓度非常低，因此期望精确地控制氨气的浓度。根据上述构造，可以精确地控制氨气的浓度。
(碳化硅外延基板的制造方法)
接着，下面说明本实施方式的碳化硅外延基板的制造方法。
首先，例如采用升华法来制造具有多型4H的碳化硅单晶。接着，例如，使用线锯切割碳化硅单晶，从而准备碳化硅单晶基板10(参见图29和图30)。碳化硅单晶基板10具有第一主表面11和第一主表面11相反侧的第三主表面13。如图30所示，第一主表面11对应于相对于(0001)面在偏离方向倾斜的面。
具体来说，第一主表面11对应于相对于(0001)面倾斜例如0.5°以上且8°以下的面。相对于(0001)面的倾斜角度(偏角)可以为1°以上，或者可以为2°以上。偏角可以为7°以下或者可以为6°以下。例如，偏离方向可以是<11-20>方向，可以是<1-100>方向，或者可以是介于<11-20>方向与<1-100>方向之间的方向。
碳化硅单晶基板10的厚度例如可以是1mm或者可以是2mm。通过厚地切割碳化硅单晶基板10，碳化硅单晶基板10的翘曲度和弯曲度得到改善。对碳化硅单晶基板10的第一主表面11和第三主表面13进行MP(机械抛光)和CMP(化学机械抛光)。由此，第一主表面11和第三主表面13被平坦化。MP步骤和CMP步骤之后的碳化硅单晶基板10的厚度例如为600μm。
接着，将碳化硅单晶基板10安置在上述制造装置200中。具体来说，以使得第一主表面11从基座板210露出的方式将碳化硅单晶基板10安置在基座板210的凹部上。
如图38所示，第一时刻(t1)表示碳化硅单晶基板10被安置在基座板210的凹部上的时间。在第一时刻(t1)，反应室201中的温度是第一温度(T1)，并且反应室201中的压力例如是大气压。第一温度(T1)例如是室温。从第二时刻(t2)起，反应室201中的压力开始降低。在第三时刻(t3)，反应室201中的压力达到第一压力(P1)。第一压力(P1)例如为约1×10- 6Pa。
从第三时刻(t3)至第四时刻(t4)，反应室201的温度开始升高。在本公开中，在温度升高过程中的从第四时刻(t4)至第五时刻(t5)期间，反应室201中的温度保持在第二温度(T2)。第二温度(T2)例如为1100℃。保持时间例如为10分钟。通过该操作，基座板210的温度与碳化硅单晶基板10的温度之差变小，从而预期碳化硅单晶基板10的面内温度分布变得均匀。
在第五时刻(t5)，反应室201的温度恢复升高。在本公开中，从第五时刻(t5)起，将作为载气的氢气引入反应室201中。氢气的流量例如为约120slm。流量单位“slm”表示标准状态(0℃；101.3kPa)下的“L/分钟”。通过该操作，例如，预期将减少反应室201中剩余的氮气。此外，通过氢气蚀刻碳化硅单晶基板10的第一主表面11。通过引入氢气，反应室201中的压力从第一压力(P1)变为第二压力(P2)。第二压力(P2)例如为80毫巴(8kPa)。在反应室201的温度达到第三温度(T3)之后，反应室201的温度保持在第三温度(T3)一段时间。第三温度(T3)例如为1630℃。第三温度(T3)是进行外延生长的生长温度。
从第六时刻(t6)起，将作为第一气体的硅烷气体、作为第二气体的丙烷气体和掺杂气体引入到反应室201中。在本公开中将氨气用于掺杂气体。通过使用氨气，可以预期面内均匀性的提高。氨气在被引入反应室201中之前可以被热分解。
在从第六时刻(t6)至第七时刻(t7)期间，在碳化硅单晶基板10上通过外延生长形成缓冲层27。在第六时刻(t6)与第七时刻(t7)之间，氢气的流量为120slm，硅烷气体的流量为46sccm，丙烷气体的流量为14sccm，并且氨气的流量为0.7sccm。原料气体中的C/Si比例如为0.9。缓冲层27的厚度例如为1μm。从第六时刻(t6)至第七时刻(t7)的时段例如为3分钟。在通过外延生长形成缓冲层27期间，使基座板210旋转。
在从第七时刻(t7)至第八时刻(t8)期间，在缓冲层27上通过外延生长形成漂移层28。在第七时刻(t7)与第八时刻(t8)之间，氢气的流量为120slm，硅烷气体的流量为161sccm，丙烷气体的流量为52.5sccm，并且氨气的流量为1.4×10-2sccm。硅烷气体与氢气的体积比(SiH4/H2)为0.13％。原料气体中的C/Si比例如为1.0。漂移层28的厚度例如为15μm。第七时刻(t7)至第八时刻(t8)的时段例如为31分钟。在通过外延生长形成漂移层28期间，使基座板210旋转。在第八时刻(t8)，停止供应硅烷气体、丙烷气体和氨气。
优选地，在碳化硅层20的生长步骤中，均匀地保持碳化硅单晶基板10在面内方向上的温度。具体来说，在第六时刻(t6)至第八时刻(t8)期间，碳化硅单晶基板10的第一主表面11中的最高温度与最低温度之差保持为30℃以下。优选地，最高温度与最低温度之差保持为10℃以下。
接着，下面详细说明在碳化硅单晶基板10的特定区域XXXI上生长碳化硅层20的部分的步骤。
如图29和图31所示，在第一时刻(t1)，在(0001)面上延伸的基面位错34存在于碳化硅单晶基板10内的特定区域XXXI中。基面位错34的一个端部在第一主表面11处露出，并且其另一个端部在第三主表面13处露出。基面位错34沿第一方向101(即偏离方向)延伸。
如图32所示，在从第六时刻(t6)至第七时刻(t7)期间，缓冲层27形成在碳化硅单晶基板10上。基面位错34从碳化硅单晶基板10传播到缓冲层27。基面位错34沿着第一方向101在缓冲层27中延伸。基面位错34的一个端部在缓冲层27的表面处露出，并且其另一个端部在第三主表面13处露出。
如图33所示，在第七时刻(t7)至第八时刻(t8)期间，漂移层28形成在缓冲层27上。随着漂移层28生长，基面位错34在漂移层28中延伸。在第七时刻(t7)，基面位错34的一个端部在碳化硅层20的第二主表面30处露出，并且另一个端部在碳化硅单晶基板10的第三主表面13处露出。以这种方式，基本上完成碳化硅层20的形成。
接着，下面说明冷却碳化硅外延基板100的步骤。
如图38所示，在生长步骤结束后进行冷却步骤。从第八时刻(t8)至第九时刻(t9)的时段对应于冷却步骤。在冷却步骤中，冷却包括碳化硅单晶基板10和碳化硅层20的碳化硅外延基板100。例如，在从第八时刻(t8)至第九时刻(t9)期间，碳化硅外延基板100的温度从第三温度(T3)降至第一温度(T1)。从第八时刻(t8)至第九时刻(t9)的时段例如为60分钟。第三温度(T3)例如为1600℃。例如，碳化硅外延基板100在约1小时内从1600℃冷却至100℃。换句话说，碳化硅外延基板100的冷却速率例如为(1600-100)℃/1小时＝1500℃/小时。冷却步骤中的冷却速率可以为1500℃/小时以下，可以为1300℃/小时以下，或者可以为1000℃/小时以下。
如图34所示，在冷却步骤中，可以在碳化硅层20中形成包括第一半环1的第一位错阵列2。认为第一位错阵列2是通过以下方式产生的：碳化硅层20中的基面位错的第三部分33在垂直于偏离方向的第二方向102上滑动。在冷却步骤中，生长步骤中的基面位错34(参见图33)变成包括第一部分31、第二部分32和第三部分33的基面位错34(图34)，并形成多个第一半环1。换句话说，所产生的第一半环1源自基面位错34。
优选地，在碳化硅外延基板100的冷却步骤中，均匀地保持碳化硅外延基板100在面内方向上的温度。具体来说，在从第八时刻(t8)至第九时刻(t9)期间，碳化硅外延基板100的第二主表面30中的最高温度与最低温度之差保持在10℃以下。例如，通过在冷却步骤中将碳化硅外延基板100的冷却速率设定得低，可以提高碳化硅外延基板100在面内方向上的温度均匀性。由此，缓和碳化硅外延基板100中的应力，从而抑制沿着垂直于偏离方向的直线排列的第一半环1的第一位错阵列2的产生。
接着，在从第九时刻(t9)至第十时刻(t10)期间，将反应室201保持在大气压和室温下。在碳化硅外延基板100的温度达到室温附近后，从反应室201中取出碳化硅外延基板100。以上述方式，完成碳化硅外延基板100(参见图14)。
需要说明的是，反应室201中的压力可以在冷却步骤中降低。反应室201中的压力例如可以在约10分钟内从100毫巴(10kPa)降至10毫巴(1kPa)。反应室201中的压力以下列速率降低：(10-1)kPa/10分钟＝0.9kPa/分钟。反应室201中的压力的降低速率可以为0.9kPa/分钟以上，1.2kPa/分钟以上，或者1.5kPa/分钟以上。通过在冷却步骤中迅速降低反应室201的压力，可以使反应室201内部与外部绝热，从而降低碳化硅外延基板100的冷却速率。
例如，通过降低载气的流量可以减小反应室201中的压力。例如，生长步骤中的载气的流量可以是120slm，并且冷却步骤中的载气的流量可以是12slm。在生长步骤中，向反应室201供应载气、掺杂剂气体和原料气体。在冷却步骤中，可以仅将载气供应到反应室201。载气的流量可以在生长步骤结束后立即降低，或者可以在将在生长步骤中使用的流量在冷却步骤中保持一段时间后降低。
接着，下面详细说明在碳化硅单晶基板10的特定区域XXXV上生长碳化硅层20的部分的步骤。
如图29和图35所示，在第一时刻(t1)，在(0001)面上延伸的基面位错44可以存在于碳化硅单晶基板10内的特定区域XXXV中。基面位错44的一个端部35在第一主表面11处露出，并且其另一个端部在第三主表面13处露出。基面位错沿着第一方向101(即偏离方向)延伸。
如图36所示，在从第六时刻(t6)至第七时刻(t7)期间，缓冲层27形成在碳化硅单晶基板10上。此时，第二半环4由基面位错44产生。第二半环4的两个端部在缓冲层27的表面处露出。在缓冲层27中延伸的基面位错的第六部分43在第二方向(图36中的箭头方向)上移位。因此，基面位错44被转换成：位于碳化硅单晶基板10中的第四部分41；位于碳化硅单晶基板10与缓冲层27之间的界面处并沿第二方向延伸的第五部分42；和位于缓冲层27中的第六部分43。因此，产生第二半环4。基面位错44的一个端部在缓冲层27的表面处露出，并且其另一个端部在第三主表面13处露出。
如图37所示，当碳化硅层20进一步生长时，另一个第二半环4由基面位错44产生。另一个第二半环4相对于先前产生的第二半环4在第一方向101侧和第二方向102侧产生。先前产生的第二半环4的深度大于其后产生的第二半环4的深度。缓冲层27中的基面位错的第六部分43(参见图36)进一步在第二方向(图37中的箭头方向)上移位。第六部分43在碳化硅层20的表面处露出。以上述方式，沿着相对于偏离方向倾斜的直线形成多个第二半环4。随着时间的推移，第二半环4的数目增加。在第八时刻(t8)，形成沿着相对于偏离方向倾斜的直线排列的第二半环4的第二位错阵列5(参见图19)。如上所述，第二位错阵列5在形成碳化硅层的步骤(即生长步骤)中形成。换句话说，认为在碳化硅外延基板100的冷却步骤中，第二位错阵列5不产生或停止存在。
(碳化硅外延基板的制造方法的第一变形例)
接着，下面说明第一变形例的碳化硅外延基板的制造方法。第一变形例的碳化硅外延基板的制造方法与上述实施方式的碳化硅外延基板的制造方法的主要差异在于漂移层形成步骤中的硅烷气体流量、丙烷气体流量和氨气流量，并且与上述实施方式的碳化硅外延基板的制造方法在其它方面基本上相同。
如图39所示，在第七时刻(t7)与第八时刻(t8)之间，氢气的流量可以是120slm，硅烷气体的流量可以是115sccm，丙烷气体的流量可以是37.5sccm，并且氨气的流量可以是3.3×10-3sccm。在这种情况下，硅烷气体相对于氢气的体积比(SiH4/H2)为0.1％。原料气体中的C/Si比例如为1.0。漂移层28的厚度例如为30μm。从第七时刻(t7)至第八时刻(t8)的时段例如是88分钟。在通过外延生长形成漂移层28期间，使基座板210旋转。
(碳化硅外延基板的制造方法的第二变形例)
接着，下面说明第二变形例的碳化硅外延基板的制造方法。第二变形例的碳化硅外延基板的制造方法与第一变形例的碳化硅外延基板的制造方法的主要差异在于形成漂移层的步骤中的氨气流量，并且与第一变形例的碳化硅外延基板的制造方法在其它方面基本上相同。
如图40所示，在第七时刻(t7)与第八时刻(t8)之间，氢气的流量可以是120slm，硅烷气体的流量可以是115sccm，丙烷气体的流量可以是37.5sccm，并且氨气的流量是7.8×10-3sccm。在这种情况下，硅烷气体相对于氢气的体积比(SiH4/H2)为0.1％。原料气体中的C/Si比例如为1.0。漂移层28的厚度例如为15μm。从第七时刻(t7)至第八时刻(t8)的时段例如为43分钟。在通过外延生长形成漂移层28期间，使基座板210旋转。
(碳化硅半导体装置的制造方法)
下面说明本实施方式的碳化硅半导体装置300的制造方法。
本实施方式的碳化硅半导体装置的制造方法主要包括外延基板准备步骤(S10：图41)和基板加工步骤(S20：图41)。
首先，进行外延基板准备步骤(S10：图41)。具体来说，通过上述碳化硅外延基板的制造方法来准备碳化硅外延基板。
接着，进行基板加工步骤(S20：图41)。具体来说，碳化硅外延基板被加工以制造碳化硅半导体装置。术语“加工”包括各种工艺，例如离子注入、热处理、蚀刻、氧化膜形成、电极形成、切割等。也就是说，基板加工步骤可以包括离子注入、热处理、蚀刻、氧化膜形成、电极形成和切割中的至少一者。
下面说明作为示例性碳化硅半导体装置的MOSFET(金属氧化物半导体场效应晶体管)的制造方法。基板加工步骤(S20：图41)包括离子注入步骤(S21：图41)、氧化膜形成步骤(S22：图41)、电极形成步骤(S23：图41)和切割步骤(S24：图41)。
首先，进行离子注入步骤(S21：图41)。例如，将诸如铝(Al)的p型杂质注入到形成有具有开口的掩模(未示出)的第二主表面30中。由此，形成具有p型导电型的体区132。接着，例如，将诸如磷(P)的n型杂质注入到体区132中的预定位置处。由此，形成具有n型导电型的源区133。接着，将诸如铝的p型杂质注入到源区133中的预定位置处。由此，形成具有p型导电型的接触区134(参见图42)。
碳化硅层20中，除了体区132、源区133和接触区134之外的部分作为漂移区131。源区133通过体区132与漂移区131隔开。离子注入可以在以约300℃以上且约600℃以下的温度加热碳化硅外延基板100的同时进行。在离子注入之后，对碳化硅外延基板100进行活化退火。通过活化退火，注入到碳化硅层20中的杂质被活化，由此在各区域中产生载流子。用于活化退火的气氛可以是例如氩(Ar)气氛。活化退火的温度可以是例如约1800℃。活化退火可以进行例如约30分钟。
接着，进行氧化膜形成步骤(S22：图41)。例如，通过在包括氧气的气氛中加热碳化硅外延基板100，在第二主表面30上形成氧化膜136(参见图43)。氧化膜136例如由二氧化硅(SiO2)等构成。氧化膜136作为栅极绝缘膜。热氧化处理的温度例如可以是约1300℃。热氧化处理例如进行约30分钟。
在形成氧化膜136之后，可以进一步在氮气气氛中进行热处理。例如，热处理可以在一氧化氮(NO)、一氧化二氮(N2O)等的气氛中在约1100℃下进行约1小时。此外，然后可以在氩气气氛中进行热处理。例如，热处理可以在氩气气氛中在约1100℃至约1500℃下进行约1小时。
接着，进行电极形成步骤(S23：图41)。第一电极141形成在氧化膜136上。第一电极141作为栅电极。第一电极141例如通过CVD法形成。第一电极141例如由含有杂质的导电多晶硅构成。第一电极141形成在面对源区133和体区132的位置处。
接着，形成层间绝缘膜137以覆盖第一电极141。层间绝缘膜137例如通过CVD法形成。层间绝缘膜137例如由二氧化硅等构成。层间绝缘膜137形成为与第一电极141和氧化膜136接触。接着，通过蚀刻去除预定位置处的氧化膜136和层间绝缘膜137。由此，源区133和接触区134通过氧化膜136露出。
例如，通过溅射法在露出部分形成第二电极142。第二电极142作为源电极。第二电极142例如由钛、铝、硅等构成。在形成第二电极142之后，将第二电极142和碳化硅外延基板100在例如约900℃至约1100℃的温度下加热。由此，第二电极142和碳化硅外延基板100彼此欧姆接触。接着，互连层138形成为与第二电极142接触。互连层138例如由包括铝的材料构成。
接着，例如通过等离子体CVD在互连层138上形成钝化保护膜(未示出)。钝化保护膜包括例如SiN膜。为了连接接合线(ボンディングワイヤ)，蚀刻钝化保护膜的一部分至互连层138，由此在钝化保护膜中形成开口。接着，对碳化硅单晶基板10的第三主表面13进行背面研磨。由此，使碳化硅单晶基板10变薄。接着，第三电极143形成在第三主表面13中。第三电极143作为漏电极。第三电极143例如由包括镍和硅的合金(例如，NiSi等)构成。
接着，进行切割步骤(S24：图41)。例如，沿着切割线切割碳化硅外延基板100，从而将碳化硅外延基板100分为多个半导体芯片。以这种方式，制造碳化硅半导体装置300(参见图44)。
在以上说明中，已经说明了用于制造示例性地作为本公开的碳化硅半导体装置的MOSFET的方法；然而，本公开的制造方法不限于此。本公开的制造方法可应用于各种类型的碳化硅半导体装置，例如IGBT(绝缘栅双极型晶体管)、SBD(肖特基势垒二极管)、晶闸管、GTO(门极可关断晶闸管)和PiN二极管。
(评价1)
1-1.样品的制作
首先，准备样品1至6的碳化硅外延基板100。样品1至3是实施例的碳化硅外延基板100。样品4至6是比较例的碳化硅外延基板100。使用氨气作为掺杂剂气体制造样品1至4的碳化硅外延基板100。在形成样品1至4的碳化硅外延基板100的漂移层28的步骤中的氨气流量分别为1.4×10-2sccm、3.3×10-3sccm、7.8×10-3sccm和2.0×10-3sccm。另一方面，使用氮气作为掺杂剂气体制造样品5和6的碳化硅外延基板100。在形成样品5和6的碳化硅外延基板100的漂移层28的步骤中的氮气流量分别为4.5sccm和2.12sccm。
在样品1至3、5和6各自的碳化硅外延基板100的制造方法中，形成缓冲层的步骤中的C/Si比与形成漂移层的步骤中的C/Si比不同。另一方面，在样品4的碳化硅外延基板100的制造方法中，形成漂移层的步骤中的C/Si比与形成缓冲层的步骤中的C/Si比相同。
具体来说，分别通过图38、图39、图40、图45、图46和图47中所示的方法制造样品1、2、3、4、5和6的碳化硅外延基板100。样品1、2和3的碳化硅外延基板100的制造方法分别与实施方式、第一变形例和第二变形例的碳化硅外延基板100的制造方法相同。
样品4的碳化硅外延基板100如下制造。如图45所示，在形成缓冲层的步骤中(即，在第六时刻(t6)与第七时刻(t7)之间)，氢气的流量为120slm，硅烷气体的流量为46sccm，丙烷气体的流量为15sccm，并且氨气的流量为0.7sccm。原料气体的C/Si比为1.0。在形成漂移层的步骤中(即，在第七时刻(t7)与第八时刻(t8)之间)，氢气的流量为120slm，硅烷气体的流量为46sccm，丙烷气体的流量为15sccm，并且氨气的流量为2.0×10-3sccm。原料气体的C/Si比为1.0。
样品5的碳化硅外延基板100如下制造。如图46所示，在形成缓冲层的步骤中(即，在第六时刻(t6)与第七时刻(t7)之间)，氢气的流量为120slm，硅烷气体的流量为46sccm，丙烷气体的流量为14sccm，并且氨气的流量为0.7sccm。原料气体的C/Si比为0.9。在形成漂移层的步骤中(即，在第七时刻(t7)与第八时刻(t8)之间)，氢气的流量为120slm，硅烷气体的流量为115sccm，丙烷气体的流量为37.5sccm，并且氮气的流量为4.5sccm。原料气体的C/Si比为1.0。
样品6的碳化硅外延基板100如下制造。如图47所示，在形成缓冲层的步骤中(即，在第六时刻(t6)与第七时刻(t7)之间)，氢气的流量为120slm，硅烷气体的流量为46sccm，丙烷气体的流量为14sccm，并且氨气的流量为0.7sccm。原料气体的C/Si比为0.9。在形成漂移层的步骤中(即，在第七时刻(t7)与第八时刻(t8)之间)，氢气的流量为120slm，硅烷气体的流量为115sccm，丙烷气体的流量为37.5sccm，并且氮气的流量为2.12sccm。原料气体的C/Si比为1.0。
1-2.载流子浓度测量实验
使用利用汞探针法的C-V测定设备，测量样品1至6各自的碳化硅外延基板100的碳化硅层20的载流子浓度。探针的面积为0.01cm2。施加的电压设定为0V至5V。在中心区域53处测量载流子浓度。如图3所示，例如，在第一直线8上，在离中心O为±10mm、±20mm、±30mm、±40mm、±50mm和±60mm的点处测量载流子浓度。同样，在第二直线7上，在离中心O为±10mm、±20mm、±30mm、±40mm、±50mm和±60mm的点处测量载流子浓度。还在中心O处测量载流子浓度。也就是说，在图3中用阴影圆圈表示的测量区域25处测量载流子浓度。计算所有测量区域25中的载流子浓度的平均值、标准偏差、标准偏差/平均值、最大值、最小值、最大值-最小值和(最大值-最小值)/(2×平均值)。需要说明的是，在样品1的碳化硅外延基板100的情况下，除了上述的25个测量位置之外，还在以下位置进行测量(参见图48)：在第二直线7上从中心O起+70mm的位置；从中心O起-65mm的位置；和在第一直线8上从中心O起±70mm的位置。
1-3.载流子浓度测量结果
图48显示样品1的碳化硅外延基板100的碳化硅层20的载流子浓度分布。图49显示样品2和样品3的碳化硅外延基板100的碳化硅层20的载流子浓度分布。图50显示样品4的碳化硅外延基板100的碳化硅层20的载流子浓度分布。图51显示样品5和样品6的碳化硅外延基板100的碳化硅层20的载流子浓度分布。在图48至图53中，“OF-COF”和“IF-CIF”分别表示在图3中的第二直线7和第一直线8上的测量位置处的结果。如图51所示，在第二主表面30的外周侧(即，第三区域67)处的载流子浓度值比中心侧(即，第一区域65)的高。在这种情况下，碳化硅层20的载流子浓度分布显示U状形状。
[表1]
Figure BDA0001728695610000441
表1显示样品1至6各自的碳化硅外延基板100的碳化硅层20的载流子浓度的平均值、标准偏差、标准偏差/平均值、最大值、最小值、最大值-最小值和(最大值-最小值)/(2×平均值)。表1中所述的值是使用在从中心O起±60mm以内的总共25个测量区域25处的载流子浓度来计算的(参见图3)。如表1所示，样品1至6的碳化硅外延基板100的碳化硅层20的载流子浓度的标准偏差/平均值分别为1.08％、2.91％、0.78％、7.38％、9.52％和9.12％。同样地，样品1至6的碳化硅外延基板100的碳化硅层20的载流子浓度的(最大值-最小值)/(2×平均值)分别为1.9％、4.9％、1.4％、13.2％、15.5％和15.0％。
在样品1的碳化硅外延基板100的情况下，如图48所示，除了上述的25个测量区域之外，在以下位置处测量载流子浓度：在第二直线7上-65mm和+70mm的位置；和在第一直线8上±70mm的位置。考虑到上述额外测量区域，样品1的碳化硅外延基板100的碳化硅层20的载流子浓度的标准偏差/平均值为1.31％，并且其载流子浓度的(最大值-最小值)/(2×平均值)为2.7％。也就是说，也考虑到外周侧的碳化硅层中的载流子浓度，确认了样品1的碳化硅外延基板100的载流子浓度的标准偏差/平均值和载流子浓度的(最大值-最小值)/(2×平均值)低于样品2的碳化硅外延基板100。
在平行于中心区域的方向上，样品1至3各自的碳化硅外延基板100的碳化硅层20中的载流子浓度的标准偏差相对于载流子浓度的载流子浓度的平均值的比率小于5％。另一方面，在平行于中心区域的方向上，样品4至6各自的碳化硅外延基板100的碳化硅层20中的载流子浓度的标准偏差相对于载流子浓度的载流子浓度的平均值的比率为5％以上。
已经证实，如上所述，通过使用氨气作为掺杂气体代替氮气并设定非常低的氨气流量(例如，约7.8×10-3sccm以下)，可以提高载流子浓度的面内均匀性(即样品1至3的碳化硅外延基板)。与具有三键的氮气相比，氨气易于热分解。因此，据认为掺杂剂气体的流动方向上的氮原子浓度的均匀性提高，其结果是载流子浓度的面内均匀性提高。
此外，氨气比氮气更易于被包含在碳化硅层中。因此，需要在将外延生长期间的氨气流量设定得非常低的情况下精确地控制氨气的流量。由于勤奋研究，本发明人发现，在例如通过预先使用包含用氢气稀释的氨气的容器将氨气的流量设定得非常低的情况下，能够精确地控制氨气的流量。由此，可以提高载流子浓度的面内均匀性。
此外，本发明人关注了在使用氨气作为掺杂剂气体时增加碳化硅层的外延生长速率。具体来说，使原料气体相对于氢气的流量增加。氢气具有蚀刻碳化硅的特性。通过增加原料气体与氢气的比率(例如，通过将SiH4/H2设定为约0.1％以上)，可以增加碳化硅层的外延生长速率。因此，据认为特别是降低了碳化硅层的外周侧的载流子浓度的变化，由此能够提高载流子浓度的面内均匀性。
1-4.膜厚度测量实验
通过FT-IR测量样品1和4各自的碳化硅外延基板100的碳化硅层20的膜厚度。在与上述载流子浓度测量相同的位置处测量膜厚度。也就是说，在图3中用阴影圆圈表示的各测量区域25中，测量碳化硅层20的膜厚度。在所有测量区域25处计算碳化硅层20的膜厚度的平均值、标准偏差、标准偏差/平均值、最大值、最小值、最大值-最小值和(最大值-最小值)/(2×平均值)。需要说明的是，在样品1的碳化硅外延基板100的情况下，除了上述的25个测量位置之外，还在以下位置处进行测量(参见图52)：在第二直线7上从中心O起+70mm的位置；从中心O起-65mm的位置；和在第一直线8上从中心起±70mm的位置。此外，在样品4的碳化硅外延基板100的情况下，在中心O处未进行测量(参见图53)。
1-5.膜厚度测量结果
图52显示样品1的碳化硅外延基板100的碳化硅层20的膜厚度分布。图53显示样品4的碳化硅外延基板100的碳化硅层20的膜厚度分布。
[表2]
Figure BDA0001728695610000461
表2显示样品1和4各自的碳化硅外延基板100的碳化硅层20(即外延层)的膜厚度的平均值、标准偏差、标准偏差/平均值、最大值、最小值、最大值-最小值和(最大值-最小值)/(2×平均值)。如表2所示，样品1的碳化硅外延基板100的碳化硅层20的膜厚度的标准偏差/平均值为0.92％，并且样品4的碳化硅外延基板100的碳化硅层20的膜厚度的标准偏差/平均值为0.53％。同样地，样品1的碳化硅外延基板100的碳化硅层20的膜厚度的(最大值-最小值)/(2×平均值)为1.6％，并且样品4的碳化硅外延基板100的碳化硅层20的膜厚度的(最大值-最小值)/(2×平均值)为0.5％。在与中心区域平行的方向上，样品1和4各自的碳化硅外延基板100的碳化硅层20中的厚度的标准偏差相对于厚度的平均值的比率小于5％。
(评价2)
2-1.样品的制备
首先，准备样品7至10的碳化硅外延基板100。样品7和8是实施例的碳化硅外延基板100。样品9和10是比较例的碳化硅外延基板100。使用氨气作为掺杂剂气体制造样品7至10的碳化硅外延基板100。在样品7和8各自的碳化硅外延基板100的制造方法中，形成缓冲层的步骤中的C/Si比与形成漂移层的步骤中的C/Si比不同。另一方面，在样品9和10各自的碳化硅外延基板100的制造方法中，形成缓冲层的步骤中的C/Si比与形成漂移层的步骤中的C/Si比相同。
具体来说，样品7、8和9的碳化硅外延基板100的制造方法分别与上述评价1中的样品3、1和4的碳化硅外延基板100的制造方法相同。样品10的碳化硅外延基板100的制造方法与样品9的碳化硅外延基板100的制造方法的不同之处在于，在形成缓冲层和漂移层的各自步骤中的第三温度(T3：图45)是1560℃的条件。其它条件与样品9的碳化硅外延基板100的制造方法中的条件相同。
2-2.实验条件
在样品7至10各自的碳化硅外延基板100的第二主表面30中测量缺陷数目和雾度。使用由Lasertec公司提供的SICA测量缺陷数目和雾度。测量方法如上所述。作为缺陷，测量宏观缺陷、凹坑和凸起。宏观缺陷包括塌陷状缺陷和三角形缺陷。各凹坑都是深凹坑87(参见图5)。各凸起都是涉及梯形缺陷的凸起73(参见图9)。通过将总缺陷数目除以测量缺陷的区域的面积来计算缺陷密度。测量缺陷的区域的面积为约170cm2。
如下计算包括宏观缺陷的边长6mm的正方形测量区域的比率。将测量宏观缺陷的区域划分成各自具有6mm×6mm的尺寸的多个正方形区域(边长6mm的正方形测量区域)。在各个边长6mm的正方形测量区域中，确定是否包括宏观缺陷。通过将包括宏观缺陷的边长6mm的正方形测量区域的数目除以全部边长6mm的正方形测量区域的数目，计算包括宏观缺陷的边长6mm的正方形测量区域的比率。
2-3.实验结果
图54和图55是分别显示样品7和9的碳化硅外延基板100的第二主表面30中的塌陷状缺陷和三角形缺陷的面内分布的图。在图54中，塌陷状缺陷由四边形表示并且三角形缺陷由三角形表示。在图55中，塌陷状缺陷和三角形缺陷由四边形共同地表示。如图54和图55所示，与样品7的碳化硅外延基板100相比，在样品9的碳化硅外延基板100的第二主表面30中分布有多个塌陷状缺陷和三角形缺陷。在相对于第二主表面30的中心的外周侧处分布有多个塌陷状缺陷和三角形缺陷。
[表3]
Figure BDA0001728695610000481
如表3所示，样品7、8和9的碳化硅外延基板100的第二主表面30中的宏观缺陷的缺陷密度分别为0.2个cm-2、0.9个cm-2和0.9个cm-2。样品7、8、9和10的碳化硅外延基板100的第二主表面30中的凹坑的缺陷密度分别为0.3cm-2、6.8cm-2、0.6cm-2和900cm-2。样品7、8和9的碳化硅外延基板100的第二主表面30中的凸起的缺陷密度分别为1.8cm-2、10.1cm-2和2.1cm-2。样品7的碳化硅外延基板100的第二主表面30中的宏观缺陷、凹坑和凸起的缺陷密度低于样品7的碳化硅外延基板100的第二主表面30中的宏观缺陷、凹坑和凸起的缺陷密度。
[表4]
Figure BDA0001728695610000491
如表4所示，样品7、8和9的碳化硅外延基板100的第二主表面30中包括宏观缺陷的边长6mm的正方形测量区域的比率分别为7.2％、25.3％和25.8％。样品7的碳化硅外延基板100的第二主表面30中的包括宏观缺陷的边长6mm的正方形测量区域的比率低于样品8和9的碳化硅外延基板100的比率。样品7和9的碳化硅外延基板100的第二主表面30中的雾度分别为18.8和19.1。也就是说，样品7和9各自的碳化硅外延基板100的第二主表面30的表面粗糙度都是优异的。如上所述，确认了在提高载流子浓度的面内均匀性的同时，可以降低样品7的碳化硅外延基板100中的表面粗糙度。
本文公开的实施方式在任何方面都是说明性的而非限制性的。本发明的范围由权利要求书的项来限定，而不是由上述实施方式来限定，并且旨在包括在与权利要求书的项等同的范围和含义内的任何修改。
标号说明
1：第一半环；2：第一位错阵列；3、6、35、45：端部；4：第二半环；5：第二位错阵列；7：第二直线；8：第一直线；10：碳化硅单晶基板；11：第一主表面；13：第三主表面；14：第四主表面(表面)；20：碳化硅层；23：贯通螺旋位错；24、34、44：基面位错；25：测量区域；27：缓冲层；28：漂移层；29：中心表面层；30：第二主表面；31：第一部分；32：第二部分；33：第三部分；36：点；37、47：假想线；41：第四部分；42：第五部分；43：第六部分；52：外周区域；53：中心区域；54：外缘；55：基准面；57：曲率部；61：第一边；62：第二边；65：第一区域；66：第二区域；67：第三区域；70：梯形缺陷；71：起点；72：上底部；73：突起部；73：凸起；74：下底部；75：台阶聚并；80：纯水；81：切线；85：正方形区域；86：浅凹坑；87：深凹坑(凹坑)；90：胡萝卜状缺陷；91：中心位置；92：最高位置；93：最低位置；94：点基准面；95：第一位置；96：第二位置；97：第三位置；100：碳化硅外延基板；101：第一方向；102：第二方向；103：第三方向；131：漂移区；132：体区；133：源区；134：接触区；136：氧化膜；137：层间绝缘膜；138：互连层；141：第一电极；142：第二电极；143：第三电极；161：测量数据；200：制造装置；201：反应室；203：加热元件；204：石英管；205：热绝缘体；206：感应加热线圈；207：气体入口；208：气体出口；210：基座板；211：加热器；212：旋转轴；213：第一加热区域；214：第二加热区域；231：第一气体供应器；232：第二气体供应器；233：第三气体供应器；234：载气供应器；235：气体供应器；241：第一气体流量控制器；242：第二气体流量控制器；243：第三气体流量控制器；244：载气流量控制器；245：控制器；253：管道；300：碳化硅半导体装置。

Claims (13)

1.一种碳化硅外延基板，其包括：
具有第一主表面的碳化硅单晶基板；和
在所述第一主表面上的碳化硅层，
所述碳化硅层包括与所述碳化硅单晶基板接触的所述碳化硅层的表面的相反侧的第二主表面，
所述第二主表面对应于相对于(0001)面倾斜0.5°以上且8°以下的面，
所述第二主表面具有100mm以上的最大直径，
所述碳化硅层具有4H-SiC的多型，
所述碳化硅层具有n型导电型，
所述第二主表面具有外周区域和中心区域，所述外周区域为从所述第二主表面的外缘起3mm以内的区域，所述中心区域为由所述外周区域包围的区域，
在平行于所述中心区域的方向上，所述碳化硅层的载流子浓度的标准偏差相对于所述碳化硅层的载流子浓度的平均值的比率小于5％，
所述载流子浓度的平均值为1×1014cm-3以上且5×1016cm-3以下，
在平行于所述中心区域的方向上，所述碳化硅层的厚度的标准偏差相对于所述碳化硅层的厚度的平均值的比率小于5％，
所述中心区域具有1nm以下的算术平均粗糙度(Sa)，
所述中心区域具有50以下的雾度，
其中，在所述中心区域中具有沿着垂直于<11-20>方向的直线排列的第一半环的第一位错阵列，
所述第一半环各自包括在所述中心区域处露出的一对贯通刃型位错，并且
所述中心区域中的所述第一位错阵列的面密度为10列cm-2以下，
其中，在所述中心区域中具有沿着相对于所述<11-20>方向倾斜的直线排列的第二半环的第二位错阵列，
所述第二半环各自包括在所述中心区域处露出的一对贯通刃型位错，并且
在所述中心区域中，所述第一位错阵列的面密度低于所述第二位错阵列的面密度。
2.根据权利要求1所述的碳化硅外延基板，其中，
当所述中心区域被划分成各边为6mm的正方形区域时，各自具有塌陷状缺陷和三角形缺陷中的至少一者的正方形区域的数目相对于所有正方形区域的数目的比率为10％以下。
3.根据权利要求1或2所述的碳化硅外延基板，其中，
所述厚度的平均值为5μm以上且50μm以下。
4.根据权利要求1所述的碳化硅外延基板，其中，
在所述中心区域中具有源自贯通螺旋位错的凹坑，
所述凹坑的面密度为100个cm-2以下，并且
各个所述凹坑的自所述中心区域起算的最大深度为8nm以上。
5.根据权利要求4所述的碳化硅外延基板，其中，
所述凹坑的面密度为10个cm-2以下。
6.根据权利要求5所述的碳化硅外延基板，其中，
所述凹坑的面密度为1个cm-2以下。
7.根据权利要求4所述的碳化硅外延基板，其中，
各个所述凹坑的自所述中心区域起算的最大深度为20nm以上。
8.根据权利要求4所述的碳化硅外延基板，其中，
当在垂直于所述中心区域的方向上观察时，所述凹坑各自具有包括第一边和第二边的平面形状，所述第一边在第一方向上延伸，所述第二边在垂直于所述第一方向的第二方向上延伸，并且
所述第一边的宽度为所述第二边的宽度的两倍以上。
9.根据权利要求1所述的碳化硅外延基板，其中，
在所述中心区域中具有梯形缺陷，所述梯形缺陷各自为梯形凹陷，
所述梯形缺陷的面密度为10个cm-2以下，
当在垂直于所述中心区域的方向上观察时，所述梯形缺陷各自包括各自与<11-20>方向交叉的上底部和下底部，
所述上底部具有0.1μm以上且100μm以下的宽度，
所述下底部具有50μm以上且5000μm以下的宽度，
所述上底部包括突起部，并且
所述下底部包括多个台阶聚并。
10.根据权利要求1所述的碳化硅外延基板，其中，
在所述中心区域中具有基面位错，并且
所述基面位错的面密度为10个cm-2以下。
11.根据权利要求1所述的碳化硅外延基板，其中，
当将纯水滴到所述中心区域上时，所述纯水的接触角的平均值为45°以下，并且
所述接触角的最大值与最小值之差的绝对值为10°以下。
12.根据权利要求1所述的碳化硅外延基板，其中，
所述碳化硅单晶基板的厚度为600μm以下，
所述碳化硅外延基板的翘曲度为30μm以下，
所述碳化硅外延基板的弯曲度的绝对值为20μm以下，
当所述弯曲度为正时，在垂直于所述第二主表面的三点基准面的方向上，当从所述三点基准面观察时具有最大高度的位置在从所述第二主表面的中心至所述第二主表面的半径的2/3的范围内，
当所述弯曲度为负时，在垂直于所述三点基准面的方向上，当从所述三点基准面观察时具有最小高度的位置在从所述第二主表面的中心至所述第二主表面的半径的2/3的范围内。
13.一种制造碳化硅半导体装置的方法，所述方法包括：
准备根据权利要求1至12中的任一项所述的碳化硅外延基板的步骤；和
加工所述碳化硅外延基板的步骤。
CN201680078826.7A 2016-02-15 2016-10-11 碳化硅外延基板和制造碳化硅半导体装置的方法 Active CN108463581B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-026176 2016-02-15
JP2016026176A JP6690282B2 (ja) 2016-02-15 2016-02-15 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
PCT/JP2016/080098 WO2017141486A1 (ja) 2016-02-15 2016-10-11 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN108463581A CN108463581A (zh) 2018-08-28
CN108463581B true CN108463581B (zh) 2021-04-09

Family

ID=59624888

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680078826.7A Active CN108463581B (zh) 2016-02-15 2016-10-11 碳化硅外延基板和制造碳化硅半导体装置的方法

Country Status (5)

Country Link
US (2) US11053607B2 (zh)
JP (1) JP6690282B2 (zh)
CN (1) CN108463581B (zh)
DE (1) DE112016006438T5 (zh)
WO (1) WO2017141486A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6748572B2 (ja) * 2016-12-28 2020-09-02 昭和電工株式会社 ｐ型ＳｉＣエピタキシャルウェハ及びその製造方法
JP6762484B2 (ja) * 2017-01-10 2020-09-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
DE112017006972T5 (de) * 2017-01-31 2019-10-17 Sumitomo Electric Industries, Ltd. Siliziumcarbid-Epitaxiesubstrat und Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung
DE112017006965T5 (de) 2017-01-31 2019-10-17 Sumitomo Electric Industries, Ltd. Epitaktisches Siliziumcarbidsubstrat und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
US20180233574A1 (en) * 2017-02-10 2018-08-16 Purdue Research Foundation Silicon carbide power transistor apparatus and method of producing same
EP3382067B1 (en) * 2017-03-29 2021-08-18 SiCrystal GmbH Silicon carbide substrate and method of growing sic single crystal boules
WO2019043927A1 (ja) * 2017-09-01 2019-03-07 住友電気工業株式会社 炭化珪素エピタキシャル基板
DE102017123542A1 (de) * 2017-10-10 2019-04-11 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
TWI680168B (zh) * 2017-10-18 2019-12-21 環球晶圓股份有限公司 碳化矽晶片
JP7310805B2 (ja) * 2018-05-09 2023-07-19 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7115084B2 (ja) * 2018-07-10 2022-08-09 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
US12014924B2 (en) 2018-07-20 2024-06-18 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
WO2020039745A1 (ja) * 2018-08-21 2020-02-27 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
US12020927B2 (en) 2018-08-21 2024-06-25 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
KR102471865B1 (ko) * 2018-10-16 2022-11-28 에스아이씨씨 컴퍼니 리미티드 고평탄도, 저손상 빅직경의 단결정 탄화규소 기판 및 그 제조 방법
JP6952670B2 (ja) * 2018-10-22 2021-10-20 株式会社東芝 半導体装置、基板、及び、半導体装置の製造方法
CN112514077A (zh) * 2019-06-19 2021-03-16 住友电气工业株式会社 碳化硅外延衬底
US20220302309A1 (en) * 2019-08-09 2022-09-22 Hitachi Energy Switzerland Ag Strain Enhanced SiC Power Semiconductor Device and Method of Manufacturing
US11913135B2 (en) 2019-12-02 2024-02-27 Sumitomo Electric Industries, Ltd. Silicon carbide substrate and method of manufacturing silicon carbide substrate
WO2021111835A1 (ja) * 2019-12-02 2021-06-10 住友電気工業株式会社 炭化珪素基板および炭化珪素基板の製造方法
JPWO2021153351A1 (zh) * 2020-01-29 2021-08-05
KR102229588B1 (ko) * 2020-05-29 2021-03-17 에스케이씨 주식회사 웨이퍼의 제조방법, 에피택셜 웨이퍼의 제조방법, 이에 따라 제조된 웨이퍼 및 에피택셜 웨이퍼
KR102192525B1 (ko) * 2020-02-28 2020-12-17 에스케이씨 주식회사 웨이퍼, 에피택셜 웨이퍼 및 이의 제조방법
JP7384106B2 (ja) * 2020-04-17 2023-11-21 三菱電機株式会社 半導体装置の製造方法
TWI745001B (zh) * 2020-07-24 2021-11-01 環球晶圓股份有限公司 接合用晶片結構及其製造方法
JP7494768B2 (ja) 2021-03-16 2024-06-04 信越半導体株式会社 炭化珪素単結晶ウェーハの結晶欠陥評価方法
KR102434780B1 (ko) * 2021-06-17 2022-08-22 주식회사 쎄닉 탄화규소 웨이퍼 및 반도체 소자
CN118020143A (zh) * 2021-10-05 2024-05-10 学校法人关西学院 使外延层中的载流子浓度均匀化的方法以及通过该方法制造的结构
JP7268784B1 (ja) 2022-05-31 2023-05-08 株式会社レゾナック ＳｉＣ基板及びＳｉＣエピタキシャルウェハ
WO2024018924A1 (ja) * 2022-07-20 2024-01-25 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2024127944A1 (ja) * 2022-12-16 2024-06-20 住友電気工業株式会社 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101802273A (zh) * 2007-09-12 2010-08-11 昭和电工株式会社 外延SiC单晶衬底及外延SiC单晶衬底的制造方法
CN102257190A (zh) * 2009-04-15 2011-11-23 住友电气工业株式会社 衬底、具有薄膜的衬底、半导体器件和半导体器件的制造方法
CN104078331A (zh) * 2013-03-26 2014-10-01 三菱电机株式会社 单晶4H-SiC衬底及其制造方法
JP2015051895A (ja) * 2013-09-06 2015-03-19 住友電気工業株式会社 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法、炭化珪素成長装置および炭化珪素成長装置用部材
JP2015189633A (ja) * 2014-03-28 2015-11-02 住友電気工業株式会社 炭化珪素単結晶基板、炭化珪素エピタキシャル基板およびこれらの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6063186A (en) * 1997-12-17 2000-05-16 Cree, Inc. Growth of very uniform silicon carbide epitaxial layers
JP2000319689A (ja) 1999-05-06 2000-11-21 Kurita Water Ind Ltd 電子材料用洗浄水
JP4218192B2 (ja) 1999-08-05 2009-02-04 株式会社日立ハイテクノロジーズ 基板処理装置及び処理方法
US6631726B1 (en) 1999-08-05 2003-10-14 Hitachi Electronics Engineering Co., Ltd. Apparatus and method for processing a substrate
US7795444B2 (en) 2006-06-27 2010-09-14 Warner Chilcott Company Human protein tyrosine phosphatase inhibitors and methods of use
JP2008094700A (ja) * 2006-09-13 2008-04-24 Nippon Steel Corp 炭化珪素単結晶エピタキシャルウェハ及びその製造方法
JP2011039327A (ja) 2009-08-12 2011-02-24 Hitachi Displays Ltd 洗浄力評価方法及び液晶表示装置の製造方法
JP4887418B2 (ja) 2009-12-14 2012-02-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP5865796B2 (ja) * 2012-07-17 2016-02-17 三菱電機株式会社 エピタキシャル成長装置および炭化珪素エピタキシャルウエハ製造方法
JP5384714B2 (ja) 2012-10-31 2014-01-08 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
US8940614B2 (en) * 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
JP6097681B2 (ja) * 2013-12-24 2017-03-15 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造装置およびＳｉＣエピタキシャルウェハの製造方法
DE112015003959T5 (de) * 2014-08-29 2017-05-18 Sumitomo Electric Industries Ltd. Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung derselben
WO2016140051A1 (ja) * 2015-03-03 2016-09-09 昭和電工株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101802273A (zh) * 2007-09-12 2010-08-11 昭和电工株式会社 外延SiC单晶衬底及外延SiC单晶衬底的制造方法
CN102257190A (zh) * 2009-04-15 2011-11-23 住友电气工业株式会社 衬底、具有薄膜的衬底、半导体器件和半导体器件的制造方法
CN104078331A (zh) * 2013-03-26 2014-10-01 三菱电机株式会社 单晶4H-SiC衬底及其制造方法
JP2015051895A (ja) * 2013-09-06 2015-03-19 住友電気工業株式会社 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法、炭化珪素成長装置および炭化珪素成長装置用部材
JP2015189633A (ja) * 2014-03-28 2015-11-02 住友電気工業株式会社 炭化珪素単結晶基板、炭化珪素エピタキシャル基板およびこれらの製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Origin Analyses of Trapezoid-Shape Defects in 4-deg.-off 4H-SiC Epitaxial Wafers by Synchrotron X-ray Topography;T.Yamashita;《Materials Science Forum Vols》;20140226;第375页至第377页和图1至图7 *

Also Published As

Publication number Publication date
JP6690282B2 (ja) 2020-04-28
US20210296443A1 (en) 2021-09-23
CN108463581A (zh) 2018-08-28
US11530491B2 (en) 2022-12-20
JP2017145150A (ja) 2017-08-24
US11053607B2 (en) 2021-07-06
DE112016006438T5 (de) 2018-10-31
WO2017141486A1 (ja) 2017-08-24
US20180363166A1 (en) 2018-12-20

Similar Documents

Publication Publication Date Title
CN108463581B (zh) 碳化硅外延基板和制造碳化硅半导体装置的方法
CN108028185B (zh) 碳化硅外延基板及制造碳化硅半导体装置的方法
US10697086B2 (en) Method for manufacturing silicon carbide epitaxial substrate, method for manufacturing silicon carbide semiconductor device, and apparatus for manufacturing silicon carbide epitaxial substrate
JP6969628B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US10770550B2 (en) Silicon carbide epitaxial substrate having grooves extending along main surface and method of manufacturing silicon carbide semiconductor device
CN110214362B (zh) 碳化硅外延衬底和制造碳化硅半导体器件的方法
CN110214363B (zh) 碳化硅外延衬底和制造碳化硅半导体器件的方法
JP7415558B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2018123148A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN112074928B (zh) 碳化硅外延衬底和制造碳化硅半导体器件的方法
JP7400715B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN109844186B (zh) 碳化硅外延基板和制造碳化硅半导体器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant