TWI680168B - 碳化矽晶片 - Google Patents

碳化矽晶片 Download PDF

Info

Publication number
TWI680168B
TWI680168B TW106135711A TW106135711A TWI680168B TW I680168 B TWI680168 B TW I680168B TW 106135711 A TW106135711 A TW 106135711A TW 106135711 A TW106135711 A TW 106135711A TW I680168 B TWI680168 B TW I680168B
Authority
TW
Taiwan
Prior art keywords
micro
silicon carbide
less
polishing
polished
Prior art date
Application number
TW106135711A
Other languages
English (en)
Other versions
TW201917186A (zh
Inventor
林欽山
Ching Shan LIN
呂建興
Jian Hsin Lu
劉建成
Chien Cheng Liou
李依晴
I Ching Li
Original Assignee
環球晶圓股份有限公司
Globalwafers Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 環球晶圓股份有限公司, Globalwafers Co., Ltd. filed Critical 環球晶圓股份有限公司
Priority to TW106135711A priority Critical patent/TWI680168B/zh
Priority to CN201711255198.8A priority patent/CN109676437B/zh
Priority to US15/842,967 priority patent/US10347481B2/en
Publication of TW201917186A publication Critical patent/TW201917186A/zh
Application granted granted Critical
Publication of TWI680168B publication Critical patent/TWI680168B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B1/00—Processes of grinding or polishing; Use of auxiliary equipment in connection with such processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

一種碳化矽晶片包括位於相反側的兩個表面，並且兩個表面的至少其中一個表面為拋光面且包括：基準面及微結構模組。基準面未形成有長度大於5微米的刮痕。微結構模組形成於基準面，微結構模組包含凹設於基準面的多個微凹陷以及突出於基準面的多個微凸起，並且微結構模組的三維算數平均偏差(Sa)小於2.5奈米，而微結構模組的三維輪廓高低差(Sz)小於20奈米。

Description

碳化矽晶片
本發明涉及一種半導體晶片及其製造方法，尤其涉及一種碳化矽晶片及其製造方法。
碳化矽晶片作為寬帶隙半導體，具有高熱導率及高飽和電子漂移速率等特點。隨著高速及高頻無線電技術日益增長的需要，寬帶隙半導體越來越受到人們的關注，這種半導體器件能夠滿足普通矽基半導體所不能滿足的諸多優點，例如能夠在更高功率水平、更高溫度、和更加惡劣的環境下工作。事實上，以此基礎製造的金屬半導體場效應管和金屬氧化物半導體場效應管等均已實現。因此獲得高品質的碳化矽晶片(碳化矽基板)顯得越來越重要。這裡所指的高品質，不僅僅是指碳化矽晶片本身的品質，尤為重要的是指碳化矽晶片表面的高品質(低的缺陷率)和優良的平坦度參數。這不僅是器件製備的需求，也是磊晶薄膜的需求。事實上，磊晶薄膜對晶片(基板)的依賴性很強，當晶片表面起伏較大時，將會嚴重影響磊晶薄膜品質。而生長出來的磊晶層也會受到晶片表面缺陷和平整度的影響。晶片上的所有缺陷會傳遞到新的磊晶層中。這類缺陷不僅會引起漏電現象，還會顯著降低電子遷移率。
於是，本發明人認為上述缺陷可改善，乃特潛心研究並配合科學原理的運用，終於提出一種設計合理且有效改善上述缺陷的本發明。
本發明實施例在於提供一種碳化矽晶片及其製造方法，能有效地改善先前技術中碳化矽晶片表面所可能產生的缺陷及平整度不佳問題。
本發明實施例公開一種碳化矽晶片的製造方法，包括：提供一碳化矽晶片，具有一待拋光面；其中，所述待拋光面具有一第一表面與一第二表面；以一拋光器在一第一拋光液中，對所述待拋光面的所述第一表面與所述第二表面的其中之一表面進行拋光；其中，所述拋光器包含有一拋光墊及固定於所述拋光墊的多個研磨顆粒；以及以所述拋光器在一第二拋光液中，對所述待拋光面的所述第一表面與所述第二表面的其中另一表面進行拋光；其中，所述第一拋光液的pH值不大於7，而所述第二拋光液的pH值不小於7。
本發明實施例另公開一種碳化矽晶片，包括位於相反側的兩個表面，並且兩個所述表面的至少其中一個所述表面為一拋光面且包括：一基準面，未形成有長度大於5微米的一刮痕；以及一微結構模組，形成於所述基準面，所述微結構模組包含有凹設於所述基準面的多個微凹陷以及突出於所述基準面的多個微凸起，並且所述微結構模組的三維算數平均偏差(Sa)小於2.5奈米，而所述微結構模組的三維輪廓高低差(Sz)小於20奈米。
綜上所述，本發明實施例所公開的碳化矽晶片的製造方法，能通過使用第一拋光液與第二拋光液來對所述待拋光面的第一表面與第二表面進行拋光，並且搭配將多個所述研磨顆粒固定於拋光墊上，從而有效地提升所述碳化矽晶片的表面平坦度，以及減少所述碳化矽晶片表面的刮痕或缺陷(微凹陷、微凸起)。
再者，本發明實施例所公開的碳化矽晶片，能提供無刮痕之拋光面，並且具有優良的平坦度參數(如：拋光面的Sa小於2.5奈米及Sz小於20奈米)，藉以在碳化矽晶片的後續應用中，能有 效地減少缺陷傳遞到磊晶層中的情況，並且提升磊晶層的品質。
為能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與附圖，但是此等說明與附圖僅用來說明本發明，而非對本發明的保護範圍作任何的限制。
100‧‧‧碳化矽晶片
1‧‧‧拋光面
11‧‧‧基準面
12‧‧‧微結構模組
121‧‧‧微凹陷
122‧‧‧微凸起
圖1為本發明實施例碳化矽晶片的製造方法流程示意圖。
圖2為本發明實施例碳化矽晶片的立體示意圖。
圖3為圖2的拋光面局部放大示意圖。
請參閱圖1至圖3，為本發明的實施例，需先說明的是，本實施例對應附圖所提及的相關數量與外型，僅用來具體地說明本發明的實施方式，以便於了解本發明的內容，而非用來侷限本發明的保護範圍。
[碳化矽晶片的製造方法]
如圖1，本實施例公開一種碳化矽晶片(silicon carbide wafer)的製造方法。所述碳化矽晶片的製造方法包含步驟S110、步驟S120、以及步驟S130。必須說明的是，本實施例所載之各步驟的順序與實際的操作方式可視需求而調整，並不限於本實施例所載。
步驟S110為提供一碳化矽晶片。所述碳化矽晶片具有至少一待拋光面。也就是說，所述碳化矽晶片具有位於相反側的兩個表面，並且可以在其一側的表面具有所述待拋光面(單面拋光)，或者所述碳化矽晶片也可以在其相反兩側的表面皆具有所述待拋光面(雙面拋光)。
再者，所述待拋光面具有一第一表面與一第二表面，並且所 述第一表面的晶向相異於所述第二表面的晶向。更詳細地說，本實施例的第一表面為一碳面，而第二表面為一矽面，但本發明不以此為限。本實施例所指的碳化矽晶片之待拋光面為尚未經過拋光製程加工處理過的表面，並且所述碳化矽晶片的尺寸為四吋，但本發明不以此為限。舉例來說，所述碳化矽晶片的尺寸也可以為六吋或其它更大或更小的尺寸。再者，所述碳化矽晶片在進行來料檢驗時，所述待拋光面的線性粗糙度算術平均高度(Ra)可以是小於7奈米，但不受限於此。
步驟S120為對所述碳化矽晶片進行一粗拋製程。所述粗拋製程包含以一拋光器在一第一拋光液中，對所述待拋光面的第一表面與第二表面的其中之一表面進行拋光。接著，以所述拋光器在一第二拋光液中，對所述待拋光面的第一表面與第二表面的其中另一表面進行拋光。其中，所述拋光器包含有一拋光墊及固定於所述拋光墊的多個研磨顆粒，而所述第一拋光液與第二拋光液內皆未包含任何研磨顆粒。再者，所述第一拋光液的pH值不大於7(酸性拋光液)，而所述第二拋光液的pH值不小於7(鹼性拋光液)。
進一步地說，在本實施例的粗拋製程中，所述拋光器的拋光參數為拋光壓力大於20g/cm2、旋轉速度不小於25rpm、及化學機械拋光時間介於0.5至2小時。而在所述拋光器中，固定於所述拋光墊的多個研磨顆粒的平均粒徑是小於20μm，且多個所述研磨顆粒分佈在拋光墊上的密度是小於50%。再者，多個所述研磨顆粒是選自鑽石(金剛石)、碳化矽、氧化鋁、碳化硼、及立方體狀氮化硼的至少其中之一，而本實施例是採用鑽石，但不受限於此。
較佳地，本實施例第一拋光液的pH值不大於2(酸性拋光液)，並且所述拋光器在第一拋光液中，是對所述待拋光面的第一表面(碳面)進行拋光。而所述第二拋光液的pH值不小於8(鹼 性拋光液)，並且所述拋光器在所述第二拋光液中，是對所述待拋光面的第二表面(矽面)進行拋光。而所述碳化矽晶片在經過粗拋製程後，所述待拋光面所檢測出的線性粗糙度算術平均高度(Ra)介於0.5奈米(nm)至1奈米之間。
更詳細地說，所述第一拋光液(如：酸性拋光液)包含有一氧化劑，並且所述第一拋光液是選自過錳酸鹽、過氧化氫、過硫酸氫鉀、硝酸銨鈰、過碘酸鹽、碘酸鹽、過硫酸鹽、氯酸鹽、鉻酸鹽、溴酸鹽、過溴酸鹽、鐵酸鹽、高錸酸鹽、高釕酸鹽的至少其中之一，而本實施例是採用過錳酸鹽，但不受限於此。又，所述第二拋光液(如：鹼性拋光液)包含有一金屬鹽類，並且所述第二拋光液是選自碳酸鈉、碳酸鉀、氫氧化鈉、氫氧化鉀、氫氧化銨、四甲基氫氧化銨的至少其中之一，而本實施例是採用氫氧化鉀，但不受限於此。
必須說明的是，在本實施例的粗拋製程中，較佳地是先使用第一拋光液對所述待拋光面的第一表面(碳面)進行拋光，再使用第二拋光液對所述待拋光面的第二表面(矽面)進行拋光。主要原因是由於第一表面(碳面)的硬度大於第二表面(矽面)的硬度，再加上一般業界對於第二表面(矽面)的表面加工品質要求較高，若加工的次數越多，會增加晶片表面損傷的機會。為了要減少第二表面(矽面)的加工次數，因此才會先進行第一表面(碳面)的加工，但本發明不以此為限。舉例來說，在本發明的另一實施例中，所述粗拋製程也可以是先使用第一拋光液對所述待拋光面的第二表面進行拋光，並且所述第一拋光液可以採用pH值不小於8的鹼性拋光液。接著，再使用第二拋光液對所述待拋光面的第一表面進行拋光，並且所述第二拋光液可以採用pH值不大於2的酸性拋光液。
步驟S130為對所述碳化矽晶片進行一細拋製程。所述細拋製 程包含以所述拋光器在一第三拋光液中，對所述待拋光面的第一表面與第二表面的其中之一表面進行拋光。接著，以所述拋光器在一第四拋光液中，對所述待拋光面的所述第一表面與所述第二表面的其中另一表面進行拋光，以使所述待拋光面形成一拋光面。其中，所述第三拋光液的pH值不大於7(酸性拋光液)，而所述第四拋光液的pH值不小於7(鹼性拋光液)，並且所述第三拋光液與第四拋光液內較佳是皆未包含任何研磨顆粒。
進一步地說，在本實施例的所述細拋製程中，所述拋光器的拋光參數為拋光壓力大於15g/cm2、旋轉速度不小於15rpm、及化學機械拋光時間介於0.5至2小時。而在細拋製程中所使用的拋光器的規格是相同或類似於粗拋製程中的拋光器的規格，在此不多加贅述。
較佳地，本實施例中所述第三拋光液的pH值不大於4(酸性拋光液)，並且所述拋光器在第三拋光液中，是對所述待拋光面的第一表面進行拋光。而所述第四拋光液的pH值不小於8(鹼性拋光液)，並且所述拋光器在所述第四拋光液中，是對所述待拋光面的第二表面進行拋光。而所述碳化矽晶片在經過細拋製程後，所述拋光面(經過細拋製程後所產生的拋光面)所檢測出的線性粗糙度算術平均高度(Ra)小於0.5奈米。並且所述拋光面的三維算數平均偏差(Sa)小於2.5奈米，所述拋光面的三維輪廓高低差(Sz)小於20奈米，並且所述拋光面未形成有長度大於5微米(μm)的一刮痕(scratch)。另，所述粗拋製程及細拋製程對於所述拋光面厚度的移除速率約大於每小時0.1微米。
更詳細地說，所述第三拋光液(如：酸性拋光液)是類似於粗拋製程中的第一拋光液(如：第三拋光液包含有氧化劑)。而所述第四拋光液(如：鹼性拋光液)是類似於粗拋製程中的第二拋光液(如：第四拋光液包含有金屬鹽類)。
必須說明的是，類似於上述的粗拋製程，在本實施例的細拋 製程中，較佳地是先使用第三拋光液對所述待拋光面的第一表面進行拋光，再使用第四拋光液對所述待拋光面的第二表面進行拋光，但本發明不以此為限。舉例來說，在本發明的另一實施例中，所述細拋製程也可以是先使用第三拋光液對所述待拋光面的第二表面進行拋光，並且所述第三拋光液可以採用pH值不小於8的鹼性拋光液。接著，再使用第四拋光液對所述待拋光面的第一表面進行拋光，並且所述第四拋光液可以採用pH值不大於4的酸性拋光液。
[碳化矽晶片拋光面測試]
如圖2及圖3，針對經過上述碳化矽晶片的製造方法加工處理過的碳化矽晶片100的拋光面1，其詳細的測試方式及測試結果，如下所述。其中，本實施例是採用四吋碳化矽晶片進行拋光製程，但本發明不以此為限。
晶片表面粗糙度(Sa、Sz)測試：將經過上述碳化矽晶片的製造方法加工處理過的多片碳化矽晶片100取出其中的三片做為晶片表面粗糙度測試片(編號為1、2、3)，依據白光干涉量測原理及表面粗糙度的國際標準規格ISO 25178，利用白光干涉儀來進行測試，以獲得如圖3所示的微結構模組12的三維算數平均偏差(Sa)及三維輪廓高低差(Sz)。必須說明的是，在進行晶片表面粗糙度測試時，是固定挑選平均分佈於每片測試片拋光面1的十三個點來進行測試，並且將十三個點的測試結果取平均值，相關測試結果如表1所示(表1僅顯示各測試參數的平均值)。
由表1可得知，上述三片晶片表面粗糙度測試片(編號為1、2、3)的三維算數平均偏差(Sa)是介於1.07奈米至2.27奈米(小於2.5奈米)。三維輪廓高低差(Sz)是介於11.30奈米至15.08奈米(小於20奈米)。而三維算數平均偏差與三維輪廓高低差之比值(Sa/Sz)是介於0.09至0.15(小於0.25)。
晶片表面缺陷(scratch、pit defect、bump defect)測試：將經過上述碳化矽晶片的製造方法加工處理過的多片碳化矽晶片100取出其中的一片做為晶片表面缺陷測試片，並且針對其拋光面1(包括基準面11)做表面缺陷測試，測試的項目包含刮痕(scratch)的數量，及微結構模組12的微凹陷121(pit defect)與微凸起122(bump defect)的數量(如圖3)。其中，所述刮痕(scratch)定義為長度大於5微米的表面缺陷。進一步地說，在進行晶片表面缺陷測試時，是先針對整個拋光面1做各種缺陷的數量測試，再進一步計算出其每平方公分的區域內各種缺陷的數量，計算方式為將各種缺陷的總數量除以四吋晶片的表面積(四吋晶片的表面積約為71.5平方公分)。相關測試結果如表2所示。
由表2可得知，上述晶片表面缺陷測試片的拋光面的刮痕總數量為0個，因此其每平方公分的區域內的刮痕數量也為0個。微結構模組12的微凹陷121總數量為69個，因此其每平方公分的區域內的微凹陷121數量僅有0.96個(小於1個)。微結構模組12的微凸起122總數量為37個，因此其每平方公分的區域內的微凸起122數量僅有0.52個(小於1個)。整體而言，所述拋光面1(包括基準面11)在其每平方公分的區域內的微凹陷121與微凸起122的數量總和小於3個，並且所述微結構模組12的任一個微凹陷121或是任一個微凸起122正投影至基準面11的一投影區域，其面積小於100平方微米(μm2)(表1中未列出數值)。值得一提的是，在所有的微凹陷121及微凸起122中，其缺陷面積皆小於25微米平方公分(μm2)。也就是說，在所述拋光面1(包括上述基準面11)中完全沒有大於25微米平方公分的微凹陷121或微凸起122。
[碳化矽晶片]
如圖2及圖3，本實施例也公開一種碳化矽晶片100，所述碳化矽晶片100可以是經過上述碳化矽晶片的製造方法加工處理過，但本發明不受限於此。
具體來說，所述碳化矽晶片100包括有位於相反側的兩個表面，並且兩個所述表面的至少其中一個表面為一拋光面1。所述拋光面1包括一基準面11及一微結構模組12。其中，所述基準面11未形成有長度大於5微米的一刮痕(scratch)(圖未繪示)，也 就是說，所述碳化矽晶片100於本實施例中是包含有無刮痕的拋光面1。
所述微結構模組12形成於基準面11。所述微結構模組12包含有凹設於基準面11的多個微凹陷121(pit defect)以及突出於基準面11的多個微凸起122(bump defect)。並且所述微結構模組12的三維算數平均偏差(Sa)小於2.5奈米(nm)，而所述微結構模組12的三維輪廓高低差(Sz)小於20奈米。所述微結構模組12的三維算數平均偏差與三維輪廓高低差之比值(Sa/Sz)小於0.25。
進一步地說，所述基準面11在其每平方公分(cm2)的區域內的微凹陷121的數量小於1個，並且所述基準面11在其每平方公分的區域內的微凸起122的數量小於1個。整體而言，所述基準面11在其每平方公分的區域內的微凹陷121與微凸起122的數量總和小於3個。並且所述微結構模組12的任一個微凹陷121或是任一個微凸起122正投影至基準面11的一投影區域，其面積小於100平方微米(μm2)。
[本發明實施例的技術功效]
綜上所述，本發明實施例所公開的碳化矽晶片的製造方法，能通過在所述粗拋製程中，先使用第一拋光液對所述待拋光面的第一表面進行拋光，再使用第二拋光液對所述待拋光面的第二表面進行拋光，以及在所述細拋製程中，先使用第三拋光液對所述待拋光面的第一表面進行拋光，再使用第四拋光液對所述待拋光面的第二表面進行拋光，並且搭配將多個所述研磨顆粒固定於拋光墊上，從而有效地提升所述碳化矽晶片100的拋光面1平坦度(Sa小於2.5奈米、Sz小於20奈米)，以及減少所述碳化矽晶片100拋光面1的刮痕或缺陷(微凹陷121、微凸起122)。
再者，若所述拋光液中含有多個研磨顆粒，常常會導致多個 研磨顆粒彼此團聚的現象發生，從而使得多個研磨顆粒無法均勻地分散於拋光液中。在此情況下進行碳化矽晶片的拋光，彼此團聚的多個研磨顆粒會容易在碳化矽晶片的表面上形成刮痕。相對於上述缺失，本發明實施例能通過將多個研磨顆粒固定於拋光墊上，從而避免了多個研磨顆粒彼此團聚的現象發生，並且可以有效地減少碳化矽晶片表面上的刮痕。
另，本發明實施例所公開的碳化矽晶片100，能提供無刮痕之拋光面1，並且具有優良的平坦度參數(如：拋光面的Sa小於2.5奈米及Sz小於20奈米)，藉以在碳化矽晶片100的後續應用中，能有效地減少缺陷傳遞到磊晶層中的情況，並且提升磊晶層的品質。
以上所述僅為本發明的優選可行實施例，並非用來侷限本發明的保護範圍，凡依本發明申請專利範圍所做的均等變化與修飾，皆應屬本發明的權利要求書的保護範圍。

Claims (3)

  1. 一種碳化矽晶片，其為一半導體晶片，其中，所述碳化矽晶片包括位於相反側的兩個表面，並且兩個所述表面的至少其中一個所述表面為一拋光面且包括：一基準面，未形成有長度大於5微米的一刮痕；以及一微結構模組，形成於所述基準面，所述微結構模組包含有凹設於所述基準面的多個微凹陷以及突出於所述基準面的多個微凸起，並且所述微結構模組的三維算數平均偏差(Sa)小於2.5奈米，而所述微結構模組的三維輪廓高低差(Sz)小於20奈米；其中，所述基準面在其每平方公分(cm2)的區域內的所述微凹陷的數量小於1個，並且所述基準面在其每平方公分的區域內的所述微凸起的數量小於1個；所述基準面在其每平方公分的區域內的所述微凹陷與所述微凸起的數量總和小於3個。
  2. 如請求項1所述的碳化矽晶片，其中，所述微結構模組的所述三維算數平均偏差與所述三維輪廓高低差之比值(Sa/Sz)小於0.25。
  3. 如請求項1至2中任一項所述的碳化矽晶片，其中，所述微結構模組的任一個所述微凹陷或是任一個所述微凸起正投影至所述基準面的一投影區域，其面積小於100平方微米(μm2)。
TW106135711A 2017-10-18 2017-10-18 碳化矽晶片 TWI680168B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW106135711A TWI680168B (zh) 2017-10-18 2017-10-18 碳化矽晶片
CN201711255198.8A CN109676437B (zh) 2017-10-18 2017-12-01 碳化硅晶片及其制造方法
US15/842,967 US10347481B2 (en) 2017-10-18 2017-12-15 Silicon carbide wafer and method for production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106135711A TWI680168B (zh) 2017-10-18 2017-10-18 碳化矽晶片

Publications (2)

Publication Number Publication Date
TW201917186A TW201917186A (zh) 2019-05-01
TWI680168B true TWI680168B (zh) 2019-12-21

Family

ID=66095939

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106135711A TWI680168B (zh) 2017-10-18 2017-10-18 碳化矽晶片

Country Status (3)

Country Link
US (1) US10347481B2 (zh)
CN (1) CN109676437B (zh)
TW (1) TWI680168B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017210423A1 (de) * 2017-06-21 2018-12-27 Siltronic Ag Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
JP7345966B2 (ja) * 2019-06-24 2023-09-19 株式会社ディスコ ウェーハの再生方法
TWI716304B (zh) * 2020-03-30 2021-01-11 環球晶圓股份有限公司 碳化矽晶片的表面加工方法
CN113981528A (zh) * 2020-07-27 2022-01-28 环球晶圆股份有限公司 碳化硅晶片的制造方法以及半导体结构
CN112259451B (zh) * 2020-09-22 2022-11-29 山东天岳先进科技股份有限公司 一种碳化硅晶片的位错识别方法及碳化硅晶片与应用

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017145150A (ja) * 2016-02-15 2017-08-24 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002035593A1 (fr) * 2000-10-26 2002-05-02 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes, appareil de polissage et plaquette
US7148049B2 (en) * 2002-04-02 2006-12-12 Roche Molecular Systems, Inc. Thermostable or thermoactive DNA polymerase molecules with attenuated 3′-5′ exonuclease activity
FR2843061B1 (fr) * 2002-08-02 2004-09-24 Soitec Silicon On Insulator Procede de polissage de tranche de materiau
CN100491074C (zh) * 2006-06-09 2009-05-27 河北工业大学 硅单晶衬底材料表面粗糙度的控制方法
US7699110B2 (en) * 2006-07-19 2010-04-20 Baker Hughes Incorporated Flow diverter tool assembly and methods of using same
JP5095228B2 (ja) * 2007-01-23 2012-12-12 株式会社フジミインコーポレーテッド 研磨用組成物
CN101367189A (zh) * 2007-08-15 2009-02-18 江苏海迅实业集团股份有限公司 硅片抛光表面划伤的控制方法
CN101399164A (zh) * 2007-09-26 2009-04-01 北京有色金属研究总院 一种半绝缘砷化镓晶片双面抛光方法
CN101954617B (zh) * 2009-07-20 2013-02-06 上海半导体照明工程技术研究中心 一种铝酸锂晶片的化学机械抛光方法
CN102533124A (zh) * 2010-12-31 2012-07-04 上海硅酸盐研究所中试基地 碳化硅衬底用抛光液
CN107406335B (zh) 2016-03-22 2020-12-08 住友电气工业株式会社 陶瓷基板、层叠体和saw器件

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017145150A (ja) * 2016-02-15 2017-08-24 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
US20190115205A1 (en) 2019-04-18
CN109676437B (zh) 2020-09-11
TW201917186A (zh) 2019-05-01
US10347481B2 (en) 2019-07-09
CN109676437A (zh) 2019-04-26

Similar Documents

Publication Publication Date Title
TWI680168B (zh) 碳化矽晶片
JP4523935B2 (ja) 炭化珪素単結晶基板の研磨用水系研磨スラリー及び研磨法。
JP5557506B2 (ja) 半導体ウェーハの両面をポリッシングする方法
TWI585840B (zh) Manufacturing method of semiconductor wafers
US20080113510A1 (en) Semiconductor Wafer Fabricating Method and Semiconductor Wafer Mirror Edge Polishing Method
JP6375623B2 (ja) 研磨剤、研磨剤セット及び基体の研磨方法
JP7298915B2 (ja) 単結晶炭化ケイ素基板の製造方法
TWI596202B (zh) 用於鎳-磷記憶碟之拋光組合物
JP6447332B2 (ja) 両面研磨装置用のキャリアの製造方法およびウェーハの両面研磨方法
Hong et al. A water polishing process to improve ceria abrasive removal
JP2016113356A (ja) 予備研磨されたガラス基板表面を仕上げ加工する方法
WO2020209022A1 (ja) 酸化ガリウム基板、および酸化ガリウム基板の製造方法
CN113150741A (zh) 适用于高硬质单晶芯片的化学机械研磨浆料
TWI698509B (zh) 碳化矽晶片的製造方法
JP6811090B2 (ja) 酸化珪素膜用研磨液組成物
TW201940759A (zh) 矽晶圓的製造方法
WO2019207926A1 (ja) 合成石英ガラス基板用の研磨剤及びその製造方法、並びに合成石英ガラス基板の研磨方法
JP2001118815A (ja) 半導体ウェーハエッジ研磨用研磨組成物及び研磨加工方法
TW201921472A (zh) 半導體晶圓的製造方法
TWI719024B (zh) 基板之製造方法
JP4396963B2 (ja) 研磨用組成物、その調製方法及びそれを用いたウェーハの研磨方法
TWI811274B (zh) 碳化矽晶片的製造方法
TW202225507A (zh) 碳化矽晶片
JP4159304B2 (ja) 研磨方法
KR101350714B1 (ko) 마스크 블랭크용 기판의 연마 방법과 마스크 블랭크용 기판과 마스크 블랭크