CN112514077A - 碳化硅外延衬底 - Google Patents

碳化硅外延衬底 Download PDF

Info

Publication number
CN112514077A
CN112514077A CN202080004078.4A CN202080004078A CN112514077A CN 112514077 A CN112514077 A CN 112514077A CN 202080004078 A CN202080004078 A CN 202080004078A CN 112514077 A CN112514077 A CN 112514077A
Authority
CN
China
Prior art keywords
silicon carbide
carbide epitaxial
epitaxial layer
main surface
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080004078.4A
Other languages
English (en)
Inventor
榎薗太郎
堀勉
西口太郞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN112514077A publication Critical patent/CN112514077A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02035—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

碳化硅外延衬底具有碳化硅衬底、第一碳化硅外延层以及第二碳化硅外延层。碳化硅衬底具有第一主面和与第一主面相反一侧的第二主面。第一碳化硅外延层与整个第一主面接触。第二碳化硅外延层与整个第二主面接触。碳化硅衬底的载流子浓度高于第一碳化硅外延层及第二碳化硅外延层各自的载流子浓度。

Description

碳化硅外延衬底
技术领域
本公开涉及碳化硅外延衬底。本申请要求2019年6月19日提交的日本专利申请特愿2019-113746号作为优先权。该日本专利申请中记载的全部记载内容通过参照援引至本说明书。
背景技术
特开2012-214376号公报(专利文献1)中记载了一种碳化硅晶片，该碳化硅晶片的TTV(总厚度变化)小于约2.0μm。
现有技术文献
专利文献
专利文献1：特开2012-214376号公报
发明内容
本公开涉及的碳化硅外延衬底具备碳化硅衬底、第一碳化硅外延层及第二碳化硅外延层。碳化硅衬底具有第一主面和与第一主面相反一侧的第二主面。第一碳化硅外延层与整个第一主面接触。第二碳化硅外延层与整个第二主面接触。碳化硅衬底的载流子浓度高于第一碳化硅外延层及第二碳化硅外延层各自的载流子浓度。
附图说明
图1是示出第一实施方式涉及的碳化硅外延衬底的结构的俯视示意图。
图2是沿着图1的II-II线的截面示意图。
图3是示出碳化硅外延层的厚度及载流子浓度的测量位置的俯视示意图。
图4是示出TTV的定义的截面示意图。
图5是示出LTV的测量区域的俯视示意图。
图6是示出LTV的定义的截面示意图。
图7是示出第二实施方式涉及的碳化硅外延衬底的结构的截面示意图。
图8是概略示出本实施方式涉及的碳化硅外延衬底的制造方法的流程图。
图9是示出本实施方式涉及的碳化硅外延衬底的制造装置的结构的截面示意图。
图10是示出基座上载置有碳化硅衬底的状态的俯视示意图。
图11是沿着图10的XI-XI的截面示意图。
图12是概略示出基座在径向上的温度分布的一个例子的图。
图13是示出形成第一碳化硅外延层及第二碳化硅外延层的工序的截面示意图。
图14是示出形成第二碳化硅衬底的工序的截面示意图。
图15是示出将第二碳化硅衬底配置于基座的衬底配置槽的工序的截面示意图。
具体实施方式
[本公开要解决的技术问题]
本公开的目的在于，提供可抑制曝光不良的发生的碳化硅外延衬底。
[本公开的效果]
根据本公开，能够提供可抑制曝光不良的发生的碳化硅外延衬底。
[本公开的实施方式的说明]
首先，列出本公开的实施方式进行说明。
(1)本公开涉及的碳化硅外延衬底100具备碳化硅衬底30、第一碳化硅外延层10以及第二碳化硅外延层20。碳化硅衬底30具有第一主面1和与第一主面1相反一侧的第二主面2。第一碳化硅外延层10与整个第一主面1接触。第二碳化硅外延层20与整个第二主面2接触。碳化硅衬底30的载流子浓度高于第一碳化硅外延层10及第二碳化硅外延层20各自的载流子浓度。
(2)在上述(1)所涉及的碳化硅外延衬底100中，第一碳化硅外延层10可以具有与第一主面1接触的第三主面3以及与第三主面3相反一侧的第四主面4。第四主面4的最大直径可以为150mm以上。当将第四主面4划分为边长为10mm的多个正方形区域50时，在多个正方形区域50中，碳化硅外延衬底100的最大的局部厚度变化可以为3μm以下。
(3)在上述(1)或(2)所涉及的碳化硅外延衬底100中，第一碳化硅外延层10的厚度标准偏差除以第一碳化硅外延层10的厚度平均值所得的值可以小于第二碳化硅外延层20的厚度标准偏差除以第二碳化硅外延层20的厚度平均值所得的值。
(4)在上述(3)所涉及的碳化硅外延衬底100中，第一碳化硅外延层10的厚度标准偏差除以第一碳化硅外延层10的厚度平均值所得的值可以为7％以下。
(5)在上述(3)所涉及的碳化硅外延衬底100中，第二碳化硅外延层20的厚度标准偏差除以第二碳化硅外延层20的厚度平均值所得的值可以为10％以上。
(6)在上述(1)至(5)中任一项所涉及的碳化硅外延衬底100中，碳化硅外延衬底100的总厚度变化可以为8μm以下。
[本公开的实施方式的详情]
下面，基于附图对本公开的实施方式的详情进行说明。需要注意的是，在下面的附图中对相同或相应的部分标注同一参考标记，且不再对其进行重复说明。在本说明书中的结晶学记载中，分别用[]表示单独的晶向，用＜＞表示组晶向，用()表示单独面，用{}表示组面。此外，关于负的指数，在结晶学上是在数字上方标注“-”(横杠)，但在本说明书中，是在数字之前标注负的符号。
(第一实施方式)
首先，说明第一实施方式涉及的碳化硅外延衬底100的结构。图1是示出第一实施方式涉及的碳化硅外延衬底100的结构的俯视示意图。图2是沿着图1的II-II线的截面示意图。
如图1所示，第一实施方式涉及的碳化硅外延衬底100具有第四主面4和外周边缘9。第四主面4分别沿着第一方向101及第二方向102扩展。第一方向101例如是＜11-20＞方向。第二方向102例如是＜1-100＞方向。第四主面4是{0001}面或相对于{0001}面倾斜的平面。具体来说，第四主面4例如是(0001)面或相对于(0001)面以8°以下的角度倾斜的面。第四主面4也可以是(000-1)面或相对于(000-1)面以8°以下的角度倾斜的面。当第四主面4相对于{0001}面倾斜时，第四主面4相对于{0001}面的倾斜方向(偏离方向)例如是＜11-20＞方向。
如图1所示，外周边缘9具有定向平面部7和圆弧状部8。圆弧状部8与定向平面部7相连。如图1所示，从垂直于第四主面4的方向观察时，定向平面部7沿着第一方向101延伸。第四主面4的最大直径(直径W1)例如是150mm。直径W1也可以是200mm，还可以是250mm。直径W1的上限并无特别限定，例如可以是300mm。也就是说，直径W1可以为150mm以上且300mm以下。直径W1是外周边缘9上不同的两点之间的最大直线距离。
如图2所示，第一实施方式涉及的碳化硅外延衬底100具有碳化硅衬底30、第一碳化硅外延层10以及第二碳化硅外延层20。碳化硅衬底30具有第一主面1、第二主面2、定向平面部7以及圆弧状部8。第二主面2是与第一主面1相反一侧的面。定向平面部7分别与第一主面1及第二主面2相连。同样，圆弧状部8分别与第一主面1及第二主面2相连。第一碳化硅外延层10与整个第一主面1接触。第二碳化硅外延层20与整个第二主面2接触。碳化硅衬底30被夹在第一碳化硅外延层10与第二碳化硅外延层20之间。
碳化硅衬底30、第一碳化硅外延层10及第二碳化硅外延层20例如分别由碳化硅单晶构成。具体来说，碳化硅衬底30、第一碳化硅外延层10及第二碳化硅外延层20例如也可以分别由4H多型的碳化硅构成。碳化硅衬底30的厚度例如为350μm以上且500μm以下。
碳化硅衬底30、第一碳化硅外延层10及第二碳化硅外延层20分别含有载流子。碳化硅衬底30、第一碳化硅外延层10及第二碳化硅外延层20例如分别包含作为n型杂质的氮(N)。碳化硅衬底30、第一碳化硅外延层10及第二碳化硅外延层20各自的导电型例如为n型(第一导电型)。
图2所示的截面是在垂直于第四主面4的方向观察下将定向平面部7垂直地二等分而得到的截面。如图2所示，第一碳化硅外延层10具有第三主面3和第四主面4。第三主面3与整个第一主面1接触。第四主面4是与第三主面3相反一侧的面。同样，第二碳化硅外延层20具有第五主面5和第六主面6。第五主面5与整个第二主面2接触。第六主面6是与第五主面5相反一侧的面。
接下来，说明第一碳化硅外延层10及第二碳化硅外延层20各自的厚度测量方法。
第一碳化硅外延层10及第二碳化硅外延层20各自的厚度例如可以使用FTIR(Fourier Transform InfraRed spectrometer：傅立叶变换红外光谱仪)进行测量。测量装置例如是岛津制作所制造的傅立叶变换红外分光光度计(IRPrestige-21)。使用FTIR测量碳化硅外延层的厚度时，利用因碳化硅外延层与碳化硅衬底30之间的载流子浓度差而产生的光学常数差来求出厚度。测量波数范围例如是从3400cm-1至2400cm-1的范围。波数间隔例如为4cm-1左右。
具体来说，照射红外光，测量由来自第一碳化硅外延层10的第四主面4的反射光和来自第一碳化硅外延层10与碳化硅衬底30的界面的反射光所引起的干涉，从而测量第一碳化硅外延层10的厚度。同样，照射红外光，测量由来自第二碳化硅外延层20的第六主面6的反射光和来自第二碳化硅外延层20与碳化硅衬底30的界面的反射光所引起的干涉，从而测量第二碳化硅外延层20的厚度。
接下来，说明第一碳化硅外延层10及第二碳化硅外延层20各自的载流子浓度的测量方法。
第一碳化硅外延层10及第二碳化硅外延层20各自的载流子浓度例如利用水银探针方式的C(电容)-V(电压)测量装置进行测量。具体来说，在第一碳化硅外延层10的第四主面4一侧配置一探针，在第一碳化硅外延层10的第三主面3一侧配置另一探针。同样，在第二碳化硅外延层20的第六主面6一侧配置一探针，在第二碳化硅外延层20的第五主面5一侧配置另一探针。一探针的面积例如为0.01cm2。对一探针与另一探针之间施加电压，测量一探针与另一探针之间的电容。设纵轴为1/C2(电容的平方的倒数)，并设横轴为V(电压)，根据测量数据的直线的斜率，求出载流子浓度。测量电压范围例如是-5V至0V的范围。
图3是示出碳化硅外延层的厚度及载流子浓度的测量位置的俯视示意图。图3中，白色圆圈所示的部分是碳化硅外延层的厚度及载流子浓度的测量位置。如图3所示，具体来说，沿着通过第一位置31(OF)与第二位置32(COF)的第一直线、通过第三位置33(IF)与第四位置34(CIF)的第二直线、通过第五位置35与第六位置36的第三直线以及通过第七位置37与第八位置38的第四直线，分别测量碳化硅外延层的厚度及载流子浓度。第一直线平行于第二方向。第二直线平行于第一方向。第三直线相对于第一直线及第二直线分别倾斜45°。第四直线与第三直线正交。测量位置的间隔大体为等间隔。测量位置的数量例如为41处。需要注意的是，只有最靠近第一位置31的测量位置，以不与定向平面部7重叠的方式位于比定向平面部7更靠向第二位置32侧的位置。通过这样确定测量位置，能够分别测量碳化硅外延层的厚度及载流子浓度在第四主面4的面内方向上的分布。
碳化硅衬底30的载流子浓度高于第一碳化硅外延层10及第二碳化硅外延层20各自的载流子浓度。碳化硅衬底30的载流子浓度、第一碳化硅外延层10及第二碳化硅外延层20各自的载流子浓度例如是面内41处的平均载流子浓度。碳化硅衬底30的载流子浓度例如为1×1018cm-3以上且1×1020cm-3以下。第一碳化硅外延层10及第二碳化硅外延层20各自的载流子浓度例如为1×1015cm-3以上且1×1017cm-3以下。第一碳化硅外延层10的载流子浓度与第二碳化硅外延层20的载流子浓度大体相同。
如图2所示，定向平面部7的第一位置31(参见图3)处的第二碳化硅外延层20的厚度(第一厚度H1)可以大于圆弧状部8的第二位置32(参见图3)处的第二碳化硅外延层20的厚度(第二厚度H2)。第五主面5可以弯曲成向第一主面1突出。第六主面6大体是平坦的。第二碳化硅外延层20可以具有厚度从第一位置31朝向第二位置32单调增加的部分。同样，第二碳化硅外延层20也可以具有厚度从第二位置32朝向第一位置31单调增加的部分。也就是说，第二碳化硅外延层20可以在第一位置31与第二位置32之间的位置处具有厚度的最大值。
如图2所示，第一碳化硅外延层10的厚度变化小于第二碳化硅外延层20的厚度变化。具体来说，第一碳化硅外延层10的厚度标准偏差除以第一碳化硅外延层10的厚度平均值所得的值可以小于第二碳化硅外延层20的厚度标准偏差除以第二碳化硅外延层20的厚度平均值所得的值。第一碳化硅外延层10的厚度标准偏差例如是面内41处的标准偏差。第一碳化硅外延层10的厚度平均值例如是面内41处的平均值。
第一碳化硅外延层10的厚度标准偏差除以第一碳化硅外延层10的厚度平均值所得的值(第一比率)例如可以为7％以下。第一比率例如也可以为5％以下，还可以为3％以下。第一比率的下限并无特别限定，例如可以为1％以上。
第二碳化硅外延层20的厚度标准偏差除以第二碳化硅外延层20的厚度平均值所得的值(第二比率)例如可以为10％以上。第二比率例如也可以为15％以上，还可以为20％以上。第二比率的上限并无特别限定，例如可以为50％以下。
接下来，说明总厚度变化(TTV：Total Thickness Variation)。图4是示出TTV的定义的截面示意图。
TTV＝|T1-T2|···(数学式1)
TTV例如通过以下过程进行测量。首先，碳化硅外延衬底100的第六主面6被整面吸附在平坦的吸附面上。然后，光学地获取整个第四主面4的图像。如图4及数学式1所示，TTV是指，在使第六主面6整面吸附在平坦的吸附面上的状态下，从第一高度T1中减去第二高度T2而得到的值，其中，第一高度T1是从第六主面6到第四主面4的最高点(第一最高点11)的高度，第二高度T2是从第六主面6到第四主面4的最低点(第一最低点12)的高度。换句话说，TTV是在垂直于第六主面6的方向上从第六主面6与第四主面4的最长距离中减去第六主面6与第四主面4的最短距离而得到的值。也就是说，TTV是通过第一最高点11且平行于第六主面6的平面(第一平面L1)与通过第一最低点12且平行于第六主面6的平面(第二平面L2)之间的距离。
本实施方式涉及的碳化硅外延衬底100的TTV例如为8μm以下。TTV例如也可以为5μm以下，还可以为3μm以下。TTV的下限并无特别限定，例如可以为1μm以上。
接下来，说明局部厚度变化(LTV：Local Thickness Variation)。图5是示出LTV的测量区域的俯视示意图。图6是示出LTV的定义的截面示意图。
如图5所示，第四主面4能够划分为边长W2为10mm的多个正方形区域50。具体来说，例如设想与第四主面4外切的150mm×150mm的正方形。将150mm×150mm的正方形划分为10mm×10mm的正方形区域50(15×15＝225个)。225个正方形区域50中被外周边缘9包围且不与外周边缘9接触的区域(图5中用粗线围成的区域)是LTV的测量区域。正方形区域50的一边平行于定向平面部7的延伸方向。
LTV＝|T4-T3|···(数学式2)
LTV例如通过以下过程进行测量。首先，碳化硅外延衬底100的第六主面6被整面吸附在平坦的吸附面上。然后，光学地获取正方形区域50的图像。如图6及数学式2所示，LTV是指，在使第六主面6整面吸附在平坦的吸附面上的状态下，从第四高度T4中减去第三高度T3而得到的值，其中，第四高度T4是从第六主面6到第四主面4的最高点(第二最高点14)的高度，第三高度T3是从第六主面6到第四主面4的最低点(第二最低点13)的高度。换句话说，LTV是在垂直于第六主面6的方向上从第六主面6与第四主面4的最长距离中减去第六主面6与第四主面4的最短距离而得到的值。也就是说，LTV是通过第二最高点14且平行于第六主面6的平面(第四平面L4)与通过第二最低点13且平行于第六主面6的平面(第三平面L3)之间的距离。
如图5所示，当第四主面4的直径为150mm时，第四主面4能够划分为边长W2为10mm的145个正方形区域50。测量145个正方形区域50各自的LTV，求出其中最大的LTV。在将本实施方式涉及的碳化硅外延衬底100的第四主面4划分为边长为10mm的多个(具体是145个)正方形区域50时，多个正方形区域50中最大的LTV例如为3μm以下。换句话说，所有正方形区域50的LTV均为3μm以下。多个正方形区域50中最大的LTV例如也可以为2μm以下，还可以为1μm以下。多个正方形区域50中最大的LTV的下限并无特别限定，例如可以为0.5μm以上。
需要注意的是，TTV及LTV例如可使用Corning Tropel公司制造的“TropelFlatMaster(注册商标)”来进行测量。
碳化硅外延衬底100的第四主面4的表面粗糙度例如为0.5nm以下。同样，第六主面6的表面粗糙度例如为0.5nm以下。表面粗糙度是均方根粗糙度Rq(RMS)。表面粗糙度例如能够使用AFM(Atomic Force Microscope：原子力显微镜)进行测量。在第四主面4中，也可以不存在面内方向上的长度为30μm以上的划痕。同样，在第六主面6中，不存在面内方向上的长度为30μm以上的划痕。换句话说，在第四主面4及第六主面6各自中也可以存在划痕，但划痕的长度的最大值小于30μm。
(第二实施方式)
接下来，说明第二实施方式涉及的碳化硅外延衬底100的结构。第二实施方式涉及的碳化硅外延衬底100在第二碳化硅外延层20的厚度单调变化的结构上与第一实施方式涉及的碳化硅外延衬底100不同，而其它结构均与第一实施方式涉及的碳化硅外延衬底100相同。下面，围绕与第一实施方式涉及的碳化硅外延衬底100不同的结构进行说明。
图7是示出第二实施方式涉及的碳化硅外延衬底100的结构的截面示意图。如图7所示，在平行于第四主面4的方向上，第二碳化硅外延层20的厚度也可以单调变化。具体来说，第二碳化硅外延层20的厚度也可以随着从定向平面部7的第一位置31(参见图3)朝向圆弧状部的第二位置32(参见图3)而单调减少。从另一角度而言，碳化硅衬底30的厚度也可以随着从定向平面部7的第一位置31(参见图3)朝向圆弧状部的第二位置32(参见图3)而单调增加。
(碳化硅外延衬底的制造方法)
接下来，说明本实施方式涉及的碳化硅外延衬底100的制造方法。图8是概略示出本实施方式涉及的碳化硅外延衬底100的制造方法的流程图。
首先，实施第一碳化硅衬底的制备工序(S10：图8)。通过利用线锯将锭块切片，来制备第一碳化硅衬底30，该锭块例如由通过升华法制造的碳化硅单晶形成。第一碳化硅衬底30例如由4H多型的碳化硅构成。第一碳化硅衬底30具有第一主面1和第一主面1的相反侧的第二主面2。在对第一主面1及第二主面2进行磨削之后，对第一主面1及第二主面2进行机械研磨及CMP(Chemica1 Mechanical Polishing：化学机械研磨)。
接下来，实施第一外延生长工序(S20：图8)。具体来说，准备热壁方式的卧式CVD(Chemical Vapor Deposition：化学气相沉积)装置作为碳化硅外延衬底100的制造装置200。图9是示出本实施方式涉及的碳化硅外延衬底100的制造装置200的结构的截面示意图。如图9所示，碳化硅外延衬底100的制造装置200主要具有反应室201、气体供给部235、控制部245、发热体203、石英管204、隔热材料(未图示)以及感应加热线圈(未图示)。
发热体203例如具有筒状的形状，在内部形成有反应室201。发热体203例如由石墨制造。发热体203设置在石英管204的内部。隔热材料包围发热体203的外周。感应加热线圈例如沿着石英管204的外周面进行卷绕。感应加热线圈构成为可由外部电源(未图示)来供给交流电流。由此，对发热体203进行感应加热。作为结果，反应室201被发热体203加热。
反应室201是被发热体203的内壁面205包围而形成的空间。在反应室201中设有保持碳化硅衬底30的基座210。基座210由碳化硅构成。碳化硅衬底30被载置于基座210。基座210配置在工作台202上。工作台202可自转地由旋转轴209支撑。通过工作台202进行旋转，从而基座210进行旋转。
碳化硅外延衬底100的制造装置200还具有气体导入口207及气体排出口208。气体排出口208连接于未图示的排气泵。图9中的箭头示出了气体的流动。气体从气体导入口207被导入反应室201，并从气体排出口208排出。反应室201内的压力通过气体供给量与气体排出量的平衡来调整。
气体供给部235构成为可向反应室201供给混合气体，该混合气体包含原料气体、掺杂气体以及载气。具体来说，气体供给部235例如包括第一气体供给部231、第二气体供给部232、第三气体供给部233以及第四气体供给部234。
第一气体供给部231例如构成为可供给包含碳原子的第一气体。第一气体供给部231例如是填充有第一气体的气瓶。第一气体例如是丙烷(C3H8)气体。第一气体例如也可以是甲烷(CH4)气体、乙烷(C2H6)气体、乙炔(C2H2)气体等。
第二气体供给部232例如构成为可供给包含硅烷气体的第二气体。第二气体供给部232例如是填充有第二气体的气瓶。第二气体例如是硅烷(SiH4)气体。第二气体也可以是硅烷气体与硅烷以外的其它气体的混合气体。
第三气体供给部233例如构成为可供给包含氨气的第三气体。第三气体供给部233例如是填充有第三气体的气瓶。第三气体是包含N(氮原子)的掺杂气体。氨气比具有三键的氮气更容易热解。
第四气体供给部234例如构成为可供给氢气等第四气体(载气)。第四气体供给部234例如是填充有氢气的气瓶。
控制部245构成为可控制从气体供给部235供给到反应室201的混合气体的流量。具体来说，控制部245可以包括第一气体流量控制部241、第二气体流量控制部242、第三气体流量控制部243以及第四气体流量控制部244。各控制部例如也可以是MFC(Mass FlowController：质量流量控制器)。控制部245配置在气体供给部235与气体导入口207之间。换句话说，控制部245配置在将气体供给部235与气体导入口207相连的流路上。
首先，将碳化硅衬底30载置于基座210。图10是示出基座210上载置有碳化硅衬底30的状态的俯视示意图。如图10所示，基座210在俯视观察时大致呈圆形。基座210上形成有三个衬底配置槽40。俯视观察时，衬底配置槽40按120°间隔而设置。以碳化硅衬底30的定向平面部7的延伸方向垂直于基座210的径向的方式将碳化硅衬底30配置于衬底配置槽40。
图11是沿着图10的XI-XI的截面示意图。如图11所示，碳化硅衬底30的定向平面部7配置在基座210的外周端42侧。碳化硅衬底30的与定向平面部7相反一侧的圆弧状部8配置在基座210的中心41侧。
图12是概略示出基座210在径向上的温度分布的一个例子的图。如图12所示，在基座210的面内方向上的温度分布中，基座210的中心41的温度成为最低。基座210的中心41的温度为第一温度A1。如图12所示，基座210的温度随着从基座210的中心41沿着径向朝向外周端42而单调上升，直至到达其间的中途位置为止。基座210的最大温度例如为第三温度A3。基座210的温度随着从示出第三温度A3的位置进一步朝向外周端42侧而单调减少。基座210的外周端42的温度为第二温度A2。第二温度A2高于第一温度A1，但低于第三温度A3。考虑是基座210的中心41因为通过旋转轴209而被夺去热，从而温度变得低于基座210的其它区域。基座210的外周端42因导入反应室201的气体而被冷却。
接下来，将反应室201减压。具体来说，使反应室201的压力从大气压降低到例如1×10-6Pa左右，然后开始碳化硅衬底30的升温。升温途中，从第四气体供给部234向反应室201内导入作为载气的氢气(H2)。
在反应室201的温度达到某一定的温度之后，向反应室201内供给原料气体、掺杂气体及载气。具体来说，向反应室201内导入例如包含硅烷、丙烷、氨气及氢气的混合气体。在反应室201中，各气体被热解。生长温度例如为1550℃以上且1750℃以下。
调整硅烷及丙烷的流量，使得混合气体的C/Si比例如为0.8以上且2.2以下左右。反应室201的压力例如为6kPa。向反应室201供给的第四气体(氢气)的流量例如可以为100slm以上且150slm以下。
如图13所示，在碳化硅衬底30的第一主面1上形成第一碳化硅外延层10。同样，在碳化硅衬底30的第二主面2上形成第二碳化硅外延层20。第二碳化硅外延层20是通过使碳化硅制成的基座210的一部分升华并沉积至碳化硅衬底30的第二主面2而形成的。基座210的温度高的部分比基座210的温度低的部分升华更多的碳化硅。结果，第二主面2的与基座210的温度高的部分接触的部分处的第二碳化硅外延层20的厚度变得大于第二主面2的与基座210的温度低的部分接触的部分处的第二碳化硅外延层20的厚度。也就是说，第二碳化硅外延层20的厚度的面内分布成为实质上反映了基座210的温度分布的分布。
接下来，实施背面的外延层的厚度测量工序(S30：图8)。具体来说，利用FTIR来测量第二碳化硅外延层20的厚度的面内分布。第二碳化硅外延层20的厚度的测量方法及测量位置如上所述(参见图3)。
接下来，实施第二碳化硅衬底的研磨工序(S40：图8)。通过利用线锯将锭块切片，来制备第二碳化硅衬底30，该锭块例如由通过升华法制造的碳化硅单晶形成。第二碳化硅衬底30例如由4H多型的碳化硅构成。第二碳化硅衬底30具有第一主面1和第一主面1的相反侧的第二主面2。在对第一主面1及第二主面2进行磨削之后，对第一主面1及第二主面2进行机械研磨及CMP。
在CMP工序中，将第二碳化硅衬底30安装在研磨头(未图示)上。接下来，在将第二碳化硅衬底30按压于研磨布(未图示)的状态下使研磨头及研磨布进行旋转。在第二碳化硅衬底30的面内调整将第二碳化硅衬底30按压于研磨布的压力。具体来说，将第二碳化硅衬底30的面内的压力调整为使得施加于第二碳化硅衬底30的中心附近的压力高于施加于第二碳化硅衬底30的外周附近的压力。可以使用砝码来调整施加于第二碳化硅衬底30的压力。由此，形成在面内方向上第二碳化硅衬底30的厚度不同的第二碳化硅衬底30(参见图14)。如图14所示，第二碳化硅衬底30的第二主面2可以弯曲成向第一主面1突出。第一主面1大体上是平坦的。
第二碳化硅衬底30的第二主面2的形状根据图13所示的第二碳化硅外延层20的形状进行调整。具体来说，调整第二碳化硅衬底30的第二主面2的形状，使得在将第二碳化硅外延层20形成于碳化硅衬底30的第二主面2之后，第二碳化硅外延层20的第六主面6是平坦的。也就是说，以使第二碳化硅衬底30的第二主面2相对于平行于第一碳化硅衬底30的第二主面2的面，与图13所示的第二碳化硅外延层20的第六主面6的形状大体上成镜面对称的方式，来形成第二碳化硅衬底30的第二主面2。
接下来，将第二碳化硅衬底30配置于基座210的衬底配置槽40。如图15所示，将第二碳化硅衬底30配置成第二碳化硅衬底30的第二主面2与衬底配置槽40的底面相对。如图15所示，第二碳化硅衬底30的定向平面部7配置在基座210的外周端侧。碳化硅衬底30的与定向平面部7相反一侧的圆弧状部8配置在基座210的中心侧。
接下来，实施第二外延生长工序(S50：图8)。具体来说，使反应室201的压力从大气压降低到例如1×10-6Pa左右，然后开始第二碳化硅衬底30的升温。升温途中，从第四气体供给部234向反应室201内导入作为载气的氢气(H2)。
在反应室201的温度达到某一定的温度之后，向反应室201内供给原料气体、掺杂气体及载气。具体来说，向反应室201内导入例如包含硅烷、丙烷、氨气及氢气的混合气体。在反应室201中，各气体被热解。生长温度例如为1550℃以上且1750℃以下。
调整硅烷及丙烷的流量，使得混合气体的C/Si比例如为0.8以上且2.2以下左右。反应室201的压力例如为6kPa。向反应室201供给的第四气体(氢气)的流量例如可以为100slm以上且150slm以下。
如图2所示，在碳化硅衬底30的第一主面1上形成第一碳化硅外延层10。同样，在碳化硅衬底30的第二主面2上形成第二碳化硅外延层20。第二碳化硅外延层20是通过使碳化硅制成的基座210的一部分升华并沉积至碳化硅衬底30的第二主面2而形成的。基座210的温度高的部分比基座210的温度低的部分升华更多的碳化硅。结果，第二主面2的与基座210的温度高的部分接触的部分处的第二碳化硅外延层20的厚度变得大于第二主面2的与基座210的温度低的部分接触的部分处的第二碳化硅外延层20的厚度。
如图15所示，考虑沉积于第二主面2的第二碳化硅外延层20的厚度，而调整了碳化硅衬底30的第二主面2的形状。因此，在将第二碳化硅外延层20形成于第二主面2上之后，第二碳化硅外延层20的第六主面6实质上是平坦的(参见图2)。以上述方式来制造本实施方式涉及的碳化硅外延衬底100。
接下来，说明本实施方式的作用效果。
在使用碳化硅外延衬底100制作碳化硅半导体器件的工序中，通常会采用光刻技术。例如对设置于碳化硅外延衬底100上的光刻胶形成图案时，使用步进器进行曝光。当碳化硅外延衬底100的TTV大时，曝光面不平坦，从而变得容易发生曝光不良。
在使用碳化硅制成的基座210将第一碳化硅外延层10形成于碳化硅衬底30的表面(第一主面1)时，存在碳化硅从基座210升华并沉积于碳化硅衬底30的背面(第二主面2)的情况。这种情况下，在碳化硅衬底30的第一主面1形成第一碳化硅外延层10，并在第二主面2形成第二碳化硅外延层20。第二碳化硅外延层20的厚度很大程度上依赖于基座210的温度。
具体来说，若基座210的温度高，则碳化硅容易升华，从而第二碳化硅外延层20的厚度增大。另一方面，若基座210的温度低，则碳化硅不容易升华，从而第二碳化硅外延层20的厚度减小。因此，当面内方向上的基座210的温度分布大时，面内方向上的第二碳化硅衬底30的厚度分布也增大。在这种情况下，即便碳化硅衬底30的TTV小，外延生长后的碳化硅外延衬底100的TTV也会增大。这种情况下，变得容易发生曝光不良。
尤其是，在基座210的温度分布局部较大的区域中，碳化硅外延衬底100的第二碳化硅外延层20的厚度分布局部增大。结果，碳化硅外延衬底100的LTV增大。这种情况下，在LTV大的区域中，变得容易发生曝光不良。
本实施方式涉及的碳化硅外延衬底100具有碳化硅衬底30、第一碳化硅外延层10以及第二碳化硅外延层20。第一碳化硅外延层10与整个第一主面1接触。第二碳化硅外延层20与整个第二主面2接触。碳化硅衬底30的载流子浓度高于第一碳化硅外延层10及第二碳化硅外延层20各自的载流子浓度。第一碳化硅外延层10具有与第一主面1接触的第三主面3以及与第三主面3相反一侧的第四主面4。第四主面4的最大直径为150mm以上。当将第四主面4划分为边长为10mm的多个正方形区域50时，在多个正方形区域50中，最大的LTV为3μm以下。由此，可以抑制曝光不良的发生。
应认为，本次公开的实施方式在所有方面均为示例，而非限制性的内容。本发明的范围并非由上述说明而是由权利要求书示出，旨在包含与权利要求的范围等同的意思及范围内的所有变更。
附图标记说明
1第一主面、2第二主面、3第三主面、4第四主面、5第五主面、6第六主面、7定向平面部、8圆弧状部、9外周边缘、10第一碳化硅外延层、11第一最高点、12第一最低点、13第二最低点、14第二最高点、20第二碳化硅外延层、30碳化硅衬底(第一碳化硅衬底、第二碳化硅衬底)、31第一位置、32第二位置、33第三位置、34第四位置、35第五位置、36第六位置、37第七位置、38第八位置、40衬底配置槽、41中心、42外周端、50正方形区域、100碳化硅外延衬底、101第一方向、102第二方向、200制造装置、201反应室、202工作台、203发热体、204石英管、205内壁面、207气体导入口、208气体排出口、209旋转轴、210基座、231第一气体供给部、232第二气体供给部、233第三气体供给部、234第四气体供给部、235气体供给部、241第一气体流量控制部、242第二气体流量控制部、243第三气体流量控制部、244第四气体流量控制部、245控制部、A1第一温度、A2第二温度、A3第三温度、H1第一厚度、H2第二厚度、L1第一平面、L2第二平面、L3第三平面、L4第四平面、T1第一高度、T2第二高度、T3第三高度、T4第四高度、W1直径、W2长度、TTV总厚度变化、LTV局部厚度变化。

Claims (6)

1.一种碳化硅外延衬底，具备：
碳化硅衬底，具有第一主面和与所述第一主面相反一侧的第二主面；
第一碳化硅外延层，与整个所述第一主面接触；以及
第二碳化硅外延层，与整个所述第二主面接触；
所述碳化硅衬底的载流子浓度高于所述第一碳化硅外延层及所述第二碳化硅外延层各自的载流子浓度。
2.根据权利要求1所述的碳化硅外延衬底，其中，
所述第一碳化硅外延层具有第三主面和与所述第三主面相反一侧的第四主面，所述第三主面与所述第一主面接触，
所述第四主面的最大直径为150mm以上，
当将所述第四主面划分为边长为10mm的多个正方形区域时，在所述多个正方形区域中，所述碳化硅外延衬底的最大的局部厚度变化为3μm以下。
3.根据权利要求1或2所述的碳化硅外延衬底，其中，
所述第一碳化硅外延层的厚度标准偏差除以所述第一碳化硅外延层的厚度平均值所得的值小于所述第二碳化硅外延层的厚度标准偏差除以所述第二碳化硅外延层的厚度平均值所得的值。
4.根据权利要求3所述的碳化硅外延衬底，其中，
所述第一碳化硅外延层的厚度标准偏差除以所述第一碳化硅外延层的厚度平均值所得的值为7％以下。
5.根据权利要求3所述的碳化硅外延衬底，其中，
所述第二碳化硅外延层的厚度标准偏差除以所述第二碳化硅外延层的厚度平均值所得的值为10％以上。
6.根据权利要求1至5中任一项所述的碳化硅外延衬底，其中，
所述碳化硅外延衬底的总厚度变化为8μm以下。
CN202080004078.4A 2019-06-19 2020-06-02 碳化硅外延衬底 Pending CN112514077A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019113746 2019-06-19
JP2019-113746 2019-06-19
PCT/JP2020/021744 WO2020255698A1 (ja) 2019-06-19 2020-06-02 炭化珪素エピタキシャル基板

Publications (1)

Publication Number Publication Date
CN112514077A true CN112514077A (zh) 2021-03-16

Family

ID=74037117

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080004078.4A Pending CN112514077A (zh) 2019-06-19 2020-06-02 碳化硅外延衬底

Country Status (4)

Country Link
US (1) US11984480B2 (zh)
JP (1) JPWO2020255698A1 (zh)
CN (1) CN112514077A (zh)
WO (1) WO2020255698A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7217828B1 (ja) * 2022-06-02 2023-02-03 昭和電工株式会社 ＳｉＣ単結晶基板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030045045A1 (en) * 2000-11-28 2003-03-06 Ranbir Singh Epitaxial edge termination for silicon carbide Schottky devices and methods of fabricating silicon carbide devices incorporating same
JP2015207695A (ja) * 2014-04-22 2015-11-19 住友電気工業株式会社 エピタキシャルウエハの製造方法およびエピタキシャルウエハ
WO2016051975A1 (ja) * 2014-10-01 2016-04-07 住友電気工業株式会社 炭化珪素エピタキシャル基板
JP2017075072A (ja) * 2015-10-15 2017-04-20 住友電気工業株式会社 炭化珪素エピタキシャル基板
CN207091557U (zh) * 2015-09-11 2018-03-13 住友电气工业株式会社 碳化硅外延衬底
US20180226246A1 (en) * 2014-10-14 2018-08-09 Mitsubishi Electric Corporation Method of manufacturing silicon carbide epitaxial wafer
CN108463871A (zh) * 2016-02-10 2018-08-28 住友电气工业株式会社 碳化硅外延衬底及制造碳化硅半导体器件的方法
JP2018177616A (ja) * 2017-04-20 2018-11-15 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法
US20180363166A1 (en) * 2016-02-15 2018-12-20 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4446464B2 (ja) * 2003-06-09 2010-04-07 三井造船株式会社 炭化珪素単結晶のエピタキシャル成長方法
EP1790757B1 (en) 2004-07-22 2013-08-14 Toyo Tanso Co., Ltd. Susceptor
JP4322846B2 (ja) * 2004-07-22 2009-09-02 東洋炭素株式会社 サセプタ
US7422634B2 (en) 2005-04-07 2008-09-09 Cree, Inc. Three inch silicon carbide wafer with low warp, bow, and TTV
JP5883563B2 (ja) * 2011-01-31 2016-03-15 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2013027960A (ja) * 2011-07-29 2013-02-07 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法および炭化珪素基板
CN107532327B (zh) * 2015-05-11 2019-12-17 住友电气工业株式会社 碳化硅单晶衬底、碳化硅半导体器件以及制造碳化硅半导体器件的方法
JP7046026B2 (ja) * 2019-03-01 2022-04-01 三菱電機株式会社 ＳｉＣエピタキシャルウエハ、半導体装置、電力変換装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030045045A1 (en) * 2000-11-28 2003-03-06 Ranbir Singh Epitaxial edge termination for silicon carbide Schottky devices and methods of fabricating silicon carbide devices incorporating same
JP2015207695A (ja) * 2014-04-22 2015-11-19 住友電気工業株式会社 エピタキシャルウエハの製造方法およびエピタキシャルウエハ
WO2016051975A1 (ja) * 2014-10-01 2016-04-07 住友電気工業株式会社 炭化珪素エピタキシャル基板
CN106715767A (zh) * 2014-10-01 2017-05-24 住友电气工业株式会社 碳化硅外延基板
US20180226246A1 (en) * 2014-10-14 2018-08-09 Mitsubishi Electric Corporation Method of manufacturing silicon carbide epitaxial wafer
CN207091557U (zh) * 2015-09-11 2018-03-13 住友电气工业株式会社 碳化硅外延衬底
JP2017075072A (ja) * 2015-10-15 2017-04-20 住友電気工業株式会社 炭化珪素エピタキシャル基板
CN108463871A (zh) * 2016-02-10 2018-08-28 住友电气工业株式会社 碳化硅外延衬底及制造碳化硅半导体器件的方法
US20180363166A1 (en) * 2016-02-15 2018-12-20 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
JP2018177616A (ja) * 2017-04-20 2018-11-15 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法

Also Published As

Publication number Publication date
US11984480B2 (en) 2024-05-14
WO2020255698A1 (ja) 2020-12-24
JPWO2020255698A1 (zh) 2020-12-24
US20210328024A1 (en) 2021-10-21

Similar Documents

Publication Publication Date Title
JP6097681B2 (ja) ＳｉＣエピタキシャルウェハの製造装置およびＳｉＣエピタキシャルウェハの製造方法
US9123759B2 (en) Susceptor, vapor phase growth apparatus, and method of manufacturing epitaxial wafer
US10975495B2 (en) Epitaxial growth apparatus, preheat ring, and method of manufacturing epitaxial wafer using these
WO2015114961A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法
JP2017055086A (ja) ＳｉＣエピタキシャルウェハの製造方法及びＳｉＣエピタキシャルウェハの製造装置
US20070186858A1 (en) Susceptor
JP7059351B2 (ja) 単結晶シリコンのエピタキシャル被覆半導体ウェハの製造方法
CN107112214A (zh) 半导体层叠体
CN112514077A (zh) 碳化硅外延衬底
JP6915627B2 (ja) 炭化珪素エピタキシャル基板の製造方法
JP2019169743A (ja) ＳｉＣエピタキシャルウェハの製造方法
JP7392417B2 (ja) ＳｉＣエピタキシャルウェハの製造方法
JPH10189695A (ja) 気相成長用サセプタ及びその製造方法
CN111051581B (zh) 碳化硅外延晶片
JP7251553B2 (ja) 炭化珪素エピタキシャル基板の製造方法
JP2022076126A (ja) 炭化珪素エピタキシャル基板
US20240026569A1 (en) Silicon carbide epitaxial substrate
WO2023282001A1 (ja) 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
JP7131146B2 (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
JP6748549B2 (ja) ＳｉＣエピタキシャルウェハの製造方法及びＳｉＣエピタキシャルウェハの製造装置
JP2022177484A (ja) 炭化珪素エピタキシャル基板の検査方法、炭化珪素エピタキシャル基板の製造方法および基板セット
JP2024042428A (ja) ＳｉＣエピタキシャルウェハ及びＳｉＣエピタキシャルウェハの製造方法
US20210108331A1 (en) Film forming apparatus and film forming method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination