JP2013027960A - 炭化珪素基板の製造方法および炭化珪素基板 - Google Patents

炭化珪素基板の製造方法および炭化珪素基板 Download PDF

Info

Publication number
JP2013027960A
JP2013027960A JP2011166133A JP2011166133A JP2013027960A JP 2013027960 A JP2013027960 A JP 2013027960A JP 2011166133 A JP2011166133 A JP 2011166133A JP 2011166133 A JP2011166133 A JP 2011166133A JP 2013027960 A JP2013027960 A JP 2013027960A
Authority
JP
Japan
Prior art keywords
silicon carbide
carbide substrate
single crystal
processing damage
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011166133A
Other languages
English (en)
Inventor
Hiroki Inoue
博揮 井上
Keiji Ishibashi
恵二 石橋
Shinsuke Fujiwara
伸介 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2011166133A priority Critical patent/JP2013027960A/ja
Priority to US13/557,749 priority patent/US8586998B2/en
Publication of JP2013027960A publication Critical patent/JP2013027960A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】湾曲が抑制された炭化珪素基板であって、かつ鏡面である第１の面と、非鏡面である第２の面とを有するものを提供する。
【解決手段】炭化珪素単結晶が準備される。炭化珪素単結晶を材料として、第１の面Ｐ１と、第１の面Ｐ１の反対側に位置する第２の面Ｐ２とを有する炭化珪素基板８０が形成される。炭化珪素基板８０が形成される際に、第１および第２の面Ｐ１、Ｐ２のそれぞれに第１および第２の加工ダメージ層７１、７２が形成される。第１の加工ダメージ層７１の少なくとも一部を除去しかつ第１の面Ｐ１の表面粗さが５ｎｍ以下となるように、第１の面Ｐ１が研磨される。第２の面Ｐ２の表面粗さを１０ｎｍ以上に保ちながら第２の加工ダメージ層７２の少なくとも一部が除去される。
【選択図】図４

Description

本発明は炭化珪素基板の製造方法および炭化珪素基板に関する。
炭化珪素基板の湾曲が過度に大きいと、それを用いた半導体装置の製造において不具合が生じ得る。よって湾曲の程度が管理される必要がある。たとえば特許文献１（米国特許第７４２２６３４号明細書）によれば、ウエハの湾曲を表す値として、基準平面から測られたウエハ表面の最大値と最小値との間の距離であるwarpが定義され、この値が約０．５μｍよりも小さくされる。またこの引用明細書によれば、ウエハの製造方法の例として、両面ラップ装置を用いる方法が開示されている。また両面ラップ装置を用いた後に、好ましくは研磨およびエッチングが行われること、またこのエッチングは省略され得ることについて記載されている。
米国特許第７４２２６３４号明細書
両面ラップ装置による処理後、仮にウエハ（炭化珪素基板）の表面および裏面の各々に等価なダメージ層が形成されているとすると、両ダメージ層の応力も等価となることで、炭化珪素基板の湾曲が小さくなり得ると考えられる。しかしラップ装置によって形成された面は、通常、表面粗さが比較的大きく、よってその上に高品質のエピタキシャル層を形成したり、半導体素子を形成したりするのに適していない。このためラップ後のより精密な研磨が必要となる。
上記の研磨が仮に表面および裏面のうち表面（第１の面）にのみ行われたとすると、ダメージ層の除去が表面および裏面のうち表面においてのみ行われることから、表面のダメージ層と裏面のダメージ層とが等価でなくなる。この結果、炭化珪素基板の湾曲が大きくなる。これにより半導体装置の製造において不具合が生じることがあり、たとえば、フォトリソグラフィにおける解像度が低下したり、またはウエハが固定される際にウエハが割れたりし得る。
一方、上記研磨が仮に表面および裏面の両方に行われたとすると、表面の表面粗さだけでなく、裏面（第２の面）の表面粗さも小さくなる。すなわち表面おより裏面の両方が鏡面となってしまう。つまり表面および裏面の各々の外観がほぼ同じとなってしまう。この結果、表面と裏面との区別が困難となる。炭化珪素基板は、シリコン基板と異なり、その結晶構造に起因してＳｉ面およびＣ面の２種類の面が存在するので、基板の表面と裏面との間で物性が異なる。よってたとえ表面粗さが同じであったとしても両者の識別が重要である。また裏面が鏡面であることにより、炭化珪素基板の裏面がステージ上に載置された際に、裏面がステージ上で滑ってしまったり、あるいは、裏面がステージに吸着してしまったりする、という問題が生じ得る。
そこで本発明目的は、湾曲が抑制された炭化珪素基板であって、かつ鏡面である第１の面と、非鏡面である第２の面とを有するものを提供することである。
本発明の炭化珪素基板の製造方法は、次の工程を有する。炭化珪素単結晶が準備される。炭化珪素単結晶を材料として、第１の面と、第１の面の反対側に位置する第２の面とを有する炭化珪素基板が形成される。炭化珪素基板が形成される際に、第１および第２の面のそれぞれに第１および第２の加工ダメージ層が形成される。第１の加工ダメージ層の少なくとも一部を除去しかつ第１の面の表面粗さが５ｎｍ以下となるように、第１の面が研磨される。第２の面の表面粗さを１０ｎｍ以上に保ちながら第２の加工ダメージ層の少なくとも一部が除去される。
本発明の炭化珪素基板の製造方法によれば、第１および第２の加工ダメージ層の各々の少なくとも一部が除去されることで、炭化珪素基板の反りを抑制することができる。また、第１の面の表面粗さが５ｎｍ以下とされることで、第１の面を鏡面とすることができる。また、第２の加工ダメージ層、すなわち第２の面に形成された加工ダメージ層が除去される際に、第２の面の表面粗さが１０ｎｍ以上に保たれるので、第２の面を非鏡面に保つことができる。以上から、炭化珪素基板の反りを抑制しつつ、第１の面を鏡面としかつ第２の面を非鏡面とすることができる。
好ましくは上記の炭化珪素基板の製造方法において、第２の加工ダメージ層の少なくとも一部を除去する工程は、第２の面をエッチングする工程を含む。
これにより第２の加工ダメージ層を除去する際に、第２の面の表面粗さが過度に小さくなることを避けることができる。
好ましくは上記の炭化珪素基板の製造方法において、炭化珪素基板は、直径１１０ｍｍの円を包含する平面形状を有する。さらに好ましくは、平面形状は直径１５０ｍｍの円を包含する。
これにより、炭化珪素基板の大きさが大きくされるので、効率よく半導体装置を製造することができる。
好ましくは上記の炭化珪素基板の製造方法において、第２の加工ダメージ層の少なくとも一部を除去する工程は、第１の面を研磨する工程の前に行われる。
これにより、既に研磨された第１の面が、第２の加工ダメージ層の少なくとも一部を除去する工程においてダメージを受けることを避けることができる。
好ましくは上記の炭化珪素基板の製造方法において、炭化珪素基板が形成される際に、第２の面が機械的に研磨される。より好ましくは、第２の面を機械的に研磨する工程は、第２の面の表面粗さが１μｍ以下となるように行われる。
これにより、第２の面が機械的に研磨されることで、第２の加工ダメージ層の量を低減することができる。よって第２の加工ダメージ層の少なくとも一部を除去する工程を、より短時間で行うことができる。
好ましくは上記の炭化珪素基板の製造方法において、第２の加工ダメージ層の少なくとも一部を除去する工程は、第２の加工ダメージ層の全体を除去する工程である。
これにより、炭化珪素基板の反りをより十分に抑制することができる。
好ましくは上記の炭化珪素基板の製造方法において、炭化珪素基板は面積Ｓ平方ミリメートルおよび厚さＴミリメートルを有し、Ｓ／Ｔが９０００ｍｍ以上９００００ｍｍ以下である。
Ｓ／Ｔが９０００ｍｍ以上であることによって、所定の面積の下、炭化珪素基板の体積を小さくすることで、そのコストを抑えることができる。またＳ／Ｔが９００００ｍｍ以下であることによって、炭化珪素基板が割れやすくなることを避けることができるので、炭化珪素基板の取り扱いが容易となる。
本発明の炭化珪素基板は、単結晶構造を有し、直径１１０ｍｍの円を包含する平面形状を有し、面積Ｓ平方ミリメートルおよび厚さＴミリメートルを有し、Ｓ／Ｔが９０００ｍｍ以上９００００ｍｍ以下であり、５０μｍ以下の反りを有するものであって、第１の面および第２の面を有する。第１の面は５ｎｍ以下の表面粗さを有する。第２の面は、第１の面の反対側に位置し、１０ｎｍ以上の表面粗さを有する。
本発明の炭化珪素基板によれば、炭化珪素基板が直径１１０ｍｍの円を包含する平面形状を有することで、効率よく半導体装置を製造することができる。またＳ／Ｔが９０００ｍｍ以上であることによって、所定の面積の下、炭化珪素基板の体積を小さくすることで、そのコストを抑えることができる。またＳ／Ｔが９００００ｍｍ以下であることによって、炭化珪素基板が割れやすくなることを避けることができるので、炭化珪素基板の取り扱いが容易となる。また炭化珪素基板の反りが５０μｍ以下であるので、炭化珪素基板を用いた半導体装置の製造への、反りによる悪影響を抑えることができる。また第１の面の表面粗さを５ｎｍ以下としかつ第２の面の表面粗さを１０ｎｍ以上とすることで、第１の面を鏡面としかつ第２の面を非鏡面とすることができる。
好ましくは上記の炭化珪素基板において、平面形状は直径１５０ｍｍの円を包含する。
これにより、半導体装置をより効率よく製造することができる。
本発明によれば、上述したように、湾曲が抑制された炭化珪素基板であって、かつ鏡面である第１の面と、非鏡面である第２の面とを有するものを提供することができる。
本発明の実施の形態１における炭化珪素基板の構成を概略的に示す断面図である。 本発明の実施の形態１における炭化珪素基板の製造方法の概略的なフロー図である。 本発明の実施の形態１における炭化珪素基板の製造方法の第１工程を概略的に示す斜視図である。 本発明の実施の形態１における炭化珪素基板の製造方法の第２工程を概略的に示す断面図である。 本発明の実施の形態１における炭化珪素基板の製造方法の第３工程を概略的に示す断面図である。 本発明の実施の形態２における炭化珪素半導体装置の構成を概略的に示す断面図である。 本発明の実施の形態２における炭化珪素半導体装置の製造方法の概略的なフロー図である。 本発明の実施の形態２における炭化珪素半導体装置の製造方法の第１工程を概略的に示す断面図である。 本発明の実施の形態２における炭化珪素半導体装置の製造方法の第２工程を概略的に示す断面図である。 本発明の実施の形態２における炭化珪素半導体装置の製造方法の第３工程を概略的に示す断面図である。 本発明の実施の形態２における炭化珪素半導体装置の製造方法の第４工程を概略的に示す断面図である。
以下、図面に基づいて本発明の実施の形態を説明する。
なお本明細書において、表面粗さの規格には表面粗さＲａが用いられている。表面粗さＲａは、算術平均粗さ、または中心線平均粗さとも称せられることがある。具体的には表面粗さＲａとは、粗さの測定曲線からその平均線の方向に基準長さだけ抜き取り、この抜き取り部分において平均線から測定曲線までの偏差の絶対値を積分し、この積分値を基準長さで除した値をいう。基準長さは、たとえば８０μｍである。
また本明細書において、「反り」は、基板基板の表面および裏面の各々の湾曲の程度を表す値である。具体的には、基板の表面の反りとは、表面の最小二乗平面を基準の高さとした場合の、表面の最高点と最低点との間の高さの差異である。裏面についても同様である。
また本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
（実施の形態１）
図１に示すように、本実施の形態の単結晶基板８０（炭化珪素基板）は、炭化珪素から作られており、単結晶構造を有し、表面Ｐ１（第１の面）と、表面Ｐ１の反対側に位置する裏面Ｐ２（第２の面）とを有する。表面Ｐ１は５ｎｍ以下の表面粗さを有し、裏面Ｐ２は１０ｎｍ以上の表面粗さを有する。すなわち表面Ｐ１は鏡面であり裏面Ｐ２は非鏡面であり、これにより両者は外観の相違によって互いに区別し得る。
好ましくは表面Ｐ１および裏面Ｐ２の各々の上に加工ダメージ層が実質的に存在しない。ここで「加工ダメージ層」とは、面を形成するための加工の際に結晶歪が生じた層のことである。なお加工ダメージ層が形成された部分と、それ以外の正常な部分とは、たとえば、透過型電子顕微鏡による観察によって判別することができる。
また単結晶基板８０は、表面Ｐ１および裏面Ｐ２の各々において、直径１１０ｍｍの円を包含する平面形状を有し、好ましくはこの平面形状は直径１５０ｍｍの円を包含する。なおこの包含の有無を判断する際に、単結晶基板８０の方位を認識するためのオリエンテーションフラットまたはノッチの存在は無視し得る。
また単結晶基板８０は、表面Ｐ１（または裏面Ｐ２）において、面積Ｓ平方ミリメートルおよび厚さＴミリメートルを有する。Ｓ／Ｔは９０００ｍｍ以上９００００ｍｍ以下である。たとえば単結晶基板８０の平面形状が直径１５０ｍｍの円である場合、面積Ｓは約１８０００平方ミリメートルである。また厚さＴは、たとえば０．６ｍｍである。面積Ｓおよび厚さＴがこれらの例に対応する場合、Ｓ／Ｔ＝３００００ｍｍである。
また単結晶基板８０の反り、すなわち表面Ｐ１および裏面Ｐ２の各々の反りは５０μｍ以下である。
好ましくは単結晶基板８０の結晶構造は六方晶系である。さらに好ましくは、表面Ｐ１の面方位は裏面Ｐ２の面方位に比して（０００−１）に近い。言い換えると、表面Ｐ１の面方位（ｈｋｌｍ）において、指数ｍは負の値である。たとえば、表面Ｐ１は、（０００−１）、（０−３３−８）、または（０−１１−２）である。
次に単結晶基板８０の製造方法（図２）について、図３〜図５を参照して説明する。
まず炭化珪素単結晶３００（図３）が準備される（図２：ステップＳ１１）。炭化珪素単結晶３００は、たとえば、炭化珪素から作られた種結晶を用いた昇華再結晶法によって形成され得る。
次に、炭化珪素単結晶３００を材料として、単結晶基板８０が形成される。単結晶基板８０は、たとえば、炭化珪素単結晶３００から切り出されることによって形成され得る（図２：ステップＳ２１）。またこの切り出し後に、後述するラップが行われてもよく（図２：ステップＳ２２）、この場合、ステップＳ２１およびＳ２２によって単結晶基板８０が形成される。好ましくは、形成された単結晶基板８０の表面Ｐ１（または裏面Ｐ２）は、直径１１０ｍｍの円を包含する平面形状を有する。さらに好ましくは、平面形状は直径１５０ｍｍの円を包含する。
上記のように単結晶基板８０が形成される際に、表面Ｐ１および裏面Ｐ２のそれぞれに加工ダメージ層７１および７２（図４）が形成される。
なお本明細書においてラップとは、表面粗さが、たとえば１μｍ程度以下になるまでの機械的な研磨のことである。またこのラップは、基板表面を比較的高速で削る加工であり、よって、表面粗さを１０ｎｍ未満にまで小さくすることはできず、また基板表面に対して機械的なダメージを与える。この加工ダメージが到達する深さは、たとえば数μｍであり、炭化珪素単結晶３００からの単結晶基板８０の切り出しの際に形成される加工ダメージ層の厚さよりも小さい。よって単結晶基板８０が切り出された後にラップされると、加工ダメージ層７１および７２の各々の厚さが、ある程度小さくなる。好ましくは、裏面Ｐ２のラップは、裏面Ｐ２の表面粗さが１０ｎｍ以上１μｍ以下となるように行われる。このようなラップは、金属の定盤を用いた研磨によって行い得る。
次に、裏面Ｐ２の表面粗さを１０ｎｍ以上に保ちながら加工ダメージ層７２の少なくとも一部が除去され、好ましくは加工ダメージ層７２が実質的に除去され、より好ましくは加工ダメージ層７２の全体が除去される（図５）。具体的には、裏面Ｐ２をエッチングが行われる（図２：ステップＳ３１）。エッチングは具体的には、エッチングガスを用いたドライエッチング、加熱による炭化珪素の昇華、またはウエットエッチングにより行われる。ドライエッチングとしては、たとえば、Ｏ2ガスおよびＳＦ6ガスを用いた反応性イオンエッチング（ＲＩＥ）を用いることができる。あるいは、Ｃｌ2ガスおよびＯ2ガスを含む雰囲気またはＨ2ガスを含む雰囲気下での加熱を用いることができる。ウエットエッチングとしては、溶融ＫＯＨへの浸漬を用いることができる。ドライエッチングを用いる場合、エッチングの程度を精密に制御することができる。昇華を用いる場合、設備を簡易なものとすることができ、またその実施を量産スケールで行うことも容易である。ウエットエッチングを用いる場合、設備を簡易なものとすることができる。
次に表面Ｐ１（図５）の表面粗さが５ｎｍ以下となるように表面Ｐ１が研磨される。この研磨により、加工ダメージ層７１（図５）の少なくとも一部が除去され、好ましくは加工ダメージ層７１が実質的に除去され、より好ましくは加工ダメージ層７２の全体が除去される。この研磨は、金属製の定盤を用いるラップとは異なり、柔らかいパッドと研磨剤とを用いるものであり、たとえばＣＭＰ（化学的機械的研磨：Chemical Mechanical Polishing）により行い得る（図２：ステップＳ３２）。
以上により、本実施の形態の単結晶基板８０（図１）が得られる。
本実施の形態によれば、加工ダメージ層７１および７２の各々（図４）の少なくとも一部が除去されることで、単結晶基板８０の反りを抑制することができる。また、表面Ｐ１（図１）の表面粗さが５ｎｍ以下とされることで、表面Ｐ１を鏡面とすることができる。また、加工ダメージ層７２（図４）が除去される際に、裏面Ｐ２の表面粗さが１０ｎｍ以上に保たれるので、裏面Ｐ２（図５）を非鏡面に保つことができる。以上から、単結晶基板８０（図１）の反りを抑制しつつ、表面Ｐ１を鏡面としかつ裏面Ｐ２を非鏡面とすることができる。
好ましくは加工ダメージ層７２の除去は、裏面Ｐ２をエッチングすることによって行われる。これにより加工ダメージ層７２を除去する際に、裏面Ｐ２の表面粗さが過度に小さくなることを避けることができる。なお仮に裏面Ｐ２の加工ダメージ層７２の除去が表面Ｐ１の研磨と同様の方法によって行われると、裏面Ｐ２の表面粗さが過度に小さくなってしまう。すなわち裏面Ｐ２が鏡面となってしまう。また仮に加工ダメージ層７２の除去を上述したラップによって行おうとしても、ラップ自体が新たな加工ダメージ層を形成することから、加工ダメージ層の十分な除去は困難である。
好ましくは単結晶基板８０は、直径１１０ｍｍの円を包含する平面形状を有する。さらに好ましくは、平面形状は直径１５０ｍｍの円を包含する。これにより、単結晶基板８０の大きさが大きくされるので、効率よく半導体装置を製造することができる。なお半導体装置の製造方法の例は後述される。
好ましくは加工ダメージ層７２の除去は、表面Ｐ１の研磨の前に行われる。これにより、既に研磨された表面Ｐ１が加工ダメージ層７２の除去時にダメージを受けることを避けることができる。
好ましくは加工ダメージ層７２の除去の前に、裏面Ｐ２がラップされる。より好ましくは、裏面Ｐ２のラップは、裏面Ｐ２の表面粗さが１μｍ以下となるように行われる。これにより加工ダメージ層７２の量を低減することができるので、エッチングなどによる加工ダメージ層７２の除去を、より短時間で行うことができる。
好ましくは加工ダメージ層７２（図４）の全体が除去される。これにより、単結晶基板８０（図１）の反りをより十分に抑制することができる。
好ましくは単結晶基板８０の表面Ｐ１（または裏面Ｐ２）は面積Ｓ平方ミリメートルおよび厚さＴミリメートルを有し、Ｓ／Ｔが９０００ｍｍ以上９００００ｍｍ以下である。Ｓ／Ｔが９０００ｍｍ以上であることによって、所定の面積の下、単結晶基板８０の体積を小さくすることで、そのコストを抑えることができる。またＳ／Ｔが９００００ｍｍ以下であることによって、単結晶基板８０が割れやすくなることを避けることができるので、単結晶基板８０の取り扱いが容易となる。
また単結晶基板８０の反りが５０μｍ以下であるので、単結晶基板８０を用いた半導体装置の製造への、反りによる悪影響を抑えることができる。
（実施の形態２）
本実施の形態においては、実施の形態１の単結晶基板８０（図１）を用いた半導体装置について説明する。
図６に示すように、本実施の形態の半導体装置は、ＭＯＳＦＥＴ１００であり、具体的には、縦型ＤｉＭＯＳＦＥＴ（Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔｅｄ ＭＯＳＦＥＴ）である。ＭＯＳＦＥＴ１００は、エピタキシャル基板９０、ゲート絶縁膜１２６、ソース電極１１１、上部ソース電極１２７、ゲート電極１１０、およびドレイン電極１１２を有する。エピタキシャル基板９０は、単結晶基板８０、バッファ層１２１、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、およびｐ+領域１２５を有する。
単結晶基板８０およびバッファ層１２１はｎ型の導電型を有する。バッファ層１２１におけるｎ型の導電性不純物の濃度は、たとえば５×１０17ｃｍ-3である。またバッファ層１２１の厚さは、たとえば０．５μｍである。
耐圧保持層１２２は、バッファ層１２１上に形成されており、また導電型がｎ型の炭化珪素からなる。たとえば、耐圧保持層１２２の厚さは１０μｍであり、そのｎ型の導電性不純物の濃度は５×１０15ｃｍ-3である。
この耐圧保持層１２２の表面には、導電型がｐ型である複数のｐ領域１２３が互いに間隔を隔てて形成されている。ｐ領域１２３の内部において、ｐ領域１２３の表面層にｎ+領域１２４が形成されている。また、このｎ+領域１２４に隣接する位置には、ｐ+領域１２５が形成されている。複数のｐ領域１２３の間から露出する耐圧保持層１２２上にはゲート絶縁膜１２６が形成されている。具体的には、ゲート絶縁膜１２６は、一方のｐ領域１２３におけるｎ+領域１２４上から、ｐ領域１２３、２つのｐ領域１２３の間において露出する耐圧保持層１２２、他方のｐ領域１２３および当該他方のｐ領域１２３におけるｎ+領域１２４上にまで延在するように形成されている。ゲート絶縁膜１２６上にはゲート電極１１０が形成されている。また、ｎ+領域１２４およびｐ+領域１２５上にはソース電極１１１が形成されている。このソース電極１１１上には上部ソース電極１２７が形成されている。
ゲート絶縁膜１２６と、半導体層としてのｎ+領域１２４、ｐ+領域１２５、ｐ領域１２３および耐圧保持層１２２との界面から１０ｎｍ以内の領域における窒素原子濃度の最大値は１×１０21ｃｍ-3以上となっている。これにより、特にゲート絶縁膜１２６下のチャネル領域（ゲート絶縁膜１２６に接する部分であって、ｎ+領域１２４と耐圧保持層１２２との間のｐ領域１２３の部分）の移動度を向上させることができる。
次に、単結晶基板８０を用いた、ＭＯＳＦＥＴ１００の製造方法について、以下に説明する。
図８に示すように、単結晶基板８０の表面Ｐ１上にエピタキシャル層８１が形成される。具体的には、単結晶基板８０上にバッファ層１２１が形成され、バッファ層１２１上に耐圧保持層１２２が形成される。これによりエピタキシャル基板９０が形成される（図７：ステップＳ１４０）。
バッファ層１２１は、導電型がｎ型の炭化珪素からなり、その厚さは、たとえば０．５μｍとされる。またバッファ層１２１における導電型不純物の濃度は、たとえば５×１０17ｃｍ-3とされる。耐圧保持層１２２の厚さは、たとえば１０μｍとされる。また耐圧保持層１２２におけるｎ型の導電性不純物の濃度は、たとえば５×１０15ｃｍ-3とされる。
図９に示すように、注入工程（図７：ステップＳ１５０）により、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５とが、以下のように形成される。
まずｐ型の導電性不純物が耐圧保持層１２２の一部に選択的に注入されることで、ｐ領域１２３が形成される。次に、ｎ型の導電性不純物を所定の領域に選択的に注入することによってｎ+領域１２４が形成され、またｐ型の導電性不純物を所定の領域に選択的に注入することによってｐ+領域１２５が形成される。なお不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行われる。
このような注入工程の後、活性化アニール処理が行われる。たとえば、アルゴン雰囲気中、加熱温度１７００℃で３０分間のアニールが行われる。
図１０に示すように、ゲート絶縁膜形成工程（図７：ステップＳ１６０）が行われる。具体的には、耐圧保持層１２２と、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５との上を覆うように、ゲート絶縁膜１２６が形成される。この形成はドライ酸化（熱酸化）により行われてもよい。ドライ酸化の条件は、たとえば、加熱温度が１２００℃であり、また加熱時間が３０分である。
その後、窒化アニール工程（図７：ステップＳ１７０）が行われる。具体的には、一酸化窒素（ＮＯ）雰囲気中でのアニール処理が行われる。この処理の条件は、たとえば加熱温度が１１００℃であり、加熱時間が１２０分である。この結果、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、およびｐ+領域１２５の各々と、ゲート絶縁膜１２６との界面近傍に、窒素原子が導入される。
なおこの一酸化窒素を用いたアニール工程の後、さらに不活性ガスであるアルゴン（Ａｒ）ガスを用いたアニール処理が行われてもよい。この処理の条件は、たとえば、加熱温度が１１００℃であり、加熱時間が６０分である。
図１１に示すように、電極形成工程（図７：ステップＳ１８０）により、ソース電極１１１およびドレイン電極１１２が、以下のように形成される。
ゲート絶縁膜１２６上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜が形成される。このレジスト膜をマスクとして用いて、ゲート絶縁膜１２６のうちｎ+領域１２４およびｐ+領域１２５上に位置する部分がエッチングにより除去される。これによりゲート絶縁膜１２６に開口部が形成される。次に、この開口部においてｎ+領域１２４およびｐ+領域１２５の各々と接触するように導体膜が形成される。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去（リフトオフ）が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル（Ｎｉ）からなる。このリフトオフの結果、ソース電極１１１が形成される。
なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン（Ａｒ）ガスの雰囲気中、加熱温度９５０℃で２分の熱処理が行なわれる。
再び図６を参照して、ソース電極１１１上に上部ソース電極１２７が形成される。また、ゲート絶縁膜１２６上にゲート電極１１０が形成される。また、単結晶基板８０の裏面Ｐ２上にドレイン電極１１２が形成される。
以上によりＭＯＳＦＥＴ１００が得られる。
本実施の形態によれば、単結晶基板８０の反りが小さいことにより、これを用いたＭＯＳＦＥＴ１００の製造がより容易となる。たとえば、フォトリソグラフィの解像度を高めたり、あるいはＭＯＳＦＥＴ１００の製造における単結晶基板８０の固定時の基板の割れを防いだりすることができる。
また表面Ｐ１が鏡面でありかつ裏面Ｐ２が非鏡面であることにより、エピタキシャル基板９０（図８）を形成する際に、エピタキシャル層８１が形成されることになる表面Ｐ１を裏面Ｐ２と容易に区別することができる。
また図８〜図１０に示す工程において、裏面Ｐ２が製造装置のステージ（図示せず）上に載置された際に、裏面Ｐ２がステージ上で滑ってしまったり、あるいは、裏面Ｐ２がステージに吸着してしまったりすることを防止することができる。
なお導電型が入れ替えられた構成、すなわちｐ型とｎ型とが入れ替えられた構成を用いることもできる。またＭＯＳＦＥＴ１００について詳しく説明したが、半導体装置はＭＯＳＦＥＴ以外のＭＩＳＦＥＴ(Metal Insulator Semiconductor FET)であってもよい。また半導体装置はＭＩＳＦＥＴに限定されるものではなく、たとえばＩＧＢＴ(Insulated Gate Bipolar Transistor)またはＪＦＥＴ(Junction FET)であってもよい。
まず加工ダメージ層７１および７２付きの単結晶基板８０（図４）として、直径１５０ｍｍの円形の平面形状を有する基板を、様々な厚さで準備した。基板の面方位は、（０００１）面から４°オフとした。またこの準備の際、裏面Ｐ２の表面粗さは、ラップにより１５ｎｍ程度とされた。次に裏面Ｐ２上の加工ダメージ層７２（図４）の除去として、Ｏ2ガスおよびＳＦ6ガスを用いたＲＩＥにより、表面から５μｍの深さまでの部分のエッチングによる除去を行った。次に表面Ｐ１の表面粗さをＣＭＰによって１ｎｍ未満とした。このようにして、様々な厚さを有する、実施例の単結晶基板８０（図１）を得た。
また比較例として、上記のダメージ層のエッチングによる除去の工程を省略したものを作製した。
次に、上記の実施例および比較例の単結晶基板の反りを測定した。その結果を以下の表に示す。
Figure 2013027960
比較例、すなわち「エッチング無」の場合においては、Ｓ／Ｔが９０００ｍｍ以上の場合、反りが５０μｍを超えた。またＳ／Ｔが７９０００以上の場合、基板が破損しやすかったため反りが測定不能であった。これに対して実施例、すなわち「エッチング有」の場合によれば、Ｓ／Ｔが９０００ｍｍ以上であっても反りを５０μｍ以下とすることができた。
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
７１ 加工ダメージ層（第１の加工ダメージ層）、７２ 加工ダメージ層（第２の加工ダメージ層）、８０ 単結晶基板（炭化珪素基板）、８１ エピタキシャル層、９０ エピタキシャル基板、１００ ＭＯＳＦＥＴ（半導体装置）、Ｐ１ 表面（第１の面）、Ｐ２ 裏面（第２の面）、３００ 炭化珪素単結晶。

Claims (11)

  1. 炭化珪素単結晶を準備する工程と、
    前記炭化珪素単結晶を材料として、第１の面と、前記第１の面の反対側に位置する第２の面とを有する炭化珪素基板を形成する工程とを備え、
    前記炭化珪素基板を形成する工程において、前記第１および第２の面のそれぞれに第１および第２の加工ダメージ層が形成され、さらに
    前記第１の加工ダメージ層の少なくとも一部を除去しかつ前記第１の面の表面粗さが５ナノメートル以下となるように、前記第１の面を研磨する工程と、
    前記第２の面の表面粗さを１０ナノメートル以上に保ちながら前記第２の加工ダメージ層の少なくとも一部を除去する工程とを備える、炭化珪素基板の製造方法。
  2. 前記第２の加工ダメージ層の少なくとも一部を除去する工程は、前記第２の面をエッチングする工程を含む、請求項１に記載の炭化珪素基板の製造方法。
  3. 前記炭化珪素基板は、直径１１０ミリメートルの円を包含する平面形状を有する、請求項１または２に記載の炭化珪素基板の製造方法。
  4. 前記平面形状は直径１５０ミリメートルの円を包含する、請求項３に記載の炭化珪素基板の製造方法。
  5. 前記第２の加工ダメージ層の少なくとも一部を除去する工程は、前記第１の面を研磨する工程の前に行われる、請求項１〜４のいずれか１項に記載の炭化珪素基板の製造方法。
  6. 前記炭化珪素基板を形成する工程は、前記第２の面を機械的に研磨する工程を含む、請求項１〜５のいずれか１項に記載の炭化珪素基板の製造方法。
  7. 前記第２の面を機械的に研磨する工程は、前記第２の面の表面粗さが１マイクロメートル以下となるように行われる、請求項６に記載の炭化珪素基板の製造方法。
  8. 前記第２の加工ダメージ層の少なくとも一部を除去する工程は、前記第２の加工ダメージ層の全体を除去する工程である、請求項１〜７のいずれか１項に記載の炭化珪素基板の製造方法。
  9. 前記炭化珪素基板は面積Ｓ平方ミリメートルおよび厚さＴミリメートルを有し、Ｓ／Ｔが９０００ミリメートル以上９００００ミリメートル以下である、請求項１〜８のいずれか１項に記載の炭化珪素基板の製造方法。
  10. 単結晶構造を有し、直径１１０ミリメートルの円を包含する平面形状を有し、面積Ｓ平方ミリメートルおよび厚さＴミリメートルを有し、Ｓ／Ｔが９０００ミリメートル以上９００００ミリメートル以下であり、５０マイクロメートル以下の反りを有する炭化珪素基板であって、
    ５ナノメートル以下の表面粗さを有する第１の面と、
    前記第１の面の反対側に位置し、１０ナノメートル以上の表面粗さを有する第２の面とを備える、炭化珪素基板。
  11. 前記平面形状は直径１５０ミリメートルの円を包含する、請求項１０に記載の炭化珪素基板。
JP2011166133A 2011-07-29 2011-07-29 炭化珪素基板の製造方法および炭化珪素基板 Pending JP2013027960A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011166133A JP2013027960A (ja) 2011-07-29 2011-07-29 炭化珪素基板の製造方法および炭化珪素基板
US13/557,749 US8586998B2 (en) 2011-07-29 2012-07-25 Silicon carbide substrate manufacturing method and silicon carbide substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011166133A JP2013027960A (ja) 2011-07-29 2011-07-29 炭化珪素基板の製造方法および炭化珪素基板

Publications (1)

Publication Number Publication Date
JP2013027960A true JP2013027960A (ja) 2013-02-07

Family

ID=47596506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011166133A Pending JP2013027960A (ja) 2011-07-29 2011-07-29 炭化珪素基板の製造方法および炭化珪素基板

Country Status (2)

Country Link
US (1) US8586998B2 (ja)
JP (1) JP2013027960A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016028009A (ja) * 2015-09-02 2016-02-25 住友電気工業株式会社 炭化珪素基板および炭化珪素半導体装置ならびに炭化珪素基板および炭化珪素半導体装置の製造方法
JP2017075072A (ja) * 2015-10-15 2017-04-20 住友電気工業株式会社 炭化珪素エピタキシャル基板
US9691608B2 (en) 2013-05-29 2017-06-27 Sumitomo Electric Industries, Ltd. Silicon carbide substrate, silicon carbide semiconductor device, and methods for manufacturing silicon carbide substrate and silicon carbide semiconductor device
JP2020172434A (ja) * 2015-10-15 2020-10-22 住友電気工業株式会社 炭化珪素単結晶基板および炭化珪素エピタキシャル基板の製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9919972B2 (en) 2013-05-02 2018-03-20 Melior Innovations, Inc. Pressed and self sintered polymer derived SiC materials, applications and devices
US11091370B2 (en) 2013-05-02 2021-08-17 Pallidus, Inc. Polysilocarb based silicon carbide materials, applications and devices
US10322936B2 (en) 2013-05-02 2019-06-18 Pallidus, Inc. High purity polysilocarb materials, applications and processes
US9657409B2 (en) * 2013-05-02 2017-05-23 Melior Innovations, Inc. High purity SiOC and SiC, methods compositions and applications
KR101655625B1 (ko) * 2014-12-24 2016-09-07 현대자동차주식회사 전력 변환 장치 및 방법
JPWO2020255698A1 (ja) * 2019-06-19 2020-12-24
CN112908839B (zh) * 2019-12-03 2021-10-01 上海积塔半导体有限公司 减少碳化硅晶圆弯曲度的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5520262A (en) * 1978-08-01 1980-02-13 Toshiba Corp Production of sapphire single crystal substrate
JP2004168649A (ja) * 2002-11-08 2004-06-17 Neomax Co Ltd ＳｉＣ基板およびＳｉＣ基板の製造方法
JP2008535761A (ja) * 2005-04-07 2008-09-04 クリー インコーポレイテッド 歪み、反り、及びｔｔｖが少ない７５ミリメートル炭化珪素ウェハ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4696886B2 (ja) 2005-12-08 2011-06-08 日立電線株式会社 自立した窒化ガリウム単結晶基板の製造方法、および窒化物半導体素子の製造方法
JP4301251B2 (ja) 2006-02-15 2009-07-22 住友電気工業株式会社 ＧａＮ結晶基板
KR20120015428A (ko) 2009-04-15 2012-02-21 스미토모덴키고교가부시키가이샤 기판, 박막 형성 기판, 반도체 장치, 및 반도체 장치의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5520262A (en) * 1978-08-01 1980-02-13 Toshiba Corp Production of sapphire single crystal substrate
JP2004168649A (ja) * 2002-11-08 2004-06-17 Neomax Co Ltd ＳｉＣ基板およびＳｉＣ基板の製造方法
JP2008535761A (ja) * 2005-04-07 2008-09-04 クリー インコーポレイテッド 歪み、反り、及びｔｔｖが少ない７５ミリメートル炭化珪素ウェハ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9691608B2 (en) 2013-05-29 2017-06-27 Sumitomo Electric Industries, Ltd. Silicon carbide substrate, silicon carbide semiconductor device, and methods for manufacturing silicon carbide substrate and silicon carbide semiconductor device
JP2016028009A (ja) * 2015-09-02 2016-02-25 住友電気工業株式会社 炭化珪素基板および炭化珪素半導体装置ならびに炭化珪素基板および炭化珪素半導体装置の製造方法
JP2017075072A (ja) * 2015-10-15 2017-04-20 住友電気工業株式会社 炭化珪素エピタキシャル基板
JP2020172434A (ja) * 2015-10-15 2020-10-22 住友電気工業株式会社 炭化珪素単結晶基板および炭化珪素エピタキシャル基板の製造方法

Also Published As

Publication number Publication date
US8586998B2 (en) 2013-11-19
US20130026497A1 (en) 2013-01-31

Similar Documents

Publication Publication Date Title
JP2013027960A (ja) 炭化珪素基板の製造方法および炭化珪素基板
US20160189955A1 (en) Silicon carbide semiconductor substrate, method for manufacturing silicon carbide semiconductor substrate, and method for manufacturing silicon carbide semiconductor device
US10050109B2 (en) Silicon carbide semiconductor substrate, method for manufacturing silicon carbide semiconductor substrate, and method for manufacturing silicon carbide semiconductor device
US9818608B2 (en) Silicon carbide semiconductor substrate, method for manufacturing silicon carbide semiconductor substrate, and method for manufacturing silicon carbide semiconductor device where depression supression layer is formed on backside surface of base substrate opposite to main surface on which epitaxial layer is formed
US8435866B2 (en) Method for manufacturing silicon carbide substrate
WO2014192411A1 (ja) 炭化珪素基板および炭化珪素半導体装置ならびに炭化珪素基板および炭化珪素半導体装置の製造方法
JP5928335B2 (ja) 炭化珪素基板の製造方法および半導体装置の製造方法
JP2013053049A (ja) 炭化珪素基板、炭化珪素基板の製造方法、および半導体装置の製造方法
JPWO2011074308A1 (ja) 炭化珪素基板
WO2013011759A1 (ja) 半導体装置の製造方法
JP5810894B2 (ja) 半導体基板
JP6299827B2 (ja) 半導体基板
JP5967280B2 (ja) 半導体基板
JP5810893B2 (ja) 半導体基板
JP2017183729A (ja) 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
JP2014007325A (ja) 炭化珪素半導体装置の製造方法
JP6008030B2 (ja) 半導体基板
JP6132058B2 (ja) 半導体基板
JP6132059B2 (ja) 半導体基板
JP5967281B2 (ja) 半導体基板
JP5810892B2 (ja) 半導体基板
JP2015063429A (ja) 炭化珪素半導体基板および炭化珪素半導体基板を備えた炭化珪素半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150317