JP5967280B2 - 半導体基板 - Google Patents

半導体基板 Download PDF

Info

Publication number
JP5967280B2
JP5967280B2 JP2015181923A JP2015181923A JP5967280B2 JP 5967280 B2 JP5967280 B2 JP 5967280B2 JP 2015181923 A JP2015181923 A JP 2015181923A JP 2015181923 A JP2015181923 A JP 2015181923A JP 5967280 B2 JP5967280 B2 JP 5967280B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
region
lt
gt
direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015181923A
Other languages
English (en)
Other versions
JP2016020302A (ja
Inventor
太郎 西口
太郎 西口
原田 真
真 原田
藤原 伸介
伸介 藤原
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to JP2015181923A priority Critical patent/JP5967280B2/ja
Publication of JP2016020302A publication Critical patent/JP2016020302A/ja
Application granted granted Critical
Publication of JP5967280B2 publication Critical patent/JP5967280B2/ja
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Description

この発明は、半導体基板に関し、より特定的には、単結晶炭化珪素からなる半導体基板に関する。

近年、半導体装置の製造用に炭化珪素基板が用いられ始めている。炭化珪素は、珪素などの一般的な材料に比べて、より大きなバンドギャップを有する。そのため、炭化珪素基板を用いた半導体装置は、耐圧が高く、オン抵抗が低く、また高温環境下での特性の劣化が小さいといった利点を有する。

一方、上記のような優れた特性の半導体装置を実現するため、結晶欠陥の密度を低減した炭化珪素基板を用いることが提案されている。たとえば、米国特許第7314520号明細書(特許文献1)において、螺旋転位の密度が2500cm-2以下とされた炭化珪素基板が開示されている。

米国特許第7314520号明細書

しかしながら、上述した先行技術文献において開示された欠陥のみを抑制しても、炭化珪素基板上に形成された半導体デバイスの歩留まりを向上させることが困難であった。

この発明は、上記のような課題を解決するために成されたものであり、半導体デバイスの歩留まりを向上させることができる炭化珪素半導体基板を提供することである。

本願発明者は鋭意研究の結果、炭化珪素半導体デバイスの歩留まりを向上させるためには、炭化珪素半導体基板の平均的な転位密度に注目するのではなくて、局所的な転位密度に注目し、半導体装置の製造に使用するすべての領域において転位密度を低減することが重要であることを見出した。

そこで、本発明に係る半導体基板は、主表面を有し、単結晶炭化珪素からなる半導体基板である。主表面は外周から5mm以内の領域を除いた領域である中央領域を含んでいる。中央領域を一辺が1mm2である正方形領域に分割した場合に、いずれの正方形領域においても、バーガースベクトルが<0001>方向に平行な転位の密度が1×105cm-2以下である。

これにより、上記半導体基板を用いて作製された半導体デバイスの歩留まりを向上させることができる。

上記の半導体基板において好ましくは、中央領域において、バーガースベクトルが<0001>方向に平行な転位の密度が、バーガースベクトルが<0001>方向の成分と<11−20>方向の成分とを含む転位の密度よりも低い。

これにより、上記半導体基板を用いて作製された半導体デバイスの歩留まりをさらに向上させることができる。

上記の半導体基板においては、半導体基板の内部において複数の転位線に分岐しており、バーガースベクトルが<0001>方向に平行な転位を含んでいてもよい。

上記の半導体基板において好ましくは、口径が4インチ以上である。これにより、大口径の半導体基板が得られるので、半導体デバイスを効率良く製造することができる。

上記の半導体基板において好ましくは、半導体基板を構成する単結晶炭化珪素のポリタイプが4Hである。

ポリタイプが4Hの炭化珪素基板を用いた半導体デバイスは、移動度が大きいためパワーデバイスに好適に用いることができる。

本発明の半導体基板によれば、半導体デバイスの歩留まりを向上させることができる。

本発明の実施の形態1における半導体基板を概略的に示す平面図である。 本発明の実施の形態1における半導体基板の一部を概略的に示す平面図である。 オフ角0のときの基底面転位と貫通転位とを概略的に説明する図である。 オフ角θのときの基底面転位と貫通転位とを概略的に説明する図である。 本発明の実施の形態1における半導体基板を概略的に示す断面図である。 本発明の実施の形態1における半導体基板を製造するための装置を概略的に説明する模式図である。 本発明の実施の形態2における半導体デバイスの構成を概略的に示す断面図である。 本発明の実施の形態2における半導体デバイスの製造方法を概略的に示すフロー図である。 本発明の実施の形態2における半導体デバイスの製造方法の第1の工程を概略的に示す断面図である。 本発明の実施の形態2における半導体デバイスの製造方法の第2の工程を概略的に示す断面図である。 本発明の実施の形態2における半導体デバイスの製造方法の第3の工程を概略的に示す断面図である。 本発明の実施の形態2における半導体デバイスの製造方法の第4の工程を概略的に示す断面図である。

以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。

また、本明細書中の結晶学的記載においては、個別方位を[]、集合方位を<>、個別面を()、集合面を{}でそれぞれ示している。また、負の指数については、結晶学上、”−”(バー)を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。また角度の記載には、全方位角を360度とする系を用いている。

(実施の形態1)
図1を参照して、本実施の形態の半導体基板10は単結晶炭化珪素から作られており、主表面1と、中央領域3とを主に有する。単結晶炭化珪素は六方晶の結晶構造を有している。半導体基板10を構成する単結晶炭化珪素のポリタイプは、好ましくは4Hである。主表面1の法線は、たとえば<0001>方向からオフ角θだけ傾斜している。具体的な一例としては、主表面1は、(0001)面を<11−20>方向に4度オフさせた面であることが好ましい。また、半導体基板10の口径は、好ましくは4インチ以上である。

中央領域3は、半導体基板10の外周2から半導体基板の中心に向かって、たとえば5mm(図1においてaで示す距離)の領域を除いた領域である。図1に示すように、中央領域3を、1辺が1mmである多数の正方形領域4に分割した場合を想定する。

図2は、半導体基板10の正方形領域4を拡大した図である。図2を参照して、正方形領域4は通常様々な種類の転位を含んでいる。正方形領域4は、たとえばバーガースベクトルが<0001>方向に平行な転位21を有している。

また、正方形領域4は、たとえばバーガースベクトルが<11−20>方向に平行な転位22を有していてもよい。この転位22は、バーガースベクトルが<11−20>方向に平行であって、転位線が基底面内にあり、転位線は半導体基板の主表面に露出している転位24と、その他の転位25とを含んでいてもよい。なお、基底面とは、(0001)面(言い換えればc軸を法線とする面)のことである。さらに、正方形領域4は、バーガースベクトルが<11−20>方向の成分と<0001>方向の成分とを含む転位23を有していてもよい。

本実施の形態の半導体基板10が有する、バーガースベクトルが<0001>方向に平行な転位21の密度は、いずれの正方形領域4においても、1×105cm-2以下であり、より好ましくは1×104cm-2以下であり、さらに好ましくは1×103cm-2以下である。

好ましくは、いずれの正方形領域4においても、バーガースベクトルが<11−20>方向の成分と<0001>方向の成分とを含む転位23の密度は、1×105cm-2以下である。より好ましくは、バーガースベクトルが<11−20>方向の成分と<0001>方向の成分とを含む転位23の密度は、いずれの正方形領域4においても、1×104cm-2以下であり、さらに好ましくは1×103cm-2以下である。

好ましくは、いずれの正方形領域4においても、バーガースベクトルが<11−20>方向に平行な転位22の密度は、1×105cm-2以下であり、より好ましくは1×104cm-2以下であり、さらに好ましくは1×103cm-2以下である。

また好ましくは、中央領域3において、バーガースベクトルが<0001>方向に平行な転位21の密度が、バーガースベクトルが<0001>方向の成分と<11−20>方向の成分とを含む転位23の密度よりも低い。さらに好ましくは、いずれの正方形領域4においても、バーガースベクトルが<0001>方向に平行な転位21の密度が、バーガースベクトルが<0001>方向の成分と<11−20>方向の成分とを含む転位23の密度よりも低い。

また好ましくは、中央領域3において、バーガースベクトルが<11−20>方向に平行な転位22の密度が、バーガースベクトルが<0001>方向の成分と<11−20>方向の成分とを含む転位23の密度よりも低い。さらに好ましくは、いずれの正方形領域4においても、バーガースベクトルが<11−20>方向に平行な転位22の密度が、バーガースベクトルが<0001>方向の成分と<11−20>方向の成分とを含む転位23の密度よりも低い。

ここで、転位の密度の測定方法について説明する。
転位の密度は、半導体基板10の表面にエッチング処理を行なった後、半導体基板10の表面のエッチピットの数を、たとえばノマルスキー微分干渉顕微鏡を用いてカウントすることにより求められる。なお、エッチング処理は、半導体基板10を、たとえば500℃のKOH(水酸化カリウム)融液に10分間浸漬させることにより行われる。また、1000℃の塩素と酸素の混合ガスにより、半導体基板10の表面を1時間ガスエッチングすることによってエッチング処理が行われてもよい。

次に、図3および図4を参照して、上述した用語について説明する。
図3は、オフ角が0である単結晶炭化珪素からなる半導体基板10に発生した転位を示す図である。転位は主に貫通転位6と基底面転位5とに分類される。貫通転位6とは、半導体基板10の一方の主表面1から他方の主表面1にかけて延在するように伸展する転位である。図3においては、半導体基板10の一方の主表面1から他方の主表面1にかけて<0001>方向に延在している。また、オフ角が0の場合、貫通転位6の転位線は<0001>方向に延在する。基底面転位5とは、結晶の基底面内に転位線が存在する転位のことである。基底面転位5の転位線は基底面に平行に延在する。

図4は、オフ角がθである単結晶炭化珪素からなる半導体基板10に発生した転位を示す図である。上述したように、基底面転位5の転位線は基底面(c面)と平行に延在する。したがって、半導体基板10を構成する単結晶炭化珪素のオフ角が有限の値θを有する場合、基底面転位5は主表面1に露出する可能性がある。また、基底面転位5の転位線が<11−20>方向に伸展する場合、基底面転位5は半導体基板10の側面に露出する可能性がある。転位7は、転位線が基底面内にあり、転位線が半導体基板10の主表面に露出している転位の一例である。

図5を参照して、半導体基板10は、半導体基板10の内部において複数の転位線8に分岐しており、バーガースベクトルが<0001>方向に平行な転位を有していてもよい。たとえば、半導体基板10を形成する炭化珪素のポリタイプが4Hの場合、バーガースベクトルが1c(ここで、1c=<0001>である。以下同様。)である転位が、半導体基板10の内部でバーガースベクトルが0.25cである4つの転位線8に分かれている。また、上記4つの転位線8が、半導体基板10の内部で集まってバーガースベクトルが1cである転位になっていてもよい。

また、半導体基板10は、半導体基板10の内部において複数の転位線8に分岐しており、バーガースベクトルが<11−20>方向に平行な転位を有していてもよい。たとえば、半導体基板10を形成する炭化珪素のポリタイプが4Hの場合、バーガースベクトルが1/3<11−20>である転位が、半導体基板10の内部でバーガースベクトルが1/3<10−10>と1/3<01−10>である2つの転位線8に分かれている。また、上記2つの転位線8が、半導体基板10の内部で集まってバーガースベクトルが1/3<11−20>である転位になっていてもよい。

さらに、半導体基板10は、半導体基板10の内部において複数の転位線8に分岐しており、バーガースベクトルが<0001>方向の成分と<11−20>方向の成分とを含む転位を有していてもよい。また、分岐した転位線8が、半導体基板10の内部で集まってバーガースベクトルが1c+1/3<11−20>である転位になっていてもよい。

次に、本実施の形態の半導体基板10の製造方法について説明する。
図6を参照して、半導体基板10の製造装置は、ルツボ11と、加熱部(図示せず)とを主に有している。ルツボ11の内部には、原料12が収容されている。原料12は、炭化珪素結晶14を成長させるための原料であり、SiC2ガスやSi2Cガスなどの原料ガスを発生するものであれば特に制限されない。たとえば、取り扱いの容易性および原料の準備の容易性から、原料12として炭化珪素パウダーを用いることが好ましい。炭化珪素パウダーは、たとえば、炭化珪素多結晶を粉砕することによって得ることができる。加熱部は、ルツボ11の外部を囲うように配置され原料12を加熱するためのものである。加熱部としては、たとえば、高周波加熱コイルが使用される。

ルツボ11の内部には種結晶13が配置されている。種結晶13上には、原料12を昇華させることにより炭化珪素結晶14が成長する。種結晶13は、炭化珪素からなる結晶であり、その結晶構造は六方晶系であることが好ましい。種結晶基板の表面の面方位は、たとえば六方晶系である場合、{0001}面や{03−38}面などが挙げられる。また、これらの結晶面からオフ角がついていることが好ましく、具体的な一例としては、(0001)面を<11−20>方向に10度以下だけ傾けた面であることが好ましい。オフ角は、2度以上8度以下がより好ましく、4度以上6度以下がさらに好ましい。

また、種結晶13の表面は、たとえばCMP(Chemical Mechanical Polishing)処理が成されることが好ましい。種結晶13の表面の粗さは、たとえば、2乗平均平方根粗さ(RMS)が1nmよりも小さいことが好ましい。

図6の矢印に示すように、原料12を昇華させ、かつ種結晶13上で再結晶させることで、種結晶13上に炭化珪素結晶14が成長する。炭化珪素を昇華および再結晶させる温度は、たとえば2100℃以上2500℃以下である。また原料12側から種結晶13側にかけて温度が低下するように温度勾配が設けられている。

ルツボ11の内部は、たとえばアルゴンと窒素との混合ガスにより満たされている。ルツボ11内部の雰囲気の温度がたとえば2000℃以上2500℃以下の所定の温度になり、ルツボ11内部の雰囲気の圧力がたとえば5kPa以下の所定の圧力となって、炭化珪素粉末の昇華によって原料12から原料ガスが発生する環境になった時点で、昇華法による炭化珪素結晶14の気相成長が開始する。このときの炭化珪素の成長の速度は、たとえば毎時0.01mmよりも遅いことが好ましい。炭化珪素結晶の成長時の成長圧力は、たとえば4kPa程度(30torr)である。

種結晶13には、たとえば4度のオフ角が設けられている。種結晶13の表面に転位があれば、その上に成長される炭化珪素結晶14もその転位を引き継いでしまう。種結晶13にオフ角を設けた状態で、二次元核を発生させないステップフロー成長モードで種結晶13の表面に炭化珪素結晶14を成長させる。これにより、種結晶13の表面に露出していた転位の一部を主表面に向かって伸展させることなく図中横方向に抜けさせることができる。また、炭化珪素結晶14成長中に新たな転位が発生することを抑制することができる。

上記のようにして炭化珪素結晶14を所定の厚みまで成長させた後、炭化珪素結晶14をスライスすることで炭化珪素からなる半導体基板10が完成する。

次に、本実施の形態の半導体基板10の作用効果について説明する。
本実施の形態の半導体基板10は、たとえば上述のように種結晶13表面の転位を横方向に抜けさせるとともに、炭化珪素結晶14成長中の新たな転位の発生を抑制可能な方向により作製された炭化珪素結晶14をスライスして作られている。その結果、中央領域3を一辺が1mmである正方形領域4に分割したいずれの正方形領域4においても、バーガースベクトルが<0001>方向に平行な転位の密度が1×105cm-2以下であるという特徴を有している。

これにより、上記半導体基板10を用いて作製された半導体デバイスの歩留まりを向上させることができる。

また、バーガースベクトルが<0001>方向に平行な転位の密度が、バーガースベクトルが<0001>方向の成分と<11−20>方向の成分とを含む転位の密度よりも低い場合、上記半導体基板10を用いて作製された半導体デバイスの歩留まりをさらに向上させることができる。

さらに、半導体基板10の口径が4インチ以上である場合、大口径の半導体基板が得られ、効率良く半導体デバイスを製造することができる。

さらに、半導体基板10を構成する単結晶炭化珪素のポリタイプが4Hである場合、ポリタイプが4Hの炭化珪素基板を用いた半導体デバイスは移動度が大きいためパワーデバイスに好適に用いることができる。

(実施の形態2)
図7を参照して、本実施の形態の半導体デバイス100は、縦型DiMOSFET(Double Implanted Metal Oxide Semiconductor Field Effect Transistor)であって、半導体基板10、バッファ層121、耐圧保持層122、p領域123、n+領域124、p+領域125、酸化膜126、ソース電極111、上部ソース電極127、ゲート電極110、およびドレイン電極112を有する。

半導体基板10は、本実施の形態においてはn型の導電型を有し、また実施の形態1で説明したように、バーガースベクトルが<0001>方向に平行な転位の密度が、いずれの正方形領域4においても、1×105cm-2以下である。

バッファ層121は、導電型がn型であり、その厚さはたとえば0.5μmである。またバッファ層121におけるn型の導電性不純物の濃度は、たとえば5×1017cm-3である。

耐圧保持層122は、バッファ層121上に形成されており、また導電型がn型の炭化珪素からなる。たとえば、耐圧保持層122の厚さは10μmであり、そのn型の導電性不純物の濃度は5×1015cm-3である。

この耐圧保持層122の表面を含む領域には、導電型がp型である複数のp領域123が互いに間隔を隔てて形成されている。p領域123の内部において、p領域123の表面層にn+領域124が形成されている。また、このn+領域124に隣接する位置には、p+領域125が形成されている。一方のp領域123におけるn+領域124上から、p領域123、2つのp領域123の間において露出する耐圧保持層122、他方のp領域123および当該他方のp領域123におけるn+領域124上にまで延在するように、酸化膜126が形成されている。酸化膜126上にはゲート電極110が形成されている。また、n+領域124およびp+領域125上にはソース電極111が形成されている。このソース電極111上には上部ソース電極127が形成されている。

酸化膜126と、半導体層としてのn+領域124、p+領域125、p領域123および耐圧保持層122との界面から10nm以内の領域における窒素原子濃度の最大値は1×1021cm-3以上となっている。これにより、特に酸化膜126下のチャネル領域(酸化膜126に接する部分であって、n+領域124と耐圧保持層122との間のp領域123の部分)の移動度を向上させることができる。

次に半導体デバイス100の製造方法について説明する。
まず基板準備工程(ステップS110:図8)にて、実施の形態1で説明した方法によって、半導体基板10が準備される。半導体基板10の導電型は、たとえばn型とされる。

図9を参照して、エピタキシャル層形成工程(ステップS120:図8)により、バッファ層121および耐圧保持層122が、以下のように形成される。

まず半導体基板10の表面上にバッファ層121が形成される。バッファ層121は、導電型がn型の炭化珪素からなり、たとえば厚さ0.5μmのエピタキシャル層である。またバッファ層121における導電型不純物の濃度は、たとえば5×1017cm-3とされる。

次にバッファ層121上に耐圧保持層122が形成される。具体的には、導電型がn型の炭化珪素からなる層が、エピタキシャル成長法によって形成される。耐圧保持層122の厚さは、たとえば10μmとされる。また耐圧保持層122におけるn型の導電性不純物の濃度は、たとえば5×1015cm-3である。

図10を参照して、注入工程(ステップS130:図8)により、p領域123と、n+領域124と、p+領域125とが、以下のように形成される。

まず導電型がp型の不純物が耐圧保持層122の一部に選択的に注入されることで、p領域123が形成される。次に、n型の導電性不純物を所定の領域に選択的に注入することによってn+領域124が形成され、また導電型がp型の導電性不純物を所定の領域に選択的に注入することによってp+領域125が形成される。なお不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行われる。

このような注入工程の後、活性化アニール処理が行われる。たとえば、アルゴン雰囲気中、加熱温度1700℃で30分間のアニールが行われる。

図11を参照して、ゲート絶縁膜形成工程(ステップS140:図8)が行われる。具体的には、耐圧保持層122と、p領域123と、n+領域124と、p+領域125との上を覆うように、酸化膜126が形成される。この形成はドライ酸化(熱酸化)により行われてもよい。ドライ酸化の条件は、たとえば、加熱温度が1200℃であり、また加熱時間が30分である。

その後、窒素アニール工程(ステップS150:図8)が行われる。具体的には、一酸化窒素(NO)雰囲気中でのアニール処理が行われる。この処理の条件は、たとえば加熱温度が1100℃であり、加熱時間が120分である。この結果、耐圧保持層122、p領域123、n+領域124、およびp+領域125の各々と、酸化膜126との界面近傍に、窒素原子が導入される。

なおこの一酸化窒素を用いたアニール工程の後、さらに不活性ガスであるアルゴン(Ar)ガスを用いたアニール処理が行われてもよい。この処理の条件は、たとえば、加熱温度が1100℃であり、加熱時間が60分である。

図12を参照して、電極形成工程(ステップS160:図8)により、ソース電極111およびドレイン電極112が、以下のように形成される。

まず酸化膜126上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜が形成される。このレジスト膜をマスクとして用いて、酸化膜126のうちn+領域124およびp+領域125上に位置する部分がエッチングにより除去される。これにより酸化膜126に開口部が形成される。次に、この開口部においてn+領域124およびp+領域125の各々と接触するように導電体膜が形成される。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去(リフトオフ)が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル(Ni)からなる。このリフトオフの結果、ソース電極111が形成される。

なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン(Ar)ガスの雰囲気中、加熱温度950℃で2分の熱処理が行なわれる。

再び図7を参照して、ソース電極111上に上部ソース電極127が形成される。また、半導体基板10の裏面上にドレイン電極112が形成される。以上により、半導体デバイス100が得られる。

上述のように、本実施の形態の半導体デバイス100には、実施の形態1の基板など、本発明の炭化珪素基板が用いられる。その結果、半導体デバイス100の歩留まりを向上することができる。

なお本実施の形態における導電型が入れ替えられた構成、すなわちp型とn型とが入れ替えられた構成を用いることもできる。また、本実施の形態では、半導体デバイス100の例としてDiMOSFETについて説明したが、たとえば半導体デバイス100はトレンチ型MOSFETであってもよい。また、上記製造方法は、MOSFET以外のIGBT(Insulated Gate Bipolar Transistor)、ダイオードなど種々の半導体デバイスの作製に用いることができる。

次に、実施例について説明する。
本実施例では、平均的な転位密度は同程度であり、局所的な転位密度の違う半導体基板10を用いて、縦型DiMOSFETデバイスを作製し、ドレインリーク電流密度を測定することにより、MOSFETデバイスの歩留まりについて調べた。

(本発明例1〜5)
本発明例1〜5のMOSFETデバイスに用いられた半導体基板10は、上述した実施の形態1に記載された製造方法に従って製造された。具体的には、種結晶13としてポリタイプが4Hの炭化珪素を使用した。次に、成長温度が2300℃で、かつ成長圧力が約4kPa(30Torr)の条件で、種結晶13の表面に炭化珪素結晶を昇華法(高周波加熱法)により成長させた。炭化珪素結晶の昇華に用いられる装置のルツボ11はグラファイト製とした。ルツボ11の外径をφ140mmとし、ルツボ11の内径をφ120mmとし、ルツボ11の高さを100mmとした。種結晶13のサイズを口径インチとした。種結晶13の(0001)面に対するオフ角を4度とした。また、種結晶13の表面をCMP処理することにより、種結晶13の表面の2乗平均平方根粗さ(RMS)を1nm未満とした。原料12として、炭化珪素パウダーを使用した。炭化珪素結晶14の成長速度を毎時0.01mm未満とした。上記の方法で製造した半導体基板10の転位密度を実施の形態1で説明した方法により測定することで、本発明例1〜5に用いられる基板を得た。本発明例1〜5のデバイスに用いられる半導体基板10は、1辺1mmのいずれの正方形領域4においても、バーガースベクトルが<0001>方向に平行な転位の密度が1×105cm-2以下である基板である。

上記の半導体基板10を使用し、実施の形態2で説明した方法によって、本発明例1〜5の縦型DiMOSFETデバイスを作製した。

(比較例)
比較例に用いられる半導体基板10を本発明例1〜5と主に以下の点を除いて同様に作製した。比較例に用いられる半導体基板10を、種基板のオフ角が12度の条件で作製した。一方、本発明例1〜5の半導体基板10を、種基板のオフ角が4度の条件で作製した。

上記の半導体基板10を使用し、実施の形態2で説明した方法によって、比較例の縦型DiMOSFETデバイスを作製した。

(歩留まり測定方法)
本発明例1〜5と比較例の縦型DiMOSFETデバイスの歩留まりを以下の様に測定した。縦型DiMOSFETデバイスのドレインリーク電流密度(ID)を、ドレイン電圧(VD)=1100Vであり、ゲート電圧(VG=0V)の条件で測定した。ドレインリーク電流密度が1μA/mm2以上のデバイスを不良品と判定し、ドレインリーク電流密度が1μA/mm2未満のデバイスを良品と判定した。歩留まりは、測定した全てのデバイスの内、良品のデバイスの割合を表したものである。

(結果)

表1は、1辺1mmのいずれの正方形領域4においても、バーガースベクトルが<0001>方向に平行な転位の密度が1×105cm-2以下である基板である半導体基板10を用いて製造された縦型DiMOSFETデバイスの歩留まりと、半導体基板10の平均転位密度および局所転位密度との関係を表している。ここで局所転位密度とは、半導体基板10の中央領域3の正方形領域4の中で、最も転位密度が高い領域の転位密度のことである。

表1に示すように、局所転位密度が1×106cm-2程度を超えるデバイス(比較例)の歩留まりは51%と低かった。一方、局所転位密度が1×105cm-2未満程度であるデバイス(本発明例1)の歩留まりは79%であり、比較例の歩留まりよりも高かった。また、局所転位密度とデバイスの歩留まりとは比較的強い相関があり、局所転位密度が低くなるとデバイスの歩留まりは向上した。さらに、たとえば比較例と本発明例3とを比較すると、平均転位密度は共に3×104cm-2程度と同程度であるが、歩留まりは大きく異なっている。つまり、デバイスの歩留まりを向上させるためには、半導体基板10の平均転位密度だけに注目するのではなく、局所転位密度を減少させることが有効であることが本実験により示された。

今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。

1 主表面、2 外周、3 中央領域、4 正方形領域、5 基底面転位、6 貫通転位、7 転位、8 転位線、10 半導体基板、11 ルツボ、12 原料、13 種結晶、14 炭化珪素結晶、100 半導体デバイス。

Claims (5)

  1. 主表面を有し、単結晶炭化珪素からなる半導体基板であって、
    前記主表面は外周から5mm以内の領域を除いた領域である中央領域を含み、
    前記中央領域を一辺が1mm2である正方形領域に分割した場合に、いずれの前記正方形領域においても、バーガースベクトルが<0001>方向に平行な転位の密度が1×104cm-2以下である、半導体基板。
  2. 前記中央領域において、バーガースベクトルが<0001>方向に平行な転位の密度が、バーガースベクトルが<0001>方向の成分と<11−20>方向の成分とを含む転位の密度よりも低い、請求項1に記載の半導体基板。
  3. 前記半導体基板の内部において複数の転位線に分岐しており、バーガースベクトルが<0001>方向に平行な転位を含む、請求項1または2に記載の半導体基板。
  4. 口径が4インチ以上である、請求項1〜3のいずれか1項に記載の半導体基板。
  5. 前記半導体基板を構成する単結晶炭化珪素のポリタイプが4Hである、請求項1〜4のいずれか1項に記載の半導体基板。
JP2015181923A 2015-09-15 2015-09-15 半導体基板 Active JP5967280B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015181923A JP5967280B2 (ja) 2015-09-15 2015-09-15 半導体基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015181923A JP5967280B2 (ja) 2015-09-15 2015-09-15 半導体基板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011280863 Division 2011-12-22

Publications (2)

Publication Number Publication Date
JP2016020302A JP2016020302A (ja) 2016-02-04
JP5967280B2 true JP5967280B2 (ja) 2016-08-10

Family

ID=55265420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015181923A Active JP5967280B2 (ja) 2015-09-15 2015-09-15 半導体基板

Country Status (1)

Country Link
JP (1) JP5967280B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017135346A1 (ja) 2016-02-04 2017-08-10 株式会社Nttドコモ ユーザ端末、無線基地局及び無線通信方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3745668B2 (ja) * 2001-10-12 2006-02-15 株式会社デンソー SiC単結晶の製造方法並びにSiC種結晶の製造方法
JP4733485B2 (ja) * 2004-09-24 2011-07-27 昭和電工株式会社 炭化珪素単結晶成長用種結晶の製造方法、炭化珪素単結晶成長用種結晶、炭化珪素単結晶の製造方法、および炭化珪素単結晶
US7314520B2 (en) * 2004-10-04 2008-01-01 Cree, Inc. Low 1c screw dislocation 3 inch silicon carbide wafer
CN101680112A (zh) * 2007-01-16 2010-03-24 Ii-Vi有限公司 借助多层生长导向器的直径导向式SiC升华生长
JP2010076967A (ja) * 2008-09-25 2010-04-08 Sumitomo Electric Ind Ltd 炭化ケイ素基板の製造方法および炭化ケイ素基板
JP2010089983A (ja) * 2008-10-07 2010-04-22 Ecotron:Kk SiC単結晶の形成方法
JP2010111540A (ja) * 2008-11-06 2010-05-20 Showa Denko Kk 炭化珪素単結晶の結晶成長方法、種結晶及び炭化珪素単結晶

Also Published As

Publication number Publication date
JP2016020302A (ja) 2016-02-04

Similar Documents

Publication Publication Date Title
CN101061262B (zh) 低1c螺旋位错3英寸碳化硅晶片
JP5081373B2 (ja) 低不純物炭化ケイ素ウェーハの作製方法
US20070096117A1 (en) Nitride Semiconductor Wafer
KR20120024526A (ko) 반도체 기판의 제조방법
CA2581856C (en) Low micropipe 100 mm silicon carbide wafer
JP5273741B2 (ja) エピタキシャルSiC単結晶基板及びエピタキシャルSiC単結晶基板の製造方法
EP2385158B1 (en) Silicon carbide single crystal and silicon carbide single crystal wafer
US9099377B2 (en) Micropipe-free silicon carbide and related method of manufacture
JP4964672B2 (ja) 低抵抗率炭化珪素単結晶基板
EP1739726A1 (en) Bipolar semiconductor device and process for producing the same
KR20100089103A (ko) 탄화규소 단결정 잉곳, 이것으로부터 얻어지는 기판 및 에피택셜 웨이퍼
EP1739753A1 (en) Process for producing schottky junction type semiconductor device
JP5706823B2 (ja) SiC単結晶ウエハーとその製造方法
TW526300B (en) SiC single crystal and method for growing the same
JP2008509872A (ja) 大型炭化珪素単結晶の高品質成長のための種結晶および種結晶ホルダー
JP4694144B2 (ja) SiC単結晶の成長方法およびそれにより成長したSiC単結晶
US8203150B2 (en) Silicon carbide semiconductor substrate and method of manufacturing the same
CN101194052B (zh) 低基面位错块体生长的SiC晶片
JP4850960B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
TW565630B (en) SiC wafer, SiC semiconductor device and method for manufacturing SiC wafer
EP1981076B1 (en) Method for manufacturing silicon carbide semiconductor device
TW200534360A (en) Reduction of carrot defects in silicon carbide epitaxy
EP2088628A1 (en) Silicon carbide semiconductor device and process for producing the same
US8871025B2 (en) SiC single crystals with reduced dislocation density grown by step-wise periodic perturbation technique
JP2009088223A (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160620

R150 Certificate of patent or registration of utility model

Ref document number: 5967280

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250