CN114540954B - 碳化硅单晶片、晶体及制备方法、半导体器件 - Google Patents

碳化硅单晶片、晶体及制备方法、半导体器件 Download PDF

Info

Publication number
CN114540954B
CN114540954B CN202011341347.4A CN202011341347A CN114540954B CN 114540954 B CN114540954 B CN 114540954B CN 202011341347 A CN202011341347 A CN 202011341347A CN 114540954 B CN114540954 B CN 114540954B
Authority
CN
China
Prior art keywords
silicon carbide
dislocation
single crystal
less
carbide single
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011341347.4A
Other languages
English (en)
Other versions
CN114540954A (zh
Inventor
刘春俊
娄艳芳
彭同华
王波
赵宁
郭钰
杨建�
张平
邹宇
杨帆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Tianke Heda New Material Co ltd
Jiangsu Tiankeheda Semiconductor Co ltd
Xinjiang Tankeblue Semiconductor Co ltd
Tankeblue Semiconductor Co Ltd
Original Assignee
Beijing Tianke Heda New Material Co ltd
Jiangsu Tiankeheda Semiconductor Co ltd
Xinjiang Tankeblue Semiconductor Co ltd
Tankeblue Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Tianke Heda New Material Co ltd, Jiangsu Tiankeheda Semiconductor Co ltd, Xinjiang Tankeblue Semiconductor Co ltd, Tankeblue Semiconductor Co Ltd filed Critical Beijing Tianke Heda New Material Co ltd
Priority to CN202011341347.4A priority Critical patent/CN114540954B/zh
Priority to US17/796,863 priority patent/US20230053509A1/en
Priority to PCT/CN2020/133523 priority patent/WO2022110265A1/zh
Priority to JP2022544075A priority patent/JP2023512948A/ja
Priority to EP20963153.0A priority patent/EP4095887A4/en
Publication of CN114540954A publication Critical patent/CN114540954A/zh
Application granted granted Critical
Publication of CN114540954B publication Critical patent/CN114540954B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/90—Carbides
    • C01B32/914—Carbides of single elements
    • C01B32/956—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/12—Single-crystal growth directly from the solid state by pressure treatment during the growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/10—Solid density

Abstract

本发明提供一种碳化硅单晶片及其制备方法、碳化硅晶体及其制备方法、半导体器件，所述碳化硅单晶片表面为其法线方向与c向夹角为0度‑8度之间的表面，且该碳化硅单晶片上的聚集位错小于300个/cm2，所述聚集位错是指经过熔融KOH腐蚀后，得到的腐蚀坑中，任意两个腐蚀坑的几何中心之间的距离小于80微米的位错聚集情况。即使在位错密度相对较高的情况下，聚集位错密度也较小，从而提高了碳化硅基器件的良率。

Description

碳化硅单晶片、晶体及制备方法、半导体器件
技术领域
本发明涉及半导体材料技术领域，尤其涉及一种碳化硅单晶片及其制备方法、碳化硅晶体及其制备方法、半导体器件。
背景技术
现有技术中位错是碳化硅单晶片的主要缺陷之一；对碳化硅器件的性能有着显著影响，目前市面上产品位错密度仍然较高，近年来随着技术进步位错密度在逐步降低，但仍然不能满足要求。
而且发明人发现，即使晶片的位错密度降低了，有时也不能提高器件良率，位错和器件失效之间的关联关系仍然存在很多未知。
发明内容
有鉴于此，本发明提供一种碳化硅单晶片及其制备方法、碳化硅晶体及其制备方法、半导体器件，以解决现有技术中位错密度已经降低，但是并没有提高器件良率的问题。
为实现上述目的，本发明提供如下技术方案：
一种碳化硅单晶片，所述碳化硅单晶片的表面为其法线方向与c向夹角范围为0度-8度的表面，包括端点值；
所述碳化硅单晶片上的聚集位错密度小于300个/cm2；
其中，所述聚集位错为经过熔融KOH腐蚀后，在所述碳化硅晶片表面显露出腐蚀坑，任意两个所述腐蚀坑的几何中心之间的距离小于80微米的位错聚集。
优选地，所述聚集位错为聚集螺位错；
所述碳化硅单晶片的表面为其法线方向与c向夹角范围为0度-8度，包括端点值；
所述碳化硅单晶片上的聚集螺位错密度为小于20个/cm2；
其中，所述聚集螺位错为经过熔融KOH腐蚀后，在所述碳化硅晶片表面显露出对应螺位错的腐蚀坑，任意两个所述对应螺位错的腐蚀坑的几何中心之间的距离小于80微米的位错聚集。
优选地，所述聚集位错为聚集螺位错；
所述碳化硅单晶片的表面为其法线方向与c向夹角范围为0度-8度，包括端点值；
所述碳化硅单晶片上的聚集螺位错密度为小于5个/cm2；
其中，所述聚集螺位错为经过熔融KOH腐蚀后，在所述碳化硅晶片表面显露出对应螺位错的腐蚀坑，任意两个所述对应螺位错的腐蚀坑的几何中心之间的距离小于60微米的位错聚集。
优选地，所述聚集位错为聚集基平面位错；
所述碳化硅单晶片的表面为其法线方向与c向夹角范围为2度-8度，包括端点值；
所述碳化硅单晶片上的聚集基平面位错密度为小于50个/cm2；
其中，所述聚集基平面位错为经过熔融KOH腐蚀后，在所述碳化硅晶片表面显露出对应基平面位错的腐蚀坑，任意两个所述对应基平面位错的腐蚀坑的几何中心之间的距离小于40微米的位错聚集。
优选地，所述聚集位错为聚集刃位错；
所述碳化硅单晶片的表面为其法线方向与c向夹角范围为0度-8度，包括端点值；
所述碳化硅单晶片上的聚集刃位错密度为小于200个/cm2；
其中，所述聚集刃位错为经过熔融KOH腐蚀后，在所述碳化硅晶片表面显露出腐蚀坑，任意两个所述腐蚀坑的几何中心之间的距离小于60微米的位错聚集。
优选地，所述聚集位错为聚集复合位错；
所述碳化硅单晶片的表面为其法线方向与c向夹角范围为2度-8度，包括端点值；
所述碳化硅单晶片上的聚集复合位错密度为小于50个/cm2；
其中，所述聚集复合位错为经过熔融KOH腐蚀后，在所述碳化硅晶片表面显露出腐蚀坑，任意两个不同类型位错腐蚀坑的几何中心之间的距离小于60微米的位错聚集。
本发明还提供一种碳化硅晶体制作方法，包括：
对装好碳化硅原料的坩埚加盖无籽晶的石墨盖进行预处理；
提供籽晶，所述籽晶的聚集位错密度范围为小于200个/cm2；
将预处理的石墨盖更换为含所述籽晶的石墨盖，将其安装至预处理后的坩埚内；
生长碳化硅晶体；
原位退火。
优选地，所述籽晶的聚集螺位错密度范围为小于10个/cm2。
优选地，所述对装好碳化硅原料的坩埚加盖无籽晶的石墨盖进行预处理，具体包括：
设置坩埚温度范围为2000℃～2200℃，压力小于10Pa，并采用真空泵持续抽气；
预处理时长1小时-10小时。
优选地，所述生长碳化硅晶体，具体包括：
使用含聚集位错密度范围为小于200个/cm2籽晶的石墨盖，控制生长温度范围在2200℃到2300℃，压力范围在50Pa到4000Pa，温度波动小于2℃，压力波动小于0.2Pa的生长条件生长碳化硅晶体。
进一步，使用含聚集位错密度范围为小于200个/cm2籽晶的石墨盖，控制生长温度范围在2200℃到2300℃，压力范围在50Pa到4000Pa，温度波动小于1℃，压力波动小于0.1Pa的生长条件生长碳化硅晶体。
进一步，使用含聚集位错密度范围为小于200个/cm2籽晶的石墨盖，控制生长温度范围在2200℃到2300℃，压力范围在50Pa到4000Pa，温度波动小于0.5℃，压力波动小于0.05Pa的生长条件生长碳化硅晶体。
优选地，所述原位退火，具体包括：
将温度升高至比所述生长高50℃-200℃的温度，压力大于20000Pa，进行退火10小时-100小时。
本发明中还提供一种碳化硅晶体，采用上面任意一项所述的制备方法制备形成。
另外，本发明还提供一种碳化硅单晶片制备方法，包括：
提供上述碳化硅晶体；
切割所述碳化硅晶体，研磨并抛光，得到碳化硅单晶片。
另外，本发明还提供一种半导体器件，采用上面任意一项所述的碳化硅单晶片制作形成。
经由上述的技术方案可知，本发明提供的碳化硅单晶片表面为其法线方向与c向夹角为0度-8度之间的表面，且该碳化硅单晶片上的聚集位错密度小于300个/cm2。所述聚集位错是指经过熔融KOH腐蚀后，得到的腐蚀坑中，任意两个腐蚀坑的几何中心之间的距离小于80微米的位错聚集情况。进一步可以限定，所述聚集位错是指经过熔融KOH腐蚀后，得到的腐蚀坑中，任意两个腐蚀坑的几何中心之间的距离小于50微米的位错聚集情况。在聚集位错密度较低的情况下，位错密度不一定很低，但是可以有效提高SiC基器件的良率。进一步，本发明提供的碳化硅单晶片表面为其法线方向与c向夹角为0度-8度之间的表面，且该碳化硅单晶片上的聚集位错密度小于特定值时，同时晶片的位错密度不一定很低，大于1000个/cm2，进一步大于2000个/cm2，进一步大于4000个/cm2。但是晶片的位错密度仍然不能太高，太高时在一定程度上也会导致位错聚集的产生，本发明晶片的位错密度小于10000个/cm2。
本发明还提供一种碳化硅单晶片的制作方法，通过工艺条件限制，生产出具有较低聚集位错密度的碳化硅晶片，而无需采用严格的工艺条件来片面降低位错密度，相对而言，简化了碳化硅晶片的制作方法，降低了碳化硅单晶片和半导体器件的生产技术难度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的包括多种类型位错的碳化硅熔融KOH腐蚀晶片在光学显微镜下的照片；
图2-图11为本发明实施例提供的包括聚集位错的碳化硅熔融KOH腐蚀晶片在光学显微镜下的照片；
图12为本发明实施例提供的一种碳化硅晶体制备方法流程图；
图13为物理气相传输法生长SiC晶体的生长室结构示意图。
具体实施方式
正如背景技术部分所述，现有技术中即使位错密度已经降低很多，但是仍然没有提高器件的良率。
本发明人针对碳化硅位错开展大量研究，发现位错聚集是影响碳化硅晶体质量的关键因素，片面的降低位错密度难度很大，且不能有效提高碳化硅质量，特别是碳化硅基器件的成品率。
基于此，本发明提供一种碳化硅单晶片，所述碳化硅单晶片的表面为其法线方向与c向夹角范围为0度-8度的表面，包括端点值；
所述碳化硅单晶片上的聚集位错密度小于300个/cm2，优选小于150个/cm2，更优选小于70个/cm2，更优选小于35个/cm2，更优选小于10个/cm2更优选小于5个/cm2，更优选小于1个/cm2，更优选小于0.5个/cm2，更优选小于0.1个/cm2。
其中，所述聚集位错为经过熔融KOH腐蚀后，在所述碳化硅晶片表面显露出腐蚀坑，任意两个所述腐蚀坑的几何中心之间的距离小于80微米的位错聚集。进一步可以限定，所述聚集位错是指经过熔融KOH腐蚀后，得到的腐蚀坑中，任意两个腐蚀坑的几何中心之间的距离小于60微米的位错聚集情况。
本发明提供的低位错聚集的碳化硅单晶片，解决了制约碳化硅晶体质量的关键因素，提高了碳化硅晶片的良率，同时也能够提高碳化硅基器件的良率。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供的碳化硅单晶片，其表面法线方向与c向夹角范围为0度-8度，包括端点值，其中，c向是指在与籽晶的(0008)面垂直的方向(c轴方向)。本实施例中碳化硅单晶片的表面为其法线方向与c向夹角范围为0度-8度的表面，通常晶片上述夹角为4度或0度左右。
本实施例中提供的碳化硅单晶片上的聚集位错密度小于300个/cm2；需要说明的是，本发明实施例中定义聚集位错为经过熔融KOH腐蚀后，在所述碳化硅晶片表面显露出腐蚀坑，任意两个所述腐蚀坑的几何中心之间的距离小于80微米的位错聚集。也就是说的两个腐蚀坑的几何中心之间的距离小于80微米的位错聚集在一起，定义为聚集位错。而本发明实施例中提供的碳化硅单晶片上的聚集位错密度较低。
需要说明的是，聚集位错是指位错聚集的程度，聚集位错密度是指单位面积内聚集位错的个数，聚集位错密度与位错密度是两个不同的概念。在单位面积内，有可能位错密度较大，但是聚集位错密度并不大。例如，在一个单位面积内，位错密度较大，但是分布比较均匀，几乎不存在上述定义中的聚集位错，那么聚集位错的密度较小。同样的，在单位面积内，有可能位错密度较小，但是聚集位错密度较大。例如，在一个单位面积内，位错密度较小，但是多个位错分成多个小组，聚集在一起形成上面定义所述的聚集位错，导致聚集位错的密度相对几乎没有聚集位错的情况而言较大。
本实施例中为方便说明，还可以定义满足上述定义的两个位错聚在一起，定义为一个位错密集区；如果3个位错聚在一起，定义为1.5个位错密集区。进一步地，位错密集区数量为满足上述定义的位错聚集条件的位错数除以2。聚集位错密度定义为晶片上所有的聚集位错的数量除以晶片的面积，从而得到聚集位错密度。
需要说明的是，本实施例中不限定所述位错的类型，也不限定单个碳化硅晶片中的位错类型，碳化硅晶片中通常不可避免的包括螺位错(TSD)、刃位错(TED)、基平面位错(BPD)等多种类型。请参见图1，碳化硅晶片中同时包括多处螺位错(TSD)、刃位错(TED)、基平面位错(BPD)。每种位错的密度不同。
而本实施例中不限定各种类型的位错单独的位错密度，只要相对较低，能够满足半导体器件的基本要求即可。在此基础上，本实施例中提供给的碳化硅单晶片上的聚集位错密度小于300个/cm2；优选小于150个/cm2，更优选小于70个/cm2，更优选小于35个/cm2，更优选小于10个/cm2。具体的，本实施例中下面结合附图说明各个类型的位错对应的聚集位错密度的具体实施例。
本实施例中聚集位错可以为聚集螺位错；具体如图2中所示，所述聚集螺位错20为经过熔融KOH腐蚀后，在所述碳化硅晶片表面显露出腐蚀坑，任意两个所述腐蚀坑的几何中心之间的距离小于80微米的位错聚集。
由于在籽晶生长过程中，位错会从籽晶上遗传，螺位错和刃位错大比例沿着c向，位错线与晶片表面的交点腐蚀后放大，变成腐蚀坑，在以小偏角(碳化硅单晶片的表面的法线与c向夹角)籽晶生长时基本移动距离很小，0度腐蚀坑更明显；而基平面位错在c面内移动，位错线与0度晶片表面没有交点，所以在偏角度表面上才会腐蚀出来。因此螺位错和刃位错本身及之间的位错聚集基本会遗传，而基平面位错相关位错聚集在生长过程中通常不会被遗传。本发明下方实施例中，螺位错和刃位错在与c向夹角范围为0度-8度(包括端点值)的表面内被腐蚀出来；为方便统计，基平面位错在与c向夹角的范围限定为1度-8度(包括端点值)的表面内被腐蚀出来。
所述碳化硅单晶片的表面为其法线与c向夹角范围为0度-8度，包括端点值；所述碳化硅单晶片上的聚集螺位错密度为小于20个/cm2。在本发明的其他实施例中，为了使得碳化硅晶片的性能更好，还可以将任意两个所述腐蚀坑的几何中心之间的距离小于60微米的位错聚集定义为聚集螺位错。或者更加优选地，将任意两个所述腐蚀坑的几何中心之间的距离小于40微米的位错聚集定义为聚集螺位错。而聚集螺位错密度还可以限制在小于10个/cm2，在其他实施例中，可以更加优选地，小于5个/cm2，或者小于2个/cm2、小于1个/cm2，或者小于0.5个/cm2、小于0.1个/cm2。当聚集螺位错密度越小，说明位错密集性越差，从而即使在位错密度较高的情况下，也能够进一步提高碳化硅基器件的产品良率。
在本发明的另一个实施例中，聚集位错可以为聚集螺位错；具体如图3中所示，所述聚集螺位错30为经过熔融KOH腐蚀后，在所述碳化硅晶片表面显露出腐蚀坑，任意两个所述腐蚀坑的几何中心之间的距离小于60微米的位错聚集。所述碳化硅单晶片的表面为c向偏角范围为0度-8度，包括端点值；所述碳化硅单晶片上的聚集螺位错密度为小于10个/cm2。
在本发明的另一个实施例中，聚集位错还可以为聚集基平面位错；具体如图4中所示，所述聚集基平面位错40为经过熔融KOH腐蚀后，在所述碳化硅晶片表面显露出腐蚀坑，任意两个所述腐蚀坑的几何中心之间的距离小于40微米的位错聚集。从图4中可以看出，相对于螺位错，基平面位错的直径或者尺寸更小，因此，本实施例中定义，任意两个所述腐蚀坑的几何中心之间的距离小于40微米的位错聚集为聚集基平面位错。
所述碳化硅单晶片的表面为c向偏角范围为2度-8度，包括端点值；所述碳化硅单晶片上的聚集基平面位错密度为小于50个/cm2。相对于螺位错而言，基平面位错数量较多，因此，本实施例中限定聚集基平面位错密度为小于50个/cm2。比聚集螺位错密度稍大，但是都经过发明人大量实验验证，能够提高碳化硅良率的限制条件。
在本发明的其他实施例中，为了使得碳化硅晶片的性能更好，还可以将任意两个所述腐蚀坑的几何中心之间的距离小于30微米的位错聚集定义为聚集基平面位错。或者更加优选地，将任意两个所述腐蚀坑的几何中心之间的距离小于20微米的位错聚集定义为聚集基平面位错。而聚集基平面位错密度还可以限制在小于20个/cm2，在其他实施例中，可以更加优选地，小于10个/cm2，或者小于5个/cm2、小于2个/cm2，或者小于1个/cm2、小于0.5个/cm2。当聚集基平面位错密度越小，说明位错密集性越差，从而即使在位错密度较高的情况下，也能够进一步提高碳化硅晶片的良率。
在本发明的另一个实施例中，聚集位错还可以为聚集刃位错；具体如图5中所示，所述聚集刃位错50为经过熔融KOH腐蚀后，在所述碳化硅晶片表面显露出腐蚀坑，任意两个所述腐蚀坑的几何中心之间的距离小于60微米的位错聚集。从图5中可以看出，相对于螺位错，刃位错的直径或者尺寸更小，因此，本实施例中定义，任意两个所述腐蚀坑的几何中心之间的距离小于60微米的位错聚集为聚集刃位错。
所述碳化硅单晶片的表面为c向偏角范围为0度-8度，包括端点值；所述碳化硅单晶片上的聚集刃位错密度为小于200个/cm2。相对于螺位错而言，刃位错数量较多，因此，本实施例中限定聚集刃位错密度为小于200个/cm2。比聚集螺位错密度稍大，但是都经过发明人大量实验验证，能够提高碳化硅良率的限制条件。
在本发明的其他实施例中，为了使得碳化硅晶片的性能更好，还可以将任意两个所述腐蚀坑的几何中心之间的距离小于50微米的位错聚集定义为聚集刃位错。或者更加优选地，将任意两个所述腐蚀坑的几何中心之间的距离小于40微米的位错聚集定义为聚集刃位错。而聚集刃位错密度还可以限制在小于100个/cm2，在其他实施例中，可以更加优选地，小于50个/cm2，或者小于20个/cm2、小于10个/cm2，或者小于5个/cm2、小于1个/cm2。当聚集刃位错密度越小，说明位错密集性越差，从而即使在位错密度较高的情况下，也能够进一步提高碳化硅晶片的良率。
另外，在碳化硅单晶片中，多种类型位错还有可能形成聚集复合位错，本实施例中聚集位错还可以为聚集复合位错；具体如图6-图11中所示，所述聚集复合位错A为经过熔融KOH腐蚀后，在所述碳化硅晶片表面显露出腐蚀坑，螺位错对应腐蚀坑与任意一个刃位错对应腐蚀坑的几何中心之间的距离小于60微米的位错聚集。当然，在其他实施例中，还可以包括其他复合位错，比如螺位错对应腐蚀坑与任意一个基平面位错对应腐蚀坑的几何中心之间的距离小于某微米时的位错聚集，以及基平面位错对应腐蚀坑与任意一个刃位错对应腐蚀坑的几何中心之间的距离小于某微米时的位错聚集，或者螺位错对应腐蚀坑与任意一个基平面位错对应腐蚀坑的几何中心或者与任意一个刃位错对应腐蚀坑的几何中心之间的距离小于某微米时的位错聚集，也即，任意两种以上的位错聚集在一起，都可以称之为聚集复合位错。本实施例中对此不作限定。本实施例中在图6-图11中，将螺位错与基平面位错的聚集称为聚集复合位错B，将基平面位错与刃位错的聚集标记为聚集复合位错C，将螺位错、刃位错和基平面位错三者的聚集标记为D。
所述碳化硅单晶片的表面为其法线方向与c向夹角范围为2度-8度，包括端点值；所述碳化硅单晶片上的聚集复合位错密度为小于50个/cm2。在本发明的其他实施例中，为了使得碳化硅晶片的性能更好，还可以将螺位错对应腐蚀坑与任意一个刃位错对应腐蚀坑的几何中心之间的距离小于50微米的位错聚集定义为聚集复合位错。或者更加优选地，将螺位错对应腐蚀坑与任意一个刃位错对应腐蚀坑的几何中心之间的距离小于40微米的位错聚集定义为聚集复合位错。而聚集复合位错密度还可以限制在小于50个/cm2，在其他实施例中，可以更加优选地，小于20个/cm2，或者小于10个/cm2、小于5个/cm2、小于2个/cm2。当聚集复合位错密度越小，说明位错密集性越差，从而在位错密度较低的情况下，能够进一步提高碳化硅晶片的良率。
本发明提供的碳化硅单晶片表面为其法线方向与c向夹角为0度-8度之间的表面，且该碳化硅单晶片上的聚集位错小于300个/cm2，所述聚集位错是指经过熔融KOH腐蚀后，得到的腐蚀坑中，任意两个腐蚀坑的几何中心之间的距离小于80微米的位错聚集情况。在位错密度较低的情况下，聚集位错密度也较小，从而提高了器件的良率。
基于上述实施例中提供的碳化硅晶片或单晶衬底，本发明还提供一种半导体器件，采用上面实施例中提供的碳化硅晶片或单晶衬底制作形成，由于碳化硅晶片的良率提高，对应半导体器件的性能和良率也能够有所提高。
另外，本发明实施例还提供一种碳化硅晶体制备方法，请参见图12，图12为本发明实施例提供的一种碳化硅晶体制备方法流程图；所述碳化硅晶体制备方法包括：
S101：对装好碳化硅原料的坩埚加盖无籽晶的石墨盖进行预处理；
需要说明的是，碳化硅生长初期接长界面会产生碳包裹物、多型等各种缺陷，发明人通过大量机理研究分析，发现在包裹物缺陷位置容易形成聚集螺位错等，多型缺陷会导致聚集基平面位错、聚集刃位错等。
而发明人通过大量试验研究，提出了将装好原料的坩埚一起预处理的方法，通过2000℃-2200℃高温，压力较低小于10Pa，同时真空一直开启，处理时间1小时-10小时。一方面，将原料表面、坩埚中杂质以及易挥发组分处理，放置杂质在初期接长时包裹到晶体中形成夹杂物。另一方面，将SiC原料碳化，在低压条件下，升华的富硅组分优先挥发，通过真空泵迅速抽走，将SiC原料表面形成一层均匀石墨烯或碳层。这样避免采用新鲜的碳化硅原料直接生长时，初期富硅组分浓度过高导致硅的包裹夹杂出现，产生聚集位错，特别是聚集螺位错。
S102：提供籽晶，所述籽晶的聚集位错密度范围为小于200个/cm2；
由于位错会从籽晶上遗传，螺位错和刃位错大比例沿着c向，在以小偏角籽晶生长时基本移动距离很小，基平面位错沿C面内移动，因此螺位错和刃位错之间及本身的位错聚集基本会遗传，而基平面位错相关位错聚集在生长过程中变动。
因此，本实施例中挑选位错聚集密度低的籽晶，以便减小位错产生，籽晶的聚集位错密度范围为小于200个/cm2，进一步籽晶的聚集位错密度范围为小于100个/cm2，进一步籽晶的聚集位错密度范围为小于50个/cm2，进一步籽晶的聚集位错密度范围为小于10个/cm2，进一步籽晶的聚集位错密度范围为小于5个/cm2，进一步籽晶的聚集位错密度范围为小于1个/cm2，进一步籽晶的聚集位错密度范围为小于0.5个/cm2。
更可选的，籽晶的聚集螺位错密度范围为小于10个/cm2，籽晶的聚集螺位错密度范围为小于5个/cm2，籽晶的聚集螺位错密度范围为小于1个/cm2，籽晶的聚集螺位错密度范围为小于0.5个/cm2。
S103：将预处理的石墨盖更换为含所述籽晶的石墨盖，将其安装至预处理后的坩埚内；
在预处理出炉后，将预处理后的没有籽晶的坩埚盖子更换装配好SiC籽晶的盖子，重新装配后装炉生长。
S104：生长碳化硅晶体；
生长过程中，需要控制压力、温度稳定，温度波动小于2℃，压力波动小于0.2Pa，避免温场波动导致生长界面不稳定，产生聚集位错，特别是聚集基平面位错，基平面位错受温度波动影响大。
具体的，生长碳化硅晶体可以使用含聚集位错密度范围为小于200个/cm2籽晶的石墨盖，控制生长温度范围在2200℃到2300℃，压力范围在50Pa到4000Pa，，温度波动小于2℃，压力波动小于0.2Pa的生长条件生长碳化硅晶体。
可选的，控制生长温度为2300℃，压力为2000Pa，温度波动小于2℃，压力波动小于0.2Pa的生长条件生长碳化硅晶体。
S105：原位退火。
本实施例中将温度升高到比晶体生长温度高50℃-200℃，优选为100℃-150℃，压力大于2万Pa，进行退火10小时-100小时，优选20小时-30小时，然后逐渐降低温度冷却。
通过大量研究发现，晶体退火温度必须要高于晶体生长温度才能有效愈合聚集位错，特别是聚集刃位错，促进位错移动，而聚集位错由于相互之间距离近，移动后极可能合并消失，或者移动到晶体边界，从而减少位错聚集。而温度与晶体生长温度相近时退火，位错已经在该温度下稳定，很难有效减少位错聚集。而相反如果温度太高，即使在较高压力下，碳化硅容易升华分解。
本实施例中可选的，将温度升高至比所述生长高50℃-200℃的温度，压力大于20000Pa，进行退火10小时-100小时。
基于相同的发明构思，本发明实施例还提供一种碳化硅晶体，采用上述方法制作形成，且通过上述方法形成碳化硅晶体之后，还包括切割所述碳化硅晶体，研磨并抛光，形成碳化硅单晶片，所述碳化硅单晶片为具有第位错聚集的碳化硅单晶片。
本发明实施例中创造性提出低聚集位错的制造方法，通过控制原料预处理、升高退火温度等方法，有效的解决了位错聚集问题，提高了产品质量，创造性研发出一种低聚集位错的碳化硅单晶衬底产品。
为了说明本发明提供的低聚集位错碳化硅晶片的效果，本发明中进行如下对比试验：
本实施例中采用物理气相传输法生长SiC晶体，如图13所示，为物理气相传输法生长SiC晶体的生长室结构示意图，该生长室包括：石墨盖1、石墨埚2、SiC原料3、粘合剂4、籽晶5和生长的晶体6。
实施例1——将装有碳化硅原料的坩埚加上无籽晶的一个石墨盖子，装入到碳化硅单晶炉中，2200度高温，压力较低小于0.1Pa，同时真空泵一直开启，处理时间5小时，停炉冷却后取出，将装有碳化硅原料的坩埚称重，发现重量减少3％，表明原料和坩埚表面的杂质等、富硅组分已经有效处理掉。
选择聚集位错密度少的SiC片4度6英寸籽晶，将籽晶固定到盖子上。将无籽晶的一个石墨盖子换掉，装上有籽晶的盖子，装配后重新装炉生长，温度2300度，波动小于1度，压力2000Pa，波动小于0.1Pa.生长结束后，将温度升高到比晶体生长温度高180度，压力6万帕，进行退火50小时，然后将逐渐降温冷却。将获得的晶体，切割加工成6英寸350微米厚的SiC晶片，进行KOH腐蚀，检测各种聚集位错的数量，计算其密度，结果显示聚集位错密度157个/cm2，聚集螺位错密度1.3个/cm2，聚集基平面位错密度3.5个/cm2，聚集刃位错密度48个/cm2，聚集复合位错A密度3.2个/cm2。
对比例1——采用常规方法生长，将装有碳化硅原料的坩埚，直接和带有4度6英寸籽晶的盖子装配；然后装炉生长，温度2300度，长时间生长过程中温度波动最大达到12度，压力2000Pa，长时间生长过程中压力波动最大达到8Pa.生长结束后，直接在2300度恒温退火5小时，压力6万帕，然后同样逐渐降温冷却。最终得到6英寸晶体，切割加工成6英寸350微米后晶片，进行KOH腐蚀，检测各种聚集位错的数量，计算其密度，结果显示聚集位错密度832个/cm2，聚集螺位错密度23个/cm2，聚集基平面位错密度68个/cm2，聚集刃位错密度366个/cm2，聚集复合位错A密度82个/cm2。
然后，将实施例1和对比例1的6英寸产品各10片，同批次流片外延、器件，结果显示实施例1批次的器件平均良率高于对比例1的良率19％。
表明本发明提供产品显著提高碳化硅单晶产品的质量，与现有技术比有极大技术优势。并且经过器件应用表明极大地提高了器件良率，提高了产出，有显著的经济价值。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (14)

1.一种碳化硅单晶片，其特征在于，所述碳化硅单晶片的表面为其法线方向与c向夹角范围为0度-8度的表面，包括端点值；
所述碳化硅单晶片上的聚集位错密度小于300个/cm2；
其中，所述聚集位错为经过熔融KOH腐蚀后，在所述碳化硅晶片表面显露出腐蚀坑，任意两个所述腐蚀坑的几何中心之间的距离小于80微米的位错聚集。
2.根据权利要求1所述的碳化硅单晶片，其特征在于，所述聚集位错为聚集螺位错；
所述碳化硅单晶片的表面为其法线方向与c向夹角范围为0度-8度，包括端点值；
所述碳化硅单晶片上的聚集螺位错密度为小于20个/cm2；
其中，所述聚集螺位错为经过熔融KOH腐蚀后，在所述碳化硅晶片表面显露出对应螺位错的腐蚀坑，任意两个所述对应螺位错的腐蚀坑的几何中心之间的距离小于80微米的位错聚集。
3.根据权利要求2所述的碳化硅单晶片，其特征在于，所述聚集位错为聚集螺位错；
所述碳化硅单晶片的表面为其法线方向与c向夹角范围为0度-8度，包括端点值；
所述碳化硅单晶片上的聚集螺位错密度为小于5个/cm2；
其中，所述聚集螺位错为经过熔融KOH腐蚀后，在所述碳化硅晶片表面显露出对应螺位错的腐蚀坑，任意两个所述对应螺位错的腐蚀坑的几何中心之间的距离小于60微米的位错聚集。
4.根据权利要求1所述的碳化硅单晶片，其特征在于，所述聚集位错为聚集基平面位错；
所述碳化硅单晶片的表面为其法线方向与c向夹角范围为2度-8度，包括端点值；
所述碳化硅单晶片上的聚集基平面位错密度为小于50个/cm2；
其中，所述聚集基平面位错为经过熔融KOH腐蚀后，在所述碳化硅晶片表面显露出对应基平面位错的腐蚀坑，任意两个所述对应基平面位错的腐蚀坑的几何中心之间的距离小于40微米的位错聚集。
5.根据权利要求1所述的碳化硅单晶片，其特征在于，所述聚集位错为聚集刃位错；
所述碳化硅单晶片的表面为其法线方向与c向夹角范围为0度-8度，包括端点值；
所述碳化硅单晶片上的聚集刃位错密度为小于200个/cm2；
其中，所述聚集刃位错为经过熔融KOH腐蚀后，在所述碳化硅晶片表面显露出腐蚀坑，任意两个所述腐蚀坑的几何中心之间的距离小于60微米的位错聚集。
6.根据权利要求1所述的碳化硅单晶片，其特征在于，所述聚集位错为聚集复合位错；
所述碳化硅单晶片的表面为其法线方向与c向夹角范围为2度-8度，包括端点值；
所述碳化硅单晶片上的聚集复合位错密度为小于50个/cm2；
其中，所述聚集复合位错为经过熔融KOH腐蚀后，在所述碳化硅晶片表面显露出腐蚀坑，任意两个不同类型位错腐蚀坑的几何中心之间的距离小于60微米的位错聚集。
7.一种碳化硅晶体制备方法，其特征在于，包括：
对装好碳化硅原料的坩埚加盖无籽晶的石墨盖进行预处理；
提供籽晶，所述籽晶的聚集位错密度范围为小于200个/cm2；
将预处理的石墨盖更换为含所述籽晶的石墨盖，将其安装至预处理后的坩埚内；
生长碳化硅晶体；
原位退火。
8.根据权利要求7所述的碳化硅晶体制备方法，其特征在于，所述籽晶的聚集螺位错密度范围为小于10个/cm2。
9.根据权利要求7所述的碳化硅晶体制备方法，其特征在于，所述对装好碳化硅原料的坩埚加盖无籽晶的石墨盖进行预处理，具体包括：
设置坩埚温度范围为2000℃～2200℃，压力小于10Pa，并采用真空泵持续抽气；
预处理时长1小时-10小时。
10.根据权利要求7所述的碳化硅晶体制备方法，其特征在于，所述生长碳化硅晶体，具体包括：
使用含聚集位错密度范围为小于200个/cm2籽晶的石墨盖，控制生长温度范围在2200℃到2300℃，压力范围在50Pa到4000Pa，温度波动小于2℃，压力波动小于0.2Pa的生长条件生长碳化硅晶体。
11.根据权利要求7所述的碳化硅晶体制备方法，其特征在于，所述原位退火，具体包括：
将温度升高至比所述生长高50℃-200℃的温度，压力大于20000Pa，进行退火10小时-100小时。
12.一种碳化硅晶体，其特征在于，采用权利要求7-11任意一项所述的制备方法制备形成。
13.一种碳化硅单晶片制备方法，其特征在于，包括：
提供碳化硅晶体，所述碳化硅晶体为权利要求12所述的碳化硅晶体；
切割所述碳化硅晶体，研磨并抛光，得到碳化硅单晶片。
14.一种半导体器件，其特征在于，采用权利要求1-6任意一项所述的碳化硅单晶片制作形成。
CN202011341347.4A 2020-11-25 2020-11-25 碳化硅单晶片、晶体及制备方法、半导体器件 Active CN114540954B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202011341347.4A CN114540954B (zh) 2020-11-25 2020-11-25 碳化硅单晶片、晶体及制备方法、半导体器件
US17/796,863 US20230053509A1 (en) 2020-11-25 2020-12-03 Silicon carbide single crystal wafer, crystal, preparation methods therefor, and semiconductor device
PCT/CN2020/133523 WO2022110265A1 (zh) 2020-11-25 2020-12-03 碳化硅单晶片、晶体及制备方法、半导体器件
JP2022544075A JP2023512948A (ja) 2020-11-25 2020-12-03 炭化ケイ素単結晶ウェハ、結晶及び製造方法、半導体デバイス
EP20963153.0A EP4095887A4 (en) 2020-11-25 2020-12-03 SILICON CARBIDE SINGLE CRYSTAL WAFER, CRYSTAL, PRODUCTION METHOD THEREOF AND SEMICONDUCTOR COMPONENT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011341347.4A CN114540954B (zh) 2020-11-25 2020-11-25 碳化硅单晶片、晶体及制备方法、半导体器件

Publications (2)

Publication Number Publication Date
CN114540954A CN114540954A (zh) 2022-05-27
CN114540954B true CN114540954B (zh) 2022-12-09

Family

ID=81659412

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011341347.4A Active CN114540954B (zh) 2020-11-25 2020-11-25 碳化硅单晶片、晶体及制备方法、半导体器件

Country Status (5)

Country Link
US (1) US20230053509A1 (zh)
EP (1) EP4095887A4 (zh)
JP (1) JP2023512948A (zh)
CN (1) CN114540954B (zh)
WO (1) WO2022110265A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105658846A (zh) * 2014-09-30 2016-06-08 新日铁住金高新材料株式会社 碳化硅单晶晶片、和碳化硅单晶锭的制造方法
CN110578171A (zh) * 2019-05-14 2019-12-17 北京天科合达半导体股份有限公司 一种大尺寸低缺陷碳化硅单晶的制造方法
CN111238910A (zh) * 2020-01-15 2020-06-05 山东天岳先进材料科技有限公司 一种碳化硅晶体的位错识别方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6780243B1 (en) * 2001-11-01 2004-08-24 Dow Corning Enterprises, Inc. Method of silicon carbide monocrystalline boule growth
TWI408262B (zh) * 2007-09-12 2013-09-11 Showa Denko Kk 磊晶ＳｉＣ單晶基板及磊晶ＳｉＣ單晶基板之製造方法
JP5276068B2 (ja) * 2010-08-26 2013-08-28 株式会社豊田中央研究所 ＳｉＣ単結晶の製造方法
JP5696630B2 (ja) * 2011-09-21 2015-04-08 住友電気工業株式会社 炭化珪素基板およびその製造方法
JP6200018B2 (ja) * 2016-03-15 2017-09-20 新日鉄住金マテリアルズ株式会社 炭化珪素単結晶ウェハ
JP7085833B2 (ja) * 2017-12-25 2022-06-17 昭和電工株式会社 炭化珪素単結晶の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105658846A (zh) * 2014-09-30 2016-06-08 新日铁住金高新材料株式会社 碳化硅单晶晶片、和碳化硅单晶锭的制造方法
CN110578171A (zh) * 2019-05-14 2019-12-17 北京天科合达半导体股份有限公司 一种大尺寸低缺陷碳化硅单晶的制造方法
CN111238910A (zh) * 2020-01-15 2020-06-05 山东天岳先进材料科技有限公司 一种碳化硅晶体的位错识别方法

Also Published As

Publication number Publication date
EP4095887A1 (en) 2022-11-30
CN114540954A (zh) 2022-05-27
US20230053509A1 (en) 2023-02-23
WO2022110265A1 (zh) 2022-06-02
JP2023512948A (ja) 2023-03-30
EP4095887A4 (en) 2024-02-21

Similar Documents

Publication Publication Date Title
US11242618B2 (en) Silicon carbide substrate and method of manufacturing the same
CN110578171B (zh) 一种大尺寸低缺陷碳化硅单晶的制造方法
JP5897834B2 (ja) ＳｉＣエピタキシャルウェハの製造方法
JP6037671B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
WO2011037079A1 (ja) 炭化珪素インゴット、炭化珪素基板、それらの製造方法、坩堝、および半導体基板
KR102654261B1 (ko) Ga2O3계 단결정 기판
JP6579889B2 (ja) 炭化珪素単結晶基板の製造方法
CN113322519A (zh) 外延片、晶片及其制造方法
CN114540954B (zh) 碳化硅单晶片、晶体及制备方法、半导体器件
TWI772866B (zh) 晶圓以及其製造方法
JP4494856B2 (ja) 炭化珪素単結晶成長用種結晶とその製造方法及びそれを用いた結晶成長方法
JP2018104231A (ja) ＳｉＣウェハの製造方法及びＳｉＣウェハ
KR101001674B1 (ko) 실리콘 카바이드 기판 제조방법
JP2016183108A (ja) 炭化珪素基板
JP6069545B2 (ja) ＳｉＣエピタキシャルウェハの評価方法
CN113322520A (zh) 晶片及其制造方法
JP6695182B2 (ja) 炭化珪素単結晶成長用種結晶の製造方法及び炭化珪素単結晶インゴットの製造方法
JP4774537B2 (ja) ＳｉＣエピタキシャル膜の製造方法、およびスペーサー形成方法
JP2015129087A (ja) 炭化珪素基板
JP2015129086A (ja) 炭化珪素基板
TWI776220B (zh) 磊晶晶圓、晶圓及其製造方法
JP7217828B1 (ja) ＳｉＣ単結晶基板
JP7287588B1 (ja) ｎ型ＳｉＣ単結晶基板
JP7245586B1 (ja) ｎ型ＳｉＣ単結晶基板
JP2007211265A (ja) Ｉｔｏ焼結体およびｉｔｏスパッタリングターゲット

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant