JP7129889B2 - SiCエピタキシャルウェハの製造方法 - Google Patents
SiCエピタキシャルウェハの製造方法 Download PDFInfo
- Publication number
- JP7129889B2 JP7129889B2 JP2018211273A JP2018211273A JP7129889B2 JP 7129889 B2 JP7129889 B2 JP 7129889B2 JP 2018211273 A JP2018211273 A JP 2018211273A JP 2018211273 A JP2018211273 A JP 2018211273A JP 7129889 B2 JP7129889 B2 JP 7129889B2
- Authority
- JP
- Japan
- Prior art keywords
- sic
- layer
- substrate
- representative
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000000758 substrate Substances 0.000 claims description 152
- 238000006243 chemical reaction Methods 0.000 claims description 29
- 230000006798 recombination Effects 0.000 claims description 28
- 238000005215 recombination Methods 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 26
- 239000012535 impurity Substances 0.000 claims description 24
- 238000005259 measurement Methods 0.000 claims description 22
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 183
- 229910010271 silicon carbide Inorganic materials 0.000 description 182
- 235000012431 wafers Nutrition 0.000 description 57
- 230000006866 deterioration Effects 0.000 description 24
- 230000015556 catabolic process Effects 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000006731 degradation reaction Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 238000004854 X-ray topography Methods 0.000 description 4
- 238000002441 X-ray diffraction Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000003475 lamination Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000005092 sublimation method Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005469 synchrotron radiation Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
- C30B23/002—Controlling or regulating
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
- C30B23/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/36—Carbides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02634—Homoepitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/02447—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Recrystallisation Techniques (AREA)
Description
しかし、順方向に大電流を流した場合には、SiC基板とエピタキシャル層の界面で貫通刃状転位に変換された基底面転位もまた、エピタキシャル層中で積層欠陥(Stacking Fault:SF)に拡張することが近年明らかになってきた。そのため、今後の市場拡大が予想される大電流パワーデバイスは、基底面転位を貫通刃状転位に変換しただけでは積層欠陥の形成を十分に抑制できず、デバイスの信頼性悪化の懸念が常に付きまとう。
本発明は、上記課題を解決するため、以下の手段を提供する。
本実施形態にかかるSiCエピタキシャルウェハの製造方法は、SiC基板の第一面の基底面転位密度を測定する測定工程と、測定工程の測定結果に基づいて、SiC基板の第一面に積層するエピタキシャル層の層構成を決定する層構成決定工程と、層構成決定工程の結果に基づいて、SiC基板の第一面にエピタキシャル層を積層する積層工程と、を有する。
測定工程では、SiC基板10の第一面10aの基底面転位密度を測定する。基底面転位密度とは、SiC基板10に存在する基底面転位の密度のことをいう。
図2は、SiCエピタキシャルウェハ1の要部の斜視図である。図2(a)は、順方向に電流を流す前のSiCエピタキシャルウェハ1であり、図2(b)は、順方向に電流を流した後のSiCエピタキシャルウェハ1である。
SiC基板10は、例えば、窒素がドーピングされている。SiC基板10の不純物濃度は、例えば1×1018cm-3以上、2×1019cm-3以下である。
X線トポグラフィ測定では、例えばシンクロトロン放射光をSiC基板の面方位(11-28)に対して放射する。放射したSiCウェハから反射されるX線回折光を観測する。観測したX線回折光からトポグラフィ像を取得する。記録媒体として高解像度のX線フィルム、原子核乾板等を用いる。記録媒体として当該構成を上記の物質を用いることにより、観測したX線回折光による画像から基底面転位、貫通刃状転位ほか種々の貫通転位、積層欠陥を分類することができる。反射X線トポグラフィを行い、測定された基底面転位の数および測定した領域の大きさからBPD密度を測定する。
測定工程の前に代表基板決定工程をさらに有しても良い。代表基板決定工程は、同一のSiCインゴットから切り出された複数のSiC基板のうち、測定工程を行う代表基板を少なくとも1枚決定する工程である。
また、代表基板決定工程は、同一のSiCインゴットから切り出された複数のSiC基板を代表基板としてもよい。複数のSiC基板を代表基板とする場合、好ましくは、複数のSiC基板のうち1枚を相対位置が0.35~0.45の範囲から切り出すことが好ましく、より好ましくは、複数枚のSiC基板を0.35~0.45の範囲から切り出す。代表基板決定工程を行う際は、基板同一視工程をさらに行うことが好ましい。
第1工程は、代表基板決定工程で決定された代表基板の第一面のBPD密度を測定する工程である。代表基板のBPD密度の測定は、代表基板決定工程を有さない場合のBPD密度の測定と同様の方法で行うことができる。
第2工程は、同一のSiCインゴットから切り出された複数のSiC基板のBPD密度は、代表基板のBPD密度と同一であると判断する工程である。
複数の基板を代表基板として決定した場合は、図3に示すBPD密度の分布と、測定した複数の代表基板のBPD密度と、を参考に同一のSiCインゴットから切り出された複数のSiC基板のBPD密度を適宜決定することができる。相対位置の近いSiC基板のBPD密度を同一とみなしても良いし、BPD密度が最大の基板と同一またはそれ未満とみなしても良い。
また、相対位置が0.3、0.4、0.5のSiC基板をそれぞれ代表基板A、B、Cとする。代表基板A、B、CのBPD密度が450、600、450であった場合を例とする。この場合、相対位置が0~0.3のSiC基板のBPD密度を代表基板AのBPD密度と同一とみなし、0.5~1のSiC基板のBPD密度を代表基板BのBPD密度と同一とみなす。相対位置が0.3~0.5のSiC基板のBPD密度は、代表基板Aと同一とみなしても良いし、代表基板Bと同一とみなしても良い。あるいは、相対位置が0~0.35のSiC基板は、代表基板AのBPD密度と同一とみなし、相対位置が0.35~0.45のSiC基板は、代表基板BのBPD密度と同一とみなし、相対位置が0.45~1.0のSiC基板は、代表基板CのBPD密度と同一とみなしてもよい。
層構成決定工程は、SiC基板10の第一面10aに積層するエピタキシャル層20の層構成を決定する。図4および図5は、本実施形態にかかるSiCエピタキシャルウェハの製造方法により製造されるSiCエピタキシャルウェハの断面図である。
しかしながら、SiC基板10の第一面10aのBPD密度が小さい程、SiCエピタキシャルウェハ1AのVF劣化が小さい。これに対して、SiCエピタキシャルウェハ1BのVF劣化の程度は、BPD密度に関わらず一定である。そのため、BPD密度が所定値より小さい場合、図4に示す構成のSiCエピタキシャルウェハ1Aは、図5で示す構成のSiCエピタキシャルウェハ1Bと比してVF劣化が生じにくい。この原因は、明確ではないが、以下のように考えられる。図4で示される構成をとるSiCエピタキシャウェハ1Aは、VF劣化に寄与するBPDが少なくなることで劣化量が減少する一方、図5で示される構成をとるSiCエピタキシャルウェハ1Bは、再結合層を形成した分、エピタキシャル層の膜厚が増加し、拡張した積層欠陥の面積も増加することで劣化量が増大する。そのため、図4に示す構成のSiCエピタキシャルウェハ1Aは、図5に示す構成のSiCエピタキシャルウェハ1Bと比してVF劣化が生じにくいと考えられる。
これに対し、BPD密度が所定値未満の場合は、SiCエピタキシャルウェハ1Aの構成を選択する。すなわち、エピタキシャル層20AをSiC基板10側から変換層21、ドリフト層23、とする。つまり、BPD密度が所定値未満の場合は再結合層22を設けない方が、VF劣化を抑制できる。
積層工程では、層構成決定工程の結果に基づいて、SiC基板10の第一面10aにエピタキシャル層20を積層する。
エピタキシャル層20の層構成は、SiC基板10のBPD密度が所定値と比して大きいか小さいかに応じて、異なる。BPD密度が所定値以上の場合、エピタキシャル層20Bとし、BPD密度が所定値よりも小さい場合、エピタキシャル層20Aとする。
10 SiC基板
11 基底面転位(BPD)
12 貫通刃状転位(TED)
13 積層欠陥(SF)
20、20A、20B エピタキシャル層
21 変換層
22 再結合層
23 ドリフト層
Claims (4)
- SiC基板の第一面の基底面転位密度を測定する測定工程と、
前記測定工程の測定結果に基づいて、前記SiC基板の前記第一面に積層するエピタキシャル層の層構成を決定する層構成決定工程と、
前記層構成決定工程の結果に基づいて、前記SiC基板の第一面にエピタキシャル層を積層する積層工程と、を有し、
前記層構成決定工程では、前記基底面転位密度が所定値未満の場合は、
前記エピタキシャル層を前記SiC基板側から変換層と、ドリフト層とし、
前記層構成決定工程では、前記基底面転位密度が所定値以上の場合は、
前記エピタキシャル層を前記SiC基板側から変換層と、再結合層と、ドリフト層とし、
前記変換層は、前記SiC基板より低い不純物濃度を有し、
前記再結合層は、前記変換層と同等かそれより不純物濃度が高い、SiCエピタキシャルウェハの製造方法。 - 前記所定値を500/cm2とする、請求項1に記載のSiCエピタキシャルウェハの製造方法。
- 前記測定工程の前に、代表基板を決定する代表基板決定工程を有し、
前記代表基板決定工程は、同一のSiCインゴットから切り出された複数のSiC基板のうち、少なくとも1枚のSiC基板を代表基板として決定する工程であり、
前記測定工程は、第1工程と、第2工程とを有し、
前記第1工程は、前記代表基板の第一面の基底面転位密度を測定する工程であり、
前記第2工程は、前記複数のSiC基板の基底面転位密度は、前記代表基板の基底面転位密度と同一であると判断する工程である、請求項1または2に記載のSiCエピタキシャルウェハの製造方法。 - 前記代表基板決定工程は、
前記SiCインゴットの成長終了位置を0とし、前記SiCインゴットの成長開始位置を1としたとき、
前記代表基板の少なくとも1枚を、0.35~0.45の位置から切り出されたSiC基板から決定する、請求項3に記載のSiCエピタキシャルウェハの製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018211273A JP7129889B2 (ja) | 2018-11-09 | 2018-11-09 | SiCエピタキシャルウェハの製造方法 |
DE102019129273.5A DE102019129273B4 (de) | 2018-11-09 | 2019-10-30 | Verfahren zur Herstellung eines SiC-Epitaxiewafers |
US16/672,650 US10985079B2 (en) | 2018-11-09 | 2019-11-04 | Method of manufacturing SiC epitaxial wafer |
CN201911073469.7A CN111180319B (zh) | 2018-11-09 | 2019-11-05 | SiC外延晶片的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018211273A JP7129889B2 (ja) | 2018-11-09 | 2018-11-09 | SiCエピタキシャルウェハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020077807A JP2020077807A (ja) | 2020-05-21 |
JP7129889B2 true JP7129889B2 (ja) | 2022-09-02 |
Family
ID=70469220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018211273A Active JP7129889B2 (ja) | 2018-11-09 | 2018-11-09 | SiCエピタキシャルウェハの製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10985079B2 (ja) |
JP (1) | JP7129889B2 (ja) |
CN (1) | CN111180319B (ja) |
DE (1) | DE102019129273B4 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4081674A1 (en) | 2019-12-27 | 2022-11-02 | Wolfspeed, Inc. | Large diameter silicon carbide wafers |
JP2024500379A (ja) * | 2020-12-15 | 2024-01-09 | ウルフスピード インコーポレイテッド | 結晶学的応力が低減した大寸法炭化ケイ素単結晶材料 |
JP7216248B1 (ja) | 2021-07-13 | 2023-01-31 | 昭和電工株式会社 | SiCデバイス及びSiCデバイスの製造方法 |
JP7187620B1 (ja) | 2021-07-13 | 2022-12-12 | 昭和電工株式会社 | SiCエピタキシャルウェハ及びSiCエピタキシャルウェハの製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008094700A (ja) | 2006-09-13 | 2008-04-24 | Nippon Steel Corp | 炭化珪素単結晶エピタキシャルウェハ及びその製造方法 |
JP2009088223A (ja) | 2007-09-28 | 2009-04-23 | Hitachi Cable Ltd | 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置 |
JP2013058709A (ja) | 2011-09-09 | 2013-03-28 | Showa Denko Kk | SiCエピタキシャルウェハ及びその製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7018554B2 (en) * | 2003-09-22 | 2006-03-28 | Cree, Inc. | Method to reduce stacking fault nucleation sites and reduce forward voltage drift in bipolar devices |
CN100433256C (zh) * | 2004-03-18 | 2008-11-12 | 克里公司 | 减少堆垛层错成核位置的顺序光刻方法和具有减少的堆垛层错成核位置的结构 |
US8293623B2 (en) * | 2007-09-12 | 2012-10-23 | Showa Denko K.K. | Epitaxial SiC single crystal substrate and method of manufacture of epitaxial SiC single crystal substrate |
US9644288B2 (en) * | 2011-11-23 | 2017-05-09 | University Of South Carolina | Pretreatment method for reduction and/or elimination of basal plane dislocations close to epilayer/substrate interface in growth of SiC epitaxial films |
JP6351874B2 (ja) | 2015-12-02 | 2018-07-04 | 三菱電機株式会社 | 炭化珪素エピタキシャル基板および炭化珪素半導体装置 |
JP6579710B2 (ja) * | 2015-12-24 | 2019-09-25 | 昭和電工株式会社 | SiCエピタキシャルウェハの製造方法 |
CN107068539B (zh) * | 2016-12-15 | 2019-11-22 | 中国电子科技集团公司第五十五研究所 | 降低碳化硅外延基平面位错密度的方法 |
WO2018160785A1 (en) | 2017-03-02 | 2018-09-07 | University Of South Carolina | PINNING THE CONVERSION POINT BELOW THE EPILAYER INTERFACE FOR SiC POWER DEVICE |
-
2018
- 2018-11-09 JP JP2018211273A patent/JP7129889B2/ja active Active
-
2019
- 2019-10-30 DE DE102019129273.5A patent/DE102019129273B4/de active Active
- 2019-11-04 US US16/672,650 patent/US10985079B2/en active Active
- 2019-11-05 CN CN201911073469.7A patent/CN111180319B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008094700A (ja) | 2006-09-13 | 2008-04-24 | Nippon Steel Corp | 炭化珪素単結晶エピタキシャルウェハ及びその製造方法 |
JP2009088223A (ja) | 2007-09-28 | 2009-04-23 | Hitachi Cable Ltd | 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置 |
JP2013058709A (ja) | 2011-09-09 | 2013-03-28 | Showa Denko Kk | SiCエピタキシャルウェハ及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111180319B (zh) | 2023-03-28 |
JP2020077807A (ja) | 2020-05-21 |
DE102019129273B4 (de) | 2023-07-13 |
US10985079B2 (en) | 2021-04-20 |
DE102019129273A1 (de) | 2020-05-14 |
US20200152528A1 (en) | 2020-05-14 |
CN111180319A (zh) | 2020-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7129889B2 (ja) | SiCエピタキシャルウェハの製造方法 | |
Sumakeris et al. | Techniques for minimizing the basal plane dislocation density in SiC epilayers to reduce Vf drift in SiC bipolar power devices | |
CN110192266B (zh) | SiC外延晶片及其制造方法 | |
JP6729757B2 (ja) | 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法 | |
US8823410B2 (en) | Method of manufacturing a SiC bipolar junction transistor and SiC bipolar junction transistor thereof | |
US9337277B2 (en) | High voltage power semiconductor device on SiC | |
JP4872158B2 (ja) | ショットキーダイオード、pn接合ダイオード、pin接合ダイオード、および製造方法 | |
EP1438739B1 (en) | Sic bipolar semiconductor devices with few crystal defects | |
JP5179529B2 (ja) | マイクロエレクトロニクス素子構造 | |
JP6706786B2 (ja) | エピタキシャルウェハの製造方法、エピタキシャルウェハ、半導体装置の製造方法及び半導体装置 | |
US8502337B2 (en) | Schottky barrier diode and method for manufacturing Schottky barrier diode | |
US11315839B2 (en) | Evaluation method and manufacturing method of SiC epitaxial wafer | |
US20170317174A1 (en) | Silicon carbide substrate and method of manufacturing silicon carbide substrate | |
JP2010180111A (ja) | 自立基板、およびその製造方法 | |
JP2008140893A (ja) | 半導体デバイスおよびその製造方法 | |
Chung et al. | 4H-SiC epitaxy with very smooth surface and low basal plane dislocation on 4 degree off-axis wafer | |
US20170236907A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2006313850A (ja) | 炭化珪素半導体装置およびその製造方法 | |
CN108550652B (zh) | 雪崩光电二极管的制备方法 | |
JP5696767B2 (ja) | 自立基板、およびその製造方法 | |
Sumakeris et al. | Approaches to stabilizing the forward voltage of bipolar SiC devices | |
Thomas et al. | Progress in large-area 4H-SiC epitaxial layer growth in a warm-wall planetary reactor | |
JP2008235767A (ja) | 半導体素子及びその製造方法 | |
Neudeck et al. | Growth and characterization of 3C–SiC and 2H–AlN/GaN films and devices produced on step-free 4H–SiC mesa substrates | |
JP5559370B1 (ja) | 太陽電池 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211013 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220714 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220726 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220823 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7129889 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |