CN104024492A - SiC单晶、SiC晶片以及半导体器件 - Google Patents

SiC单晶、SiC晶片以及半导体器件 Download PDF

Info

Publication number
CN104024492A
CN104024492A CN201280059156.6A CN201280059156A CN104024492A CN 104024492 A CN104024492 A CN 104024492A CN 201280059156 A CN201280059156 A CN 201280059156A CN 104024492 A CN104024492 A CN 104024492A
Authority
CN
China
Prior art keywords
dislocation
wafer
face
sic
density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280059156.6A
Other languages
English (en)
Other versions
CN104024492B (zh
Inventor
郡司岛造
浦上泰
安达步
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Publication of CN104024492A publication Critical patent/CN104024492A/zh
Application granted granted Critical
Publication of CN104024492B publication Critical patent/CN104024492B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及一种SiC单晶，其包含具有{0001}面内方向(主要与＜11-20＞方向平行的方向)的柏氏矢量的位错的密度为3700cm/cm2以下的低位错密度区域(A)。这样的SiC单晶是采用以下的方法得到的：从a面生长晶体切出高偏置角的c面生长籽晶，进行c面生长使得被导入至c面刻面的螺旋位错密度在规定范围内，从得到的c面生长晶体中切出低偏置角的c面生长晶体，进行c面生长使得被导入至c面刻面的螺旋位错密度在规定范围内。SiC晶片以及半导体器件由这样的SiC单晶得到。

Description

SiC单晶、SiC晶片以及半导体器件
技术领域
本发明涉及SiC单晶、SiC晶片以及半导体器件，进一步详细地说，涉及位错密度比以往低的SiC单晶、和由这样的SiC单晶制造的SiC晶片以及半导体器件。
背景技术
SiC(碳化硅)为人所知的有具有六方晶系晶体结构的高温型(α型)、和具有立方晶系晶体结构的低温型(β型)。SiC与Si相比，所具有的特征是不仅耐热性高，而且具有宽的带隙(band gap)，绝缘击穿电场强度较大。因此，由SiC单晶构成的半导体作为代替Si半导体的下一代功率器件的候选材料而为人们所期待。特别地，α型SiC与β型SiC相比，由于带隙较宽，因而作为超低电力损耗功率器件的半导体材料而引人注目。
作为α型SiC的主要的晶面，具有{0001}面(下面也将其称为“c面”)、和垂直于{0001}面的{1-100}面以及{11-20}面(下面也将它们总称为“a面”)。
一直以来，作为得到α型SiC单晶的方法，为人所知的有c面生长法以及a面生长法。在此，所谓“c面生长法”，是指将以c面或者相对于c面的偏置角(offset angle)在规定范围的面为生长面而露出的SiC单晶用作籽晶，并采用升华再析出法等方法使SiC单晶在生长面上生长的方法。另外，所谓“a面生长法”，是指将以a面或者相对于a面的偏置角在规定范围的面为生长面而露出的SiC单晶用作籽晶，并使SiC单晶在生长面上生长的方法。
为了实现高性能的SiC功率器件，降低在SiC器件中产生的漏电流和抑制耐压的降低是必须条件(参照非专利文献1)，从而需要降低成为其原因的SiC单晶中的位错密度。
作为SiC单晶中存在的位错，有显微缩孔(micropipe)、贯通型螺旋位错、基底面位错、贯通型刃型位错等。其中，显微缩孔由于SiC单晶的高品质化技术的发展，目前正在被消灭，所以贯通型螺旋位错、基底面位错、贯通型刃型位错正在成为下一个降低对象。在这3种位错中，基底面位错的大部分和贯通型刃型位错都具有{0001}面内方向的柏氏矢量(表示位错线周围的原子不一致的取向的矢量)。因此，这些位错是一边维持晶格畸变方式、一边在晶体中改变方向而能够相互转换的位错。因此，单凭降低基底面位错或者贯通型刃型位错之中的任一方，一般地说，这些将招致另一方的位错的增大。
这一现象也得到专利文献1的证实。在该文献中，记载着如果在基底面位错密度：10000个/cm2、刃型位错密度：10000个/cm2的晶片上使单晶生长，则基底面位错密度成为：500个/cm2，刃型位错密度成为19500个/cm2，以基底面位错的降低换了取刃型位错的增加。因此，使用这样的晶体，难以制作高性能的SiC器件。
该文献与本发明的气相法不同，是采用溶剂外延法(液相法)得到的晶体。另一方面，位错线为人所知的是柏氏矢量一方面守恒，而另一方面其方向发生变化(柏氏矢量守恒定律)。根据该柏氏矢量守恒定律，基底面位错密度减小、相应地刃型位错密度增大的原则并不取决于气相法和液相法等制造方法，不会发生改变。
最近，为了抑制双极性器件的正向劣化，特别对于在外延生长中将基底面位错转换成贯通型刃型位错进行了许多的尝试(非专利文献2)，但结果是如前述那样增大的贯通型刃型位错可能导致漏电流的增大(非专利文献1)。
我们沿c面、以及与c面垂直的面切出采用在a面上反复生长后进行c面生长的所谓反复a面生长(RAF)法(专利文献2)而得到的晶体，并根据这些X射线形貌图像进行了3维位错的结构解析(非专利文献3)。之所以能够进行这样的位错结构的解析，主要的理由是采用RAF法使晶体中的位错密度降低，与以往的SiC相比，可以得到清晰的位错图像。然而，作为功率器件用SiC单晶，基底面位错密度和贯通型刃型位错的密度依然较高。
现有技术文献
专利文献
专利文献1：日本特开2010-089983号公报
专利文献2：日本特开2003-119097号公报
非专利文献
非专利文献1：H.Fujiwara et al.,Mater.Sci.Forum Vol.679-680(2011),pp.694-697
非专利文献2：B.Kallinger et al.,Mater.Sci.Forum Vol.645-648(2010),pp.299-302
非专利文献3：D.Nakamura et al.,Journal of Crystal Growth304(2007)57-63
非专利文献4：M.Dadley et al.,2011International Conference onSilicon Carbide and Related Materials Abstract Book p.178
非专利文献5：S.Wang et al.,Mater.Res.Soc.Proc.339(1994)735
发明内容
发明所要解决的课题
本发明所要解决的课题在于：提供具有{0001}面内方向(主要与＜11-20＞方向平行的方向)的柏氏矢量的位错(主要为基底面位错和贯通型刃型位错)、以及在它们之中混合有与＜0001＞方向平行的方向的柏氏矢量的混合位错(参照非专利文献4)的密度较小的SiC单晶、以及由这样的SiC单晶制造的SiC晶片以及半导体器件。
用于解决课题的手段
为了解决上述的课题，本发明的SiC单晶的要旨是：包含具有{0001}面内方向的柏氏矢量的位错的密度在3700cm/cm3以下的低位错密度区域(A)。在此，之所以将位错密度设定为每单位体积的位错线长度，是因为在基底面位错的情况下，其表面密度是依赖于基板的偏置角的指标，与此相对照，体积密度是不依赖于基板的偏置角的指标。
SiC单晶也可以进一步包含具有与＜0001＞方向平行的方向的柏氏矢量的位错的密度在740cm/cm3以下的低位错密度区域(B)。
本发明的SiC晶片的要旨是：由本发明的SiC单晶切出，且晶片表面的面积的50％以上由所述低位错密度区域(A)构成。
再者，本发明的半导体器件由使用本发明的SiC晶片制造而成的器件所构成。
发明的效果
从反复进行a面生长所得到的SiC单晶中切出偏置角较大的c面生长基板，并在偏置方向上游侧设置螺旋位错发生区域。如果将其用作籽晶而进行c面生长，则不会将方向转换成生长方向而使籽晶中含有的位错以及从螺旋位错发生区域漏出的位错沿偏置方向下游侧排出，而且单晶的生长得以进行。
接着，从得到的c面生长晶体中切出偏置角较小的c面生长基板，并在偏置方向上游侧设置螺旋位错发生区域。如果将其用作籽晶而再度进行c面生长，则位错从籽晶和螺旋位错发生区域的漏出受到抑制，而且单晶的生长得以进行。
此时，如果在籽晶的表面形成螺旋位错发生区域，从而使被导入至位于偏置方向上游侧的c面刻面内的螺旋位错密度处在规定的范围，则与以往的方法相比，基底面位错和贯通型刃型位错的密度显著降低。为了在SiC单晶基板上制作功率器件而形成杂质较少的外延层，但在通常使用的4°偏置基板中，基底面位错的大致100％转换成贯通型刃型位错。如果使用基底面位错和贯通型刃型位错两者合计的密度较小的本发明的SiC单晶而进行外延生长，则外延层中的贯通位错的密度极端减小，从而可以制作高性能的SiC器件。
附图说明
图1是表示基底面位错密度和贯通型刃型位错密度之间的关系的示意图。
图2是用于说明各种位错的示意图。
图3是Lang法(透射配置形貌)的示意图。
图4中的图4(a)是用于说明源于在同一条件下生长而成的两种单晶的X射线形貌测定用晶片A、B的取出方法的示意图。图4(b)是用于说明源于一种单晶的X射线形貌测定用晶片A、B的取出方法的示意图。
图5是用于说明实际的基底面位错的分布和X射线形貌图像之间的关系的图。
图6是用于说明Berg-Barret法(表面反射形貌)的图。
图7是表示本发明的SiC单晶的制造方法的概念图。
图8是从由采用本发明的方法得到的SiC单晶切出的晶片A的(1-100)面衍射X射线形貌图像的中央部附近抽出并加以放大的10mm见方区域的图像。
图9是从由采用本发明的方法得到的SiC单晶切出的晶片A的(-1010)面衍射X射线形貌图像的中央部附近抽出并加以放大的10mm见方区域(与图8相同的区域)的图像。
图10是从由采用本发明的方法得到的SiC单晶切出的晶片A的(01-10)面衍射X射线形貌图像的中央部附近抽出并加以放大的10mm见方区域(与图8相同的区域)的图像。
图11是在晶片上的同一区域拍摄的(-1010)面衍射、(1-100)面衍射或者(01-10)面衍射的X射线形貌图像(上图)、以及从各X射线形貌图像抽出的位错线的示意图(下图)。
图12是将图11的下图所示的3条位错线的示意图重合的图(图12(a))、以及分类为具有同一方向的柏氏矢量的位错的示意图(图12(b))。
图13是在晶片上的同一区域拍摄的(-1010)面衍射、(1-100)面衍射或者(01-10)面衍射的X射线形貌图像(上图)、以及用虚线表示在各X射线形貌图像中消失的位错图像的图像(下图)。
图14是由采用本发明的方法得到的SiC单晶切出的晶片B的(11-20)面衍射X射线形貌图像(左图)、将(11-20)面衍射X射线形貌图像2值化所得到的图像(右图)、以及在位错长度的计算中使用的基准区域(中央下测的小图)。
图15(a1)、(b1)以及(c1)分别为从由采用本发明的方法得到的SiC单晶切出的晶片A的(1-100)面衍射X射线形貌图像的不同位置抽出并加以放大的10mm见方区域的图像。图15(a2)、(b2)以及(c2)分别为从由SiC单晶切出的晶片B的(11-20)面衍射X射线形貌图像的与(a1)、(b1)以及(c1)对应的位置抽出并加以放大的10mm见方区域的图像。
图16是由采用非专利文献3中记载的方法得到的SiC单晶切出的晶片A的(1-100)面衍射X射线形貌图像(左图)、将(1-100)面衍射X射线形貌图像2值化所得到的图像(右图)、以及在位错长度的计算中使用的基准区域(中央下测的小图)。
图17是由采用非专利文献3中记载的方法得到的SiC单晶切出的晶片B的(22-40)面衍射X射线形貌图像。
图18是由采用非专利文献3中记载的方法得到的SiC单晶切出的晶片B的(0004)面衍射X射线形貌图像。
具体实施方式
以下就本发明的一实施方式进行详细的说明。
[1.用语的定义]
所谓“具有{0001}面内方向的柏氏矢量的位错”，是指柏氏矢量的方向主要在{0001}面内方向的刃型位错、螺旋位错或者混合位错。SiC中存在的位错的柏氏矢量理想的情况是平行或者垂直于{0001}面，但有时也因晶体的应变等而具有上述2种柏氏矢量两者的成分(参照非专利文献4)。“具有{0001}面内方向的柏氏矢量的位错”不仅包括具有完全平行于{0001}面的柏氏矢量的位错，也包括具有在因晶体的应变等而从{0001}面的平行方向偏离的方向上的柏氏矢量的位错。关于这一点，以下说明的其它位错也同样。
另外，“具有{0001}面内方向的柏氏矢量的位错”不仅包括具有平行于＜11-20＞方向的方向上的柏氏矢量的位错，而且也包括具有与除此以外的方向平行的方向上的柏氏矢量的位错。但是，一般认为“具有{0001}面内方向的柏氏矢量的位错”的大部分是具有平行于＜11-20＞方向的方向上的柏氏矢量的位错。
所谓“具有平行于＜11-20＞方向的方向上的柏氏矢量的位错”，是指：
(A)具有平行于＜11-20＞方向的方向上的柏氏矢量的基底面位错(以下也简称为“基底面位错”)(参照图2(a)以及图2(b))，或者
(B)位错线与{0001}面(基底面)大致垂直、且具有平行于＜11-20＞方向的方向上的柏氏矢量的刃型位错(贯通型刃型位错)(参照图2(c))。
“具有平行于＜11-20＞方向的方向上的柏氏矢量的位错”不仅包括具有完全平行于＜11-20＞方向的柏氏矢量的位错，而且也包括因晶体的应变等而具有＜11-20＞方向成分的柏氏矢量和＜0001＞方向成分的柏氏矢量两者的位错。
所谓“具有平行于＜11-20＞方向的方向上的柏氏矢量的基底面位错”，是指：
(a)：位错线位于{0001}面(基底面)上、且具有平行于＜11-20＞方向的方向上的柏氏矢量的刃型位错(参照图2(a))，
(b)：位错线位于{0001}面(基底面)上、且具有平行于＜11-20＞方向的方向上的柏氏矢量的螺旋位错(参照图2(b))，或者
(c)：(a)和(b)的混合位错。
所谓“具有平行于＜0001＞方向的方向上的柏氏矢量的位错”，是指：
(A)位错线与{0001}面(基底面)大致垂直、且具有平行于＜0001＞方向的方向上的柏氏矢量的螺旋位错(贯通型螺旋位错)(参照图2(d))，或者
(B)位错线位于{0001}面(基底面)上、且具有平行于＜0001＞方向的方向上的柏氏矢量的刃型位错(具有平行于＜0001＞方向的方向上的柏氏矢量的基底面内刃型位错)(参照图2(e))。
[2.SiC单晶]
[2.1.具有{0001}面内方向的柏氏矢量的位错]
本发明的SiC单晶的特征在于：包含具有{0001}面内方向的柏氏矢量的位错的体积密度为3700cm/cm3以下的低位错密度区域(A)。
所谓“低位错密度区域(A)”，是指在测定具有{0001}面内方向的柏氏矢量的位错的体积密度时的测定区域内，至少满足“具有{0001}面内方向的柏氏矢量的位错的体积密度为3700cm/cm3以下”这一条件的区域。
如后所述，在判定低位错密度区域(A)时，使用从相互大致正交的方向切出的2种晶片A、B。低位错密度区域(A)是相互正交的面分别由晶片A上的测定区域的面(10mm见方或者10×tmm)和晶片B上的测定区域的面(10mm见方或者10×tmm)构成的立方体区域或者长方体区域。在图4中，用虚线表示的立方体区域相当于低位错密度区域(A)。
如果使制造条件最优化，则具有{0001}面内方向的柏氏矢量的位错的体积密度为3000cm/cm3以下、2000cm/cm3以下、或者1000cm/cm3以下。
[2.2.具有平行于＜11-20＞方向的方向上的柏氏矢量的位错]
本发明的SiC单晶优选包含具有平行于＜11-20＞方向的方向上的柏氏矢量的位错的体积密度为3700cm/cm3以下的低位错密度区域(A)。
可以认为具有{0001}面内方向的柏氏矢量的位错的大部分由具有平行于＜11-20＞方向的方向上的柏氏矢量的位错构成。因此，具有平行于＜11-20＞方向的方向上的柏氏矢量的位错的体积密度至少在上述值以下的SiC单晶成为电力损耗低的半导体。
具有平行于＜11-20＞方向的方向上的柏氏矢量的位错表示为基底面位错和贯通型刃型位错之和。基底面位错和贯通型刃型位错是能够相互转换的位错。因此，如图1所示，一般地说，如果使基底面位错密度降低，则与此相交换，招致贯通型刃型位错密度的增大。
与此相对照，如果使用后述的方法，则可以使基底面位错密度和贯通型刃型位错密度同时降低。
如果使制造条件最优化，则可以得到包含
(a)具有平行于＜11-20＞方向的方向上的柏氏矢量的位错的体积密度为3700cm/cm3以下，且
(b)贯通型刃型位错的体积密度为1200cm/cm3以下的低位错密度区域(A)的SiC单晶。
如果使制造条件进一步最优化，则具有平行于＜11-20＞方向的方向上的柏氏矢量的位错的体积密度为3000cm/cm3以下、2000cm/cm3以下、或者1000cm/cm3以下。另外，与此相对应，贯通型刃型位错的体积密度分别为970cm/cm3以下、650cm/cm3以下、或者320cm/cm3以下。
或者，如果使制造条件最优化，则可以得到包含
(a)具有平行于＜11-20＞方向的方向上的柏氏矢量的位错的体积密度为3700cm/cm3以下，且
(b)具有平行于＜11-20＞方向的方向上的柏氏矢量的基底面位错的体积密度为2500cm/cm3以下的低位错密度区域(A)的SiC单晶。
如果使制造条件进一步最优化，则具有平行于＜11-20＞方向的方向上的柏氏矢量的位错的体积密度为3000cm/cm3以下、2000cm/cm3以下、或者1000cm/cm3以下。另外，与此相对应，基底面位错的体积密度分别为2000cm/cm3以下、1400cm/cm3以下、或者700cm/cm3以下。
或者，如果使制造条件最优化，则可以得到包含并不含有堆垛层错(stacking fault)的低位错密度区域(A)的SiC单晶。
在此，所谓“不含堆垛层错”，是指对于大致平行于{0001}面而切出的晶片，在拍摄后述的透射配置X射线形貌的{1-100}面衍射的透射的3个衍射图像时，亮度不同的面状缺陷图像相对于晶片的面积率为10％以下。如果使制造条件进一步最优化，则堆垛层错的面积率为5％以下、2％以下、1％以下、或者0％。
[2.3.具有平行于＜0001＞方向的方向上的柏氏矢量的位错]
一般地说，SiC单晶除了具有{0001}面内方向(主要平行于＜11-20＞方向的方向)的柏氏矢量的位错以外，还包括具有平行于＜0001＞方向的方向上的柏氏矢量的位错。两者没有能够相互转换的关系，但两者通过互相缠绕而难以使位错向晶体外排出。因此，在一方较多的晶体中，具有另一方也较多的倾向(参照非专利文献5)。
如果使用后述的方法，则可以得到如下的SiC单晶：除了低位错密度区域(A)以外，还包含具有平行于＜0001＞方向的方向上的柏氏矢量的位错的体积密度为740cm/cm3以下的低位错密度区域(B)。
如果使制造条件最优化，则具有平行于＜0001＞方向的方向上的柏氏矢量的位错的体积密度为630cm/cm3以下、420cm/cm3以下、或者210cm/cm3以下。
所谓“低位错密度区域(B)”，是指在测定具有平行于＜0001＞方向的方向上的柏氏矢量的位错的体积密度时的测定区域内，至少满足“具有平行于＜0001＞方向的方向上的柏氏矢量的位错的体积密度为740cm/cm2以下”这一条件的区域。
如后所述，在判定低位错密度区域(B)时，可以使用晶片B。低位错密度区域(B)为由晶片B上的测定区域(10mm见方或者10×tmm)和晶片B的厚度规定的长方体区域。
具有平行于＜0001＞方向的方向上的柏氏矢量的位错表示为贯通型螺旋位错、和具有平行于＜0001＞方向的方向上的柏氏矢量的基底面内刃型位错之和。
如果使用后述的方法，则可以同时降低贯通型螺旋位错密度和具有平行于＜0001＞方向的方向上的柏氏矢量的基底面内刃型位错密度。
如果使制造条件最优化，则可以得到包含
(a)具有平行于＜0001＞方向的方向上的柏氏矢量的位错的体积密度为740cm/cm3以下、且
(b)贯通型螺旋位错的体积密度为690cm/cm3以下的低位错密度区域(B)的SiC单晶。
如果使制造条件进一步最优化，具有平行于＜0001＞方向的方向上的柏氏矢量的位错的体积密度为630cm/cm3以下、420cm/cm3以下、或者210cm/cm3以下。另外，与此相对应，贯通型螺旋位错的体积密度分别为590cm/cm3以下、390cm/cm3以下、或者200cm/cm3以下。
或者，如果使制造条件最优化，则可以得到包含并不含有具有平行于＜0001＞方向的方向上的柏氏矢量的位错的低位错密度区域(B)的SiC单晶。
在此，所谓“并不含有具有平行于＜0001＞方向的方向上的柏氏矢量的位错”，是指该位错的体积密度在1cm/cm3以下。
[2.4.低位错密度区域(A)]
SiC单晶是否具有低位错密度区域(A)，可以采用如下的方法来判定：对大致平行于c面的基板(晶片A)、和大致平行于贯通方向(垂直于基底面的方向)的基板(晶片B)观察对晶体内部结构敏感的透射配置X射线形貌(图3)，从而算出位错密度。有无低位错密度区域(A)的判定具体地说，采用以下的步骤来进行。
[2.4.1.试样的切出以及X射线形貌测定]
从SiC单晶中取出下述的晶片，对各自的晶片进行以下的基于透射配置的X射线形貌测定。
(a)大致平行于{0001}面而切出的晶片A：{1-100}面衍射(或者{11-20}面衍射)
(b)大致垂直于{0001}面、且大致平行于{1-100}面(或者{11-20}面)而切出的晶片B：{11-20}面衍射(或者{1-100}面衍射)
在进行{1-100}面衍射的情况下，{1-100}面衍射优选对晶体学上等价的3个面来进行。
晶片A、B如图4(a)所示，也可以从同一条件下生长而成的2个单晶1、2的大致相同区域中取出，从而使测定区域的体积大致恒定。
或者，晶片A、B如图4(b)所示，也可以从1个单晶的相互接近的区域中取出，从而使测定区域的体积大致恒定。
在晶片A、B的厚度过薄的情况下，或者在测定区域的体积过小的情况下，都由于测定局部位错较少的区域、或者局部位错较多的区域，因而有时无法测定晶体的平均位错密度。另一方面，如果晶片A、B过厚，则X射线难以透射。
因此，晶片A、B各自以
(a)厚度为100μm～1000μm、以及
(b)测定区域的体积为0.03cm3以上的方式切出。
晶片A、B的厚度更优选为300～700μm，进一步优选为400～600μm。
[2.4.2.测定区域的划分]
将得到的X射线形貌图像划分成1边的长度为10±0.1mm的正方形测定区域。但是，在SiC单晶已经是大致平行于{0001}面、或者大致垂直于{0001}面而切片的厚度为tmm(＜10mm)的晶片的情况下，在进行垂直于晶片表面的面的X射线形貌测定时，沿厚度方向将晶片切碎(shred)，进行切碎的晶片的X射线形貌测定，将得到的X射线形貌图像划分成10±0.1mm×tmm的长方形区域。根据X射线形貌的测定的配置的不同，晶片形貌图像有时产生较大的变形。在此情况下，对X射线形貌图像的尺寸比进行修正，使其成为实际的晶片形状。
在测定区域的大小为10±0.1mm×tmm(t＜10mm)的情况下，优选对n(＞10/t)个测定区域求出位错长度，并将n个测定区域中含有的位错长度进行合计而将其作为位错全长，然后从位错全长算出位错密度。
在此情况下，也可以从同一SiC单晶的邻接位置取出n(＞10/t)个晶片A，然后对于处在各晶片A的对应位置的n个测定区域，测定各自的位错长度，将它们进行合计而设定为位错全长。
或者，也可以将从同一SiC单晶切出的1片晶片A划分成10±0.1mm×tmm的测定区域，然后对于处在同一晶片内的邻接的n(＞10/t)个测定区域，测定各自的位错长度，将它们进行合计而设定为位错全长。
关于这一点，晶片B也同样，但在晶片B的情况下，也可以使用由后述的反射形貌图像算出的方法。
[2.4.3.位错长度的测定以及位错密度的算出]
在晶片A、B的各测定区域中，对具有c面内方向的柏氏矢量的位错全长进行测定。
此外，在求出位错全长时，可以测定一根一根的位错的长度，但在位错的根数较多的情况下，也可以使用图像处理软件。但只限于位错彼此之间的重合不会产生大的影响的情况。
[2.4.3.1.晶片A的{1-100}面衍射图像(或者{11-20}面衍射图像)]
将具有{0001}面内方向(主要为平行于＜11-20＞方向的方向)的柏氏矢量的位错投影在晶片A的{1-100}面衍射图像上。其中，除基底面位错以外，贯通型刃型位错和包含＜0001＞方向和{0001}面内方向两者的柏氏矢量的贯通型螺旋位错有时也被投影。但是，贯通型刃型位错和贯通型螺旋位错等贯通位错由于与晶片A的表面垂直，因而它们以点或者短线段表现出来。另一方面，基底面位错由于与晶片A的表面大致平行，因而大致反映实际的形状和尺寸。因此，拍摄在X射线形貌图像中的大部分为基底面位错。另外，在存在具有平行于＜1-100＞方向的方向上的柏氏矢量的堆垛层错的情况下，它能够作为亮度不同的面检测出来。
另外，在一个{1-100}面衍射图像中，具有衍射面内方向的柏氏矢量的位错不能检测出来，因而能够检测出来的基底面位错为实际的大约3分之2(参照图5)。这是因为在SiC晶体中，具有{0001}面内方向的柏氏矢量的基底面位错主要具有平行于＜11-20＞方向的方向上的柏氏矢量，等价的3个＜11-20＞方向之中的1个存在于某个{1-100}面内。
例如，在{1-100}面衍射中，可以检测出主要具有(-1010)面内方向(平行于[1-210]方向的方向)、以及(01-10)面内方向(平行于[-2110]方向的方向)的柏氏矢量的基底面位错。然而，不能检测出主要具有(1-100)面内方向(平行于[11-20]方向的方向)的柏氏矢量的基底面位错。
于是，通过使从一个衍射图像中求出的基底面位错的全长成为1.5倍，就可以求出实际位错的大致长度。为了更准确地测定基底面位错的全长，也可以将由3个晶体学上等价的衍射图像即(1-100)面衍射图像、(-1010)面衍射图像、(01-10)面衍射图像分别得到的基底面位错的全长相加，然后将其除以2而作为位错的平均全长，并用之计算位错密度。
此外，在晶片A的测定中，也可以使用{11-20}面衍射。在此情况下，由于所有的基底面位错可以检测出来，因而不像{1-100}面衍射那样，需要使测定的位错长度成为1.5倍。然而，根据本发明人的经验，3分之2的基底面位错的对比度降低，具有稍微难以看到的倾向。另外，在{11-20}面衍射中，无法进行堆垛层错的检测。因此，在晶片A的测定中，优选使用{1-100}面衍射。
将采用以上的方法测定的1cm2的晶片内的基底面位错的全长乘以10mm/晶片的厚度(mm)，便换算成密度(每1cm3的长度)。
[2.4.3.2.晶片B的{11-20}面衍射图像(或者{1-100}面衍射图像)]
将具有{0001}面内方向(主要为平行于＜11-20＞方向的方向)的柏氏矢量的位错投影在晶片B的{11-20}面衍射图像(或者{1-100}面衍射图像)上。其中，包含贯通型刃型位错和基底面位错。其中，仅求出横切{0001}面的贯通型刃型位错的全长，将其换算成密度(每1cm3的长度)。
此外，沿着{0001}面而出现的位错为基底面位错。然而，在它们之中，不与晶片B的表面平行者为大部分，并不反映实际的形状和尺寸，因而是不准确的。
另外，在晶片B的测定中，也可以使用{1-100}面衍射。在此情况下，可以如前述那样使测定的位错长度成为1.5倍。然而，根据本发明人的经验，特别在晶片B的测定中使用{1-100}面衍射时，其它面的衍射图像大多以重叠在{1-100}面衍射图像上的方式被拍摄下来，从而使形貌图像变得不清晰。因此，在晶片B的测定中，优选使用{11-20}面衍射。
[2.4.4.判定]
将在[2.4.3.]中求出的基底面位错以及贯通型刃型位错的每1cm3的长度进行累计。当其累计值在3700cm/cm3以下的范围时，将该测定区域判定为“低位错密度区域(A)”。
[2.5.低位错密度区域(B)]
SiC单晶是否具有低位错密度区域(B)，除了拍摄晶片B的{000m}衍射图像以外，还可以通过与低位错密度区域(A)同样的步骤来判定。在此，“m”表示α型SiC多型(polytype)的重复周期。例如在4H-SiC的情况下，m＝4，因而拍摄{0004}面衍射图像。另外，在6H-SiC的情况下，m＝6，因而拍摄{0006}面衍射图像。
也就是说，将具有平行于＜0001＞方向的方向上的柏氏矢量的位错投影在晶片B的{000m}衍射图像上。其中，包括贯通型螺旋位错和基底面内刃型位错(位错线处于基底面上、而且具有平行于c轴方向的方向上的柏氏矢量的刃型位错)。
在此，具有{0001}面内方向成分、和＜0001＞方向成分两者的柏氏矢量的位错在晶片B中，被拍摄在{1-100}面衍射(或者{11-20}面衍射)和{000m}面衍射两者中，但这包含在具有平行于{0001}面内方向的方向上的柏氏矢量的位错中，并不包括在具有平行于＜0001＞方向的方向上的柏氏矢量的位错中。因此，在两者的衍射中检测出的位错从在{000m}面衍射中检测出的位错中除去。
其中，分别求出横切{0001}面的贯通型螺旋位错、以及基底面内刃型位错的全长，然后将其换算成密度(每1cm3的长度)。
将这样求出的贯通型螺旋位错以及基底面内刃型位错的每1cm3的长度进行累计。在其累计值处于740cm/cm3以下的范围的情况下，将其测定区域判定为“低位错密度区域(B)”。
[2.6.取向区域]
所谓“取向区域”，是指基底面位错的直线性较高、且所述基底面位错在平行于晶体学上等价的3个＜11-20＞方向的方向上取向的区域。
在位错密度极高的情况下，产生位错彼此之间的互相缠绕，因而基底面位错没有取向。随着位错密度的降低，基底面位错变得容易取向。如果位错密度进一步降低，则基底面位错的取向强度反而减小。本发明的SiC单晶与以往相比，位错密度明显较低。如果使制造条件最优化，则可以得到不仅位错的体积密度较低、而且具有不含取向区域的低位错密度区域(A)的SiC单晶。
所谓“取向区域”，具体地说，是指按以下的步骤判定的区域。
(a)从所述SiC单晶中切出大致平行于{0001}面的晶片。
(b)对所述晶片进行基于透射配置的X射线形貌测定，拍摄与晶体学上等价的3个{1-100}面衍射相对应的X射线形貌图像。
(c)将3个所述X射线形貌图像分别转换成使图像内各点的辉度数值化的数字图像，并将3个所述数字图像分别划分成1边的长度L为10±0.1mm的正方形的测定区域。
(d)对于与晶片上的同一区域相对应的3个所述测定区域中的所述数字图像进行2维傅立叶变换处理，从而得到能谱(power spectrum)(傅立叶系数的振幅A的谱)。
(e)分别使3个所述能谱极坐标函数化，从而求出平均振幅A的角度(方向)依赖性的函数Aave.(θ)(0°≤θ≤180°)。
(f)将3个所述Aave.(θ)的累计值A'ave.(θ)作成曲线(x轴：θ，y轴：A'ave.)，在与3个所述＜1-100＞方向相当的3个θi(i＝1～3)中，分别算出峰值A'ave.(θi)相对于本底(back ground)B.G.(θi)之比(＝A'ave.(θi)/B.G.(θi)比)。
(g)当3个所述A'ave.(θi)/B.G.(θi)比均在1.1以上时，将与3个所述测定区域相对应的所述晶片上的区域判定为“取向区域”。
[2.7.取向强度]
所谓“取向强度”，是指在倒易晶格空间(reciprocal lattice space)中与晶体学上等价的3个＜1-100＞方向相对应的3个A'ave.(θi)/B.G.(θi)比(i＝1～3)的平均值。取向强度B越大，基底面位错的直线性越高，表明在实际空间中的＜11-20＞方向的取向性越高。
在使用后述方法的情况下，如果使制造条件最优化，则可以得到不仅位错的体积密度较低、而且具有不含取向强度B为1.2以上的取向区域的低位错密度区域(A)的SiC单晶。
[3.位错长度的测定方法(1)]
位错长度的测定具体地说，采用以下的步骤来进行。
[3.1.试样的加工：步骤(a)]
首先，从SiC单晶中切出晶片A以及晶片B。
本发明的前提是：进行用于通过X射线形貌来拍摄基底面位错({0001}面内位错)或者贯通型位错的一般的试样加工。详细地说，在下述的条件下实施加工。
也就是说，大致平行于{0001}面而对SiC单晶进行切片，切出偏置角为10°以下的晶片A。另外，大致垂直于{0001}面、且大致平行于{1-100}面(或者{11-20}面)而对SiC单晶进行切片，切出偏置角为10°以下的晶片B。通过磨削、研磨而使晶片A、B表面平坦化，进而除去表面的损伤层，从而成为厚度适于X射线形貌测定的晶片A、B。损伤层的除去优选使用CMP处理。
如果晶片A、B的厚度过薄，则测定的厚度方向的区域成为局部区域，因而不能评价晶体中平均的位错结构。另一方面，如果晶片A、B的厚度过厚，则难以透过X射线。另外，位错线的重合极端地产生，从而难以测定准确的位错密度。因此，晶片A、B的厚度优选为100～1000μm。晶片A、B的厚度更优选为300～700μm，进一步优选为400～600μm。
[3.2.X射线形貌：步骤(b)]
接着，对晶片A、B进行基于透射配置的X射线形貌测定。在进行{1-100}面衍射的情况下，优选拍摄与晶体学上等价的3个{1-100}面衍射相对应的X射线形貌图像。
本发明的前提是：在用于检测基底面位错图像或者贯通型位错图像的一般的X射线形貌测定条件下进行。详细地说，在下述的条件下进行测定。
配置：透射配置(Lang法、参照图3)
衍射条件和测定面：
在测定具有{0001}面内方向(主要为平行于＜11-20＞方向的方向)的柏氏矢量的位错的密度的情况下，使用
(a)对于晶片A的{1-100}面衍射(或者{11-20}面衍射)，以及
(b)对于晶片B的{11-20}面衍射(或者{1-100}面衍射)。
在测定具有与＜0001＞方向平行的方向上的柏氏矢量的位错的密度的情况下，对于晶片B使用{000m}面衍射。
透射配置形貌(Lang法)是可以拍摄整个晶片的缺陷分布、且可以用于检查晶片品质的方法。Lang法有使用大型辐射光设备的方法、和使用实验室水平的小型X射线发生装置的方法，无论使用哪一种，都可以进行本发明所述的测定。在此，针对后者就一般的方法进行说明。
如图3所示，由X射线源22放射的X射线通过第1狭缝24而指示方向，并限制宽度而入射至试样26上。入射X射线照射在试样26的带状区域。如果对晶体的晶面以满足衍射条件的方式调整面内的方位和入射角，则在整个照射区域产生衍射。
作为X射线源22，阳极使用Mo的X射线管，在特性X射线的Kα线中，Kα1的波长符合衍射条件。第2狭缝28所具有的作用是：适当地使其宽度变窄，从而遮断透过试样26而来的一次X射线，同时仅使衍射X射线通过，并使散射X射线所产生的本底降低。在第2狭缝28的背面侧配置有薄膜(或者核乳胶干板)30，进而在其背面侧配置有X射线检测器32。
采用以上的配置，使试样26与薄膜30一起以平行于试样面的方式对试样26进行扫描，从而可以得到遍及整个试样26的衍射图像。
将这样得到的形貌称之为横向形貌。由于将3维的缺陷图像投影成2维图像，因而有时也称之为投影形貌。
作为具有{0001}面内方向的柏氏矢量的位错的检测方法，一般地也可以使用{11-20}面衍射。但是，在{11-20}面衍射中，不能检测出{0001}面内的堆垛层错。
另一方面，在{11-20}面衍射中，即便是1个测定面也能够检测出具有{0001}面内的3个主轴方向的柏氏矢量的位错，与此相对照，在{1-100}面衍射中，以1个测定面只能检测出具有3个主轴方向中的2个主轴方向的柏氏矢量的位错。
于是，在使用晶片A而进行位错检测的情况下，优选使用也能够进行堆垛层错检测的{1-100}面衍射，对晶体学上等价的角度不同的3个晶面进行测定。
[3.3.形貌图像的数字化和图像前处理：步骤(c)]
接着，将各X射线形貌图像分别转换成使图像内的各点的辉度数值化的数字图像，然后将各数字图像分别划分成大小为10±0.1mm见方或者10±0.1mm×tmm的测定区域。
本发明的前提是：实施用于进行图像解析的一般的处理。详细地说，在下述条件下进行数字化以及图像前处理。
(1)采用扫描仪等使在薄膜或核乳胶干板上得到的形貌图像数字化。数字化时的采集条件如以下所示。
分辨率：在薄膜的实际尺寸的基础上，设定为512像素/cm以上。
模式：灰度色标
(2)将数字化的形貌图像(数字图像)划分成1边的长度L为10±0.1mm的正方形、或者10±0.1mm×tmm的长方形的测定区域。在晶片相对较大时，将晶片表面划分成方格状，取出多个测定区域。一般地说，如果测定区域过小，则测定成为局部测定，从而不能得到对于晶体中位错的平均结构的结果。另一方面，如果测定区域过大，则基底面位错图像过细而变得不清晰。
(4)为了得到清晰的位错图像，对数字图像的灰度水平进行调整。具体地说，将位错部分调整成最亮(或暗)，将没有位错的部分调整成最暗(或者亮)。
[3.4.利用图像解析软件算出位错全长：步骤(d)]
例如，对于图像中的全部像素，使用可以计算设定的辉度以上(或者设定的辉度以下)的像素相对于图像中的全部像素的比率的图像解析软件(例如有三谷商事株式会社(MITANI CORPORATION)生产的Win ROOF V6.1(http://mitani-visual.jp/download01.html、截至2011年5月)等)。如果有能够测定图像中的许多线段的全长的软件，也可以使用该软件。
位错全长的算出具体地说，按照以下的步骤来进行。
(1)从X射线形貌的1边的长度为10±0.1mm的测定区域或者10±0.1mm×tmm的测定区域中，抽出能够比较容易地直接测定位错全长的任意大小的基准区域a(1mm～2mm见方的程度，在正方形区域的抽出受到晶片大小限制的情况下，为1～4mm2左右大小的长方形区域)。
(2)使用比例尺、或者在个人计算机上直接测定基准区域a的位错全长La。
(3)使用图像解析软件测量基准区域a的位错部分的面积率Sa。在测量位错部分的面积率时，适当调节辉度的阈值，调节其阈值，以便尽量只测量位错部分。通常，在图像解析时，将图像转换成位图形式而进行处理。所谓位图图像，是计算机图形中的图像形式之一，将图像分割成像素(排列成格子状的许多细密的点)，并使用RGB等表色系而以数值的方式表现该点的颜色和浓度。
(4)根据基准区域a的图像的全部像素数Pa(例如，使用图像处理软件(Photoshop等)进行调查)与位错部分的面积率Sa之积，求出基准区域a的位错部分的像素数，将基准区域a的位错全长La除以该像素数，便算出每1个像素的位错长度L0。
每1个像素的位错长度L0＝La/Pa·Sa
(5)使用图像解析软件测量测定区域A的位错部分的面积率SA。此时，使用在基准区域a的位错部分的面积率的测量时设定的阈值进行测量。
(6)根据测定区域A的全部像素数PA、与位错部分的面积率SA之积，求出测定区域A的位错部分的像素数，将该像素数乘以每1个像素的全长L0(＝La/Pa·Sa)，便可以算出测定区域A的位错全长LA。
[4.位错长度的测定方法(2)]
在SiC单晶已经沿大致＜0001＞方向切片、且不能充分得到测定区域、或者测定困难的情况下(例如，在厚度t(mm)为t＜10mm的晶片的情况下)，在测定向大致垂直于晶片表面的方向延伸的贯通型位错的密度时，也可以对晶片表面进行基于反射配置的X射线形貌测定(Berg-Barret法)，以代替对垂直于晶片表面的面进行基于透射配置的X射线形貌测定。无论使用哪一种方法，都可以得到大致同等的结果。基于反射配置的X射线形貌测定具体地说，按照以下的步骤来进行。
如图6所示，通过狭缝将由X射线源放射的X射线入射到试样上。以低角度入射到试样表面且满足衍射条件，并将衍射角(2θ)大致接近90°的晶面选作衍射面，便使配置变得容易。将这样的反射称为非对称反射，如果使用非对称反射，则衍射图像的宽度可以扩大到X射线源的宽度的10倍左右，从而可以拍摄晶体表面的大面积。如果利用非对称反射，则可以将试样和薄膜的距离设定得较小，从而分辨率得以提高。再者，如果像Lang法那样进行扫描，则可以拍摄整个试样。Berg-Barret法即便是X射线不能透过的厚晶体也可以操作，从而没有厚度的限制。如果在晶体中因晶体缺陷等而具有晶格畸变，则由该部分产生高强度的衍射X射线，从而可以得到缺陷图像的对比度。晶体表面的位错因这种效果而可以得到图像。但是，与透射配置的Lang法相比，位错图像的对比度较弱。
Berg-Barret法也与Lang法同样，有使用大型辐射光设备的方法、和使用实验室水平的小型X射线发生装置的方法。在使用大型辐射光设备的情况下，一般使用双晶体的单色仪，由白色X射线取出适合于非对称反射的任意波长的X射线，使其在试样上产生衍射，从而得到反射形貌图像。在使用实验室水平的X射线发生装置的情况下，作为X射线源，使用阳极为Cu的X射线管，在特性X射线的Kα线中，使衍射条件与Kα1的波长相适应。从点状X射线源放射的X射线束在通过晶体准直仪(Si4晶体单色仪·准直仪)而限制波长区域和发散角后，通过第一狭缝而入射在试样上。虽然通过晶体准直仪而使X射线束的单色性和平行性得以提高，但与使用放射光设施的情况相比，强度极端地弱，因而需要长时间的露出。露出通过在X射线的反射路径上配置X射线薄膜或者干板来进行。此时，既可以对试样、和薄膜或干板进行扫描，或者也可以将其固定。另外，对于晶体的完整性高的晶体，如果在使X射线的入射角从峰位置稍稍偏离的布拉格失配(off Bragg)位置拍摄，则随着晶格常数的稍稍变化或晶面的稍稍倾斜而可以期待大的强度变化，因而可以拍摄对比度好的照片。
为了检测向{0001}面的大致垂直方向伸长的贯通型位错，上述反射形貌的衍射条件使用{11-28}面衍射。通过使用该衍射条件，贯通型刃型位错和贯通型螺旋位错两者都可以检测出来。在反射形貌图像中，贯通型刃型位错以相对小的白色点表现出来，贯通型螺旋位错以相对大的白色点表现出来(例如，参照I.Kamata et al.,Mater.Sci.ForumVols.645-648(2010)pp303-306)。贯通型刃型位错由于向试样表面的大致垂直方向伸长，因而通过测定相对小的白色点的表面密度(每1平方厘米的个数)、并将其乘以试样的厚度，便可以求出其测定面积中的贯通型刃型位错的总长度(＝表面位错密度×tmm/10(cm))。如果将其乘以10mm/tmm(换句话说，表面位错密度乘以1cm)，则可以得到每单位体积的贯通型刃型位错密度。即使只改变表面密度的单位，也为同样的值。
[5.取向区域的判定方法]
“取向区域”按照以下的步骤进行判定。
[5.1.试样的加工：步骤(a)]
首先，从SiC单晶中切出大致平行于{0001}面的晶片。
本发明的前提是：进行用于通过X射线形貌来拍摄基底面位错({0001}面内位错)的一般的试样加工。详细地说，在下述的条件下实施加工。
也就是说，大致平行于{0001}面而对SiC单晶进行切片，切出偏置角为10°以下的晶片。通过磨削、研磨而使晶片表面平坦化，进而除去表面的损伤层，从而成为厚度适于X射线形貌测定的晶片。损伤层的除去优选使用CMP处理。
如果晶片的厚度过薄，则测定的厚度方向的区域成为局部区域，因而不能评价晶体中平均的位错结构，除此以外，取向强度的测定值还容易产生偏差。另一方面，如果晶片的厚度过厚，则难以透过X射线。因此，晶片的厚度优选为100～1000μm，更优选为300～1000μm，进一步优选为300～700μm，更进一步优选为400～600μm。
[5.2.X射线形貌：步骤(b)]
其次，对晶片进行基于透射配置的X射线形貌测定，拍摄与晶体学上等价的3个{1-100}面衍射相对应的X射线形貌图像。
本发明的前提是：在用于检测基底面位错图像的一般的X射线形貌测定条件下进行。详细地说，在下述的条件下进行测定。
配置：透射配置(Lang法、参照图3)
衍射条件和测定面：使用{1-100}面衍射。主要是以检测具有{0001}面内方向的柏氏矢量的位错和缺陷为目的的衍射，而且也可以检测{0001}面内堆垛层错。以晶体学上等价但角度不同的3个面的组合对晶体的同一区域进行测定。所谓3个面，是指(1-100)面、(-1010)面以及(01-10)面。
[5.3.形貌图像的数字化和图像前处理：步骤(c)]
接着，将3个所述X射线形貌图像分别转换成使图像内各点的辉度数值化的数字图像，并将3个所述数字图像分别划分成大小为10±0.1mm的测定区域。
本发明的前提是：实施用于进行图像解析的一般的处理。详细地说，在下述条件下进行数字化以及图像前处理。
(1)采用扫描仪等使在薄膜或核乳胶干板上得到的形貌图像数字化。数字化时的采集条件如以下所示。
分辨率：在薄膜的实际尺寸的基础上，设定为512像素/cm以上。
模式：灰度色标
(2)将数字化的形貌图像(数字图像)划分成1边的长度L为10±0.1mm的正方形的测定区域。在晶片相对较大时，将晶片表面划分成方格状，取出多个测定区域。一般地说，如果测定区域过小，则测定成为局部测定，从而不能得到对于晶体中位错的平均结构的结果。另一方面，如果测定区域过大，则基底面位错图像过细而变得不清晰，从而调查取向性变得困难。
(4)为了得到清晰的基底面位错图像，对数字图像的灰度水平进行调整。具体地说，将基底面位错部分调整成最暗(黑)，将没有位错的部分调整成最亮(白)。
(5)将一边的像素数调整成512像素。如果像素数过低，则不能得到清晰的基底面位错图像。另一方面，如果像素数过多，则傅立叶变换处理变慢。
[5.4.图像解析：步骤(d)]
接着，对于与晶片上的同一区域相对应的3个所述测定区域中的所述数字图像进行2维傅立叶变换处理，从而得到能谱(傅立叶系数的振幅A的谱)。
关于采用2维傅立叶变换进行的图像解析的原理，例如，在
(1)江前敏晴，“使用图像处理的纸的物性解析法”，紙パルプ技術タイムス，48(11)，1-5(2005)(参考文献1)
(2)Enomae,T.,Han,Y.-H.and Isogai,A.,“Fiber orientationdistribution of paper surface calculated by image analysis”,Proceedings ofInternational Papermaking and Environment Conference,Tianjin,P.R.China(May12-14),Book2,355-368(2004)(参考文献2)
(3)Enomae,T.,Han,Y.-H.and Isogai,A.,“Nondestructivedetermination of fiber orientation distribution of fiber surface by imageanalysis”,Nordic Pulp Research Journal21(2):253-259(2006)(参考文献3)
(4)http://psl.fp.a.u-tokyo.ac.jp/hp/enomae/FiberOri/(截至2011年4月)(参考URL1)
等中有详细记载。
[5.5.A'ave.(θi)/B.G.(θi)比的算出：步骤(e)～(g)]
接着，分别使3个所述能谱进行极坐标函数化，从而求出平均振幅A的角度(方向)依赖性的函数Aave.(θ)(0°≤θ≤180°)(步骤(e))。在极坐标函数化中，进行以下的处理。在能谱中，将X轴方向设定为0°，计算相对于反时针方向旋转的角度θ的平均振幅A。也就是说，在0～180°的范围将θ等分，对于各角度求出从能谱的中心至端部的傅立叶系数的振幅的平均值。
接着，将3个所述Aave.(θ)的累计值A'ave.(θ)作成曲线(x轴：θ，y轴：A'ave.)，在与3个所述＜1-100＞方向相当的3个θi(i＝1～3)中，分别算出峰值A'ave.(θi)相对于本底B.G.(θi)之比(＝A'ave.(θi)/B.G.(θi)比)(步骤(f))。当这样得到的3个所述A'ave.(θi)/B.G.(θi)比均在1.1以上时，将与3个所述测定区域相对应的所述晶片上的区域判定为“取向区域”(步骤(g))。
在累计值A'ave.(θ)的曲线中，对于与＜1-100＞方向相当的3个θi(i＝1～3)，分别算出峰值A'ave.(θi)相对于本底B.G.(θi)之比(＝A'ave.(θi)/B.G.(θi)比)。
所谓“本底B.G.(θi)”，是指θi的位置的从x轴至本底线的距离。所谓“本底线”，是指θi附近的与累计值A'ave.(θ)的曲线的下端相接的接线。
通过进行适当的图像处理，在与＜1-100＞方向相当的3个θi(i＝1～3)下分别显示出清晰的峰时，将与其测定区域相对应的晶片上的区域判定为“取向区域”。所谓“清晰的峰”，是指A'ave.(θi)/B.G.(θi)比(i＝1～3)在1.1以上。
在傅立叶变换中，在与现实的取向方向垂直的方向出现峰。在SiC等六方晶系晶体结构中，与＜11-20＞方向垂直的方向为＜1-100＞方向。也就是说，通过傅立叶变换而在＜1-100＞方向出现峰表示基底面位错在＜11-20＞方向取向。另外，取向强度B(＝3个的A'ave.(θi)/B.G.(θi)比的平均值)较大，表示基底面位错在＜11-20＞方向的取向性较高。
[6.SiC单晶的制造方法]
本发明的SiC单晶可以采用如下的方法进行制造：
(1)通过反复进行a面生长，制造使螺旋位错密度降低的SiC单晶(a面生长晶体)；
(2)从a面生长晶体中，切出基于{0001}面的偏置角θ1相对较大的c面生长用第1籽晶；
(3)通过使用第1籽晶进行c面生长，从而制造第1SiC单晶；
(4)从第1SiC单晶中，切出基于{0001}面的偏置角θ2小于θ1的c面生长用第2籽晶；
(5)通过使用第2籽晶进行c面生长，从而制造第2SiC单晶；
(6)根据需要，反复进行规定次数的(2)～(5)。
进行c面生长时，在籽晶的偏置方向的上游侧端部形成用于向c面刻面供给螺旋位错的螺旋位错发生区域。在使用上述的方法而制造SiC单晶的情况下，如果在籽晶的表面形成螺旋位错发生区域，以便向c面刻面供给的螺旋位错的密度为5～100个/cm2，则与以往的方法相比，可以得到位错密度极少的单晶。
图7表示了本发明的SiC单晶的制造方法的概念图。
图7(a)表示了第1籽晶的示意剖视图。图7(a)所示的第1籽晶10是{0001}面不与籽晶的底面平行的所谓“偏置基板”，是偏置角θ1相对较大的高偏置角基板。另外，第1籽晶10是从a面生长晶体切出的板状籽晶(a面生长基板)。因此，第1籽晶10相对大量地含有与{0001}面大致平行的堆垛层错或具有平行于＜0001＞方向的方向上的柏氏矢量的基底面内刃型位错。再者，第1籽晶10在偏置方向上游侧端部形成有螺旋位错发生区域。螺旋位错发生区域需要形成为：向生长晶体的c面刻面内供给的螺旋位错密度在上述范围内。
如果使用这样的第1籽晶10进行第1次生长(第1生长工序)，则如图7(b)所示，可以得到第1SiC单晶(生长晶体)12。此时，从螺旋位错发生区域产生规定密度的螺旋位错，并将其供给至c面刻面内。其结果是，可以抑制因c面刻面内的螺旋位错不足引起的异种多型的发生。
然而，在进行高偏置角生长的情况下，如果在第1籽晶10的表面形成螺旋位错发生区域(人工缺陷部)，则从人工缺陷部产生高密度的堆垛层错和具有平行于＜0001＞方向的方向上的柏氏矢量的基底面内刃型位错。另外，从一开始就存在于第1籽晶10内的堆垛层错也向生长晶体内传输，并向生长晶体外排出。也就是说，第1SiC单晶12含有相对大量的堆垛层错和具有平行于＜0001＞方向的方向上的柏氏矢量的基底面内刃型位错。
接着，从第1SiC单晶12切出第2籽晶10a，以便使θ2＜θ1，并且使偏置倾斜方向大致一致。图7(c)表示了切出的第2籽晶10a的示意剖视图。图7(c)所示的第2籽晶10a是偏置角θ2相对较小的低偏置角基板。例如，在θ1＝8°的情况下，设定θ2＝4°。另外，如果使第1SiC单晶12的生长高度、第2籽晶10a的切出位置等最优化，则如图7(c)所示，可以得到向第1SiC单晶12内传输的堆垛层错不会在生长面上露出的第2籽晶10a。再者，第2籽晶10a在偏置方向上游侧端部，含有从第1SiC单晶12继承下来的规定密度的螺旋位错。因此，虽然可以直接使用切出的第2籽晶10a，但在图7(c)所示的例子中，对偏置方向上游侧端部进一步实施赋予晶格以应变的处理。
此外，即使在赋予晶格以应变的情况下，也有必要实施处理，从而使向生长晶体的c面刻面内供给的螺旋位错密度在上述范围内。
如果使用这样的第2籽晶10a进行第2次生长(第2生长工序)，则如图7(d)所示，可以得到第2SiC单晶12a。此时，从螺旋位错发生区域产生规定密度的螺旋位错，并将其供给至c面刻面内。其结果是，可以抑制因c面刻面内的螺旋位错不足引起的异种多型的发生，而且可以大幅度降低基底面位错、贯通刃型位错等位错从螺旋位错发生区域和c面刻面向生长晶体内的漏出。
另外，即使在第2籽晶10a的表面形成人工缺陷部的情况下，也由于偏置角θ2较小，因而从人工缺陷部产生的螺旋位错的一部分不会转换成堆垛层错，并且也不会向偏置方向的下游侧而流出。再者，在第1生长工序中，堆垛层错的大部分被排出至生长晶体外，因而向位于偏置方向下游侧的高品质区域露出的堆垛层错较少。因此，从籽晶和生长晶体的界面发生螺旋位错的概率也低。
[7.SiC晶片]
本发明的SiC晶片由从本发明的SiC单晶切出的晶片构成。如果使制造条件最优化，则可以得到晶片表面的面积的50％以上由所述低位错密度区域(A)构成的SiC晶片。
在此，所谓“晶片表面的面积的50％以上由低位错密度区域(A)构成”，是指在晶片表面露出的低位错密度区域(A)的面积占晶片表面的面积的50％以上。
如果使制造条件进一步最优化，则低位错密度区域(A)在晶片表面的面积中所占的比例为70％以上、或者90％以上。
另外，通常在SiC晶片中，越是朝向晶片的中心，位错密度越高。与此相对照，如果在使用本发明的方法的情况下使制造条件最优化，则可以得到在晶片表面的中央部具有所述低位错密度区域(A)的SiC晶片。
在此，所谓“在晶片的中央部具有低位错密度区域(A)”，是指包含晶片重心的测定区域为低位错密度区域(A)。
或者，如果使制造条件最优化，则可以得到从晶片的外周除去1cm的区域内由所述低位错密度区域(A)构成的SiC晶片。
再者，如果使用本发明的方法，则可以得到不仅高品位、而且大口径的SiC晶片。具体地说，通过使制造条件最优化，可以得到口径在7.5cm以上、10cm以上、或者15cm以上的高品位的SiC晶片。
晶片的构成表面的晶面并没有特别的限定，可以根据目的的不同而任意加以选择。
也就是说，晶片的表面也可以是与{0001}面平行的面(c面)、从c面稍稍倾斜的面、与{0001}面垂直的面(a面)、或者从a面稍稍倾斜的面之中的任一种。
所得到的晶片能够以原样的状态、或者在表面形成有薄膜的状态应用于各种用途。例如，在使用晶片而制造半导体器件的情况下，可以在晶片表面形成外延膜。作为外延膜，具体地说，有SiC、GaN等氮化物等。
[8.半导体器件]
本发明的半导体器件由使用本发明的SiC晶片制造而成的器件所构成。作为半导体器件，具体地说，有
(a)LED、
(b)功率器件用二极管和晶体管等。
[9.SiC单晶、SiC晶片以及半导体器件的作用]
在多次反复进行SiC单晶的c面生长的情况下，如果在籽晶的偏置上游侧端部形成螺旋位错发生区域，从而使籽晶表面的偏置角满足特定的条件，且被导入至c面刻面内的螺旋位错密度维持在规定的范围，则可以得到每单位体积的总位错长度较短的SiC单晶。
从这样的SiC单晶中与{0001}面大致平行地切出的晶片不仅基底面位错的数量较少，而且贯通型刃型位错的数量也较少。因此，即使将这样的晶片用作籽晶而使SiC单晶生长、或者在晶片表面形成外延膜，生长晶体或者外延膜中的贯通位错的密度也较低。所谓“贯通位错”，是指贯通型刃型位错和贯通型螺旋位错两者，但贯通型刃型位错占大部分。因此，如果使用这样的SiC单晶而制作半导体器件，则可以大幅度抑制起因于这些位错的器件漏电流。
实施例
(实施例1)
[1.试样的制作]
使用图7所示的方法，制作出4H-SiC单晶。从得到的单晶中取出大致平行于{0001}面的晶片A、和大致垂直于{0001}面且大致平行于{1-100}面的晶片B。取出方法如图4(a)所示，设定为从采用大致相同的条件生长而成的二种晶体中，分别切出晶片A以及晶片B的方法。晶片A以及晶片B分别从邻接的位置切出多个。
接着，通过进行表面的平坦化处理以及损伤层除去处理，制成厚度为500μm的评价用试样。
[2.X射线形貌测定和位错密度的算出]
[2.1.具有{0001}面内方向(主要与＜11-20＞方向平行的方向)的柏氏矢量的基底面位错]
对于大致平行于{0001}面而切出的第1个晶片A，得到了3个晶体学上等价的衍射即(1-100)面衍射、(-1010)面衍射、以及(01-10)面衍射的X射线形貌图像。在得到的X射线形貌图像中，观察了低密度的基底面位错图像。用扫描仪采集这些X射线形貌图像，从而使其数字化。将数字化的基底面位错的X射线形貌图像划分为10mm见方的区域。
图8～10分别表示了从(1-100)面衍射图像、(-1010)面衍射图像、(01-10)面衍射图像的中央部附近取出并放大的10mm见方的同一区域的一个例子。对各自图像内的基底面位错的全长进行了测定，结果在(1-100)面衍射图像中为23.3mm，在(-1010)面衍射图像中为10.5mm，在(01-10)面衍射图像中为13.9mm。如前所述，一条位错线在2个衍射图像中被检测到，在1个衍射图像中消失。于是，将各自得到的基底面位错的全长相加，将其除以2而求出平均全长，结果为23.8mm。接着，将该值乘以10mm/晶片厚度(mm)，由此算出基底面位错的密度，结果为47.6cm/cm3。
另外，从邻接的位置切出的其它晶片A也同样，对于位于X射线形貌图像中的中央部附近的10mm见方区域，测定基底面位错的全长，算出每1cm3的基底面位错的密度。其结果是，所有的晶片A都表现出大致同等程度的值。
为了说明位错的柏氏矢量的方向，从位错比较多的晶体中取出晶片。图11表示了在该晶片上的同一区域拍摄的(-1010)面衍射、(1-100)面衍射或者(01-10)面衍射的X射线形貌图像(上图)、以及从各X射线形貌图像抽出的位错线的示意图(下图)。图12表示了将图11的下图所示的3条位错线的示意图重合的图(图12(a))、以及分类为具有同一方向的柏氏矢量的位错的示意图(图12(b))。
如图12(a)所示，所有的位错线都是在3个衍射条件中的一个衍射条件下消失，不是在所有的衍射图像中都能检测到的位错。一条位错线即使弯曲，也是遍及整个位错线，具有相同的柏氏矢量(即朝向单一的方向、且为衍射面内方向的柏氏矢量)。
图13表示了在晶片上的同一区域拍摄的(-1010)面衍射、(1-100)面衍射或者(01-10)面衍射的X射线形貌图像(上图)、以及用虚线表示在各X射线形貌图像中消失的位错图像的图像(下图)。
在某一衍射条件下位错线消失，意味着其柏氏矢量与g矢量(衍射面的法线矢量)垂直。在图13中，用虚线表示的各位错的柏氏矢量的方向用白箭头表示。由图13可知：所有的柏氏矢量都朝向与＜11-20＞方向平行的方向。另外，还可知各基底面位错不管有无直线性，都具有与＜11-20＞方向平行的方向的柏氏矢量(柏氏矢量守恒定律)。与柏氏矢量平行的方向上的位错线表示它是螺旋位错。
[2.2.具有{0001}面内方向(主要与＜11-20＞方向平行的方向)的柏氏矢量的贯通位错(贯通型刃型位错)]
对于大致垂直于{0001}面且大致平行于{1-100}面而切出的第1个晶片B，得到了{11-20}面衍射的X射线形貌图像。在X射线形貌图像中，观察了大致平行于＜000-1＞方向的贯通型刃型位错。{0001}面内的基底面位错几乎没有看到。这在晶片A中，与基底面位错的密度极小相对应。用扫描仪采集所得到的X射线形貌图像，从而使其数字化。采集条件设定成灰度色标、分辨率大约为1000像素/cm。在将数字化的贯通型刃型位错的X射线形貌图像划分为10mm见方的区域后，从中央部附近抽出10mm见方区域(图14左图)。
由于被检测的贯通型刃型位错的根数比较多，因而不是测定它们的所有尺寸，而是使用前述的图像解析软件测量图像中位错的全长(图14右图)。其结果是，X射线形貌图像的10mm见方区域的贯通型刃型位错的全长为308.4mm。该值乘以10mm/晶片的厚度(mm)，便算出每1cm3的贯通型刃型位错的密度，结果为616.8cm/cm3。
另外，从邻接的位置切出的其它晶片B也同样，对于位于X射线形貌图像中的中央部附近的10mm见方区域，测定贯通型刃型位错的全长，算出每1cm3的基底面位错的密度。其结果是，所有的晶片B都表现出大致同等程度的值。
[2.3.具有平行于＜000-1＞方向的方向上的柏氏矢量的位错(基底面内刃型位错、贯通型螺旋位错)]
对于垂直于{0001}面且平行于{1-100}面的晶片B，得到了(0004)面衍射的X射线形貌图像。在X射线形貌图像中，完全没有观察到位错图像。
[3.总位错密度]
通过以上的X射线形貌测定求出的、
(a)具有{0001}面内方向(主要与＜11-20＞方向平行的方向)的柏氏矢量的基底面位错、
(b)具有{0001}面内方向(主要与＜11-20＞方向平行的方向)的柏氏矢量的贯通型刃型位错、以及
(c)具有平行于＜000-1＞方向的方向上的柏氏矢量的位错的每单位体积的位错的全长归纳于表1中。此外，在表1中也一并表示了后述的不同划分的值。
在图8～图10的情况下，具有{0001}面内方向(主要与＜11-20＞方向平行的方向)的柏氏矢量的位错的密度的合计为664.4cm/cm3(表1中的(イ))。
对于与形貌图像中的其它位置相当的划分，也同样地进行了位错密度的测定。各测定部位具有代表性的形貌图像如图15所示。在图15中，上段的形貌图像(a1)、(b1)以及(c1)分别为从SiC单晶切出的大致平行于{0001}面的晶片A的(1-100)面衍射X射线形貌图像的不同位置抽出并加以放大的10mm见方区域的图像。下段的形貌图像(a2)、(b2)以及(c2)分别为从由SiC单晶切出的大致垂直于{0001}面的晶片B的(11-20)面衍射X射线形貌图像的与(a1)、(b1)以及(c1)对应的位置抽出并加以放大的10mm见方区域的图像。从各自的形貌图像求出的基底面位错和刃型位错的位错密度也表示在形貌图像之下。
图15的(a1)、(a2)是在晶体中，距人工缺陷部较远的部位的划分。由(a1)、(a2)测定的基底面位错密度为141cm/cm3，贯通型刃型位错密度为550cm/cm3，两者合计为691cm/cm3(表1中的(ロ))。该值为与图8～10中的划分同等程度的位错密度，在晶片中的大约50％以上的区域，表现出与图8～10以及图15的(a1)、(a2)同等的位错密度。
图15的(b1)、(b2)是在晶体中，中央部和人工缺陷部的中间部位的划分。由(b1)、(b2)测定的基底面位错密度为963cm/cm3，贯通型刃型位错密度为758cm/cm3，两者合计为1721cm/cm3(表1中的(ハ))。
图15的(c1)、(c2)是在晶体中，与人工缺陷部接近的部位的划分。由(c1)、(c2)测定的基底面位错密度为2241cm/cm3，贯通型刃型位错密度为1248cm/cm3，两者合计为3489cm/cm3(表1中的(ニ))。
从实施例1得到的SiC单晶中切出SiC晶片而进行外延生长，结果得到了贯通位错的密度极小的晶片。如果使用该晶片而制作SiC二极管，则较之于使用包含与后述的比较例1的晶体同等程度的位错的晶体而制作的SiC二极管，可以降低漏电流。
(比较例1～2)
[1.试样]
对于使用反复进行a面生长的晶体作为c面生长用籽晶、并以一定的偏置角进行c面生长而成的SiC单晶(非专利文献3的单晶)，进行了同样的X射线形貌测定和总位错长度的测定(比较例1)。
[2.X射线形貌测定和位错密度的算出]
[2.1.具有{0001}面内方向(主要与＜11-20＞方向平行的方向)的柏氏矢量的基底面位错]
对于与{0001}面大致平行的晶片A，得到了{1-100}面衍射的X射线形貌图像。在得到的X射线形貌图像中，观察了高密度的基底面位错图像。用扫描仪采集这些X射线形貌图像，从而使其数字化，将其划分成10mm见方的区域。
图16左图的X射线形貌图像为从位错密度比较少的部位取出的区域。由于被检测的基底面位错的根数是高密度的，因而不是测定它们的所有尺寸，而是使用前述的图像解析软件测量图像中位错的全长。
其结果是，图像中的10mm见方区域的基底面位错的全长为668mm。考虑到图像中未能检测的基底面位错，使该值成为1.5倍，进而乘以10mm/晶片的厚度(mm)，由此测定基底面位错的密度，结果为2505cm/cm3。
另外，从邻接的位置切出的其它晶片A也同样，对于位于X射线形貌图像中的中央部附近的10mm见方区域，测定基底面位错的全长，算出每1cm3的基底面位错的密度。其结果是，所有的晶片A都表现出大致同等程度的值。
[2.2.具有{0001}面内方向(主要与＜11-20＞方向平行的方向)的柏氏矢量的贯通位错(贯通型刃型位错)]
图17表示了非专利文献3的图4c中记载的X射线形貌图像。使用图17的X射线形貌图像，求出了大致平行于＜000-1＞方向的贯通型刃型位错的密度。该X射线形貌图像是使用{22-40}面衍射测定得到的，但它检测出了与{11-20}面衍射同样的晶体应变。在图像中，观察到了大致平行于＜000-1＞方向的贯通型刃型位错、和平行于{0001}面的基底面位错。这在晶片A中，与基底面位错的密度高相对应。测定的只是图像中的大致平行于＜000-1＞方向的贯通型刃型位错的长度，并算出了贯通型刃型位错的密度，结果为1228cm/cm3。
[2.3.具有平行于＜000-1＞方向的方向上的柏氏矢量的位错(基底面内刃型位错、贯通型螺旋位错)]
图18表示了非专利文献3的图4a中记载的{0004}面衍射X射线形貌图像。使用图18的X射线形貌图像，求出了具有平行于＜000-1＞方向的方向上的柏氏矢量的位错的长度。在图18中，可以看到朝向与＜000-1＞方向平行的方向的贯通型螺旋位错、和与{0001}面平行的基底面内刃型位错。考虑到图像的面积和试样的厚度，算出了各自的密度，结果贯通型螺旋位错为694cm/cm3，基底面内刃型位错为49cm/cm3，合计为743cm/cm3。
[3.总位错密度]
通过以上的X射线形貌测定求出的、
(a)具有{0001}面内方向(主要与＜11-20＞方向平行的方向)的柏氏矢量的基底面位错、
(b)具有{0001}面内方向(主要与＜11-20＞方向平行的方向)的柏氏矢量的贯通型刃型位错、以及
(c)具有平行于＜000-1＞方向的方向上的柏氏矢量的位错的每单位体积的位错的全长归纳于表1中。
在比较例1的情况下，具有{0001}面内方向(主要与＜11-20＞方向平行的方向)的柏氏矢量的位错的密度的合计为3733cm/cm3。
如果从包含与比较例1得到的SiC单晶同等程度的位错的晶体中切出SiC晶片而进行外延生长，则成为贯通位错的密度高的晶片。如果使用该晶片而制作SiC器件，则漏电流也增大。
表2表示了由实施例1得到的SiC单晶、以及比较例1(非专利文献3)的SiC单晶的位错的体积密度。此外，在表2中，实施例1的值为代表值。另外，表2中也一并表示了专利文献1(比较例2)中记载的SiC单晶的位错的表面密度和体积密度的推定值。由表2可知，与市售的晶片相比，我们已经报告的比较例1的晶体的位错密度充分小，而且本发明所示的实施例1的晶体的位错密度进一步大幅度减小。
表2
比较例2：日本特开2010-089983号公报(专利文献1)
比较例1：Journal of Crystal Growth，304(2007)57-63(非专利文献3)
(实施例2)
[1.试样的制作]
将实施例1得到的4H-SiC单晶切断成与{0001}面大致平行(偏置角：8°)，并进行表面的平坦化处理以及损伤层除去处理，由此便得到厚度为500μm的晶片。损伤层通过CMP处理而得以除去。
[2.试验方法]
[2.1.X射线形貌测定]
对于晶体学上等价的、且各自相隔60°的面方位不同的(-1010)面、(1-100)面、以及(01-10)面这3个面，测定(1-100)面衍射图像，从而在感光薄膜上得到了X射线形貌图像。在得到的3个X射线形貌图像中，观察了在{0001}面内直线延伸的基底面位错图像。
X射线形貌的测定条件如下所述。
X射线管：Mo对阴极(X射线管中的靶子)
电压电流：60kV
电压电流：300mA
衍射条件：{1-100}面衍射(2θ：15.318°)
第2狭缝的宽度：2mm
扫描速度：2mm/sec
扫描次数：300次
[2.2.图像的前处理]
用扫描仪采集这些X射线形貌图像，从而使其数字化。采集条件设定成灰度色标、分辨率大约为1000像素/cm。从数字化的X射线形貌图像的中央部附近抽出1边的长度L为10mm的正方形的测定区域，进行灰度的水平校正，使得基底面位错部分最暗，无位错部分最亮。以使图像的一边的像素数为512像素的方式投下图像的分辨率，以转换成位图形式的图像文件。
[2.3.基于傅立叶变换的取向性测定]
对进行过前处理的3个数字图像使用傅立叶变换软件即FiberOrientation Analysis Ver.8.13进行处理，从而分别求出能谱和Aave.(θ)。再者，对3个图像累计所得到的Aave.(θ)。再者，使用累计值A'ave.(θ)，求出倒易晶格空间中的与＜1-100＞方向相当的3个θi(i＝1～3)的A'ave.(θi)/B.G.(θi)比。
[3.结果]
在实施例2的情况下，倒易晶格空间中的与＜1-100＞方向相当的3个θi的A'ave.(θi)/B.G.(θi)分别为1.49、1.06、1.83，与前述的取向区域并不相符。
以上就本发明的实施方式进行了详细的说明，但本发明丝毫不限定于上述的实施方式，可以在不脱离本发明的要旨的范围内进行各种改变。
产业上的可利用性
本发明的SiC单晶可以作为超低电力损耗功率器件的半导体材料使用。

Claims (17)

1.一种SiC单晶，其特征在于：包含具有{0001}面内方向的柏氏矢量的位错的体积密度为3700cm/cm3以下的低位错密度区域(A)。
2.根据权利要求1所述的SiC单晶，其特征在于：所述具有{0001}面内方向的柏氏矢量的位错是具有平行于＜11-20＞方向的方向上的柏氏矢量的位错。
3.根据权利要求1所述的SiC单晶，其特征在于：所述具有{0001}面内方向的柏氏矢量的位错的体积密度是通过X射线形貌法测定得到的值。
4.根据权利要求2所述的SiC单晶，其特征在于：在所述低位错密度区域(A)中，贯通型刃型位错的体积密度为1200cm/cm3以下。
5.根据权利要求4所述的SiC单晶，其特征在于：所述贯通型刃型位错的体积密度是采用以下的(a)或者(b)的步骤测定得到的值；
(a)
(1)从所述SiC单晶中，大致垂直于{0001}面、且大致平行于{1-100}面而切出晶片B，所述晶片B能够确保厚度为100μm～1000μm、且体积为0.03cm3以上的测定区域；
(2)对于所述晶片B，就{11-20}面衍射进行基于透射配置的X射线形貌测定；
(3)求出所述晶片B的{11-20}面衍射图像中含有的所述贯通型刃型位错的全长，并由所述全长算出所述体积密度；
(b)
(1)对于所述SiC单晶的大致平行于{0001}面的表面，就{11-28}面衍射进行基于反射配置的X射线形貌测定；
(2)通过将所述晶片B的{11-28}面衍射中含有的贯通型刃型位错图像(小的白色点)的每1平方厘米的个数乘以1cm而算出所述体积密度。
6.根据权利要求2所述的SiC单晶，其特征在于：在所述低位错密度区域(A)中，具有平行于＜11-20＞方向的方向上的柏氏矢量的基底面位错的体积密度为2500cm/cm3以下。
7.根据权利要求6所述的SiC单晶，其特征在于：所述具有平行于＜11-20＞方向的方向上的柏氏矢量的基底面位错的体积密度是采用以下的步骤进行测定所得到的值；
(1)从所述SiC单晶中切出大致平行于{0001}面的晶片A，所述晶片A能够确保厚度为100μm～1000μm、且体积为0.03cm3以上的测定区域；
(2)对于所述晶片A，就晶体学上等价的3个{1-100}面衍射进行基于透射配置的X射线形貌测定；
(3)将所述晶片A的3个{1-100}面衍射图像中含有的所述具有平行于＜11-20＞方向的方向上的柏氏矢量的基底面位错的全长相加，将其除以2而求出位错的平均全长，并由所述平均全长算出所述体积密度。
8.根据权利要求2所述的SiC单晶，其特征在于：所述SiC单晶进一步包含具有平行于＜0001＞方向的方向上的柏氏矢量的位错的体积密度在740cm/cm3以下的低位错密度区域(B)。
9.根据权利要求8所述的SiC单晶，其特征在于：所述具有平行于＜0001＞方向的方向上的柏氏矢量的位错的体积密度是采用以下的步骤进行测定所得到的值；
(1)从所述SiC单晶中，切出大致垂直于{0001}面、且大致平行于{1-100}面的晶片B，所述晶片B能够确保厚度为100μm～1000μm、且体积为0.03cm3以上的测定区域；
(2)对于所述晶片B，就{000m}衍射进行基于透射配置的X射线形貌测定，其中，m表示α型SiC多型的重复周期；
(3)分别求出所述晶片B的{000m}面衍射图像中含有的贯通型螺旋位错以及基底面内刃型位错的全长，并由所述全长算出所述体积密度。
10.根据权利要求8所述的SiC单晶，其特征在于：在所述低位错密度区域(B)中，贯通型螺旋位错的体积密度为690cm/cm3以下。
11.根据权利要求8所述的SiC单晶，其特征在于：所述低位错密度区域(B)不包含具有平行于＜0001＞方向的方向上的柏氏矢量的位错。
12.根据权利要求1所述的SiC单晶，其特征在于：所述低位错密度区域(A)不包含堆垛层错。
13.根据权利要求1所述的SiC单晶，其特征在于：所述低位错密度区域(A)不包含基底面位错的直线性高、且所述基底面位错在与晶体学上等价的3个＜11-20＞方向平行的方向上取向的取向区域；其中，所述“取向区域”，是指按以下的步骤判定的区域；
(a)从所述SiC单晶中切出大致平行于{0001}面的晶片；
(b)对所述晶片进行基于透射配置的X射线形貌测定，拍摄与晶体学上等价的3个{1-100}面衍射相对应的X射线形貌图像；
(c)将3个所述X射线形貌图像分别转换成使图像内各点的辉度数值化的数字图像，并将3个所述数字图像分别划分成1边的长度L为10±0.1mm的正方形的测定区域；
(d)对于与晶片上的同一区域相对应的3个所述测定区域中的所述数字图像进行2维傅立叶变换处理，从而得到能谱(傅立叶系数的振幅A的谱)；
(e)分别使3个所述能谱进行极坐标函数化，从而求出平均振幅A的角度(方向)依赖性的函数Aave.(θ)(0°≤θ≤180°)；
(f)将3个所述Aave.(θ)的累计值A'ave.(θ)作成曲线(x轴：θ，y轴：A'ave.)，在与3个所述＜1-100＞方向相当的3个θi(i＝1～3)中，分别算出峰值A'ave.(θi)相对于本底B.G.(θi)之比(＝A'ave.(θi)/B.G.(θi)比)；
(g)当3个所述A'ave.(θi)/B.G.(θi)比均在1.1以上时，将与3个所述测定区域相对应的所述晶片上的区域判定为“取向区域”。
14.一种SiC晶片，其特征在于：由权利要求1所述的SiC单晶切出，晶片表面的面积的50％以上由所述低位错密度区域(A)构成。
15.一种SiC晶片，其特征在于：由权利要求1所述的SiC单晶切出，晶片表面的中央部具有所述低位错密度区域(A)。
16.一种SiC晶片，其特征在于：由权利要求1所述的SiC单晶切出，从晶片的外周除去1cm的区域内由所述低位错密度区域(A)构成。
17.一种半导体器件，其特征在于：其是使用权利要求14所述的SiC晶片而制造的半导体器件。
CN201280059156.6A 2011-12-02 2012-12-03 SiC单晶、SiC晶片以及半导体器件 Active CN104024492B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011265342A JP5750363B2 (ja) 2011-12-02 2011-12-02 ＳｉＣ単結晶、ＳｉＣウェハ及び半導体デバイス
JP2011-265342 2011-12-02
PCT/JP2012/081250 WO2013081164A1 (ja) 2011-12-02 2012-12-03 ＳｉＣ単結晶、ＳｉＣウェハ及び半導体デバイス

Publications (2)

Publication Number Publication Date
CN104024492A true CN104024492A (zh) 2014-09-03
CN104024492B CN104024492B (zh) 2017-11-14

Family

ID=48535610

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280059156.6A Active CN104024492B (zh) 2011-12-02 2012-12-03 SiC单晶、SiC晶片以及半导体器件

Country Status (5)

Country Link
US (1) US9048102B2 (zh)
JP (1) JP5750363B2 (zh)
CN (1) CN104024492B (zh)
DE (1) DE112012005019B4 (zh)
WO (1) WO2013081164A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105658846A (zh) * 2014-09-30 2016-06-08 新日铁住金高新材料株式会社 碳化硅单晶晶片、和碳化硅单晶锭的制造方法
CN106012002A (zh) * 2016-06-04 2016-10-12 山东大学 一种偏轴衬底用SiC晶体的生长及高电学均匀性的N型SiC衬底的制备方法
CN107208311A (zh) * 2015-02-18 2017-09-26 新日铁住金株式会社 碳化硅单晶块的制造方法和碳化硅单晶块
CN109196146A (zh) * 2017-03-30 2019-01-11 昭和电工株式会社 SiC单晶体的品质评价方法及利用该方法的碳化硅单晶锭的制造方法
CN111272505A (zh) * 2018-12-05 2020-06-12 昭和电工株式会社 SiC单晶的评价用样品取得方法
CN113506366A (zh) * 2021-08-06 2021-10-15 重庆大学 一种位错特征的三维图示化表示方法
CN114481316A (zh) * 2022-01-27 2022-05-13 北京青禾晶元半导体科技有限责任公司 一种碳化硅晶体的制造方法及装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5189156B2 (ja) * 2010-11-29 2013-04-24 株式会社豊田中央研究所 ＳｉＣ単結晶の製造方法
DE112013002107B4 (de) 2012-04-20 2019-04-04 Toyota Jidosha Kabushiki Kaisha SiC-Einkristall-Herstellungsverfahren
WO2014034081A1 (ja) * 2012-08-26 2014-03-06 国立大学法人名古屋大学 結晶製造装置、ＳｉＣ単結晶の製造方法およびＳｉＣ単結晶
JP5857986B2 (ja) * 2013-02-20 2016-02-10 株式会社デンソー 炭化珪素単結晶および炭化珪素単結晶の製造方法
JP5854013B2 (ja) * 2013-09-13 2016-02-09 トヨタ自動車株式会社 ＳｉＣ単結晶の製造方法
JP5931825B2 (ja) * 2013-09-20 2016-06-08 新日鉄住金マテリアルズ株式会社 炭化珪素単結晶インゴットの製造方法
JP6318637B2 (ja) * 2014-01-17 2018-05-09 日立金属株式会社 高硬度材料のマルチワイヤソーによる切断方法
KR101936007B1 (ko) * 2014-12-05 2019-01-07 쇼와 덴코 가부시키가이샤 탄화규소 단결정의 제조 방법 및 탄화규소 단결정 기판
DE112016004600T5 (de) * 2015-10-07 2018-06-21 Sumitomo Electric Industries, Ltd. Epitaktisches Siliziumkarbidsubstrat und Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
JP6722578B2 (ja) * 2016-12-26 2020-07-15 昭和電工株式会社 ＳｉＣウェハの製造方法
JP7238564B2 (ja) * 2019-04-12 2023-03-14 富士電機株式会社 検査装置、検査方法およびプログラム

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020023581A1 (en) * 2000-02-15 2002-02-28 Vodakov Yury Alexandrovich Method for growing low defect density silicon carbide
US20050211156A1 (en) * 2003-04-10 2005-09-29 Itaru Gunjishima Method for manufacturing silicon carbide single crystal from dislocation control seed crystal
CN101061262A (zh) * 2004-10-04 2007-10-24 格里公司 低1c螺旋位错3英寸碳化硅晶片
CN101194052A (zh) * 2005-06-08 2008-06-04 克里公司 低基面位错块体生长的SiC晶片
CN101599428A (zh) * 2008-06-04 2009-12-09 日立电线株式会社 碳化硅半导体衬底及其制造方法
CN101802273A (zh) * 2007-09-12 2010-08-11 昭和电工株式会社 外延SiC单晶衬底及外延SiC单晶衬底的制造方法
US20100200866A1 (en) * 2009-02-12 2010-08-12 Denso Corporation SiC single crystal substrate, SiC single crystal epitaxial wafer, and SiC semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3750622B2 (ja) * 2002-03-22 2006-03-01 株式会社デンソー エピタキシャル膜付きＳｉＣウエハ及びその製造方法並びにＳｉＣ電子デバイス
JP3745668B2 (ja) * 2001-10-12 2006-02-15 株式会社豊田中央研究所 ＳｉＣ単結晶の製造方法並びにＳｉＣ種結晶の製造方法
JP3776374B2 (ja) * 2002-04-30 2006-05-17 株式会社豊田中央研究所 ＳｉＣ単結晶の製造方法，並びにエピタキシャル膜付きＳｉＣウエハの製造方法
JP4219800B2 (ja) * 2003-12-22 2009-02-04 株式会社豊田中央研究所 ＳｉＣ単結晶の製造方法
JP4833798B2 (ja) 2006-11-02 2011-12-07 新日本製鐵株式会社 ＳｉＣ単結晶の製造方法
JP2010089983A (ja) 2008-10-07 2010-04-22 Ecotron:Kk ＳｉＣ単結晶の形成方法
JP5276068B2 (ja) * 2010-08-26 2013-08-28 株式会社豊田中央研究所 ＳｉＣ単結晶の製造方法
JP5189156B2 (ja) * 2010-11-29 2013-04-24 株式会社豊田中央研究所 ＳｉＣ単結晶の製造方法
JP6025306B2 (ja) 2011-05-16 2016-11-16 株式会社豊田中央研究所 ＳｉＣ単結晶、ＳｉＣウェハ及び半導体デバイス

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020023581A1 (en) * 2000-02-15 2002-02-28 Vodakov Yury Alexandrovich Method for growing low defect density silicon carbide
US20050211156A1 (en) * 2003-04-10 2005-09-29 Itaru Gunjishima Method for manufacturing silicon carbide single crystal from dislocation control seed crystal
CN101061262A (zh) * 2004-10-04 2007-10-24 格里公司 低1c螺旋位错3英寸碳化硅晶片
CN101194052A (zh) * 2005-06-08 2008-06-04 克里公司 低基面位错块体生长的SiC晶片
CN101802273A (zh) * 2007-09-12 2010-08-11 昭和电工株式会社 外延SiC单晶衬底及外延SiC单晶衬底的制造方法
CN101599428A (zh) * 2008-06-04 2009-12-09 日立电线株式会社 碳化硅半导体衬底及其制造方法
US20100200866A1 (en) * 2009-02-12 2010-08-12 Denso Corporation SiC single crystal substrate, SiC single crystal epitaxial wafer, and SiC semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DAISUKE NAKAMURA, SATOSHI YAMAGUCHI,ITARU GUNJISHIMA: "Topographic study of dislocation structure in hexagonal SiC single crystal with low dislocation density", 《JOURNAL OF CRYSTAL GROWTH》 *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105658846B (zh) * 2014-09-30 2018-08-28 昭和电工株式会社 碳化硅单晶晶片、和碳化硅单晶锭的制造方法
CN105658846A (zh) * 2014-09-30 2016-06-08 新日铁住金高新材料株式会社 碳化硅单晶晶片、和碳化硅单晶锭的制造方法
CN107208311B (zh) * 2015-02-18 2019-12-10 昭和电工株式会社 碳化硅单晶块的制造方法和碳化硅单晶块
CN107208311A (zh) * 2015-02-18 2017-09-26 新日铁住金株式会社 碳化硅单晶块的制造方法和碳化硅单晶块
CN106012002B (zh) * 2016-06-04 2018-06-19 山东大学 一种偏轴衬底用SiC晶体的生长及高电学均匀性的N型SiC衬底的制备方法
CN106012002A (zh) * 2016-06-04 2016-10-12 山东大学 一种偏轴衬底用SiC晶体的生长及高电学均匀性的N型SiC衬底的制备方法
CN109196146A (zh) * 2017-03-30 2019-01-11 昭和电工株式会社 SiC单晶体的品质评价方法及利用该方法的碳化硅单晶锭的制造方法
CN109196146B (zh) * 2017-03-30 2021-02-26 昭和电工株式会社 SiC单晶体的品质评价方法及利用该方法的碳化硅单晶锭的制造方法
CN111272505A (zh) * 2018-12-05 2020-06-12 昭和电工株式会社 SiC单晶的评价用样品取得方法
US11815437B2 (en) 2018-12-05 2023-11-14 Resonac Corporation Method of acquiring sample for evaluation of SiC single crystal
CN113506366A (zh) * 2021-08-06 2021-10-15 重庆大学 一种位错特征的三维图示化表示方法
CN113506366B (zh) * 2021-08-06 2024-03-26 重庆大学 一种位错特征的三维可视化方法
CN114481316A (zh) * 2022-01-27 2022-05-13 北京青禾晶元半导体科技有限责任公司 一种碳化硅晶体的制造方法及装置

Also Published As

Publication number Publication date
DE112012005019T8 (de) 2014-12-04
WO2013081164A1 (ja) 2013-06-06
DE112012005019B4 (de) 2021-10-07
US9048102B2 (en) 2015-06-02
US20140291700A1 (en) 2014-10-02
JP2013116840A (ja) 2013-06-13
JP5750363B2 (ja) 2015-07-22
CN104024492B (zh) 2017-11-14
DE112012005019T5 (de) 2014-08-21

Similar Documents

Publication Publication Date Title
CN104024492A (zh) SiC单晶、SiC晶片以及半导体器件
CN103635615B (zh) 碳化硅单晶、碳化硅晶片和半导体器件
JP5000424B2 (ja) 炭化珪素単結晶ウェハの欠陥検出方法、及び炭化珪素半導体素子の製造方法
Naresh-Kumar et al. Coincident electron channeling and cathodoluminescence studies of threading dislocations in GaN
Dalmau et al. X-ray topography characterization of large diameter AlN single crystal substrates
Sumiya et al. Deep-level defects related to the emissive pits in thick InGaN films on GaN template and bulk substrates
Ansah Antwi et al. Crystallographically tilted and partially strain relaxed GaN grown on inclined {111} facets etched on Si (100) substrate
Tanuma et al. Two-photon-excited, three-dimensional photoluminescence imaging and dislocation-line analysis of threading dislocations in 4H-SiC
JP6192948B2 (ja) ＳｉＣ単結晶、ＳｉＣウェハ、ＳｉＣ基板、及び、ＳｉＣデバイス
Seo et al. Evaluation of lattice curvature and crystalline homogeneity for 2-inch GaN homo-epitaxial layer
Sintonen et al. Defect structure of a free standing GaN wafer grown by the ammonothermal method
Poust et al. SiC substrate defects and III-N heteroepitaxy
Das et al. Detection of crystal defects in high doped epitaxial layers and substrates by photoluminescence
Kim et al. Mapping of a Lattice-Plane Tilting in a Ga N Wafer Using Energy-Resolved X-Ray Diffraction Topography
Lou et al. Synchrotron X-ray diffraction characterization of the inheritance of GaN homoepitaxial thin films grown on selective growth substrates
Kurai et al. Microscopic potential fluctuations in Si-doped AlGaN epitaxial layers with various AlN molar fractions and Si concentrations
Möreke et al. Investigation of the GaN-on-GaAs interface for vertical power device applications
Martinez et al. Towards the production of very low defect GaSb and InSb substrates: bulk crystal growth, defect analysis and scaling challenges
Keir et al. High resolution X-ray diffraction studies of CdxHg1-xTe/CdTe epitaxial layers grown by MOVPE on GaAs substrates
Mikulík et al. Crystallite misorientation analysis in semiconductor wafers and ELO samples by rocking curve imaging
Mogilatenko et al. Predominant growth of non-polar a-plane (Al, Ga) N on patterned c-plane sapphire by hydride vapor phase epitaxy
Barabash et al. Local strain, defects, and crystallographic tilt in GaN (0001) layers grown by maskless pendeo-epitaxy from x-ray microdiffraction
Reddy et al. Progress in the Molecular Beam Epitaxy of HgCdTe on Large-Area Si and CdZnTe Substrates
Majchrzak et al. Dislocation density as a factor compensating the polarization doping effect in graded p-AlGaN contact layers
Yang et al. Double Shockley stacking fault formation in higher doping regions of PVT-grown 4H-SiC wafers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201202

Address after: Aichi Prefecture, Japan

Patentee after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Patentee before: DENSO Corp.

Patentee before: Toyota Motor Corp.