RU2761051C1 - Способ изготовления межприборной изоляции мощных нитридгаллиевых транзисторов - Google Patents

Способ изготовления межприборной изоляции мощных нитридгаллиевых транзисторов Download PDF

Info

Publication number
RU2761051C1
RU2761051C1 RU2021116535A RU2021116535A RU2761051C1 RU 2761051 C1 RU2761051 C1 RU 2761051C1 RU 2021116535 A RU2021116535 A RU 2021116535A RU 2021116535 A RU2021116535 A RU 2021116535A RU 2761051 C1 RU2761051 C1 RU 2761051C1
Authority
RU
Russia
Prior art keywords
gallium nitride
inter
transistors
transistor
insulation
Prior art date
Application number
RU2021116535A
Other languages
English (en)
Inventor
Владимир Ильич Егоркин
Максим Николаевич Журавлёв
Валерий Евгеньевич Земляков
Алексей Александрович Зайцев
Лариса Валентиновна Якимова
Владимир Александрович Беспалов
Original Assignee
Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет "Московский институт электронной техники"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет "Московский институт электронной техники" filed Critical Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет "Московский институт электронной техники"
Priority to RU2021116535A priority Critical patent/RU2761051C1/ru
Application granted granted Critical
Publication of RU2761051C1 publication Critical patent/RU2761051C1/ru

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Abstract

Настоящее изобретение относится к технологии изготовления мощных интегральных схем. Задача настоящего изобретения - уменьшение токов утечки нитридгаллиевых НЕМТ транзисторов и интегральных схем на их основе до единиц наноампер при напряжениях до 600 В. Предлагаемый способ заключается в следующем: расположенный на подложке буферный слой GaN легируется углеродом; по границам транзистора формируются изолирующие области с помощью имплантации ионов азота; перед проведением операции ионной имплантации наносится пассивирующий слой нитрида кремния. 4 ил.

Description

Настоящее изобретение относится к технологии изготовления мощных интегральных схем.
Нитридные НЕМТ-транзисторы - наиболее перспективная элементная база для изготовления мощных и высокочастотных интегральных схем. Приборные GaN/AlGaN гетероструктуры эпитаксиально выращиваются на различных подложках в т.ч. на кремниевых пластинах большого диаметра. Один из важных этапов изготовления компактных силовых схем на одной пластине или кристалле - изоляция отдельных транзисторов друг от друга. Качество межприборной изоляции определяет токи утечки, пробивные и рабочие напряжения.
В известном патенте приведены примеры изготовления межприборной изоляции на нитридной гетероструктуре AlGaN/GaN с помощью создания мезаструктур с использованием плазмохимического травления в смеси N2O и SiH4 [1]. Также возможно применение реактивного ионного травления в хлорсодержащей индуктивно связанной плазме (ICP-RIE). При травлении удаляется область двумерного электронного газа вокруг транзистора. Однако при травлении, из-за ионной бомбардировки поверхности, образуются вакансии азота, обладающие свойством донорной примеси. Это приводит к высокому поверхностному току утечки. Большой ток утечки вызывает потерю мощности в закрытом состоянии, дополнительные шумы и проблемы с надежностью.
В известном патенте описана технология изготовления межприборной изоляции нитридных приборов с помощью предварительного легирования и последующего селективного травления легированных областей [2]. Селективное травление проще плазменного и позволяет получить гладкую поверхность материала с небольшими повреждениями кристаллической структуры. Для дополнительного уменьшения токов утечки по поверхности изолирующей мезаструктуры можно использовать пассивацию поверхности диэлектриком. Недостаток подобного подхода при изготовлении транзисторов - непланарность получаемой структуры, что затрудняет проведение дальнейших технологических операций.
Альтернативный способ изготовления межприборной изоляции - ионная имплантация. Высокое сопротивление изолирующей области обеспечивается за счет глубоких уровней ловушек или центров рекомбинации. Такой подход позволяет сохранить плоскую морфологию прибора. В известном патенте обсуждается создание межприборной изоляции с помощью внедрения ионов бора в нитрид галлия [3]. Технологический маршрут включает следующие операции: поверхность пластины GaN покрывается толстым слоем фоторезиста (толщина больше 3 мкм) с помощью центрифугирования; слой фоторезиста над изолирующими областями удаляется; ионы фтора вводятся в GaN через окна в фоторезисте. Источник фтора - CF4 или CHF3. Основной недостаток этого способа - плохая управляемость глубиной проникновения ионов, повреждение и загрязнение поверхности и, как следствие, возникновение дополнительных каналов утечек.
В наиболее близком по технической сути патенте, принятом нами за прототип, межприборная изоляция изготавливается с помощью имплантации ионов азота [4]. В качестве маски используется слой фоторезиста. Легирование проводится в три этапа при различных энергиях: 1) энергия - 30 кэВ, доза - 6×1012 см-2; 2) энергия - 160 кэВ, доза -1,8 × 1013 см-2; 3) энергия - 400 кэВ, доза - 2,5 × 1013 см-2. Моделирование распределения
ионов азота методом Монте-Карло показывает концентрацию вакансий более 1020 см-3 на глубине около 0,6 микрона от поверхности. После ионной имплантации изолирующая область покрывается пленкой пассивирующего диэлектрика Si3N4. Измеренное разрушающее напряжение пробоя составляло 60-70 В на микрон расстояния затвор-сток. Это дает пробивное напряжение около 200 В для геометрии транзистора, описанной в патенте. Средняя плотность тока утечки стока, измеренная для транзистора с затвором 2 × 200 микрон, составила около 0,3 мА/мм при напряжении сток-исток 150 В и напряжении затвор-исток -8 В. Основной недостаток этого способа - многостадийный технологический процесс, недостаточно высокие пробивные напряжения и большие токи утечки.
Задача настоящего изобретения - уменьшение токов утечки нитридгаллиевых НЕМТ транзисторов и интегральных схем на их основе до единиц наноампер при напряжениях до 600 В.
Предлагаемый способ заключается в следующем: расположенный на подложке буферный слой GaN легируется углеродом; по границам транзистора формируются изолирующие области с помощью имплантации ионов азота; перед проведением операции ионной имплантации наносится пассивирующий слой нитрида кремния.
Для тестирования межприборной изоляции применялись AlGaN/GaN гетероструктуры на кремниевой подложке, с легированным и нелегированным буферными слоями GaN. Толщина слоя AlGaN - 25 нм, мольная доля А1 - 25%. Были изготовлены тестовые элементы из расположенных на расстоянии пять микрон пальцев омических контактов Ti/Al/Ni/Au. Четные и нечетные пальцы соединяются с общими контактными площадками. В пространство между отдельными пальцами проводилась имплантация ионов азота с помощью установки ионного легирования IBS IMC200. На одной пластине с тестовыми элементами формировались транзисторы с длиной затвора 0.7 мкм и шириной 100 мкм. На транзисторах контролировали удельный ток и пробивное напряжение в режиме отсечки (напряжение на стоке транзистора при напряжении на затворе транзистора, при котором ток стока минимален).
В нелегированном буферном слое GaN возникает электронная проводимость за счет фоновых примесей кислорода, а также вакансий азота, действующих как мелкие доноры. Эти факторы сложно контролировать в процессе роста. Использование легированных углеродом буферных слоев позволяет подавить фоновую проводимость и обеспечить высокие значения напряжения пробоя. Объемная концентрация углерода была выбрана на уровне 5⋅1017 см-3. Верхняя часть буферного слоя не легируется, чтобы не уменьшать подвижность носителей в канале транзистора.
Азот был выбран в качестве имплантируемой примеси для создания изолирующих областей из-за своей безопасности и технологичности для получения потока ионов. Легирование азотом проводится в один этап через слой нитрида кремния. Пассивирующий диэлектрик защищает поверхность нитрида галлия от повреждения и образования поверхностных каналов утечек через дефекты. В качестве маски при ионной имплантации применялся фоторезист толщиной более 3 мкм.
Для подбора оптимальной энергии при проведении операции ионного легирования было проведено численное моделирование распределения ионов азота в нитриде галлия с использованием алгоритма TRIM (SRIM). Наилучшее качество изоляции наблюдается при расположении максимума распределения в области двумерного электронного газа на гетерогранице AlGaN/GaN. Такое положение максимума достигается при энергии ионов в диапазоне 75-85 кэВ. В стандартной технологии, где имплантация производится без применения слоя нитрида кремния, максимум распределения радиационных дефектов расположен гораздо глубже гетерограницы AlGaN/GaN, что затрудняет подавление проводимости и требует проведения нескольких операций ионного легирования.
Ионная имплантация азота проводилась с дозами в диапазоне от 100 мкКл/см2 до 1000 мкКл/см2 с проведением промежуточных измерений через каждые 100 мкКл/см2.
Начиная с дозы 600 мкКл/см2 токи утечки уменьшились до уровня менее одного наноампера. Пробивное напряжение структуры также стабилизировалось.
Таким образом, применение предлагаемого способа изготовления межприборной изоляции нитридгаллиевых транзисторов в сравнении с патентом-прототипом позволило уменьшить величину токов утечки в 300 раз с 0,3 мА/мм до 1 нА/мм, увеличить пробивное напряжение в 3 раза с 200 В до 600 В.
На фиг. 1 показано распределение относительной концентрации ионов азота по глубине проникновения в приборную структуру. Видно, что при применении дополнительного пассивирующего слоя Si3N4 максимум распределения располагается на границе AlGaN/GaN при энергиях ионов 75-85 кэВ. При этом концентрация дефектов на указанной границе раздела достигала значений более 1020 см-3 при дозах облучения более 500 мкКл/см2. Это позволяет нейтрализовать имеющееся на AlGaN/GaN границе сопоставимое по величине количество электронов.
На фиг. 2 показана топология тестового элемента для измерения токов утечки. Расстояние между омическими контактами 5 мкм
На фиг. 3. представлены измеренные токи утечки в тестовом элементе: 1-межприборная изоляция с помощью травления и пассивации мезы, 2 - межприборная изоляция с помощью имплантации ионов азота, буферный слой не легируется, 3 -межприборная изоляция, изготовленноая по предлагаемому способу.
На фиг. 4. показаны вольтамперные характеристики тестовых полевых транзисторов в режиме отсечки: 1- межприборная изоляция с помощью травления и пассивации мезы (напряжение на затворе - 3 В), 2 - межприборная изоляция с помощью имплантации ионов азота, буферный слой не легируется (напряжение на затворе - 4 В), 3 - межприборная изоляция, изготовленноая по предлагаемому способу (напряжение на затворе -5 В).
Источники информации
1. Патент РФ №2610346
2. Патент США №8748204
3. Патент КНР №106024695
4. Патент США №20050145851 - прототип

Claims (1)

  1. Способ изготовления межприборной изоляции мощных нитридгаллиевых транзисторов, включающий формирование изолирующих областей по границам транзистора с помощью имплантации ионов азота через окна в слое толстого фоторезиста, отличающийся тем, что буферный слой нитрида галлия легируется углеродом, перед ионной имплантацией на поверхность приборной структуры наносится пассивирующая пленка нитрида кремния, легирование азотом проводится в один этап через слой нитрида кремния.
RU2021116535A 2021-06-08 2021-06-08 Способ изготовления межприборной изоляции мощных нитридгаллиевых транзисторов RU2761051C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2021116535A RU2761051C1 (ru) 2021-06-08 2021-06-08 Способ изготовления межприборной изоляции мощных нитридгаллиевых транзисторов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2021116535A RU2761051C1 (ru) 2021-06-08 2021-06-08 Способ изготовления межприборной изоляции мощных нитридгаллиевых транзисторов

Publications (1)

Publication Number Publication Date
RU2761051C1 true RU2761051C1 (ru) 2021-12-02

Family

ID=79174244

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2021116535A RU2761051C1 (ru) 2021-06-08 2021-06-08 Способ изготовления межприборной изоляции мощных нитридгаллиевых транзисторов

Country Status (1)

Country Link
RU (1) RU2761051C1 (ru)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2765611A2 (en) * 2013-02-12 2014-08-13 Seoul Semiconductor Co., Ltd. Vertical gallium nitride transistors and methods of fabricating the same
RU2567949C2 (ru) * 2009-08-07 2015-11-10 Гардиан Индастриз Корп. Осаждение на большой площади и легирование графена и содержащие его продукты
CN107507856A (zh) * 2016-06-14 2017-12-22 黄知澍 镓解理面iii族/氮化物磊晶结构及其主动元件与其制作方法
RU2668635C1 (ru) * 2017-12-26 2018-10-02 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский Томский государственный университет" (ТГУ, НИ ТГУ) Способ изготовления мощного нитрид-галлиевого полевого транзистора

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2567949C2 (ru) * 2009-08-07 2015-11-10 Гардиан Индастриз Корп. Осаждение на большой площади и легирование графена и содержащие его продукты
EP2765611A2 (en) * 2013-02-12 2014-08-13 Seoul Semiconductor Co., Ltd. Vertical gallium nitride transistors and methods of fabricating the same
CN107507856A (zh) * 2016-06-14 2017-12-22 黄知澍 镓解理面iii族/氮化物磊晶结构及其主动元件与其制作方法
RU2668635C1 (ru) * 2017-12-26 2018-10-02 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский Томский государственный университет" (ТГУ, НИ ТГУ) Способ изготовления мощного нитрид-галлиевого полевого транзистора

Similar Documents

Publication Publication Date Title
JP6472776B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US5506421A (en) Power MOSFET in silicon carbide
JP6880669B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US20140113421A1 (en) Silicon carbide semiconductor apparatus and method of manufacturing same
US7960782B2 (en) Nitride semiconductor device and method for producing nitride semiconductor device
US9236443B2 (en) High electron mobility transistors having improved reliability
WO2019101009A1 (zh) 一种SiC基UMOSFET的制备方法及SiC基UMOSFET
CN107039268B (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
US10134832B2 (en) Semiconductor device and method of manufacturing the same
CN111048420B (zh) 横向双扩散晶体管的制造方法
US8343841B2 (en) Method for fabricating a semiconductor device
US20020195655A1 (en) Symmetric trench MOSFET device and method of making same
US20220320295A1 (en) Sic mosfet structures with asymmetric trench oxide
TWI701835B (zh) 高電子遷移率電晶體
KR20190001233A (ko) 트렌치 게이트형 탄화규소 모스펫 구조 및 그 제조방법
CN111384179A (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
US11063142B2 (en) Semiconductor device including silicon carbide body and method of manufacturing
RU2761051C1 (ru) Способ изготовления межприборной изоляции мощных нитридгаллиевых транзисторов
KR100198309B1 (ko) 쇼트키 접합을 포함하는 반도체 장치
JP6717242B2 (ja) 半導体装置
JP4048856B2 (ja) 半導体装置の製造方法
CN114944338A (zh) 具有缩短沟道长度和高Vth的SiC MOSFET
US10832911B2 (en) Semiconductor device
US11233157B2 (en) Systems and methods for unipolar charge balanced semiconductor power devices
CN111509037A (zh) 一种带有槽型jfet的碳化硅mos器件及其制备工艺