RU2668635C1 - Способ изготовления мощного нитрид-галлиевого полевого транзистора - Google Patents

Способ изготовления мощного нитрид-галлиевого полевого транзистора Download PDF

Info

Publication number
RU2668635C1
RU2668635C1 RU2017145911A RU2017145911A RU2668635C1 RU 2668635 C1 RU2668635 C1 RU 2668635C1 RU 2017145911 A RU2017145911 A RU 2017145911A RU 2017145911 A RU2017145911 A RU 2017145911A RU 2668635 C1 RU2668635 C1 RU 2668635C1
Authority
RU
Russia
Prior art keywords
masks
level
resist
field
windows
Prior art date
Application number
RU2017145911A
Other languages
English (en)
Inventor
Николай Анатольевич Торхов
Original Assignee
Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский Томский государственный университет" (ТГУ, НИ ТГУ)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский Томский государственный университет" (ТГУ, НИ ТГУ) filed Critical Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский Томский государственный университет" (ТГУ, НИ ТГУ)
Priority to RU2017145911A priority Critical patent/RU2668635C1/ru
Application granted granted Critical
Publication of RU2668635C1 publication Critical patent/RU2668635C1/ru

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Изобретение относится к электронной технике и предназначено для создания дискретных приборов и сверхвысокочастотных интегральных схем с использованием полевых HEMT транзисторов. Техническим результатом является более качественное удаление электронного резиста в окнах резистной маски, обеспечение ровного края резистных масок и заданных линейных размеров затворной щели. По изобретению тонкие проводящие покрытия наносят не на резистные маски, а под них, т.е. непосредственно на рабочую поверхность активной области полупроводниковой структуры, после чего из электронных резистов формируют маски второго уровня и методом электронной литографии формируют расширенные шляпки полевых затворов Шоттки, затем удаляют проводящие покрытия в открытых окнах масок второго уровня, напыляют барьерную металлизацию, методом взрывной литографии масок электронных резистов второго уровня формируют шляпки полевых затворов или других конструктивных элементов и удаляют проводящие покрытия с открытых участков поверхности. При необходимости формирования полостей под полями шляпок полевых затворов селективно удаляют маски первого уровня, проводят пассивацию поверхности канала между контактами стока и истока слоем диэлектрика таким образом, чтобы под полями шляпок формировались воздушные полости, затем вскрывают окна в диэлектрике над контактами, проводят металлизацию следующих уровней и подложки, после чего разделяют подложку на отдельные кристаллы. 1 ил.

Description

Изобретение относится к электронной технике и предназначено для создания дискретных приборов и сверхвысокочастотных интегральных схем с использованием полевых HEMT (high electron mobility transistor) транзисторов с затвором Шоттки.
Известен способ создания полевого транзистора с ленточным затвором (Т.С. Петрова, Е.Л. Ерёмина, М.Г. Игнатьев, Л.А. Козлова, А.А. Баров. Монолитная интегральная схема двухпозиционного СВЧ коммутатора на GaAs. Известия Томского политехнического университета. 2006. т. 309. № 8. с.172-175). В этом способе после формирования омических контактов стоков и истоков, выделения активной области транзистора на всю поверхность структуры наносят диэлектрический слой диоксида кремния (SiO2) толщиной 0.5 мкм, а затем слой металла, например, алюминия (Al). Затем проводят электронную литографию для вскрытия окон в пленке алюминия, у которых один из краев совпадает с местоположением затворов Шоттки в изготавливаемом транзисторе. После вскрытия окон на всю поверхность структуры наносят вторую пленку алюминия, и затем посредством литографии в резисте создают окна, окружающие щели, образованные между двумя металлами (Al-Al), и проводят травление диэлектрика через маску Al-Al. Затем проводят химическое травление контактного слоя, напыление металла затвора, удаление резиста и металлической маски Al-Al.
Наиболее близким аналогом является способ изготовления полевого транзистора по патенту RU 2463682, H01L 21/335, опубл. 10.10.2012. Способ включает следующий набор технологических операций: формирование омических контактов стока и истока на контактном слое полупроводниковой структуры, выделение активной области (травлением, или ионной имплантацией), нанесением пленки диэлектрика на поверхность контактного слоя, формирование субмикронной щели в пленке диэлектрика для последующих операций травления контактного слоя и нанесения металла затвора через маску резиста (выбран за прототип). Технология формирования затвора с субмикронными размерами с использованием оксидных пленок описана в (Е.П. Гроо, Л.А. Козлова, М.Г. Игнатьев. Технология. Научная сессия ТУСУР – 2004 г., Материалы Всероссийской Научно-Технической Конференции 2004 г., Томск, Россия).
После нанесения пленки диэлектрика проводят электронную литографию для вскрытия в диэлектрике окон, у которых один из краев совпадает с местоположением полевых затворов Шоттки в изготавливаемом транзисторе, а после вскрытия этих окон на всю поверхность наносят второй слой диэлектрика, удаляют резист и посредством литографии создают окна в резисте, окружающем щели, образованные между двумя диэлектриками, проводят селективное травление контактного слоя, после чего напыляют пленки металла для формирования полевых затворов.
Недостатком данных способов изготовления полевых транзисторов является то, что гетероэпитаксиальные структуры (ГЭС) на основе вюрцитных нитридных соединений (AlxGa1-xN/GaN, InxAl1-xN/GaN, InxGa1-xN/GaN) имеют сильное, зависящее от доли x, встроенное электрическое поле E, образованное спонтанной поляризацией и поляризацией, наведенной упругими напряжениями, характерными для вюрцитных соединений данной группы. Встроенное в ГЭС электрическое поле E ≈ 108 В/м соизмеримо с напряженностью электрического поля E(U=100 кВ)≈107-108 В/м, ускоряющей системы большинства электронных нанолитографов (Москалёв А.В. Моделирование энергетических профилей квантовых ям твердый раствор нитридов галлия и алюминия – нитрида галлия с учетом пьезоэлектрической и спонтанной поляризации. Санкт-Петербургский государственный электротехнический университет «ЛЭТИ» им. В.И.Ульянова (Ленина). Выпускная квалификационная работа бакалавра). Здесь U – разность потенциалов ускоряющего напряжения. Направление вектора напряженности встроенного в гетероструктуру электрического поля E таково, что оно эффективно отражает электроны экспонирующего луча, падающего на маску электронного резиста (И.А. Супрядкина, К.К. Абгарян, Д.И. Бажанов, И.В. Мутигуллин. Исследование поляризаций нитридных соединений (Al, Ga, AlGa)N и зарядовой плотности различных интерфейсов на их основе. ФТП. 47(12). 2013. 1647-1652). В результате реализуется одна из двух негативных ситуаций: 1) падающие электроны при движении в слое электронного резиста не достигают поверхности активной области гетероэпитаксиальной структуры; 2) электроны достигают поверхности активной области ГЭС и отражаются обратно. В первом случае после проявления на поверхности ГЭС в окне резистной маски остается недопроявленный слой электронного резиста, а во втором – в окне резистной маски остается трудно удаляемый «прошитый» двойной электронной дозой слой электронного резиста. В обоих случаях допроявление в кислородной плазме не приводит к получению удовлетворительных результатов, так как для удаления недопроявленного или «прошитого» оставшегося резистного слоя требуется значительное время травления, что приводит к сильному растравливанию окна резистной маски, недопустимому увеличению его линейных размеров и формированию неровных краев маски. Например, для получения после допроявления в кислородной плазме топологической нормы 0.3 мкм необходимо формировать узкую щель в резисте длиной значительно меньше топологической нормы.
Можно избежать подобных проблем подбором дозы, энергии, плотности и сечения электронного луча для каждого процесса электронного экспонирования масок электронных резистов, но это требует проведения большого количества итераций, дорого и не всегда дает воспроизводимый положительный результат.
Целью настоящего изобретения является устранение указанных выше недостатков прототипа, в частности, обеспечение ровного края резистных масок и свободной от резиста чистой рабочей поверхности.
Задача решается за счет того, что вместо стандартного способа использования тонких проводящих покрытий, временно наносимых на поверхность масок электронных резистов и удаляемых после проведения процессов электронно-лучевого экспонирования, предлагается тонкие проводящие покрытия наносить не на резистные маски, а под них, т.е. непосредственно на рабочую поверхность активной области структуры.
Технический результат достигается тем, что в способе, включающем выделение активной области полупроводниковой структуры химическим или реактивно-ионным травлением, или ионной имплантацией и создание омических контактов стока и истока на контактном слое активной области, в отличие от прототипа, тонкие (50 – 300 нанометров) многослойные металлические или многослойные металлические и диэлектрические, или резистные маски наносятся на поверхность контактного слоя полупроводника, затем проводят формирование затворной щели в металлических (например, Al-Al), металлических и диэлектрических (например, SiO2-Al), диэлектрических (например, SiO2-SiO2, Si3N4-Si3N4) или резистных масках, осуществляют нанесение одного или нескольких тонких проводящих слоев, формирование поверх них масок электронных резистов, проведение электронно-лучевого экспонирования, проявление и удаление засвеченного резиста, допроявление в кислородной плазме и удаление проводящего слоя в окнах резистных масок, окружающих щели. При необходимости осуществляют селективное травление контактного слоя, напыление пленок затворной металлизации и формирование затворов методом взрывной литографии, удаление остатков тонких проводящих слоев, пассивацию поверхности слоем диэлектрика, вскрытие окон над контактами стока и истока и формирование металлизации второго уровня.
В стандартном способе используют тонкие проводящие покрытия, временно наносимые на маску электронного резиста при проведении процессов электронной литографии, что обеспечивает стекание электрического заряда, захваченного экспонируемой электронным лучом поверхностью резистной маски. После проведения электронно-лучевого экспонирования тонкие проводящие слои удаляют с поверхности масок электронных резистов. При этом в стандартных способах нанесения проводящих покрытий существуют значительные ограничения по химическому составу среды и термодинамическим параметрам системы (например, температуры), накладываемые применяемыми резистными масками.
В способе по изобретению наносимые непосредственно на рабочую поверхность тонкие проводящие покрытия используются в первую очередь для экранирования масок электронных резистов от встроенных в гетероструктуру сильных электрических полей E, а во вторую очередь – для стекания электрического заряда, накапливаемого резистными слоями в процессе электронно-лучевого экспонирования. Заявленный способ не имеет ограничений, накладываемых применением резистных масок, обеспечивает равномерную засветку резистивных масок по всей толщине, равномерное проявление и полное удаление экспонированного резиста. Это обеспечивает формирование ровного края резистных масок и свободную от резиста чистую рабочую поверхность после удаления тонкого проводящего покрытия.
Преимуществом предлагаемого способа изготовления нитрид-галлиевого полевого (HEMT) транзистора перед прототипом является исключение негативного влияния встроенных сильных электрических полей на процесс электронно-лучевого экспонирования. Это достигается посредством экранирования от масок электронных резистов тонкими проводящими покрытиями, расположенными между поверхностью ГЭС и резистными масками, чем обеспечивается равномерная по всей толщине засветка резистных масок при экспонировании, равномерное их проявление и полное удаление засвеченного резиста, формирование ровного края резистной маски и свободную от резиста чистую рабочую поверхность после удаления тонких проводящих покрытий. Кроме того, обеспечивается возможность нанесения различных проводящих покрытий и их комбинаций способами, не имеющими ограничений, накладываемых применением электронных резистов.
На схемах фиг. 1 показаны основные моменты одного из возможных вариантов заявленного способа изготовления (InxAl1-xN/GaN, AlxGa1-xN/GaN) полевого (HEMT) транзистора с затвором Шоттки.
На фиг. 1, а) показана структура, содержащая полуизолирующую подложку карбида кремния 1, на которой выращены нитридные гетероэпитаксиальные полупроводниковые слои 2, необходимые для создания канала с двумерным электронным газом, и покрывающий капсулирующий слой i-GaN 3.
На фиг. 1, б) показана структура после выделения активной области, создания омических контактов стока 4 и истока 5 и нанесения первой диэлектрической маски 6.
На фиг. 1, в) показана структура после травления окна 8 в первой диэлектрической маске 6 через маску резиста 7.
На фиг. 1, г) показана структура после напыления второй, отличающейся по химическим свойствам, диэлектрической маски 9 и удаления резиста 7.
На фиг. 1, д) показана структура после нанесения тонкого 20-50 нм проводящего слоя 10.
На фиг. 1, е) показана структура после проведения электронной литографии для формирования затвора через маску электронного резиста 11.
На фиг. 1, ж) показана структура после напыления барьерной металлизации 12, удаления резиста, удаления тонкого проводящего слоя, удаления первой диэлектрической маски из-под шляпки Т-образного затвора.
На фиг. 1, з) показана структура после пассивации канала транзистора диэлектриком 13 таким образом, что между полупроводником и ориентированным к стоку краем шляпки Т-образного затвора образуются полости, заполненные вакуумом или газовой средой 14.
На фиг. 1, и) показана структура после вскрытия окон в диэлектрике 13 и гальванического наращивания золота 15 на омические контакты с целью формирования металлизации второго уровня.
Пример осуществления способа по изобретению.
Изготавливали полевой транзистор с высокой подвижностью электронов (HEMT) на основе гетероструктуры InAlN/GaN, основные технологические этапы изготовления которого показаны на фиг. 1. Эпитаксиальные слои были выращены методом MOC-гидридной эпитаксии на полуизолирующей подложке карбида кремния 1.
Капсулирующий слой 3 из полуизолирующего нитрида галлия i-GaN был выращен поверх слоев 2, образующих гетеропереход InAlN/GaN с двумерным электронным газом. Сначала проводили выделение активной области транзистора реактивно-ионным травлением по маске фоторезиста. С использованием методов литографии, процессов вакуумного напыления и быстрого термического отжига на поверхности капсулирующего слоя 3 создавали омические контакты истока 4 и стока 5. Затем на всю структуру наносили первую маску диэлектрической пленки диоксида кремния SiO2 6 толщиной 150 нм. Затем с использованием методов литографии в резистной маске 7 формировали окна, расположенные ближе к стоку, края которых располагались в каналах между контактами стока и истока и совпадали с предполагаемыми положениями затворов Шоттки. После этого в окнах резистной маски проводили химическое травление материала первой маски 6 и формирование таким образом левого края щели 8, определяющей в конечном итоге положение полевого затвора Шоттки. Не снимая резиста, термическим распылением наносили вторую диэлектрическую маску из монооксида кремния SiO 9 толщиной 0,15 мкм. После удаления резиста одна часть поверхности канала была закрыта слоем первой маски 6, а другая – слоем второй маски 9. Между этими слоями получалась щель трапециевидного сечения с линейным размером L меньшего основания у рабочей поверхности 150 нм. Затем для проведения электронной литографии всю поверхность пластины покрывали проводящим слоем алюминия 10 толщиной 30 нм, после чего на нем формировали маску электронного резиста 11 со смещенной в сторону стока шляпкой затвора, проводили электроннолучевое экспонирование, проявление и удаление засвеченных участков резистной маски, допроявление в кислородной плазме и селективное удаление проводящего слоя 10 в окнах резистных масок, напыляли металлизацию затвора 12, проводили операцию «взрыва» электронного резиста 11 в результате чего формировался полевой затвор Шоттки 12 Т-образной формы со смещенной в сторону стока шляпкой полевого затвора. Затем селективным травлением удаляли проводящий слой Al с окружающей затвор открытой поверхности, а затем и диэлектрическую маску SiO2 6 первой маски из-под ориентированного к стоку края шляпки Т-образного затвора, проводили пассивацию активной области структуры диэлектриком 13 толщиной 0.3 мкм таким образом, что между рабочей поверхностью активной области полупроводника и ориентированными к стоку краями шляпок Т-образных затворов Шоттки образовывались полости 14. Далее для формирования металлизации второго уровня над омическими контактами стока и истока вскрывали окна в пассивирующем диэлектрике и производили гальваническое наращивание золота 15.
В результате была достигнута поставленная цель и получен InAlN/GaN HEMT транзистор с длинной затвора, равной 150 нм.
Источники информации:
1. Т.С. Петрова, Е.Л. Ерёмина, М.Г. Игнатьев, Л.А. Козлова, А.А. Баров. Монолитная интегральная схема двухпозиционного СВЧ коммутатора на GaAs. Известия Томского политехнического университета. 2006. т. 309. №8. с.172-175.
2. Г.И. Айзенштат, А.Ю. Ющенко, А.И. Иващенко. Патент RU 2463682 С1. Способ изготовления полевого транзистора. 2011 г.
3. Е.П. Гроо, Л.А. Козлова, М.Г. Игнатьев. Технология формирования затвора с субмикронными размерами с использованием оксидных пленок. Научная сессия ТУСУР – 2004 г., Материалы Всероссийской Научно-Технической Конференции 2004 г., Томск, Россия.
4. Москалёв А.В. Моделирование энергетических профилей квантовых ям твердый раствор нитридов галлия и алюминия – нитрида галлия с учетом пьезоэлектрической и спонтанной поляризации. «Санкт-Петербургский государственный электротехнический университет «ЛЭТИ» им. В.И.Ульянова (Ленина)» (СПбГЭТУ “ЛЭТИ”). Выпускная квалификационная работа бакалавра. Электронный ресурс: http://library.eltech.ru/files/vkr/bakalavri/2281/2016%D0%92%D0%9A%D0%A0228105%D0%9C%D0%9E%D0%A1%D0%9A%D0%90%D0%9B%D0%81%D0%92.PDF, дата просмотра 07.12.2017.
5. И.А. Супрядкина, К.К. Абгарян, Д.И. Бажанов, И.В. Мутигуллин. Исследование поляризаций нитридных соединений (Al, Ga, AlGa)N и зарядовой плотности различных интерфейсов на их основе. ФТП. 47(12). 1647-1652 (2013).

Claims (1)

  1. Способ изготовления мощного нитрид-галлиевого полевого транзистора, включающий выделение активной области химическим или физическим травлением, проведение процессов литографии и создание омических контактов стока и истока на контактном слое активной области полупроводниковой структуры, формирование щели затвора или другого конструктивного элемента в диэлектрических, металлических или резистных масках первого уровня или их комбинаций, а также, при необходимости, селективное травление контактного слоя, отличающийся тем, что на поверхность активной области полупроводниковой структуры с затворной щелью наносят тонкий слой металлического, полимерного или другого высокопроводящего покрытия или их комбинацию, после чего из электронных резистов формируют маски второго уровня и методом электронной литографии формируют расширенные шляпки полевых затворов Шоттки, затем удаляют проводящие покрытия в открытых окнах масок второго уровня, напыляют барьерную металлизацию, проводят финишные обработки, методом взрывной литографии масок электронных резистов второго уровня формируют шляпки полевых затворов Шоттки или других конструктивных элементов, удаляют проводящие покрытия с открытых участков поверхности, при необходимости формирования полостей под полями шляпок полевых затворов селективно удаляют маски первого уровня, проводят пассивацию поверхности канала между контактами стока и истока слоем диэлектрика таким образом, чтобы под полями шляпок полевых затворов формировались воздушные полости, затем вскрывают окна в диэлектрике над контактами стока и истока, проводят металлизацию следующих уровней, металлизацию подложки с обратной стороны и разделение подложки на кристаллы.
RU2017145911A 2017-12-26 2017-12-26 Способ изготовления мощного нитрид-галлиевого полевого транзистора RU2668635C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2017145911A RU2668635C1 (ru) 2017-12-26 2017-12-26 Способ изготовления мощного нитрид-галлиевого полевого транзистора

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2017145911A RU2668635C1 (ru) 2017-12-26 2017-12-26 Способ изготовления мощного нитрид-галлиевого полевого транзистора

Publications (1)

Publication Number Publication Date
RU2668635C1 true RU2668635C1 (ru) 2018-10-02

Family

ID=63798511

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2017145911A RU2668635C1 (ru) 2017-12-26 2017-12-26 Способ изготовления мощного нитрид-галлиевого полевого транзистора

Country Status (1)

Country Link
RU (1) RU2668635C1 (ru)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2707402C1 (ru) * 2019-03-28 2019-11-26 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский Томский государственный университет" (ТГУ, НИ ТГУ) Способ изготовления высокочастотного транзистора с дополнительным активным полевым электродом
RU198647U1 (ru) * 2020-04-03 2020-07-21 Акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" Маска для травления полиимидных защитных покрытий полупроводниковых приборов
RU2746845C1 (ru) * 2020-08-27 2021-04-21 Федеральное государственное автономное образовательное учреждение высшего образования «Национальный исследовательский Томский государственный университет» Способ изготовления t-образного гальванического затвора в высокочастотном полевом транзисторе
RU2761051C1 (ru) * 2021-06-08 2021-12-02 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет "Московский институт электронной техники" Способ изготовления межприборной изоляции мощных нитридгаллиевых транзисторов
RU2787550C1 (ru) * 2022-04-21 2023-01-10 Акционерное общество "Научно-производственное предприятие "Исток" им. А.И. Шокина"(АО "НПП "Исток" им. Шокина") Способ изготовления мощного полевого транзистора СВЧ на полупроводниковой гетероструктуре на основе нитрида галлия
CN116314297A (zh) * 2023-03-09 2023-06-23 湖北九峰山实验室 一种具有介电支撑层的t形栅及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013229486A (ja) * 2012-04-26 2013-11-07 Mitsubishi Electric Corp ヘテロ接合電界効果トランジスタ及びその製造方法
US20140159050A1 (en) * 2012-12-12 2014-06-12 Electronics And Telecommunications Research Institute Field effect transistor and method of fabricating the same
RU2534442C1 (ru) * 2013-07-04 2014-11-27 Открытое акционерное общество "Научно-производственное предприятие "Пульсар" Способ изготовления мощного свч-транзистора
RU154437U1 (ru) * 2015-02-05 2015-08-27 Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский университет "МИЭТ" (МИЭТ) Гетероструктурный полевой транзистор на основе нитрида галлия с улучшенной стабилизацией вольт-амперной характеристики
US20150263116A1 (en) * 2014-03-14 2015-09-17 Chunong Qiu High electron mobility transistors with improved gates and reduced surface traps
RU2581726C1 (ru) * 2015-03-24 2016-04-20 федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский ядерный университет МИФИ" (НИЯУ МИФИ) Мощный сверхвысокочастотный транзистор на основе нитрида галлия

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013229486A (ja) * 2012-04-26 2013-11-07 Mitsubishi Electric Corp ヘテロ接合電界効果トランジスタ及びその製造方法
US20140159050A1 (en) * 2012-12-12 2014-06-12 Electronics And Telecommunications Research Institute Field effect transistor and method of fabricating the same
RU2534442C1 (ru) * 2013-07-04 2014-11-27 Открытое акционерное общество "Научно-производственное предприятие "Пульсар" Способ изготовления мощного свч-транзистора
US20150263116A1 (en) * 2014-03-14 2015-09-17 Chunong Qiu High electron mobility transistors with improved gates and reduced surface traps
RU154437U1 (ru) * 2015-02-05 2015-08-27 Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский университет "МИЭТ" (МИЭТ) Гетероструктурный полевой транзистор на основе нитрида галлия с улучшенной стабилизацией вольт-амперной характеристики
RU2581726C1 (ru) * 2015-03-24 2016-04-20 федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский ядерный университет МИФИ" (НИЯУ МИФИ) Мощный сверхвысокочастотный транзистор на основе нитрида галлия

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2707402C1 (ru) * 2019-03-28 2019-11-26 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский Томский государственный университет" (ТГУ, НИ ТГУ) Способ изготовления высокочастотного транзистора с дополнительным активным полевым электродом
RU198647U1 (ru) * 2020-04-03 2020-07-21 Акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" Маска для травления полиимидных защитных покрытий полупроводниковых приборов
RU2746845C1 (ru) * 2020-08-27 2021-04-21 Федеральное государственное автономное образовательное учреждение высшего образования «Национальный исследовательский Томский государственный университет» Способ изготовления t-образного гальванического затвора в высокочастотном полевом транзисторе
RU2761051C1 (ru) * 2021-06-08 2021-12-02 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет "Московский институт электронной техники" Способ изготовления межприборной изоляции мощных нитридгаллиевых транзисторов
RU2787550C1 (ru) * 2022-04-21 2023-01-10 Акционерное общество "Научно-производственное предприятие "Исток" им. А.И. Шокина"(АО "НПП "Исток" им. Шокина") Способ изготовления мощного полевого транзистора СВЧ на полупроводниковой гетероструктуре на основе нитрида галлия
RU2793658C1 (ru) * 2022-07-05 2023-04-04 Акционерное общество "Научно-производственное предприятие "Исток" им. А.И. Шокина" (АО "НПП "Исток" им. Шокина") Способ изготовления полевого транзистора свч с барьером шоттки
CN116314297A (zh) * 2023-03-09 2023-06-23 湖北九峰山实验室 一种具有介电支撑层的t形栅及其制备方法

Similar Documents

Publication Publication Date Title
RU2668635C1 (ru) Способ изготовления мощного нитрид-галлиевого полевого транзистора
KR100710654B1 (ko) 트래핑을 저감하는 3족 질화물 기반 전계 효과트랜지스터와 고전자 이동도 트랜지스터 및 그 제조 방법
US7897446B2 (en) Method of forming a high electron mobility transistor hemt, utilizing self-aligned miniature field mitigating plate and protective dielectric layer
EP1410444B1 (en) Insulating Gate AlGaN/GaN HEMT
US8039301B2 (en) Gate after diamond transistor
TWI627752B (zh) 半導體裝置
JP2009105405A (ja) 電界緩和プレートを有する高電子移動度トランジスタ半導体デバイスおよびその製造方法
US7632726B2 (en) Method for fabricating a nitride FET including passivation layers
US10553697B1 (en) Regrowth method for fabricating wide-bandgap transistors, and devices made thereby
US8431962B2 (en) Composite passivation process for nitride FET
US8748244B1 (en) Enhancement and depletion mode GaN HMETs on the same substrate
US11594625B2 (en) III-N transistor structures with stepped cap layers
TW202105529A (zh) 具有圖案化表面鈍化層之場板結構及用於製造其之方法
US20240243179A1 (en) Semiconductor device and manufacturing method thereof
RU2671312C2 (ru) Способ изготовления высокочастотного полевого транзистора с дополнительным полевым электродом
TWI577009B (zh) Enhanced High Electron Mobility Crystal
US20200321441A1 (en) Miniature field plate t-gate and method of fabricating the same
RU2746845C1 (ru) Способ изготовления t-образного гальванического затвора в высокочастотном полевом транзисторе
KR101170730B1 (ko) 향상된 필드 플레이트를 갖는 반도체 장치
TW202332051A (zh) 高電子遷移率電晶體及其製作方法
CN109461655B (zh) 具有多栅结构的氮化物高电子迁移率晶体管制造方法
RU168641U1 (ru) Конструкция высокочастотного полевого транзистора с дополнительным полевым электродом
CN102479732B (zh) 监控栅槽刻蚀的方法
Heo et al. Impacts of recessed gate and fluoride-based plasma treatment approaches toward normally-off AlGaN/GaN HEMT
RU2707402C1 (ru) Способ изготовления высокочастотного транзистора с дополнительным активным полевым электродом

Legal Events

Date Code Title Description
QB4A Licence on use of patent

Free format text: LICENCE FORMERLY AGREED ON 20190913

Effective date: 20190913