RU2707402C1 - Способ изготовления высокочастотного транзистора с дополнительным активным полевым электродом - Google Patents
Способ изготовления высокочастотного транзистора с дополнительным активным полевым электродом Download PDFInfo
- Publication number
- RU2707402C1 RU2707402C1 RU2019109007A RU2019109007A RU2707402C1 RU 2707402 C1 RU2707402 C1 RU 2707402C1 RU 2019109007 A RU2019109007 A RU 2019109007A RU 2019109007 A RU2019109007 A RU 2019109007A RU 2707402 C1 RU2707402 C1 RU 2707402C1
- Authority
- RU
- Russia
- Prior art keywords
- gate
- electrode
- field
- dielectric
- drain
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 title abstract description 11
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 12
- 238000004880 explosion Methods 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims abstract description 4
- 238000005507 spraying Methods 0.000 claims description 3
- 230000005669 field effect Effects 0.000 abstract description 12
- 238000001459 lithography Methods 0.000 abstract description 9
- 239000011248 coating agent Substances 0.000 abstract description 6
- 238000000576 coating method Methods 0.000 abstract description 6
- 230000009467 reduction Effects 0.000 abstract description 5
- 230000003071 parasitic effect Effects 0.000 abstract description 4
- 230000006872 improvement Effects 0.000 abstract description 3
- 150000004767 nitrides Chemical class 0.000 abstract description 3
- 230000001681 protective effect Effects 0.000 abstract description 3
- 230000008901 benefit Effects 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 230000000694 effects Effects 0.000 abstract description 2
- 230000002265 prevention Effects 0.000 abstract 1
- 238000004544 sputter deposition Methods 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000001465 metallisation Methods 0.000 description 6
- 239000010931 gold Substances 0.000 description 5
- 230000008719 thickening Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000002360 explosive Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Изобретение относится к электронной технике и предназначено для создания мощных полевых транзисторов с затвором Шоттки и дополнительным активным полевым («Field plate» - FP) электродом. Может быть использовано в мощных СВЧ транзисторах на основе нитридных (GaN) гетероэпитаксиальных структур для усиления полевых эффектов, связанных с увеличением пробивных напряжений Uпр, предотвращением «коллапса» тока и снижением рабочей температуры канала Tc. Предложен способ изготовления мощного полевого транзистора с активным полевым электродом, включающий в себя: выделение активной области, создание омических контактов истока и стока, нанесение диэлектрической маски, проведение литографии для вскрытия окон, расположенные ближе к стоку края которых определяют местоположение затворов Шоттки в изготавливаемом транзисторе, удаление материала диэлектрической маски в окнах резистивной маски, а затем и сам резист, формирование посредством новой литографии в новом резистивном слое затворного окна, окружающего определяющие местоположения затворов Шоттки края окон диэлектрической маски, напыление затворной металлизации, проведение операции взрыва и получение Z-образного затвора Шоттки, удаление диэлектрической маски из-под Z-образной шляпки затвора, повторное нанесение защитного диэлектрика с образованием воздушных или иных полостей под шляпкой Z-затвора, формирование над затвором и смещенного к стоку активного соединенного воздушными мостами с истоком полевого FP-электрода. Новым является то, что между FP-электродом и Z-образным затвором формируют воздушный зазор, приводящий к снижению паразитной емкости затвор-исток и улучшению СВЧ-характеристик транзистора. Для получения требуемой величины зазора между FP-электродом и затвором, или между FP-электродом и прилегающей к Z-затвору со стороны стока поверхностью канала формируют диэлектрические опоры заданной высоты. Преимуществом предлагаемого способа изготовления полевого транзистора является значительное уменьшение емкости затвор-исток и улучшение СВЧ-характеристик транзистора. 1 ил.
Description
Изобретение относится к электронной технике и предназначено для создания мощных полевых транзисторов с затвором Шоттки и дополнительным активным (электрически соединенным с истоком) полевым Field plate (FP) электродом. Активные полевые FP-электроды эффективно используются в мощных СВЧ транзисторах, например, на основе нитридных (GaN) гетероэпитаксиальных структур, для усиления полевых эффектов приводящих к увеличению пробивных напряжений Uпр [1], предотвращению «коллапса» тока [2] и снижению рабочей температуры канала Tc [3, 4].
Известны способы создания полевых транзисторов Шоттки [5] с дополнительным активным полевым FP-электродом с клиновидным краем, изолированным от затвора тонким слоем диэлектрика и соединенным с истоком. Достигается более эффективное перераспределение электрического поля в канале, что способствует усилению указанных выше полевых эффектов.
Недостатком известного способа является заметная величина емкости затвор-исток Cgs, приводящее к ухудшению СВЧ-характеристик транзистора (максимальное значение крутизны gm, малосигнальные коэффициенты усиления по току H21 и по мощности Gm, коэффициент усиления по мощности KУ, значения предельных частот ft и fmax), что происходит за счет наличия между FP-электродом и шляпкой затвора, а также между FP-электродом и поверхностью канала тонкого диэлектрического слоя с большой диэлектрической постоянной (ε>>1).
Наиболее близким аналогом заявленного технического решения является способ изготовления полевого транзистора с Z-образным затвором Шоттки и активным FP-электродом [6], в котором для уменьшения паразитной емкости затвор-исток Cgs удаляют диэлектрик из-под Z-образной шляпки затвора с целью формирования под ней воздушной полости с близким к единице значением диэлектрической постоянной воздуха ε≈1. Этим достигают снижения паразитной емкости между шляпкой Z-затвора и поверхностью контактного слоя. В известном способе электрически изолированный от затвора полевой электрод формируется на диэлектрике между омическими контактами затвора и стока. Его электрическое соединение с истоком осуществляется либо лежащими на диэлектрике узкими перемычками, либо воздушными мостами.
Изобретение по патенту RU2671312 выбрано за прототип.
Недостатком прототипа является наличие между FP-электродом и Z-образной шляпкой затвора, а также между FP-электродом и поверхностью канала тонкого диэлектрического слоя, препятствующего дальнейшему понижению емкости между истоком и затвором Cgs из-за большого значения диэлектрической постоянной этого диэлектрического слоя (ε ≥3).
Целью изобретения является устранение указанного недостатка и улучшение СВЧ-характеристик транзистора. С этой целью между активным FP-электродом и покрытыми тонким слоем диэлектрика Z-образной шляпкой затвора и поверхностью канала формируют воздушный зазор с малым значением диэлектрической постоянной, например, воздушный. Вследствие меньшего значения диэлектрической постоянной воздуха (ε≈1) по сравнению с диэлектрическим покрытием (ε ≥3) решается задача по значительному снижению емкости затвор-исток Cgs и улучшению СВЧ-характеристик транзистора.
Технический результат достигается тем, что в известном способе, включающем: выделение активной области, создание на контактном слое омических контактов истока и стока, нанесения диэлектрической маски, проведение литографии для формирования окна, край которого, расположенный ближе к стоку, определяет местоположение затвора Шоттки в канале изготавливаемого транзистора. Проводят удаление материала диэлектрической маски в упомянутом окне, а затем удаление и самого резиста. В новом резистивном слое посредством новой литографии формируют затворное окно, окружающее местоположение затвора Шоттки, и осуществляют напыление металлической пленки, в том числе на местоположение затвора Шоттки. Затвор формируют операцией «взрыва», после которой получают Z-образный затвор Шоттки, ножка которого лежит на барьерном слое и образует с ним затвор Шоттки, а обращенная в сторону стока Z-образная шляпка лежит на поверхности диэлектрической маски. Удаляют диэлектрическую маску из-под шляпки Z-затвора и повторно наносят защитный диэлектрик с образованием воздушных полостей под шляпкой Z-затвора.
В отличие от способа-прототипа вместо стандартного формирования FP-электрода, расположенного непосредственно на диэлектрическом покрытии, под FP-электродом также формируют воздушный зазор, приводящий к уменьшению емкости затвор-исток и улучшению СВЧ-характеристик транзистора. Для получения требуемой величины зазора между FP-электродом и затвором, или между FP-электродом и прилегающей к Z-затвору со стороны стока поверхностью канала формируют диэлектрические опоры заданной высоты, изготавливаемые в едином технологическом цикле с FP-электродом.
На фиг. 1 показаны основные моменты одного из возможных вариантов осуществления предлагаемого способа.
На фиг. 1,а) показана схема поперечного сечения гетероструктуры, содержащая полуизолирующую подложку 1 с выделенной активной областью 2 HEMT транзистора, омическими контактами истока 3 и стока 4 с диэлектрическим покрытием 5 и резистивной маской 6, формирующей край 7 затвора Шоттки.
На фиг. 1,б) показана схема поперечного сечения гетероструктуры после формирования методом взрывной литографии Z-образного затвора 10 по маске 8 резиста 9.
На фиг. 1,в) показана схема поперечного сечения гетероструктуры после удаления диэлектрического слоя 5 из-под шляпки Z-затвора, нанесения второго слоя пассивирующего диэлектрика 11 с образованием воздушной полости 12 и со вскрытыми над омическими контактами стока 4 и истока 3 окнами, последующего формирования подушки из резистивной маски 13, напыления поверх неё тонкого металлического слоя 14, формирования поверх слоя 14 резистивной маски 15. Напылением сформирован FP-электрод 16, лежащий непосредственно на диэлектрическом покрытии 13, и сформированы диэлектрические опоры 17.
На фиг. 1,г) показана схема сечения A-A поперечного сечения гетероструктуры, изображенной на фиг 1,в).
На фиг. 1,д) показана схема поперечного сечения гетероструктуры после проведения операции взрыва резистивной маски 15, гравировки тонкого металлического слоя 14, удаления подушки из резистивной маски 13, формирования воздушных зазоров 21 между пассивирующим затвор диэлектриком 11 и FP-электродом 16, формирования воздушных мостов 22, соединяющих FP-электрод с металлизацией омического контакта истока 3, гальванического утолщения 18 омического контакта стока 4 и гальванического утолщения 19 омического контакта истока 3.
На фиг. 1,е) показана схема сечения B-B поперечного сечения гетероструктуры, изображенной на фиг 1,д), с гальваническим утолщением 20 контактной площадки затвора 10.
Пример: Изготавливали полевой HEMT-транзистор с высокой подвижностью электронов на основе полупроводниковой GaN гетероэпитаксиальной структуры (далее – структура), основные технологические этапы изготовления которого показаны на фиг. 1.
Сначала со стороны гетероэпитаксиальных слоев структуры 1 проводили выделение активной области транзистора 2 реактивно-ионным травлением на глубину 50 – 70 нм, после чего углублением в контактный слой активной области создавали омические контакты истока 3 и стока 4 на основе металлизации TiAlMoAu. Затем активная область транзистора покрывалась маской 5 (слоем диэлектрика SiO2) толщиной 200 нм. После этого проводили литографию для вскрытия окон в диэлектрическом покрытии, один из краев (поз.7 фиг.1,а) таких окон совпадает с местоположением затворов Шоттки в изготавливаемом транзисторе. Затем удаляли материал SiO2 маски 5 в окнах резиста, а потом и сам резист (фиг. 1, а).
Посредством новой литографии создавали окна 8 в новом резистивном слое 9, окружающие края окон диэлектрической маски 5, определяющие местоположения затворов Шоттки. При этом расположенные ближе к истоку 3 края окон резистивной маски лежали на контактном полупроводниковом слое, а вторые, противоположные ему края – на маске диэлектрика 5. На следующем этапе проводили электроннолучевое напыление Ni-Au металлизации Z-образного затвора 10 общей толщиной 0.35 мкм (фиг. 1, б). Размер шляпки Z-затвора 10 и его длина определялись положением формирующего края диэлектрической маски относительно краев окна (поз. 8 фиг. 1,б). В такой конструкции после проведения операции взрыва шляпка Z-затвора 10 опирается на край диэлектрической маски 5, которая затем полностью или частично удалялась селективным травлением из-под шляпки Z-затвора. После этого область канала транзистора, содержащая контакты стока 4, истока 3 и Z-затворы Шоттки 10, повторно покрывалась защитным (пассивирующим) слоем 11 диэлектрика SiO2 толщиной 0.3 мкм таким образом, что под шляпкой Z-затвора 10 образовывалась заполненная воздухом полость 12, что значительно снижает паразитные емкости затвор-исток Cgs. На следующем этапе на поверхности диэлектрика 11 над Z-образной шляпкой затвора 10 методами литографии формировались резистивные подушки 13 с окнами 17. Толщина резистивной подушки 13 (0.2 мкм) определяла высоту формируемых опор 17 и, в дальнейшем, размер воздушного зазора между FP-электродом 16 и пассивирующим Z-затвор диэлектриком 11. После этого на всю поверхность напыляли тонкий (0.1 мкм) слой Ti-Au 14, поверх которого методам литографии между контактами стока 4 и истока 3 в толстом резистивном слое 15 формировали окна под будущий FP-электрод. Для металлизации FP-электрода проводили напыление V-Au толщиной 0.35 мкм и осуществляли «взрыв» резиста 15 (фиг. 1,в и его сечение по А-А – 1,г). После гравировки тонкого слоя металлизации V-Au происходило отсоединение FP-электродов 16 от стоков 4 и окончательное формирование смещенных на ≈0.5 мкм в сторону стока активных FP-электродов 16 ленточного типа. Электрическое соединение FP-электродов с истоком осуществлялось по воздушным мостам 22. Затем из-под воздушных мостов 22 и FP-электродов 16 осуществляли удаление резистивных подушек 13, формировали опоры 17 и соответствующие воздушные зазоры 21 (фиг. 1, д и его сечение по В-В – 1, е). В общем случае опоры 17 можно формировать не только над шляпкой Z-затвора 10, но и на прилегающей к нему со стороны стока поверхности пассивирующего диэлектрика 11 под FP-электродом 16.
На завершающем этапе изготовления осуществлялось гальваническое утолщение золотом контактных площадок 18 стока 4, контактных площадок 19 истока 3 (фиг. 1, д), контактной площадки 20 затвора 10 (фиг. 1, г), а также утонение подложки 1 до толщины 100 мкм, металлизация обратной стороны подложки 1 и разделение пластины на отдельные кристаллы.
Преимущество предлагаемого способа изготовления полевого транзистора перед прототипом заключается в значительном уменьшении емкости затвор-исток Cgs за счет формирования воздушных зазоров между активным FP-электродом и затвором Шоттки, а также между активным FP-электродом и поверхностью канала между затвором и стоком.
Таким образом, за счет новых признаков технологии, позволяющей уменьшить паразитную емкость затвор-исток, достигнут заявленный технический результат: улучшены характеристики транзистора с дополнительным активным полевым электродом.
Сравнение СВЧ-характеристик GaN HEMT с Z-образным затвором Шоттки длиной 0.3 мкм с характеристиками прототипа приведено в таблице 1.
Таблица 1
Источники информации
[1]. Kuzuhara M. , Miyamoto H., Ando Y. et al. High voltage RF operation of AlGaN/GaN heterostructure FETs. Phys. Stat. Sol.(a) 2003, V.200, N1, p.161–167.
[2]. Alexei Koudymov, V. Adivarahan, Jinwei Yang, Grigory Simin, Asif Khan. Mechanism of Current Collapse Removal in Field-Plated Nitride HFETs. Published in IEEE Electron Device Letters, V.26, 2005, p. 704-706. http://ieeexplore.ieee.org/xpl/RecentIssue.jsp?punumber=55.
[3]. Ali Haghshenasa, Morteza Fathipour. Investigation of self-heating effects in included field plates structures in AlGaN/GaN HEMT devices. Proceedings of the 4th International Conference on Nanostructures (ICNS4) 12-14 March, 2012, Kish Island, I.R. Iran
[4]. Alessandro Chini (2010). Field Plate Devices for RF Power Applications, Advanced Microwave Circuits and Systems, Vitaliy Zhurbenko (Ed.), ISBN: 978-953-307-087-2, InTech, Available from: http://www.intechopen.com/books/advanced-microwave-circuits-and-systems/field-plate-devices-for-rf-powerapplications.
[5]. US 8,530,978 B1, МПК H01L 29/66 (2006.01). High current high voltage GaN field effect transistors and method of fabricating same. Date of Patent: Sep. 10.2013.
[6]. Н.А. Торхов, С.В. Литвин, В.Г. Сысуев, И.Д. Халтурина. Способ изготовления высокочастотного транзистора с дополнительным полевым электродом. Патент на изобретение RU2671312, приоритет от 26 января 2016 г., дата регистрации в Гос. Реестре РФ 30 октября 2018 г.
Claims (1)
- Способ изготовления высокочастотного транзистора с дополнительным активным полевым электродом, включающий: выделение активной области, создание на контактном слое омических контактов истока и стока, формирование диэлектрической маски для формирования окна, край которого, расположенный ближе к стоку, определяет местоположение затвора Шоттки в канале изготавливаемого транзистора, удаление материала диэлектрической маски в упомянутом окне, формирование затворного окна, окружающего местоположение затвора Шоттки, напыление металлической пленки, в том числе на местоположение затвора Шоттки, формирование операцией «взрыва» Z-образного затвора Шоттки, обращенная в сторону стока шляпка Z-образного затвора лежит на поверхности диэлектрической маски, удаление диэлектрической маски из-под шляпки Z-образного затвора и повторное нанесение диэлектрика с образованием воздушных полостей под шляпкой Z-образного затвора, формирование над затвором смещенного к стоку и соединенного воздушными мостами с истоком полевого FP-электрода, отличающийся тем, что под полевым FP-электродом формируют воздушный зазор, при этом между полевым FP-электродом и затвором, а также между полевым FP-электродом и прилегающей к Z-затвору со стороны стока поверхностью канала, формируют диэлектрические опоры заданной высоты, изготавливаемые в едином технологическом цикле формирования полевого FP-электрода.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2019109007A RU2707402C1 (ru) | 2019-03-28 | 2019-03-28 | Способ изготовления высокочастотного транзистора с дополнительным активным полевым электродом |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2019109007A RU2707402C1 (ru) | 2019-03-28 | 2019-03-28 | Способ изготовления высокочастотного транзистора с дополнительным активным полевым электродом |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2707402C1 true RU2707402C1 (ru) | 2019-11-26 |
Family
ID=68653280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2019109007A RU2707402C1 (ru) | 2019-03-28 | 2019-03-28 | Способ изготовления высокочастотного транзистора с дополнительным активным полевым электродом |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2707402C1 (ru) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080272443A1 (en) * | 2007-05-01 | 2008-11-06 | Oki Electric Industry Co., Ltd. | Field effect transistor having field plate electrodes |
| US20100025737A1 (en) * | 2008-07-29 | 2010-02-04 | Nec Electronics Corporation | Field-effect transistor |
| US20160079406A1 (en) * | 2014-09-12 | 2016-03-17 | Kabushiki Kaisha Toshiba | Semiconductor device |
| RU168641U1 (ru) * | 2016-01-26 | 2017-02-13 | Акционерное общество "Научно-исследовательский институт полупроводниковых приборов" (АО "НИИПП") | Конструкция высокочастотного полевого транзистора с дополнительным полевым электродом |
| RU2668635C1 (ru) * | 2017-12-26 | 2018-10-02 | Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский Томский государственный университет" (ТГУ, НИ ТГУ) | Способ изготовления мощного нитрид-галлиевого полевого транзистора |
| RU2671312C2 (ru) * | 2016-01-26 | 2018-10-30 | Акционерное общество "Научно-исследовательский институт полупроводниковых приборов" (АО "НИИПП") | Способ изготовления высокочастотного полевого транзистора с дополнительным полевым электродом |
-
2019
- 2019-03-28 RU RU2019109007A patent/RU2707402C1/ru active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080272443A1 (en) * | 2007-05-01 | 2008-11-06 | Oki Electric Industry Co., Ltd. | Field effect transistor having field plate electrodes |
| US20100025737A1 (en) * | 2008-07-29 | 2010-02-04 | Nec Electronics Corporation | Field-effect transistor |
| US20160079406A1 (en) * | 2014-09-12 | 2016-03-17 | Kabushiki Kaisha Toshiba | Semiconductor device |
| RU168641U1 (ru) * | 2016-01-26 | 2017-02-13 | Акционерное общество "Научно-исследовательский институт полупроводниковых приборов" (АО "НИИПП") | Конструкция высокочастотного полевого транзистора с дополнительным полевым электродом |
| RU2671312C2 (ru) * | 2016-01-26 | 2018-10-30 | Акционерное общество "Научно-исследовательский институт полупроводниковых приборов" (АО "НИИПП") | Способ изготовления высокочастотного полевого транзистора с дополнительным полевым электродом |
| RU2668635C1 (ru) * | 2017-12-26 | 2018-10-02 | Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский Томский государственный университет" (ТГУ, НИ ТГУ) | Способ изготовления мощного нитрид-галлиевого полевого транзистора |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10256100B2 (en) | Manufacturing method of semiconductor device and semiconductor device | |
| JP6718982B2 (ja) | 高電子移動度トランジスタ（ｈｅｍｔ） | |
| JP5427168B2 (ja) | ゲートとドレイン間に減少した電界を有するｉｉｉ−族窒化物半導体デバイス | |
| TW201209895A (en) | Fabrication of single or multiple gate field plates | |
| JP2010519754A (ja) | 半導体素子およびその製造方法 | |
| JP2004517461A (ja) | トラッピング（ｔｒａｐｐｉｎｇ）を低減させたＩＩＩ族窒化物ベースの電界効果トランジスタ（ＦＥＴ）およびトランジスタの製造方法 | |
| EP2741324A1 (en) | III nitride transistor with source connected heat-spreading plate | |
| KR102249390B1 (ko) | 매칭 문턱전압을 갖는 집적회로 및 그 제조 방법 | |
| RU2668635C1 (ru) | Способ изготовления мощного нитрид-галлиевого полевого транзистора | |
| US20220376105A1 (en) | Field effect transistor with selective channel layer doping | |
| RU2671312C2 (ru) | Способ изготовления высокочастотного полевого транзистора с дополнительным полевым электродом | |
| KR20150060417A (ko) | 고주파 소자 및 그 제조 방법 | |
| RU2707402C1 (ru) | Способ изготовления высокочастотного транзистора с дополнительным активным полевым электродом | |
| DE102016123934A1 (de) | Verfahren zur Herstellung eines Transistors | |
| TWI521641B (zh) | 製作氮化鎵裝置及積體電路中之自我對準隔離部的方法 | |
| CN115547830A (zh) | 氮化镓功率器件的制作方法、器件以及集成电路 | |
| RU2746845C1 (ru) | Способ изготовления t-образного гальванического затвора в высокочастотном полевом транзисторе | |
| JP2008511980A (ja) | 層構造に多段リセスを形成する方法、及び多段リセスゲートを具備した電界効果トランジスタ | |
| RU168641U1 (ru) | Конструкция высокочастотного полевого транзистора с дополнительным полевым электродом | |
| TWI538208B (zh) | 用於氮化鎵電晶體之離子植入及自行對準閘極結構 | |
| US11682721B2 (en) | Asymmetrically angled gate structure and method for making same | |
| JP2015099850A (ja) | 窒化物半導体を用いたトランジスタおよびその製造方法 | |
| Lavanga et al. | High voltage breakdown pHEMTs for C-band HPA | |
| JPH02211638A (ja) | 非対称構造ｆｅｔの製造方法 | |
| US6893923B2 (en) | Reduced mask count process for manufacture of mosgated device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| QB4A | Licence on use of patent |
Free format text: LICENCE FORMERLY AGREED ON 20200310 Effective date: 20200310 |