JP2015099850A - 窒化物半導体を用いたトランジスタおよびその製造方法 - Google Patents
窒化物半導体を用いたトランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP2015099850A JP2015099850A JP2013239015A JP2013239015A JP2015099850A JP 2015099850 A JP2015099850 A JP 2015099850A JP 2013239015 A JP2013239015 A JP 2013239015A JP 2013239015 A JP2013239015 A JP 2013239015A JP 2015099850 A JP2015099850 A JP 2015099850A
- Authority
- JP
- Japan
- Prior art keywords
- channel layer
- transistor
- layer
- transition metal
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】短チャンネル効果を抑制しつつ、オン抵抗を低減することができる窒化物半導体を用いたトランジスタおよびその製造方法を提供する。【解決手段】チャネル層3の半導体を半絶縁性にする遷移金属の不純物を、ゲート電極8下方に対応するチャネル層の部分的な領域3bのみにドープした。【選択図】図1
Description
この発明は、GaNに代表される窒化物半導体を用いた高電子移動度トランジスタ装置(以下、HEMTと略す)およびその製造方法に関する。
例えば、非特許文献1には、チャネル層(GaN buffer)にFeドープされたGaN HEMTが開示されている。このチャネル層(GaN buffer)は全面にFeドープされており、その上層にはバリア層(AlGaN)が結晶成長される。バリア層上には窒化膜(Si3N4)、ソース電極、ゲート電極、ドレイン電極が形成される。
従来のHEMTの構造上の特徴は、ソース電極とドレイン電極の間の全域に渡ってFeが不純物ドープされていることにある。
従来のHEMTの構造上の特徴は、ソース電極とドレイン電極の間の全域に渡ってFeが不純物ドープされていることにある。
また、GaN HEMTは、高出力高周波増幅器やパワースイッチ回路に用いられる。
なお、増幅器やスイッチ回路を高周波化する場合は、これに使用するHEMTのゲート長を短くする必要がある。すなわち、一般的にゲート長を短くすると、ゲート−ソース間容量Cgsが低減するか、相互コンダクタンスgmが増大することにより、トランジスタの高周波化が期待できる。
なお、増幅器やスイッチ回路を高周波化する場合は、これに使用するHEMTのゲート長を短くする必要がある。すなわち、一般的にゲート長を短くすると、ゲート−ソース間容量Cgsが低減するか、相互コンダクタンスgmが増大することにより、トランジスタの高周波化が期待できる。
V.Desmaris,et al.,"Comparison of the DC and Microwave Performance of AlGaN/GaN HEMTs Grown on SiC by MOCVD With Fe−Doped or Unintentionally Doped GaN Buffer Layers", IEEE TRANSACTIONS ON ELECTRON DEVICES, vol.53,no.9, pp.2413−2417, 2006.
増幅器やスイッチ回路の高周波化を図るために、GaN HEMTのゲート長を1μm以下程度まで短くした場合、ドレイン電極から伸びる電気力線がゲート電極で終端しなくなり、ソース電極で終端する。この場合、ピンチオフ電圧が深くなる、いわゆる短チャネル効果が生じる。この短チャネル効果が生じると、所望のゲート電圧およびドレイン電圧でトランジスタがオフ動作しなくなる。
従来では、短チャネル効果を抑制するためにチャネル層へ不純物ドープを行っている。
例えば、非特許文献1に示すように、ソース電極の直下からドレイン電極の直下の全域に渡るバリア層に不純物ドープされている。不純物ドープによってチャネル層のバンドが上がり、短チャネル効果が抑制される。
例えば、非特許文献1に示すように、ソース電極の直下からドレイン電極の直下の全域に渡るバリア層に不純物ドープされている。不純物ドープによってチャネル層のバンドが上がり、短チャネル効果が抑制される。
しかしながら、不純物ドープによってバンドは上がるが、チャネル層の2次元電子ガス濃度が減少するため、DC動作時のオン抵抗が増大する。また、不純物ドープによってはチャネル層内のトラップが増大するので、RF動作時にはさらにオン抵抗が増大する。
このように、従来の構造では、短チャネル効果を抑制するためにチャネル層に不純物をドープすると、DC動作時にオン抵抗が増大するという課題があった。
このように、従来の構造では、短チャネル効果を抑制するためにチャネル層に不純物をドープすると、DC動作時にオン抵抗が増大するという課題があった。
この発明は、上記のような課題を解決するためになされたもので、短チャンネル効果を抑制しつつ、オン抵抗を低減することができる窒化物半導体を用いたトランジスタおよびその製造方法を得ることを目的とする。
この発明に係る窒化物半導体を用いたトランジスタは、電子が走行するチャネル層と、チャネル層の上部に設けられ、In、Al、Gaの少なくとも一つおよびNを含んで構成されて、チャネル層内に2次元電子ガスを形成するバリア層とを具備する高電子移動度トランジスタ構造のトランジスタにおいて、チャネル層の半導体を半絶縁性にする遷移金属の不純物を、ゲート電極下方に対応するチャネル層の部分的な領域のみにドープしたことを特徴とする。
この発明によれば、短チャンネル効果を抑制しつつ、オン抵抗を低減することができるという効果がある。
実施の形態1.
図1は、この発明の実施の形態1に係るGaN HEMTの構造を示す断面図である。図1に示すトランジスタは、基板1、バッファ層2、チャネル層3、バリア層4、絶縁膜層5、ソース電極6、ドレイン電極7およびゲート電極8を備えて構成される。
特に、この発明におけるGaN HEMTのチャネル層3は、不純物がドープされていないチャネル層領域3aと不純物をドープしたチャネル層領域3bの2つの領域で構成される。なお、実際には、素子分離領域および配線などがあるが、この発明の特徴部分とは関連がないため、図1において記載を省略している。また、この発明に係るGaN HEMTは、単体の増幅器として利用されるが、モノシリックマイクロ波集積回路(MMIC)を構成するトランジスタにも適用可能である。
図1は、この発明の実施の形態1に係るGaN HEMTの構造を示す断面図である。図1に示すトランジスタは、基板1、バッファ層2、チャネル層3、バリア層4、絶縁膜層5、ソース電極6、ドレイン電極7およびゲート電極8を備えて構成される。
特に、この発明におけるGaN HEMTのチャネル層3は、不純物がドープされていないチャネル層領域3aと不純物をドープしたチャネル層領域3bの2つの領域で構成される。なお、実際には、素子分離領域および配線などがあるが、この発明の特徴部分とは関連がないため、図1において記載を省略している。また、この発明に係るGaN HEMTは、単体の増幅器として利用されるが、モノシリックマイクロ波集積回路(MMIC)を構成するトランジスタにも適用可能である。
基板1は、サファイア、SiC、Si、GaN基板などが用いられる。特に、熱伝導率の良好な半絶縁性SiC基板が一般的に利用されるが、半導体基板として非常に一般的なSi基板も価格が安いため、よく用いられている。
バッファ層2は、基板1とチャネル層3の間に挿入される層であり、チャネル層3の結晶性を向上させること、および電子をチャネルに閉じ込めることを目的として、AlN、AlGaN、GaN/InGaN、AlN/AlGaNおよびこれらの超格子などの様々な構造が用いられる。
バッファ層2は、基板1とチャネル層3の間に挿入される層であり、チャネル層3の結晶性を向上させること、および電子をチャネルに閉じ込めることを目的として、AlN、AlGaN、GaN/InGaN、AlN/AlGaNおよびこれらの超格子などの様々な構造が用いられる。
チャネル層3は、トランジスタ動作に必要な電子(電流)が流れる層であり、チャネル層領域3a,3bはともに同じ半導体材料から形成されている。典型的なチャネル層は、GaN層であるが、InGaN、AlGaNやこれらの多層構造も使うことができる。
ただし、この発明の構造としては、図1に示すように、ゲート電極8の下方に対応するチャネル層3の部分的な領域であるチャネル層領域3bが不純物ドープされており、これ以外の領域となるチャネル層領域3aには不純物ドープされていない。これが従来構造と大きく異なる点である。なお、不純物には半導体を半絶縁性にする遷移金属であるFeやCが用いられ、この発明の効果は不純物ドープのプロファイルはいかなるものであっても得られる。
ただし、この発明の構造としては、図1に示すように、ゲート電極8の下方に対応するチャネル層3の部分的な領域であるチャネル層領域3bが不純物ドープされており、これ以外の領域となるチャネル層領域3aには不純物ドープされていない。これが従来構造と大きく異なる点である。なお、不純物には半導体を半絶縁性にする遷移金属であるFeやCが用いられ、この発明の効果は不純物ドープのプロファイルはいかなるものであっても得られる。
バリア層4は、AlGaN単層がよく用いられるが、これ以外にも組成、層厚、不純物濃度の異なる複数のAlGaN、AlGaNとGaNまたはAlNとの組み合わせであっても、この発明の効果は得られる。
また、チャネル層領域3aおよびチャネル層領域3bとバリア層4が接触する界面は、チャネル層領域3aおよびチャネル層領域3bよりもバンドギャップが広いヘテロ接合で形成させる。
また、チャネル層領域3aおよびチャネル層領域3bとバリア層4が接触する界面は、チャネル層領域3aおよびチャネル層領域3bよりもバンドギャップが広いヘテロ接合で形成させる。
絶縁膜層5は、バリア層4上に形成され、バリア層4の表面におけるトラップ数を抑制する役割を有している。この絶縁膜層5は、材料としてSiNだけでなく、SiOなどのドナーとして機能するSiを含む絶縁膜であればよい。Siを含んでいればドナーとしてバリア層4に電子を供給してバリア層4の表面上のトラップ数を減らすことができる。
図1では、ゲート電極8の下方の一部(左右の横の部分)に絶縁膜層5を有する構造であるが、これがなくてもこの発明の効果は得られる。
図1では、ゲート電極8の下方の一部(左右の横の部分)に絶縁膜層5を有する構造であるが、これがなくてもこの発明の効果は得られる。
ソース電極6およびドレイン電極7は、チャネル層領域3a,3b内の電流(電子)をHEMTの外に取り出す電極である。このため、電極と2次元電子ガスの間に抵抗ができるだけ少なくなるように形成される。
なお、2次元電子ガスは、チャネル層3に形成されている。また、図1では、ソース電極6およびドレイン電極7がバリア層4に接するように形成された例を示したが、直接2次元電子ガスに接するように形成してもよい。さらに、ソース電極6とドレイン電極7の下側にはn+領域を形成してもよい。
なお、2次元電子ガスは、チャネル層3に形成されている。また、図1では、ソース電極6およびドレイン電極7がバリア層4に接するように形成された例を示したが、直接2次元電子ガスに接するように形成してもよい。さらに、ソース電極6とドレイン電極7の下側にはn+領域を形成してもよい。
ゲート電極8は、バリア層4とショットキー接触する金属を含むように形成され、ゲート電極8の下側の2次元電子ガス濃度を制御することでトランジスタ動作が実現される。
図1において、ゲート電極8の上部、ゲート電極8とソース電極6との間およびゲート電極8とドレイン電極7との間に、それぞれ絶縁膜層5がある構造を示しているが、この構造はなくても、この発明の効果は得られる。
図1において、ゲート電極8の上部、ゲート電極8とソース電極6との間およびゲート電極8とドレイン電極7との間に、それぞれ絶縁膜層5がある構造を示しているが、この構造はなくても、この発明の効果は得られる。
また、ゲート電極8の下面をバリア層4の中に形成する構造(ゲートリセス構造)としてもよい。さらに、チャネル層領域3a,3b以外の基板1から絶縁膜層5に至る構成が如何なるものであっても、この発明を適用することができる。
図1において、不純物ドープしていないチャネル層領域3aの中心は、ゲート電極8の中心Aと一致しゲート長をLgとする。また、不純物をドープしたチャネル層領域3bの長さをLdとする。
図1において、不純物ドープしていないチャネル層領域3aの中心は、ゲート電極8の中心Aと一致しゲート長をLgとする。また、不純物をドープしたチャネル層領域3bの長さをLdとする。
次に、実施の形態1に係るGaN HEMTの構造によって、短チャネル効果を抑制しつつ、DC動作時のオン抵抗増大を抑えることができる原理について説明する。
一般的に、GaN HEMTの高周波化のためにゲート長を1μm以下程度に短くすると、ドレイン電圧が増大したとき、ドレイン電極から伸びる電気力線がゲート電極で終端しなくなり、ソース電極まで伸びる現象(短チャネル効果)が生じる。
そこで、従来構造では、チャネル層に不純物をドープすることでチャネル層のコンダクションバンドを増大させ、ドレイン電極からの電気力線をゲート電極で終端させ、ゲート電極の制御性を向上させていた。これにより、ゲート長が1μm以下の短ゲート構造であってもドレイン電圧を例えば5Vから30Vに変化させたときのピンチオフ電圧の変化を小さく抑えることができ、短チャネル効果を抑制することができる。
しかしながら、その一方で不純物をドープすることによりコンダクションバンドが増大するので、チャネル層の2次元電子ガス濃度が減少して、DC動作時のオン抵抗Ronが増大するというディメリットも生じる。
一般的に、GaN HEMTの高周波化のためにゲート長を1μm以下程度に短くすると、ドレイン電圧が増大したとき、ドレイン電極から伸びる電気力線がゲート電極で終端しなくなり、ソース電極まで伸びる現象(短チャネル効果)が生じる。
そこで、従来構造では、チャネル層に不純物をドープすることでチャネル層のコンダクションバンドを増大させ、ドレイン電極からの電気力線をゲート電極で終端させ、ゲート電極の制御性を向上させていた。これにより、ゲート長が1μm以下の短ゲート構造であってもドレイン電圧を例えば5Vから30Vに変化させたときのピンチオフ電圧の変化を小さく抑えることができ、短チャネル効果を抑制することができる。
しかしながら、その一方で不純物をドープすることによりコンダクションバンドが増大するので、チャネル層の2次元電子ガス濃度が減少して、DC動作時のオン抵抗Ronが増大するというディメリットも生じる。
また、従来の構造では、チャネル層の全域に不純物がドープされている。この場合は、不純物ドープによってチャネル層全域にトラップが形成され、ゲート電圧やドレイン電圧に応じて電荷状態(正、中性、負)が変わる。トラップの電荷状態に応じて、チャネルのポテンシャルが変わるため、2次元電子ガス濃度が増減する。トラップの荷電状態の変化は電圧の変化に追従できないため、出力は、入力信号の変化に追従できず(動作時の寄生抵抗増加)、正常なトランジスタ動作が妨げられる。
これは、電圧が急激に変化する高周波での動作やステップ的に電圧が変わるスイッチング動作時に顕著に観察される。一般的に、このトラップは、2次元電子ガスを減少させるため、トラップによってRF動作時のオン抵抗が増加する。
従来構造は、トラップがチャネル層全域に形成されるため、トラップの影響が大きい。
これに対して、この発明における構造では、チャネル層3に不純物をドープしない領域(チャネル層領域3a)が含まれるため、トラップの影響が従来構造に比し低減されて、RF動作時のオン抵抗の増大を防ぐことができる。
これは、電圧が急激に変化する高周波での動作やステップ的に電圧が変わるスイッチング動作時に顕著に観察される。一般的に、このトラップは、2次元電子ガスを減少させるため、トラップによってRF動作時のオン抵抗が増加する。
従来構造は、トラップがチャネル層全域に形成されるため、トラップの影響が大きい。
これに対して、この発明における構造では、チャネル層3に不純物をドープしない領域(チャネル層領域3a)が含まれるため、トラップの影響が従来構造に比し低減されて、RF動作時のオン抵抗の増大を防ぐことができる。
上述した原理をデバイスシミュレーションで検証した結果について説明する。
本発明として図1の構造のトランジスタと、従来構造として図1のチャネル層3の全域に不純物をドープしたトランジスタを対象とし、ドレイン電圧が5Vのときと30Vのときのピンチオフ電圧Vpの変化量ΔVpおよびオン抵抗Ronを計算した。なお、ΔVpが小さいと短チャネル効果が小さいことを意味する。また、ピンチオフ電圧はドレイン電流が0.1mA/mmのときのゲート電圧と定義する。さらに不純物をドープしたチャネル層領域3bの長さLdは0.3μm、ゲート長Lgは0.15μmとし、バリア層4は、AlGaNで構成し、Al組成0.23で層厚20nmとした。不純物はFeを使用し、Feのドープ濃度のプロファイルは、従来構造がチャネル層の全域で一様であり、図1の構造ではチャネル層領域3bで一様とした。
本発明として図1の構造のトランジスタと、従来構造として図1のチャネル層3の全域に不純物をドープしたトランジスタを対象とし、ドレイン電圧が5Vのときと30Vのときのピンチオフ電圧Vpの変化量ΔVpおよびオン抵抗Ronを計算した。なお、ΔVpが小さいと短チャネル効果が小さいことを意味する。また、ピンチオフ電圧はドレイン電流が0.1mA/mmのときのゲート電圧と定義する。さらに不純物をドープしたチャネル層領域3bの長さLdは0.3μm、ゲート長Lgは0.15μmとし、バリア層4は、AlGaNで構成し、Al組成0.23で層厚20nmとした。不純物はFeを使用し、Feのドープ濃度のプロファイルは、従来構造がチャネル層の全域で一様であり、図1の構造ではチャネル層領域3bで一様とした。
図2は、ピンチオフ電圧Vpの変化量ΔVpとFeドープ濃度との関係を示す図であり、黒菱形のプロットが従来構造、黒四角のプロットが本発明の構造を示している。また、図3は、オン抵抗RonとFeドープ濃度との関係を示す図であり、同様に黒菱形のプロットが従来構造、黒四角のプロットが本発明の構造を示している。図2において、従来構造と本発明の構造のどちらの構造においても、Feドープ濃度が増大するとピンチオフ電圧の変化量ΔVpが低減していることが分かる。一方、図3において、Feドープ濃度が増大すると、従来構造はオン抵抗Ronが増大するのに対し、本発明の構造ではオン抵抗Ronの増大が抑えられている。このことから、本発明の構造においては短チャネル効果を抑えつつ、オン抵抗Ronを低減できる。
なお、上述した原理検証のためのデバイスシミュレーションでは不純物ドープにFeを用いたが、半導体を半絶縁性にする遷移金属であればよい。
なお、上述した原理検証のためのデバイスシミュレーションでは不純物ドープにFeを用いたが、半導体を半絶縁性にする遷移金属であればよい。
次に、本発明の構造において、ゲート長Lgに対して不純物ドープしたチャネル層領域3bの長さLdを2倍にした場合について説明する。
図4は、オン抵抗Ronとゲート長Lgに対するチャネル層領域3bの長さLdの比との関係を示す図であり、黒菱形のプロットが従来構造、黒四角のプロットが本発明の構造を示している。図4に示す結果は、本発明構造において、ゲート長Lgに対するチャネル層領域3bの長さLdの比と、オン抵抗Ronおよびピンチオフ電圧Vpの変化量ΔVpの関係をデバイスシミュレーションで計算したものである。なお、Feドープ濃度は1E17cm-3に固定した。
図4は、オン抵抗Ronとゲート長Lgに対するチャネル層領域3bの長さLdの比との関係を示す図であり、黒菱形のプロットが従来構造、黒四角のプロットが本発明の構造を示している。図4に示す結果は、本発明構造において、ゲート長Lgに対するチャネル層領域3bの長さLdの比と、オン抵抗Ronおよびピンチオフ電圧Vpの変化量ΔVpの関係をデバイスシミュレーションで計算したものである。なお、Feドープ濃度は1E17cm-3に固定した。
図4から明らかなように、Lgに対するLdの比が低減するにつれてRonが低減される。一方、ΔVpに関して、Lgに対するLdの比が2以上であればΔVpは一定であるが、2未満になるとΔVpは急激に増大する。
このことから、本発明の構造において、ゲート長Lgに対してチャネル層領域3bの長さLdが2倍になるとき、ΔVpの増大を抑えつつ、最もオン抵抗Ronを低減できると考えられる。なお、原理検証のためのデバイスシミュレーションでは不純物ドープにFeを用いたが、半導体を半絶縁性にする遷移金属であればよい。
このことから、本発明の構造において、ゲート長Lgに対してチャネル層領域3bの長さLdが2倍になるとき、ΔVpの増大を抑えつつ、最もオン抵抗Ronを低減できると考えられる。なお、原理検証のためのデバイスシミュレーションでは不純物ドープにFeを用いたが、半導体を半絶縁性にする遷移金属であればよい。
図5は、オン抵抗Ron、ピンチオフ電圧Vpの変化量ΔVpおよびFeドープ濃度との関係をデバイスシミュレーションで計算した結果を示す図であり、黒菱形のプロットが従来構造、黒四角のプロットが本発明の構造を示している。Lgに対するLdの比は2に固定した。図5から明らかなように、Feドープ濃度が低減するにつれてオン抵抗Ronが低減する。一方、ΔVpに関して、Feドープ濃度が1E17cm-3以上であれば、ΔVpは一定であるが、1E17cm-3未満になるとΔVpは急激に増大する。
このことから、本発明の構造においてFeドープ濃度が1E17cm-3になるとき、ΔVpの増大を抑えつつ、最もオン抵抗Ronを低減できると考えられる。
なお、原理検証のためのデバイスシミュレーションでは不純物ドープにFeを用いたが、半導体を半絶縁性にする遷移金属であればよい。
このことから、本発明の構造においてFeドープ濃度が1E17cm-3になるとき、ΔVpの増大を抑えつつ、最もオン抵抗Ronを低減できると考えられる。
なお、原理検証のためのデバイスシミュレーションでは不純物ドープにFeを用いたが、半導体を半絶縁性にする遷移金属であればよい。
次に、実施の形態1に係るGaN HEMTの製造方法について説明する。
図6は、この実施の形態1に係るGaN HEMTの製造工程を示す断面図であって、図6(a)から図6(h)へ工程が進むものとする。
まず、図6(a)に示す工程で、基板1の上にバッファ層2およびチャネル層3を形成する。これらの形成にはMOCVD法またはMBE法を用いることができる。ここまでの製造方法は、従来構造と同じである。
次に、チャネル層3に部分的に不純物をイオン注入するため、図6(b)に示す工程でチャネル層領域3bとなる領域が開口したレジストなどのマスク100を形成する。
そして、図6(c)に示す工程でイオン注入により不純物をドープしてチャネル層領域3bを形成する。この後、マスク100を除去する。
図6は、この実施の形態1に係るGaN HEMTの製造工程を示す断面図であって、図6(a)から図6(h)へ工程が進むものとする。
まず、図6(a)に示す工程で、基板1の上にバッファ層2およびチャネル層3を形成する。これらの形成にはMOCVD法またはMBE法を用いることができる。ここまでの製造方法は、従来構造と同じである。
次に、チャネル層3に部分的に不純物をイオン注入するため、図6(b)に示す工程でチャネル層領域3bとなる領域が開口したレジストなどのマスク100を形成する。
そして、図6(c)に示す工程でイオン注入により不純物をドープしてチャネル層領域3bを形成する。この後、マスク100を除去する。
次に、図6(d)に示す工程で、再度MOCVD、MBE法を用いて上層にバリア層4を成長させる。この後、その上層に絶縁膜層5を形成する。絶縁膜層5の材料は、SiNやSiOが典型的であるが、Siを含む絶縁膜であれば他の材料であってもよい。また、絶縁膜層5の形成方法は、様々な方法(cat−CVD、プラズマCVD、スパッタなど)がある。
続いて図6(e)に示す工程でソース電極6およびドレイン電極7を形成する。
レジストやSiOなどのマスクにソース電極6およびドレイン電極7に対応する部分が開口したマスク(レジストあるいはSiOなど)を用いてエッチングすることで、ソース電極6およびドレイン電極7に対応する部分の絶縁膜層5を除去する。
この後、除去部分にTi/Al/Ni/Au、Ti/Alなどの金属層を形成して熱処理することで、ソース電極6およびドレイン電極7が完成する。この工程において、Siイオンなどのドーパントを注入し、電気的に活性化する熱処理を追加することも可能である。
レジストやSiOなどのマスクにソース電極6およびドレイン電極7に対応する部分が開口したマスク(レジストあるいはSiOなど)を用いてエッチングすることで、ソース電極6およびドレイン電極7に対応する部分の絶縁膜層5を除去する。
この後、除去部分にTi/Al/Ni/Au、Ti/Alなどの金属層を形成して熱処理することで、ソース電極6およびドレイン電極7が完成する。この工程において、Siイオンなどのドーパントを注入し、電気的に活性化する熱処理を追加することも可能である。
次に、図6(f)に示す工程で、ゲート電極8を形成する領域に開口を持ったパターンを写真製版によってレジスト9で形成し、エッチングによりゲート電極8を形成する領域の絶縁膜層5を除去する。また、この工程でバリア層4の一部(場合によっては全て)を除去するとリセスゲート構造を形成することができる。
この後、図6(g)に示す工程において、写真製版でゲート部分に開口を持ったパターンをレジスト9で形成する。そして、ショットキー特性を持つ金属を蒸着し、レジストを除去することで(リフトオフ)、図6(h)に示すような構造のトランジスタを形成することができる。なお、金属の蒸着には、EB(電子ビーム)蒸着やスパッタ法を使用することができる。以後、保護膜や配線、ビアホール配線、容量、抵抗等を必要に応じて作製するが、ここでは省略する。
以上のように、この実施の形態1によれば、チャネル層3の半導体を半絶縁性にする遷移金属の不純物を、ゲート電極8下方に対応するチャネル層の部分的な領域3bのみにドープしたので、短チャンネル効果を抑制しつつオン抵抗Ronを低減することができる。
また、この実施の形態1によれば、遷移金属の不純物をドープした領域3bはゲート長Lgの2倍の長さを有するので、2倍の長さ未満の場合と比較して、さらに短チャンネル効果を抑制しつつオン抵抗Ronを低減することができる。
さらに、この実施の形態1によれば、不純物のドープ濃度が1E17cm-3であるので、1E17cm-3未満の場合と比較して、さらに短チャンネル効果を抑制しつつオン抵抗Ronを低減することができる。
さらに、この実施の形態1によれば、チャネル層3にマスク100を形成する工程と、チャネル層3の半導体を半絶縁性にする遷移金属の不純物を、マスク100を介してチャネル層の部分的な領域のみにイオン注入する工程とを備える。これにより、チャネル層3に不純物を部分的にドープしたチャネル層領域3bを簡易に形成することができる。
なお、本発明はその発明の範囲内において、実施の形態の任意の構成要素の変形、もしくは実施の形態の任意の構成要素の省略が可能である。
1 基板、2 バッファ層、3 チャネル層、3a,3b チャネル層領域、4 バリア層、5 絶縁膜層、6 ソース電極、7 ドレイン電極、8 ゲート電極、9 レジスト、100 マスク。
Claims (6)
- 電子が走行するチャネル層と、前記チャネル層の上部に設けられ、In、Al、Gaの少なくとも一つおよびNを含んで構成されて、前記チャネル層内に2次元電子ガスを形成するバリア層とを具備する高電子移動度トランジスタ構造のトランジスタにおいて、
前記チャネル層の半導体を半絶縁性にする遷移金属の不純物を、ゲート電極下方に対応する前記チャネル層の部分的な領域のみにドープしたことを特徴とする窒化物半導体を用いたトランジスタ。 - 前記遷移金属の不純物をドープした領域の中心点は、前記ゲート電極の中心に一致することを特徴とする請求項1記載の窒化物半導体を用いたトランジスタ。
- 前記遷移金属は、Feであることを特徴とする請求項1記載の窒化物半導体を用いたトランジスタ。
- 前記遷移金属の不純物をドープした領域は、ゲート長の2倍の長さを有することを特徴とする請求項1記載の窒化物半導体を用いたトランジスタ。
- 前記遷移金属の不純物のドープ濃度は1E17cm-3であることを特徴とする請求項1記載の窒化物半導体を用いたトランジスタ。
- 電子が走行するチャネル層と、前記チャネル層の上部に設けられ、In、Al、Gaの少なくとも一つおよびNを含んで構成されて、前記チャネル層内に2次元電子ガスを形成するバリア層とを具備する高電子移動度トランジスタ構造のトランジスタの製造方法において、
前記チャネル層にマスクを形成する工程と、
前記チャネル層の半導体を半絶縁性にする遷移金属の不純物を、前記マスクを介して前記チャネル層の部分的な領域のみにイオン注入する工程とを備えることを特徴とする窒化物半導体を用いたトランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013239015A JP2015099850A (ja) | 2013-11-19 | 2013-11-19 | 窒化物半導体を用いたトランジスタおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013239015A JP2015099850A (ja) | 2013-11-19 | 2013-11-19 | 窒化物半導体を用いたトランジスタおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015099850A true JP2015099850A (ja) | 2015-05-28 |
Family
ID=53376285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013239015A Pending JP2015099850A (ja) | 2013-11-19 | 2013-11-19 | 窒化物半導体を用いたトランジスタおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015099850A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110809819A (zh) * | 2017-07-04 | 2020-02-18 | 三菱电机株式会社 | 半导体装置及半导体装置的制造方法 |
CN113270478A (zh) * | 2021-04-23 | 2021-08-17 | 北京大学深圳研究生院 | 化合物半导体续流功率晶体管 |
-
2013
- 2013-11-19 JP JP2013239015A patent/JP2015099850A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110809819A (zh) * | 2017-07-04 | 2020-02-18 | 三菱电机株式会社 | 半导体装置及半导体装置的制造方法 |
CN110809819B (zh) * | 2017-07-04 | 2023-09-12 | 三菱电机株式会社 | 半导体装置及半导体装置的制造方法 |
CN113270478A (zh) * | 2021-04-23 | 2021-08-17 | 北京大学深圳研究生院 | 化合物半导体续流功率晶体管 |
CN113270478B (zh) * | 2021-04-23 | 2023-02-17 | 北京大学深圳研究生院 | 化合物半导体续流功率晶体管 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI624945B (zh) | 凹入式場板電晶體結構 | |
JP5785153B2 (ja) | 補償型ゲートmisfet及びその製造方法 | |
JP6522521B2 (ja) | 半導体デバイスの電極及びその製造方法 | |
JP5550740B2 (ja) | 半導体装置、および半導体装置の製造方法 | |
US9679981B2 (en) | Cascode structures for GaN HEMTs | |
TWI553859B (zh) | 具有閘極源場極板之寬能帶隙電晶體 | |
CN107452791B (zh) | 双沟道hemt器件及其制造方法 | |
JP5577681B2 (ja) | 半導体装置 | |
TWI555209B (zh) | 具有降低的輸出電容之氮化鎵裝置及其製法 | |
WO2017080126A1 (zh) | 基于氟化石墨烯钝化的AlGaN/GaN HEMT器件及制作方法 | |
KR20140023892A (ko) | 갈륨 나이트라이드 트랜지스터에 대한 이온주입 및 자기정합형 게이트 구조 | |
JP2014222724A (ja) | 窒化物半導体を用いたトランジスタおよびその製造方法 | |
JP2010206125A (ja) | 窒化ガリウム系高電子移動度トランジスタ | |
JP2011060950A (ja) | 半導体装置及びその製造方法 | |
CN107785435A (zh) | 一种低导通电阻MIS凹槽栅GaN基晶体管及制备方法 | |
JP2012049170A (ja) | 窒化物半導体装置 | |
JP2005203544A (ja) | 窒化物半導体装置とその製造方法 | |
JP2015099850A (ja) | 窒化物半導体を用いたトランジスタおよびその製造方法 | |
JP5744346B2 (ja) | 窒化物半導体を用いたトランジスタおよびその製造方法 | |
JP2017143231A (ja) | 半導体装置 | |
KR20190112523A (ko) | 이종접합 전계효과 트랜지스터 및 그 제조 방법 | |
JP2013222939A (ja) | 窒化物半導体を用いたトランジスタおよびその製造方法 | |
JP5505697B2 (ja) | 半導体装置およびその作製法 | |
CN110224032B (zh) | 具有结型栅AlGaN/GaN异质结的横向晶体管及其制作方法 | |
US10424659B1 (en) | High electron mobility transistor |