CN101002332A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN101002332A
CN101002332A CN200580025979.7A CN200580025979A CN101002332A CN 101002332 A CN101002332 A CN 101002332A CN 200580025979 A CN200580025979 A CN 200580025979A CN 101002332 A CN101002332 A CN 101002332A
Authority
CN
China
Prior art keywords
layer
semiconductor
gan base
gan
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200580025979.7A
Other languages
English (en)
Other versions
CN100508212C (zh
Inventor
中山达峰
宫本广信
安藤裕二
葛原正明
冈本康宏
井上隆
幡谷耕二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101002332A publication Critical patent/CN101002332A/zh
Application granted granted Critical
Publication of CN100508212C publication Critical patent/CN100508212C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体器件，其能够抑制电流崩塌且还能够防止电介质击穿电压和增益降低，从而可以进行高电压操作并实现理想的高输出。在基板(101)上，形成有：由第一GaN基半导体制成的缓冲层(102)、由第二GaN基半导体制成的载流子迁移层(103)和由第三GaN基半导体制成的载流子提供层(104)。通过去除部分第一绝缘膜(107)和部分载流子提供层(104)，制成凹陷结构(108)。接下来，淀积栅绝缘膜(109)，并且随后形成栅电极(110)，从而填充凹陷部分(108)并覆盖在残留有第一绝缘膜(107)的区域上，由此它在漏电极侧上的部分长于它在源电极侧上的部分。使用这样的凹陷结构提供了能够进行高电压操作的高输出半导体器件。

Description

半导体器件
技术领域
本发明涉及一种半导体器件，并且具体来说，涉及一种能够以高电压操作且实现高输出的半导体器件。
背景技术
传统上，对于AlGaN/GaN HJFET结构，已经有MISFET结构的报告，其中在源和漏之间形成绝缘膜并随后在其上形成栅电极，因为其能够减小栅漏电流并增加正极性施加的栅偏压，从而使得可以使用高电流，并且由此可以期望高输出使用的应用。
例如，如Adivarahan V.等人在IEEE Electron Device Letters Vol.24，No.9，pp.541(2003)中提到的这样一种结构，即在AlGaN/GaN上使用Si3N4膜作为绝缘膜的结构。
图6示出了Adivarahan V.等人描述的场效应晶体管的结构的剖面图。如图6所示，在顺序地在4H-SiC基板1001上向上层叠了膜厚度为50nm的AlN层1002、膜厚度为1.5μm的GaN层1003和膜厚度为25nm的AlGaN层1004之后，以层叠的形式淀积Ti/Al/Ti/Au作为源电极1005和漏电极1006，随后在850℃对其进行1分钟的加热处理。
此外，在层叠了Si3N4膜1007之后，在其上形成由Ni/Au制成的栅电极1008，并且，最后使用Si3N4膜形成保护膜1009。由此，可以通过在半导体层和栅电极之间插入绝缘膜，从而形成MISFET结构，以减少了栅漏电流并增加可正极性施加的栅偏压，由此获得了高输出操作。
发明内容
将要通过本发明解决的问题
然而，就平面结构而言，存在这样的问题，即，如使用现有技术的那样，如果减薄AlGaN层从而对由于形成绝缘膜而导致的增益下降进行抑制，则薄膜电阻(sheet resistance)增加了并且电流降低了，此外，由于氮化物半导体的自发极化效应和压电效应，出现了显著的电流崩塌，由此不能在高频操作中产生期望的输出。
还存在这样的问题，即如果加厚AlGaN层从而抑制电流崩塌，则栅电极和二维的电子气之间的距离变远了，由此增益减小了。
此外，存在这样一种问题，即如果减薄绝缘膜从而对由于形成绝缘膜而导致的增益下降进行抑制，由于电场集中在绝缘膜上的栅电极的漏边缘，因此不仅当向栅电极施加正电压时会破坏绝缘，而且当施加负极性的高电压时也会破坏绝缘。
考虑了上述常规技术的问题之后做出了本发明，并且其目的在于提供这样一种半导体器件，该半导体器件能够减小栅漏电流并抑制电流崩塌，由此能够进行高电压操作和实现高输出。
解决问题的手段
根据本发明的半导体器件特征在于：所述半导体器件是由第III-V族氮化物半导体制成的场效应晶体管，其包括栅电极和半导体层之间的绝缘膜；以及
配置在栅电极和半导体层之间的绝缘膜厚度在两个或多个等级中变化。
所述半导体器件可以具有这样的特征，即，配置在栅电极和半导体层之间的绝缘膜的厚度连续地变化。
根据本发明的半导体器件特征在于：所述半导体器件是由第III-V族氮化物半导体制成的场效应晶体管，其包括栅电极和半导体层之间的绝缘膜；
场效应晶体管具有凹陷结构，该凹陷结构是通过去除部分第III-V族氮化物半导体层或部分绝缘膜而形成的；以及
栅电极和绝缘膜被配置在部分或全部的凹陷区域中。
所述半导体器件可以具有这样的特征，即配置在凹陷区域中的绝缘膜的膜厚度薄于配置在不同于凹陷区域的区域上的绝缘膜的膜厚度。
所述半导体器件还可以具有这样的特征：
所述第III-V族氮化物半导体层包括由第III-V族氮化物半导体制成的载流子迁移层或载流子提供层；以及
通过去除所述由第III-V族氮化物半导体制成的载流子迁移层或载流子提供层的30％到90％的厚度，形成该凹陷结构。
所述半导体器件可替换地可以具有这样的特征：
通过去除绝缘膜的30％到90％的厚度，形成凹陷结构。
根据本发明半导体器件可以进一步具有这样的特征：
不同于与半导体层最接近的那部分栅电极的栅电极部分在漏电极侧上长于在源电极侧上。
本发明的效果
根据本发明，栅电极和半导体层之间的绝缘膜具有较薄的部分和较厚的部分，其中所述较薄的部分与栅电极和半导体层之间最接近的部分相对应。只有其最接近的部分作为栅电极，而较厚的部分具有这样的作用，即其可以减轻漏侧上的栅电极边缘上的电场集中。因此，即使最接近部分的绝缘膜被减薄，也不会降低电介质击穿电压。
类似地，就在本发明中使用凹陷结构的情形而言，可以减轻漏侧的凹陷边缘上的电场集中，由此可以抑制电介质击穿电压的下降。此外，由于氮化物半导体的压电效应，因此电流崩塌会显著地影响氮化物半导体。然而，当使用凹陷结构时，绝缘膜仅在栅电极附近与载流子迁移层相接近，而在其他区域中绝缘膜与所述载流子迁移层隔开。因此，凹陷结构具有减小电流崩塌影响的作用，并且其还具有提高增益的作用。
附图说明
图1示出了用于根据本发明的第一实施例的半导体器件结构的剖面图；
图2示出了用于根据本发明的第二实施例的半导体器件的结构的剖面图；
图3示出了用于根据本发明的第三实施例的半导体器件的结构的剖面图；
图4示出了用于根据本发明的第四实施例的半导体器件的结构的剖面图；
图5示出了用于根据本发明的第五实施例的半导体器件的结构的剖面图；以及
图6示出了根据现有技术的半导体器件的结构的剖面图。
符号说明
101,201,301,401,501  基板
102,202,302,402,502  由第一GaN基半导体制成的缓冲层
103,203,303,403,503  由第二GaN基半导体制成的载流子迁移层
104,304,404,504      由第三GaN基半导体制成的载流子提供层
105,204,305,407,506  源电极
106,205,306,408,507  漏电极
107,206,409,508      第一绝缘膜
108,207,410           陷区域
109,208,307,411,512   栅绝缘膜
110,209,309,412,513   栅电极
111,210,310,413,514   保护膜
211,414,515           晶核形成层
308                   凹槽(绝缘膜凹陷区域)
405                   由第四GaN基半导体制成的蚀刻阻挡层
406                   由第五GaN基半导体制成的欧姆接触层
505                   由第四GaN基半导体制成的欧姆接触层
509                   第一凹陷区域
510                   第二绝缘膜
511                   第二凹陷区域
1001                  SiC基板
1002                  AlN缓冲层
1003                  GaN层
1004                  AlGaN层
1005                  源电极
1006                  漏电极
1007                  绝缘膜
1008                  栅电极
1009                  保护膜
具体实施方式
以下将要参考附图说明本发明的实施例。
例如，根据本发明的上述半导体器件还可以具有这样一种结构，其中配置在栅电极和半导体层之间的绝缘膜的厚度在至少两个不同厚度之间变化。可以在10/7≤(ε·t1)/(ε·t2)≤10/1的范围内选择所述两个不同的膜厚度t1和t2(其中t1＞t2)，作为每个绝缘膜的介电常数ε与其膜厚度t的乘积(ε·t)的比。存在这样的情况，即其中配置在栅电极和半导体层之间的绝缘膜厚度变化的区域包括连续变化的区域。
可替换地，在这样一种情形中，即凹陷区域中的绝缘膜的膜厚度t4薄于不同于凹陷区域的区域中的绝缘膜膜厚度t3，在上述情况下，根据本发明的半导体器件可以在10/7≤(ε·t3)/(ε·t4)≤10/1的范围内选择膜厚度t4，作为每个绝缘膜的介电常数ε与其膜厚度t的乘积(ε·t)的比。另一方面，在通过去除由第III-V族氮化物半导体制成的载流子迁移层或载流子提供层从而形成凹陷结构的情况下，通常地按照以下方法构造，所述方法是栅绝缘膜与凹陷结构的载流子迁移层或载流子提供层的表面相接触。
(第一实施例)
图1示出了根据本发明第一实施例的实例。图1示出了本发明实施例的剖面结构图。在该实施例的场效应晶体管中，在基板101上顺序形成了由第一GaN基半导体制成的缓冲层102、由第二GaN基半导体制成的载流子迁移层103、和由第三GaN基半导体制成的载流子提供层104。此后，在其上形成源电极105和漏电极106，并且在整体上方进一步淀积第一绝缘膜107。
然后，通过去除位于源电极105和漏电极106之间的部分绝缘膜107和部分载流子提供层104，产生凹陷结构108。接下来，淀积栅绝缘膜109，并且随后形成栅电极110，从而填充凹陷部分108并覆盖在残留有第一绝缘膜107的区域上，由此它在漏电极侧上的部分比它在源电极侧上的部分更长。最后，淀积保护膜111从而构成场效应晶体管。
用于本发明的基板101的材料，可以示例性地使用蓝宝石、碳化硅、GaN、AlN等等。
用于第一GaN基半导体102的材料，可以示例性地使用第III族氮化物半导体GaN、InN和AlN和例如由InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)表示的GaN基半导体合金。然而，还可以在基板101和第一半导体102之间插入由第III族氮化物半导体制成的晶核形成层，这有助于形成第一半导体，其中所述的第III族氮化物半导体是GaN、InN和A1N或由InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)表示的GaN基半导体合金。还可以将Si、S、Se等作为n型杂质、或将Be、C、Mg等作为p型杂质掺杂到第一GaN基半导体102中。
用于第二GaN基半导体103的材料，可以示例性地使用第III族氮化物半导体GaN、InN和AlN和例如由InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)表示的GaN基半导体合金。还可以将Si、S、Se等作为n型杂质、或将Be、C、Mg等作为p型杂质掺杂到第二GaN基半导体103中。然而，当第二GaN基半导体103中的杂质浓度变得高时，由于库仑(Coulomb)散射的影响，电子迁移率降低了，并且因此期望将杂质浓度设定为1×1017cm-3或更小。
用于第三GaN基半导体104的材料，可以示例性地使用第III族氮化物半导体GaN、InN和AlN和例如由InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)表示的GaN基半导体合金。然而，在根据本发明的实施例中，为此选择了这样的物质或组合物，所述物质或组合物的电子亲和势低于第二GaN基半导体103的电子亲和势。还可以将Si、S、Se等作为n型杂质或将Be、C、Mg等作为p型杂质掺杂到第三GaN基半导体104中。
此外，期望在由第二GaN基半导体制成的载流子迁移层和由第三GaN基半导体制成的载流子提供层104之间的分界面上形成异质结。当选择电子用于迁移入载流子迁移层103的载流子时，期望作出这样的选择，即第二GaN基半导体的导带能量Ec低于第三GaN基半导体的导带能量Ec，结果存在带的不连续性ΔEc。当选择空穴用于迁移入载流子迁移层103的载流子时，期望作出这样的选择，即第二GaN基半导体的价带能量Ev高于第三GaN基半导体的价带能量Ev，结果存在带的不连续性ΔEv。
进一步，用于第一绝缘膜107的材料，可以示例性地使用这样的物质，所述物质由Si、Mg、Hf、Al、Ti和Ta中的一种或多种以及O和N的一种或多种构成。用于栅绝缘膜109的材料，可以示例性地使用这样的物质，所述物质由Si、Mg、Hf、Al、Ti和Ta中的一种或多种以及O和N的一种或多种构成。用于保护膜111的材料，可以示例性地使用这样的物质，所述物质由Si、Mg、Hf、Al、Ti和Ta中的一种或多种以及O和N的一种或多种或有机材料构成。
(实例1)
以下将要示出根据本发明第一实施例的实例。通过如下方式构成该实例的场效应晶体管，即：分别使用c-平面((0001)平面)碳化硅(SiC)基板作为基板101、AlN层(层厚度：200nm)作为第一基于GaN的半导体102、GaN载流子迁移层(层厚度：500到2000nm)作为第二GaN半导体103、AlGaN载流子提供层(Al组份比率：0.3、层厚度：35nm)作为第三基于GaN的半导体104、Ti/Al(Ti层膜厚度：10nm、Al层膜厚度：200nm)作为源电极和漏电极、SiON膜(膜厚度：80nm)作为第一绝缘膜、被去除的第一绝缘膜107和厚度为25nm的第三GaN基半导体104作为凹陷、SiON膜(膜厚度：10nm)作为栅绝缘膜109、Ni/Au(Ni层膜厚度：10nm、Au层膜厚度：200nm)作为栅电极110、以及SiON膜(膜厚度：80nm)作为保护膜111。
选择这样的结构允许通过凹陷仅仅减薄直接位于栅电极之下的那部分AlGaN载流子提供层，并由此获得高增益。同时，位于不同于凹陷区域的区域中的AlGaN层很厚，以至于使得载流子提供层几乎不会受到SiON膜/AlGaN的分界面的电位波动的影响，由此也可以抑制电流崩塌(collapse)。延伸至漏电极侧的栅电极部分减轻了漏电极侧的栅电极边缘上的电场集中。因此，即使栅绝缘膜的薄为10nm，其也能够实现200V或更高的电介质击穿电压。
在该实例中，使用了SiC作为基板。然而，可以使用其他任何基板，诸如蓝宝石。此外，在该实例中，使用了SiC基板的c-平面((0001)平面)。然而，也可以使用如下所述的任何平面，在所述平面上，以c轴取向的方式生长GaN基半导体，从而在与本实施例相同的方向上产生压电效应。所使用的平面可以在任何方向上倾斜到大约55°。然而，由于较大的倾斜会导致难以获得优良的晶体性质，因此期望在任意方向上的倾斜在10°以内。
类似地，在该实例中，使用GaN层作为载流子迁移层。然而，就载流子迁移层而言，可以使用GaN、InN或AlN的第III族氮化物半导体，以及使用由InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)表示的GaN基半导体合金，例如InGaN层。此外，对于每个层的膜厚度来说，可以设定期望的膜厚度。然而，每个第二和第三层的晶格常数与第一层的晶格常数不同，因此，优选将其膜厚度设定为不厚于其临界膜厚度，其中，在所述临界膜厚度处可能会产生失配位错。
在该实例中，不将任何杂质掺杂到GaN载流子迁移层中。然而，其可以掺杂Si、S、Se等作为n型杂质或掺杂Be、C等作为p型杂质。然而，当载流子迁移层中的杂质浓度变得高时，由于库仑散射的影响，电子迁移率降低了，因此期望将杂质浓度设定为1×1017cm-3或更小。
在该实例中，使用Ti/Al作为源电极105和漏电极106。然而，任何能够与AlGaN欧姆接触的金属都可以被用作源电极和漏电极，其中所述AlGaN在本实例中被用作载流子提供层104。例如，可以使用诸如W、Mo、Si、Ti、Pt、Nb、Al和Au的金属，以及还可以使用多种金属制造的分层结构。
类似地，在该实例中，使用Ni/Au作为栅金属110。然而，根据本发明，由于栅电极不与半导体层直接接触，因此可以使用期望的金属。期望使用不与栅绝缘膜发生反应的金属。
在本实例中，当制造凹陷结构时，去除25nm厚的第三GaN基半导体。然而，为了形成凹陷而去除的半导体的厚度可以被选择为任意厚度，并且由此可以去除直到第三GaN基半导体的厚度。如果将被去除的半导体厚度是薄的，则削弱了凹陷结构的提高击穿电压和减少电流崩塌的作用。如果去除的半导体厚度是厚的，则由于位于栅之下的载流子的减少而使得电阻增加。因此，优选地，被去除的半导体的厚度为原始形成的半导体厚度的30％到90％。
在该实例中，示出了形成栅电极110，从而由此对凹陷部分108进行填充。然而，在制造过程中，在栅电极和凹陷侧壁部分之间可能会出现微小的间隙。
此外，当实例是其中选择电子用于迁移载流子的模式时，以如下方式形成该实例，即，漏电极侧上的栅电极突出部分长于源电极侧上的栅电极突出部分。然而，源电极侧上的突出部分不会涉及本发明的效果，因此它也可以等于或长于漏电极侧上的突出部分。如果源电极侧上的突出部分变为较长，则与提高击穿电压和减少电流崩塌的效果相比，由于栅电容的增加而导致增益下降的缺点就会更加明显。因此，期望源电极侧上的突出部分比漏电极侧上的突出部分短。
在该实例中，通过去除部分第一绝缘膜和载流子提供层，形成凹陷结构。通过减薄位于凹陷区域中的载流子提供层部分，获得高增益。可以通过将栅电极延伸到漏电极侧，实现高的击穿电压，且由此减轻了漏电极侧上的电场集中。
另一方面，在选择空穴作为迁移载流子的模式中，电场集中的区域与选择电子作为迁移载流子的模式中的区域相反。因此，提供有栅电极突出部分的那一侧也相反。
(第二实施例)
图2示出了根据本发明第二实施例的实例。图2示出了本发明的实施例的剖面结构图。在该实施例的场效应晶体管中，在基板201上顺序形成了由第一GaN基半导体制成的缓冲层202和由第二GaN载流子半导体制成的载流子迁移层203。此后，在其上形成源电极204和漏电极205，且进一步淀积第一绝缘膜206。此后，通过各向同性蚀刻等，去除位于源电极204和漏电极205之间的部分绝缘膜206，从而形成锥形，并且进一步去除部分载流子迁移层203，从而构成凹陷结构207。
接下来，淀积栅绝缘膜208，并且随后形成栅电极209，从而填充凹陷部分207并覆盖在残留有第一绝缘膜的区域，由此使得栅电极在漏电极侧上的部分长于其在源电极侧上的部分。最后，淀积保护膜210，以构成场效应晶体管。
用于本实施例的基板201的材料，例如可以示例性地使用蓝宝石、碳化硅、GaN、AlN。就第一GaN基半导体202而言，可以使用第III族氮化物半导体GaN、InN和AlN和例如由InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)表示的GaN基半导体合金。然而，还可以在基板201和第一半导体202之间插入由第III族氮化物半导体制成的晶核形成层211，这有助于形成第一半导体，其中所述的第III族氮化物半导体是GaN、InN和AlN或由InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)表示的GaN基半导体合金。还可以将Si、S、Se等作为n型杂质或将Be、C、Mg等作为p型杂质掺杂到第一GaN基半导体202中。
用于第二GaN基半导体203的材料，可以示例性地使用第III族氮化物半导体GaN、InN和AlN和例如由InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)表示的GaN基半导体合金。还可以将Si、S、Se等作为n型杂质或将Be，C，Mg等作为p型杂质掺杂到第二GaN基半导体203中。
进一步，期望在由第一GaN基半导体制成的缓冲层202和由第二GaN基半导体制成的载流子迁移层203之间的分界面上形成异质结。当选择电子用于迁移入载流子迁移层203的载流子时，期望作出这样的选择，即第二GaN基半导体的导带能量Ec低于第一GaN基半导体的导带能量Ec，从而存在带的不连续性ΔEc。当选择空穴用于迁移入载流子迁移层203的载流子时，期望作出这样的选择，即第二GaN基半导体的价带能量Ev高于第一GaN基半导体的价带能量Ev，结果存在带的不连续性ΔEv。
此外，用于第一绝缘膜206的材料，可以示例性地使用如下物质，所述物质由Si、Mg、Hf、Al、Ti和Ta中的一种或多种以及O和N的一种或多种构成。用于栅绝缘膜208的材料，可以示例性地使用如下物质，所述物质由Si、Mg、Hf、Al、Ti和Ta中的一种或多种以及O和N的一种或多种构成。用于保护膜210的材料，可以示例性地使用如下物质，所述物质由Si、Mg、Hf、Al、Ti和Ta中的一种或多种以及O和N的一种或多种或有机材料构成。
(实例2)
以下将要示出根据本发明的第二实施例的实例。通过如下方式构成该实例的场效应晶体管，即：分别使用c-平面((0001)平面)碳化硅(SiC)基板作为基板201、AlN层(层厚度：100nm)作为晶核形成层211、GaN层(层厚度：2000nm)作为第一基于GaN的半导体202、掺杂Si的GaN载流子迁移层(层厚度：100nm，Si掺杂水平：1×1018cm-3)作为第二基于GaN的半导体203、Ti/Al(Ti层膜厚度：10nm、Al层膜厚度：200nm)作为源电极和漏电极、SiON膜(膜厚度：80nm)作为第一绝缘膜206、使用SF6气体通过各向同性蚀刻的干蚀刻去除的第一绝缘膜以及使用BCl3气体通过干蚀刻去除厚度为50nm的第二GaN基半导体206作为凹陷、SiON膜(膜厚度：20nm)作为栅绝缘膜208、Ni/Au(Ni层膜厚度：10nm、Au层膜厚度：200nm)作为栅电极209、以及SiON膜(膜厚度：80nm)作为保护膜210。
选择这样的结构允许通过凹陷仅仅减薄直接位于栅电极之下的GaN载流子迁移层，并由此获得高增益。同时，位于不同于凹陷区域的区域中GaN载流子迁移层很厚，以至于使得载流子提供层几乎不会受到SiON膜/AlGaN分界面的电位波动的影响，并且由此也可以抑制电流崩塌。延伸至漏电极侧的栅电极部分减轻了漏电极侧的栅电极边缘上的电场集中。因此，即使栅绝缘膜的薄为20nm，其也能够实现200V或更高的电介质击穿电压。
在该实例中，使用SiC作为基板。然而，可以使用其他任何基板，诸如蓝宝石。此外，在该实例中，使用SiC基板的c-平面((0001)平面)。然而，也可以使用如下所述的任何平面，即，在所述平面上，以c轴取向的方式生长GaN基半导体，从而在与本实施例相同的方向上产生压电效应。所使用的平面可以在任何方向上倾斜到大约55°。然而，由于较大的倾斜会导致难以获得优良的晶体性质，因此期望在任意方向上的倾斜在10°以内。
类似地，在该实例中，GaN层用作载流子迁移层。然而，就载流子迁移层而言，可以使用GaN、InN或AlN的第III族氮化物半导体，以及使用由InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)表示的GaN基半导体合金，例如InGaN层。此外，对于每个层的膜厚度来说，可以设定期望的膜厚度。
此外，在该实例中，在GaN载流子迁移层中硅的掺杂水平为1×1018cm-3。然而，还可以将Si、S、Se等作为n型杂质或将Be、C、Mg等作为p型杂质进行掺杂。然而，存在这样一种趋势，即由于库仑散射的影响，电子迁移率降低了，并且当载流子迁移层中的杂质浓度变高时击穿电压也下降了，而相反，当载流子迁移层中的杂质浓度变低时，迁移载流子减小且电流密度下降。因此，期望杂质浓度被设定在1×1017cm-3和3×1018cm-3之间。
进一步，在该实例中，使用Ti/Al作为源电极204和漏电极205。然而，任何能够与AlGaN欧姆接触的金属都可以被用作源电极和漏电极，其中所述AlGaN在本实例中被用作载流子提供层104。例如，可以使用诸如W、Mo、Si、Ti、Pt、Nb、Al和Au的金属，以及还可以使用多种金属制成的分层结构。
类似地，在该实例中，使用Ni/Au作为栅金属209。然而，根据本发明，由于栅电极不与半导体层直接接触，因此可以使用期望的金属。期望使用不与栅绝缘膜发生反应的金属。
在该实例中，当制造凹陷结构时，去除了第二GaN基半导体的50nm的厚度。然而，为了形成凹陷而去除的半导体的厚度可以被选择为任意厚度，并且由此可以去除直到第二GaN基半导体的厚度。如果将被去除的半导体厚度是薄的，则其削弱了凹陷结构的提高击穿电压和减少电流崩塌的作用。如果去除的半导体厚度是厚的，则由于位于栅之下的载流子的减少而使得电阻增加。因此，优选地，被去除的半导体的厚度为原始形成的半导体厚度的30％到90％。
在该实例中，示出了形成栅电极209，从而由此对凹陷部分207进行填充。然而，在制造过程中，在栅电极和凹陷侧壁部分之间可能会出现微小的间隙。
此外，当实例是其中选择电子用于迁移载流子的模式时，以如下方式形成，即，漏电极侧上的栅电极突出部分长于源电极侧上的栅电极突出部分。然而，源电极侧上的突出部分不会涉及本发明的效果，因此它也可以等于或长于漏电极侧上的突出部分。如果源电极侧上的突出部分变为较长，则与提高击穿电压和减少电流崩塌的效果相比，由于栅电容的增加而导致增益下降的缺点就会更加明显。因此，期望源电极侧上的突出部分比漏电极侧上的突出部分短。
在该实例中，通过去除部分第一绝缘膜和载流子迁移层，形成凹陷结构。通过减薄位于凹陷区域中的载流子迁移层部分，可以获得高增益。可以通过将栅电极延伸到漏电极侧，实现高的击穿电压，且由此减轻了漏电极侧上的电场集中。
另一方面，在选择空穴作为迁移载流子的模式中，电场集中的区域与选择电子作为迁移载流子的模式中的区域相反。因此，提供有栅电极突出部分的那一侧也相反。
(第三实施例)
图3示出了根据本发明第三实施例的实例。图3示出了本发明的实施例的剖面结构图。在本实施例的场效应晶体管中，在基板301上顺序形成了由第一GaN基半导体制成的缓冲层302、由第二GaN基半导体制成的载流子迁移层303以及由第三GaN基半导体制成的载流子提供层304。
此后，在其上形成源电极305和漏电极306，并且随后进一步淀积栅绝缘膜307。此后，去除源电极305和漏电极306之间的部分栅绝缘膜307，从而构成了用于嵌入栅电极的凹槽308。接下来，形成栅电极309从而填充凹槽308，并覆盖在没有被去除部分栅绝缘膜307的区域上，由此漏电极侧上的栅电极部分长于源电极侧上的栅电极部分。最后，形成保护膜310从而构成场效应晶体管。
用于本实施例的基板301的材料，可以示例性地使用蓝宝石、碳化硅、GaN、AlN等。
此外，用于第一GaN基半导体302的材料，可以示例性地使用第III族氮化物半导体GaN、InN或AlN以及例如由InxAlyGa1-x-y N(0≤x≤1，0≤y≤1，0≤x+y≤1)表示的GaN基半导体合金。然而，还可以在基板301和第一半导体302之间插入由第III族氮化物半导体制成的晶核形成层，这有助于形成第一半导体，其中所述的第III族氮化物半导体是GaN、InN和AlN或者是由InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)表示的GaN基半导体合金。还可以将Si、S、Se等作为n型杂质或将Be、C、Mg等作为p型杂质掺杂到第一GaN基半导体302中。
此外，用于第二GaN基半导体303的材料，可以示例性地使用第III族氮化物半导体GaN、InN或AlN以及例如由InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)表示的GaN基半导体合金。还可以将Si、S、Se等作为n型杂质或将Be、C、Mg等作为p型杂质掺杂到第二GaN基半导体303中。然而，当第二GaN基半导体303中的杂质浓度较高时，由于库仑散射的影响，电子迁移率降低了，因此期望将杂质浓度设定为1×1017cm-3或更小。
此外，用于第三GaN基半导体304的材料，可以示例性地使用第III族氮化物半导体GaN、InN或AlN以及例如由InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)表示的GaN基半导体合金。然而，在根据本发明的实施例中，为此选择了这样的物质或组合物，所述物质或组合物的电子亲和势低于第二GaN基半导体303的电子亲和势。还可以将Si、S、Se等作为n型杂质或将Be、C、Mg等作为p型杂质掺杂到第三GaN基半导体304中。
因此，期望在由第二GaN基半导体制成的载流子迁移层303和由第三GaN基半导体制成的载流子提供层304之间的分界面上形成异质结。当选择电子作为迁移入载流子迁移层303的载流子时，期望作出这样的选择，即第二GaN基半导体的导带能量Ec低于第三GaN基半导体的导带能量Ec，从而存在带的不连续性ΔEc。当选择空穴作为迁移入载流子迁移层303的载流子时，期望作出这样的选择，即第二GaN基半导体的价带能量Ev高于第三GaN基半导体的价带能量Ev，结果存在带的不连续性ΔEv。
此外，用于栅绝缘膜307的材料，可以示例性地使用如下物质，所述物质由Si、Mg、Hf、Al、Ti和Ta中的一个或多个以及O和N的一个或多个构成。用于保护膜310的材料，可以示例性地使用如下物质，所述物质由Si、Mg、Hf、Al、Ti和Ta中的一种或多种以及O和N的一种或多种或有机材料构成。
(实例3)
以下将要示出根据本发明第三实施例的实例。通过如下方式构成该实例的场效应晶体管，即：分别使用c-平面((0001)平面)碳化硅(SiC)基板作为基板301、AlN层(层厚度；200nm)作为第一GaN基半导体302、GaN载流子迁移层(层厚度；500到2000nm)作为第二GaN基半导体303、AlGaN载流子提供层(Al组份比率；0.3、层厚度；35nm)作为第三GaN基半导体304、Ti/Al(Ti层膜厚度；10nm、Al层膜厚度；200nm)作为源电极305和漏电极306、SiON膜(膜厚度；80nm)作为栅绝缘膜307、被去除的厚度为70nm的栅绝缘膜307作为放置栅电极的凹槽、Ni/Au(Ni层膜厚度；10nm、Au层膜厚度；200nm)作为栅电极309、以及SiON膜(膜厚度；80nm)作为保护膜310。
选择这样的结构允许通过凹陷仅仅减薄直接位于栅电极之下的那部分绝缘膜，并由此获得高增益。同时，不作为凹槽的栅绝缘膜厚到可以减小电流崩塌。延伸至漏电极侧的栅电极部分减轻了漏电极侧上的栅电极边缘上的电场集中。因此，即使栅绝缘膜薄为10nm，其也能够实现200V或更高的电介质击穿电压。
在该实例中，使用SiC作为基板。然而，可以使用其他任何基板，诸如蓝宝石。此外，在该实例中，使用SiC基板的c-平面((0001)平面)。然而，也可以使用如下所述的任何平面，在所述平面上，以c轴取向的方式生长GaN基半导体，从而在与本实施例相同的方向上产生压电效应。所使用的平面可以在任何方向上倾斜到大约55°。然而，由于较大的倾斜会导致难以获得优良的晶体性质，因此期望在任意方向上的倾斜在10°以内。
类似地，在该实例中，使用GaN层作为载流子迁移层。然而，就载流子迁移层而言，可以使用GaN、InN或AlN的第III族氮化物半导体，以及使用由InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)表示的GaN基半导体合金，例如InGaN层。此外，对于每个层的膜厚度来说，可以设定期望的膜厚度。然而，每个第二和第三层的晶格常数与第一层的晶格常数不同，因此，优选将其膜厚度设定为不厚于其临界膜厚度薄，其中在所述临界膜厚度处可能会产生失配位错。
在该实例中，不将任何杂质掺杂到GaN载流子迁移层中。然而，可以掺杂Si、S、Se等作为n型杂质或掺杂Be、C等作为p型杂质。然而，当载流子迁移层中的杂质浓度变成高的时，由于库仑散射的影响，电子迁移率降低了，因此期望将杂质浓度设定为1×1017cm-3或更小。
在该实例中，使用Ti/Al作为源电极305和漏电极306。然而，任何能够与AlGaN欧姆接触的金属都可以被用作源电极和漏电极，其中所述AlGaN在本实例中被用作载流子提供层304。例如，可以使用诸如W、Mo、Si、Ti、Pt、Nb、Al和Au的金属，以及还可以使用多种金属制成的分层结构。
类似地，在该实例中，使用Ni/Au作为栅金属309。然而，根据本发明，由于栅电极不与半导体层直接接触，因此可以使用期望的金属。期望使用不与栅绝缘膜发生反应的金属。
在该实例中，当为了放置栅电极而形成凹槽时，去除了栅绝缘膜的70nm的厚度。然而，为了放置栅电极而形成凹槽所去除的栅绝缘膜的厚度可以被选择为任意厚度，如果所去除的栅绝缘膜厚度是薄的，则直接位于栅电极之下的那部分绝缘膜变厚，或者不同于凹槽的区域上的绝缘膜厚度变薄，由此难以同时地实现高增益和减少电流崩塌。因此，优选所去除的栅绝缘膜的厚度为原始形成的栅绝缘膜厚度的30％到90％。
当处于选择电子作为迁移载流子的模式中时，在该实例中，解释了利用栅电极309填充凹槽部分308。然而，在制造过程中，在栅电极和凹陷侧壁部分之间可能会出现微小的间隙。
此外，在该实例中，按照如下方式形成，即漏电极侧上的栅电极的突出部分长于源电极侧上的栅电极的突出部分。然而，源电极侧上的突出部分涉及影响本发明的效果，因此它还可以等于或长于漏电极侧上的突出部分。如果源电极侧上的突出部分变得更长，则与提高击穿电压和减少电流崩塌的效果相比，由于栅电容的增加而导致增益下降的缺点就会更加明显。因此，优选源电极侧上的突出部分比漏电极侧上的突出部分短。
在该实例中，通过去除部分栅绝缘膜，形成凹陷结构。通过减薄位于凹陷部分中的部分栅氧化膜并且缩短栅电极和载流子迁移层之间的距离，获得了高增益。此外，可以通过将栅电极延伸到漏电极侧，实现较高的击穿电压，且由此减轻了漏电极侧上的电场集中。
另一方面，在选择空穴作为迁移载流子的模式中，电场集中的区域与选择电子作为迁移载流子的模式中的区域相反。因此，提供有栅电极突出部分的那一侧也相反。
(第四实施例)
图4示出了根据本发明第四实施例的实例。图4示出了本发明的实施例的剖面结构图。在本实施例的场效应晶体管中，在基板401上顺序形成了由第一GaN基半导体制成的缓冲层402、由第二GaN基半导体制成的载流子迁移层403、由第三GaN基半导体制成的载流子提供层404、由第四GaN基半导体制成的蚀刻阻挡层405、以及由第五GaN基半导体制成的欧姆接触层406。
此后，在其上形成源电极407和漏电极408，并且随后进一步淀积第一绝缘膜409。此后，通过各向同性蚀刻等去除位于源电极407和漏电极408之间的部分绝缘膜409，从而形成锥形，并且进一步去除如下区域中的部分欧姆接触层406从而构成凹陷结构410，其中所述区域是在第一绝缘膜409中形成了开口的区域。接下来，淀积栅绝缘膜411，随后形成栅电极412，从而填充凹陷部分410并覆盖在残留有第一绝缘膜107的区域上，由此栅电极在漏电极侧上的部分比其在源电极电极侧上的部分更长。最后，淀积保护膜413，从而构成场效应晶体管。
用于本实施例的基板401的材料，例如可以示例性地使用蓝宝石、碳化硅、GaN、AlN。
此外，用于第一GaN基半导体402的材料，可以示例性地使用第III族氮化物半导体GaN、InN和AlN以及例如由InxAlyGa1-x-yN(0≤x≤1，0≤y≤1、0≤x+y≤1)表示的GaN基半导体合金。然而，还可以在基板401和第一半导体402之间插入由第III族氮化物半导体制成的晶核形成层414，这有助于形成第一半导体，其中所述的第III族氮化物半导体是GaN、InN和AlN或由上述三种类型的GaN基半导体构成的合金。还可以将Si、S、Se等作为n型杂质或将Be、C、Mg等作为p型杂质掺杂到第一GaN基半导体402中。
此外，用于第二GaN基半导体403的材料，可以示例性地使用第III族氮化物半导体GaN、InN和AlN以及例如由InxAlyGa1-x-y N(0≤x≤1，0≤y≤1、0≤x+y≤1)表示的GaN基半导体合金。还可以将Si、S、Se等作为n型杂质或将Be、C、Mg等作为p型杂质掺杂到第二GaN基半导体403中。然而，当第二GaN基半导体103中的杂质浓度变得高时，由于库仑散射的影响，电子迁移率降低了，并且因此期望将杂质浓度设定为1×1017cm-3或更小。
此外，用于第三GaN基半导体404的材料，可以示例性地使用第III族氮化物半导体GaN、InN和AlN以及例如由InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)表示的GaN基半导体合金。然而，在根据本发明的实施例中，为此选择了这样的物质或组合物，所述物质或组合物的电子亲和势低于第二GaN基半导体403的电子亲和势。还可以将Si、S、Se等作为n型杂质或将Be、C、Mg等作为p型杂质掺杂到第三GaN基半导体404中。
因此，期望在由第二GaN基半导体制成的载流子迁移层403和由第三GaN基半导体制成的载流子提供层304之间的分界面上形成异质结。当选择电子作为迁移入载流子迁移层403的载流子时，期望作出这样的选择，即第二GaN基半导体的导带能量Ec低于第三GaN基半导体的导带能量Ec，从而存在带的不连续性ΔEc。当选择空穴作为迁移入载流子迁移层403的载流子时，期望作出这样的选择，即第二GaN基半导体的价带能量Ev高于第三GaN基半导体的价带能量Ev，结果存在带的不连续性ΔEv。
此外，用于第四GaN基半导体405的材料，可以示例性地使用第III族氮化物半导体GaN、InN和AlN，以及例如由InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)表示的GaN基半导体合金。然而，应该被根据本发明的实施例中，应当为此选择这样的物质或组合物，所述物质或组合物与第三和第五GaN基半导体不同。还可以将Si、S、Se等作为n型杂质或将Be、C、Mg等作为p型杂质掺杂到第四GaN基半导体405中。
此外，用于第五GaN基半导体的材料，可以示例性地使用第III族氮化物半导体GaN、InN和AlN、以及可以使用例如由InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)表示GaN基半导体合金。然而，在根据本发明的实施例中，应当为此选择这样的物质或组合物，所述物质或组合物与第四GaN基半导体不同。还可以将Si、S、Se等作为n型杂质或将Be、C、Mg等作为p型杂质掺杂到第五GaN基半导体406中。
另一方面，用于第一绝缘膜409的材料，可以示例性地使用如下物质，所述物质由Si、Mg、Hf、Al、Ti和Ta中的一个或多个以及O和N的一个或多个构成。进一步，用于栅绝缘膜411的材料，可以示例性地使用这样的物质，所述物质由Si、Mg、Hf、Al、Ti和Ta中的一种或多种以及O和N的一种或多种构成。
此外，用于保护膜413的材料，可以示例性地使用如下物质，所述物质由Si、Mg、Hf、Al、Ti和Ta中的一种或多种以及O和N的一种或多种或有机材料构成。
(实例4)
以下将要示出根据本发明第四实施例的实例。通过如下方式构成该实例的场效应晶体管，即：分别使用c-平面((0001)平面)碳化硅(SiC)基板作为基板401、AlN层(层厚度：200nm)作为晶核形成层414、GaN层(层厚度：2000nm)作为第一GaN基半导体202、InGaN载流子迁移层(In组分比率：0.15，层厚度：15nm)作为第二GaN基半导体403、AlGaN载流子提供层(Al组分比率：0.2，层厚度：15nm)第三GaN基半导体404、AlGaN蚀刻阻挡层(Al组分比率：0.6，层厚度：5nm)作为第四GaN基半导体405、掺杂硅的AlGaN欧姆接触层(Al组分比率：0.3，层厚度10nm，Si掺杂水平：1×1019cm-3)作为第五GaN基半导体406、Ti/Al(Ti层膜厚度：10nm，Al层膜厚度：200nm)作为源电极407和漏电极408、SiON膜(膜厚度：80nm)作为第一绝缘膜409、使用SF6气作为各向同性蚀刻进行干蚀刻而去除的部分第一绝缘膜以及使用BCl3和SF6的混合气体进行干蚀刻而去除的部分第五GaN基半导体作为凹陷、SiON膜(膜厚度：10nm)作为栅绝缘膜411、Ni/Au(Ni层膜厚度：10nm，Au层膜厚度：200nm)作为栅电极412、以及SiON膜(膜厚度：60nm)作为保护膜413。
选择这样的结构允许通过凹陷仅仅缩短直接位于栅电极之下的载流子迁移层和电极之间的距离，并由此获得高增益。同时，不同于凹陷区域的区域中的载流子迁移层与半导体表面之间的距离长到使得载流子提供层几乎不会受到SiON膜/AlGaN分界面的电位波动的影响，由此也可以抑制电流崩塌。
此外，延伸至漏电极侧的栅电极部分减轻了漏电极侧上的栅电极边缘上的电场集中。因此，即使栅绝缘膜薄为10nm，其也能够实现200V或更高的电介质击穿电压。此外，在该实例中，通过使用蚀刻阻挡层，对凹陷的深度进行控制，这可以提高面内均匀性和加工再现性。
在该实例中，使用SiC作为基板。然而，可以使用其他任何基板，诸如蓝宝石。此外，在该实例中，使用SiC基板的c-平面((0001)平面)。然而，也可以使用如下所述的任何平面，在所述平面上，以c轴取向的方式生长GaN基半导体，从而在与本实施例相同的方向上产生压电效应。所使用的平面可以在任何方向上倾斜到大约55°。然而，由于较大的倾斜会导致难以获得优良的晶体性质，因此优选在任意方向上的倾斜在10°以内。
类似地，在该实例中，使用其中In组分比率为0.15的InGaN层作为载流子迁移层。然而，就载流子迁移层而言，可以使用第III族氮化物半导体GaN、InN或AlN，以及使用由InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)表示的GaN基半导体合金。为了在其中累积载流子，优选地，至少使用于载流子迁移层的半导体的带隙宽度窄于载流子提供层的带隙宽度。
类似地，对于每个层的膜厚度来说，可以设定期望的膜厚度。然而，每个第二、第三、第四和第五层的晶格常数与第一层的晶格常数不同，因此，优选将其膜厚度设定为不厚于其临界膜厚度，其中在所述临界膜厚度处可能会产生失配位错。
在该实例中，不将任何杂质掺杂到InGaN载流子迁移层中。然而，可以掺杂Si、S、Se等作为n型杂质或掺杂Be、C等作为p型杂质。然而，当载流子迁移层中的杂质浓度变得高时，由于库仑散射的影响，电子迁移率降低了，因此期望将杂质浓度设定为1×1017cm-3或更小。
在该实例中，使用Ti/Al作为源电极407和漏电极408。然而，任何能够与AlGaN欧姆接触的金属都可以被用作源电极和漏电极，其中所述AlGaN在本实例中被用作欧姆接触层406。例如，可以使用诸如W、Mo、Si、Ti、Pt、Nb、Al和Au的金属，以及还可以使用多种金属制成的分层结构。
类似地，在该实例中，使用Ni/Au作为栅金属412。然而，根据本发明，由于栅电极不与半导体层直接接触，因此可以使用期望的金属。期望使用不与栅绝缘膜发生反应的金属。
在该实例中，解释了形成栅电极412从而由此填充凹陷部分410。然而，在制造过程中，在栅电极和凹陷侧壁部分之间可能会出现微小的间隙。
此外，当实例是其中选择电子作为迁移载流子的模式时，以如下方式形成，即漏电极侧上的栅电极的突出部分长于源电极侧上的栅电极的突出部分。然而，源电极侧上的突出部分不会涉及本发明的效果，因此它还可以等于或长于漏电极侧上的突出部分。如果源电极侧上的突出部分变长，则与提高击穿电压和减少电流崩塌的效果相比，由于栅电容的增加而导致增益下降的缺点就会更加明显。因此，期望源电极侧上的突出部分比漏电极侧上的突出部分短。
在该实例中，通过去除部分第一绝缘膜和欧姆接触层，形成凹陷结构。通过缩短位于凹陷区域中的载流子迁移层和栅电极之间的距离，可以获得较高的增益。可以通过将栅电极延伸到漏电极侧，实现高的击穿电压，且由此减轻了漏电极侧上的电场集中。
另一方面，在选择空穴作为迁移载流子的模式中，电场集中的区域与选择电子作为迁移载流子的模式中的区域相反。因此，提供有栅电极突出部分的那一侧也相反。
(第五实施例)
图5示出了根据本发明第五实施例的实例。图5示出了本发明的实施例的剖面结构图。在本实施例的场效应晶体管中，在基板501上顺序形成了由第一GaN基半导体制成的缓冲层502、由第二GaN基半导体制成的载流子迁移层503、由第三GaN基半导体制成的载流子提供层504、由第四GaN基半导体制成的欧姆接触层505。
此后，在其上形成源电极506和漏电极508，并且随后进一步淀积第一绝缘膜508。去除位于源电极506和漏电极507之间的部分绝缘膜508和欧姆接触层505，从而形成第一凹陷区域509。进一步形成第二绝缘膜510，并且随后通过各向同性蚀刻等去除位于凹陷区域509中的部分绝缘膜510，从而形成锥形。进一步去除如下区域中的载流子提供层504，从而构成第二凹陷结构511，其中所述的区域是在绝缘膜509中形成了开口的区域。
接下来，在其上淀积栅绝缘膜512，进一步嵌入凹陷部分511，并且随后形成栅电极513，从而填充凹陷部分511并覆盖在残留有第二绝缘膜510的区域上，由此栅电极在漏电极侧上的部分比其在源电极电极侧上的部分更长。最后，淀积保护膜514，从而构成场效应晶体管。
用于本实施例的基板501的材料，可以示例性地使用蓝宝石、碳化硅、GaN、AlN等。
用于第一GaN基半导体502的材料，可以示例性地使用第III族氮化物半导体GaN、InN和AlN，以及可以使用例如由InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)表示的GaN基半导体合金。然而，还可以在基板501和第一半导体502之间插入由第III族氮化物半导体制成的晶核形成层，这有助于形成第一半导体，其中所述的第III族氮化物半导体是GaN、InN和AlN或由InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)表示的GaN基半导体合金。还可以将Si、S、Se等作为n型杂质或将Be、C、Mg等作为p型杂质掺杂到第一GaN基半导体502中。
此外，用于第二GaN基半导体503的材料，可以示例性地使用第III族氮化物半导体GaN、InN或AlN以及例如由InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)表示的GaN基半导体合金。还可以将Si、S、Se等作为n型杂质或将Be、C、Mg等作为p型杂质掺杂到第二GaN基半导体503中。然而，当第二GaN基半导体503中的杂质浓度变得高时，由于库仑散射的影响，电子迁移率降低了，因此期望将杂质浓度设定为1×1017cm-3或更小。
此外，用于第三GaN基半导体504的材料，可以示例性地使用第III族氮化物半导体GaN、InN或AlN以及例如由InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)表示的GaN基半导体合金。然而，在根据本发明的实施例中，为此选择了这样的物质或组合物，所述物质或组合物的电子亲和势低于第二GaN基半导体503的电子亲和势。还可以将Si、S、Se等作为n型杂质或将Be、C、Mg等作为p型杂质掺杂到第三GaN基半导体504中。
因此，期望在由第二GaN基半导体制成的载流子迁移层503和由第三GaN基半导体制成的载流子提供层504之间的分界面上形成异质结。当选择电子作为迁移入载流子迁移层303的载流子时，期望作出这样的选择，即第二GaN基半导体的导带能量Ec低于第三GaN基半导体的导带能量Ec，从而存在带的不连续性ΔEc。当选择空穴作为迁移入载流子迁移层303的载流子时，期望作出这样的选择，即第二GaN基半导体的价带能量Ev高于第三GaN基半导体的价带能量Ev，结果存在带的不连续性ΔEv。
此外，用于第四GaN基半导体505的材料，可以示例性地使用第III族氮化物半导体GaN、InN或AlN以及例如由InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)表示的GaN基半导体合金。然而，在根据本发明的实施例中，应当为此选择这样的物质或组合物，所述物质或组合物与第三GaN基半导体不同。还可以将Si、S、Se等作为n型杂质或将Be、C、Mg等作为p型杂质掺杂到第四GaN基半导体505中。
另一方面，用于第一栅绝缘膜508和第二栅绝缘膜510的材料，可以示例性地使用如下物质，所述物质由Si、Mg、Hf、Al、Ti和Ta中的一种或多种以及O和N的一种或多种构成。用于栅绝缘膜512的材料，可以示例性地使用这样的物质，所述物质由Si、Mg、Hf、Al、Ti和Ta中的一种或多种以及O和N的一种或多种构成。
用于保护膜514的材料，可以示例性地使用如下物质，所述物质由Si、Mg、Hf、Al、Ti和Ta中的一种或多种以及O和N的一种或多种或有机材料构成。
(实例5)
以下将要示出根据本发明第五实施例的实例。通过如下方式构成该实例的场效应晶体管，即：分别使用c-平面((0001)平面)碳化硅(SiC)基板作为基板501、AlN层(层厚度：200nm)作为晶核形成层515、GaN层(层厚度：2000nm)作为第一GaN基半导体502、InGaN载流子迁移层(In组分比率：0.15，层厚度：15nm)作为第二GaN基半导体503、AlGaN载流子提供层(Al组分比率：0.25，层厚度：40nm)作为第三GaN基半导体504、掺杂Si的GaN欧姆接触层(层厚度：50nm，Si掺杂水平：1×1019cm-3)作为第四GaN基半导体505、Ti/Al(Ti层膜厚度：10nm，Al层膜厚度：200nm)作为源电极506和漏电极507、SiON膜(膜厚度：80nm)作为第一绝缘膜508、使用SF6气体进行干蚀刻而去除的部分第一绝缘膜和使用BCl3和SF6的混合气体进行干蚀刻而去除的部分第四GaN基半导体505作为第一凹陷509、SiON(膜厚度：80nm)作为第二绝缘膜510、使用SF6气体进行干蚀刻作为各向同性蚀刻而去除的部分第二绝缘膜和使用BCl3进行干蚀刻而去除了20nm的部分第三GaN基半导体504作为第二凹陷511、SiON膜(膜厚度：10nm)作为栅绝缘膜512、Ni/Au(Ni层膜厚度：10nm，Au层膜厚度200nm)作为栅电极513、以及作为SiON膜(膜厚度：50nm)保护膜514。
选择这样的结构允许通过凹陷仅仅缩短直接位于栅电极之下的载流子迁移层和电极之间的距离，并由此获得高增益。同时，不同于凹陷区域的区域中的载流子迁移层与半导体表面之间的距离长到使得载流子提供层几乎不会受到SiON膜/AlGaN分界面的电位波动的影响，由此也可以抑制电流崩塌。此外，掺杂Si成为n型的欧姆接触层不与栅电极相邻，并且因此在保持较小的接触电阻的同时可以实现较高的击穿电压。
此外，延伸至漏电极侧的栅电极部分减轻了漏电极侧上的栅电极边缘上的电场集中。因此，即使栅绝缘膜薄为10nm，其也能够实现200V或更高的电介质击穿电压。此外，在该实例中，当在GaN欧姆接触层和AlGaN载流子提供层之间进行选择性刻蚀时，很好地控制了第一凹陷的深度，这可以提高面内均匀性和再现性。
在该实例中，使用了SiC作为基板。然而，可以使用诸如蓝宝石的其他任何基板。此外，在该实例中，使用SiC基板的c-平面((0001)平面)。然而，也可以使用如下所述的任何平面，在所述平面上，以c轴取向的方式生长GaN基半导体，从而在与本实施例相同的方向上产生压电效应。所使用的平面可以在任何方向上倾斜到大约55°。然而，由于较大的倾斜会导致难以获得优良的晶体性质，因此优选在任意方向上的倾斜在10°以内。
类似地，在该实例中，其中具有0.15的In组分比率的InGaN层被用为载流子迁移层。然而，就载流子迁移层而言，可以使用第III族氮化物半导体GaN、InN或AlN，以及使用由InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)表示的GaN基半导体合金。为了在其中累积载流子，优选地，至少使用于载流子迁移层的半导体的带隙宽度窄于载流子提供层的带隙宽度。
类似地，对于每个层的膜厚度来说，可以设定期望的膜厚度。然而，每个第二、第三、第四和第五层的晶格常数与第一层的晶格常数不同，因此，优选将其膜厚度设定为不厚于其临界膜厚度，其中在所述临界膜厚度处可能会产生失配位错。
在该实例中，不将任何杂质掺杂到InGaN载流子迁移层中。然而，可以掺杂Si、S、Se等作为n型杂质或掺杂Be、C等作为p型杂质。然而，当载流子迁移层中的杂质浓度变得高时，由于库仑散射的影响，电子迁移率降低了，因此期望将杂质浓度设定为1×1017cm-3或更小。
在该实例中，使用Ti/Al作为源电极506和漏电极507。然而，任何能够与GaN欧姆接触的金属都可以被用作源电极和漏电极，其中所述GaN在本实例中被用作欧姆接触层505。例如，可以使用诸如W、Mo、Si、Ti、Pt、Nb、Al和Au的金属，以及还可以使用多种金属制成的分层结构。
类似地，在该实例中，使用Ni/Au作为栅金属513。然而，根据本发明，由于栅电极不与半导体层直接接触，因此可以使用期望的金属。期望使用不与栅绝缘膜发生反应的金属。
在该实例中，当制成第二凹陷结构时，去除20nm厚度的第三GaN基半导体。然而，为了形成凹陷而去除的半导体的厚度可以被选择为任意厚度，并且由此可以去除到第三GaN基半导体的厚度。如果将被去除的半导体厚度是薄的，则其削弱了凹陷结构的提高击穿电压和减少电流崩塌的作用。如果去除的半导体厚度是厚的，则由于位于栅之下的载流子的减少而使得电阻增加。因此，优选地，被去除的半导体的厚度为原始形成的半导体厚度的30％到90％。
在该实例中，解释了形成栅电极513，由此填充凹陷部分511。然而，在制造过程中，在栅电极和凹陷侧壁部分之间可能会出现微小的间隙。
此外，当实例是其中选择电子作为迁移载流子的模式时，以如下方式形成，即漏电极侧上的栅电极的突出部分长于源电极侧上的栅电极的突出部分。然而，源电极侧上的突出部分不会涉及本发明的效果，因此它还可以等于或长于漏电极侧上的突出部分。如果源电极侧上的突出部分更长，则与提高击穿电压和减少电流崩塌的效果相对比，由于栅电容的增加而导致增益下降的缺点就会更加明显。因此，期望源电极侧上的突出部分比漏电极侧上的突出部分短。
在该实例中，通过去除部分第二绝缘膜和载流子提供层，形成凹陷结构。通过减薄位于凹陷区域中的载流子提供层部分，获得高增益。可以通过将栅电极延伸到漏电极侧，实现较高的击穿电压，且由此减轻了漏电极侧上的电场集中。
另一方面，在选择空穴作为迁移载流子的模式中，电场集中的区域与选择电子作为迁移载流子的模式中的区域相反。因此，提供有栅电极突出部分的那一侧也相反。
通过参考各实例对本发明进行了具体的说明。然而，本发明不局限于上述实例的模式。不言而喻地，在不背离本发明的保护范围的情况下可以作出多种改型。例如，示出了通过如下物质形成了第一绝缘膜、第二绝缘膜和栅绝缘膜，其中所述物质由Si、Mg、Hf、Al、Ti和Ta中的一个或多个以及O和N的一个或多个构成。还示出了可以通过如下物质形成保护膜，其中所述物质由Si、Mg、Hf、Al、Ti和Ta中的一种或多种以及O和N的一种或多种或有机材料构成。然而，还可以使用由除了上述各种膜之外的两种或两种以上的层构成的分层膜形成第一绝缘膜、第二绝缘膜、栅绝缘膜和保护膜。

Claims (7)

1.一种半导体器件，其特征在于：
所述半导体器件是由第III-V族氮化物半导体制成的场效应晶体管，其包括栅电极和半导体层之间的绝缘膜；以及
配置在栅电极和半导体层之间的绝缘膜的厚度在两个或更多等级中变化。
2.如权利要求1所述的半导体器件，其中配置在栅电极和半导体层之间的绝缘膜的厚度连续地变化。
3.一种半导体器件，其特征在于：
所述半导体器件是由第III-V族氮化物半导体制成的场效应晶体管，其包括栅电极和半导体层之间的绝缘膜；
所述场效应晶体管具有凹陷结构，该凹陷结构是通过去除部分第III-V族氮化物半导体层或部分绝缘膜而形成的；以及
所述栅电极和绝缘膜配置在部分或全部的凹陷区域中。
4.如权利要求3的半导体器件，其中，配置在凹陷区域中的绝缘膜的膜厚度薄于配置在不同于凹陷区域的区域上的绝缘膜的膜厚度。
5.如权利要求3或4的半导体器件，其中
所述第III-V族氮化物半导体层包括由第III-V族氮化物半导体制成的载流子迁移层或载流子提供层；以及
通过去除由第III-V族氮化物半导体制成的载流子迁移层或载流子提供层的30％到90％的厚度，形成凹陷区域。
6.如权利要求3或4的半导体器件，其中通过去除绝缘膜30％到90％的厚度，形成凹陷结构。
7.如权利要求1到6中任何一项所述的半导体器件，其中
不同于与半导体层最接近那部分栅电极的栅电极部分在漏电极侧上长于在源电极侧上。
CN200580025979.7A 2004-06-24 2005-06-24 半导体器件 Expired - Fee Related CN100508212C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004186673 2004-06-24
JP186673/2004 2004-06-24

Publications (2)

Publication Number Publication Date
CN101002332A true CN101002332A (zh) 2007-07-18
CN100508212C CN100508212C (zh) 2009-07-01

Family

ID=35781818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580025979.7A Expired - Fee Related CN100508212C (zh) 2004-06-24 2005-06-24 半导体器件

Country Status (4)

Country Link
US (1) US7859014B2 (zh)
JP (1) JP5084262B2 (zh)
CN (1) CN100508212C (zh)
WO (1) WO2006001369A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103155124A (zh) * 2010-11-19 2013-06-12 松下电器产业株式会社 氮化物半导体装置
CN103262244A (zh) * 2010-12-15 2013-08-21 特兰斯夫公司 具有隔离区的晶体管
TWI464879B (zh) * 2010-12-10 2014-12-11 Fujitsu Ltd 半導體裝置及用於製造該半導體裝置之方法
CN104395992A (zh) * 2012-07-13 2015-03-04 株式会社村田制作所 晶体管以及晶体管的制造方法
CN107230707A (zh) * 2016-03-25 2017-10-03 北京大学 半导体器件及制造方法
CN107516673A (zh) * 2017-08-16 2017-12-26 英诺赛科（珠海）科技有限公司 GaN半导体器件及其制备方法和应用
US11764278B2 (en) 2020-04-13 2023-09-19 Advantest Corporation Semiconductor device, manufacturing method of semiconductor device and testing device

Families Citing this family (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5110762B2 (ja) * 2004-09-24 2012-12-26 日本碍子株式会社 半導体積層構造およびｈｅｍｔ素子
JP2006245317A (ja) * 2005-03-03 2006-09-14 Fujitsu Ltd 半導体装置およびその製造方法
JP4751150B2 (ja) * 2005-08-31 2011-08-17 株式会社東芝 窒化物系半導体装置
JP2007165478A (ja) * 2005-12-12 2007-06-28 National Univ Corp Shizuoka Univ 光電面及び光検出器
JP4890055B2 (ja) * 2006-03-06 2012-03-07 シャープ株式会社 電子デバイス
EP2677544B1 (en) * 2006-03-16 2015-04-22 Fujitsu Limited Compound Semiconductor Device and Manufacturing Method of the Same
TW200742076A (en) * 2006-03-17 2007-11-01 Sumitomo Chemical Co Semiconductor field effect transistor and method of manufacturing the same
JP2007281453A (ja) * 2006-03-17 2007-10-25 Sumitomo Chemical Co Ltd 半導体電界効果トランジスタ及びその製造方法
JP5400266B2 (ja) 2006-04-17 2014-01-29 パナソニック株式会社 電界効果トランジスタ
US8476125B2 (en) * 2006-12-15 2013-07-02 University Of South Carolina Fabrication technique for high frequency, high power group III nitride electronic devices
JP2008166640A (ja) * 2007-01-04 2008-07-17 Sharp Corp 整流素子とそれを含む電力変換装置
US9076852B2 (en) * 2007-01-19 2015-07-07 International Rectifier Corporation III nitride power device with reduced QGD
JP2008211172A (ja) * 2007-01-31 2008-09-11 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
US7838904B2 (en) * 2007-01-31 2010-11-23 Panasonic Corporation Nitride based semiconductor device with concave gate region
JP5332113B2 (ja) 2007-02-15 2013-11-06 富士通株式会社 半導体装置及びその製造方法
JP5348364B2 (ja) * 2007-08-27 2013-11-20 サンケン電気株式会社 ヘテロ接合型電界効果半導体装置
US7915643B2 (en) 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
WO2009076076A2 (en) * 2007-12-10 2009-06-18 Transphorm Inc. Insulated gate e-mode transistors
US20100006895A1 (en) * 2008-01-10 2010-01-14 Jianjun Cao Iii-nitride semiconductor device
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
JP4789973B2 (ja) * 2008-05-22 2011-10-12 シャープ株式会社 Ｍｏｓ電界効果トランジスタおよびその製造方法
CN101604704B (zh) * 2008-06-13 2012-09-05 西安能讯微电子有限公司 Hemt器件及其制造方法
JP5337415B2 (ja) * 2008-06-30 2013-11-06 シャープ株式会社 ヘテロ接合電界効果トランジスタおよびヘテロ接合電界効果トランジスタの製造方法
US7985986B2 (en) 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
JP5304134B2 (ja) * 2008-09-24 2013-10-02 三菱電機株式会社 窒化物半導体装置およびその製造方法
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
JP5566670B2 (ja) * 2008-12-16 2014-08-06 古河電気工業株式会社 ＧａＮ系電界効果トランジスタ
JP5564791B2 (ja) 2008-12-26 2014-08-06 富士通株式会社 化合物半導体装置及びその製造方法
JP5487631B2 (ja) * 2009-02-04 2014-05-07 富士通株式会社 化合物半導体装置及びその製造方法
JP5697012B2 (ja) * 2009-03-31 2015-04-08 古河電気工業株式会社 溝の形成方法、および電界効果トランジスタの製造方法
JP2010245240A (ja) * 2009-04-06 2010-10-28 Sanken Electric Co Ltd ヘテロ接合型電界効果半導体装置及びその製造方法
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
JP4794655B2 (ja) * 2009-06-09 2011-10-19 シャープ株式会社 電界効果トランジスタ
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
JP5530682B2 (ja) * 2009-09-03 2014-06-25 パナソニック株式会社 窒化物半導体装置
US8258543B2 (en) * 2009-12-07 2012-09-04 Intel Corporation Quantum-well-based semiconductor devices
JP5037594B2 (ja) * 2009-12-08 2012-09-26 シャープ株式会社 電界効果トランジスタ
US9378965B2 (en) * 2009-12-10 2016-06-28 Infineon Technologies Americas Corp. Highly conductive source/drain contacts in III-nitride transistors
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
US8242510B2 (en) * 2010-01-28 2012-08-14 Intersil Americas Inc. Monolithic integration of gallium nitride and silicon devices and circuits, structure and method
JP5638846B2 (ja) * 2010-06-14 2014-12-10 古河電気工業株式会社 電界効果トランジスタ
CN103026491B (zh) * 2010-07-06 2016-03-02 香港科技大学 常关断型三族氮化物金属-二维电子气隧穿结场效应晶体管
JP5636867B2 (ja) * 2010-10-19 2014-12-10 富士通株式会社 半導体装置及び半導体装置の製造方法
KR102065115B1 (ko) * 2010-11-05 2020-01-13 삼성전자주식회사 Ｅ-모드를 갖는 고 전자 이동도 트랜지스터 및 그 제조방법
JP5810518B2 (ja) 2010-12-03 2015-11-11 富士通株式会社 化合物半導体装置及びその製造方法
JP5761976B2 (ja) * 2010-12-08 2015-08-12 株式会社アドバンテスト 半導体装置、試験装置、および製造方法
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
US9373688B2 (en) * 2011-05-04 2016-06-21 Infineon Technologies Austria Ag Normally-off high electron mobility transistors
KR101813177B1 (ko) * 2011-05-06 2017-12-29 삼성전자주식회사 고전자이동도 트랜지스터 및 그 제조방법
JP2013041969A (ja) * 2011-08-15 2013-02-28 Advantest Corp 半導体装置、半導体装置の製造方法、および試験装置
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US8884308B2 (en) 2011-11-29 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor structure with improved breakdown voltage performance
JP2013131650A (ja) * 2011-12-21 2013-07-04 Fujitsu Ltd 半導体装置及びその製造方法
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
US8860088B2 (en) * 2012-02-23 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
JP2013197247A (ja) * 2012-03-19 2013-09-30 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタ
WO2013155108A1 (en) 2012-04-09 2013-10-17 Transphorm Inc. N-polar iii-nitride transistors
US9136341B2 (en) 2012-04-18 2015-09-15 Rf Micro Devices, Inc. High voltage field effect transistor finger terminations
US9379195B2 (en) 2012-05-23 2016-06-28 Hrl Laboratories, Llc HEMT GaN device with a non-uniform lateral two dimensional electron gas profile and method of manufacturing the same
US8680536B2 (en) 2012-05-23 2014-03-25 Hrl Laboratories, Llc Non-uniform two dimensional electron gas profile in III-Nitride HEMT devices
US10700201B2 (en) 2012-05-23 2020-06-30 Hrl Laboratories, Llc HEMT GaN device with a non-uniform lateral two dimensional electron gas profile and method of manufacturing the same
US9000484B2 (en) 2012-05-23 2015-04-07 Hrl Laboratories, Llc Non-uniform lateral profile of two-dimensional electron gas charge density in type III nitride HEMT devices using ion implantation through gray scale mask
JP2014003222A (ja) * 2012-06-20 2014-01-09 Toshiba Corp 電界効果トランジスタ
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
JP2014011292A (ja) * 2012-06-29 2014-01-20 Advantest Corp 半導体装置、試験装置、および半導体装置の製造方法
US9917080B2 (en) * 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
JP5619854B2 (ja) * 2012-11-21 2014-11-05 古河電気工業株式会社 電界効果トランジスタ
WO2014127150A1 (en) 2013-02-15 2014-08-21 Transphorm Inc. Electrodes for semiconductor devices and methods of forming the same
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9773884B2 (en) * 2013-03-15 2017-09-26 Hrl Laboratories, Llc III-nitride transistor with engineered substrate
US9245992B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
WO2015009514A1 (en) 2013-07-19 2015-01-22 Transphorm Inc. Iii-nitride transistor including a p-type depleting layer
JP6193677B2 (ja) * 2013-08-28 2017-09-06 ルネサスエレクトロニクス株式会社 半導体装置
JP2015056457A (ja) 2013-09-10 2015-03-23 株式会社東芝 半導体装置
JP6133191B2 (ja) 2013-10-18 2017-05-24 古河電気工業株式会社 窒化物半導体装置、ダイオード、および電界効果トランジスタ
US9455327B2 (en) 2014-06-06 2016-09-27 Qorvo Us, Inc. Schottky gated transistor with interfacial layer
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9536803B2 (en) 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
JP6401053B2 (ja) * 2014-12-26 2018-10-03 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP6591168B2 (ja) * 2015-02-04 2019-10-16 株式会社東芝 半導体装置及びその製造方法
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
JP2017059621A (ja) 2015-09-15 2017-03-23 三菱電機株式会社 半導体装置及びその製造方法
US10804359B2 (en) * 2015-12-14 2020-10-13 Intel Corporation Geometric manipulation of 2DEG region in source/drain extension of GaN transistor
US11322599B2 (en) 2016-01-15 2022-05-03 Transphorm Technology, Inc. Enhancement mode III-nitride devices having an Al1-xSixO gate insulator
CN107230629A (zh) * 2016-03-25 2017-10-03 北京大学 氮化镓场效应晶体管的制作方法及氮化镓场效应晶体管
US10224401B2 (en) 2016-05-31 2019-03-05 Transphorm Inc. III-nitride devices including a graded depleting layer
US20210367047A1 (en) * 2017-09-29 2021-11-25 Intel Corporation Group iii-nitride (iii-n) devices with reduced contact resistance and their methods of fabrication
US11054760B2 (en) 2019-09-12 2021-07-06 Toshiba Tec Kabushiki Kaisha Image forming apparatus
WO2023276575A1 (ja) * 2021-06-29 2023-01-05 株式会社ジャパンディスプレイ 半導体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6387773A (ja) * 1986-09-30 1988-04-19 Nec Corp シヨツトキバリア型電界効果トランジスタ
JPH0821682B2 (ja) * 1987-04-24 1996-03-04 株式会社日立製作所 半導体装置の製造方法
JP3103159B2 (ja) 1991-07-08 2000-10-23 株式会社東芝 半導体装置
JPH05291573A (ja) 1992-04-07 1993-11-05 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH05326563A (ja) * 1992-05-21 1993-12-10 Toshiba Corp 半導体装置
JPH06224225A (ja) * 1993-01-27 1994-08-12 Fujitsu Ltd 電界効果半導体装置
JPH10223901A (ja) 1996-12-04 1998-08-21 Sony Corp 電界効果型トランジスタおよびその製造方法
US5929467A (en) * 1996-12-04 1999-07-27 Sony Corporation Field effect transistor with nitride compound
US6160290A (en) * 1997-11-25 2000-12-12 Texas Instruments Incorporated Reduced surface field device having an extended field plate and method for forming the same
JP2000012843A (ja) 1998-06-18 2000-01-14 Rohm Co Ltd Ｍｏｓ型半導体装置およびその製造方法
JP3180776B2 (ja) * 1998-09-22 2001-06-25 日本電気株式会社 電界効果型トランジスタ
JP4228250B2 (ja) 1998-12-02 2009-02-25 富士通株式会社 化合物半導体装置
JP3237634B2 (ja) * 1998-12-07 2001-12-10 日本電気株式会社 電界効果トランジスタ
JP4224737B2 (ja) 1999-03-04 2009-02-18 ソニー株式会社 半導体素子
JP4577460B2 (ja) 1999-04-01 2010-11-10 ソニー株式会社 半導体素子およびその製造方法
JP4477191B2 (ja) * 2000-04-25 2010-06-09 古河電気工業株式会社 絶縁ゲート型半導体装置
US6521961B1 (en) * 2000-04-28 2003-02-18 Motorola, Inc. Semiconductor device using a barrier layer between the gate electrode and substrate and method therefor
JP4186032B2 (ja) * 2000-06-29 2008-11-26 日本電気株式会社 半導体装置
JP2002118122A (ja) * 2000-10-06 2002-04-19 Nec Corp ショットキゲート電界効果トランジスタ
JP2002324813A (ja) 2001-02-21 2002-11-08 Nippon Telegr & Teleph Corp <Ntt> ヘテロ構造電界効果トランジスタ
US6531410B2 (en) * 2001-02-27 2003-03-11 International Business Machines Corporation Intrinsic dual gate oxide MOSFET using a damascene gate process
US6867078B1 (en) * 2003-11-19 2005-03-15 Freescale Semiconductor, Inc. Method for forming a microwave field effect transistor with high operating voltage

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103155124A (zh) * 2010-11-19 2013-06-12 松下电器产业株式会社 氮化物半导体装置
TWI464879B (zh) * 2010-12-10 2014-12-11 Fujitsu Ltd 半導體裝置及用於製造該半導體裝置之方法
CN103262244A (zh) * 2010-12-15 2013-08-21 特兰斯夫公司 具有隔离区的晶体管
US9147760B2 (en) 2010-12-15 2015-09-29 Transphorm Inc. Transistors with isolation regions
CN103262244B (zh) * 2010-12-15 2016-05-04 特兰斯夫公司 具有隔离区的晶体管
US9437707B2 (en) 2010-12-15 2016-09-06 Transphorm Inc. Transistors with isolation regions
CN104395992A (zh) * 2012-07-13 2015-03-04 株式会社村田制作所 晶体管以及晶体管的制造方法
CN107230707A (zh) * 2016-03-25 2017-10-03 北京大学 半导体器件及制造方法
CN107516673A (zh) * 2017-08-16 2017-12-26 英诺赛科（珠海）科技有限公司 GaN半导体器件及其制备方法和应用
US11764278B2 (en) 2020-04-13 2023-09-19 Advantest Corporation Semiconductor device, manufacturing method of semiconductor device and testing device

Also Published As

Publication number Publication date
US20070158692A1 (en) 2007-07-12
US7859014B2 (en) 2010-12-28
JP5084262B2 (ja) 2012-11-28
JPWO2006001369A1 (ja) 2008-04-17
CN100508212C (zh) 2009-07-01
WO2006001369A1 (ja) 2006-01-05

Similar Documents

Publication Publication Date Title
CN100508212C (zh) 半导体器件
US10529613B2 (en) Electronic power devices integrated with an engineered substrate
US9000485B2 (en) Electrode structures, gallium nitride based semiconductor devices including the same and methods of manufacturing the same
CN104871319B (zh) 半导体结构以及凹槽形成蚀刻技术
US7939391B2 (en) III-Nitride devices with recessed gates
CN105556678B (zh) 具有高阈值电压和低导通电阻的常关型iii族氮化物晶体管
KR101910973B1 (ko) 고 전자 이동도 트랜지스터 및 그 제조방법
CN107112218B (zh) Iii-n器件中的凹陷欧姆接触
TWI765880B (zh) 半導體結構、hemt結構及其形成方法
JP2016139781A (ja) エンハンスメント型高電子移動度トランジスタおよびその製作方法
WO2008021544A2 (en) High breakdown enhancement mode gallium nitride based high electron mobility transistors with integrated slant field plate
JP2008010803A (ja) 窒化物半導体電界効果トランジスタ
CN105814673B (zh) 半导体装置及其制造方法
TW201947766A (zh) 高電子遷移率電晶體
CN117438457B (zh) 凹槽栅型GaN基HEMT器件及其制备方法
EP3754721A1 (en) Semiconductor device and method for fabricating a wafer
CN108352327A (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
US10164081B2 (en) Method for forming an implanted area for a heterojunction transistor that is normally blocked
US20200411649A1 (en) Hemt and method of adjusting electron density of 2deg
KR20190112523A (ko) 이종접합 전계효과 트랜지스터 및 그 제조 방법
WO2019104012A1 (en) Recessed solid state apparatus
JP2016157801A (ja) 半導体装置およびその製造方法
JP2009246307A (ja) 半導体装置及びその製造方法
CN110875379B (zh) 一种半导体器件及其制造方法
CN110875381B (zh) 一种半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090701

Termination date: 20150624

EXPY Termination of patent right or utility model