CN107230707A - 半导体器件及制造方法 - Google Patents

半导体器件及制造方法 Download PDF

Info

Publication number
CN107230707A
CN107230707A CN201610178150.0A CN201610178150A CN107230707A CN 107230707 A CN107230707 A CN 107230707A CN 201610178150 A CN201610178150 A CN 201610178150A CN 107230707 A CN107230707 A CN 107230707A
Authority
CN
China
Prior art keywords
layer
contact hole
gate contact
dielectric layer
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610178150.0A
Other languages
English (en)
Inventor
刘美华
孙辉
林信南
陈建国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University, Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University
Priority to CN201610178150.0A priority Critical patent/CN107230707A/zh
Publication of CN107230707A publication Critical patent/CN107230707A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种半导体器件及制造方法,包括:衬底、位于衬底上的氮化镓GaN层、位于GaN层上的氮化镓铝AlGaN层、开设有栅极接触孔、源极接触孔和漏极接触孔的介质层、栅极、源极、以及漏极;介质层位于AlGaN层的表面上,栅极接触孔位于源极接触孔和漏极接触孔之间;栅极包括自下向上依次填充栅极接触孔的氧化铝Al2O3层和金属层,源极包括填充源极接触孔的金属层,漏极包括填充漏极接触孔的金属层。通过本发明提供的方案,能够有效减小栅漏电,改善器件特性。

Description

半导体器件及制造方法
技术领域
本发明涉及半导体器件领域,尤其涉及一种半导体器件及制造方法。
背景技术
随着高效完备的功率转换电路和系统需求的日益增加,具有低功耗和高速特性的功率器件最近吸引了很多关注。氮化镓(GaN)作为一种第三代宽禁带半导体材料,由于其具有大禁带宽度(3.4eV)、高电子饱和速率(2×107cm/s)、高击穿电场(1×1010--3×1010V/cm),较高热导率,耐腐蚀和抗辐射性能,在高压、高频、高温、大功率和抗辐照环境条件下具有较强的优势,被认为是研究短波光电子器件和高压高频率大功率器件的最佳材料。
尤其是GaN基氮化镓铝(AlGaN)/GaN高迁移率晶体管成为功率器件中的研究热点。AlGaN/GaN抑制结处能够形成高浓度、高迁移率的二维电子气(2DEG),同时异质结对2DEG具有良好的调节作用。但是通常,GaN高迁移率晶体管的栅漏电较大,减小器件的击穿电压和功率附加效率,影响器件的电学特性和可靠性。
发明内容
本发明提供一种半导体器件及制造方法,用于解决现有的GaN高迁移率晶体管的栅漏电较大的问题。
本发明的第一方面提供一种半导体器件,包括:衬底、位于所述衬底上的氮化镓GaN层、位于所述GaN层上的氮化镓铝AlGaN层、开设有栅极接触孔、源极接触孔和漏极接触孔的介质层、栅极、源极、以及漏极;所述介质层位于AlGaN层的表面上,所述栅极接触孔位于所述源极接触孔和所述漏极接触孔之间;所述栅极包括自下向上依次填充所述栅极接触孔的氧化铝Al2O3层和金属层,所述源极包括填充所述源极接触孔的金属层,所述漏极包括填充所述漏极接触孔的金属层。
本发明的第二方面提供一种半导体器件制造方法,包括:在衬底上自下向上依次形成氮化镓GaN层、氮化镓铝AlGaN层和介质层;去除预设区域内的介质层,直至露出所述AlGaN层的表面,形成源极接触孔和漏极接触孔;在器件表面沉积第一金属层,对所述第一金属层进行刻蚀,直至露出所述介质层的表面,形成源极和漏极;对位于所述源极和所述漏极之间的部分介质层进行刻蚀,形成栅极接触孔;在所述栅极接触孔内依次填充氧化铝Al2O3层和第二金属层,形成栅极。
本发明提供的半导体器件及制造方法中,在衬底上依次形成GaN层、AlGaN层和介质层,介质层开设有栅极接触孔、源极接触孔和漏极接触孔,自下向上依次填充栅极接触孔的氧化铝层和金属层形成栅极,填充源极接触孔的金属层形成源极,填充漏极接触孔的金属层形成漏极,本方案中采用Al2O3作为栅介质,具有更大的禁带宽度、更高的介电常数、以及更高的击穿电场和热稳定性,从而减小器件的栅漏电,提高器件的击穿特性和可靠性。
附图说明
图1为本发明实施例一提供的半导体器件的剖面结构示意图;
图2A为本发明实施例二提供的一种半导体器件制造方法的流程示意图;
图2B为本发明实施例二中形成栅极接触孔的流程示意图;
图2C为本发明实施例二中沉积第一金属层的流程示意图;
图2D为本发明实施例二中形成栅极的流程示意图;
图2E为本发明实施例二提供的另一种半导体器件制造方法的流程示意图;
图2F为本发明实施例二提供的又一种半导体器件制造方法的流程示意图;
图3A为本发明实施例二中形成GaN层、AlGaN层和介质层之后的所述半导体器件的剖面结构示意图;
图3B为本发明实施例二中形成源极接触孔和漏极接触孔之后的所述半导体器件的剖面结构示意图;
图3C为本发明实施例二中在器件表面沉积第一金属层之后的所述半导体器件的剖面结构示意图;
图3D为本发明实施例二中对第一金属层进行刻蚀之后的所述半导体器件的剖面结构示意图;
图3E为本发明实施例二中形成栅极接触孔之后的所述半导体器件的剖面结构示意图。
附图标记:
11-衬底; 12-GaN层; 13-AlGaN层;
14-介质层; 141-栅极接触孔; 142-源极接触孔;
143-漏极接触孔; 15-栅极; 151-Al2O3层;
152-金属层; 16-源极; 17-漏极;
18-第一金属层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。为了方便说明,放大或者缩小了不同层和区域的尺寸,所以图中所示大小和比例并不一定代表实际尺寸,也不反映尺寸的比例关系。
图1为本发明实施例一提供的半导体器件的剖面结构示意图,如图1所示,该器件包括:衬底11、位于衬底11上的氮化镓(GaN)层12、位于GaN层12上的氮化镓铝(AlGaN)层13、开设有栅极接触孔141、源极接触孔142和漏极接触孔143的介质层14、栅极15、源极16、以及漏极17;
介质层14位于AlGaN层13的表面上,栅极接触孔141位于源极接触孔142和漏极接触孔143之间;
栅极15包括自下向上依次填充栅极接触孔141的氧化铝Al2O3层151和金属层152,源极16包括填充源极接触孔142的金属层,漏极17包括填充漏极接触孔143的金属层。
其中,衬底11可以为半导体元素,例如单晶硅、多晶硅或非晶结构的硅或硅锗(SiGe),也可以为混合的半导体结构,例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合。在实际应用中,衬底11具体还可以为在半导体衬底上生长的一层或多层半导体薄膜的外延片。可选的,本实施例中的衬底11可以为硅衬底。
可选的,介质层14可以为氮化硅(Si3N4)层。具体的,实际工艺中,可以在衬底11上依次叠加形成GaN层12和AlGaN层13,进一步的,在AlGaN层13表面沉积Si3N4层。
其中,栅极接触孔141的深度可以大于介质层14的厚度,也就是说,栅极接触孔141可以延伸至AlGaN层13,但不穿透AlGaN层,以形成较好的欧姆接触。
实际应用中,金属层的材料可以为金、银、铝、铂或钼,具体材料的选择可根据实际情况而定。
本实施例提供的半导体器件,在衬底上依次形成GaN层、AlGaN层和介质层,介质层开设有栅极接触孔、源极接触孔和漏极接触孔,自下向上依次填充栅极接触孔的氧化铝层和金属层形成栅极,填充源极接触孔的金属层形成源极,填充漏极接触孔的金属层形成漏极,本方案中采用Al2O3作为栅介质,具有更大的禁带宽度、更高的介电常数、以及更高的击穿电场和热稳定性,从而减小器件的栅漏电,提高器件的击穿特性和可靠性。
图2A为本发明实施例二提供的一种半导体器件制造方法的流程示意图,如图2A所示,所述方法包括:
201、在衬底上自下向上依次形成GaN层、AlGaN层和介质层。
具体地,执行201之后的所述半导体器件的剖面结构示意图如图3A所示,其中,所述衬底用标号11表示,所述GaN层用标号12表示,所述AlGaN层用标号13表示,所述介质层用标号14表示。
202、去除预设区域内的介质层,直至露出AlGaN层的表面,形成源极接触孔和漏极接触孔。
具体地,执行202之后的所述半导体器件的剖面结构示意图如图3B所示,其中,所述源极接触孔用标号142表示,所述漏极接触孔用标号143表示。
203、在器件表面沉积第一金属层,对第一金属层进行刻蚀,直至露出介质层的表面,形成源极和漏极。
具体地,执行203中在器件表面沉积第一金属层之后的所述半导体器件的剖面结构示意图如图3C所示,其中,所述第一金属层用标号18表示。执行203中对第一金属层进行刻蚀之后的所述半导体器件的剖面结构示意图如图3D所示,其中,所述源极用标号16表示,所述漏极用标号17表示。
实际工艺中,可以通过涂胶、曝光、显影等工艺对第一金属层进行光刻刻蚀,从而形成源极和漏极。
204、对位于源极和漏极之间的部分介质层进行刻蚀,形成栅极接触孔。
具体地,执行204之后的所述半导体器件的剖面结构示意图如图3E所示,其中,所述栅极接触孔用标号141表示。
205、在栅极接触孔内依次填充氧化铝Al2O3层和第二金属层,形成栅极。
具体地,执行205之后的所述半导体器件的剖面结构示意图如图1所示,其中,所述栅极用标号15表示,所述Al2O3层用标号151表示,所述第二金属层,即图1中位于Al2O3层上方的金属层,用标号152表示。
其中,衬底可以为半导体元素,例如单晶硅、多晶硅或非晶结构的硅或硅锗(SiGe),也可以为混合的半导体结构,例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合。在实际应用中,衬底具体还可以为在半导体衬底上生长的一层或多层半导体薄膜的外延片。可选的,本实施例中的衬底11可以为硅衬底。介质层14可以为氮化硅(Si3N4)层。
在一种可实施方式中,如图2B所示,图2B为本发明实施例二中形成栅极接触孔的流程示意图,在前述任一实施方式的基础上,204具体可以包括:
301、对位于源极和漏极之间的介质层和部分AlGaN层进行刻蚀,以暴露AlGaN层的表面,形成栅极接触孔。
具体的,刻蚀的方式可以有多种,例如,采用干法刻蚀,对介质层和AlGaN层进行刻蚀,在此不对其进行限制。
在另一种可实施方式中,如图2C所示,图2C为本发明实施例二中沉积第一金属层的流程示意图,在前述任一实施方式的基础上,203中所述在器件表面沉积第一金属层,具体可以包括:
401、采用磁控溅射镀膜工艺,依次沉积第一钛Ti层、铝AL层、第二钛Ti层和氮化钛TiN层,其中,第一Ti层的厚度为200埃,AL层的厚度为1200埃,第二Ti层的厚度为200埃,TiN层的厚度为200埃。
具体的,第一金属层由自下向上叠加设置的Ti层、AL层、Ti层和TiN层通过磁控溅射镀膜工艺形成,以优化电极特性。
同样的,为了进一步优化栅极特性,减小栅漏电,如图2D所示,图2D为本发明实施例二中形成栅极的流程示意图,在前述任一实施方式的基础上,205具体可以包括:
501、在栅极接触孔内填充Al2O3层;
502、在Al2O3层上依次沉积镍Ni层和金Au层,形成栅极。
具体的,栅极由自下向上叠加设置的Al2O3层和金属层构成,进一步的,栅极的金属层由自下向上依次叠加的Ni层和Au层构成。
此外,在实际工艺中,还可以通过进行表面处理、退火等工艺提高器件特性。
可选的,如图2E所示,图2E为本发明实施例二提供的另一种半导体器件制造方法的流程示意图,在前述任一实施方式的基础上,在203之后,所述方法还可以包括:
601、在840摄氏度(℃)的条件下,在氮气(N2)氛围内退火30秒(s)。
本实施方式通过在形成源极和漏极后进行退火工艺,进一步优化源极和漏极与半导体之间的欧姆接触,进而提高器件特性。
再可选的,如图2F所示,图2F为本发明实施例二提供的又一种半导体器件制造方法的流程示意图,在前述任一实施方式的基础上,在205之前,所述方法还可以包括:
701、利用氯化氢(HCL)清洗栅极接触孔。
本实施方式中,在进行氧化铝层的淀积前,先采用HCL对栅极接触孔进行清洗,以对栅极接触孔的表面进行优化处理,以提高后续淀积氧化铝层和金属层的质量,进而提高器件特性。
此外,在沉积第一金属层之前,还可以利用稀氟氢酸(DHF)、SC1、和SC2的混合物,对器件表面进行表面处理,以提高后续淀积第一金属层的质量,提高器件特性。
本实施例提供的半导体器件制作方法中,在衬底上依次形成GaN层、AlGaN层和介质层,介质层开设有栅极接触孔、源极接触孔和漏极接触孔,自下向上依次填充栅极接触孔的氧化铝层和金属层形成栅极,填充源极接触孔的金属层形成源极,填充漏极接触孔的金属层形成漏极,本方案中采用Al2O3作为栅介质,具有更大的禁带宽度、更高的介电常数、以及更高的击穿电场和热稳定性,从而减小器件的栅漏电,提高器件的击穿特性和可靠性。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种半导体器件,其特征在于,包括:衬底、位于所述衬底上的氮化镓GaN层、位于所述GaN层上的氮化镓铝AlGaN层、开设有栅极接触孔、源极接触孔和漏极接触孔的介质层、栅极、源极、以及漏极;
所述介质层位于AlGaN层的表面上,所述栅极接触孔位于所述源极接触孔和所述漏极接触孔之间;
所述栅极包括自下向上依次填充所述栅极接触孔的氧化铝Al2O3层和金属层,所述源极包括填充所述源极接触孔的金属层,所述漏极包括填充所述漏极接触孔的金属层。
2.根据权利要求1所述的器件,其特征在于,所述栅极接触孔的深度大于所述介质层的厚度。
3.根据权利要求1或2所述的器件,其特征在于,所述介质层为氮化硅Si3N4层。
4.一种半导体器件制造方法,其特征在于,包括:
在衬底上自下向上依次形成氮化镓GaN层、氮化镓铝AlGaN层和介质层;
去除预设区域内的介质层,直至露出所述AlGaN层的表面,形成源极接触孔和漏极接触孔;
在器件表面沉积第一金属层,对所述第一金属层进行刻蚀,直至露出所述介质层的表面,形成源极和漏极;
对位于所述源极和所述漏极之间的部分介质层进行刻蚀,形成栅极接触孔;
在所述栅极接触孔内依次填充氧化铝Al2O3层和第二金属层,形成栅极。
5.根据权利要求4所述的方法,其特征在于,所述对位于所述源极和所述漏极之间的部分介质层进行刻蚀,形成栅极接触孔,包括:
对位于所述源极和所述漏极之间的介质层和部分AlGaN层进行刻蚀,以暴露所述AlGaN层的表面,形成所述栅极接触孔。
6.根据权利要求4所述的方法,其特征在于,所述在器件表面沉积第一金属层之前,还包括:
利用稀氟氢酸DHF、SC1、和SC2的混合物,对器件表面进行表面处理。
7.根据权利要求4所述的方法,其特征在于,所述在器件表面沉积第一金属层,包括:
采用磁控溅射镀膜工艺,依次沉积第一钛Ti层、铝AL层、第二钛Ti层和氮化钛TiN层,其中,所述第一Ti层的厚度为200埃,所述AL层的厚度为1200埃,所述第二Ti层的厚度为200埃,所述TiN层的厚度为200埃。
8.根据权利要求4所述的方法,其特征在于,所述对所述第一金属层进行刻蚀,直至露出所述介质层的表面,形成源极和漏极之后,还包括:
在840摄氏度的条件下,在氮气N2氛围内退火30s。
9.根据权利要求4所述的方法,其特征在于,所述在所述栅极接触孔内依次填充氧化铝Al2O3层和第二金属层之前,还包括:
利用氯化氢HCL清洗所述栅极接触孔。
10.根据权利要求4-9中任一项所述的方法,其特征在于,所述在所述栅极接触孔内依次填充氧化铝Al2O3层和第二金属层,形成所述栅极,包括:
在所述栅极接触孔内填充Al2O3层;
在所述Al2O3层上依次沉积镍Ni层和金Au层,形成所述栅极。
CN201610178150.0A 2016-03-25 2016-03-25 半导体器件及制造方法 Pending CN107230707A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610178150.0A CN107230707A (zh) 2016-03-25 2016-03-25 半导体器件及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610178150.0A CN107230707A (zh) 2016-03-25 2016-03-25 半导体器件及制造方法

Publications (1)

Publication Number Publication Date
CN107230707A true CN107230707A (zh) 2017-10-03

Family

ID=59932646

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610178150.0A Pending CN107230707A (zh) 2016-03-25 2016-03-25 半导体器件及制造方法

Country Status (1)

Country Link
CN (1) CN107230707A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101002332A (zh) * 2004-06-24 2007-07-18 日本电气株式会社 半导体器件
CN101150144A (zh) * 2006-09-22 2008-03-26 中国科学院微电子研究所 一种氮化镓基场效应管及其制作方法
EP2146378A2 (en) * 2008-07-15 2010-01-20 Interuniversitair Microelektronica Centrum vzw Semiconductor device
CN102623498A (zh) * 2011-01-26 2012-08-01 株式会社东芝 半导体元件
CN103681831A (zh) * 2012-09-14 2014-03-26 中国科学院微电子研究所 高电子迁移率晶体管及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101002332A (zh) * 2004-06-24 2007-07-18 日本电气株式会社 半导体器件
CN101150144A (zh) * 2006-09-22 2008-03-26 中国科学院微电子研究所 一种氮化镓基场效应管及其制作方法
EP2146378A2 (en) * 2008-07-15 2010-01-20 Interuniversitair Microelektronica Centrum vzw Semiconductor device
CN102623498A (zh) * 2011-01-26 2012-08-01 株式会社东芝 半导体元件
CN103681831A (zh) * 2012-09-14 2014-03-26 中国科学院微电子研究所 高电子迁移率晶体管及其制造方法

Similar Documents

Publication Publication Date Title
CN110034186B (zh) 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法
CN106298887B (zh) 一种高阈值电压高迁移率凹槽栅mosfet的制备方法
JP2016139781A (ja) エンハンスメント型高電子移動度トランジスタおよびその製作方法
CN105932041B (zh) N面GaN基鳍式高电子迁移率晶体管及制作方法
CN108305834B (zh) 一种增强型氮化镓场效应器件的制备方法
CN108365008B (zh) 具有p型二维材料栅极增强型氮化镓场效应器件的制备方法
CN101506958A (zh) 场效应晶体管
CN103811542B (zh) 一种锡化物超晶格势垒半导体晶体管
JP5731687B2 (ja) 窒化物半導体素子及びその製造方法
CN105762078A (zh) GaN基纳米沟道高电子迁移率晶体管及制作方法
CN107240605A (zh) 一种GaN MIS沟道HEMT器件及制备方法
CN208028062U (zh) 一种增强型和耗尽型GaN HEMT集成结构
CN102769033A (zh) 具有高击穿电压的hemt及其制造方法
CN110648914B (zh) 一种提升氮化镓晶体管击穿电压的方法
CN105552125A (zh) 半导体结构及其制造方法
CN106158960A (zh) 基于数字化湿法栅刻蚀技术形成GaN增强型MOSFET及制备方法
CN107230625A (zh) 氮化镓晶体管及其制造方法
US20150108503A1 (en) Semiconductor device and method for manufacturing same
CN205564759U (zh) 一种新型增强型iii-v异质结场效应晶体管
CN108206220A (zh) 金刚石肖特基二极管的制备方法
CN104465403A (zh) 增强型AlGaN/GaN HEMT器件的制备方法
CN207068860U (zh) 一种GaN MIS沟道HEMT器件
CN107230707A (zh) 半导体器件及制造方法
CN110676172B (zh) 一种实现低导通电阻的增强型氮化镓晶体管的方法
CN107230718A (zh) 半导体器件及制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171003

RJ01 Rejection of invention patent application after publication