JP2005530334A - 高電圧スイッチング素子およびそれを形成するためのプロセス - Google Patents

高電圧スイッチング素子およびそれを形成するためのプロセス Download PDF

Info

Publication number
JP2005530334A
JP2005530334A JP2004502360A JP2004502360A JP2005530334A JP 2005530334 A JP2005530334 A JP 2005530334A JP 2004502360 A JP2004502360 A JP 2004502360A JP 2004502360 A JP2004502360 A JP 2004502360A JP 2005530334 A JP2005530334 A JP 2005530334A
Authority
JP
Japan
Prior art keywords
gan
gan layer
microelectronic device
device structure
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004502360A
Other languages
English (en)
Inventor
ジェフリー・エス・フリン
ジョージ・アール・ブランズ
ロバート・ピー・ボード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2005530334A publication Critical patent/JP2005530334A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

この発明は、ショットキーダイオード（１０）、Ｐ−ＮダイオードおよびＰ−Ｉ−Ｎダイオードを含む様々なスイッチング素子構造に関する。それらは、伝導性ＧａＮ層上に成長された低ドーパント濃度（＜１×１０16／ｃｍ3）の、低欠陥密度、低クラック密度、低ピット密度および十分な厚さ（＞２．５μｍ）のＧａＮ層（１６）によって特徴づけられる。この発明の素子は、ヘテロエピタキシャル基板上での実質的により高い降伏電圧（＜２ＫＶ）と、ホモエピタキシャル基板上での極端に高い降伏電圧（＞２ＫＶ）を可能にする。

Description

発明の詳細な説明
（関連出願の参照）
この出願は、「ショットキーダイオード構造およびそれを形成するためのＭＯＶＰＥプロセス」のための２００２年４月３０日に提出された米国仮出願６０／３７６，６２９号に基づく優先権を主張する。
（発明の分野）
この発明は、高い降伏電圧の様々なスイッチング素子およびそれを形成するためのプロセスに関する。
（関連技術の説明）
この発明の背景として、次の文書の開示はこれにより、それぞれの全体として、参照によって合体される。
ブランディ（Ｂｒａｎｄｉｃ）ら， 「高電圧（４５０Ｖ）ＧａＮショットキー整流器」 アプライド・フィジスク・レターズ（Ａｐｐｌ． Ｐｈｙｓ Ｌｅｔｔ．）， Ｖｏｌ．７４， Ｎｏ．９， ｐｐ．１２６６−１２６８ （１９９９年３月１日）
トリベディ（Ｔｒｉｖｅｄｉ）ら， 「高出力ワイドバンドギャップ半導体整流器の性能評価」 ジャーナル・オブ・アプライド・フィジクス（Ｊ． Ａｐｐｌ． Ｐｈｙｓ．）， Ｖｏｌ．８５， Ｎｏ．９， ｐｐ．６８８９−６８９７ （１９９９年５月１日）
「厚い（Ｇａ，Ａｌ，Ｉｎ）Ｎベース層を用いたＧａＮ系素子」のための、ロバート・ピー・ヴォード（Ｒｏｂｅｒｔ Ｐ． Ｖａｕｄｏ）らの名義で２０００年１２月５日に発行された米国特許第６，１５６，５８１号
「低欠陥密度（Ｇａ，Ａｌ，Ｉｎ）Ｎおよびそれを作るためのＨＶＰＥプロセス」のための、ロバート・ピー・ヴォード（Ｒｏｂｅｒｔ Ｐ． Ｖａｕｄｏ）ら名義で２００２年８月２７日に発行された米国特許第６，４４０，８２３号
「オプトエレクトロニクスおよびエレクトロニクス素子のための、自立の窒化（アルミニウム，インジウム，ガリウム）（（ＡＬ，ＩＮ，ＧＡ）Ｎ）基板上で改良されたエピタキシ品質（表面テクスチャおよび欠陥密度）を得るための方法」のための、ジェフリー・エス・フリン（Ｊｅｆｆｒｅｙ Ｓ． Ｆｌｙｎｎ）ら名義で２００２年９月１０日に発行された米国特許第６，４４７，６０４号
（Ｇａ，Ａｌ，Ｉｎ）Ｎ系材料（以下、特に定めない限り、この明細書を通して一般に「ＧａＮ」と表される。）は、高電圧、高出力のマイクロエレクトロニクス・スイッチング素子を作製するための半導体材料の有望なグループである。マイクロエレクトロニクス・スイッチング素子は、ショットキーダイオード整流器、Ｐ−Ｎダイオード、Ｐ−Ｉ−Ｎダイオード、Ｐ−Ｎ−Ｐ−Ｎ接合を持つサイリスタ、および、Ｎ+−Ｐ−Ｉ−Ｐ+接合を持つ衝突電子雪崩・走行時間素子（ＩＭＰＡＴＴｓ）などを含み、これらに限られない。
表１に示すように、ＧａＮは、それを高出力スイッチング用途に有利にする幾つかの基本的性質を持っている。ＧａＮのワイドバンドギャップは、４Ｈ−ＳｉＣに比して、ＧａＮに高い理論的な降伏電界を与える。さらに、ＧａＮは、４Ｈ−ＳｉＣよりも高い電子移動度と最大速度を持っている。ＧａＮの熱伝導度は、４Ｈ−ＳｉＣよりも低いが、Ｓｉの熱伝導度に匹敵する。Ｓｉは現在、高出力スイッチング素子を作製するために用いられる最も一般的な材料である。
（表１）
候補材料の３００Ｋでの性質
Figure 2005530334
＊理論的最大値
したがって、そのような半導体層における、より厚い半導体層およびより低いドーパント濃度、スイッチング素子のより高い降伏電圧は、そのような半導体層を用いることによって作製される。それゆえ、厚い低ドープのエピタキシャル半導体層が、高い降伏電圧を支えるスイッチング素子を作製するために要求される。
十分に高い降伏電圧を得るために、ＧａＮ層に対する厚さとドーピングの要求は、ＳｉまたはＳｉＣに対するものを下回っている。特に、図１は、ＧａＮ系整流器に対する予言されたドーピングと厚さの要求のプロットである。例えば、５ｋＶの逆降伏電圧を持つ整流器を作製するために、背景ドーピング濃度ｎ＝１×１０16ａｔｏｍｓ／ｃｍ3で約２０μｍ厚のＧａＮ層が要求される。
ＡｌＧａＮ合金は、単なるＧａＮ材料よりもさらに大きなバンドギャップ（最大６．２ｅＶ）と高い理論的降伏電圧を持ち、さらに高い降伏電圧を持つ整流器と他のスイッチング素子を作製することを可能にする。
上述のような高い降伏電圧のＧａＮ系スイッチング素子を作製するために、要求された厚さと背景ドーピング濃度を持つ厚い低ドープＧａＮ層を、オーミックコンタクトのために要求される高伝導ＧａＮベース層の上に被着することが必要である。
しかしながら、ＧａＮは、高い熱膨張係数（ＴＣＥ）不整合および線状転位（ＴＤｓ）および他の欠陥の形成のせいで、ヘテロエピタキシャル基板上に数μｍより大きい厚さに被着するのが難しい。それゆえ、新しい成長法、構造、および／または基板が、エレクトロニクス素子の作製に要求されるような適当な厚みにＧａＮ層を被着するために採用される必要がある。さらに、エピタキシャル層が、適当なサイズの基板上に、高い均一性と品質で、またエピタキシャル構造の適当な構成（例えば、横または縦）と方向（例えば、ｃ面、ｒ面、ｍ面、軸外、軸上、オフカット方向および角度）で、特定の素子用途のコスト、歩留および性能要求に見合うように、被着される必要がある。
現在のところ、Ｓｉ、サファイア、ＳｉＣ、ＨＶＰＥ／サファイア、自立のバルクＧａＮ基板が、様々な高電圧ダイオード用途に適する様々なサイズと構造に利用可能である。典型的には、低コスト、低出力（＜ｌｋＶ）素子は、Ｓｉとサファイアのようなヘテロエピタキシャル基板を採用する。一方、高コスト、高出力（＞ｌｋＶ）素子は、ＳｉＣ、ＨＶＰＥ／サファイアおよび自立のバルクＧａＮ基板のような、より格子整合した基板を採用する。ヘテロエピタキシャル基板上の適当なエピタキシ品質の供給は、熱膨張係数における差と、ヘテロエピタキシャル基板とその上に成長されるＧａＮ層との間の格子不整合とのせいで、困難である。そのことは、高い転位欠陥密度とＧａＮエピタキシャル層の酷いクラック（割れ）を結果として招く。ＧａＮまたはＨＶＰＥ／サファイア基板上へのＧａＮ層の成長は、上記ＴＣＥと格子不整合によってあまり影響されないが、ＧａＮ基板とエピタキシャル層との間の界面電荷除去のような別の問題が、なお克服を必要とする。全ての場合に、高降伏電圧素子内に高伝導ｎ型ＧａＮ層を形成するようにＧａＮエピタキシャル層がＳｉでドープされると、クラックに関する問題が悪化する。
それゆえ、適当なヘテロエピタキシャルまたはホモエピタキシャル基板上に、低クラック密度、低ピット密度および高ｎ層伝導度で、高品質で均一な大口径のＭＯＶＰＥエピタキシャル層を提供することがこの発明の目的である。その上には、高降伏電圧を持つＧａＮ系スイッチング素子を作製するための、厚い低ドープＧａＮ層が形成され得る。
（発明の概要）
一つの局面では、この発明は、サファイア基板または高い縦伝導性を持つＳｉＣ若しくはＳｉ基板のようなヘテロエピタキシャル基板上に作製された良好な電流拡散性を持つ高電圧降伏素子に関する。酷いクラックは一般的に、そのようなヘテロエピタキシャル基板上に作製されたエピタキシャルＧａＮ層で観測される。クラックは、そのようなヘテロエピタキシャル基板内に高いドーピングレベル（＞５×１０18ｃｍ-3かつ＜３×１０19ｃｍ-3）またはデルタドーピングを設けることによって部分的に抑制されるが、完全には除去されない。
それゆえ、この発明の一実施形態は、二つの高伝導性ＧａＮ層を採用する。そのうちの一方は比較的高いドーピング濃度を持ち、そのうちの他方は比較的低いドーピング濃度を持ち、アンドープのエピタキシャルＧａＮ層内でのクラックのさらなる抑制のために、その上に続いて形成される。
この発明の他の実施形態は、高伝導性ＧａＮ層の下にアンドープのＧａＮ層を設ける。それは、材料の品質を向上し、高伝導性ＧａＮ層上に続いて形成されるアンドープのエピタキシャルＧａＮ層内でのピットとクラックを減少させる。
この発明のさらに他の実施形態は、伝導性ＧａＮ層のｎ型ドーピングのために用いられる従来のＳｉドーパントに代えて、ゲルマニウムのような緊張減少用ドーパントを利用する。ゲルマニウムはＧａサイトにＳｉよりも良く合うので、伝導性ＧａＮ層内にゲルマニウムをドーピングすることは、その中のクラックを顕著に減少させる。
別の局面では、この発明は、自立のホモエピタキシャルＧａＮ基板上、またはＨＶＰＥ／サファイア・ベース構造上に作製される高電圧降伏素子に関する。
この発明における「ＨＶＰＥ／サファイア・ベース構造」なる用語は、ハイドライド気相エピタキシ（ＨＶＰＥ）法によってサファイア基板上に作製された、厚さで約１０μｍの、素子品質、クラック無しベース層を表す。それは、「厚い（Ｇａ，Ａｌ，Ｉｎ）Ｎベース層を用いるＧａＮ系素子」のための、ロバート・ピー・ヴォード（Ｒｏｂｅｒｔ Ｐ． Ｖａｕｄｏ）ら名義で２０００年１２月５日に発行された米国特許第６，１５６，５８１号に記載されており、その内容はこれにより、全ての目的のために、全体として、参照によって合体される。
この発明の一実施形態では、自立のＧａＮ基板またはＨＶＰＥ／サファイア・ベース構造がアンドープＧａＮ最上層を備え、その上に続くＧａＮ層のエピタキシャル成長は、そのエピタキシャルＧａＮ層と上記基板またはベース構造との界面でドーパントまたは伝導性を除去することによって均一に行われる。そのようなエピタキシャルＧａＮ層の品質と性能は、「オプトエレクトロニクスおよびエレクトロニクス素子のための、自立の窒化（アルミニウム，インジウム，ガリウム）（（ＡＬ，ＩＮ，ＧＡ）Ｎ）基板上で改良されたエピタキシ品質（表面テクスチャおよび欠陥密度）を得るための方法」のための、ジェフリー・エス・フリン（Ｊｅｆｆｒｅｙ Ｓ． Ｆｌｙｎｎ）ら名義で２００２年９月１０日に発行された米国特許第６，４４７，６０４号に記載されたような、交代する成長方向、オフカット角およびオフカット方向を採用することによって、さらに改善されうる。その内容はこれにより、全ての目的のために、全体として、参照によって合体される。
さらなる局面では、この発明は、
（ａ） 約５×１０6／ｃｍ2以下の転位欠陥密度によって特徴付けられた上面を持つ第１の伝導性ＧａＮ界面層と、
（ｂ） 上記伝導性ＧａＮベース層の最上層の上方に形成され、約１×１０16／ｃｍ3以下のドーパント濃度を持つ第２のＧａＮ層と、
（ｃ） 上記第１のＧａＮ層の上方の、そのＧａＮ層と金属対半導体接合を形成する少なくとも一つの金属コンタクトと
を備えたマイクロエレクトロニクス素子に関する。
この発明で用いられる「ＧａＮ」なる用語は、他に定めがない限り、広くいかなるＡｌxＩｎyＧａ(1-x-y)Ｎをも含む。つまり、ＧａＮ、ＡｌxＧａ(1-x)Ｎ、ＡｌxＩｎyＧａ1-x-yＮ、ＩｎyＧａ1-yＮなどを含み、それらに限定されない。
転位欠陥密度のための単位は、１平方センチメートル当りで測られた転位欠陥の数を表す。
ドーパント濃度のための単位は、１立方センチメートル当りで測られたドーパント原子の数を表す。
そのようなマイクロエレクトロニクス素子は、ショットキーコンタクトとオーミックコンタクトを持つショットキーダイオード整流器であるのが望ましい。
この発明の別の局面は、
（ａ） 異種基板（ｆｏｒｅｉｇｎ ｓｕｂｓｔｒａｔｅ）と、
（ｂ） 上記異種基板上に重なる核形成バッファ層と、
（ｃ） 上記核形成バッファ層上に重なり、かつ約１×１０16／ｃｍ3以下のドーパント濃度を持つ第１のＧａＮ層と、
（ｄ） 上記第１のＧａＮ層上に重なる第２の伝導性ＧａＮ層と、
（ｅ） 上記第２の伝導性ＧａＮ層上に重なり、かつ約１×１０16／ｃｍ3以下のドーパント濃度を持つ第３のＧａＮ層と、
（ｆ） 上記第３のＧａＮ層の上方の、そのＧａＮ層と金属対半導体接合を形成する少なくとも一つの金属コンタクトと
を備えたマイクロエレクトロニクス素子に関する。
そのようなマイクロエレクトロニクス素子もまた、ショットキーコンタクトとオーミックコンタクトを持つショットキーダイオード整流器であるのが望ましい。
この発明のさらに別の局面は、
（ａ） 約５×１０6／ｃｍ2以下の転位欠陥密度によって特徴付けられた上面を持つｎ型伝導性の第１のＧａＮ層と、
（ｂ） 上記伝導性ＧａＮ層の上方に形成され、約１×１０15／ｃｍ3以下のドーパント濃度を持つ第２のＧａＮ層と、
（ｃ） 上記第２のＧａＮ層の上方に形成されたｐ型伝導性の第３のＧａＮ層と、
（ｄ） 上記第３のＧａＮ層上に重なる少なくとも一つの金属コンタクトと
を備えたマイクロエレクトロニクス素子構造に関する。
そのようなマイクロエレクトロニクス素子構造は、一つのｐ型コンタクトおよび一つのｎ型コンタクトを含む少なくとも二つのオーミックコンタクトを持つＰ−Ｉ−Ｎダイオードであるのが望ましい。
この発明の他の局面および実施形態は、次の開示と添付の請求の範囲とからより完全に明らかになる。
（発明の詳細な説明およびその好ましい実施形態）
比較的に低降伏電圧（すなわち、＜２ｋＶ）のマイクロエレクトロニクス・スイッチング素子を作製するために、薄いＧａＮ層が、サファイア、ＳｉおよびＳｉＣのような異種基板上にＭＯＶＰＥによって直接被着され得る。そのような直接被着された異種基板は比較的薄い（すなわち、＜１０μｍ）という事実にもかかわらず、異種基板とＧａＮ層との間の熱膨張率差によって引き起こされるＧａＮ層内の緊張（ｓｔｒａｉｎ）は、顕著なクラック、ピットおよび欠陥生成を結果として招く。それゆえ、約２ｋＶを下回る降伏電圧を持つショットキー整流器を作製するために、異種基板上の薄い伝導性ＧａＮ層上にこの厚さ（すなわち、＜１０μｍ）の低ドープＧａＮ層を被着するのは難しい。次の革新的で好ましい実施形態は、これらの限定を指定する。
ＭＯＶＰＥによる一またはそれ以上の界面層上に形成された伝導性ＧａＮベース層
この発明は、異種基板の上方に形成されたｎ型伝導性の伝導性ＧａＮベース層を設ける。それらの間に、そのような伝導性ＧａＮベース層の欠陥密度を減少させるための一またはそれ以上の界面層がある。
伝導性ＧａＮベース層の形成に先立って、Ａｌ含有の核形成バッファ層が異種基板上に最初に設けられる。ｎ型ドーパントとして用いられるシリコンおよび他の不純物がヘテロエピタキシャル成長の間に核形成および結合プロセスを妨害するから、そのような伝導性ＧａＮベース層の適切な核形成を確実にするためである。
伝導性ＧａＮベース層の形成に先立って、薄い（すなわち、０．１μｍ）、低ドープ（すなわち、１×１０16／ｃｍ3以下のドーパント濃度）のＧａＮ層が、そのような核形成バッファ層の頂上に被着され得る。さらに核形成の結果を改善するためである。
図６Ａは、異種基板３２の上方に形成された伝導性ＧａＮベース層３４を備え、それらの間に界面層として核形成バッファ層４２および薄い低ドープのＧａＮ層４４を有するメサ型ショットキーダイオード構造３０の総括的な図を示している。厚い低ドープのＧａＮ層３６が続いて伝導性ＧａＮベース層３４上に形成される。その上にショットキーコンタクト３８が作製され、伝導性ＧａＮベース層３４上にオーミックコンタクト３９Ａおよび３９Ｂが作製される。
図６Ｂは、図６Ａに示したメサ型ショットキーダイオード構造３０の構造と類似の構造を持つプレーナ型ショットキーダイオード構造３０’の総括的な図を示している。異なっているのは、プレーナ型ショットキーダイオード３０’のオーミックコンタクト３９Ａ’および３９Ｂ’が伝導性ＧａＮベース層３６’上に直接形成されていることである。
図６Ａに示した窪んだコンタクトを備えたショットキーダイオード構造のために、厚い伝導性ＧａＮ層３４（Ｓｉでドープされている）を持つのが有利である。高い横伝導性および電流広がり、低コンタクト抵抗および良好なオーミックコンタクトのためでもあるし、構造の上部からのエッチングの容易さ、つまりエッチング工程での伝導性ＧａＮ層３４のアンダーシュートおよびオーバーシュートを避けるためでもある。
改善されたオーミックコンタクトおよび伝導性ＧａＮ層３４は、ショットキーダイオードのＩ−Ｖ特性を改善する。例えば、順方向ターンオン抵抗（順方向Ｉ−Ｖ曲線の傾斜）は、層３４内での抵抗またはコンタクト抵抗における減少で増加される。上記素子における他の利点は、伝導性ＧａＮ層３４の領域を低ドープのＧａＮ層３６へ最も近づけるように修正することによってもたらされる。例えば、低ドープのＧａＮ層３６に近いドーピングレベルは、低ドープのＧａＮ層３６内に所望の空乏を生ずるように設計され得る。さらに、その低ドープの層の品質、ドーピングレベルおよび欠陥密度は、降伏電圧および漏れ電流を含めて、そのようなショットキーダイオードのＩ−Ｖ特性を改善するように修正され得る。
ショットキーダイオード次の例は、図６Ａに示した総括的な構造を含んでいるが、変化する層厚およびドーパント濃度を備え、そのようなダイオードの品質上への層厚およびドーパント濃度の影響を示す。
構造Ａ
層（１） − ２．５μｍのアンドープＧａＮ（または１×１０16／ｃｍ3以下の軽いｎ型のドーパント濃度）
層（２） − ２．０μｍのＳｉドープの伝導性ＧａＮ（３×１０19／ｃｍ3）
層（３） − ０．１μｍのアンドープＧａＮ（または１×１０16／ｃｍ3以下の軽いｎ型のドーパント濃度）
層（４） − 核形成バッファ
層（５） − サファイア基板
このショットキーダイオード構造Ａは高いピットおよびクラック密度を示す。
構造Ｂ
層（１） − ２．５μｍのアンドープＧａＮ（または１×１０16／ｃｍ3以下の軽いｎ型のドーパント濃度）
層（２） − １．０μｍのＳｉドープの伝導性ＧａＮ（１×１０19／ｃｍ3）
層（３） − ０．１μｍのアンドープＧａＮ（または１×１０16／ｃｍ3以下の軽いｎ型のドーパント濃度）
層（４） − 核形成バッファ
層（５） − サファイア基板
このショットキーダイオード構造Ｂは、構造Ａのものに比して、減少された厚さとドーパント濃度の伝導性ＧａＮ層を持っている。図７Ａおよび７Ｂに示しているように、このショットキーダイオード構造Ｂでは、酷いクラックとピットがなお観察される。
構造Ｃ
層（１） − ２．５μｍのアンドープＧａＮ（または１×１０16／ｃｍ3以下の軽いｎ型のドーパント濃度）
層（２） − ２．０μｍのＳｉドープの伝導性ＧａＮ（１．５×１０19／ｃｍ3）
層（３） − ０．６μｍのアンドープＧａＮ（または１×１０16／ｃｍ3以下の軽いｎ型のドーパント濃度）
層（４） − 核形成バッファ
層（５） − サファイア基板
このショットキーダイオード構造Ｃは、構造Ａのものに比して、伝導性ＧａＮ層の直下に、増加された厚さのアンドープまたは低ドープのＧａＮ界面層を持っている。図８Ａおよび８Ｂに示しているように、このショットキーダイオード構造Ｃでは、減少されたピット密度が観察される。
構造Ｄ
層（１） − ２．５μｍのアンドープＧａＮ（または１×１０16／ｃｍ3以下の軽いｎ型のドーパント濃度）
層（２） − ０．５μｍのＳｉドープの伝導性ＧａＮ（１．５×１０19／ｃｍ3）
層（３） − ０．６μｍのアンドープＧａＮ（または１×１０16／ｃｍ3以下の軽いｎ型のドーパント濃度）
層（４） − 核形成バッファ
層（５） − サファイア基板
このショットキーダイオード構造Ｄは、構造Ａのものに比して、減少された厚さおよびドーパント濃度の伝導性ＧａＮ層を持ち、その伝導性ＧａＮ層の直下に、増加された厚さのアンドープまたは低ドープＧａＮ界面層を持っている。図９Ａおよび９Ｂに示しているように、そのようなショットキーダイオード構造Ｄでは、顕著なクラックまたはピットは全く観察されない。
構造Ｅ
層（１） − ２．５μｍのアンドープＧａＮ（または１×１０16／ｃｍ3以下の軽いｎ型のドーパント濃度）
層（２） − ０．１μｍのＳｉドープの伝導性ＧａＮサブ層（１．５×１０19／ｃｍ3）
層（３） − １．９μｍのＳｉドープの伝導性ＧａＮサブ層（２×１０18／ｃｍ3）
層（４） − ０．６μｍのアンドープＧａＮ（または１×１０16／ｃｍ3以下の軽いｎ型のドーパント濃度）
層（５） − 核形成バッファ
層（６） − サファイア基板
この構造Ｅは、概略的に図１０に（そこで構造５０として）示されている。この構造は、コンタクト形成用のアンドープまたは低ドープのＧａＮ層５６に隣接したより小さい厚さおよびより高いドーパント濃度の第１の伝導性ＧａＮサブ層５４Ａと、界面のアンドープまたは低ドープのＧａＮ層４４に隣接したより大きい厚さとより低いドーパント濃度の第２の伝導性ＧａＮサブ層５４Ｂとを備えている。そのようなショットキーダイオード構造は、３６オームΩ／□（ｏｈｍ／ｓｑｕａｒｅ）というシート抵抗を示す。それは、構造Ａのシート抵抗１４Ω／□に近い。伝導性ＧａＮサブ層および界面のアンドープまたは低ドープＧａＮ層のさらなる最適化は、それらの厚さとドーピングレベルに関して、クラックまたはピットの密度を顕著に増加させることなしに、１４Ω／□に達するように実現され得る。
一般に、伝導性ＧａＮベース層の下に厚いアンドープまたは低ドープＧａＮ界面層を配置することは、全体の構造におけるクラックとピットを減少させる。形成されたショットキーダイオード構造内でクラックおよびピットをさらに減少させ、さらに素子品質を改善するように、他の界面層または合金もまた、緊張緩和または熱膨張係数（ＴＣＥ）緩和のために用いられ得る。
ｎ型伝導性の伝導性ＧａＮベース層は、上に掲げられた例示の構造ではＳｉによってドープされている。それに代えて、それらは、ゲルマニウム（Ｇｅ）またはＡｌＩｎＧａＮ原子と類似の原子サイズを持つ他のｎ型ドーパントによってドープされ得る。修正された弾性、緊張またはＴＣＥ効果を可能にするためである。
デルタドーピングもまた、図１０内のショットキーダイオード構造５０の伝導性ＧａＮサブ層５４Ａおよび５４Ｂにおけるように、平均的な低抵抗材料の厚い積層を設けるためにドープされた層内に合体され得る。デルタドーピングについては、「ドープされたＩＩＩ−Ｖ族窒化物、並びにそれを備えるマイクロエレクトロニクス素子および素子先駆構造」のための、ジェフリー・エス・フリン（Ｊｅｆｆｒｅｙ Ｓ． Ｆｌｙｎｎ）およびジョージ・アール・ブランデス（Ｇｅｏｒｇｅ Ｒ． Ｂｒａｎｄｅｓ）名義で２００２年３月２５日に提出された同時係属中の米国特許出願第ｌ０／ｌ０７，００１号により完全に記載されており、その開示はこれにより、全体として、参照によって合体される。
ＨＶＰＥによって形成された伝導性ＧａＮベース層
例えば、我々は、ハイドライド気相エピタキシ（ＨＶＰＥ）法によってサファイア基板上に直接、ほぼ１０μｍ厚のＧａＮ層を成長させた。それは続いて、図２Ａおよび２Ｂに概略的に示しているように、ＧａＮ系ショットキーダイオードを形成するのに用いられた。ＭＯＶＰＥに比して、ＨＶＰＥによって、熱膨張係数差の減少、非常に厚くてより重く転位したバッファおよびエピ層内の全体の低い緊張に帰する他の界面欠陥のおかげで、より大きい厚さが得られる。
図２ＡにおけるＧａＮ系メサ型ショットキーダイオード１０はサファイア基板１２を備え、ｎ型伝導性の高伝導性ＧａＮ層１４がＧａＮ／サファイア界面に設けられている。その上に、低ドーパント濃度（約１×１０16／ｃｍ3）のほぼ１０μｍのＧａＮ層１６が作製されている。ショットキーコンタクト１８を形成するために金が用いられ、オーミックコンタクト１９Ａおよび１９Ｂを形成するためにＴｉ／Ａｌ／Ｎｉ／Ａｕが用いられている。このＧａＮ系メサ型ショットキーダイオードのためのＩ−Ｖ曲線が図３に示されている。そのようなＧａＮ系メサ型ショットキーダイオードの逆降伏電圧が測定され、それは約４５０Ｖであった。図４は、図２ＡにおけるＧａＮ系メサ型ショットキーダイオードのショットキーコンタクト１８の電気的降伏後の、走査電子顕微鏡による眺めを示している。エッジでの溶融したＡｕは、早発のエッジ降伏を示し、それが、パシベーションまたはガードリングの使用または類似の工程なしのそのようなショットキーダイオードの全体の逆降伏電圧を制限している。
図２Ｂは、図２Ａに示したメサ・ダイオード１０の構造に類似した構造を持つＧａＮ系プレーナ型ショットキーダイオード１０’を示している。異なっているのは、そのようなプレーナ型ショットキーダイオード１０’のオーミックコンタクト１９Ａ’および１９Ｂ’が、高伝導性ＧａＮ層１４’上に代えて、低ドーパント濃度の１０μｍのＧａＮ層１６’上に形成されていることである。
図２Ａおよび２Ｂに示したＧａＮ系ショットキーダイオードは、それゆえ比較的低電圧（すなわち、＜２ｋＶ）のスイッチング用途にのみ適する。しかしながら、多くの用途は、高電圧（≧２ｋＶ）で動作可能なスイッチング素子を要求する。それゆえ、約２ｋＶよりも高いスイッチング電圧を備えたＧａＮ系ショットキーダイオードを提供することが、この発明の別の目的である。
高電圧ＧａＮ系スイッチング素子を提供するために、図１の予測プロットによって示されるように、増加した厚さと低ドーパント濃度のＧａＮ層を設けることが必要である。ＭＯＶＰＥによって異種基板上に成長されるＧａＮ層にとって、異種基板とその上に成長されるＧａＮ層との間の格子不整合および熱膨張係数差は、緊張の高いレベルとともに、そのＧａＮ層における高い転位欠陥密度を結果として招く。そのようなＧａＮ層の厚さが実質的に増加されると、緊張はそのＧａＮ層内に酷いクラックを引き起こし、それを素子作製に相応しくないものにする。
また、この発明の目的は新しいショットキーダイオード構造を提供することにある。それは、非常に低い転位欠陥密度（すなわち、≦５×１０6／ｃｍ2）の上面を持つ伝導性ＧａＮベース層を備え、その上に、約１×１０16／ｃｍ3以下のドーパント濃度を持つ低ドープのＧａＮ層が成長され得る。上記伝導性ＧａＮベース層が低い転位欠陥密度の上面を持つので、その上の、緊張緩和された低ドープのＧａＮ層が、クラック無しに十分な厚さ（すなわち、≧１０μｍ）まで成長され得る。それは続いて、高降伏電圧のスイッチング素子を作製するのに用いられ得る。
自立の伝導性ＧａＮベース層
低い転位欠陥密度（すなわち、≦５×１０6／ｃｍ2）の厚い伝導性ＧａＮ層が、ハイドライド気相エピタキシ（ＨＶＰＥ）法によって、減少された成長温度（すなわち約９８５℃から約１０１０℃）で最初に異種基板（サファイア、ＳｉまたはＳｉＣのような）上に成長され得る。そのような減少されたＨＶＰＥ成長温度で、ＧａＮ層は、上記異種基板とそのＧａＮ層との間の熱膨張係数差によって誘導される少ない緊張を受ける。そのことは、「低欠陥密度（Ｇａ，Ａｌ，Ｉｎ）Ｎおよびそれを作るためのＨＶＰＥプロセス」のための、ロバート・ピー・ヴォード（Ｒｏｂｅｒｔ Ｐ． Ｖａｕｄｏ）ら名義で２００２年８月２７日に発行された米国特許第６，４４０，８２３号に記載されているように、減少された転位欠陥密度を結果として招く。その開示はここに、全ての目的のために、全体として、参照によって合体される。そのような減少されたＨＶＰＥ成長温度はまた、そのように形成されたＧａＮ層のｎ型伝導性を増加させ、そして、それゆえ、ｎ型伝導性の伝導性ＧａＮ層を形成するのに用いられ得る。低い転位欠陥密度の厚い伝導性ＧａＮ層は、自立の伝導性ＧａＮベース層を形成するように、異種基板から分離され得る。
さらに、そのような伝導性ＧａＮ層のエピタキシ品質は、「オプトエレクトロニクスおよびエレクトロニクス素子のための、自立の窒化（アルミニウム，インジウム，ガリウム）（（ＡＬ，ＩＮ，ＧＡ）Ｎ）基板上で改良されたエピタキシ品質（表面テクスチャおよび欠陥密度）を得るための方法」のための、ジェフリー・エス・フリン（Ｊｅｆｆｒｅｙ Ｓ． Ｆｌｙｎｎ）ら名義で２００２年９月１０日に発行された米国特許第６，４４７，６０４号に記載された様々な技術によって改善されうる。その開示はこれにより、全ての目的のために、全体として、参照によって合体される。
そのような伝導性ＧａＮ層のエピタキシャル品質および高降伏電圧素子の性能をさらに改善するために、低温界面層、交替する結晶方向（例えば、ｍ面、ｒ面、ｃ面）、様々なオフカット角および方向が、上記特許第６，４４７，６０４号に記載されているように、結晶成長品質を修正し、欠陥を消滅させ、点欠陥密度を修正し、不純物結合を修正し、結晶分極を変化させ、結晶移動度を修正し、降伏電圧を増加させ、漏れ電流を減少させるなどのために採用されるのが望ましい。
自立のＧａＮ基板は、最初のアンドープＧａＮ層を設けるのに有用に採用されうる。それから、そのアンドープＧａＮ層成長は、さらなる厚さの増加、転位密度の減少、降伏電圧の改善のために、ＭＯＶＰＥ成長プロセスに継続される。ＭＯＶＰＥを通したアンドープＧａＮ層のそのような継続された成長のためには、上記特許第６，４４７，６０４号に記載されているように、適切に基板の洗浄、昇温条件および基板上の核形成を制御することによって、電気的に活性な不純物および欠陥が成長界面で減少されることが重要である。
図５は、この発明の一実施形態に従う高電圧ショットキー整流器２０の概略図を示している。そのようなショットキー整流器２０は、約５０μｍよりも大きい厚さおよび５×１０6／ｃｍ2の低い転位欠陥密度で特徴付けられた上面を持つ自立の伝導性ＧａＮベース層２２を備えている。その上に、約１×１０16／ｃｍ3以下のドーパント濃度および１０μｍより大きい厚さで特徴付けられた低ドープＧａＮ層２４が成長されている。そのようなショットキー整流器２０は、いかなる異種基板も欠いており、したがって、ショットキーコンタクト２６は一方の側で低ドープＧａＮ層２４の上方に形成され、オーミックコンタクト２８は他方の側で自立の伝導性ＧａＮベース層２２の上方に形成されうる。
ＧａＮ系Ｐ−ＮおよびＰ−Ｉ−Ｎダイオード構造
高い降伏電圧を持つＧａＮ系Ｐ−ＮおよびＰ−Ｉ−Ｎダイオードもまた、高パワー素子用途の関心事である。高い降伏電圧を持つＰＮまたはＰ−Ｉ−Ｎ接合を作製する能力は、サイリスタやＩＭＰＡＴＴｓのようなパワー素子の発展へ向けたキーステップである。
一つの局面では、この発明は、約３２０Ｖおよび４５０Ｖの降伏電圧を持つＧａＮ・Ｐ−Ｉ−Ｎダイオードを提供する。それらは、エピ層／基板界面の近くに高伝導性ｎ型ＧａＮ層を持つＨＶＰＥ・ＧａＮ層上にＭＯＶＰＥによるＧａＮ系ＰおよびＩ層を成長させることによって作製された。ＡｌＧａＮ・Ｐ−Ｉ−Ｎ構造を含む代替のＰ−ＮおよびＰ−Ｉ−Ｎ構造と、エピタキシおよび素子のための基板材料としてのＧａＮの使用もまた、この発明によって実現される。
概略的なＧａＮ・Ｐ−Ｉ−Ｎダイオード構造が図１１に示されている。それは、サファイア基板７２上にＨＶＰＥによって成長されたｎ型伝導性のほぼ１０μｍ厚のＧａＮ層を備えている。そのようなｎ型ＧａＮ層は、さらに、より高い伝導性の２μｍのＧａＮサブ層７４と、約１×１０16／ｃｍ3の伝導性を持つより低い伝導性の８μｍのＧａＮサブ層７６とを備えているように示されている。それはＮ接合として機能する。続いて、ほぼ０．５μｍの低ドープＧａＮ層７７が、ＭＯＶＰＥによって、１×１０15／ｃｍ3を下回る背景ドーパント濃度に帰する条件下で、ＧａＮサブ層７６上に成長される。それは、Ｉ接合として機能する。ほぼ０．５μｍのｐ型ＧａＮ層７８が、ＭＯＶＰＥによって、１×１０17／ｃｍ3の正孔濃度に帰する条件下で、低ドープＧａＮ層７７上に成長される。それは、Ｐ接合として機能する。続いて、ｐ型オーミックコンタクト７９Ａ並びにｎ型オーミックコンタクト７９Ｂおよび７９Ｃが形成されて、完全なＰ−Ｉ−Ｎダイオードが提供される。
このタイプのＰ−Ｉ−Ｎダイオード構造は、反応性イオンエッチングによって図１１に示しているようなメサ構造を設け、標準的な金属化手続きによってｐ型およびｎ型のオーミックコンタクトを設けて形成される。そのようなＰ−Ｉ−Ｎダイオード構造のためのＩ−Ｖ曲線が図１２に示されている。ほぼ３２０Ｖの降伏電圧がこのＰ−Ｉ−Ｎ素子で測定された。４５０Ｖの降伏電圧が類似の構造の別のＰ−Ｉ−Ｎダイオードで得られた。両方の場合とも、素子は材料品質によってではなく、むしろ素子設計によって制限されているということを指し示しながら、素子はコーナーとエッジで早発の降伏を示した。
高降伏電圧のＰ−ＮまたはＰ−Ｉ−Ｎダイオードは、改善されたエッジ終端およびより厚いＩ層を用いることによって作製され得る。上記Ｐ−Ｉ−Ｎ構造でのＧａＮ層の厚さは緊張誘引クラックによって制限された。緊張誘引クラックは、上述のＧａＮ系ショットキーダイオード構造に関するセクションで説明したように、サファイアのような異種基板上に成長されたＧａＮ層の厚さがほぼ１０μｍよりも大きくなるときに、そのようなＧａＮ層内に観測されていた。ショットキーダイオード構造のために記載されたような自立の低転位欠陥密度のＧａＮ層はまた、高電圧Ｐ−ＮまたはＰ−Ｉ−Ｎダイオード構造を作製するためにも用いられ得る。
特に、低転位欠陥密度の自立ＧａＮ基板を生成するための技術は、「低欠陥密度（Ｇａ，Ａｌ，Ｉｎ）Ｎおよびそれを作るためのＨＶＰＥプロセス」のための２００２年８月２７日に発行された米国特許第６，４４０，８２３号、「バルク単結晶窒化ガリウムおよびそれを作るための方法」のための、マイケル・エイ・ティッシュラ（Ｍｉｃｈａｅｌ Ａ． Ｔｉｓｃｈｌｅｒ）、トーマス・エフ・クッフ（Ｔｈｏｍａｓ Ｆ Ｋｕｅｃｈ）およびロバート・ピー・ヴォード（Ｒｏｂｅｒｔ Ｐ． Ｖａｕｄｏ）名義で１９９７年１０月２１日に提出された同時係属中の米国特許出願第０８／９５５，１６８号、および、ロバート・ピー・ヴォード（Ｒｏｂｅｒｔ Ｐ． Ｖａｕｄｏ）、ジョアン・エム・レッドウィング（Ｊｏａｎ Ｍ． Ｒｅｄｗｉｎｇ）、マイケル・エイ・ティッシュラ（Ｍｉｃｈａｅｌ Ａ． Ｔｉｓｃｈｌｅｒ）およびダンカン・ダブリュ・ブラウン（Ｄｕｎｃａｎ Ｗ． Ｂｒｏｗｎ）名義で１９９７年１０月２１日に発行された米国特許第５，６７９，１５２号、１９９７年１２月３日に提出された米国特許出願第０８／９８４，４７３号、１９９６年１２月３日に提出された仮特許出願第６０／０３１，５５５号に開示されている。
この発明の高電圧Ｐ−Ｉ−Ｎ構造８０は図１３に示されている。それは、約５×１０6／ｃｍ2以下の転位欠陥密度および５０μｍを超える好ましい厚さによって特徴付けられたｎ型伝導性の自立の伝導性ＧａＮベース層８６によって形成されたＮ接合を含んでいる。そのような低転位欠陥密度の自立のＧａＮベース層は、上述のショットキーダイオード構造のために記載されたのと類似の方法によって形成される。１×１０15／ｃｍ3以下のドーパント濃度を持つ厚い低ドープのＧａＮ層８７を備えたＩ接合が、そのような伝導性ＧａＮベース層８６上に形成される。ＧａＮベース層８６は、低ドープＧａＮ層８７の形成に先立ってまたは形成後のいずれかに、そのＧａＮベース層が形成されている異種基板から除去され得る。伝導性ＧａＮベース層８６は低い転位欠陥密度を持っているので、その上に形成される低ドープのＧａＮ層８７は、Ｐ−Ｉ−Ｎ構造８０の全体としての降伏電圧を増大するための十分な厚さ、すなわち１０μｍまで成長され得る。続いて、ｐ型伝導性で厚さ約０．２５μｍのＧａＮ層８８を備えるＰ接合が、低ドープのＧａＮ層８７上に形成され得る。
ｐ型オーミックコンタクト８９Ａがｐ型ＧａＮ層８８の上方に形成され得る。一方、ｎ型オーミックコンタクト８９Ｂがｎ型伝導性ＧａＮベース層８６の上方に形成され得る。また、Ｉ層８７の厚さは、降伏電圧を増加させるために１０μｍを超える厚さまで拡張され得る。図１３に示した垂直構造は、それがｎ型層内で集まる電流を最小化するので、図１に示した横型素子に比して有利である。ｎ型伝導性ＧａＮベース層８６内で減少された転位欠陥密度もまた、素子内における減少された漏れ電流につながる。
また、（Ａｌ，Ｇａ）Ｎまたは（Ａｌ，Ｇａ，Ｉｎ）Ｎ合金を含むＰ−Ｉ−Ｎダイオード構造も作製されうる。例えば、ＧａＮよりも広いバンドギャップを持っている （Ａｌ，Ｇａ）Ｎは、より高い降伏電圧につながり、素子構造中により薄い低ドープの層を使える能力につながる。
この発明で述べられたＰ−ＮおよびＰ−Ｉ−Ｎダイオード技術は、サイリスタ（ｐ−ｎ−ｐ−ｎ）およびＩＭＰＡＴＴｓ（ｎ+−ｐ−ｉ−ｐ+）のような、より複雑なバイポーラＧａＮ系パワー素子を作製するのに用いられ得る。
この発明は図示の実施形態および特徴に関してここに様々に開示されてきたが、上述の実施形態および特徴はこの発明を制限するものではないこと、が認識される。他の変形、修正および他の実施形態がそれ自身を当業者に提案する。それゆえ、この発明は請求の範囲に一致して広く解釈されるべきである。
図１は、ＧａＮ系整流器に対する予測されたドーピングと厚さの要求のプロットである。 図２Ａは、この発明の一実施形態に従うＧａＮ系メサ・ショットキーダイオード整流器の概略図である。 図２Ｂは、この発明の一実施形態に従うＧａＮ系プレーナ・ショットキーダイオード整流器の概略図である。 図３は、図２ＡのＧａＮ系メサ・ショットキーダイオード整流器のためのＩ−Ｖ曲線である。 図４は、電気的降伏後の図２ＡのＧａＮ系メサ・ショットキーダイオード整流器の走査電子顕微鏡による眺めである。 図５は、この発明の一実施形態に従う、異種基板を欠いた自立のＧａＮ系ショットキー整流器を示している。 図６Ａは、この発明の一実施形態に従うＧａＮ系メサ・ショットキーダイオード整流器の一群の総括的な図である。 図６Ｂは、この発明の一実施形態に従うＧａＮ系プレーナ・ショットキーダイオード整流器の一群の総括的な図である。 図７Ａは、この発明の一実施形態に従う、ＧａＮ系ショットキーダイオード整流器を形成するための窒化物の中心の３２．５倍のノマルスキー（Ｎｏｍａｒｓｋｉ）顕微鏡による眺めを示している。 図７Ｂは、図７ＡのＧａＮ系ショットキーダイオード整流器を形成するための窒化物の端の３２．５倍のノマルスキー顕微鏡による眺めを示している。 図８Ａは、この発明の一実施形態に従う、ＧａＮ系ショットキーダイオード整流器を形成するための窒化物の中心の３２．５倍のノマルスキー（Ｎｏｍａｒｓｋｉ）顕微鏡による眺めを示している。 図８Ｂは、図８ＡのＧａＮ系ショットキーダイオード整流器を形成するための窒化物の端の３２．５倍のノマルスキー顕微鏡による眺めを示している。 図９Ａは、この発明の一実施形態に従う、ＧａＮ系ショットキーダイオード整流器を形成するための窒化物の中心の３２．５倍のノマルスキー（Ｎｏｍａｒｓｋｉ）顕微鏡による眺めを示している。 図９Ｂは、図９ＡのＧａＮ系ショットキーダイオード整流器を形成するための窒化物の端の３２．５倍のノマルスキー顕微鏡による眺めを示している。 図１０は、この発明の一実施形態に従うＧａＮ系メサ・ショットキー整流器の概略図である。 図１１は、この発明の一実施形態に従うＧａＮ系Ｐ−Ｉ−Ｎダイオードの概略図である。 図１２は、図１１のＧａＮ系Ｐ−Ｉ−ＮダイオードのためのＩ−Ｖ曲線を示している。 図１３は、この発明の一実施形態に従う自立のＧａＮ系Ｐ−Ｉ−Ｎダイオードの概略図である。

Claims (47)

  1. （ａ） 約５×１０6／ｃｍ2以下の転位欠陥密度によって特徴付けられた上面を持つ第１の伝導性ＧａＮベース層と、
    （ｂ） 上記伝導性ＧａＮベース層の最上層の上方に形成され、約１×１０16／ｃｍ3以下のドーパント濃度を持つ第２のＧａＮ層と、
    （ｃ） 上記第１のＧａＮ層の上方の、そのＧａＮ層と金属対半導体接合を形成する少なくとも一つの金属コンタクトと
    を備えたマイクロエレクトロニクス素子構造。
  2. 請求項１のマイクロエレクトロニクス素子構造において、
    上記第１の伝導性ＧａＮベース層が自立のＧａＮ構造を備えているマイクロエレクトロニクス素子構造。
  3. 請求項２のマイクロエレクトロニクス素子構造において、
    上記自立のＧａＮ構造は、
    （１） 異種基板上に伝導性ＧａＮ構造を成長させること、
    （２） 上記異種基板から、上記自立のＧａＮ構造を形成するように上記ＧａＮ構造を取り除くこと
    を含む工程によって形成されるマイクロエレクトロニクス素子構造。
  4. 請求項３のマイクロエレクトロニクス素子構造において、
    上記第１の伝導性ＧａＮ構造が上記異種基板上にハイドライド気相エピタキシ法によって形成され、
    上記第１の伝導性ＧａＮ構造が、そのＧａＮ構造上に上記第２のＧａＮ層を形成する前に上記異種基板から分離によって取り除かれ、さらに、
    上記第２のＧａＮ層が上記第１の伝導性ＧａＮ構造上にハイドライド気相エピタキシ法または有機金属気相エピタキシ法によって形成されているマイクロエレクトロニクス素子構造。
  5. 請求項３のマイクロエレクトロニクス素子構造において、
    上記第１の伝導性ＧａＮ構造が上記異種基板上にハイドライド気相エピタキシ法によって形成され、
    上記第１の伝導性ＧａＮ構造が、そのＧａＮ構造上に上記第２のＧａＮ層を形成した後に上記異種基板から分離によって取り除かれ、さらに、
    上記第２のＧａＮ層が上記第１の伝導性ＧａＮ構造上にハイドライド気相エピタキシ法によって形成されているマイクロエレクトロニクス素子構造。
  6. 請求項２のマイクロエレクトロニクス素子構造において、
    上記第１の伝導性ＧａＮベース層が厚さで約５０μｍを超え、上記第２のＧａＮ層が厚さで約１０μｍを超えているマイクロエレクトロニクス素子構造。
  7. 請求項２のマイクロエレクトロニクス素子構造において、
    第１の金属コンタクトが上記第２のＧａＮ層とショットキーコンタクトを形成し、
    第２の金属コンタクトが上記第１の伝導性ＧａＮベース層とオーミックコンタクトを形成しているマイクロエレクトロニクス素子構造。
  8. 請求項６のマイクロエレクトロニクス素子構造において、
    ２０００Ｖよりも大きい降伏電圧を持っているマイクロエレクトロニクス素子構造。
  9. 請求項１のマイクロエレクトロニクス素子構造において、
    さらに、サファイア基板を備え、
    上記第１の伝導性ＧａＮベース層が上記サファイア基板上にハイドライド気相エピタキシ法（ＨＶＰＥ）によって形成され、
    上記サファイア基板と上記第１の伝導性ＧａＮベース層がＨＶＰＥ／サファイア・ベース構造を形成しているマイクロエレクトロニクス素子構造。
  10. 請求項１のマイクロエレクトロニクス素子構造において、
    上記第２のＧａＮ層がゲルマニウムでドープされているマイクロエレクトロニクス素子構造。
  11. 請求項１のマイクロエレクトロニクス素子構造において、
    上記第１の伝導性ＧａＮベース層の上面がアンドープであり、そのＧａＮベース層上に続いて、上記第２のＧａＮ層と上記第１の伝導性ＧａＮベース層のアンドープの上面との界面でドーパントまたは伝導性を除去することによって上記第２のＧａＮ層が均一に成長されているマイクロエレクトロニクス素子構造。
  12. （ａ） 異種基板と、
    （ｂ） 上記異種基板上に重なる核形成バッファ層と、
    （ｃ） 上記核形成バッファ層上に重なり、かつ約１×１０16／ｃｍ3以下のドーパント濃度を持つ第１のＧａＮ層と、
    （ｄ） 上記第１のＧａＮ層上に重なる第２の伝導性ＧａＮ層と、
    （ｅ） 上記第２の伝導性ＧａＮ層上に重なり、かつ約１×１０16／ｃｍ3以下のドーパント濃度を持つ第３のＧａＮ層と、
    （ｆ） 上記第３のＧａＮ層の上方の、そのＧａＮ層と金属対半導体接合を形成する少なくとも一つの金属コンタクトと
    を備えたマイクロエレクトロニクス素子構造。
  13. 請求項１２のマイクロエレクトロニクス素子構造において、
    上記異種基板は、サファイア、ＳｉおよびＳｉＣからなる群から選択された材料を備えるマイクロエレクトロニクス素子構造。
  14. 請求項１２のマイクロエレクトロニクス素子構造において、
    上記異種基板はサファイアを備えるマイクロエレクトロニクス素子構造。
  15. 請求項１２のマイクロエレクトロニクス素子構造において、
    上記第３のＧａＮ層は厚さで１０μｍを下回るマイクロエレクトロニクス素子構造。
  16. 請求項１２のマイクロエレクトロニクス素子構造において、
    上記第３のＧａＮ層は厚さで２０μｍを下回るマイクロエレクトロニクス素子構造。
  17. 請求項１２のマイクロエレクトロニクス素子構造において、
    上記第３のＧａＮ層は厚さで５０μｍを下回るマイクロエレクトロニクス素子構造。
  18. 請求項１２のマイクロエレクトロニクス素子構造において、
    上記第２の伝導性ＧａＮ層は緊張減少用ドーパントでドープされているマイクロエレクトロニクス素子構造。
  19. 請求項１２のマイクロエレクトロニクス素子構造において、
    上記第２の伝導性ＧａＮ層はゲルマニウムでドープされているマイクロエレクトロニクス素子構造。
  20. 請求項１２のマイクロエレクトロニクス素子構造において、
    上記第１のＧａＮ層は約０．６μｍの厚さを持ち、
    上記第２の伝導性ＧａＮ層は約２．０μｍの厚さで約１．５×１０19／ｃｍ3のドーパント濃度を持ち、また、
    上記第３のＧａＮ層は少なくとも約２．５μｍの厚さを持つマイクロエレクトロニクス素子構造。
  21. 請求項１２のマイクロエレクトロニクス素子構造において、
    上記第１のＧａＮ層は約０．６μｍの厚さを持ち、
    上記第２の伝導性ＧａＮ層は約０．５μｍの厚さで約１．５×１０19／ｃｍ3のドーパント濃度を持ち、また、
    上記第３のＧａＮ層は少なくとも約２．５μｍの厚さを持つマイクロエレクトロニクス素子構造。
  22. 請求項１２のマイクロエレクトロニクス素子構造において、
    上記第２の伝導性ＧａＮ層は、第１のドーパント濃度の第１の伝導性ＧａＮサブ層と、第２のドーパント濃度の第２の伝導性ＧａＮサブ層とを備え、
    上記第１の伝導性ＧａＮサブ層は上記第１のＧａＮ層に隣接し、
    上記第２の伝導性ＧａＮサブ層は上記第３のＧａＮ層に隣接し、また、
    上記第１のドーパント濃度は上記第２のドーパント濃度よりも下回るマイクロエレクトロニクス素子構造。
  23. 請求項２２のマイクロエレクトロニクス素子構造において、
    上記第１のＧａＮ層は約０．６μｍの厚さを持ち、
    上記第１の伝導性ＧａＮサブ層は約１．９μｍの厚さで約２．０×１０18／ｃｍ3のドーパント濃度を持ち、
    上記第２の伝導性ＧａＮサブ層は約０．１μｍの厚さで約１．５×１０19／ｃｍ3のドーパント濃度を持ち、また、
    上記第３のＧａＮ層は少なくとも約２．５μｍの厚さを持つマイクロエレクトロニクス素子構造。
  24. （ａ） 約５×１０6／ｃｍ2以下の転位欠陥密度によって特徴付けられた上面を持つｎ型伝導性の第１のＧａＮ層と、
    （ｂ） 上記伝導性ＧａＮ層の上方に形成され、約１×１０15／ｃｍ3以下のドーパント濃度を持つ第２のＧａＮ層と、
    （ｃ） 上記第２のＧａＮ層の上方に形成されたｐ型伝導性の第３のＧａＮ層と、
    （ｄ） 上記第３のＧａＮ層上に重なる少なくとも一つの金属コンタクトと
    を備えたマイクロエレクトロニクス素子構造。
  25. 請求項２４のマイクロエレクトロニクス素子構造において、
    上記第１のＧａＮ層が自立のＧａＮ構造を備えているマイクロエレクトロニクス素子構造。
  26. 請求項２４のマイクロエレクトロニクス素子構造において、
    上記自立のＧａＮ構造は、
    （１） 異種基板上にｎ型伝導性ＧａＮ構造を成長させること、
    （２） 上記異種基板から、上記自立のＧａＮ構造を形成するように上記ｎ型伝導性ＧａＮ構造を取り除くこと
    を含む工程によって形成されるマイクロエレクトロニクス素子構造。
  27. 請求項２６のマイクロエレクトロニクス素子構造において、
    上記ｎ型伝導性ＧａＮ構造が上記異種基板上にハイドライド気相エピタキシ法によって形成され、
    上記ｎ型伝導性ＧａＮ構造が、そのＧａＮ構造上に上記第２のＧａＮ層を形成する前に上記異種基板から分離技術によって取り除かれ、さらに、
    上記第２のＧａＮ層が上記自立のＧａＮ構造上にハイドライド気相エピタキシ法または有機金属気相エピタキシ法によって形成されているマイクロエレクトロニクス素子構造。
  28. 請求項２６のマイクロエレクトロニクス素子構造において、
    上記ｎ型伝導性ＧａＮ構造が上記異種基板上にハイドライド気相エピタキシ法によって形成され、
    上記ｎ型伝導性ＧａＮ構造が、そのＧａＮ構造上に上記第２のＧａＮ層を形成した後に上記異種基板から分離によって取り除かれ、さらに、
    上記第２のＧａＮ層が上記自立のＧａＮ構造上にハイドライド気相エピタキシ法によって形成されているマイクロエレクトロニクス素子構造。
  29. 請求項２５のマイクロエレクトロニクス素子構造において、
    上記ｎ型伝導性の第１のＧａＮ層が厚さで約５０μｍを超え、
    上記第２のＧａＮ層が厚さで約１０μｍを超え、また、
    上記ｐ型伝導性の第３のＧａＮ層が厚さで約０．２５μｍを超えているマイクロエレクトロニクス素子構造。
  30. 請求項２４のマイクロエレクトロニクス素子構造において、
    上記第１の金属コンタクトが上記ｎ型伝導性の第１のＧａＮ層と第１のオーミックコンタクトを形成し、また、
    上記第２の金属コンタクトが上記ｐ型伝導性の第３のＧａＮ層と第２のオーミックコンタクトを形成しているマイクロエレクトロニクス素子構造。
  31. 請求項２４のマイクロエレクトロニクス素子構造において、
    さらに、サファイア基板を備え、
    上記ｎ型伝導性の第１のＧａＮ層が上記サファイア基板上にハイドライド気相エピタキシ法（ＨＶＰＥ）によって形成され、
    上記サファイア基板と上記ｎ型伝導性の第１のＧａＮ層がＨＶＰＥ／サファイア・ベース構造を形成しているマイクロエレクトロニクス素子構造。
  32. 請求項２４のマイクロエレクトロニクス素子構造において、
    上記第２のＧａＮ層がゲルマニウムでドープされているマイクロエレクトロニクス素子構造。
  33. 請求項２４のマイクロエレクトロニクス素子構造において、
    上記ｎ型伝導性の第１のＧａＮ層の上面がアンドープであり、
    上記第２のＧａＮ層は、その第１のＧａＮ層上に続いて、
    上記第２のＧａＮ層と上記ｎ型伝導性の第１のＧａＮ層のアンドープの上面との界面でドーパントまたは伝導性を除去することによって上記第２のＧａＮ層が均一に成長されているマイクロエレクトロニクス素子構造。
  34. （ａ） 異種基板と、
    （ｂ） 上記異種基板上に重なる核形成バッファ層と、
    （ｃ） 上記核形成バッファ層上に重なり、かつ約１×１０16／ｃｍ3以下のドーパント濃度を持つ第１のＧａＮ層と、
    （ｄ） 上記第１のＧａＮ層上に重なるｎ型伝導性の第２のＧａＮ層と、
    （ｅ） 上記ｎ型伝導性の第２のＧａＮ層上に重なり、かつ約１×１０16／ｃｍ3以下のドーパント濃度を持つ第３のＧａＮ層と、
    （ｆ） 上記第３のＧａＮ層上に形成されたｐ型伝導性の第４のＧａＮ層と、
    （ｇ） 上記第４のＧａＮ層上に重なる少なくとも一つの金属コンタクトと
    を備えたマイクロエレクトロニクス素子構造。
  35. 請求項３４のマイクロエレクトロニクス素子構造において、
    上記異種基板は、サファイア、ＳｉおよびＳｉＣからなる群から選択された材料を備えるマイクロエレクトロニクス素子構造。
  36. 請求項３４のマイクロエレクトロニクス素子構造において、
    上記異種基板はサファイアを備えるマイクロエレクトロニクス素子構造。
  37. 請求項３４のマイクロエレクトロニクス素子構造において、
    上記第３のＧａＮ層は厚さで１０μｍを下回るマイクロエレクトロニクス素子構造。
  38. 請求項３４のマイクロエレクトロニクス素子構造において、
    上記第３のＧａＮ層は厚さで２０μｍを下回るマイクロエレクトロニクス素子構造。
  39. 請求項３４のマイクロエレクトロニクス素子構造において、
    上記第３のＧａＮ層は厚さで５０μｍを下回るマイクロエレクトロニクス素子構造。
  40. 請求項３４のマイクロエレクトロニクス素子構造において、
    上記ｎ型伝導性の第２のＧａＮ層は緊張減少用ドーパントでドープされているマイクロエレクトロニクス素子構造。
  41. 請求項３４のマイクロエレクトロニクス素子構造において、
    上記ｎ型伝導性の第２のＧａＮ層はゲルマニウムでドープされているマイクロエレクトロニクス素子構造。
  42. 請求項３４のマイクロエレクトロニクス素子構造において、
    上記第１のＧａＮ層は約０．６μｍの厚さを持ち、
    上記ｎ型伝導性の第２のＧａＮ層は約２．０μｍの厚さで約１．５×１０19／ｃｍ3のドーパント濃度を持ち、また、
    上記第３のＧａＮ層は少なくとも約２．５μｍの厚さを持つマイクロエレクトロニクス素子構造。
  43. 請求項３４のマイクロエレクトロニクス素子構造において、
    上記第１のＧａＮ層は約０．６μｍの厚さを持ち、
    上記ｎ型伝導性の第２のＧａＮ層は約０．５μｍの厚さで約１．５×１０19／ｃｍ3のドーパント濃度を持ち、また、
    上記第３のＧａＮ層は少なくとも約２．５μｍの厚さを持つマイクロエレクトロニクス素子構造。
  44. 請求項３４のマイクロエレクトロニクス素子構造において、
    上記ｎ型伝導性の第２のＧａＮ層は、第１のドーパント濃度の第１の伝導性ＧａＮサブ層と、第２のドーパント濃度の第２の伝導性ＧａＮサブ層とを備え、
    上記第１の伝導性ＧａＮサブ層は上記第１のＧａＮ層に隣接し、
    上記第２の伝導性ＧａＮサブ層は上記第３のＧａＮ層に隣接し、また、
    上記第１のドーパント濃度は上記第２のドーパント濃度よりも下回るマイクロエレクトロニクス素子構造。
  45. 請求項４４のマイクロエレクトロニクス素子構造において、
    上記第１のＧａＮ層は約０．６μｍの厚さを持ち、
    上記第１の伝導性ＧａＮサブ層は約１．９μｍの厚さで約２．０×１０18／ｃｍ3のドーパント濃度を持ち、
    上記第２の伝導性ＧａＮサブ層は約０．１μｍの厚さで約１．５×１０19／ｃｍ3のドーパント濃度を持ち、また、
    上記第３のＧａＮ層は少なくとも約２．５μｍの厚さを持つマイクロエレクトロニクス素子構造。
  46. 請求項１のマイクロエレクトロニクス素子構造において、
    メサ型ショットキーダイオードとプレーナ型ショットキーダイオードとからなる群から選択されたショットキーダイオードを備えるマイクロエレクトロニクス素子構造。
  47. 請求項１２のマイクロエレクトロニクス素子構造において、
    メサ型ショットキーダイオードとプレーナ型ショットキーダイオードとからなる群から選択されたショットキーダイオードを備えるマイクロエレクトロニクス素子構造。
JP2004502360A 2002-04-30 2003-04-30 高電圧スイッチング素子およびそれを形成するためのプロセス Pending JP2005530334A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US37662902P 2002-04-30 2002-04-30
PCT/US2003/013162 WO2003094240A1 (en) 2002-04-30 2003-04-30 High voltage switching devices and process for forming same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010035008A Division JP5179529B2 (ja) 2002-04-30 2010-02-19 マイクロエレクトロニクス素子構造

Publications (1)

Publication Number Publication Date
JP2005530334A true JP2005530334A (ja) 2005-10-06

Family

ID=29401380

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2004502360A Pending JP2005530334A (ja) 2002-04-30 2003-04-30 高電圧スイッチング素子およびそれを形成するためのプロセス
JP2010035008A Expired - Lifetime JP5179529B2 (ja) 2002-04-30 2010-02-19 マイクロエレクトロニクス素子構造

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2010035008A Expired - Lifetime JP5179529B2 (ja) 2002-04-30 2010-02-19 マイクロエレクトロニクス素子構造

Country Status (9)

Country Link
US (4) US7795707B2 (ja)
EP (3) EP2261989B1 (ja)
JP (2) JP2005530334A (ja)
KR (1) KR101017657B1 (ja)
CN (1) CN100380675C (ja)
AT (1) ATE538497T1 (ja)
AU (1) AU2003228736A1 (ja)
CA (1) CA2483403A1 (ja)
WO (1) WO2003094240A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236287A (ja) * 2004-02-17 2005-09-02 Emcore Corp 窒化物基半導体デバイスのための低ドープ層
JP2007234907A (ja) * 2006-03-01 2007-09-13 Sumitomo Electric Ind Ltd 接合ダイオード、および接合ダイオードを作製する方法
JP2007294919A (ja) * 2006-03-30 2007-11-08 Ngk Insulators Ltd 半導体素子
WO2008117718A1 (ja) 2007-03-26 2008-10-02 Sumitomo Electric Industries, Ltd. ショットキーバリアダイオードおよびその製造方法
JP2010040697A (ja) * 2008-08-04 2010-02-18 Sumitomo Electric Ind Ltd 半導体デバイスおよびその製造方法
JP2014110310A (ja) * 2012-11-30 2014-06-12 Furukawa Electric Co Ltd:The 窒化物系化合物半導体装置およびその製造方法
US8835930B2 (en) 2011-06-28 2014-09-16 Hitachi Metals, Ltd. Gallium nitride rectifying device

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003094240A1 (en) 2002-04-30 2003-11-13 Cree, Inc. High voltage switching devices and process for forming same
TW591217B (en) * 2003-07-17 2004-06-11 South Epitaxy Corp UV detector
US7084475B2 (en) * 2004-02-17 2006-08-01 Velox Semiconductor Corporation Lateral conduction Schottky diode with plural mesas
TWI375994B (en) * 2004-09-01 2012-11-01 Sumitomo Electric Industries Epitaxial substrate and semiconductor element
PL371753A1 (pl) * 2004-12-15 2006-06-26 Instytut Wysokich Ciśnień Polskiej Akademii Nauk Sposób wytwarzania domieszkowanych warstw epitaksjalnych InxAlyGa1-x-yN, domieszkowana warstwa epitaksjalna InxAlyGa1-x-yN i półprzewodnikowa struktura wielowarstwowa zawierająca warstwę epitaksjalną InxAlyGa1-x-yN, dla której 1 ˛ x > 0.001 a 0.999 ˛ y > 0
US7116567B2 (en) * 2005-01-05 2006-10-03 Velox Semiconductor Corporation GaN semiconductor based voltage conversion device
US7436039B2 (en) * 2005-01-06 2008-10-14 Velox Semiconductor Corporation Gallium nitride semiconductor device
JP5135686B2 (ja) * 2005-03-23 2013-02-06 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子
JP4432827B2 (ja) * 2005-04-26 2010-03-17 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子およびエピタキシャル基板
KR100673873B1 (ko) 2005-05-12 2007-01-25 삼성코닝 주식회사 열전도도가 우수한 질화갈륨 단결정 기판
JP2007048783A (ja) * 2005-08-05 2007-02-22 Matsushita Electric Ind Co Ltd ショットキーダイオード及びその製造方法
JP2008108844A (ja) * 2006-10-24 2008-05-08 Toyota Central R&D Labs Inc トレンチ構造またはメサ構造を有するｉｉｉ族窒化物半導体装置およびその製造方法
CN100527444C (zh) * 2006-11-10 2009-08-12 中国科学院合肥物质科学研究院 金属/氮化镓铝/氮化镓横向肖特基二极管及其制备方法
JP4899911B2 (ja) * 2007-02-16 2012-03-21 日立電線株式会社 Ｉｉｉ族窒化物半導体基板
JP5565895B2 (ja) * 2008-03-26 2014-08-06 日産自動車株式会社 半導体装置
JP2012033708A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP5872327B2 (ja) * 2011-03-10 2016-03-01 株式会社東芝 半導体整流素子
US20130019927A1 (en) * 2011-07-21 2013-01-24 Zimmerman Scott M Use of freestanding nitride veneers in semiconductor devices
US8822311B2 (en) 2011-12-22 2014-09-02 Avogy, Inc. Method of fabricating a GaN P-i-N diode using implantation
US8933532B2 (en) 2011-10-11 2015-01-13 Avogy, Inc. Schottky diode with buried layer in GaN materials
US8778788B2 (en) 2011-10-11 2014-07-15 Avogy, Inc. Method of fabricating a gallium nitride merged P-i-N Schottky (MPS) diode
US9123533B2 (en) * 2012-08-10 2015-09-01 Avogy, Inc. Method and system for in-situ etch and regrowth in gallium nitride based devices
US8866148B2 (en) * 2012-12-20 2014-10-21 Avogy, Inc. Vertical GaN power device with breakdown voltage control
US10181532B2 (en) * 2013-03-15 2019-01-15 Cree, Inc. Low loss electronic devices having increased doping for reduced resistance and methods of forming the same
US10319830B2 (en) * 2017-01-24 2019-06-11 Qualcomm Incorporated Heterojunction bipolar transistor power amplifier with backside thermal heatsink
JP7092968B2 (ja) * 2018-09-22 2022-06-29 豊田合成株式会社 半導体装置
CN110600548A (zh) * 2019-09-20 2019-12-20 中国电子科技集团公司第十三研究所 增强型异质结场效应晶体管
CN111180527A (zh) * 2019-12-30 2020-05-19 深圳第三代半导体研究院 一种GaN基PN二极管及其制备方法
CN112382669B (zh) * 2020-10-10 2022-05-24 西安电子科技大学 一种赝竖式金刚石雪崩二极管及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275217A (ja) * 1996-02-07 1997-10-21 Tera Tec:Kk 可変容量ダイオード及びその製造方法
WO1998037584A1 (en) * 1997-02-20 1998-08-27 The Board Of Trustees Of The University Of Illinois Solid state power-control device using group iii nitrides

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3155596A (en) 1957-12-20 1964-11-03 Westinghouse Electric Corp Method of operating a nuclear reactor
US5391893A (en) * 1985-05-07 1995-02-21 Semicoductor Energy Laboratory Co., Ltd. Nonsingle crystal semiconductor and a semiconductor device using such semiconductor
US5578839A (en) * 1992-11-20 1996-11-26 Nichia Chemical Industries, Ltd. Light-emitting gallium nitride-based compound semiconductor device
US5397717A (en) * 1993-07-12 1995-03-14 Motorola, Inc. Method of fabricating a silicon carbide vertical MOSFET
US5399515A (en) * 1993-07-12 1995-03-21 Motorola, Inc. Method of fabricating a silicon carbide vertical MOSFET and device
EP0647730B1 (en) * 1993-10-08 2002-09-11 Mitsubishi Cable Industries, Ltd. GaN single crystal
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US6440823B1 (en) * 1994-01-27 2002-08-27 Advanced Technology Materials, Inc. Low defect density (Ga, Al, In)N and HVPE process for making same
US5656832A (en) * 1994-03-09 1997-08-12 Kabushiki Kaisha Toshiba Semiconductor heterojunction device with ALN buffer layer of 3nm-10nm average film thickness
JP3417072B2 (ja) * 1994-08-15 2003-06-16 ソニー株式会社 半導体装置の製法
JPH09134878A (ja) * 1995-11-10 1997-05-20 Matsushita Electron Corp 窒化ガリウム系化合物半導体の製造方法
JP3409958B2 (ja) * 1995-12-15 2003-05-26 株式会社東芝 半導体発光素子
US5874747A (en) * 1996-02-05 1999-02-23 Advanced Technology Materials, Inc. High brightness electroluminescent device emitting in the green to ultraviolet spectrum and method of making the same
JP3090057B2 (ja) * 1996-08-07 2000-09-18 昭和電工株式会社 短波長発光素子
EP0871228A3 (en) * 1997-04-09 2001-10-24 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate, semiconductor device and method of manufacturing the same
FR2769924B1 (fr) * 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
US6194742B1 (en) * 1998-06-05 2001-02-27 Lumileds Lighting, U.S., Llc Strain engineered and impurity controlled III-V nitride semiconductor films and optoelectronic devices
US6316793B1 (en) * 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
JP4005701B2 (ja) * 1998-06-24 2007-11-14 シャープ株式会社 窒素化合物半導体膜の形成方法および窒素化合物半導体素子
US6423984B1 (en) * 1998-09-10 2002-07-23 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using gallium nitride compound semiconductor
EP1003227B1 (en) * 1998-11-06 2010-01-13 Panasonic Corporation Semiconductor device
JP3209270B2 (ja) * 1999-01-29 2001-09-17 日本電気株式会社 ヘテロ接合電界効果トランジスタ
JP4005275B2 (ja) * 1999-08-19 2007-11-07 日亜化学工業株式会社 窒化物半導体素子
JP4145437B2 (ja) * 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
US6639255B2 (en) * 1999-12-08 2003-10-28 Matsushita Electric Industrial Co., Ltd. GaN-based HFET having a surface-leakage reducing cap layer
JP3527496B2 (ja) 2000-03-03 2004-05-17 松下電器産業株式会社 半導体装置
US6596079B1 (en) 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
US6447604B1 (en) 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
US6580101B2 (en) * 2000-04-25 2003-06-17 The Furukawa Electric Co., Ltd. GaN-based compound semiconductor device
JP2002093920A (ja) * 2000-06-27 2002-03-29 Matsushita Electric Ind Co Ltd 半導体デバイス
JP4022708B2 (ja) * 2000-06-29 2007-12-19 日本電気株式会社 半導体装置
JP2002033512A (ja) * 2000-07-13 2002-01-31 Nichia Chem Ind Ltd 窒化物半導体発光ダイオード
JP4430800B2 (ja) 2000-08-02 2010-03-10 河村電器産業株式会社 機器収納用ラック
US6548333B2 (en) * 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
JP4126872B2 (ja) * 2000-12-12 2008-07-30 サンケン電気株式会社 定電圧ダイオード
US6936357B2 (en) * 2001-07-06 2005-08-30 Technologies And Devices International, Inc. Bulk GaN and ALGaN single crystals
CA2456662A1 (en) * 2001-08-07 2003-02-20 Jan Kuzmik High electron mobility devices
US7919791B2 (en) * 2002-03-25 2011-04-05 Cree, Inc. Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same
US6791120B2 (en) * 2002-03-26 2004-09-14 Sanyo Electric Co., Ltd. Nitride-based semiconductor device and method of fabricating the same
WO2003094240A1 (en) 2002-04-30 2003-11-13 Cree, Inc. High voltage switching devices and process for forming same
US8174048B2 (en) * 2004-01-23 2012-05-08 International Rectifier Corporation III-nitride current control device and method of manufacture
JP2006295126A (ja) * 2005-03-15 2006-10-26 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体素子およびエピタキシャル基板
JP5457046B2 (ja) * 2009-02-13 2014-04-02 パナソニック株式会社 半導体装置
CN107527927B (zh) 2017-09-18 2019-08-30 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275217A (ja) * 1996-02-07 1997-10-21 Tera Tec:Kk 可変容量ダイオード及びその製造方法
WO1998037584A1 (en) * 1997-02-20 1998-08-27 The Board Of Trustees Of The University Of Illinois Solid state power-control device using group iii nitrides

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236287A (ja) * 2004-02-17 2005-09-02 Emcore Corp 窒化物基半導体デバイスのための低ドープ層
JP2007234907A (ja) * 2006-03-01 2007-09-13 Sumitomo Electric Ind Ltd 接合ダイオード、および接合ダイオードを作製する方法
JP2007294919A (ja) * 2006-03-30 2007-11-08 Ngk Insulators Ltd 半導体素子
WO2008117718A1 (ja) 2007-03-26 2008-10-02 Sumitomo Electric Industries, Ltd. ショットキーバリアダイオードおよびその製造方法
JP5644105B2 (ja) * 2007-03-26 2014-12-24 住友電気工業株式会社 ショットキーバリアダイオードの製造方法
JP2010040697A (ja) * 2008-08-04 2010-02-18 Sumitomo Electric Ind Ltd 半導体デバイスおよびその製造方法
US8835930B2 (en) 2011-06-28 2014-09-16 Hitachi Metals, Ltd. Gallium nitride rectifying device
JP2014110310A (ja) * 2012-11-30 2014-06-12 Furukawa Electric Co Ltd:The 窒化物系化合物半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20120181547A1 (en) 2012-07-19
EP1502303A4 (en) 2008-02-27
WO2003094240A1 (en) 2003-11-13
CN100380675C (zh) 2008-04-09
ATE538497T1 (de) 2012-01-15
EP1502303A1 (en) 2005-02-02
CA2483403A1 (en) 2003-11-13
JP2010141351A (ja) 2010-06-24
EP2261989A2 (en) 2010-12-15
US8174089B2 (en) 2012-05-08
US8698286B2 (en) 2014-04-15
EP1502303B1 (en) 2011-12-21
US7795707B2 (en) 2010-09-14
JP5179529B2 (ja) 2013-04-10
US8390101B2 (en) 2013-03-05
EP2261988A3 (en) 2011-02-16
EP2261989B1 (en) 2014-07-16
US20100301351A1 (en) 2010-12-02
CN1656616A (zh) 2005-08-17
AU2003228736A1 (en) 2003-11-17
EP2261988B1 (en) 2016-03-30
US20130193444A1 (en) 2013-08-01
KR101017657B1 (ko) 2011-02-25
EP2261988A2 (en) 2010-12-15
US20050167697A1 (en) 2005-08-04
KR20040104683A (ko) 2004-12-10
EP2261989A3 (en) 2011-02-16

Similar Documents

Publication Publication Date Title
JP5179529B2 (ja) マイクロエレクトロニクス素子構造
US7115896B2 (en) Semiconductor structures for gallium nitride-based devices
EP1438739B1 (en) Sic bipolar semiconductor devices with few crystal defects
US7199408B2 (en) Semiconductor multilayer structure, semiconductor device and HEMT device
JP4917152B2 (ja) ＩＩＩ族−窒化物のＧｅ上への形成
US8283673B2 (en) Method for manufacturing a layer of gallium nitride or gallium and aluminum nitride
EP2434547A2 (en) Gallium nitride based semiconductor devices and methods of manufacturing the same
US10700218B2 (en) High-voltage aluminum nitride (AIN) schottky-barrier diodes
US20190341479A1 (en) Nitride semiconductor epitaxial stack structure and power device thereof
JP6266490B2 (ja) 半導体装置およびその製造方法
JP2008235767A (ja) 半導体素子及びその製造方法
CN116344598A (zh) 半导体结构及其制备方法
Cao et al. Structural properties and electrical characteristics of homoepitaxial GaN PiN diodes

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100119

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110616

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110623

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110930