JP2005236287A - 窒化物基半導体デバイスのための低ドープ層 - Google Patents

窒化物基半導体デバイスのための低ドープ層 Download PDF

Info

Publication number
JP2005236287A
JP2005236287A JP2005039131A JP2005039131A JP2005236287A JP 2005236287 A JP2005236287 A JP 2005236287A JP 2005039131 A JP2005039131 A JP 2005039131A JP 2005039131 A JP2005039131 A JP 2005039131A JP 2005236287 A JP2005236287 A JP 2005236287A
Authority
JP
Japan
Prior art keywords
layer
doped
nitride semiconductor
nitride
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005039131A
Other languages
English (en)
Other versions
JP5150802B2 (ja
Inventor
Milan Pophristic
ポフリスティック ミラン
Michael Murphy
マーフィー マイケル
Richard A Stall
エイ ストール リチャード
Bryan S Shelton
エス シェルトン ブライアン
Linlin Liu
リウ リンリン
Alex D Ceruzzi
ディー セルッツィ アレックス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Emcore Corp
Original Assignee
Emcore Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Emcore Corp filed Critical Emcore Corp
Publication of JP2005236287A publication Critical patent/JP2005236287A/ja
Application granted granted Critical
Publication of JP5150802B2 publication Critical patent/JP5150802B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/452Ohmic electrodes on AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/157Doping structures, e.g. doping superlattices, nipi superlattices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • H01L29/475Schottky barrier electrodes on AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】極めて低く、且つ均一にドープすることを再現可能にした層を有するショットキーダイオードのような窒化物基半導体デバイスを提供する。
【解決手段】複数のドープされた窒化物半導体材料の副層208と、複数のドープされていない窒化物半導体材料の副層209とを、別の層の上に交互に配置されるように形成させることによって、再現可能で、且つ均一な低ドープ層を形成させる。この低ドープ窒化物半導体層を遙かに高くドープされた窒化物半導体層106の上に形成させることによって、ショットキーダイオードが形成される。得られたデバイスは、デバイスの順方向バイアス時のオン抵抗が低く、デバイスの逆方向バイアス時の降伏電圧が高い。
【選択図】図2

Description

本発明は半導体デバイスに関し、特定的には、ショットキーダイオードのような窒化物基半導体デバイスに、及び該デバイスの製造方法に関する。
窒化ガリウム及び窒化ガリウム基半導体のような窒化物基半導体は、望ましい広バンドギャップ化合物半導体として注目されている。これらの材料は、発光ダイオード(LED)、レーザーダイオード、及びフォトダイオードのようなオプトエレクロニックデバイスに採用され、また電界効果トランジスタ(FET)及びフィールドエミッタのような非光学電子デバイスにも使用されてきた。オプトエレクロニックデバイスにおいては、材料の広いバンドギャップが、可視から紫外までの範囲の光の放出または吸収を可能にしている。電子デバイスにおいては、窒化ガリウム及びその関連材料が高い電子移動度を与え、また極めて高い信号周波数における動作を可能にする。
また、窒化物基半導体は、それらの特性が、それらの材料をショットキーダイオードに使用するのに望ましくしている。ショットキーダイオードは、順方向バイアスから逆方向バイアスへスイッチングし、そして戻る時のエネルギ損失がシステムの効率に重大なインパクトを与えるような応用にとって、及び、例えば、スイッチング電源における出力整流器として使用する場合のように、順方向バイアス時には大電流を通電させ、逆方向バイアス時には殆ど、または全く通電させないことが望まれるような応用にとって望ましいデバイスである。ショットキーダイオードは、整流用の金属・半導体接合のバリヤーの高さが低いためにターンオン電圧が低く、またそれが主として多数キャリヤーデバイスであるので高いスイッチング速度を有している。従って、窒化物基半導体は、ショットキーダイオードとして高度に望ましいものである。それは、それらの電子移動度が高いために順方向バイアス時のデバイスのオン抵抗が低く、また逆方向バイアス時にはそれらに高い降伏電界に耐える能力を与えるからである。更に、窒化ガリウム及び窒化ガリウム基半導体は、金属・半導体接合におけるバリヤーの高さ、従って順方向電圧降下が、この接合に使用される金属の型に依存して変化するという別の長所を有している。
しかしながら、金属・半導体バリヤーの高さを低くすると、金属・半導体接合が逆方向にバイアスされた時の逆方向漏洩電流を増加させる恐れがある。従って、金属・半導体接合にとっては、半導体層を低めにドーピングすることが望ましい。しかしながら、半導体層を低めにドーピングすると、デバイスが順方向にバイアスされた時のオン抵抗が高くなってしまう。従って、導電路の主要部分として役立つようなより高ドープ層(高めにドーピングされた層、以下同じ)を組み入れて低ドープ層(低めにドーピングされた層、以下同じ)の厚みを最小にし、それによってデバイスが順方向にバイアスされた時の抵抗を減少させることが更に望まれる。従って、デバイスの順方向抵抗を減少させ、また逆方向降伏電圧を低下させることを試みる場合にはトレードオフが存在する。低ドープ層の固有抵抗及び厚みを増加させる等によってショットキーダイオードの逆方向バイアス時の降伏電圧をより高くするように最適化すると、オン抵抗が増加する。反対に、低抵抗層をより高めにドーピングし、より厚くする等によってデバイスのオン抵抗を低くするように最適化すると、降伏電圧が低下してしまう。
逆方向バイアス時の降伏電圧を高くし、且つ順方向バイアス時のオン抵抗を低くするようにショットキーダイオードを最適化するためには、金属・半導体の接点として働く層を薄くし、また極めて低くドープすることが望ましい。しかしながら、ドーピングのレベルを層全体にわたって均一に、そして再現可能なようにそのように低くすることは極めて困難である。
従って、本発明は、極めて低く、且つ均一にドープすることを再現可能にした層を有するショットキーダイオードを提供する。
本発明は、変調ドーピングを使用して形成された低ドープ最上層を有するショットキーダイオードを提供する。
本発明の一面によれば、半導体層構造が提供される。少なくとも1つのドープされた窒化物半導体の副層、及び少なくとも1つのドープされていない窒化物半導体の副層を、別の層の少なくとも一部分の上に形成することによって、この別の層の少なくとも一部分の上に変調ドープ層(変調ドーピングされた層、以下同じ)を形成させ、それによって変調ドープ層が多くとも2E16cm-3のドーピング濃度を有するようにする。
本発明の別の面によれば、半導体層構造は変調ドープされた窒化物半導体層を含む。この変調ドープ層は、別の層の上に配置される。変調ドープ層は、上記別の層の少なくとも一部分の上に配置された少なくとも1つのドープされた窒化物半導体の副層と、少なくとも1つのドープされていない窒化物半導体の副層とを含み、ドープされた層は多くとも2E16cm-3のドーピング濃度を有する。
本発明のこれらの面によれば、複数のドープされた窒化物半導体の副層、及び複数のドープされていない窒化物半導体の副層の交互配列を、別の層の少なくとも一部分の上に形成させることができる。ドープされた副層からのドーパントを、ドープされていない副層内へ拡散させて変調ドープ層を形成させると、変調ドープ層のドーピング濃度が実質的に均一になる。これらのドープされた副層及びドープされていない副層は、反応性スパッタリング、金属有機化学蒸着(MOCVD)、分子線エピタキシー(MBE)、または原子層エピタキシーによって形成させることができる。
変調ドープ層は、GaNを含むことができる窒化ガリウム基(窒化ガリウム「をべーすとする」、以下同じ)半導体を含むことができ、またn−型であることができる。変調ドープ層は、少なくとも4E15cm-3のドーピング濃度を有することができる。変調ドープ層は、少なくとも0.2μm、及び/または多くとも10μmの厚みを有することができる。変調ドープ層のドープされた副層は、少なくとも0.005μm、及び/または多くとも0.1μmの厚みを有することができる。変調ドープ層のドープされていない副層は、少なくとも0.005μm、及び/または多くとも0.1μmの厚みを有することができる。
本発明のこれらの面による層構造を有し、ドープされた層の上に形成させた第1の接触金属層を有するショットキー接合を形成させることができる。第1の接触金属層は、白金(Pt)、パラジウム(Pd)、またはニッケル(Ni)を含むことができる。
上述したショットキー接合を有し、上記別の層の少なくとも一部の上に形成させたオーミック接触を有するショットキーダイオードを形成させることができる。
本発明の更に別の面によれば、ショットキーダイオードが提供される。少なくとも1つのドープされた窒化半導体の副層、及び少なくとも1つのドープされていない窒化半導体の副層を、別の層の少なくとも一部分の上に形成させることによって、変調ドープ層を上記別の層の少なくとも一部分の上に形成させる。変調ドープ層との間にショットキー接触を形成させるように、変調ドープ層の少なくとも一部の上に接触金属層を形成させる。オーミック接触を形成させるように、少なくとも1つの別の接触金属層を上記別の層の少なくとも一部の上に形成させる。ショットキーダイオードのオン抵抗と、そのショットキーダイオードの降伏電圧との比は、多くとも2×10-5Ω・cm-2/Vである。
本発明の更に別の面によれば、ショットキーダイオードの変調ドープ層を、別の層の少なくとも一部分の上に配置する。変調ドープ層は、少なくとも1つのドープされた窒化物半導体の副層と、少なくとも1つのドープされていない窒化物半導体の副層とを含む。変調ドープ層との間にショットキー接触を形成させるように、変調ドープ層の少なくとも一部の上に接触金属層を配置する。オーミック接触を形成させるように、少なくとも1つの別の接触金属層を別の層の少なくとも一部の上に配置する。ショットキーダイオードのオン抵抗と、そのショットキーダイオードの降伏電圧との比は、多くとも2×10-5Ω・cm-2/Vである。
本発明のこれらの面によれば、ドープされた窒化物半導体の副層及びドープされていない窒化物半導体の副層の交互配列を、別の層の少なくとも一部分の上に形成させることができる。ドープされた副層及びドープされていない副層は、反応性スパッタリング、金属有機化学蒸着(MOCVD)、分子線エピタキシー(MBE)、または原子層エピタキシーによって形成させることができる。
変調ドープ層は、GaNを含むことができる窒化ガリウム基半導体を含むことができ、またn−型であることができる。変調ドープ層は、少なくとも0.2μm、及び/または多くとも10μmの厚みを有することができる。変調ドープ層のドープされた副層は、少なくとも0.005μm、及び/または多くとも0.1μmの厚みを有することができる。変調ドープ層のドープされていない副層は、少なくとも0.005μm、及び/または多くとも0.1μmの厚みを有することができる。
上記別の層は、ドープされた層を形成させる前に、基体の上に形成させた窒化物半導体の別のドープされた層であることができ、この別のドープされた層は、上記ドープされた層よりも重度にドープすることができる。この別のドープされた層は、反応性スパッタリング、金属有機化学蒸着(MOCVD)、分子線エピタキシー(MBE)、または原子層エピタキシーによって形成させることができる。この別のドープされた層は、少なくとも4E18cm-3のドーピング濃度を有することができる。
基体は、サファイア、シリコンカーバイド、ドープされたシリコン、またはドープされていないシリコンであることができる。
ショットキー接触金属層は、白金(Pt)、パラジウム(Pd)、またはニッケル(Ni)を含むことができる。オーミック接触金属層は、アルミニウム/チタン/白金/金(Al/Ti/Pt/Au)、またはチタン/アルミニウム/白金/金(Ti/Al/Pt/Au)であることができる。
本発明の付加的な面によれば、ショットキーダイオードが提供される。n−型にドープされた窒化物半導体の下側層が、基体の上に形成される。上側層は、窒化物半導体の下側層の少なくとも一部分の上に交互配置された複数のn−型にドープされた窒化物半導体の副層と、複数のドープされていない窒化物半導体の副層とによって形成される。これらの副層を、反応性スパッタリング、金属有機化学蒸着(MOCVD)、分子線エピタキシー(MBE)、または原子層エピタキシーによって形成させ、窒化物半導体の上側層を形成させる。窒化物半導体の下側層は、窒化物半導体の上側層よりも高めにドープされる。ショットキー接触が形成されるように、窒化物半導体の上側層の上に第1の接触金属層を形成させる。オーミック接触を形成させるように、窒化物半導体層の下側層の上に第2の接触金属層を形成させる。ショットキーダイオードのオン抵抗と、そのショットキーダイオードの降伏電圧との比は、多くとも2×10-5Ω・cm-2/Vである。
本発明の更に別の面によれば、ショットキーダイオードのn−型にドープされた窒化物半導体の下側層が、基体の上に配置される。窒化物半導体の上側層は、窒化物半導体の上記層の下側層の少なくとも一部分の上に配置され、この上側層は、複数のn−型にドープされた窒化物半導体の副層と、複数のドープされていない窒化物半導体の副層との交互配列を含む。窒化物半導体の下側層は、窒化物半導体の上側層よりも高めにドープされる。ショットキー接触が形成されるように、窒化物半導体の上側層の上に第1の接触金属を配置する。オーミック接触を形成させるように、窒化物半導体層の下側層の上に第2の接触金属を配置する。ショットキーダイオードのオン抵抗と、そのショットキーダイオードの降伏電圧との比は、多くとも2×10-5Ω・cm-2/Vである。
本発明のこれらの面によれば、窒化物半導体の上側層、及び窒化物半導体の下側層の一方または両方は、GaNを含むことができる窒化ガリウム基半導体を含む。
本明細書において使用する“III−V半導体”とは、化学式AlaInbGacdAsefに従う複合半導体材料のことである。但し、(a+b+c)は約1であり、また(d+e+f)も約1である。“窒化物半導体”または“窒化物基半導体”とは、dが0.5またはそれ以上、最も典型的には約0.8またはそれ以上であるIII−V半導体のことである。好ましくは、半導体材料は純粋な窒化物半導体、即ちdが約1.0であるような窒化物半導体である。本明細書において使用する“窒化ガリウム基半導体”とは、ガリウムを含む窒化物半導体、最も好ましくは、存在する主金属としてガリウムを含む、即ちc≧0.5、最も好ましくはc≧0.8を有する窒化物半導体のことである。半導体はp−型またはn−型の伝導度を有することができ、これは普通のドーパントによって与えることができ、また特定の半導体材料に固有の伝導度の型によるものであることもできる。例えば、欠陥を有する窒化ガリウム基半導体は、典型的にはドーピングされなくても本質的にn−型である。Si、Ge、S、及びOのような普通の電子ドナードーパントを使用して、窒化物半導体にn−型の伝導度を与えることができ、一方、p−型窒化物半導体はMg及びZnのような普通の電子アクセプタドーパントを含むことができる。
図1は、本発明により形成された窒化物基ショットキーダイオードの断面図である。ショットキーダイオード100は基体102を含み、基体102の上にはさらなる層が成長される。窒化物基半導体内に形成される結晶格子内の転位のような欠陥の数を減少させるために、理想的には、基体は、基体の上に成長させる窒化ガリウム、または他の窒化物基半導体の格子間隔に等しい格子間隔(即ち、その結晶格子内で隣接し合う原子間の間隔)を有するべきである。更に、窒化物基半導体層の成長後に基体及び窒化物基半導体を冷却した時に基体が半導体層よりも大きく収縮し、半導体層を圧縮して半導体層内に割れを形成させるのを回避するために、基体が少なくとも窒化物基半導体の熱膨張係数に等しい熱膨張係数を有していることが高度に望まれる。
基体102は、ラテラル導電型デバイスを形成させるために使用される結晶性サファイアウェーハ、シリコンカーバイドウェーハ、またはドープされていないシリコンウェーハのような、絶縁性の、即ち非導電性の基体であることができる。代替として、基体102は、2002年12月4日付米国特許暫定出願第60/430,837号、及び2003年11月25日付米国特許出願第10/721,488号に開示されているようなバーチカル導電型デバイスを形成させるために使用されているドープされたシリコンウェーハであることができる。
窒化物基半導体層と基体との間の格子の不整合、及び熱膨張係数の不整合を補償するために、基体102の上にバッファ層(図示してない)を設けることができる。バッファ層は、基体の格子構造と、窒化ガリウムまたは他の窒化物基半導体層との間にトランジションを与えるような1またはそれ以上の層を含むことができる。
次に、窒化ガリウム、または窒化ガリウム基半導体のような、高ドープ窒化物基半導体層をバッファ層の上に、またはバッファ層が存在しない場合には直接基体102上に形成させる。高ドープ層106は、典型的に、エピタキシャル成長プロセスを使用して形成させる。反応性スパッタリングを使用することもできる。この場合には、金属ターゲット及び基体の両方を窒素及び1またはそれ以上のドーパントを含むガス雰囲気内に配置し、基体に極めて接近し配置されたターゲットからガリウム、アルミニウム、及び/またはインジウムのような半導体の金属構成物質を移動させる。代替として、金属有機化学蒸着(MOCVD)が使用される。この場合には、基体を、典型的には約700−1100℃のような高温に維持しながら、金属の有機化合物を含む雰囲気に、及びアンモニア及びドーパント含有ガスのような反応性窒素含有ガスに曝すと、ガス状化合物が分解して基体102の表面上にドープされた金属窒化物半導体が結晶材料のフィルムの形状で形成される。次いで基体及び成長したフィルムを冷却する。さらなる代替として、分子線エピタキシー(MBE)または原子層エピタキシーのような他のエピタキシャル成長方法を使用することができる。得られた高ドープ層106は好ましくはn−型であり、少なくとも4E18cm-3のドーピング濃度を有する。
高ドープ層106の少なくとも上面部分の上に、変調ドーピングによって、窒化ガリウムまたは窒化ガリウム基半導体のような低ドープ窒化物基半導体層108を形成させる。典型的には、高ドープ層106の全表面上に低ドープ層108を形成させ、次いで低ドープ層をパターン化して低ドープ層の複数の部分をエッチングによって除去し、高ドープ層106の複数の領域を露出させる。このようなパターン化及びエッチングステップは、公知の手法で遂行することができる。
ショットキー接触金属層110を、公知の技法によって低ドープ層108の上に形成させ、低ドープ層との間にショットキー接合として知られる金属・半導体接合を形成させる。ショットキー接触金属層は、典型的には白金(Pt)層、パラジウム(Pd)層、またはニッケル(Ni)層からなるが、所望のバリヤー高さを得るために他の高仕事関数材料も使用することができる。
別の金属層116が高ドープ層106の上に配置され、高ドープ層との間にオーミック接触を形成させる。オーミック接触金属層は、典型的には、アルミニウム/チタン/白金/金(Al/Ti/Pt/Au)スタック、またはチタン/アルミニウム/白金/金(Ti/Al/Pt/Au)スタックのような1またはそれ以上の金属のスタックであるが、他の金属または金属の組合わせを使用することができる。Al/Ti/Pt/Auオーミック接触スタック、及びその形成の例が、2003年11月25日付米国特許第6,653,215号“Contact To n-GaN With Au Termination”に開示されているので参照されたい。
厚めのボンドパッド金属層112が、ショットキー接触金属層110及びオーミック接触金属層116の上に形成される。ボンドパッド金属層は、典型的には、厚めのアルミニウム(Al)または金(Au)の層である。絶縁体からなる不動態化(パッシベーション)層(図示してない)を、少なくともオーミック接触金属層とショットキー接触金属層との間に形成させることができる。
ショットキー接触金属層110、オーミック接触金属層106、及びボンドパッド金属層112は、当分野においては公知の方法を使用して形成させることができる。
図1に示すショットキーダイオード構造によって、窒化ガリウム基層のラテラル導電を使用して順方向電流を通電するデバイスが得られる。順方向電流は、ショットキー接触金属層110からショットキーバリヤーを横切り、相対的に薄い低ドープ層108を垂直に走行し、次いで高ドープ層106の水平寸法に沿ってオーミック接触金属層116に到達する。
図2は、図1に示す窒化物基ショットキーダイオード100の詳細図であって、低ドープ層を形成させるために使用される変調ドーピングを示している。図2においては、図1に示す構造に対応する構造に対して、同一の参照番号を使用している。
変調ドーピングは、ドープされた、及びドープされていない窒化ガリウム及び窒化ガリウム基材料の副層のような、ドープされた窒化物基材料の副層208及びドープされていない窒化物基材料の副層209を交互に堆積させることによって達成される。ドープされた層及びドープされていない層の交互配列を形成させるために、好ましくは反応性スパッタリング、MOCVD、MBE、または原子層エピタキシーのような方法を使用して、高ドープ層106の上にエピタキシャル成長させる。
オプションとして、交互配列されるドープされた副層及びドープされていない副層を十分に薄くし、エピタキシャル成長中の基体の加熱によってドープされた層内のドーパントを拡散させ、低ドープ層全体にわたって実質的に均一なドーピング濃度(ドープされた副層208内の初期ドーピング濃度よりも低い)をもたらすようにする。しかしながら、本発明は、このような拡散が欠如する場合にも等しく適用可能である。
得られた低ドープ層は、好ましくはn−型であり、低ドープ層が形成された後に測定した時の低ドープ層全体のドーピング濃度は7.5E18乃至1.4E16cm-3であり、デバイス処理が完了した後に4E15乃至2E16のドーピング濃度を有している。低ドープ層は、好ましくは0.2μm乃至10μmの厚みを有し、各ドープされた層の好ましい厚みは0.005μm乃至0.1μmであり、各ドープされていない層の好ましい厚みは0.005μm乃至0.1μmである。低ドープ層の厚み及びドーピング濃度はデバイスの所望の降伏電圧によって決定され、より高い降伏電圧を得るためには厚みを増加させる、及び/または、ドーピング濃度を低くする。例えば、所望の降伏電圧が200Vであれば、低ドープ層の厚みを1乃至4μmとし、対応するドーピング濃度を1E15乃至5E16cm-3にすることができる。
有利なことには、本発明の変調ドーピングプロセスによれば、再現可能で且つ均一な低ドープ層を使用することが可能である。交互配置されるドープされた副層は、各々再現可能な技法で形成される十分に高いドーピング濃度を有している。従って、得られたドープされた副層及びドープされていない副層の組合わせは、低ドープ層全体に再現可能で且つ均一なドーパント濃度をもたらす。
得られた構造は、順方向バイアス下におけるデバイスのオン抵抗が低く、且つ逆バイアス下における降伏電圧が高いというさらなる長所を有している。典型的には、デバイスのオン抵抗と、そのデバイスの逆降伏電圧との比は、多くとも2×10-5Ω・cm-2/Vである。例として、降伏電圧が200V、オン抵抗が0.0035Ω・cm-2であるショットキーダイオードの場合、上記比は1.75×10-5Ω・cm-2/Vになる。別の例として、降伏電圧が600V、オン抵抗が0.009Ω・cm-2であるデバイスの場合、上記比は1.5×10-2Ω・cm-2/Vになる。
以上に、本発明を特定の実施の形態に関して説明したが、これらの実施の形態は単に本発明の原理及び応用を例示したに過ぎないことを理解されたい。従って、特許請求の範囲に記載されている本発明の思想及び範囲から逸脱することなく、図示実施例に対して多くの変更を考案し、また他の配列を考案できることが理解されよう。
本発明の実施の形態による半導体構造の拡大部分断面図である。 図1に示した半導体構造の拡大部分断面図であって、最上層の変調ドーピングを示している。
符号の説明
100 ショットキーダイオード
102 基体
106 高ドープ半導体層
108 低ドープ半導体層
110 ショットキー接触金属層
112 ボンドパッド金属層
116 オーミック接触金属層
208 ドープされた窒化物基材料の副層
209 ドープされていない窒化物基材料の副層

Claims (10)

  1. 半導体層構造を形成させる方法であって、
    少なくとも1つのドープされた窒化物半導体の副層と、少なくとも1つのドープされていない窒化物半導体の副層とを、別の層の少なくとも一部分の上に形成させることによって上記別の層の少なくとも一部分の上に変調ドープされた層を形成させるステップを含み、上記変調ドープされた層が多くとも2E16cm-3のドーピング濃度を有することを特徴とする方法。
  2. 上記形成ステップは、複数のドープされた窒化物半導体の副層と、複数のドープされていない窒化物半導体の副層との交互配列を、上記別の層の少なくとも一部分の上に形成させるステップを含むことを特徴とする請求項1に記載の方法。
  3. 上記形成ステップは、上記ドープされた窒化物半導体の副層から上記ドープされていない窒化物半導体の副層内へドーパントを拡散させて上記変調ドープされた層を形成させるステップを含み、上記変調ドープされた層が実質的に均一のドーピング濃度を有することを特徴とする請求項1に記載の方法。
  4. 上記変調ドープされた層は、窒化ガリウム基半導体を含むことを特徴とする請求項1に記載の方法。
  5. 上記変調ドープされた層は、GaNを含むことを特徴とする請求項1に記載の方法。
  6. 上記変調ドープされた層は、少なくとも0.2μmの、そして多くとも10μmの厚みを有することを特徴とする請求項1に記載の方法。
  7. 上記変調ドープされた層の上に接触金属層を形成させることによってショットキー接合を形成させるステップを更に含むことを特徴とする請求項1に記載の方法。
  8. 上記別の層の別の部分の上にオーミック接触金属層を形成させるステップを更に含み、上記ショットキーダイオードのオン抵抗と、上記ショットキーダイオードの降伏電圧との比が多くとも2×10-5Ω・cm2/Vであることを特徴とする請求項7に記載の方法。
  9. 上記ショットキー接触金属層は、白金(Pt)、パラジウム(Pd)、及びニッケル(Ni)からなるグループから選択されることを特徴とする請求項7に記載の方法。
  10. 上記オーミック接触金属層は、アルミニウム/チタン/白金/金(Al/Ti/Pt/Au)、及びチタン/アルミニウム/白金/金(Ti/Al/Pt/Au)からなるグループから選択されることを特徴とする請求項8に記載の方法。
JP2005039131A 2004-02-17 2005-02-16 窒化物基半導体デバイスのための低ドープ層 Expired - Fee Related JP5150802B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/780526 2004-02-17
US10/780,526 US7253015B2 (en) 2004-02-17 2004-02-17 Low doped layer for nitride-based semiconductor device

Publications (2)

Publication Number Publication Date
JP2005236287A true JP2005236287A (ja) 2005-09-02
JP5150802B2 JP5150802B2 (ja) 2013-02-27

Family

ID=34701456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005039131A Expired - Fee Related JP5150802B2 (ja) 2004-02-17 2005-02-16 窒化物基半導体デバイスのための低ドープ層

Country Status (6)

Country Link
US (1) US7253015B2 (ja)
EP (1) EP1564801A1 (ja)
JP (1) JP5150802B2 (ja)
CN (1) CN100517568C (ja)
DE (1) DE102005006766A1 (ja)
TW (1) TWI358838B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5644105B2 (ja) * 2007-03-26 2014-12-24 住友電気工業株式会社 ショットキーバリアダイオードの製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101804231B (zh) 2003-11-26 2012-02-22 雷斯梅德有限公司 呼吸不足情况下的通气支持的系统控制方法及装置
US7417266B1 (en) 2004-06-10 2008-08-26 Qspeed Semiconductor Inc. MOSFET having a JFET embedded as a body diode
US7436039B2 (en) * 2005-01-06 2008-10-14 Velox Semiconductor Corporation Gallium nitride semiconductor device
US8026568B2 (en) * 2005-11-15 2011-09-27 Velox Semiconductor Corporation Second Schottky contact metal layer to improve GaN Schottky diode performance
DE102006012369A1 (de) * 2006-03-17 2007-09-20 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements mit einer metallischen Steuerelektrode und Halbleiterbauelement
US7939853B2 (en) * 2007-03-20 2011-05-10 Power Integrations, Inc. Termination and contact structures for a high voltage GaN-based heterojunction transistor
CN101299448B (zh) * 2008-06-20 2010-10-06 华南师范大学 一种垂直栅极结构的发光晶体管及其制备方法
TW201103150A (en) * 2009-07-10 2011-01-16 Tekcore Co Ltd Group III-nitride semiconductor Schottky diode and its fabrication method
JP5380754B2 (ja) * 2010-02-12 2014-01-08 日立金属株式会社 窒化物半導体自立基板の製造方法および窒化物半導体デバイスの製造方法
WO2012040013A2 (en) 2010-09-22 2012-03-29 First Solar, Inc. Photovoltaic device containing an n-type dopant source
CN102456571B (zh) * 2010-10-21 2013-06-12 上海华虹Nec电子有限公司 发射极掺杂多晶硅的制造方法
US8633094B2 (en) 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US8940620B2 (en) 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
US9824851B2 (en) 2013-01-20 2017-11-21 William M. Tong Charge drain coating for electron-optical MEMS
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
CN106025007B (zh) * 2016-07-15 2018-03-13 厦门乾照光电股份有限公司 一种深紫外发光二极管的芯片结构及其制作方法
CN109659361B (zh) 2017-10-12 2022-03-04 电力集成公司 用于异质结器件的栅极堆叠体
CN109802299A (zh) * 2019-03-20 2019-05-24 青岛海信宽带多媒体技术有限公司 一种用于硅光子电路的高功率分布反馈布拉格光栅激光器
CN111902945B (zh) * 2020-06-04 2022-05-20 英诺赛科(珠海)科技有限公司 半导体装置及其制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310536A (ja) * 1993-02-22 1994-11-04 Sumitomo Electric Ind Ltd 電界効果トランジスタおよびその製造方法
JPH10200161A (ja) * 1997-01-14 1998-07-31 Nec Corp n型窒化ガリウム系半導体のコンタクト電極及びその形成方法
WO2001067521A1 (fr) * 2000-03-03 2001-09-13 Matsushita Electric Industrial Co., Ltd. Dispositif a semiconducteur
JP2002093920A (ja) * 2000-06-27 2002-03-29 Matsushita Electric Ind Co Ltd 半導体デバイス
WO2003094240A1 (en) * 2002-04-30 2003-11-13 Cree, Inc. High voltage switching devices and process for forming same
US6653215B1 (en) * 2000-10-05 2003-11-25 Emcore Corporation Contact to n-GaN with Au termination
JP2004031896A (ja) * 2002-04-30 2004-01-29 Furukawa Electric Co Ltd:The GaN系半導体装置およびIII−V族窒化物半導体装置
JP2005503675A (ja) * 2001-07-23 2005-02-03 クリー インコーポレイテッド 低順電圧で低逆電流の動作特性を有する窒化ガリウムベースのダイオード

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027166A (en) * 1987-12-04 1991-06-25 Sanken Electric Co., Ltd. High voltage, high speed Schottky semiconductor device and method of fabrication
US5192987A (en) * 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5789760A (en) * 1992-05-08 1998-08-04 The Furukawa Electric Co., Ltd. Multiquantum barrier Schottky junction device
CA2120610C (en) * 1992-08-07 1999-03-02 Hideaki Imai Nitride based semiconductor device and manufacture thereof
EP0952617B1 (en) * 1993-04-28 2004-07-28 Nichia Corporation Gallium nitride-based III-V group compound semiconductor device
US5399887A (en) * 1994-05-03 1995-03-21 Motorola, Inc. Modulation doped field effect transistor
US5625202A (en) * 1995-06-08 1997-04-29 University Of Central Florida Modified wurtzite structure oxide compounds as substrates for III-V nitride compound semiconductor epitaxial thin film growth
EP1014455B1 (en) * 1997-07-25 2006-07-12 Nichia Corporation Nitride semiconductor device
US6555452B2 (en) * 1997-11-18 2003-04-29 Technologies And Devices International, Inc. Method for growing p-type III-V compound material utilizing HVPE techniques
JP4412827B2 (ja) * 1999-08-20 2010-02-10 シャープ株式会社 窒化物半導体厚膜基板
US6455877B1 (en) * 1999-09-08 2002-09-24 Sharp Kabushiki Kaisha III-N compound semiconductor device
US6586781B2 (en) * 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
KR100348269B1 (ko) * 2000-03-22 2002-08-09 엘지전자 주식회사 루데니움 산화물을 이용한 쇼트키 콘택 방법
US6479843B2 (en) * 2000-04-27 2002-11-12 Motorola, Inc. Single supply HFET with temperature compensation
EP1231640A4 (en) * 2000-06-27 2008-10-08 Matsushita Electric Ind Co Ltd SEMICONDUCTOR COMPONENT
TWI288435B (en) 2000-11-21 2007-10-11 Matsushita Electric Ind Co Ltd Semiconductor device and equipment for communication system
US6712478B2 (en) * 2001-01-19 2004-03-30 South Epitaxy Corporation Light emitting diode
US6479844B2 (en) * 2001-03-02 2002-11-12 University Of Connecticut Modulation doped thyristor and complementary transistor combination for a monolithic optoelectronic integrated circuit
US6806508B2 (en) * 2001-04-20 2004-10-19 General Electic Company Homoepitaxial gallium nitride based photodetector and method of producing
US6437374B1 (en) * 2001-05-07 2002-08-20 Xerox Corporation Semiconductor device and method of forming a semiconductor device
US6649942B2 (en) * 2001-05-23 2003-11-18 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device
US6555451B1 (en) * 2001-09-28 2003-04-29 The United States Of America As Represented By The Secretary Of The Navy Method for making shallow diffusion junctions in semiconductors using elemental doping
JP4064085B2 (ja) * 2001-10-18 2008-03-19 三菱電機株式会社 半導体装置及びその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310536A (ja) * 1993-02-22 1994-11-04 Sumitomo Electric Ind Ltd 電界効果トランジスタおよびその製造方法
JPH10200161A (ja) * 1997-01-14 1998-07-31 Nec Corp n型窒化ガリウム系半導体のコンタクト電極及びその形成方法
WO2001067521A1 (fr) * 2000-03-03 2001-09-13 Matsushita Electric Industrial Co., Ltd. Dispositif a semiconducteur
JP2002093920A (ja) * 2000-06-27 2002-03-29 Matsushita Electric Ind Co Ltd 半導体デバイス
US6653215B1 (en) * 2000-10-05 2003-11-25 Emcore Corporation Contact to n-GaN with Au termination
JP2005503675A (ja) * 2001-07-23 2005-02-03 クリー インコーポレイテッド 低順電圧で低逆電流の動作特性を有する窒化ガリウムベースのダイオード
WO2003094240A1 (en) * 2002-04-30 2003-11-13 Cree, Inc. High voltage switching devices and process for forming same
JP2004031896A (ja) * 2002-04-30 2004-01-29 Furukawa Electric Co Ltd:The GaN系半導体装置およびIII−V族窒化物半導体装置
JP2005530334A (ja) * 2002-04-30 2005-10-06 クリー・インコーポレーテッド 高電圧スイッチング素子およびそれを形成するためのプロセス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5644105B2 (ja) * 2007-03-26 2014-12-24 住友電気工業株式会社 ショットキーバリアダイオードの製造方法

Also Published As

Publication number Publication date
DE102005006766A1 (de) 2005-11-03
US7253015B2 (en) 2007-08-07
CN1658371A (zh) 2005-08-24
TWI358838B (en) 2012-02-21
TW200541106A (en) 2005-12-16
JP5150802B2 (ja) 2013-02-27
US20050179107A1 (en) 2005-08-18
CN100517568C (zh) 2009-07-22
EP1564801A1 (en) 2005-08-17

Similar Documents

Publication Publication Date Title
JP5150802B2 (ja) 窒化物基半導体デバイスのための低ドープ層
JP5164319B2 (ja) 半導体素子のための非活性化保護リング
US8026568B2 (en) Second Schottky contact metal layer to improve GaN Schottky diode performance
TW548725B (en) Activating acceptors in buried p-type GaN layers
JP5150803B2 (ja) 複数のメサを有するラテラル導電型ショットキーダイオード
US7919791B2 (en) Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same
US20120007048A1 (en) III-Nitride Based Semiconductor Structure with Multiple Conductive Tunneling Layer
TW201010145A (en) Light-emitting diode and method for forming the same
US20080078439A1 (en) Polarization-induced tunnel junction
KR20040015019A (ko) Ⅲ족 질화물계 화합물 반도체 소자용의 엔 전극
JP2007059719A (ja) 窒化物半導体
US20080090395A1 (en) Method for producing p-type group III nitride semiconductor and method for producing electrode for p-type group III nitride semiconductor
US9530858B2 (en) Nitride semiconductor device and method of manufacturing the same
CN108878509B (zh) 氮化镓晶体管及其制造方法
US20090020771A1 (en) III-Nitride Semiconductor Light Emitting Device And Method For Manufacturing The Same
KR100838756B1 (ko) 질화물계 반도체 발광소자의 제조방법
EP4312277A1 (en) High electron mobility transistor and method for fabricating the same
TW569464B (en) Light-emitting diode structure having low-resistance layer
JP2006310714A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050802

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111007

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120319

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120418

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120510

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121024

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees