CN1658371A - 用于氮化物基半导体装置的低掺杂层 - Google Patents

用于氮化物基半导体装置的低掺杂层 Download PDF

Info

Publication number
CN1658371A
CN1658371A CN2005100075988A CN200510007598A CN1658371A CN 1658371 A CN1658371 A CN 1658371A CN 2005100075988 A CN2005100075988 A CN 2005100075988A CN 200510007598 A CN200510007598 A CN 200510007598A CN 1658371 A CN1658371 A CN 1658371A
Authority
CN
China
Prior art keywords
layer
doped
nitride
doped layer
sublayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2005100075988A
Other languages
English (en)
Other versions
CN100517568C (zh
Inventor
米兰·波夫里斯蒂克
米歇尔·墨菲
理查德·A·斯托
布里安·S·谢尔顿
刘林林
亚历克斯·D·塞鲁奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Power Integrations Inc
Original Assignee
Oncogen LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oncogen LP filed Critical Oncogen LP
Publication of CN1658371A publication Critical patent/CN1658371A/zh
Application granted granted Critical
Publication of CN100517568C publication Critical patent/CN100517568C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/452Ohmic electrodes on AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/157Doping structures, e.g. doping superlattices, nipi superlattices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • H01L29/475Schottky barrier electrodes on AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种通过使用调节掺杂在另一层的顶上形成掺杂与未掺杂的氮化物半导体材料交替式子层(alternating sub-layer)而形成的可重复的和均匀的低掺杂层。由安置于一个更高掺杂的氮化物半导体层的顶上的该种低掺杂氮化物半导体层形成一肖特基二极管。所得装置具有受正向偏压时的低导通电阻及受反向偏压时的高击穿电压。

Description

用于氮化物基半导体装置的低掺杂层
技术领域
本发明针对半导体装置,并且更特定的说是针对如肖特基二极管的氮化物基半导体装置及针对用于制造所述相同装置的方法。
背景技术
如氮化镓和氮化镓基半导体的氮化物基半导体被广泛视为理想的宽带隙化合物半导体。此等材料已采用于如发光二极管(LED)、激光二极管和光电二极管的光电子装置中,并且也已应用在如场效应晶体管(FET)和场发射器的非光学电子装置中。在光电子装置中,所述材料的宽带隙允许发出或吸收在可见光至紫外线的范围内的光。在电子装置中,氮化镓和其相关材料提供高电子迁移率且允许以非常高的信号频率操作。
氮化物基半导体的这些特性也使得此等材料是肖特基二极管应用中所需的。需要肖特基二极管用于以下应用中:当从正向偏压转换为反向偏压时损失能量并且从反向偏压转换为正向偏压时可显著地影响系统的效率;及当用作开关电源中的输出整流器时,在正向偏压下需要高电流传导或在反向偏压下需要很少传导或无需传导。因为所述整流金属至半导体结的较低的势垒高度,所以所述肖特基二极管具有较低的启动电压,且因为所述肖特基二极管主要是多数载流子装置,所以其具有较快的转换速度。因此,高度希望氮化物基半导体作为肖特基二极管,此是因为当正向偏压所述肖特基二极管时,氮化物基半导体具有减小装置导通电阻之高电子迁移率,并且当反向偏压所述肖特基二极管,氮化物基半导体具有经受高击穿场的能力。另外,氮化镓和氮化镓基半导体进一步具有如下优点:可视所述结合中所使用的金属类型而改变金属至半导体结的势垒高度,且因此改变正向电压降落。
然而,当反向偏压所述金属至半导体结时,所述降低之金属至半导体势垒高度可增加反向泄漏电流。因此,所述金属至半导体结需要一较低掺杂半导体层。然而,当正向偏压所述装置时,所述较低掺杂层产生更高的导通电阻。因此进一步希望并入一充当传导路径之主要部分的更高度掺杂的层,并最小化所述较低掺杂层的厚度,进而当正向偏压该装置时减小所述电阻。因此,当试图减小一装置的正向电阻并减小反向击穿电压时存在调整。当如通过增加所述较低掺杂层的电阻率和厚度而使肖特基二极管优化以用于更高反向偏压击穿电压时,导通电压增加。相反,当如通过提供一个更高掺杂和更厚的低电阻层而将所述装置优化以用于低导通电阻时,击穿电压降低。
为优化用于高反向偏压击穿电压和低正向偏压导通电阻的肖特基二极管,希望一薄的、非常低掺杂的层充当所述金属至半导体接触。然而,很难在该层上以均匀的可重复的方式获得该等低掺杂级。
因此,希望提供一种具有可以均匀掺杂重复形成的非常低掺杂层的肖特基二极管。
发明内容
本发明提供一种具有一通过使用调节掺杂而形成的较低掺杂顶层的肖特基二极管。
根据本发明的一个方面,形成一半导体层结构。通过在另一层的至少一部分的顶上形成掺杂氮化物半导体的至少一子层和未掺杂氮化物半导体的至少一子层而在该另一层的该至少一部分的顶上形成一调节掺杂层,藉此所述调节掺杂层具有最大为2E16cm-3的掺杂浓度。
根据本发明的另一方面,一个半导体层结构包括一安置于另一层的顶上的氮化物半导体的调节掺杂层。所述调节掺杂层包括安置于该另一层的至少一部分的顶上的掺杂氮化物半导体的至少一子层和未掺杂氮化物半导体的至少一子层,藉此所述调节掺杂层具有最大为2E16cm-3的掺杂浓度。
根据本发明的此等态样,可在另一层的至少一部分的顶上形成掺杂氮化物半导体与未掺杂氮化物半导体的交替式子层。来自掺杂子层的掺杂物可扩散到未掺杂子层中以形成所述具有大体均匀的掺杂浓度的调节掺杂层。可通过反应性溅射、金属有机物化学气相沉积(MOCVD)、分子束外延(MBE)或原子层外延来形成掺杂子层和未掺杂子层。
所述调节掺杂层可包括氮化镓基半导体,其可包括GaN并且可为n型。所述调节掺杂层可具有至少为4E15cm-3的掺杂浓度。调节掺杂层可具有至少为0.2μm且/或最大为10μm的厚度。调节掺杂层的掺杂子层可具有至少为0.0005μm及/或最大为0.1μm的厚度。调节掺杂层的未掺杂子层可具有至少为0.005μm及/或最大为0.1μm的厚度。
肖特基结可形成为具有一根据本发明的此等方面的层状结构并且具有一形成于所述掺杂层的顶上的第一金属接触层。所述第一金属接触层可包括铂(Pt)、钯(Pd)或镍(Ni)。
肖特基二极管可形成为具有以上肖特基结并且具有形成于另一层的至少一部分上的欧姆接触。
根据本发明的另一方面,形成一肖特基二极管。通过在另一层的至少一部分的顶上形成掺杂氮化物半导体的至少一子层和未掺杂氮化物半导体的至少一子层而在该另一层的该至少一部分的顶上形成一调节掺杂层。于所述调节掺杂层之至少一部分的顶上形成一金属接触层以与其形成一肖特基接触。在另一层的至少一部分上形成至少另一金属接触层以形成一欧姆接触。肖特基二极管的导通电阻与肖特基二极管的击穿电压的比率最大为2×10-5Ω·cm2/V。
肖特基二极管是根据本发明的另一方面的。一调节掺杂层安置于另一层的至少一部分上,并且包括掺杂氮化物半导体的至少一子层和未掺杂氮化物半导体的至少一子层。一金属接触层安置于所述调节掺杂层的至少一部分的顶上,以与其形成一肖特基接触。至少一另一金属接触层安置于另一层的至少一部分上以形成一欧姆接触。肖特基二极管的导通电阻与肖特基二极管的击穿电压的比率最大为2×10-5Ω·cm2/V。
根据本发明的此等方面,可在另一层的至少一部分的顶上形成掺杂氮化物半导体与未掺杂氮化物半导体的交替式子层。可通过反应性溅射、金属有机物化学气相沉积(MOCVD)、分子束外延(MBE)或原子层外延来形成掺杂子层和未掺杂子层。
所述调节掺杂层可包括氮化镓基半导体,该氮化镓基半导体可包括GaN并且可为n型。调节掺杂层可具有至少为0.2μm及/或最大为10μm的厚度。所述调节掺杂层的掺杂子层可具有至少为0.005μm及/或最大为0.1μm的厚度。调节掺杂层的未掺杂子层可具有至少为0.005μm及/或最大为0.1μm的厚度。
所述另一层可为在形成掺杂层之前形成于一基板的顶上的氮化物半导体的另一掺杂层,所述掺杂层与另一掺杂层可具有相同的传导类型,且另一掺杂层可比所述掺杂层经更高掺杂。可通过反应性溅射、金属有机物化学气相沉积(MOCVD)、分子束外延(MBE)或原子层外延来形成另一掺杂层。所述另一掺杂层可包括氮化镓基半导体,该氮化镓基半导体可包括GaN并且可为n型。另一掺杂层可具有至少4E18cm-3的掺杂浓度。
所述基板可为蓝宝石、碳化硅、掺杂硅或未掺杂硅。
所述肖特基金属接触层可包括铂(Pt)、钯(Pd)或镍(Ni)。所述欧姆金属接触层可为铝/钛/铂/金(Al/Ti/Pt/Au)或钛/铝/铂/金(Ti/Al/Pt/Au)。
根据本发明的额外方面,形成一肖特基二极管。在一基板的顶上形成n型掺杂氮化物半导体的下层。由位于氮化物半导体之下层的至少一部分的顶上的n型掺杂氮化物半导体与未掺杂氮化物半导体的交替式子层形成一上层。可通过反应性溅射、金属有机物化学气相沉积(MOCVD)、分子束外延(MBE)或原子层外延来形成所述子层,从而形成氮化物半导体的一上层。氮化物半导体的下层比氮化物半导体的上层经更高掺杂。在氮化物半导体的上层的顶上形成一第一金属接触层以形成一肖特基接触。在氮化物半导体的下层的顶上形成一第二金属接触层以形成一欧姆接触。肖特基二极管的导通电阻与肖特基二极管的击穿电压的比率最大为2×10-5Ω·cm2/V。
肖特基二极管是根据本发明的另一额外方面的。n型掺杂氮化物半导体的一下层安置于一基板的顶上。氮化物半导体的一上层安置于氮化物半导体上层的所述该层的至少一部分的顶上,且包括n型掺杂氮化物半导体与未掺杂氮化物半导体的交替式子层。氮化物半导体的下层比氮化物半导体的上层经更高掺杂。一第一金属接触层安置于氮化物半导体的上层的顶上以形成一肖特基接触。一第二金属接触层安置于氮化物半导体的下层的顶上以形成一欧姆接触。肖特基二极管的导通电阻与肖特基二极管的击穿电压的比率最大为2×10-5Ω·cm2/V。
根据本发明的此等方面,氮化物半导体的上层和氮化物半导体的下层中的一者或两者包括一个可包括GaN的氮化镓基半导体。
参考如下优选实施例和附图的描述考虑本发明将进一步了解本发明的前述方面、特征和优点。
附图说明
图1是一放大根据本发明的一个实施例的半导体结构的尺寸的片断、截面图。
图2是一放大图1中所示的半导体结构的尺寸的片断、截面图,其展示顶层的调节掺杂。
具体实施方式
如本揭示内容中所使用的术语“III-V半导体”指的是根据化学计量式AlaInbGacNdAsePf的化合物半导体材料,在该化学计量式中(a+b+c)约为1并且(d+e+f)也约为1。术语“氮化物半导体”或“氮化物基半导体”指的是III-V半导体,其中d为0.5或更大、最为典型约为0.8或更大。所述半导体材料优选为纯氮化物半导体,意即,其中d约为1.0的氮化物半导体。本文所使用的术语“氮化镓基半导体”指的是包括镓的氮化物半导体,并且最优选包括作为基体金属存在的镓的氮化物半导体,意即,具有c≥0.5并且最优选≥0.8。所述半导体可具有p型或n型传导性,该导电性可由常规掺杂物赋予并且也可得自特定半导体材料的固有导电型。例如具有缺陷的氮化镓基半导体通常固有地为n型,甚至当未掺杂时也为n型。诸如Si、Ge、S和O的常规电子供体掺杂物可用于将n型导电性赋予氮化物半导体,而p型氮化物半导体可包括诸如Mg和Zn的常规电子受体掺杂物。
图1说明一个根据本发明而形成的一个氮化物基肖特基二极管的截面图。肖特基二极管100包括一个其上生长有另外层的基板102。理想地,所述基板应具有一个晶格间距,即在其晶格中的邻近原子之间的间隔,其等于待生长在所述基板的顶上的氮化镓或其它氮化物基半导体的晶格间距,以减少形成于氮化物基半导体中的缺陷(例如晶格中的位错)的数量。另外,也高度希望所述基板具有至少等于所述氮化物基半导体的热膨胀系数,以便当在生长氮化物基半导体层后冷却所述基板和氮化物基半导体时,所述基板将会比半导体层收缩更多,进而压缩所述半导体层并避免了层中裂纹的形成。
基板102可为一用于形成侧向导电装置的绝缘基板或非导电基板,所述基板如结晶蓝宝石晶圆、碳化硅晶圆或非掺杂硅晶圆。或者,基板102可为一用于形成纵向导电装置的掺杂硅晶圆,如2002年12月4日申请的美国临时申请案第60/430,837号和2003年11月25日申请的美国专利申请案第10/721,488号中所描述,其揭示内容以引用的方式并入本文中。
为补偿氮化物基半导体层与基板之间的晶格失配和热膨胀系数失配,可在基板102的顶上提供一缓冲层(未图示)。所述缓冲层可包含一或多个氮化物基材料层以在所述基板的晶格结构与所述氮化镓或其它氮化物基半导体层的晶格结构之间提供过渡。
接着,在所述缓冲层的顶上形成诸如氮化镓或氮化镓基半导体的高掺杂氮化物基半导体层106,或当不存在缓冲层时,直接在基板102的顶上形成该高掺杂氮化物基半导体层106。通常使用外延生长过程形成所述高掺杂层106。可使用一反应性溅射过程,其中在目标和基板二者皆处于包括氮和一或多种掺杂物的气体气氛下时,从安置在接近所述基板处的金属目标中移除半导体的金属成分(例如镓、铝和/或铟)。或者,可采用金属有机物化学气相沉积(MOCVD),其中将所述基板曝露于含金属有机化合物的气氛以及反应性含氮气体(例如氨气)和含掺杂物的气体中,同时将所述基板维持在升高的温度,通常约为700-1100℃。所述气体化合物分解并且在基板102的表面上以结晶材料的薄膜的形式形成掺杂金属氮化物半导体。接着冷却所述基板及所生成的薄膜。作为另一种选择,可使用其它外延生长方法,例如分子束外延(MBE)或原子层外延。所得高掺杂层106优选为n型且具有至少为4E18cm-3的掺杂浓度。
通过调节掺杂,在高掺杂层106的至少顶上部分的顶上形成一诸如氮化镓或氮化镓基半导体的低掺杂氮化物基半导体层108。低掺杂层108通常形成于更高掺杂层106的整个表面的顶上,接着图案化该低掺杂层,并且蚀刻除去低掺杂层的部分以曝露较高掺杂层106的区域。可以已知方式执行所述图案化和蚀刻步骤。
以已知方式在低掺杂层108的顶上形成一肖特基金属层110并且其与低掺杂层形成所述金属至半导体结,已知为肖特基结。尽管其它高功量材料可用于获得想要的势垒高度,但是所述肖特基金属层通常包含一个铂(pt)层、一个钯(Pd)层或一个镍(Ni)层。
另一金属层116安置于高掺杂层106的顶上,并且其与该高掺杂层形成一欧姆接触。尽管可使用其它金属或金属的组合,但是该欧姆金属层通常为一或多种金属的堆叠,例如铝/钛/铂/金(Al/Ti/Pt/Au)堆叠或钛/铝/铂/金(Ti/Al/Pt/Au)堆叠。在2003年11月25日颁布的题为“Contact To n-GaN WithAu Termination”的美国专利第6,653,215号中描述了Al/Ti/Pt/Au欧姆接触堆叠及其形成的实例,所述专利的揭示内容以引用的方式并入本文中。
在肖特基金属层110和欧姆金属层116的顶上形成一更厚的结合衬垫结合衬垫金属层112。所述结合衬垫金属层通常为一个厚的铝(Al)层或金(Au)层。至少可于所述欧姆金属与肖特基金属层之间形成一包含一绝缘体的钝化层(未图示)。
可使用本领域中已知的方法来形成肖特基金属层110、欧姆金属层106和结合衬垫金属层112。
图1中所示的肖特基二极管结构产生一种在氮化镓基层中使用侧向传导以输送正向电流的装置。所述正向电流跨过肖特基势垒从肖特基金属层110纵向行进经过相对薄的低掺杂层108且然后沿高掺杂层106的水平维度到达欧姆金属层116。
图2更详细地说明图1中所示的氮化物基肖特基二极管100,以展示用于形成所述较低掺杂层的调节掺杂。图2中所示的类似参考数字表示图1中所示的对应于彼等参考数字的结构。
通过交替沉积掺杂氮化物基材料208的子层和未掺杂氮化物基材料209的子层来获得所述调节掺杂,所述子层如掺杂和未掺杂氮化镓或氮化镓基材料的子层。该等交替掺杂和未掺杂的子层优选使用如反射性溅射、MOCVD、MBE或原子层外延的方法在高掺杂层106的顶上外延生长。
视情况,交替掺杂和未掺杂子层可足够薄,以使得在外延生长期间加热基板导致所述掺杂层中的掺杂物扩散到未掺杂层,从而在整个较低掺杂层上产生大体均匀的掺杂浓度,其低于掺杂子层208中的初始掺杂浓度。然而,本发明同样适于不存在所述扩散的情况。
所得较低掺杂层优选为n型,且当在形成较低掺杂层之后量测时优选具有一在7.5E18到1.4E16cm-3之间的在较低掺杂层上的掺杂浓度,并且在完成装置处理之后具有一在4E15到2E16之间的掺杂浓度。所述较低掺杂层优选具有0.2μm到10μm的厚度,而所述掺杂层每一均具有0.005μm到0.1μm的优选厚度,并且所述未掺杂层每一均具有0.005μm到0.1μm的优选厚度。所述较低掺杂层的厚度和掺杂浓度由装置之所需的击穿电压来确定,而增加的厚度及/或较低掺杂浓度提供更高的击穿电压。作为一个实例,对于200V的所需击穿电压而言,较低掺杂层可具有1μm到4μm的厚度,且具有1E15到5E16cm-3之间的相对应的掺杂浓度。
有利的是,本发明的调节掺杂过程允许使用可以可重复的和均匀的方式得到的较低掺杂层。所述交替掺杂子层中的每一均具有待以一可重复方式形成的足够高的掺杂浓度。因此,掺杂子层和未掺杂子层的所得组合产生一在整个低掺杂层上的可重复的和均匀的掺杂物浓度。
所得结构具有另一优点:当处于正向偏压下时所述装置的导通电阻低,而当处于反向偏压时击穿电压高。所述装置的导通电阻与所述装置的反向击穿电压的比率通常最大为2×10-5Ω·cm2/V。作为一个实例,对于具有200V击穿电压、0.0035Ω·cm2导通电阻的肖特基二极管而言,得到1.75×10-5Ω·cm2/V的比率。作为另一实例,对于具有600V击穿电压、0.009Ω·cm2导通电阻的装置而言,得到1.5×10-2Ω·cm2/V的比率。
尽管本文中已参考特定实施例描述本发明,但是应了解此等实施例仅说明本发明的原理和应用。因此应了解在不偏离如上述权利要求书中所界定的本发明的精神和范畴的情况下,可对说明性实施例进行许多修改,并可设计其它配置。

Claims (10)

1.一种形成一半导体层结构的方法,所述方法包含:
在另一层的至少一部分上形成一调节掺杂层,该调节掺杂层是通过在所述另一层的该至少一部分上形成掺杂氮化物半导体的至少一子层及未掺杂氮化物半导体的至少一子层形成的,藉此所述调节掺杂层具有一最大为2E16cm-3的掺杂浓度。
2.根据权利要求1所述的方法,其中所述形成步骤包括在所述另一层的该至少一部分的顶上形成掺杂氮化物半导体与未掺杂氮化物半导体的交替式子层。
3.根据权利要求1所述的方法,其中所述形成步骤包括将来自所述掺杂氮化物半导体子层的掺杂物扩散到所述未掺杂氮化物半导体子层中以形成所述掺杂层,所述掺杂层具有一大体均匀的掺杂浓度。
4.根据权利要求1所述的方法,其中所述调节掺杂层包括一氮化镓基半导体。
5.根据权利要求1所述的方法,其中所述调节掺杂层包括GaN。
6.根据权利要求1所述的方法,其中所述调节掺杂层具有一至少为0.2μm并且最大为10μm的厚度。
7.根据权利要求1所述的方法,其进一步包含通过在所述调节掺杂层的顶上形成一金属接触层而形成一肖特基结。
8.根据权利要求7所述的方法,其包括在所述另一层的另一部分上形成一欧姆接触,且其中所述肖特基二极管的一导通电阻与所述肖特基二极管的一击穿电压的比率最大为2×10-5Ω·cm2/V。
9.根据权利要求7所述的方法,其中所述金属接触层是选自由铂(Pt)、钯(Pd)及镍(Ni)组成的群组。
10.根据权利要求8所述的方法,其中所述欧姆金属接触层是选自由铝/钛/铂/金(Al/Ti/Pt/Au)及钛/铝/铂/金(Ti/Al/Pt/Au)组成的群组。
CNB2005100075988A 2004-02-17 2005-02-17 用于氮化物基半导体装置的低掺杂层 Expired - Fee Related CN100517568C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/780,526 2004-02-17
US10/780,526 US7253015B2 (en) 2004-02-17 2004-02-17 Low doped layer for nitride-based semiconductor device

Publications (2)

Publication Number Publication Date
CN1658371A true CN1658371A (zh) 2005-08-24
CN100517568C CN100517568C (zh) 2009-07-22

Family

ID=34701456

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100075988A Expired - Fee Related CN100517568C (zh) 2004-02-17 2005-02-17 用于氮化物基半导体装置的低掺杂层

Country Status (6)

Country Link
US (1) US7253015B2 (zh)
EP (1) EP1564801A1 (zh)
JP (1) JP5150802B2 (zh)
CN (1) CN100517568C (zh)
DE (1) DE102005006766A1 (zh)
TW (1) TWI358838B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101299448B (zh) * 2008-06-20 2010-10-06 华南师范大学 一种垂直栅极结构的发光晶体管及其制备方法
CN102456571A (zh) * 2010-10-21 2012-05-16 上海华虹Nec电子有限公司 发射极掺杂多晶硅的制造方法
CN106025007A (zh) * 2016-07-15 2016-10-12 厦门乾照光电股份有限公司 一种深紫外发光二极管的芯片结构及其制作方法
CN109802299A (zh) * 2019-03-20 2019-05-24 青岛海信宽带多媒体技术有限公司 一种用于硅光子电路的高功率分布反馈布拉格光栅激光器

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2208504B1 (en) 2003-11-26 2012-12-26 ResMed Limited Apparatus for the systemic control of ventilatory support in the presence of respiratory insufficiency
US7417266B1 (en) 2004-06-10 2008-08-26 Qspeed Semiconductor Inc. MOSFET having a JFET embedded as a body diode
US7436039B2 (en) * 2005-01-06 2008-10-14 Velox Semiconductor Corporation Gallium nitride semiconductor device
US8026568B2 (en) 2005-11-15 2011-09-27 Velox Semiconductor Corporation Second Schottky contact metal layer to improve GaN Schottky diode performance
DE102006012369A1 (de) * 2006-03-17 2007-09-20 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements mit einer metallischen Steuerelektrode und Halbleiterbauelement
US7939853B2 (en) * 2007-03-20 2011-05-10 Power Integrations, Inc. Termination and contact structures for a high voltage GaN-based heterojunction transistor
CA2652948A1 (en) * 2007-03-26 2008-10-02 Sumitomo Electric Industries, Ltd. Schottky barrier diode and method of producing the same
TW201103150A (en) * 2009-07-10 2011-01-16 Tekcore Co Ltd Group III-nitride semiconductor Schottky diode and its fabrication method
JP5380754B2 (ja) * 2010-02-12 2014-01-08 日立金属株式会社 窒化物半導体自立基板の製造方法および窒化物半導体デバイスの製造方法
WO2012040013A2 (en) 2010-09-22 2012-03-29 First Solar, Inc. Photovoltaic device containing an n-type dopant source
US8633094B2 (en) 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US8940620B2 (en) 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
US9824851B2 (en) 2013-01-20 2017-11-21 William M. Tong Charge drain coating for electron-optical MEMS
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
CN109659361B (zh) 2017-10-12 2022-03-04 电力集成公司 用于异质结器件的栅极堆叠体
WO2021243653A1 (zh) * 2020-06-04 2021-12-09 英诺赛科(珠海)科技有限公司 半导体装置及其制造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027166A (en) 1987-12-04 1991-06-25 Sanken Electric Co., Ltd. High voltage, high speed Schottky semiconductor device and method of fabrication
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5789760A (en) 1992-05-08 1998-08-04 The Furukawa Electric Co., Ltd. Multiquantum barrier Schottky junction device
US5602418A (en) 1992-08-07 1997-02-11 Asahi Kasei Kogyo Kabushiki Kaisha Nitride based semiconductor device and manufacture thereof
KR100286699B1 (ko) 1993-01-28 2001-04-16 오가와 에이지 질화갈륨계 3-5족 화합물 반도체 발광디바이스 및 그 제조방법
JPH06310536A (ja) * 1993-02-22 1994-11-04 Sumitomo Electric Ind Ltd 電界効果トランジスタおよびその製造方法
US5399887A (en) 1994-05-03 1995-03-21 Motorola, Inc. Modulation doped field effect transistor
US5625202A (en) 1995-06-08 1997-04-29 University Of Central Florida Modified wurtzite structure oxide compounds as substrates for III-V nitride compound semiconductor epitaxial thin film growth
JP2967743B2 (ja) * 1997-01-14 1999-10-25 日本電気株式会社 n型窒化ガリウム系半導体のコンタクト電極及びその形成方法
AU747260B2 (en) * 1997-07-25 2002-05-09 Nichia Chemical Industries, Ltd. Nitride semiconductor device
US6555452B2 (en) 1997-11-18 2003-04-29 Technologies And Devices International, Inc. Method for growing p-type III-V compound material utilizing HVPE techniques
JP4412827B2 (ja) 1999-08-20 2010-02-10 シャープ株式会社 窒化物半導体厚膜基板
US6455877B1 (en) 1999-09-08 2002-09-24 Sharp Kabushiki Kaisha III-N compound semiconductor device
US6586781B2 (en) 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
JP3527496B2 (ja) * 2000-03-03 2004-05-17 松下電器産業株式会社 半導体装置
KR100348269B1 (ko) 2000-03-22 2002-08-09 엘지전자 주식회사 루데니움 산화물을 이용한 쇼트키 콘택 방법
US6479843B2 (en) 2000-04-27 2002-11-12 Motorola, Inc. Single supply HFET with temperature compensation
EP1231640A4 (en) 2000-06-27 2008-10-08 Matsushita Electric Ind Co Ltd SEMICONDUCTOR COMPONENT
JP2002093920A (ja) * 2000-06-27 2002-03-29 Matsushita Electric Ind Co Ltd 半導体デバイス
US6653215B1 (en) 2000-10-05 2003-11-25 Emcore Corporation Contact to n-GaN with Au termination
TWI288435B (en) 2000-11-21 2007-10-11 Matsushita Electric Ind Co Ltd Semiconductor device and equipment for communication system
US6712478B2 (en) * 2001-01-19 2004-03-30 South Epitaxy Corporation Light emitting diode
US6479844B2 (en) 2001-03-02 2002-11-12 University Of Connecticut Modulation doped thyristor and complementary transistor combination for a monolithic optoelectronic integrated circuit
US6806508B2 (en) * 2001-04-20 2004-10-19 General Electic Company Homoepitaxial gallium nitride based photodetector and method of producing
US6437374B1 (en) 2001-05-07 2002-08-20 Xerox Corporation Semiconductor device and method of forming a semiconductor device
US6649942B2 (en) 2001-05-23 2003-11-18 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device
US20030015708A1 (en) 2001-07-23 2003-01-23 Primit Parikh Gallium nitride based diodes with low forward voltage and low reverse current operation
US6555451B1 (en) 2001-09-28 2003-04-29 The United States Of America As Represented By The Secretary Of The Navy Method for making shallow diffusion junctions in semiconductors using elemental doping
JP4064085B2 (ja) 2001-10-18 2008-03-19 三菱電機株式会社 半導体装置及びその製造方法
JP2005530334A (ja) * 2002-04-30 2005-10-06 クリー・インコーポレーテッド 高電圧スイッチング素子およびそれを形成するためのプロセス
JP4177124B2 (ja) * 2002-04-30 2008-11-05 古河電気工業株式会社 GaN系半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101299448B (zh) * 2008-06-20 2010-10-06 华南师范大学 一种垂直栅极结构的发光晶体管及其制备方法
CN102456571A (zh) * 2010-10-21 2012-05-16 上海华虹Nec电子有限公司 发射极掺杂多晶硅的制造方法
CN102456571B (zh) * 2010-10-21 2013-06-12 上海华虹Nec电子有限公司 发射极掺杂多晶硅的制造方法
CN106025007A (zh) * 2016-07-15 2016-10-12 厦门乾照光电股份有限公司 一种深紫外发光二极管的芯片结构及其制作方法
CN109802299A (zh) * 2019-03-20 2019-05-24 青岛海信宽带多媒体技术有限公司 一种用于硅光子电路的高功率分布反馈布拉格光栅激光器

Also Published As

Publication number Publication date
US7253015B2 (en) 2007-08-07
JP5150802B2 (ja) 2013-02-27
US20050179107A1 (en) 2005-08-18
DE102005006766A1 (de) 2005-11-03
CN100517568C (zh) 2009-07-22
JP2005236287A (ja) 2005-09-02
EP1564801A1 (en) 2005-08-17
TW200541106A (en) 2005-12-16
TWI358838B (en) 2012-02-21

Similar Documents

Publication Publication Date Title
CN100517568C (zh) 用于氮化物基半导体装置的低掺杂层
US7115896B2 (en) Semiconductor structures for gallium nitride-based devices
KR100813756B1 (ko) 발광 소자용 반도체 기판 및 반도체 발광 장치
EP2416364A2 (en) Second Schottky Contact Metal Layer to improve Gan Schottky Diode Performance
CN1147921C (zh) 氮化物半导体的生长方法、半导体器件及其制造方法
EP2367204A2 (en) Semiconductor element
EP1633004A2 (en) Guard ring for semiconductor devices
EP2169713A1 (en) Method for manufacturing electronic device, method for manufacturing epitaxial substrate, iii nitride semiconductor element and gallium nitride epitaxial substrate
US6699760B2 (en) Method for growing layers of group III-nitride semiconductor having electrically passivated threading defects
US20120007048A1 (en) III-Nitride Based Semiconductor Structure with Multiple Conductive Tunneling Layer
US9287389B2 (en) Method and system for doping control in gallium nitride based devices
US20140116328A1 (en) Method and system for carbon doping control in gallium nitride based devices
WO2002097861A2 (en) Semiconductor device, semiconductor layer and production method thereof
WO1998037584A1 (en) Solid state power-control device using group iii nitrides
JP5082392B2 (ja) ショットキバリアダイオード
Tuan et al. Effect of temperature dependence on electrical characterization of pn GaN diode fabricated by RF magnetron sputtering
CN1044840C (zh) GaN/Al2O3复合材料在Ⅲ-V族氮化物外延生长中做衬底的方法
US20050179046A1 (en) P-type electrodes in gallium nitride-based light-emitting devices
US20050189651A1 (en) Contact formation method and semiconductor device
US20120248577A1 (en) Controlled Doping in III-V Materials
WO2017180633A1 (en) Method to achieve active p-type layer/layers in iii-nitride epitaxial or device structures having buried p-type layers
Ren Contacts on III-nitrides
Fireman et al. Vertical transport in isotype InAlN/GaN dipole induced diodes grown by molecular beam epitaxy
Seo Investigation of ohmic contacts for gallium nitride-based power electronic devices using molecular beam epitaxy

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20051111

Address after: New Jersey, USA

Applicant after: Emcore Corp.

Address before: New Jersey, USA

Applicant before: Onco

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: POWER INTEGRATIONS INC.

Free format text: FORMER OWNER: WEILESI SEMICONDUCTOR COMPANY

Effective date: 20110629

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: STATE OF NEW JERSEY, THE USA TO: STATE OF CALIFORNIA, THE USA

TR01 Transfer of patent right

Effective date of registration: 20110629

Address after: California, USA

Patentee after: Power Integrations Inc.

Address before: New Jersey, USA

Patentee before: Emcore Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090722

Termination date: 20150217

EXPY Termination of patent right or utility model