JP2002093920A

JP2002093920A - 半導体デバイス

Info

Publication number: JP2002093920A
Application number: JP2001192338A
Authority: JP
Inventors: Toshiya Yokogawa; 俊哉横川; Kunimasa Takahashi; 邦方高橋; Makoto Kitahata; 真北畠; Osamu Kusumoto; 修楠本; Takeshi Uenoyama; 雄上野山; Mitsuharu Miyazaki; 光治宮崎
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2000-06-27
Filing date: 2001-06-26
Publication date: 2002-03-29

Abstract

(57)【要約】【課題】化合物半導体層を利用して、高い耐圧とキャ
リア走行特性とを有するの能動素子を複数個共通の基板
上に搭載する。【解決手段】ＳｉＣ基板１０には、高濃度のｎ型ドー
プ層１２ａと、アンドープ１２ｂとを交互に積層してな
る第１の活性領域１２と、高濃度のｐ型ドープ層１３ａ
とアンドープ層１３ｂとを交互に積層してなる第２の活
性領域１３とが下方から順に設けられている。第１の活
性領域１２の上には、ショットキーダイオード２０と、
ｐＭＯＳＦＥＴ３０が設けられ、第２の活性領域１３の
上には、ｎＭＯＳＦＥＴ４０と、キャパシタ５０と、イ
ンダクタ６０とが設けられている。ショットキーダイオ
ード２０やＭＯＳＦＥＴ３０，４０は、δドープ層とア
ンドープ層との積層構造により、耐圧特性とキャリア走
行特性とを有し、かつ、共通の基板上に集積化されてい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば照明装置，
空調機などの高電力消費電力型の機器に適した，高温下
で高耐圧，大電流用に使用される半導体パワーデバイス
に関する。

【０００２】

【従来の技術】炭化珪素（シリコンカーバイド，Ｓｉ
Ｃ）は、珪素（Ｓｉ）に比べてバンドギャップが大きい
半導体であるため、高い絶縁耐圧を有し、また、高温に
おいても安定な半導体であることから、ＳｉＣ基板を用
いて形成される半導体デバイスは、次世代のパワーデバ
イスや高温動作デバイスへの応用が期待されている。一
般に、パワーデバイスとは大電力の変換や制御を行うデ
バイスの総称であり、パワーダイオード，パワートラン
ジスタなどと呼ばれている。そして、パワーデバイスの
応用として、例えば掃除機，洗濯機，冷蔵庫，蛍光灯，
空調機などの機器におけるインバータ制御部に配置され
るトランジスタ，ダイオードなどがあり、今後もパワー
デバイスの応用分野はさらに拡大するものと考えられ
る。

【０００３】一般に、これらの用途のためには、複数個
の半導体チップを用途，目的に応じて配線により接続
し、一つのパッケージ内に納めてモジュール化する。例
えば、基板上に用途に応じた回路を構成するように配線
を形成しておいて、基板上に各半導体チップを取り付け
ることにより、半導体チップと配線とによって所望の回
路を構成するのである。ここでは、半導体パワーデバイ
ス回路の従来例として、ショットキーダイオードとＭＯ
Ｓ電界効果型トランジスタを用いた蛍光灯のインバータ
回路について説明する。

【０００４】図１８は、ＰＣＴ出願ＪＰ００／０２０５
４号に開示されている従来の電球型蛍光ランプ装置２５
０の構造を示す断面図である。同図に示すように、蛍光
ランプ装置２５０は、３本の略Ｕ字型の発光管をブリッ
ジにより連結して構成される蛍光ランプ２０１と、蛍光
ランプ２０１を点灯させるための半導体チップなどの要
素を含む点灯回路２０２と、点灯回路２０２を収納する
カバー２０３と、カバー２０３の先端に取り付けられた
口金２０４と、蛍光ランプ２０１を周囲を覆うグローブ
２０５とを備えている。

【０００５】図１９は、蛍光ランプ装置２５０中の点灯
回路２０２の構成を示す電気回路図である。同図に示す
ように、点灯回路２０２には、ラインフィルタ回路２１
２と、整流回路２１３と、電源平滑用コンデンサ２１４
と、インバータ回路２１５と、チョークコイル２０７
と、共振用コンデンサ２１６とを配置して構成されてい
る。また、インバータ回路２１５は、インバータ駆動用
ＩＣ２１７と、インバータ駆動用ＩＣ２１７によって駆
動されるスイッチング素子であるＦＥＴ２０８，２０９
と、インバータ用コンデンサ２１８とによって構成され
ている。蛍光ランプ２０１は共振用コンデンサ２１６と
並列に配置されていて、蛍光ランプ２０１内の両端の電
極２２１，２２２間に放電電流を流すことにより、蛍光
が発光される構成となっている。

【０００６】そして、この従来の蛍光ランプ装置２５０
においては、各回路が個別の外付け部品として形成され
た後、回路基板２０６の表面２０６ａには、ラインフィ
ルタ回路２１２，電源平滑用コンデンサ２１４，チョー
クコイル２０７，共振用コンデンサ２１６，インバータ
用コンデンサ２１８などが配置され、回路基板２０６裏
面２０６ｂには、整流回路２１３，インバータ駆動用Ｉ
Ｃ２１７，ＦＥＴ２０８，２０９などが配置されてい
る。つまり、整流回路２１３，インバータ駆動用ＩＣ２
１７やインバータ回路２１５中のＦＥＴ２０８，２０９
といった比較的耐熱性の低い部品は、発熱部品であるチ
ョークコイル２０７などとは異なる面にかつ離れた位置
に配置されている。

【０００７】ここで、蛍光ランプ２０２の電極２２１，
２２２に流れる電流はランプの輝度を確保するために大
電流であるので、インバータ回路２１５内に配置される
ＦＥＴ２０８，２０９としては、パワートランジスタで
あるｐＭＯＳＦＥＴ，ｎＭＯＳＦＥＴが使用される。ま
た、整流回路２１３に配置されるダイオードとして、パ
ワーダイオードが用いられている。このパワートランジ
スタ及びパワーダイオードを含むパワーデバイスの基本
的機能は、５０／６０Ｈｚから例えば５０ｋＨｚに変換
するＡＣ−ＤＣ−ＡＣコンバータになる。そして、この
ようなパワートランジスタやパワーダイオードとして、
上述のようなＳｉＣ基板上に設けられたパワーデバイス
がしばしば採用されている。

【０００８】

【発明が解決しようとする課題】しかしながら、上記従
来の蛍光ランプ装置においては、以下のような不具合が
あった。

【０００９】上記従来の蛍光ランプ装置２５０におい
て、通常はトランジスタやダイオードを基板に取り付け
るために半田などを用いる。しかし、この半田は高温下
における耐久性がないことから、例えば多量の発熱が生
じる蛍光灯の近くに配置することができず、蛍光灯シス
テム全体の大きさが大型化してしまう。

【００１０】また、点灯回路２０２は、個々の部品を回
路基板２０６に搭載しこれらを互いに配線によって接続
して形成されているが、耐熱性の弱い部品については高
温になるのを回避するために、厳しい位置的な制約があ
る。その結果、各部品の位置関係を種々工夫しているも
のの、点灯回路２０２自体が大型にならざるを得ない。

【００１１】ここで、上述のように、ＳｉＣ基板の高い
耐熱性を利用して、ＳｉＣ基板上に設けられた半導体デ
バイスを点灯回路などの高温にさらされる機器内に配置
することが考えられる。しかるに、従来のＳｉＣ基板上
に設けられたパワートランジスタやパワーダイオード
は、ディスクリートのデバイスであったために、点灯回
路２０２自体が大型化するのを回避するのは困難であっ
た。

【００１２】本発明の目的は、耐熱性の高い化合物半導
体基板上に能動素子，受動素子のうち少なくともいずれ
か一方を設ける手段を講ずることにより、使用温度、ス
ペース上の制約などが過酷な条件下に配置するのに適し
た半導体デバイスを提供することにある。

【００１３】

【課題を解決するための手段】本発明の第１の半導体デ
バイスは、基板上に設けられた化合物半導体層と、上記
化合物半導体層の上に設けられ、キャリア走行領域とし
て機能する少なくとも１つの第１の半導体層と、高濃度
のキャリア用不純物を含み上記第１の半導体層よりも膜
厚が薄く量子効果によるキャリアの分布が可能な少なく
とも１つの第２の半導体層とを交互に積層して構成され
る活性領域と、上記活性領域の上に設けられた複数の能
動素子とを備えている。

【００１４】この構造により、能動素子がオン状態にな
るような電圧が印加されたときには、第２の半導体層内
のキャリアが第１の半導体層にまで広がって活性領域全
体にキャリアが分布する状態となる。そして、第１の半
導体層における不純物濃度が低いことから、第１の半導
体層における不純物イオン散乱は少なくなるために、活
性領域上にＭＩＳＦＥＴやダイオードを設けたときに
は、特に高いキャリアの走行速度が得られる。しかも、
活性領域における平均的な不純物濃度が低くないにも拘
わらず、オフ状態では活性領域全体が空乏化され、活性
領域にはキャリアが存在しなくなるので、不純物濃度の
低い第１の半導体層によって耐圧が規定され、活性領域
全体において高い耐圧値が得られることになる。

【００１５】すなわち、化合物半導体層の上に集積化さ
れた高機能の能動素子が得られるので、例えば高温下で
使用される場合にも、半田を用いることなく半導体デバ
イスを所望の部位に配置できる。したがって、機器内へ
の半導体デバイスの配置の自由度が向上すると共に、半
導体デバイスを利用した機器自体の小型化を図ることも
可能となる。

【００１６】上記複数の能動素子は、上記第１の半導体
層をゲート絶縁膜の直下方に有するＭＩＳＦＥＴを含む
ことにより、第１の半導体層の不純物濃度が低いことか
ら、ＭＩＳＦＥＴのゲート絶縁膜中やゲート絶縁膜−活
性領域間の界面付近にトラップされる電荷の数も低減さ
れ、トラップされた電荷によるキャリアの走行への妨害
作用が小さくなる。したがって、チャネル移動度がより
高いＭＩＳＦＥＴを有する集積化された半導体デバイス
が得られる。

【００１７】上記活性領域として、上記第２の半導体層
におけるキャリア用不純物が第１導電型不純物である第
１の活性領域と、該第１の活性領域の上に形成され上記
第２の半導体層におけるキャリア用不純物が第２導電型
不純物である第２の活性領域とを有し、上記第２の活性
領域の一部が除去されて、上記第１の活性領域が基板の
最上層に露出しており、上記第１の活性領域が露出して
いる部分には、第２導電型ＭＩＳＦＥＴが設けられてい
る一方、上記第２の活性領域には、第１導電型ＭＩＳＦ
ＥＴが設けられていることにより、ｐＭＯＳＦＥＴとｎ
ＭＯＳＦＥＴとを備えたＣＭＯＳデバイスとして機能す
る半導体デバイスが得られる。

【００１８】上記化合物半導体層をＳｉＣ層，ＧａＮ
層，ＩｎＰ層，ＩｎＧａＡｓ層及びＩｎＧａＰＮ層から
選ばれた１つの半導体層であるとすることにより、これ
らの化合物半導体層の特性を利用して特に高い耐熱性と
高い耐圧性とを有する半導体デバイスが得られる。

【００１９】本発明の第２の半導体デバイスは、基板上
に設けられたＳｉＣ層，ＧａＮ層，ＩｎＰ層，ＩｎＧａ
Ａｓ層及びＩｎＧａＰＮ層から選ばれた１つの半導体層
と、上記半導体層の上に設けられたインダクタとを備え
ている。

【００２０】これにより、ＳｉＣ層，ＧａＮ層，ＩｎＰ
層，ＩｎＧａＡｓ層及びＩｎＧａＰＮ層の高い耐熱性と
高い熱伝導率とを利用して、微細なパターンを有するイ
ンダクタを設けることが可能になり、狭い面積に大きな
インダクタンスを有するインダクタを設けることが可能
になる。

【００２１】上記半導体層が、キャリア走行領域として
機能する少なくとも１つの第１の半導体層と、高濃度の
キャリア用不純物を含み上記第１の半導体層よりも膜厚
が薄く量子効果によるキャリアの分布が可能な少なくと
も１つの第２の半導体層とを交互に積層して構成されて
おり、上記半導体層の上に設けられた複数の能動素子を
さらに備えることにより、上記第１の半導体デバイスを
も半導体層の上に備えた高機能の半導体デバイスが得ら
れる。

【００２２】上記半導体層の上に設けられたＭＩＳＦＥ
Ｔを含む回路と、上記半導体層の活性領域の上に設けら
れたショットキーダイオードを含む整流回路と、上記半
導体層の上に設けられたキャパシタとをさらに備え、蛍
光ランプ装置の点灯回路として機能させることにより、
きわめて小型化され、かつ、共通の基板上に集積化され
た半導体デバイスを、蛍光ランプの高温かつ狭い空間内
に配置することが可能になる。

【００２３】

【発明の実施の形態】以下、本発明のいくつかの実施形
態について説明する。

【００２４】（第１の実施形態）図１は、本発明の第１
の実施形態におけるＳｉＣ基板上にショットキーダイオ
ード，ＭＯＳＦＥＴ，キャパシタ及びインダクタを集積
してなる集積型の半導体デバイスの断面図である。

【００２５】４Ｈ−ＳｉＣ基板であるＳｉＣ基板１０に
は、平均濃度が約１×１０¹⁷atoms・ｃｍ^-3の窒素がド
ープされたｎ型の第１の活性領域１２と、平均濃度が約
１×１０¹⁷atoms ・ｃｍ^-3のアルミニウムがドープされ
たｐ型の第２の活性領域１３とが下方から順に設けられ
ており、上記第２の活性領域１３の一部が除去されて、
基板上に第１の活性領域１２の一部が露出している。そ
して、各活性領域１２，１３を各素子毎に区画するため
の，トレンチにシリコン酸化膜を埋め込んでなる素子分
離領域１１が設けられている。

【００２６】ここで、図１の下方に拡大して示すよう
に、第１の活性領域１２は、高濃度（例えば１×１０¹⁸
atoms ・ｃｍ^-3）の窒素を含む厚みが約１０ｎｍのｎ型
ドープ層１２ａと、アンドープの４Ｈ−ＳｉＣ単結晶か
らなる厚み約５０ｎｍのアンドープ層１２ｂとを交互
に、各々２０層ずつ積層して構成されている。一方、第
２の活性領域１３は、高濃度（例えば１×１０¹⁸atoms
・ｃｍ^-3）のアルミニウムを含む厚みが約１０ｎｍのｐ
型ドープ層１３ａと、アンドープの４Ｈ−ＳｉＣ単結晶
からなる厚み約５０ｎｍのアンドープ層１３ｂとを交互
に、各々２０層ずつ積層して構成されている。そして、
ｎ型ドープ層１２ａ，ｐ型ドープ層１３ａは、いずれも
量子効果によるアンドープ層１２ｂ，１３ｂへのキャリ
アの浸みだしが可能な程度に薄く形成されている。

【００２７】また、ＳｉＣ基板１０上のうち第１の活性
領域１２が露出している部分の上には、ショットキーダ
イオード２０（整流素子）と、ｐＭＯＳＦＥＴ３０（ス
イッチング素子）とが設けられ、ＳｉＣ基板１０のうち
第２の活性領域１３が最上部に存在する部分の上には、
ｎＭＯＳＦＥＴ４０（スイッチング素子）と、キャパシ
タ５０（容量素子）と、インダクタ６０（誘導素子）と
が設けられている。

【００２８】上記ショットキーダイオード２０は、第１
の活性領域１２にショットキー接触するニッケル（Ｎ
ｉ）からなるショットキー電極２１と、第１の活性領域
１２に高濃度の窒素（例えば約１×１０¹⁸atoms ・ｃｍ
^-3）を注入して形成された電極引き出し層２２と、電極
引き出し層２２にオーミックコンタクトするニッケル
（Ｎｉ）からなるオーミック電極２３とを備えている。

【００２９】上記ｐＭＯＳＦＥＴ３０は、第１の活性領
域１２の上に形成されたＳｉＯ₂ からなるゲート絶縁膜
３１と、ゲート絶縁膜３１の上に形成されたＮｉ合金膜
からなるゲート電極３２と、第１の活性領域１２のうち
ゲート電極３２の両側方に位置する領域に濃度１×１０
¹⁸ｃｍ^-3のアルミニウムを注入して形成されたｐ型のソ
ース領域３３ａ及びドレイン領域３３ｂと、ソース領域
３３ａ及びドレイン領域４３ｂにそれぞれオーミックコ
ンタクトするＮｉ合金膜からなるソース電極３４及びド
レイン電極３５とを備えている。

【００３０】上記ｎＭＯＳＦＥＴ４０は、第２の活性領
域１３の上に形成されたＳｉＯ₂ からなるゲート絶縁膜
４１と、ゲート絶縁膜４１の上に形成されたＮｉ合金膜
からなるゲート電極４２と、第２の活性領域１３のうち
ゲート電極４２の両側方に位置する領域に濃度１×１０
¹⁸ｃｍ^-3の窒素を注入して形成されたｎ型のソース領域
４３ａ及びドレイン領域４３ｂと、ソース領域４３ａ及
びドレイン領域４３ｂにそれぞれオーミックコンタクト
するＮｉ合金膜からなるソース電極４４及びドレイン電
極４５とを備えている。

【００３１】上記キャパシタ５０は、第２の活性領域１
３の上に設けられたＳｉＮ膜からなる下地絶縁膜５１
と、該下地絶縁膜５１の上に設けられた白金（Ｐｔ）膜
からなる下部電極５２と、下部電極５２の上に設けられ
たＢＳＴなどの高誘電体膜からなる容量絶縁膜５３と、
容量絶縁膜５３を挟んで下部電極５２に対向する白金
（Ｐｔ）膜からなる上部電極５４とを備えている。

【００３２】上記インダクタ６０は、第１の活性領域１
２の上に設けられたＳｉＮ膜からなる誘電体膜６１と、
該誘電体膜６１の上に形成されたスパイラル状のＣｕ膜
からなる導体膜６２とを備えている。ここで、導体膜６
２の幅は約９μｍで、厚みが約４μで、導体膜６２同士
間の間隙が約４μｍ程度である。ただし、ＳｉＣ基板１
０は耐熱性が大きく，かつ熱伝導率も高いことから、電
流量によっては、導体膜６２の微細化が可能であり、よ
り微細なパターン、例えば、幅が１〜２μｍで間隙が１
〜２μｍ程度の形状も可能である。

【００３３】また、基板上には、シリコン酸化膜からな
る層間絶縁膜７０が形成されており、層間絶縁膜７０の
上には、アルミニウム合金膜，Ｃｕ合金膜などからなる
配線７２が設けられている。そして、上記各素子２０，
３０，４０，５０，６０の導体部は、層間絶縁膜７０に
形成されたコンタクトホールを埋めるアルミニウム合金
膜などからなるコンタクト７１を介して配線７２に接続
されている。

【００３４】図２は、本実施形態における半導体デバイ
スの平面パターンを概略的に示す平面図である。同図に
示すように、４つのショットキーダイオード２０を含む
整流回路と、ｐＭＯＳＦＥＴ３０及びｎＭＯＳＦＥＴ４
０と含むインバータ回路と、キャパシタ５０と、インダ
クタ６０とが配線７２により接続されている。そして、
インバータ回路のｐＭＯＳＦＥＴ３０とｎＭＯＳＦＥＴ
４０の各ゲート電極３２，４２に、パッド７５を介して
制御信号を入力するように構成されている。なお、整流
回路とインバータ回路との間に、平滑用キャパシタ（図
１９に示すキャパシタ２１４に相当するもの）を挿入し
てもよい。

【００３５】本実施形態の半導体デバイスによると、共
通のＳｉＣ基板１０の上に、ショットキーダイオード２
０，ｐＭＯＳＦＥＴ３０，ｎＭＯＳＦＥＴ４０，キャパ
シタ５０及びインダクタ６０を集積したので、大電力，
高耐圧の特性を備え、掃除機，洗濯機，冷蔵庫，蛍光
灯，空調機などの機器に適した半導体デバイスを提供す
ることができる。特に、従来、半田などによって外付け
されていたインダクタ６０を他の素子と共にＳｉＣ基板
１０上に搭載することにより、機器内の限られたスペー
スに、温度の制約を受けることなく自由に半導体デバイ
スを配置することができる。しかも、多くの素子を共通
のＳｉＣ基板上に集積化することで、部品組立の手間が
省略でき、半導体デバイスの製造コストの低減を図るこ
とができる。また、δドープ層と低濃度ドープ層とを積
層した活性領域を有する素子は、歩留まりの向上をも見
込めることがわかっており、歩留まりの向上によるコス
トの低減をも図ることができる。

【００３６】なお、特にＧＨｚオーダーの高周波信号を
扱う機器に半導体デバイスを応用する場合には、上記イ
ンダクタ６０の誘電体膜６１をＢＣＢ膜（ベンゾシクロ
ブテン膜）により構成することが好ましい。ＢＣＢ膜と
は、ＢＣＢ−ＤＶＳモノマーを溶剤に溶かして塗布した
後ベーキングして得られるＢＣＢを構造中に含む膜をい
う。ＢＣＢ膜は、比誘電率が２．７程度と小さく、か
つ、１回の塗布で３０μｍ程度の厚い膜を容易に形成で
きるという特徴がある。また、ＢＣＢ膜のtan δは６０
ＧＨｚで０．００６程度とＳｉＯ₂ よりも１桁程度小さ
いことから、ＢＣＢ膜は特にインダクタやマイクロスト
リップ線路を構成する誘電体膜として優れた特性を発揮
することができる。

【００３７】また、本実施形態においては、ＳｉＣ基板
１０に、図１の下方に示す構造を有する第１の活性領域
１２及び第２の活性領域１３を設けたので、各素子につ
いて以下のような顕著な効果を発揮することができる。

【００３８】まず、ショットキーダイオード２０におい
ては、ショットキーダイオード２０に順バイアスが印加
されると、第１の活性領域１２のポテンシャルが高めら
れ、ｎ型ドープ層１２ａ及びアンドープ層１２ｂにおけ
る伝導帯端のエネルギーレベルが上昇する。このとき、
ｎ型ドープ層１２ａ内のキャリアが量子効果によってア
ンドープ層１２ｂにも浸みだすので、第１の活性領域１
２のｎ型ドープ層１２ａとアンドープ層１２ｂとの双方
を通じて、容易にショットキー電極２１に電流が流れ
る。つまり、第１の活性領域１２のｎ型ドープ層１２ａ
だけでなくアンドープ層１２ｂもキャリア走行領域とし
て機能することになる。このとき、アンドープ層１２ｂ
における不純物濃度が低いので、アンドープ層１２ｂに
おいては不純物散乱が低減される。したがって、抵抗値
を小さく維持することができ、低消費電力，大電流を実
現することができる。一方、ショットキーダイオード２
０に逆バイアスが印加されると、第１の活性領域１２の
アンドープ層１２ｂからｎ型ドープ層１２ａに空乏層が
広がって、第１の活性領域１２全体が容易に空乏化され
るので、大きな耐圧値が得られることになる。よって、
オン抵抗の小さい、大電力かつ高耐圧のパワーダイオー
ドを実現することができる。特に、このパワーダイオー
ドを横型構造とすることにより、パワーダイオードをパ
ワーＭＯＳＦＥＴなどと共に共通のＳｉＣ基板上に集積
することが容易になった。

【００３９】次に、ｐＭＯＳＦＥＴ３０においては、ゲ
ート電極３２に駆動用電圧が印加されて、キャリアが走
行する反転状態においては、印加電圧Ｖに対応するポテ
ンシャルｅＶによって上方に曲げられた価電子端の端部
に正孔が集まり、この正孔がソース領域３３ａとドレイ
ン領域３３ｂとの間の電位差に応じ、第１の活性領域１
２のチャネル層となる部分を走行することになる。その
とき、キャリア（ここでは正孔）の濃度はゲート絶縁膜
３１の直下において高濃度で下方に向かうほど低濃度に
なるように分布するので、実際上、ゲート絶縁膜３１直
下の領域であるアンドープ層１２ｂがほぼチャネル層の
大部分を占めることになる。ところが、アンドープ層１
２ｂにはほとんど不純物がドープされていないので、ア
ンドープ層１２ｂを走行するキャリアに対する不純物イ
オン散乱は少なくなる。つまり、第１の活性領域１２に
おけるキャリアの走行を妨げる不純物イオン散乱が少な
くなることで、高いチャネル移動度が得られる。

【００４０】また、ＭＯＳＦＥＴのゲート絶縁膜は、ほ
とんどの場合基板の熱処理によって形成される酸化膜で
あることから、アンドープ層１２ｂを熱酸化して形成さ
れたゲート絶縁膜３１中にトラップされる正の電荷は少
ない。したがって、第１の活性領域１２中の特に最上の
アンドープ層１２ｂを流れる正孔がゲート絶縁膜３１中
の電荷との相互作用による走行妨害作用を受けることが
ほとんどないことからも、チャネル移動度が向上する。
また、ゲート電極３２に駆動用電圧が印加されていない
ときには、ソース領域３３ａとドレイン領域３３ｂとの
間に高電圧が印加されても、ショットキーダイオード２
０の場合と同様に、空乏層がアンドープ層１２ｂからｎ
型ドープ層１２ａに容易に広がるので、高い耐圧を発揮
することができる。

【００４１】すなわち、高耐圧でオン抵抗が小さく，か
つ大電流容量，高相互コンダクタンスという優れた特性
を発揮することができる。例えば、ドレイン電圧が４０
０Ｖ以上においてもブレークダウンなしに安定なドレイ
ン電流が得られ、オフ状態のＭＯＳＦＥＴにおいての絶
縁破壊電圧は６００Ｖ以上である。

【００４２】また、ｎＭＯＳＦＥＴ４０においては、ｐ
ＭＯＳＦＥＴと同様に、チャネル領域を走行する電子
が、チャネル領域中の不純物イオンによる散乱やゲート
絶縁膜中の不純物にトラップされた負の電荷による妨害
作用をほとんど受けることがないので、高耐圧で低オン
抵抗，大電流容量，高相互コンダクタンス特性を発揮す
ることができる。

【００４３】次に、本実施形態における半導体デバイス
の製造工程について、図３（ａ）〜図５（ｂ）を参照し
ながら説明する。ここで、図３（ａ）〜（ｃ）は、本実
施形態の半導体デバイスの製造工程のうち第１，第２の
活性領域の形成から素子分離領域の形成までの工程を示
す断面図である。図４（ａ）〜（ｃ）は、本実施形態の
半導体デバイスの製造工程のうちソース・ドレイン領域
の形成から各素子の電極又は導体膜の形成までの工程を
示す断面図である。図５（ａ），（ｂ）は、本実施形態
の半導体デバイスの製造工程のうちキャパシタの上部電
極の形成から各素子の導体部へのコンタクトホールの形
成までの工程を示す断面図である。

【００４４】まず、図４（ａ）に示す工程で、ｐ型のＳ
ｉＣ基板１０を準備する。本実施形態においては、Ｓｉ
Ｃ基板１０として、主面が｛ 1 1 -2 0 ｝面（Ａ面）に
一致した方位を有する４Ｈ−ＳｉＣ基板を用いる。ただ
し、主面が（ 0 0 0 1）面（Ｃ面）から数度ずれた方位
を有するＳｉＣ基板を用いてもよい。

【００４５】そして、流量５（ｌ／ｍｉｎ）の酸素によ
ってバブリングされた水蒸気雰囲気中で、ＳｉＣ基板１
０を１１００℃で３時間ほど熱酸化し、表面に厚みが約
４０ｎｍの熱酸化膜を形成した後、バッファード弗酸
（弗酸：フッ化アンモニウム水溶液＝１：７）により、
その熱酸化膜を除去する。そして、ＣＶＤ装置のチャン
バー内にＳｉＣ基板１０を設置し、チャンバー内を１０
^-6Ｐａ程度（≒１０^-8Torr）の真空度になるまで減圧す
る。次に、チャンバー内に希釈ガスとして流量２（ｌ／
ｍｉｎ）の水素ガスと流量１（ｌ／ｍｉｎ）のアルゴン
ガスとを供給し、チャンバー内の圧力を０．０９３３Ｍ
Ｐａとして、基板温度を約１６００℃に制御する。水素
ガス及びアルゴンガスの流量は上述の一定値に保持しな
がら、原料ガスとして流量が２（ｍｌ／ｍｉｎ）のプロ
パンガスと、流量が３（ｍｌ／ｍｉｎ）のシランガスと
をチャンバー内に導入する。原料ガスは流量５０（ｍｌ
／ｍｉｎ）の水素ガスで希釈されている。そして、チャ
ンバー内で、原料ガス及び希釈ガスを供給しながら、ｎ
型不純物である窒素（ドーピングガス）をパルス状に供
給することにより、ＳｉＣ基板１０の主面の上に、厚み
約１０ｎｍのｎ型ドープ層１２ａ（高濃度ドープ層）を
形成する。ここで、ドーピングガスとしては例えば窒素
を高圧ボンベに収納しておいて、高圧ボンベとドーピン
グガス供給用配管との間にパルスバルブを設ける。そし
て、原料ガス及び希釈ガスを供給しながら、パルスバル
ブを繰り返し開閉することによって、ドーピングガスを
チャンバー内のＳｉＣ基板１０の直上にパルス状に供給
することができる。

【００４６】そして、ｎ型ドープ層１２ａのエピタキシ
ャル成長が終了すると、ドーピングガスの供給を停止さ
せて、つまり、パルスバルブを完全に閉じた状態で、プ
ロパンガスとシランガスとをＳｉＣ基板１０の上に供給
することにより、ＳｉＣ基板１０の主面の上に、アンド
ープのＳｉＣ単結晶からなる厚み約５０ｎｍのアンドー
プ層１２ｂ（低濃度ドープ層）をエピタキシャル成長さ
せる。

【００４７】このようにして、原料ガスを供給しながら
同時にパルスバルブを開閉してドーピングガスを導入す
ることによるｎ型ドープ層１２ａの形成と、パルスバル
ブを閉じた状態にしてドーピングガスを供給しないで原
料ガスの供給のみによるアンドープ層１２ｂの形成とを
各々２０回ずつ繰り返すことにより、ｎ型ドープ層１２
ａとアンドープ層１２ｂとを交互に２０周期積層してな
る第１の活性領域１２を形成する。このとき、最上層に
はアンドープ層１２ｂを形成し、その厚みを他のアンド
ープ層１２ｂよりも１５ｎｍ程度厚くしておく。第１の
活性領域１２における平均の窒素濃度は、約１×１０¹⁷
atoms ・ｃｍ^-3であり、第１の活性領域１２の熱酸化終
了後におけるトータルの厚みは、１１００ｎｍである。

【００４８】次に、原料ガスと希釈ガスはそのままにし
て、ドーピングガスを、ｐ型不純物であるアルミニウム
を含むガス（ドーピングガス）に切り換えることによ
り、第１の活性領域１２の上に、厚み約１０ｎｍのｐ型
ドープ層１３ａ（高濃度ドープ層）を形成する。なお、
第１の活性領域１２の形成後、しばらくの間原料ガスと
希釈ガスとの供給を続けて、第１の活性領域１２の上に
比較的厚めのアンドープ層を形成してから、ｐ型ドープ
層１３ａを形成することが好ましい。ここで、ドーピン
グガスとしては例えばトリメチルアルミニウム（Ａｌ
（ＣＨ₃ ）₃ を約１０％含む水素ガスを用いる。そし
て、上述の第１の活性領域１２を形成する際の手順と同
様に、原料ガスを供給しながら同時にパルスバルブを開
閉してドーピングガス（トリメチルアルミニウムを含む
水素ガス）を導入することによるｐ型ドープ層１３ａの
形成と、パルスバルブを閉じた状態にしてドーピングガ
スを供給しないで原料ガスの供給のみによるアンドープ
層１３ｂの形成とを各々２０回ずつ繰り返すことによ
り、ｐ型ドープ層１３ａとアンドープ層１３ｂとを交互
に２０周期積層してなる第２の活性領域１３を形成す
る。このとき、最上層にはアンドープ層１３ｂを形成
し、その厚みを他のアンドープ層１３ｂよりも１５ｎｍ
程度厚くしておく。第２の活性領域１３における平均の
アルミニウム濃度は、約１×１０¹⁷atoms ・ｃｍ^-3であ
り、第２の活性領域１３の熱酸化終了後におけるトータ
ルの厚みは、約１１００ｎｍである。

【００４９】次に、図３（ｂ）に示す工程で、選択的エ
ッチングにより、第２の活性領域１３のうち，ショット
キーダイオード２０及びｐＭＯＳＦＥＴ３０を形成しよ
うとする部分を除去して、ショットキーダイオード２０
及びｐＭＯＳＦＥＴ３０を形成しようとする領域に第１
の活性領域１２を露出させる。

【００５０】次に、図３（ｃ）に示す工程で、基板に、
素子分離領域を形成するためのトレンチを形成し、トレ
ンチ内にシリコン酸化膜を埋め込んで素子分離領域１１
を形成する。

【００５１】次に、図４（ａ）に示す工程で、ｐ型不純
物（例えばアルミニウムイオンＡｌ+ ）の注入により、
ショットキーダイオード２０の電極引き出し層２２と、
ｐＭＯＳＦＥＴ３０のソース領域３３ａ及びドレイン領
域３３ｂとを形成する。このとき、基板上に、ｐ型不純
物イオンを注入する領域以外の領域を覆い、ｐ型不純物
イオンを注入する領域を開口したシリコン酸化膜などか
らなる注入マスクを形成した後、基板温度を５００〜８
００℃の間に加熱して、注入マスクの上方からアルミニ
ウムイオン（Ａｌ⁺ ）などのイオン注入を行なう。さら
に、不純物の活性化のためのアニールを温度１５００℃
で１０分間行なうことにより、ｐ型不純物濃度が約１×
１０¹⁸atoms ・ｃｍ^-3の電極引き出し層２２，ソース領
域３３ａ及びドレイン領域３３ｂを形成する。このと
き、アルミニウムイオン（Ａｌ⁺ ）を、注入エネルギー
が互いに異なる例えば６回のイオン注入工程に分けて基
板内に注入する。例えば、第１回目のイオン注入の条件
が加速電圧１８０ｋｅＶ，ドーズ量１．５×１０¹⁴atom
s ・ｃｍ^-2で、第２回目のイオン注入の条件が加速電圧
１３０ｋｅＶ，ドーズ量１×１０¹⁴atoms ・ｃｍ^-2で、
第３回目のイオン注入の条件が加速電圧１１０ｋｅＶ，
ドーズ量５×１０¹³atoms ・ｃｍ^-2で、第４回目のイオ
ン注入の条件が加速電圧１００ｋｅＶ，ドーズ量８×１
０¹³atoms ・ｃｍ^-2で、第５回目のイオン注入の条件が
加速電圧６０ｋｅＶ，ドーズ量６×１０ ¹³atoms ・ｃｍ
^-2で、第６回目のイオン注入の条件が加速電圧３０ｋｅ
Ｖ，ドーズ量５×１０¹³atoms ・ｃｍ^-2である。イオン
注入の方向は、いずれの場合にもＳｉＣ基板１０の法線
に対して７°傾いた方向であり、注入深さは約０．３μ
ｍである。

【００５２】同様に、ｎ型不純物（例えば窒素イオンＮ
+ ）の注入により、ｎＭＯＳＦＥＴ４０のソース領域４
３ａ及びドレイン領域４３ｂを形成する。このとき、基
板上に、ｎ型不純物イオンを注入する領域以外の領域を
覆い、ｎ型不純物イオンを注入する領域を開口したシリ
コン酸化膜などからなる注入マスクを形成した後、基板
温度を５００〜８００℃の間に加熱して、注入マスクの
上方から窒素イオン（Ｎ⁺ ）などのイオン注入を行な
う。さらに、不純物の活性化のためのアニールを温度１
５００℃で１０分間行なうことにより、注入深さが約
０．８μｍでｎ型不純物濃度が約１×１０¹⁸atoms ・ｃ
ｍ^-3のソース領域４３ａ及びドレイン領域４３ｂを形成
する。

【００５３】次に、図４（ｂ）に示す工程で、基板上
に、注入マスクを除去した後、プラズマＣＶＤ法によっ
て厚みが約０．４μｍのＳｉＮ膜を形成した後、ＳｉＮ
膜をパターニングして、第２の活性領域１３のうちキャ
パシタ５０及びインダクタ６０を形成しようとする領域
の上に、下地絶縁膜５１と誘電体膜６１とを形成する。

【００５４】次に、図４（ｃ）に示す工程で、ＭＯＳＦ
ＥＴ形成領域において、約１１００℃の温度下で第１，
第２の活性領域１２，１３の最上層のアンドープ層１２
ｂ，１３ｂの表面部（約１５ｎｍの厚み分）を熱酸化す
ることにより、厚みが約３０ｎｍの熱酸化膜からなるゲ
ート絶縁膜３１，４１を形成する。次に、ゲート絶縁膜
３１，４１のうちソース領域３３ａ及びドレイン領域３
３ｂの上方に位置する部分を除去して開口部を設け、開
口部に真空蒸着法により形成されたＮｉ合金膜からなる
ソース電極３４，４４及びドレイン電極３５，４５を形
成する。このとき、同時に、ショットキーダイオード２
０の電極引き出し層２２の上にもＮｉ合金膜からなるオ
ーミック電極２３を形成する。さらに、ソース電極３
４，４４，ドレイン電極３５，４５及びオーミック電極
２３と各活性領域１２，１３又は電極引き出し層２２と
のオーミックコンタクトをとるために１０００℃で３分
間アニールを行なう。続いて、ゲート絶縁膜３１，４１
の上にチタン（Ｔｉ）合金膜を蒸着して、チタン合金膜
からなるゲート長約１μｍのゲート電極３２，４２を形
成する。また、第１の活性領域１２のショットキーダイ
オード２０を形成する領域の上にニッケル（Ｎｉ）の蒸
着を行なって、ニッケルからなるショットキー電極２１
を形成するとともに、キャパシタ５０の下地絶縁膜５１
の上に白金（Ｐｔ）の蒸着を行なって白金からなる下部
電極５２を形成する。

【００５５】次に、インダクタ６０を形成しようとする
領域において、スパイラル状の開口を有するレジスト膜
を形成した後、その上に厚みが約４μｍのＣｕ膜を堆積
し、リフトオフを行なって、誘電体膜６１の上にスパイ
ラル状の導体膜６２を残す。なお、Ｃｕ膜に代えてアル
ミニウム合金膜により導体膜を構成してもよい。その場
合には、アルミニウム合金膜を堆積した後、Ｃｌ₂ ガス
とＢＣｌ₃ ガスとを用いたＲＩＥドライエッチングによ
ってアルミニウム合金膜をパターニングしてスパイラル
状の導体膜６２を形成する。

【００５６】次に、図５（ａ）に示す工程で、スパッタ
リング法によりキャパシタ５０の下部電極の上にＢＳＴ
膜を形成した後、蒸着法によりＢＳＴ膜の上に白金（Ｐ
ｔ）膜を形成する。そして、白金膜及びＢＳＴ膜を所定
の形状にパターニングして、上部電極５４及び容量絶縁
膜５３を形成する。

【００５７】次に、基板上にシリコン酸化膜からなる層
間絶縁膜７０を堆積し、層間絶縁膜７０に、ショットキ
ーダイオード２０のショットキー電極２１及びオーミッ
ク電極２３と、ｐＭＯＳＦＥＴ３０のソース電極３４及
びドレイン電極３５と、ｎＭＯＳＦＥＴ４０のソース電
極４４及びドレイン電極４５と、キャパシタ５０の上部
電極５４及び下部電極５２と、インダクタ６０の導体膜
６２のスパイラルの中心部とにそれぞれ到達するコンタ
クトホール７４を形成する。

【００５８】その後、各コンタクトホール７４内及び層
間絶縁膜７０の上にアルミニウム合金膜を形成した後、
これをパターニングすることにより、図１に示す半導体
デバイスの構造が得られる。

【００５９】本実施形態においては、ＳｉＣ層を用いた
が、ＳｉＣ層上に設けられる半導体装置だけではなく、
例えばＧａＡｓ層，ＧａＮ層，ＡｌＧａＡｓ層，ＳｉＧ
ｅ層，ＳｉＧｅＣ層，ＩｎＰ層，ＩｎＧａＡｓ層，Ｉｎ
ＧａＰＮ層など、複数の元素の化合物からなる化合物半
導体基板上に設けられる半導体装置全般に本実施形態を
適用することができる。その場合にも、δドープ層と低
濃度ドープ層（アンドープ層を含む）とを積層した活性
領域をゲート絶縁膜の下方に備えていることにより、不
純物イオン散乱の低減，オフ状態におけるチャネル領域
全体の空乏化，δドープ層の不純物への電荷のトラップ
を利用して、チャネル移動度の向上と耐圧の向上とを図
ることができる。特に、ＳｉＣ層，ＩｎＰ層，ＩｎＧａ
Ａｓ層，ＩｎＧａＰＮ層，ＧａＮ層を用いた場合には、
極めてチャネル移動度の高いデバイスが得られる。

【００６０】（第２の実施形態）次に、第１の実施形態
で説明した半導体デバイスをランプ点灯回路に用いた例
である第２の実施形態について説明する。

【００６１】図６は、本実施形態における電球型蛍光ラ
ンプ装置８０の構造を示す断面図である。同図に示すよ
うに、蛍光ランプ装置８０は、３本の略Ｕ字型の発光管
をブリッジにより連結して構成される蛍光ランプ８１
と、蛍光ランプ８１を点灯させるための半導体チップな
どの要素を含む点灯回路８２と、点灯回路８２を収納す
るカバー８３と、カバー８３の先端に取り付けられた口
金８４と、蛍光ランプ８１を周囲を覆うグローブ８５
と、点灯回路８２を搭載するための回路基板８６とを備
えている。

【００６２】図７は、蛍光ランプ装置８０中の点灯回路
８２の構成を示す電気回路図である。同図に示すよう
に、点灯回路８２には、ラインフィルタ回路８７と、整
流回路８８と、電源平滑用コンデンサ８９と、インバー
タ回路９０と、インダクタ９１と、共振用コンデンサ９
２とを配置して構成されている。インバータ回路９０は
ｐＭＯＳＦＥＴ，ｎＭＯＳＦＥＴと、インバータ用コン
デンサとによって構成されている。蛍光ランプ８１は共
振用コンデンサ９２と並列に配置されていて、蛍光ラン
プ８１内の両端の電極９３，９４間に放電電流を流すこ
とにより、蛍光が発光される構成となっている。

【００６３】ここで、本実施形態における蛍光ランプ装
置８０の特徴は、図６に示すように、点灯回路８２内の
各部材が１つのＳｉＣ基板内に搭載されていて、点灯回
路８２全体が小型化されている点である。つまり、本実
施形態における点灯回路８２は、後述するように、例え
ば１０〜１５ｍｍ角程度にまで小型化することができ、
かつ、その全体の厚みは、ＳｉＣ基板の厚みに積層膜や
層間絶縁膜の厚みを加えた程度にすぎないので、点灯回
路８２全体がきわめて薄型の構造となる。その結果、点
灯回路８２を口金８４近辺の小径部分に配置することが
でき、ランプ自体の寸法の小型化を図ることができる。
特に、上記第１の実施形態で説明したように、ＭＯＳＦ
ＥＴ，ショットキーダイオード等の能動素子を横型構造
にして、共通のＳｉＣ基板内にＭＯＳＦＥＴ，ショット
キーダイオードを設けることを可能にしたことから、集
積化が容易になった。また、インダクタなどの受動素子
をも共通のＳｉＣ基板上に搭載できるようにしたことに
より、いっそうの小型化を図ることができる。

【００６４】図８は、本実施形態の点灯回路８２と、上
述の公報に記載されている従来の点灯回路（破線参照）
との大きさを比較して示す図である。本実施形態におい
ては、以下のように各部材の占有スペースの低減を図る
ことができる。

【００６５】ＭＯＳＦＥＴは、ゲート長が１μｍである
ことから、インバータとしての面積は数１０μｍから数
１００μｍ角程度の面積内に収納できる。４つのショッ
トキーダイオードからなる整流回路も同じかあるいはそ
れ以下の面積内に収納できる。

【００６６】一方、インダクタは、５ｍｍ角程度の面積
に線幅９μｍのスパイラル状の導体膜を間隔４μｍで設
けたとすると、ターン数が１６０回程度になり、インダ
クタンスが７８０μＨになる。通常、蛍光ランプ装置の
点灯回路に用いられるインダクタのインダクタンスは、
全体で４００〜７００μＨ程度であるので、５ｍｍ角程
度の面積があればこの仕様を満足するンイダクタを設け
ることができる。

【００６７】また、キャパシタ（コンデンサ）は、例え
ば５ｍｍ角の面積でＢＳＴ膜を形成すると、ＢＳＴ膜の
比誘電率が１０００程度であり、厚みも１０ｎｍ程度の
薄膜化が可能であるので、約２２μＦの容量が得られ
る。通常、蛍光ランプ装置の点灯回路中の平滑用コンデ
ンサに用いられるキャパシタの容量は、２０〜３０μＦ
程度である。また、他の回路に配置されるキャパシタ
は、ｎＦオーダーの容量であればよいので、それほどの
面積は必要でない。したがって、図８に示すように、１
０〜２０ｍｍ角のＳｉＣ基板上に、点灯回路全体のキャ
パシタを配置する領域を確保することができる。

【００６８】また、ＳｉＣ基板上に形成されるＭＯＳＦ
ＥＴやショットキーダイオードの正常な動作を確保しう
る温度は、４００℃前後であるので、従来のＳｉ基板上
に設けられたＦＥＴを前提とする場合のごとく、１５０
℃という厳しい温度の上限による種々の制約が大幅に緩
和される。例えば、従来の蛍光ランプ装置においては、
チョークコイルの発熱による温度が１５０℃を越え、か
つ、ランプからの熱放散を考慮すると、インバータ回路
中のＦＥＴや整流回路中のダイオードと、チョークコイ
ルとを離れた位置に配置する必要があった。しかし、本
実施形態においては、ＳｉＣ基板上のＭＯＳＦＥＴ，シ
ョットキーダイオードの耐熱性が高いことからすべての
素子を近接して配置しても、耐熱性による不具合はほと
んど生じない。また、点灯回路が大幅に小型化できるこ
とから、ランプ内における配置の自由度を高く確保する
ことができ、かつ、ＳｉＣ基板は熱伝導率が高く放熱性
も良好であることから、点灯回路８２内の各素子が蛍光
ランプ８１の熱放散による悪影響を受けるのを容易に回
避することができる。

【００６９】また、本実施形態の点灯回路８２におい
て、インダクタやキャパシタの一部を、ＳｉＣ基板の裏
面に配置して、基板の面積を有効に活用することも可能
である。また、石英ガラスなどのガラス中にＳｉＣ基板
のチップ全体を埋め込んで、電球内に配置する構造を採
ることもできる。

【００７０】さらに、上記第２の実施形態においては、
ＳｉＣ基板を利用した半導体デバイスをランプの点灯回
路内に配置した例を説明したが、本発明の半導体デバイ
スを他の機器に利用することももちろん可能である。例
えば、空調機や掃除機，洗濯機，冷蔵庫などの機器にお
いても、高温で使用されるか、狭いスペース内に制御回
路を収納する必要がある場合などにおいて、本発明の半
導体デバイスを配置することにより、上記実施形態で述
べた効果を発揮することができる。ただし、ランプの点
灯回路のように、特に小型でしかも発熱量の大きい機器
においては、厳しい耐熱性と集約性とが要求されるの
で、本発明を適用することで、著効を発揮することがで
きる。

【００７１】また、上記各実施形態においては、ＳｉＣ
層を用いたが、ＳｉＣ層以外の半絶縁性層、たとえば、
ＧａＡｓ層，ＧａＮ層，ＡｌＧａＡｓ層，ＳｉＧｅ層，
ＳｉＧｅＣ層，ＩｎＰ層，ＩｎＧａＰＮなどによって構
成される基板を用いても、上述の効果と同じ効果を発揮
することができる。特に、ＩｎＰ基板，ＩｎＧａＰＮ基
板を用いた場合には、極めて高速動作するトランジスタ
が得られる。

【００７２】さらに、上記各実施形態においては、能動
素子として横型のダイオード，ＭＯＳＦＥＴを設けた
が、本発明の能動素子はかかる実施形態に限定されるも
のではなく、縦型のダイオードや縦型のパワーＭＯＳＦ
ＥＴなどにも適用することができる。すなわち、縦型の
能動素子と横型の能動素子とを共通のＳｉＣ基板等の基
板上に設けてもよいし、複数の縦型の能動素子を共通の
ＳｉＣ基板等の基板上に設けてもよい。

【００７３】次に、上記各実施形態で用いたダイオード
やＭＯＳＦＥＴに関する実測データについて説明する。

【００７４】図９は、窒素の濃度が１×１０¹⁸atoms ・
ｃｍ^-3の場合におけるδドープ層のプロファイルを詳細
に調べるために、ショットキーダイオードについてのＣ
−Ｖ法による不純物濃度測定を行なった結果を示す図で
ある。Ｃ−Ｖ法による測定は、径が３００μｍの円形Ｎ
ｉショットキー電極を有するショットキーダイオード
に、バイアスを、０．５Ｖから−０．２Ｖまでの間と、
−０．２Ｖから−２Ｖの間とに変化させ、これに重畳し
て微小振幅の１ＭＨｚの高周波信号を印加して行なっ
た。そして、同図に示す不純物濃度のプロファイルは、
厚さが１０ｎｍのδドープ層と厚さが５０ｎｍのアンド
ープ層とを積層したものから抜き出したδドープ層につ
いてのものである。同図に示すように、深さ方向の濃度
プロファイルはほぼ上下対称形であり、本発明の実施形
態のエピタキシャル方法によって、ＣＶＤによるエピタ
キシャル成長中のドーピングメモリ効果（ドーパントの
残留効果）が無視できることを示している。そして、Ｃ
−Ｖ法によるδドープ層の平面的なキャリア濃度は１．
５×１０¹²ｃｍ^-2であり、ホール係数の測定から得られ
た平面的なキャリア濃度約２．５×１０¹²ｃｍ^-2に比較
的よく一致している。そして、このパルス状のプロファ
イルの半値幅は、１２ｎｍと形成されており、顕著な急
峻性を示している。

【００７５】図１０は、６Ｈ−ＳｉＣ基板中のδドープ
層のバンド端フォトルミネッセンススペクトルの測定結
果を示す図である。このスペクトルは温度８Ｋの下で得
られたものであり、励起源として強度０．５ｍＷのＨｅ
−Ｃｄレーザーが用いられている。ここでは、厚さ１０
ｎｍのδドープ層と厚さ５０ｎｍのアンドープ層とを積
層したもののアンドープ層から得られたスペクトルと、
厚さ１μｍのアンドープ層から得られたスペクトルとを
比較している。同図に示すように、両者のスペクトルパ
ターンが同じ波長領域で同じ強度の発光ピークを有して
いるので、両者の不純物濃度が同じであることがわか
る。言い換えると、δドープ層とアンドープ層とからな
る積層構造中のアンドープ層には、δドープ層からの不
純物の拡散による不純物濃度の上昇がほとんどみられ
ず、ほぼ所望の不純物濃度プロファイルを維持しながら
積層されていることがわかる。特筆すべきは、アンドー
プ層の不純物濃度が、５×１０¹⁶atoms ・ｃｍ^-3程度の
低い値に制御されている点である。ＰＬ法を用いること
により、本発明のδドープ層とアンドープ層とを交互に
積層して得られる活性領域中のアンドープ層の不純物濃
度が５×１０¹⁶atoms ・ｃｍ^-3程度の低濃度であること
が確認された。

【００７６】図１１（ａ），（ｂ）は、それぞれ順に、
６Ｈ−ＳｉＣ層の電子移動度の温度依存性と電子濃度の
温度依存性とを示すデータである。図１１（ａ），
（ｂ）において、○印のデータは、厚みが１０ｎｍのδ
ドープ層（ドーパントは窒素）と、厚みが５０ｎｍのア
ンドープ層とを積層してなる６Ｈ−ＳｉＣ層（サンプル
Ａ）についてのデータである。■印のデータは、６Ｈ−
ＳｉＣの低濃度均一ドープ層（１．８×１０¹⁶ｃｍ^-3）
についてのデータであり、▲印のデータは６Ｈ−ＳｉＣ
の高濃度均一ドープ層（１．３×１０¹⁸ｃｍ^-3）につい
てのデータである。図１１（ａ），（ｂ）に示すよう
に、６Ｈ−ＳｉＣの低濃度均一ドープ層（１．８×１０
¹⁶ｃｍ^-3）においては、不純物濃度が低いので、キャリ
アの走行時にキャリアが不純物から受ける散乱が小さく
なることにより、電子の移動度が大きい。一方、６Ｈ−
ＳｉＣの高濃度均一ドープ層（１．３×１０¹⁸ｃｍ^-3）
においては、不純物濃度が高いので、キャリアの走行時
にキャリアが不純物から受ける散乱が大きくなることに
より、電子移動度が小さい。つまり、キャリア濃度とキ
ャリアの走行特性とは、互いにトレードオフの関係にあ
る。それに対し、サンプルＡの活性領域中のδドープ層
においては、高濃度均一ドープ層と同程度に電子濃度が
高く、かつ、電子の移動度が高いことがわかる。すなわ
ち、本発明の活性領域は、高い電子濃度を有していなが
ら、高い電子移動度を実現することができるので、ダイ
オードやトランジスタの電子が走行する領域に適した構
造となっていることがわかる。なお、キャリアがホール
である場合にも、原理的には電子の場合と変わりがない
ので、ｐ型のδ層におけるホール濃度を高くしつつ、高
いホール移動度を実現することができると考えることが
できる。

【００７７】図１２は、上述の厚みが１０ｎｍのδドー
プ層と厚みが５０ｎｍのアンドープ層とを積層してなる
活性領域を有するサンプルＡと、厚みが２０ｎｍのδド
ープ層と厚みが１００ｎｍのアンドープ層とを積層して
なる活性領域を有するサンプルＢとにおける電子移動度
の温度依存性を示すデータである。この電子移動度のデ
ータは、温度７７〜３００Ｋの範囲において測定されて
いる。上述のように、サンプルＡとＢとにおけるδドー
プ層とアンドープ層との厚みの比をいずれも１：５と共
通化してサンプルＡ，Ｂの平均的な不純物濃度を同じに
しているにも拘わらず、同図に示すように、サンプルＡ
における電子移動度は、サンプルＢにおける電子移動度
に比べて大きいことがわかる。特に、低温領域において
は、サンプルＢにおける電子移動度は、温度が低くなる
にしたがって、イオン化された不純物による散乱のため
に低下しているが、サンプルＡにおいては、温度が低く
なっても高い電子移動度が維持されていることが示され
ている。

【００７８】図１３（ａ），（ｂ）は、厚みが１０ｎｍ
のδドープ層を有するサンプルＡにおける伝導帯端のバ
ンド構造をシミュレーションした結果を示す図、及びキ
ャリア濃度分布をシミュレーションした結果を示す図で
ある。図１４（ａ），（ｂ）は、厚みが２０ｎｍのδド
ープ層を有するサンプルＢにおける伝導帯端のバンド構
造をシミュレーションした結果を示す図、及びキャリア
濃度分布をシミュレーションした結果を示す図である。
図１３（ａ），図１４（ａ）に示すように、δドープ層
に対して直交する断面においては、電子は、正にチャー
ジしたドナー層によって構成されたＶ型のクーロンポテ
ンシャル（量子井戸）に閉じ込められ、この井戸内で量
子状態が形成される。電子の実効質量は１．１であり、
６Ｈ−ＳｉＣ層の比誘電率は９．６６である。アンドー
プ層に用いられる６Ｈ−ＳｉＣ層のバックグラウンドの
キャリア濃度は約１×１０¹⁵ｃｍ^-3であり、ｎ型δドー
プ層のキャリア濃度は１×１０¹⁸ｃｍ^-3である。

【００７９】図１３（ｂ）に示すように、厚みが１０ｎ
ｍのδドープ層（サンプルＡ）においては、２次元電子
が２つのδドープ層によって挟まれたアンドープ層にま
で広く分布していて、電子濃度が２×１０¹⁶ｍ^-3以上の
領域は界面から２５ｎｍの範囲である。つまり、図１に
示すｎ型ドープ層１２ａ（δドープ層）からアンドープ
層１２ｂにまでキャリアが浸みだしていることがわか
る。

【００８０】一方、図１４（ｂ）に示すように、厚みが
２０ｎｍの厚いδドープ層（サンプルＢ）においては、
電子の波動関数によって規定されるキャリアの存在確率
の高い領域と、イオン化散乱中心を有するδドープ層と
が強くオーバーラップしていて、電子濃度が２×１０¹⁶
ｃｍ^-3以上の領域は界面から１１ｎｍの範囲である。つ
まり、キャリアのδドープ層からアンドープ層への浸み
だしが比較的少ないことがわかる。

【００８１】以上の実施形態や他のシミュレーションデ
ータなどを総合すると、高濃度ドープ層の厚みは、Ｓｉ
Ｃ層を用いる場合には、１モノレイヤー以上で２０ｎｍ
未満であることが好ましいことがわかった。また、低濃
度ドープ層（アンドープ層を含む）の厚みは、約１０ｎ
ｍ以上で約１００ｎｍ以下であることが好ましい。これ
らの高濃度ドープ層と低濃度ドープ層の厚みは、それぞ
れ、これらを利用して形成される能動素子（ダイオー
ド，トランジスタなど）の種類や目的に応じて適宜選択
することができる。

【００８２】（第３の実施形態）第３の実施形態におい
ては、δドープ層とアンドープ層との積層構造を利用し
た大電流のスイッチングトランジスタとして機能するＡ
ＣＣＵＦＥＴ（Accumulation Mode ＦＥＴ）を第１の実
施形態における集積型の半導体デバイスのＭＯＳＦＥＴ
の代わりに用いる。

【００８３】図１５は、本実施形態におけるＡＣＣＵＦ
ＥＴ部分のみの構造を示す断面図である。同図に示すよ
うに、濃度１×１０¹⁸atoms ・ｃｍ^-3のアルミニウム
（ｐ型不純物）がドープされたｐ型のＳｉＣ基板１３０
の上には、平均濃度約１×１０ ¹⁷atoms ・ｃｍ^-3のアル
ミニウムがドープされたｐ型の下部活性領域１３１と、
下部活性領域１３１の上に形成され平均濃度約１×１０
¹⁷atoms ・ｃｍ^-3の窒素がドープされたｎ型の上部活性
領域１３２と、上部活性領域１３２及び下部活性領域１
３１内に濃度１×１０¹⁸ｃｍ^-3の窒素を注入して形成さ
れたｎ型のソース領域１３３ａ及びドレイン領域１３３
ｂと、上部活性領域１３２の上に形成されたＳｉＯ₂ か
らなるゲート絶縁膜１３４と、ゲート絶縁膜１３４の上
に形成されたＮｉ合金膜からなるゲート電極１３５と、
ソース領域１３３ａ及びドレイン領域１３３ｂにそれぞ
れオーミックコンタクトするＮｉ合金膜からなるソース
電極１３６ａ及びドレイン電極１３６ｂと、ＳｉＣ基板
１３０の裏面にオーミックコンタクトするＮｉ合金膜か
らなる裏面電極１３７とを備えている。

【００８４】ここで、図１５の右方に拡大して示すよう
に、下部活性領域１３１は、高濃度（例えば１×１０¹⁸
atoms ・ｃｍ^-3）のアルミニウムを含む厚みが約１０ｎ
ｍのｐ型ドープ層１３１ａと、アンドープのＳｉＣ単結
晶からなる厚み約５０ｎｍのアンドープ層１３１ｂとを
交互に、約４０層ずつ積層して構成されている。そし
て、トータル厚みが約２４００ｎｍである。そして、ｐ
型ドープ層１３１ａは、量子効果によるアンドープ層１
３１ｂへのキャリアの浸みだしが可能な程度に薄く形成
されていることから、キャリアのしみ出しに伴ってｐ型
ドープ層１３１ａには負の電荷がトラップされる。

【００８５】一方、図１５の左方に拡大して示すよう
に、上部活性領域１３２は、高濃度（例えば１×１０¹⁸
atoms ・ｃｍ^-3）の窒素を含む厚みが約１０ｎｍのｎ型
ドープ層１３２ａと、アンドープのＳｉＣ単結晶からな
る厚さ約５０ｎｍのアンドープ層１３２ｂとを交互に、
各々５層ずつ積層して構成されている。つまり、トータ
ル厚みが約３００ｎｍである。そして、量子効果によっ
てｎ型ドープ層１３２ａに量子準位が生じ、ｎ型ドープ
層１３２ａ中の局在する電子の波動関数はある程度の広
がりを持つようになる。その結果、上述のように、電子
がｎ型ドープ層１３２ａだけでなくアンドープ層１３２
ｂにも存在するような分布状態となる。この状態で、上
部活性領域１３２のポテンシャルが高められ、量子効果
によってｎ型ドープ層１３２ａからアンドープ層１３２
ｂに電子が広がった状態になると、ｎ型ドープ層１３２
ａ，アンドープ層１３２ｂに絶えず電子が供給される。
そして、電子が不純物濃度の低いアンドープ層１３２ｂ
を流れるので、不純物イオン散乱の低減により、高いチ
ャネル移動度が得られる。一方、オフ状態では上部活性
領域１３２全体が空乏化され、上部活性領域１３２には
電子が存在しなくなるので、不純物濃度の低いアンドー
プ層１３２ｂによって耐圧が規定され、上部活性領域１
３２全体において高い耐圧値が得られることになる。よ
って、上部活性領域１３２を利用してソース・ドレイン
領域１３３ａ，１３３ｂ間に大電流を流すように構成さ
れたＡＣＣＵＦＥＴにおいて、高いチャネル移動度と、
高い耐圧とを同時に実現することが可能になる。

【００８６】また、上述のように、アンドープ層１３２
ｂにおける不純部濃度が低いことから、上部活性領域１
３２をチャネル層として用いることにより、ゲート絶縁
膜１３４やゲート絶縁膜１３４−上部活性領域１３２間
の界面付近にトラップされる電荷の低減によるチャネル
移動度の向上と、不純物イオン散乱の低減によるチャネ
ル移動度の向上と、耐圧性の向上とを図ることができ
る。

【００８７】そして、第１の実施形態におけるＭＯＳＦ
ＥＴの代わりに本実施形態のＡＣＣＵＦＥＴを用いるこ
とにより、より大電力を必要とするランプ装置に適した
半導体デバイスを構成することができる。

【００８８】本実施形態のＡＣＣＵＦＥＴについての電
流電圧特性（ドレイン電流とドレイン電圧との関係）の
ゲート電圧依存性を調べたところ、第１の実施形態にお
けるｎチャネル型ＭＯＳＦＥＴに比べて飽和電流量がさ
らに増大していることがわかった。さらに、ドレイン電
圧が４００Ｖ以上においてもブレークダウンなしに安定
なドレイン電流が得られ、オフ状態における絶縁破壊電
圧は６００Ｖ以上であり、オン抵抗も１ｍΩ・ｃｍ² と
いう低い値が実現できた。

【００８９】特に、ＡＣＣＵＦＥＴは、飽和電流値が大
きくオン抵抗が小さい点に特徴があるが、まだ実用化に
至っていない大きな理由の１つとして、オフ状態におけ
る耐圧性に乏しいという難点がある。ところが、本実施
形態のＡＣＣＵＦＥＴでは、上述のようにδドープ層と
アンドープ層との積層構造を利用することによって、オ
フ状態における高い耐圧性を確保することができるの
で、ＡＣＣＵＦＥＴの実用化に大きく前進したといえよ
う。

【００９０】なお、本実施形態のＡＣＣＵＦＥＴを有す
る集積型半導体デバイスの製造工程は、基本的に第１の
実施形態における集積型半導体デバイスの製造工程とほ
とんど変わらないので、説明を省略する。

【００９１】なお、本実施形態においては、δドープ層
とアンドープ層とを交互に積層してなる下部活性領域１
３１を設けたが、下部活性領域は必ずしもなくてもよ
い。また、下部活性領域に代えて均一にドープされた低
濃度ドープ層又はアンドープ層を設けてもよい。ただ
し、δドープ層とアンドープ層とを交互に積層してなる
下部活性領域１３１を設けることにより、チャネル下方
領域における耐圧をより高めることができる。

【００９２】図１６は、本実施形態のＡＣＣＵＦＥＴに
ついて、ゲートバイアスＶｇを−５Ｖから２５Ｖまで５
Ｖ刻みに変えたときのＩ−Ｖ特性（ドレイン電圧の変化
に対するドレイン電流の変化特性）を示す図である。こ
のＩ−Ｖ特性からわかるように、ゲートバイアスが１５
Ｖとパワーデバイスでは比較的低い値に設定しても、２
２０ｍＡ／ｍｍ程度の大きなドレイン電流が得られてい
る。つまり、本発明のＡＣＣＵＦＥＴの電流駆動力が大
きいことが確認された。

【００９３】図１７は、図１６のデータに基づく計算に
よって得られた，実効チャネル移動度のゲート電圧依存
性を示す図である。同図に示すように、本実施形態のＡ
ＣＣＵＦＥＴは、ゲートバイアスを高くしたときでも５
０（ｃｍ² ／Ｖｓ）以上の実効チャネル移動度を有する
ことが確認されている。つまり、ＦＥＴの電流駆動力は
実効チャネル移動度に比例するが、本実施形態のＡＣＣ
ＵＦＥＴは、上述のようなδドープ層とアンドープ層と
を交互に積層した構造を有していることから、高い実効
チャネル移動度を発揮し、その結果、大きな電流駆動力
を発揮していることがわかる。

【００９４】（その他の実施形態）また、ＳｉＣ層以外
の半導体層も用いることができる。例えば、ＩｎＰ基板
上のＩｎＰ層，ＩｎＧａＡｓ層又はＩｎＧａＰＮ層を用
いることができる。また、サファイア基板，ＧａＮ基板
などの上のＧａＮ層を用いることもできる。さらに、Ｇ
ａＡｓ層，ＡｌＧａＡｓ層，ＧａＮ層，ＡｌＧａＮ層，
ＳｉＧｅ層，ＳｉＧｅＣ層など、公知の化合物半導体層
を用いることができる。これらの化合物半導体層の場合
には、高濃度ドープ層（δドープ層）の厚みはその材料
に応じて適正な厚みが定められる。例えば、ＧａＡｓ層
を用いる場合には、１モノレイヤーのδドープ層を設け
ることができる。一般的には、キャリアの供給能力を適
正に維持できさえすれば、同じ厚みで耐圧値を向上させ
るためには、高濃度ドープ層（δドープ層）の厚みは薄
いほど好ましいといえる。

【００９５】特に、ＩｎＰ基板を用いる場合について説
明する。この場合の半導体デバイス構造は、図１に示す
構造と基本的は同じであり、ＩｎＰ基板上のＩｎＧａＡ
ｓ層を利用して、ショットキーダイオード，ＭＯＳＦＥ
Ｔ，キャパシタ及びインダクタを集積してなる集積型の
半導体デバイスを構成することができる。

【００９６】その場合、Ｓｉ基板１０に代えて、高濃度
の鉄（Ｆｅ）がドープされた厚み約１００μｍの半絶縁
性のＩｎＰ基板を用いる。また、第１の活性領域１２の
代わりに、高濃度（例えば１×１０²⁰atoms ・ｃｍ^-3）
のＳｉ（シリコン）を含む厚みが約１ｎｍのＩｎＧａＡ
ｓ単結晶（成分比は例えばＩｎ_0.53Ｇａ_0.47Ａｓ）から
なるｎ型ドープ層と、ＩｎＧａＡｓ単結晶（成分比は例
えばＩｎ_0.53Ｇａ_0.47Ａｓ）からなる厚みが約１０ｎｍ
のアンドープ層とを交互に複数層ずつ積層したものを用
いる。また、第２の活性領域１３の代わりに、高濃度
（例えば１×１０ ²⁰atoms ・ｃｍ^-3）のＺｎ（Ｂｅ）を
含む厚みが約１ｎｍのｐ型ドープ層と、アンドープのＩ
ｎＡｌＡｓ単結晶（成分比は例えばＩｎ_0.52Ａｌ_0.48Ａ
ｓ）からなる厚みが約１０ｎｍのアンドープ層とを交互
に複数層ずつ積層したものを用いる。

【００９７】ＩｎＰ基板上に形成されるＩｎＧａＡｓ層
又はＩｎＧａＰＮ層を電子走行領域として用いると、極
めて高い電子の移動度が得られることが知られている。
したがって、この特性を利用して、極めて高い周波数波
領域（３０ＧＨｚ〜６０ＧＨｚ）で動作するスイッチン
グトランジスタを搭載した点灯回路が得られる。

【００９８】そして、ＩｎＰ基板上のＩｎＧａＡｓ層を
用いた場合にも、第１の実施形態と同様に、ショットキ
ーダイオード，キャパシタ及びインダクタを設けること
ができる。特に、ＩｎＰ基板は耐熱性が大きく，かつ熱
伝導率も高いことから、インダクタを設ける場合にも、
インダクタを構成する導体膜の微細化が可能であり、よ
り微細なパターン、例えば、幅が１〜２μｍで間隙が１
〜２μｍ程度の形状も可能である。

【００９９】

【発明の効果】本発明の第１の半導体デバイスによれ
ば、基板の化合物半導体層の上に、キャリア走行領域と
して機能する少なくとも１つの第１の半導体層と、高濃
度のキャリア用不純物を含み量子効果によるキャリアの
分布が可能な少なくとも１つの第２の半導体層とを交互
に積層して構成される活性領域を設け、活性領域の上に
複数の能動素子を設けたので、高いキャリアの走行特性
と耐圧性とを有する能動素子を共通の基板上に集積化し
てなる半導体デバイスの提供を図ることができる。

【０１００】本発明の第２の半導体デバイスによれば、
基板のＳｉＣ層やＩｎＧａＡｓ層の上にインダクタを設
けたので、ＳｉＣ基板，ＩｎＰ基板又はＩｎＧａＰＮ基
板の高い耐熱性と高い熱伝導率とを利用して、微細なパ
ターンを有するインダクタを設けることが可能になり、
狭い面積に大きなインダクタンスを有するインダクタの
提供を図ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態におけるＳｉＣ基板上
にショットキーダイオード，ＭＯＳＦＥＴ，キャパシタ
及びインダクタを集積してなる半導体デバイスの断面図
である。

【図２】第１の実施形態における半導体デバイスの平面
パターンを概略的に示す平面図である。

【図３】（ａ）〜（ｃ）は、第１の実施形態の半導体デ
バイスの製造工程のうち第１，第２の活性領域の形成か
ら素子分離領域の形成までの工程を示す断面図である。

【図４】（ａ）〜（ｃ）は、第１の実施形態の半導体デ
バイスの製造工程のうちソース・ドレイン領域の形成か
ら各素子の電極又は導体膜の形成までの工程を示す断面
図である。

【図５】（ａ），（ｂ）は、第１の実施形態の半導体デ
バイスの製造工程のうちキャパシタの上部電極の形成か
ら各素子の導体部へのコンタクトホールの形成までの工
程を示す断面図である。

【図６】第２の実施形態における蛍光ランプ装置の構造
を示す断面図である。

【図７】第２の実施形態における蛍光ランプ装置中の点
灯回路の構成を示す電気回路図である。

【図８】第２の実施形態の点灯回路と、従来の点灯回路
との大きさを比較して示す図である。

【図９】第１の実施形態におけるショットキーダイオー
ドについてのＣ−Ｖ法による不純物濃度測定を行なった
結果を示す図である。

【図１０】第１の実施形態に係る６Ｈ−ＳｉＣ基板中の
δドープ層のバンド端フォトルミネッセンススペクトル
の測定結果を示す図である。

【図１１】（ａ），（ｂ）は、それぞれ順に、第１の実
施形態における６Ｈ−ＳｉＣ層の電子移動度の温度依存
性と電子濃度の温度依存性とを示すデータである。

【図１２】第１の実施形態におけるサンプルＡ，Ｂにお
ける電子移動度の温度依存性を示すデータである。

【図１３】（ａ），（ｂ）は、第１の実施形態における
サンプルＡにおける伝導帯端のバンド構造をシミュレー
ションした結果を示す図、及びキャリア濃度分布をシミ
ュレーションした結果を示す図である。

【図１４】（ａ），（ｂ）は、第１の実施形態における
サンプルＢにおける伝導帯端のバンド構造をシミュレー
ションした結果を示す図、及びキャリア濃度分布をシミ
ュレーションした結果を示す図である。

【図１５】第２の実施形態におけるＡＣＣＵＦＥＴの断
面図である。

【図１６】第２の実施形態で作成したＡＣＣＵＦＥＴの
Ｉ−Ｖ特性を示す図である。

【図１７】図１６のデータに基づく計算によって得られ
た，実効チャネル移動度のゲート電圧依存性を示す図で
ある。

【図１８】従来の蛍光ランプ装置の構造を示す断面図で
ある。

【図１９】従来の蛍光ランプ装置中の点灯回路の構成を
示す電気回路図である。

【符号の説明】

１０ＳｉＣ基板１１素子分離領域１２第１の活性領域１２ａｎ型ドープ層１２ｂアンドープ層１３第２の活性領域１３ａｐ型ドープ層１３ｂアンドープ層２０ショットキーダイオード２１ショットキー電極２２電極引き出し層２３オーミック電極３０ｐＭＯＳＦＥＴ３１ゲート絶縁膜３２ゲート電極３３ａソース領域３３ｂドレイン領域３４ソース電極３５ドレイン電極４０ｎＭＯＳＦＥＴ４１ゲート絶縁膜４２ゲート電極４３ａソース領域４３ｂドレイン領域４４ソース電極４５ドレイン電極５０キャパシタ５１下地絶縁膜５２下部電極５３容量絶縁膜５４上部電極６０インダクタ６１誘電体膜６２導体膜７０層間絶縁膜７１コンタクト７２配線７４コンタクトホール７５パッド８０蛍光ランプ装置８１蛍光ランプ８２点灯回路８３カバー８４口金８５グローブ８６回路基板８７ラインフィルタ回路８８整流回路８９電源平滑用コンデンサ９０インバータ回路９１インダクタ９２共振用コンデンサ９３，９４電極

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 27/092 Ｈ０１Ｌ 29/78 ３０１Ｂ 29/78 29/48 Ｆ 29/872 Ｈ // Ｈ０５Ｂ 41/24 (72)発明者北畠真大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者楠本修大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者上野山雄大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者宮崎光治大阪府門真市大字門真1006番地松下電器産業株式会社内Ｆターム(参考） 3K072 AC11 BA03 BB01 BC01 BC03 GA02 GB12 4M104 AA03 AA04 BB05 CC03 GG03 GG13 5F038 AZ04 DF11 EZ02 EZ20 5F048 AA05 AB10 AC03 AC10 BA03 BA07 BA10 BA14 BA15 BA19 BB09 BD09 BF07 BF11 BG14 5F140 AA01 AA25 AA29 AB01 AB03 AB06 AB09 BA02 BA05 BA06 BA07 BA08 BA09 BA16 BA20 BB18 BC12 BD05 BE07 BF01 BF06 BH21 BH49 BJ01 BJ06 BK13 BK14 BK21 BK29 CA03 CB04 CC03

Claims

【特許請求の範囲】

【請求項１】基板上に設けられた化合物半導体層と、上記化合物半導体層の上に設けられ、キャリア走行領域
として機能する少なくとも１つの第１の半導体層と、高
濃度のキャリア用不純物を含み上記第１の半導体層より
も膜厚が薄く量子効果によるキャリアの分布が可能な少
なくとも１つの第２の半導体層とを交互に積層して構成
される活性領域と、上記活性領域の上に設けられた複数の能動素子とを備え
ていることを特徴とする半導体デバイス。
【請求項２】請求項１記載の半導体デバイスにおい
て、上記複数の能動素子は、上記第１の半導体層をゲート絶
縁膜の直下方に有するＭＩＳＦＥＴを含むことを特徴と
する半導体デバイス。
【請求項３】請求項１記載の半導体デバイスにおい
て、上記活性領域として、上記第２の半導体層におけるキャ
リア用不純物が第１導電型不純物である第１の活性領域
と、該第１の活性領域の上に形成され上記第２の半導体
層におけるキャリア用不純物が第２導電型不純物である
第２の活性領域とを有し、上記第２の活性領域の一部が除去されて、上記第１の活
性領域が基板の最上層に露出しており、上記第１の活性領域が露出している部分には、第２導電
型ＭＩＳＦＥＴが設けられている一方、上記第２の活性
領域には、第１導電型ＭＩＳＦＥＴが設けられているこ
とを特徴とする半導体デバイス。
【請求項４】請求項１〜３のうちいずれか１つに記載
の半導体デバイスにおいて、上記化合物半導体層は、ＳｉＣ層，ＧａＮ層，ＩｎＰ
層，ＩｎＧａＡｓ層及びＩｎＧａＰＮ層から選ばれた１
つの半導体層であることを特徴とする半導体デバイス。
【請求項５】基板上に設けられたＳｉＣ層，ＧａＮ
層，ＩｎＰ層，ＩｎＧａＡｓ層及びＩｎＧａＰＮ層から
選ばれた１つの半導体層と、上記半導体層の上に設けられたインダクタとを備えてい
ることを特徴とする半導体デバイス。
【請求項６】請求項５記載の半導体デバイスにおい
て、上記半導体層は、キャリア走行領域として機能する少な
くとも１つの第１の半導体層と、高濃度のキャリア用不
純物を含み上記第１の半導体層よりも膜厚が薄く量子効
果によるキャリアの分布が可能な少なくとも１つの第２
の半導体層とを交互に積層して構成されており、上記半導体層の上に設けられた複数の能動素子をさらに
備えていることを特徴とする半導体デバイス。
【請求項７】請求項５又は６記載の半導体デバイスに
おいて、上記半導体層の上に設けられたＭＩＳＦＥＴを含むイン
バータ回路と、上記半導体層の上に設けられたショットキーダイオード
を含む整流回路と、上記半導体層の上に設けられたキャパシタとをさらに備
え、蛍光ランプ装置の点灯回路として機能することを特徴と
する半導体デバイス。