CN104465655B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN104465655B
CN104465655B CN201410376725.0A CN201410376725A CN104465655B CN 104465655 B CN104465655 B CN 104465655B CN 201410376725 A CN201410376725 A CN 201410376725A CN 104465655 B CN104465655 B CN 104465655B
Authority
CN
China
Prior art keywords
mentioned
based semiconductors
layer
semiconductors layer
2gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410376725.0A
Other languages
English (en)
Other versions
CN104465655A (zh
Inventor
汤元美树
蔵口雅彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN104465655A publication Critical patent/CN104465655A/zh
Application granted granted Critical
Publication of CN104465655B publication Critical patent/CN104465655B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

实施方式的半导体装置具备：第1导电型的第1GaN类半导体层；第1导电型的第2GaN类半导体层，设在第1GaN类半导体层上；第2导电型的第3GaN类半导体层，设在第2GaN类半导体层上的一部分区域中；第1导电型的第4GaN类半导体层，设在第3GaN类半导体层上，是外延生长层；栅极绝缘膜，设在第2GaN类半导体层、第3GaN类半导体层及第4GaN类半导体层上；栅极电极，设在栅极绝缘膜上；第1电极，设在第4GaN类半导体层上；第2电极，设在第1GaN类半导体层的与第2GaN类半导体层相反的一侧；第3电极，设在第2GaN类半导体层上。

Description

半导体装置及其制造方法
相关申请的交叉引用
本申请基于2013年9月20日提出的日本专利申请第2013－196132号主张优先权，这里引用其全部内容。
技术领域
本发明的实施方式涉及半导体装置及其制造方法。
背景技术
具有较高的绝缘破坏强度的GaN类半导体被期待应用于功率电子用半导体装置或高频功率半导体装置等。为了使用GaN类半导体的系统的小型化及低功耗化，有将多个GaN类半导体的元件例如晶体管和二极管进行1芯片化的要求。
另一方面，在GaN类半导体中，难以使通过离子注入而导入的杂质的活化率变高。因此，难以将杂质层的层构造不同的晶体管和二极管进行1芯片化。
发明内容
本发明要解决的技术问题是提供一种能够将晶体管和二极管进行1芯片化的GaN类半导体的半导体装置。
技术方案的半导体装置具备：第1导电型的第1GaN类半导体层；第1导电型的第2GaN类半导体层，设在第1GaN类半导体层上，第1导电型的杂质浓度比第1GaN类半导体层低；第2导电型的第3GaN类半导体层，设在第2GaN类半导体层上的一部分区域中；第1导电型的第4GaN类半导体层，设在第3GaN类半导体层上，是外延生长层，第1导电型的杂质浓度比第2GaN类半导体层高；栅极绝缘膜，设在第2GaN类半导体层、第3GaN类半导体层及第4GaN类半导体层上；栅极电极，设在栅极绝缘膜上；第1电极，设在第4GaN类半导体层上；第2电极，设在第1GaN类半导体层的与第2GaN类半导体层相反的一侧；以及第3电极，设在第2GaN类半导体层上。
根据上述结构，能够提供一种能够将晶体管和二极管进行1芯片化的GaN类半导体的半导体装置。
附图说明
图1是表示第1实施方式的半导体装置的结构的示意剖视图。
图2是表示第1实施方式的半导体装置的电路图。
图3是表示第1实施方式的半导体装置的第1制造方法的示意剖视图。
图4是表示第1实施方式的半导体装置的第1制造方法的示意剖视图。
图5是表示第1实施方式的半导体装置的第1制造方法的示意剖视图。
图6是表示第1实施方式的半导体装置的第1制造方法的示意剖视图。
图7是表示第1实施方式的半导体装置的第1制造方法的示意剖视图。
图8是表示第1实施方式的半导体装置的第2制造方法的示意剖视图。
图9是表示第1实施方式的半导体装置的第2制造方法的示意剖视图。
图10是表示第1实施方式的半导体装置的第2制造方法的示意剖视图。
图11是表示用来实现半导体装置的耐压的杂质浓度与GaN层的膜厚的关系的图。
图12是表示第2实施方式的半导体装置的结构的示意剖视图。
图13是表示第2实施方式的半导体装置的第1制造方法的示意剖视图。
图14是表示第2实施方式的半导体装置的第1制造方法的示意剖视图。
图15是表示第2实施方式的半导体装置的第1制造方法的示意剖视图。
图16是表示第2实施方式的半导体装置的第1制造方法的示意剖视图。
图17是表示第2实施方式的半导体装置的第1制造方法的示意剖视图。
图18是表示第2实施方式的半导体装置的第1制造方法的示意剖视图。
图19是表示第2实施方式的半导体装置的第2制造方法的示意剖视图。
图20是表示第2实施方式的半导体装置的第2制造方法的示意剖视图。
图21是表示第2实施方式的半导体装置的第2制造方法的示意剖视图。
图22是表示第2实施方式的半导体装置的第2制造方法的示意剖视图。
图23是表示第2实施方式的半导体装置的第2制造方法的示意剖视图。
图24是表示第3实施方式的半导体装置的结构的示意剖视图。
图25是表示第4实施方式的半导体装置的结构的示意剖视图。
具体实施方式
以下，参照附图说明本发明的实施方式。另外，在以下的说明中，对相同的部件等赋予相同的标号，关于说明了一次的部件等适当省略其说明。
在本说明书中，所谓“GaN类半导体”，是GaN(氮化镓)、AlN(氮化铝)、InN(氮化铟)及具备它们的中间组分的半导体的总称。此外，在本说明书中，所谓AlGaN，是指用AlxGa1－xN(0<x<1)的组分式表示的半导体。
此外，在以下的说明中，n+、n、n－及p+、p、p－的表述表示各导电型的杂质浓度的相对的高低。即n+表示与n相比n型的杂质浓度相对较高，n－表示与n相比n型的杂质浓度相对较低。此外，p+表示与p相比p型的杂质浓度相对较高，p－表示与p相比p型的杂质浓度相对较低。另外，也有将n+型、n－型单记作n型，将p+型、p－型单记作p型的情况。
(第1实施方式)
本实施方式的半导体装置具备：第1导电型的第1GaN类半导体层；第1导电型的第2GaN类半导体层，设在第1GaN类半导体层上，第1导电型的杂质浓度比第1GaN类半导体层低；第2导电型的第3GaN类半导体层，设在第2GaN类半导体层上的一部分区域中；第1导电型的第4GaN类半导体层，设在第3GaN类半导体层上，是外延生长层，第1导电型的杂质浓度比第2GaN类半导体层高；栅极绝缘膜，设在第2GaN类半导体层、第3GaN类半导体层及第4GaN类半导体层上；栅极电极，设在栅极绝缘膜上；第1电极，设在第4GaN类半导体层上；第2电极，设在第1GaN类半导体层的与第2GaN类半导体层相反的一侧；第3电极，设在第2GaN类半导体层上。
图1是表示本实施方式的半导体装置的结构的示意剖视图。图2是本实施方式的半导体装置的电路图。
半导体装置100中，晶体管和二极管被1芯片化。如图2所示，使晶体管的源极电极和二极管的阳极电极共用，使晶体管的漏极电极和二极管的阴极电极共用。二极管对于防止在晶体管中流过过电流是有益的。
晶体管是MISFET(Metal-Insulator-Semiconductor-Field Effect Transistor，金属绝缘体半导体场效应晶体管)。此外，二极管是SBD(Schottky Barrier Diode，肖特基势垒二极管)。
在本实施方式中，以第1导电型是n型、第2导电型是p型的情况为例进行说明。因而，晶体管是以电子为载流子的n沟道型晶体管。此外，晶体管是使载流子在半导体基板的表面侧的源极电极与背面侧的漏极电极之间移动的纵型晶体管。
半导体装置100在n+型的GaN层(第1GaN类半导体层)12上具备n－型的GaN层(第2GaN类半导体层)14。
n+型的GaN层12作为晶体管的漏极区域、二极管的阴极区域发挥功能。n+型的GaN层12例如含有Si(硅)作为n型杂质。
n+型的GaN层12的n型杂质浓度例如是1×1018cm－3以上且1×1020cm－3以下。
n－型的GaN层14是所谓的漂移层。n－型的GaN层14例如含有Si(硅)作为n型杂质。n－型的GaN层14的n型杂质浓度例如是1×1014cm－3以上且1×1018cm－3以下。n－型的GaN层14的n型杂质浓度比n+型的GaN层12的n型杂质浓度低。n－型的GaN层14的膜厚例如是1μm以上20μm以下。
在n－型的GaN层(第2GaN类半导体层)14上的一部分区域具备p型的GaN层(第3GaN类半导体层)16。p型的GaN层16例如含有Mg(镁)作为p型杂质。p型的GaN层16是外延生长层。p型的GaN层16作为晶体管的沟道区域(基极区域)发挥功能。
在p型的GaN层(第3GaN类半导体层)16上设有n+型的GaN层(第4GaN类半导体层)18。n+型的GaN层18作为晶体管的源极区域发挥功能。
n+型的GaN层18是外延生长层。n+型的GaN层18与n－型的GaN层14相比n型杂质浓度较高。
n+型的GaN层18例如含有Si(硅)作为n型杂质。n+型的GaN层18的n型杂质浓度例如是1×1018cm－3以上且1×1023cm－3以下。
p型的GaN层16和n+型的GaN层18具备台面构造。即，p型的GaN层16和n+型的GaN层18突出到n－型的GaN层14上，截面是梯形形状。另外，台面构造的侧面并不一定是锥形状，也可以是垂直的面。
在n－型的GaN层(第2GaN类半导体层)14、p型的GaN层(第3GaN类半导体层)16及n+型的GaN层(第4GaN类半导体层)18上，连续地设有栅极绝缘膜20。栅极绝缘膜20例如是硅氧化膜或硅氮化膜。
在栅极绝缘膜20上形成有栅极电极22。栅极电极22被设在两个台面构造之间的区域中。栅极电极22例如是Ni(镍)或Ti(钛)等的金属。在栅极电极22中，除了金属以外还可以采用金属硅化物、多晶硅等。
在栅极电极22上，形成有例如由硅氧化膜或硅氮化膜形成的未图示的层间绝缘膜。
并且，在n+型的GaN层(第4GaN类半导体层)18设有源极电极(第1电极)24。源极电极24例如是含有Ni(镍)的金属。
在本实施方式中，源极电极(第1电极)24设在一端位于n+型的GaN层(第4GaN类半导体层)18、另一端位于p型的GaN层(第3GaN类半导体层)16的槽内。并且接触在p型的GaN层16上。
通过该结构，源极电极24也作为施加对沟道区域(基极区域)的电位的电极而发挥功能。换言之，使源极电极24和沟道电极(基极电极)共用，简单且以小面积实现了两者的接触。
另外，也可以做成将源极电极24和沟道电极(基极电极)独立设置的结构。在此情况下，只要做成不设置上述槽、将源极电极24用n+型的GaN层(第4GaN类半导体层)18的表面连接的结构即可。
另外，从使晶体管的导通电流增大的观点来看，优选的是，n+型的GaN层(第4GaN类半导体层)18和源极电极(第1电极)24进行欧姆连接。
此外，在n+型的GaN层(第1GaN类半导体层)12的与n－型的GaN层(第2GaN类半导体层)14相反的一侧，设有漏极电极(第2电极)26。漏极电极26也作为二极管的阴极电极发挥功能。漏极电极26例如是含有Ni的金属。
从使晶体管的导通电流增大、并且使二极管的正向电流增大的观点来看，优选的是，n+型的GaN层(第1GaN类半导体层)12和漏极电极(第2电极)26进行欧姆连接。
在n－型的GaN层(第2GaN类半导体层)14上，设有阳极电极(第3电极)28。n－型的GaN层(第2GaN类半导体层)14和阳极电极(第3电极)28进行肖特基连接。阳极电极28例如具备Ni(镍)/Au(金)的层叠构造。
源极电极(第1电极)24和阳极电极(第3电极)28从将各自的接触特性最优化的观点来看，优选的是由不同的材料形成。
另外，源极电极24和阳极电极28既可以是通过未图示的配线进行共用而赋予相同的电位的结构，也可以是不共用而赋予不同的电位的结构。
接着，对本实施方式的半导体装置的第1制造方法进行说明。
本实施方式的半导体装置的第1制造方法，在第1GaN类半导体层上，通过外延生长法，形成第1导电型的杂质浓度比第1GaN类半导体层低的第1导电型的第2GaN类半导体层；在第2GaN类半导体层上，通过外延生长法形成第2导电型的第3GaN类半导体层；在第3GaN类半导体层上，通过外延生长法，形成第1导电型的杂质浓度比第2GaN类半导体层高的第1导电型的第4GaN类半导体层；将第4GaN类半导体层和第3GaN类半导体层的一部分区域蚀刻，使第2GaN类半导体层的一部分区域露出，并形成第3GaN类半导体层和第4GaN类半导体层的层叠构造的多个第1凸部；在第2GaN类半导体层、第3GaN类半导体层及第4GaN类半导体层上形成栅极绝缘膜；在栅极绝缘膜上形成栅极电极；在第4GaN类半导体层上形成第1电极；在第1GaN类半导体层的与第2GaN类半导体层相反的一侧形成第2电极；在第2GaN类半导体层上形成第3电极。
图3～图7是表示本实施方式的半导体装置的第1制造方法的示意剖视图。
首先，准备作为n型杂质而含有例如1×1018cm－3以上且1×1020cm－3以下的Si(硅)的n+型的GaN层(第1GaN类半导体层)12。n+型的GaN层12为外延生长的基板。
接着，在n+型的GaN层12上，通过外延生长法，形成作为n型杂质而例如含有5×1015cm－3以上且5×1017cm－3以下的Si、膜厚例如为0.5μm以上且30μm以下的高电阻的n－型的GaN层(第2GaN类半导体层)14。外延生长例如通过MOCVD(Metal Organic Chemical VaporDeposition，金属有机化合物化学气相淀积)法进行。
接着，在n－型的GaN层(第2GaN类半导体层)14上，通过外延生长法，形成包含p型杂质在内的p型的GaN层(第3GaN类半导体层)16。p型杂质例如是Mg(镁)。此外，源气体例如是三甲基镓(TMG)、氨(NH3)，源气体中的p型掺杂剂例如是二茂镁(Cp2Mg)。
接着，通过外延生长法，在p型的GaN层(第3GaN类半导体层)16上形成n+型的GaN层(第4GaN类半导体层)18。n+型的GaN层18作为n型杂质而含有例如1×1018cm－3以上且1×1020cm－3以下的Si(硅)。
通过以上，形成n+型的GaN层(第1GaN类半导体层)12、n－型的GaN层(第2GaN类半导体层)14、p型的GaN层(第3GaN类半导体层)16、n+型的GaN层(第4GaN类半导体层)18的层叠构造(图3)。
接着，对n+型的GaN层(第4GaN类半导体层)18及p型的GaN层(第3GaN类半导体层)16的一部分区域进行蚀刻，使n－型的GaN层(第2GaN类半导体层)露出，并形成p型的GaN层(第3GaN类半导体层)16和n+型的GaN层(第4GaN类半导体层)18的层叠构造的第1凸部。
具体而言，在n+型的GaN层(第4GaN类半导体层)18上，例如使用光刻技术而形成掩模件30(图4)。掩模件30是抗蚀剂。
接着，以掩模件30为掩模，将n+型的GaN层(第4GaN类半导体层)18及p型的GaN层(第3GaN类半导体层)16蚀刻，形成台面构造(第1凸部)(图5)。蚀刻例如通过RIE(ReactiveIon Etching，反应离子刻蚀)进行。
接着，将掩模件30剥离(图6)。
在两个台面构造(第1凸部)之间的n－型的GaN层(第2GaN类半导体层)14、p型的GaN层(第3GaN类半导体层)16及n+型的GaN层(第4GaN类半导体层)18上，形成栅极绝缘膜20(图7)。栅极绝缘膜20例如通过用LPCVD(Low Pressure Chemical Vapor Deposition，低压化学气相沉积)法或PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积)法将硅氮化膜堆积而形成。
接着，在栅极绝缘膜20上形成栅极电极22。在栅极电极22的形成中，例如在栅极绝缘膜20上使用光刻技术而形成抗蚀剂掩模。然后，通过蒸镀法及剥离法，仅在被图案化的部位形成栅极电极22。
然后，使用周知的工艺，形成源极电极(第1电极)24、漏极电极(第2电极)26、阳极电极(第3电极)28。
通过以上的制造方法，制造图1所示的本实施方式的半导体装置。
接着，对本实施方式的半导体装置的第2制造方法进行说明。
本实施方式的半导体装置的第2制造方法，在第1GaN类半导体层上，通过外延生长法，形成第1导电型的杂质浓度比第1GaN类半导体层低的第1导电型的第2GaN类半导体层；将第2GaN类半导体层上的一部分区域通过第1掩模件覆盖，通过选择性外延生长法形成第2导电型的第3GaN类半导体层；在第3GaN类半导体层上的至少一部分区域中，通过选择性外延生长法，形成第1导电型的杂质浓度比第2GaN类半导体层高的第1导电型的第4GaN类半导体层；在第2GaN类半导体层、第3GaN类半导体层及第4GaN类半导体层上形成栅极绝缘膜；在栅极绝缘膜上形成栅极电极；在第4GaN类半导体层上形成第1电极；在第1GaN类半导体层的与第2GaN类半导体层相反的一侧形成第2电极；在第2GaN类半导体层上形成第3电极。
图8～图10是表示本实施方式的半导体装置的第2制造方法的示意剖视图。另外，关于与第1制造方法重复的内容省略记述。
首先，与第1制造方法同样，在n+型的GaN层12上，通过外延生长法形成n－型的GaN层(第2GaN类半导体层)14。
接着，将n－型的GaN层(第2GaN类半导体层)14上的一部分区域用掩模件32(第1掩模件)覆盖(图8)。掩模件32通过周知的膜堆积法、由光刻及蚀刻得到的图案化而形成。掩模件32例如是硅氧化膜。
接着，在n－型的GaN层(第2GaN类半导体层)14上，通过选择性外延生长法，形成含有p型杂质的p型的GaN层(第3GaN类半导体层)16。p型杂质例如是Mg(镁)。此外，源气体例如是三甲基镓(trimethyl gallium,TMG)、氨(ammonia,NH3)，源气体中的p型掺杂剂例如是二茂镁(cyclopentadienyl magnesium,Cp2Mg)。
接着，通过选择性外延生长法，在p型的GaN层(第3GaN类半导体层)16上，形成n+型的GaN层(第4GaN类半导体层)18。n+型的GaN层(第4GaN类半导体层)18作为n型杂质而含有例如1×1018cm－3以上且1×1020cm－3以下的Si(硅)。
通过p型的GaN层16和n+型的GaN层18的选择性外延生长，形成台面构造(图9)。
接着，将掩模件32剥离(图10)。掩模件32的剥离例如通过湿式蚀刻进行。
然后，与第1制造方法同样，形成栅极绝缘膜20、栅极电极22、源极电极(第1电极)24、漏极电极(第2电极)26、阳极电极(第3电极)28。
通过以上的制造方法，制造图1所示的本实施方式的半导体装置。
根据本实施方式，通过晶体管和二极管进行1芯片化，集成度提高。因而，实现能够小型化及低功耗化的半导体装置。
特别是，在本实施方式中，不使用对杂质层进行离子注入而形成的半导体层。因此，实现活化率较高的杂质层。因而，能够降低半导体层和电极的接触电阻，并且使半导体层的电阻也降低。由此，能够实现导通电流较高的高性能的半导体装置。
此外，根据本实施方式，能够通过简单的构造及制造方法将层构造不同的晶体管和二极管1芯片化。
图11是表示用来实现半导体装置的耐压的杂质浓度与GaN层的膜厚的关系的图。横轴是GaN层的杂质浓度(掺杂浓度)，纵轴是GaN层的膜厚。表示要实现的耐压是1.5MV/cm的情况和3.3MV/cm的情况。如果考虑半导体装置的动作边际值，则优选的是将耐压设定为1.5MV/cm。
在本实施方式中，半导体装置的耐压由n－型的GaN层(第2GaN类半导体层)14的条件决定。因而，从实现1.5MV/cm的耐压的观点来看，n－型的GaN层(第2GaN类半导体层)的膜厚为1μm以上且20μm以下、n型的杂质浓度为1×1016cm－3以上且2×1017cm－3以下是优选的。
(第2实施方式)
本实施方式的半导体装置与第1实施方式的不同点在于：在第2GaN类半导体层上的一部分区域中还具备第2导电型的第5GaN类半导体层，所述第5GaN类半导体层将第1电极或第3电极包围并分别离开而设有多个，第2导电型的杂质浓度与第3GaN类半导体层大致相同。此外，与第1实施方式的不同点还在于：在第2GaN类半导体层上的一部分区域中还具备第2导电型的第6GaN类半导体层，所述第6GaN类半导体层接触在第3电极上，第2导电型的杂质浓度与第3GaN类半导体层及第5GaN类半导体层大致相同。以下，关于与第1实施方式重复的内容省略一部分记述。
图12是表示本实施方式的半导体装置的结构的示意剖视图。本实施方式的半导体装置200除了第1实施方式的构造以外，还具备p型的末端构造(第5GaN类半导体层)40和p型的末端部(第6GaN类半导体层)42。
p型的末端构造(第5GaN类半导体层)40在n－型的GaN层(第2GaN类半导体层)14上的一部分区域中以将源极电极(第1电极)24或阳极电极(第3电极)28包围的方式设有多个。各个p型的末端构造40相互分离。
p型的末端构造40是所谓的保护环。通过设置p型的末端构造40，对晶体管的漏极侧或二极管的阴极侧施加的电场被缓和，晶体管或二极管的耐压提高。
p型的末端部(第6GaN类半导体层)42在n－型的GaN层(第2GaN类半导体层)14上的一部分区域中接触在阳极电极(第3电极)28上而设置。通过设置末端部42，阳极电极(第3电极)28的电场被缓和，二极管的耐压提高。
p型的末端构造(第5GaN类半导体层)40及p型的末端部(第6GaN类半导体层)42由与p型的GaN层(第3GaN类半导体层)16大致相同的半导体层形成。因而，p型的末端构造(第5GaN类半导体层)40、p型的末端部(第6GaN类半导体层)42具备与p型的GaN层(第3GaN类半导体层)16大致相同的p型杂质浓度。
接着，对本实施方式的半导体装置的第1制造方法进行说明。
本实施方式的半导体装置的第1制造方法在以下这些点上与第1实施方式的半导体装置的第1制造方法不同：将第4GaN类半导体层和第3GaN类半导体层的一部分区域蚀刻，形成各自分离的第3GaN类半导体层的多个第2凸部；以及，将第2凸部的第3GaN类半导体层的一部分区域蚀刻，使第2GaN类半导体层露出，并形成第3电极。以下，关于与第1实施方式的半导体装置的第1制造方法重复的内容省略一部分记述。
图13～图18是表示本实施方式的半导体装置的第1制造方法的示意剖视图。
在n+型的GaN层(第1GaN类半导体层)12、n－型的GaN层(第2GaN类半导体层)14、p型的GaN层(第3GaN类半导体层)16、n+型的GaN层(第4GaN类半导体层)18的形成之前的步骤，与第1实施方式是同样的。
接着，在n+型的GaN层(第4GaN类半导体层)18上形成掩模件44(图13)。掩模件44例如通过周知的光刻技术形成。掩模件44是抗蚀剂。
接着，以掩模件44为掩模，将n+型的GaN层(第4GaN类半导体层)18及p型的GaN层(第3GaN类半导体层)16蚀刻(图14)。蚀刻例如通过RIE(Reactive Ion Etching)进行。
接着，将掩模件44剥离。然后，以使n+型的GaN层(第4GaN类半导体层)18的一部分区域露出的方式形成掩模件45(图15)。掩模件45例如通过周知的光刻技术形成。掩模件45是抗蚀剂。
接着，以掩模件45为掩模，将n+型的GaN层(第4GaN类半导体层)18的一部分区域蚀刻(图16)。蚀刻例如通过RIE(Reactive Ion Etching)进行。
接着，将掩模件45剥离(图17)。
通过上述工艺，形成晶体管的台面构造、晶体管或二极管的p型的末端构造(第5GaN类半导体层)40、以及二极管的p型的末端部(第6GaN类半导体层)42。晶体管的台面构造对应于第1凸部，二极管的p型的末端构造40及二极管的p型的末端部(第6GaN类半导体层)42对应于第2凸部。
在n－型的GaN层(第2GaN类半导体层)14、p型的GaN层(第3GaN类半导体层)16、n+型的GaN层(第4GaN类半导体层)18、p型的末端构造(第5GaN类半导体层)40及p型的末端部(第6GaN类半导体层)42上，形成栅极绝缘膜20(图18)。栅极绝缘膜20例如通过用LPCVD(LowPressure Chemical Vapor Deposition)法或PECVD(Plasma Enhanced Chemical VaporDeposition)法将硅氮化膜堆积而形成。
接着，在栅极绝缘膜20上形成栅极电极22。在栅极电极22的形成中，例如在栅极绝缘膜20上使用光刻技术形成抗蚀剂掩模。然后，通过蒸镀法及剥离法，仅在被图案化的部位形成栅极电极22。
然后，使用周知的工艺，形成源极电极(第1电极)24、漏极电极(第2电极)26、阳极电极(第3电极)28。
另外，阳极电极(第3电极)28通过将p型的末端部(第6GaN类半导体层)42的p型的GaN层(第3GaN类半导体层)16的一部分区域蚀刻、使n－型的GaN层(第2GaN类半导体层)14露出而形成。
通过以上的制造方法，制造图12所示的本实施方式的半导体装置。
接着，对本实施方式的半导体装置的第2制造方法进行说明。
本实施方式的半导体装置的第2制造方法与第1实施方式的半导体装置的第2制造方法的不同点在于：当形成第4GaN类半导体层时，将第3GaN类半导体层上的一部分区域用第2掩模件覆盖。以下，关于与第1实施方式的半导体装置的第2制造方法重复的内容省略一部分记述。
图19～图23是表示本实施方式的半导体装置的第2制造方法的示意剖视图。另外，关于与第1制造方法重复的内容省略记述。
首先，与第1制造方法同样，在n+型的GaN层(第1GaN类半导体层)12上，通过外延生长法形成n－型的GaN层(第2GaN类半导体层)14。
接着，将n－型的GaN层(第2GaN类半导体层)14上的一部分区域通过掩模件(第1掩模件)46覆盖(图19)。掩模件46通过周知的膜堆积法、由光刻及蚀刻得到的图案化而形成。掩模件46例如是硅氧化膜。
接着，在n－型的GaN层(第2GaN类半导体层)14上，通过选择性外延生长法，形成包含p型杂质的p型的GaN层(第3GaN类半导体层)16(图20)。p型杂质例如是Mg(镁)。此外，源气体例如是三甲基镓(TMG)、氨(NH3)，源气体中的p型掺杂剂例如是二茂镁(Cp2Mg)。
接着，将p型的GaN层(第3GaN类半导体层)16上的一部分区域通过掩模件(第2掩模件)48覆盖(图21)。掩模件48通过周知的膜堆积法、由光刻及蚀刻得到的图案化而形成。掩模件46例如是硅氧化膜。
接着，通过选择性外延生长法，在p型的GaN层(第3GaN类半导体层)16上形成n+型的GaN层(第4GaN类半导体层)18(图22)。n+型的GaN层(第4GaN类半导体层)18作为n型杂质而含有例如1×1018cm－3以上1×1020cm－3且以下的Si(硅)。
接着，将掩模件46、48剥离(图23)。掩模件46、48的剥离例如通过湿式蚀刻进行。
然后，与第1制造方法同样，形成栅极绝缘膜20、栅极电极22、源极电极(第1电极)24、漏极电极(第2电极)26、阳极电极(第3电极)28。
通过以上的制造方法，制造图12所示的本实施方式的半导体装置。
根据本实施方式，除了第1实施方式的效果以外，还将晶体管和二极管的耐压进一步提高。因而，实现更高耐压的半导体装置。
另外，从使半导体装置200的耐压提高的观点来看，优选的是，p型的GaN层(第3GaN类半导体层)16、p型的末端构造(第5GaN类半导体层)40及p型的末端部(第6GaN类半导体层)42中的p型的杂质浓度比n－型的GaN层(第2GaN类半导体层)14中的n型的杂质浓度高一个数量级以上。此外，优选的是，p型的GaN层(第3GaN类半导体层)16、p型的末端构造(第5GaN类半导体层)40及p型的末端部(第6GaN类半导体层)42中的p型的杂质浓度为n－型的GaN层(第2GaN类半导体层)14中的n型的杂质浓度的三个数量级以下。
(第3实施方式)
本实施方式的半导体装置除了在第1导电型的第1GaN类半导体层与第2电极之间具备第1导电型的Si(硅)基板以外，与第2实施方式是同样的。因而，关于与第2实施方式同样的内容省略记述。
图24是表示本实施方式的半导体装置的结构的示意剖视图。本实施方式的半导体装置300除了第1实施方式的构造以外，还在n+型的GaN层(第1GaN类半导体层)12与漏极电极(第2电极)26之间具备n型的Si(硅)基板52。
本实施方式的半导体装置在n型的Si(硅)基板52上通过异质外延生长形成GaN类半导体层。n+型的GaN层(第1GaN类半导体层)12作为缓冲层发挥功能。
通过本实施方式，也能够得到与第2实施方式同样的效果。本实施方式作为外延生长的基板可以使用n型的Si(硅)基板52，能够降低半导体装置400的成本，并且晶片的大口径化也变容易。
(第4实施方式)
本实施方式的半导体装置除了在n型的Si(硅)基板上设有到达n+型的GaN层(第1GaN类半导体层)的凹部以外，与第3实施方式是同样的。因而，关于与第3实施方式同样的内容省略记述。
图25是表示本实施方式的半导体装置的结构的示意剖视图。本实施方式的半导体装置400除了第3实施方式的构造以外，还在n型的Si(硅)基板52上设有到达n+型的GaN层(第1GaN类半导体层)12的凹部。并且，在该凹部中设置漏极电极26。凹部通过蚀刻而设置。
通过本实施方式，也能够得到与第3实施方式同样的效果。进而，在n型的Si(硅)基板52上通过设置凹部、形成漏极电极26，能够将开启电阻降低。
另外，也可以做成将n型的Si(硅)基板52全部通过蚀刻或研磨除去的结构。在此情况下，元件构造与第2实施方式为同样的。
在实施方式中，以第1导电型是n型、第2导电型是p型的情况为例进行了说明，但也可以采用以第1导电型为p型、第2导电型为n型的结构。
在实施方式中，以对1个晶体管和1个二极管进行1芯片化的情况为例进行了说明，但也可以做成对1个晶体管和多个二极管、多个晶体管和1个二极管、或者多个晶体管和多个二极管1进行芯片化的结构。
以上说明了一些实施方式，但这些实施方式都只是例示，并不限定本发明的范围。事实上，这里记述的半导体装置及其制造方法可以通过各种各样的形态来实施，而且，在不脱离本发明的主旨的范围内能够进行各种省略、替代及变更。权利要求书和其等价物包含这些本发明的主旨范围内的形态或变更。

Claims (12)

1.一种半导体装置，其特征在于，具备：
第1导电型的第1GaN类半导体层；
第1导电型的第2GaN类半导体层，设在上述第1GaN类半导体层上，第1导电型的杂质浓度比上述第1GaN类半导体层低；
第2导电型的第3GaN类半导体层，设在上述第2GaN类半导体层上的一部分区域中；
第1导电型的第4GaN类半导体层，设在上述第3GaN类半导体层上，是外延生长层，第1导电型的杂质浓度比上述第2GaN类半导体层高；
栅极绝缘膜，设在上述第2GaN类半导体层、第3GaN类半导体层及第4GaN类半导体层上；
栅极电极，设在上述栅极绝缘膜上；
第1电极，设在上述第4GaN类半导体层上；
第2电极，设在上述第1GaN类半导体层的与上述第2GaN类半导体层相反的一侧；
第3电极，设在上述第2GaN类半导体层上；以及
多个第2导电型的第5GaN类半导体层，在上述第2GaN类半导体层上的一部分区域中将上述第1电极及上述第3电极包围且分别分离地设置，第2导电型的杂质浓度与上述第3GaN类半导体层大致相同。
2.如权利要求1所述的半导体装置，其特征在于，
上述栅极绝缘膜与上述第2GaN类半导体层、第3GaN类半导体层及第4GaN类半导体层接触。
3.如权利要求1所述的半导体装置，其特征在于，
在上述第2GaN类半导体层上的一部分区域还具备与上述第3电极接触且第2导电型的杂质浓度与上述第3GaN类半导体层及上述第5GaN类半导体层大致相同的第2导电型的第6GaN类半导体层。
4.如权利要求1所述的半导体装置，其特征在于，
上述第1电极被设在一端位于上述第4GaN类半导体层、另一端位于上述第3GaN类半导体层的槽内，并且上述第1电极与上述第3GaN类半导体层接触。
5.如权利要求1所述的半导体装置，其特征在于，
上述第2GaN类半导体层的膜厚是1μm以上且20μm以下，上述第2GaN类半导体层的第1导电型的杂质浓度是1×1016cm－3以上且2×1017cm－3以下。
6.如权利要求1所述的半导体装置，其特征在于，
上述第3GaN类半导体层的膜厚是0.1μm以上且2μm以下。
7.如权利要求3所述的半导体装置，其特征在于，
上述第3GaN类半导体层、第5GaN类半导体层及第6GaN类半导体层的第2导电型的杂质浓度比上述第2GaN类半导体层的第1导电型的杂质浓度高一个数量级以上。
8.如权利要求1所述的半导体装置，其特征在于，
上述第1电极和上述第3电极由不同的材料形成。
9.如权利要求1所述的半导体装置，其特征在于，
上述第2GaN类半导体层和上述第3电极进行肖特基连接。
10.如权利要求1所述的半导体装置，其特征在于，
上述第4GaN类半导体层和上述第1电极、以及上述第1GaN类半导体层和上述第2电极进行欧姆连接。
11.一种半导体装置的制造方法，其特征在于，
在第1GaN类半导体层上，通过外延生长法，形成第1导电型的杂质浓度比上述第1GaN类半导体层低的第1导电型的第2GaN类半导体层；
在上述第2GaN类半导体层上，通过外延生长法形成第2导电型的第3GaN类半导体层；
在上述第3GaN类半导体层上，通过外延生长法，形成第1导电型的杂质浓度比上述第2GaN类半导体层高的第1导电型的第4GaN类半导体层；
对上述第4GaN类半导体层的一部分区域和上述第3GaN类半导体层的一部分区域进行蚀刻，使上述第2GaN类半导体层的一部分区域露出，并形成上述第3GaN类半导体层与上述第4GaN类半导体层的层叠构造的第1凸部、第2凸部、及包围上述第1凸部及第2凸部且分别被分离的多个第3凸部；
通过蚀刻，将上述第2凸部的上方及上述第3凸部的上方的上述第4GaN类半导体层除去；
在上述第2GaN类半导体层、上述第3GaN类半导体层及上述第4GaN类半导体层上形成栅极绝缘膜；
在上述栅极绝缘膜上形成栅极电极；
在上述第1凸部的上述第4GaN类半导体层上形成第1电极；
在上述第1GaN类半导体层的与上述第2GaN类半导体层相反的一侧形成第2电极；以及
对上述第2凸部的上述第3GaN类半导体层的一部分区域进行蚀刻，使上述第2GaN类半导体层露出，并在露出的上述第2GaN类半导体层上形成第3电极。
12.一种半导体装置的制造方法，其特征在于，
在第1GaN类半导体层上，通过外延生长法，形成第1导电型的杂质浓度比上述第1GaN类半导体层低的第1导电型的第2GaN类半导体层；
将上述第2GaN类半导体层上的一部分区域通过第1掩模件覆盖，通过选择性外延生长法形成具有第1区域、第2区域及包围第1区域和第2区域的第3区域的第2导电型的第3GaN类半导体层；
将上述第2区域和上述第3区域用第2掩模件覆盖，在上述第1区域上通过选择性外延生长法形成第1导电型的杂质浓度比上述第2GaN类半导体层高的第1导电型的第4GaN类半导体层；
在上述第2GaN类半导体层、第3GaN类半导体层及第4GaN类半导体层上形成栅极绝缘膜；
在上述栅极绝缘膜上形成栅极电极；
在上述第4GaN类半导体层上形成第1电极；
在上述第1GaN类半导体层的与上述第2GaN类半导体层相反的一侧形成第2电极；以及
对上述第2区域的一部分进行蚀刻，使上述第2GaN类半导体层露出，并在露出的上述第2GaN类半导体层上形成第3电极。
CN201410376725.0A 2013-09-20 2014-08-01 半导体装置及其制造方法 Active CN104465655B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-196132 2013-09-20
JP2013196132A JP6271197B2 (ja) 2013-09-20 2013-09-20 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN104465655A CN104465655A (zh) 2015-03-25
CN104465655B true CN104465655B (zh) 2017-08-15

Family

ID=51176246

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410376725.0A Active CN104465655B (zh) 2013-09-20 2014-08-01 半导体装置及其制造方法

Country Status (4)

Country Link
US (2) US20150084059A1 (zh)
EP (1) EP2851944A1 (zh)
JP (1) JP6271197B2 (zh)
CN (1) CN104465655B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3047607B1 (fr) * 2016-02-04 2018-04-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Transistor a heterojonction a confinement de gaz d’electrons ameliore
FR3047608B1 (fr) * 2016-02-04 2018-04-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Transistor a heterojonction a haute mobilite electronique de type normalement bloque ameliore
US10731057B2 (en) * 2017-06-02 2020-08-04 Carlisle Intangible, LLC Pressure-sensitive PVC cover strip
WO2020070233A1 (en) * 2018-10-02 2020-04-09 Swansea University Semiconductor powerdevice
DE102021204293A1 (de) * 2021-04-29 2022-11-03 Robert Bosch Gesellschaft mit beschränkter Haftung Vertikaler transistor und verfahren zum herstellen desselben

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103201844A (zh) * 2010-11-08 2013-07-10 住友电气工业株式会社 半导体装置及其制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897441A (ja) * 1994-09-26 1996-04-12 Fuji Electric Co Ltd 炭化けい素ショットキーダイオードの製造方法
EP1204145B1 (en) * 2000-10-23 2011-12-28 Panasonic Corporation Semiconductor element
JP2003068760A (ja) * 2001-08-29 2003-03-07 Denso Corp 炭化珪素半導体装置およびその製造方法
US6693308B2 (en) * 2002-02-22 2004-02-17 Semisouth Laboratories, Llc Power SiC devices having raised guard rings
JP4875577B2 (ja) 2002-04-30 2012-02-15 古河電気工業株式会社 Ｉｉｉ−ｖ族窒化物半導体装置
CA2576960A1 (en) * 2004-07-08 2007-01-04 Semisouth Laboratories, Inc. Monolithic vertical junction field effect transistor and schottky barrier diode fabricated from silicon carbide and method for fabricating the same
JP4916671B2 (ja) * 2005-03-31 2012-04-18 住友電工デバイス・イノベーション株式会社 半導体装置
JP5052807B2 (ja) 2006-03-29 2012-10-17 古河電気工業株式会社 半導体装置及び電力変換装置
JP2007335677A (ja) * 2006-06-15 2007-12-27 Furukawa Electric Co Ltd:The Ｉｉｉ族窒化物半導体を用いたノーマリオフ型電界効果トランジスタ及びその製造方法
JP2008177369A (ja) * 2007-01-18 2008-07-31 Sumitomo Electric Ind Ltd ショットキバリアダイオード
JP2009117820A (ja) * 2007-10-16 2009-05-28 Rohm Co Ltd 窒化物半導体素子および窒化物半導体素子の製造方法
JP5617175B2 (ja) 2008-04-17 2014-11-05 富士電機株式会社 ワイドバンドギャップ半導体装置とその製造方法
JP5056658B2 (ja) * 2008-08-04 2012-10-24 住友電気工業株式会社 ガードリング構造，その形成方法および半導体デバイス
JP5442229B2 (ja) 2008-09-04 2014-03-12 ローム株式会社 窒化物半導体素子の製造方法
JP4700125B2 (ja) * 2009-07-30 2011-06-15 住友電気工業株式会社 半導体装置およびその製造方法
JP2011129775A (ja) * 2009-12-18 2011-06-30 Rohm Co Ltd 窒化物半導体素子
JP5691259B2 (ja) * 2010-06-22 2015-04-01 株式会社デンソー 半導体装置
US9184286B2 (en) 2011-02-02 2015-11-10 Rohm Co., Ltd. Semiconductor device having a breakdown voltage holding region
US8502234B2 (en) 2011-11-04 2013-08-06 Agovy, Inc. Monolithically integrated vertical JFET and Schottky diode
US8772901B2 (en) 2011-11-11 2014-07-08 Alpha And Omega Semiconductor Incorporated Termination structure for gallium nitride schottky diode
US20130143392A1 (en) * 2011-12-06 2013-06-06 Epowersoft, Inc. In-situ sin growth to enable schottky contact for gan devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103201844A (zh) * 2010-11-08 2013-07-10 住友电气工业株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
JP6271197B2 (ja) 2018-01-31
JP2015061065A (ja) 2015-03-30
US20170148908A1 (en) 2017-05-25
US10141439B2 (en) 2018-11-27
CN104465655A (zh) 2015-03-25
EP2851944A1 (en) 2015-03-25
US20150084059A1 (en) 2015-03-26

Similar Documents

Publication Publication Date Title
TWI770134B (zh) 半導體裝置及半導體裝置之製造方法
EP2793255B1 (en) Manufacturing method of a semiconductor device comprising a schottky diode and a high electron mobility transistor
CN104821340B (zh) 半导体器件
CN103972284B (zh) 半导体器件
JP6066933B2 (ja) 半導体デバイスの電極構造
US8963203B2 (en) Nitride semiconductor device and method for manufacturing same
EP2722890B1 (en) Schottky diode structure and method of fabrication
CN104465655B (zh) 半导体装置及其制造方法
US10050108B2 (en) Semiconductor device
CN103715253B (zh) 化合物半导体器件和其制造方法
CN106024879A (zh) 半导体器件和制造半导体器件的方法
JP6755892B2 (ja) 半導体装置
CN103189993A (zh) 半导体器件及其制造方法
CN103210496A (zh) 半导体器件及其制造方法
CN107887448A (zh) 半导体器件
WO2013137267A1 (ja) 窒化物系化合物半導体素子
CN104916682A (zh) 半导体装置
JP2018056297A (ja) 半導体装置とその製造方法
CN110246894A (zh) 电子器件和形成电子器件的方法
US9704952B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN104916694A (zh) 半导体装置
CN103094319A (zh) 双通道高压结型场效应管降低夹断电压的结构及制造方法
CA3025767C (en) Semiconductor device
JP2015073002A (ja) 化合物半導体装置及びその製造方法
JP5429012B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant