JP6491784B1 - 単結晶炭化ケイ素基板、単結晶炭化ケイ素基板の製造方法、および半導体レーザ - Google Patents
単結晶炭化ケイ素基板、単結晶炭化ケイ素基板の製造方法、および半導体レーザ Download PDFInfo
- Publication number
- JP6491784B1 JP6491784B1 JP2018146437A JP2018146437A JP6491784B1 JP 6491784 B1 JP6491784 B1 JP 6491784B1 JP 2018146437 A JP2018146437 A JP 2018146437A JP 2018146437 A JP2018146437 A JP 2018146437A JP 6491784 B1 JP6491784 B1 JP 6491784B1
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- crystal silicon
- substrate
- single crystal
- wiring film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 308
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 124
- 229910021421 monocrystalline silicon Inorganic materials 0.000 title claims abstract description 116
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title claims description 49
- 238000000034 method Methods 0.000 title description 24
- 238000001312 dry etching Methods 0.000 claims abstract description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 39
- 238000011109 contamination Methods 0.000 claims description 26
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 16
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052804 chromium Inorganic materials 0.000 claims description 8
- 239000011651 chromium Substances 0.000 claims description 8
- 229910052742 iron Inorganic materials 0.000 claims description 8
- 229910052759 nickel Inorganic materials 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims 2
- 239000010408 film Substances 0.000 description 176
- 238000012545 processing Methods 0.000 description 61
- 238000009413 insulation Methods 0.000 description 19
- 238000009751 slip forming Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 238000003754 machining Methods 0.000 description 6
- 230000002411 adverse Effects 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000001771 impaired effect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000005011 time of flight secondary ion mass spectroscopy Methods 0.000 description 3
- 238000002042 time-of-flight secondary ion mass spectrometry Methods 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005422 blasting Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000011835 investigation Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000005 dynamic secondary ion mass spectrometry Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 231100000614 poison Toxicity 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 239000003440 toxic substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/023—Mount members, e.g. sub-mount members
- H01S5/02315—Support members, e.g. bases or carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0233—Mounting configuration of laser chips
- H01S5/02345—Wire-bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/024—Arrangements for thermal management
- H01S5/02476—Heat spreaders, i.e. improving heat flow between laser chip and heat dissipating elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/02208—Mountings; Housings characterised by the shape of the housings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/023—Mount members, e.g. sub-mount members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0233—Mounting configuration of laser chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0235—Method for mounting laser chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0235—Method for mounting laser chips
- H01S5/02355—Fixing laser chips on mounts
- H01S5/0237—Fixing laser chips on mounts by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
- H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
- H01S5/4087—Array arrangements, e.g. constituted by discrete laser diodes or laser bar emitting more than one wavelength
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Plasma & Fusion (AREA)
- Dicing (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Semiconductor Lasers (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】単結晶炭化ケイ素基板の製造工程において、ドライエッチングを用いた場合の基板の絶縁特性を確保する。【解決手段】単結晶炭化ケイ素の基板１５ａは、単結晶炭化ケイ素基板１の表面に配線膜２ａおよび配線膜２ｂを備え、この表面上の配線膜２ａ，２ｂの間に、表面の上端から下端まで断絶することなく連続した間隙が形成されており、この間隙内において、表面の上端から下端まで断絶することなく連続した単結晶炭化ケイ素基板１の表面地肌を露出してなる絶縁部１２を備える。【選択図】図１３
Description
本発明は、単結晶炭化ケイ素基板、単結晶炭化ケイ素基板の製造方法、および半導体レーザに関する。
近年、電子機器の高速化、小型・軽量（高密度）化、高出力化、高信頼性化に対する要求は極めて強い。半導体素子は、急速に高集積化、大サイズ化、マルチチップ化、高出力化の方向に向かっている。また電子回路は、微細化、配線長の短縮化、低抵抗化の方向に向かっている。このような動きの中で、素子の発熱をいかに効率よく除去（放熱）するかが重要な問題となっている。
電子回路には、発熱以外にも、配線密度の増大や高電力化による基板の絶縁破壊等の問題点が指摘されている。基板用の素材には、熱伝導性がよいこと、電気絶縁性が優れること、高周波特性が良いこと、熱膨張係数がＳｉやＧａＡｓに近いこと、化学的に安定していること、機械的強度が大きいこと、回路形成が容易であること、気密封止ができることが求められる。また、製造面からは、安価であること、技術完成度が高いこと、原料が入手しやすいこと、単純かつ廉価な製造プロセスが適用可能なこと、公害物質など毒性物質を含まないことが求められる。
セラミックス製の基板材料としては、一般的に多結晶アルミナ（熱伝導率：約23W/m・K）、多結晶窒化アルミニウム（熱伝導率：約170W/m・K）、多結晶炭化ケイ素（熱伝導率：約300W/m・K）等が用いられている。
しかし近年、熱伝導率300W/m・Kの多結晶炭化ケイ素を基板材料として使った場合でも放熱特性が不十分となる半導体レーザが増えてきている。そこで、熱伝導率が約490W/m・Kの単結晶炭化ケイ素が基板材料として注目されている。
しかし近年、熱伝導率300W/m・Kの多結晶炭化ケイ素を基板材料として使った場合でも放熱特性が不十分となる半導体レーザが増えてきている。そこで、熱伝導率が約490W/m・Kの単結晶炭化ケイ素が基板材料として注目されている。
特許文献１には、炭化ケイ素の表面に反応性イオンエッチングにより微細加工を施す際に、炭化ケイ素の表面を任意形状かつ高精細に微細加工することができ、特に、ナノメートル級の寸法公差による微細加工を行うことができる炭化ケイ素の表面処理方法に関する発明が記載されている。
しかし、半導体レーザの高出力化、半導体素子の高集積化および電子回路の微細化等が進む中、単結晶炭化ケイ素基板を使用する上で、多結晶の基板では起きなかった課題が発生した。それは、基板の製造工程において基板の絶縁特性が低下することである。このような課題やその解決手段は、特許文献１には何ら記載されていない。
本発明者らは、上記課題について検討し、まず、基板製造工程においてドライエッチングを用いた多結晶および単結晶炭化ケイ素基板の表面を、オージェ電子分光法（AES:Auger Electron Spectroscopy）、飛行時間型二次イオン質量分析法（TOF-SIMS:Time-of-Flight Secondary Ion Mass Spectrometry）の２つの方法にて調査した。なお、オージェ電子分光法に比べて、飛行時間型二次イオン質量分析法の方がより精度よく詳細に基板表面を調査できる。
《検証結果１》
調査の結果、単結晶炭化ケイ素基板の表面に、基板の絶縁特性に悪影響を及ぼす元素である鉄、クロム、ニッケル、アルミニウムが付着して、表面汚染層を形成していた。これらの元素は基板製造装置を構成する元素と考えられる。なお、鉄、クロム、ニッケルは、チャンバーの成分であり、アルミニウムは治具の成分である。多結晶炭化ケイ素基板の表面には、単結晶炭化ケイ素基板で確認された付着は確認されなかった。この表面汚染層は、オージェ電子分光法では確認されず、より詳細に分析できる飛行時間型二次イオン質量分析法によって確認された。
調査の結果、単結晶炭化ケイ素基板の表面に、基板の絶縁特性に悪影響を及ぼす元素である鉄、クロム、ニッケル、アルミニウムが付着して、表面汚染層を形成していた。これらの元素は基板製造装置を構成する元素と考えられる。なお、鉄、クロム、ニッケルは、チャンバーの成分であり、アルミニウムは治具の成分である。多結晶炭化ケイ素基板の表面には、単結晶炭化ケイ素基板で確認された付着は確認されなかった。この表面汚染層は、オージェ電子分光法では確認されず、より詳細に分析できる飛行時間型二次イオン質量分析法によって確認された。
《検証結果２》
次に、発明者らは、製造工程面から検討を行った。メタルマスクを用いて配線膜を形成した単結晶炭化ケイ素基板と、ドライエッチングを用いて配線膜を形成した単結晶炭化ケイ素基板の表面を、飛行時間型二次イオン質量分析法によって調査した。
メタルマスクを用いた製造方法では、基板表面に絶縁特性に悪影響を及ぼす元素の付着は確認されなかった。しかし、メタルマスクを用いた製造方法では、配線膜の寸法精度と位置精度が悪いため、半導体レーザの基板として利用できない。ドライエッチングを用いた製造方法は、配線膜の寸法精度と位置精度が良いが、基板表面に絶縁特性に悪影響を及ぼす元素の付着が確認され、表面汚染層の形成が確認された。
次に、発明者らは、製造工程面から検討を行った。メタルマスクを用いて配線膜を形成した単結晶炭化ケイ素基板と、ドライエッチングを用いて配線膜を形成した単結晶炭化ケイ素基板の表面を、飛行時間型二次イオン質量分析法によって調査した。
メタルマスクを用いた製造方法では、基板表面に絶縁特性に悪影響を及ぼす元素の付着は確認されなかった。しかし、メタルマスクを用いた製造方法では、配線膜の寸法精度と位置精度が悪いため、半導体レーザの基板として利用できない。ドライエッチングを用いた製造方法は、配線膜の寸法精度と位置精度が良いが、基板表面に絶縁特性に悪影響を及ぼす元素の付着が確認され、表面汚染層の形成が確認された。
上記の検証結果１，２より、単結晶炭化ケイ素基板の製造工程において、ドライエッチングを用いた場合、基板の表面に、基板の絶縁特性に悪影響を及ぼす元素が付着し、表面汚染層が形成されることがわかった。
そこで、本発明は、単結晶炭化ケイ素基板の製造工程において、ドライエッチングを用いた場合、基板の絶縁特性を確保することを課題とする。
前記した課題を解決するため、本発明の単結晶炭化ケイ素基板は、単結晶炭化ケイ素基板の一方の面に第一の配線膜および第二の配線膜を備え、前記一方の面上の前記第一の配線膜と前記第二の配線膜との間を、当該一方の面の第一端部から第二端部まで断絶することなく連続した第一の間隙が形成されており、前記第一の間隙内において、前記一方の面上の前記第一の配線膜と前記第二の配線膜との間を、前記単結晶炭化ケイ素基板の前記一方の面の、ドライエッチングを用いて鉄、アルミニウム、クロム、ニッケルのうち少なくとも何れかが付着して汚染されてなる表面汚染層を除去した地肌を露出してなる第一の絶縁部を備えることを特徴とする。
その他の手段については、発明を実施するための形態のなかで説明する。
その他の手段については、発明を実施するための形態のなかで説明する。
本発明によれば、単結晶炭化ケイ素基板の製造工程において、ドライエッチングを用いた場合に基板の絶縁特性を確保することが可能となる。
以降、本発明を実施するための形態を、各図を参照して詳細に説明する。
図１から図６は、単結晶炭化ケイ素の基板１３ｆの製造方法を示す図である。
図１から図６は、単結晶炭化ケイ素の基板１３ｆの製造方法を示す図である。
図１は、第一の加工前の単結晶炭化ケイ素の基板１３ａの側面図である。
基板１３ａは、最初は平板状の単結晶炭化ケイ素基板１で構成される。炭化ケイ素（ＳｉＣ）とは、天然には存在しない人工化合物で、珪砂と炭素から合成される。炭化ケイ素は、高温（１５００℃）まで強度が持続するほか、軽量で耐食性も高く、耐熱材料として優れている。この単結晶炭化ケイ素基板１に対して、第一の加工を施すことで、図６に示した基板１３ｆを得ることができる。以下、この第一の加工について説明する。
基板１３ａは、最初は平板状の単結晶炭化ケイ素基板１で構成される。炭化ケイ素（ＳｉＣ）とは、天然には存在しない人工化合物で、珪砂と炭素から合成される。炭化ケイ素は、高温（１５００℃）まで強度が持続するほか、軽量で耐食性も高く、耐熱材料として優れている。この単結晶炭化ケイ素基板１に対して、第一の加工を施すことで、図６に示した基板１３ｆを得ることができる。以下、この第一の加工について説明する。
図２は、配線膜２を成膜した基板１３ｂの側面図である。
基板１３ｂは、単結晶炭化ケイ素基板１の一方の面の表面全体に、スパッタ、蒸着などにより配線膜２が形成されている。
基板１３ｂは、単結晶炭化ケイ素基板１の一方の面の表面全体に、スパッタ、蒸着などにより配線膜２が形成されている。
図３は、フォトレジスト層３のパターニングを行った基板１３ｃの側面図である。
フォトリソグラフィ技術とは、感光性の物質を塗布した物質の表面を、パターン状に露光（パターン露光、像様露光等とも言う）することで、露光された部分と露光されていない部分からなるパターンを生成する技術である。フォトリソグラフィ技術は、主に、半導体素子、プリント基板、液晶ディスプレィ、プラズマディスプレィパネル等の製造に用いられる。フォトレジスト層３は、フォトリソグラフィにおいて使用される、光や電子線等によって溶解性などの物性が変化する組成物である。フォトレジストが選択的に溶解される現象を現像という。物質の表面に塗布され、後に続くエッチングなどの処理から物質表面を保護することからレジストの名が付与されている。
フォトリソグラフィ技術とは、感光性の物質を塗布した物質の表面を、パターン状に露光（パターン露光、像様露光等とも言う）することで、露光された部分と露光されていない部分からなるパターンを生成する技術である。フォトリソグラフィ技術は、主に、半導体素子、プリント基板、液晶ディスプレィ、プラズマディスプレィパネル等の製造に用いられる。フォトレジスト層３は、フォトリソグラフィにおいて使用される、光や電子線等によって溶解性などの物性が変化する組成物である。フォトレジストが選択的に溶解される現象を現像という。物質の表面に塗布され、後に続くエッチングなどの処理から物質表面を保護することからレジストの名が付与されている。
図２に示す基板１３ｂの表面側に、感光性の物質であるフォトレジストを塗布したのち（図示省略）、その配線膜２を剥き出しにしたい部位に露光すると、フォトレジストが反応して、その後の現像により図３に示すように回路パターンがフォトレジスト層３として焼き付けられる。
図４は、ドライエッチングによってフォトレジスト層３の無い箇所の配線膜２を除去した基板１３ｄの側面図である。
ドライエッチングとは、反応性の気体（アルゴン等のエッチングガス）や、イオン、ラジカルによって材料をエッチングする方法である。半導体産業においては、ドライエッチングが主力となっている。エッチングの種類としては他に、液体によるエッチング（ウェットエッチング）、化学反応を伴わない物理エッチング等がある。図３に示したフォトレジスト層の無い箇所の配線膜２が剥き出している部位がエッチングされる。よって基板１３ｄは、配線膜２が剥き出している部位において基板表面１１が露出する。
基板表面１１は、この例では、配線膜２の周囲に断絶することなく連続して単結晶炭化ケイ素基板１の表面が露出している部位である。基板表面１１には、ドライエッチング工程により、鉄、アルミニウム、クロム、ニッケルなどが付着して汚染されている。
ドライエッチングとは、反応性の気体（アルゴン等のエッチングガス）や、イオン、ラジカルによって材料をエッチングする方法である。半導体産業においては、ドライエッチングが主力となっている。エッチングの種類としては他に、液体によるエッチング（ウェットエッチング）、化学反応を伴わない物理エッチング等がある。図３に示したフォトレジスト層の無い箇所の配線膜２が剥き出している部位がエッチングされる。よって基板１３ｄは、配線膜２が剥き出している部位において基板表面１１が露出する。
基板表面１１は、この例では、配線膜２の周囲に断絶することなく連続して単結晶炭化ケイ素基板１の表面が露出している部位である。基板表面１１には、ドライエッチング工程により、鉄、アルミニウム、クロム、ニッケルなどが付着して汚染されている。
図５は、フォトレジスト層３を剥離（除去）した基板１３ｅの側面図である。
図４に示した基板１３ｄに対し、薬品などでフォトレジスト層３を全て剥離（除去）することで、図５に示す基板１３ｅを得ることができる。基板１３ｅは、単結晶炭化ケイ素基板１の一方の面に配線膜２が形成され、かつ、この配線膜２は、フォトリソグラフィ技術により、ミクロンオーダで所望のパターンに形成されている。
図４に示した基板１３ｄに対し、薬品などでフォトレジスト層３を全て剥離（除去）することで、図５に示す基板１３ｅを得ることができる。基板１３ｅは、単結晶炭化ケイ素基板１の一方の面に配線膜２が形成され、かつ、この配線膜２は、フォトリソグラフィ技術により、ミクロンオーダで所望のパターンに形成されている。
図６は、単結晶炭化ケイ素基板１の表面に溝加工を施して、基板の表面地肌を露出してなる絶縁部１２を形成した基板１３ｆを示す側面図である。
図６に示す基板１３ｆは、個々に切り分けられている。配線膜２の周囲に、断絶することなく連続して単結晶炭化ケイ素基板１の基板表面１１が露出している。露出した基板表面１１の周囲に、断絶することなく連続して単結晶炭化ケイ素基板の表面の地肌を露出してなる絶縁部１２が形成されている。すなわち、図５の基板表面１１の一部が溝加工により掘り下げられている。このように絶縁部１２が形成されているので、基板１３ｆの配線膜２と外部のグランド等との絶縁特性が確保されている。
図６に示す基板１３ｆは、個々に切り分けられている。配線膜２の周囲に、断絶することなく連続して単結晶炭化ケイ素基板１の基板表面１１が露出している。露出した基板表面１１の周囲に、断絶することなく連続して単結晶炭化ケイ素基板の表面の地肌を露出してなる絶縁部１２が形成されている。すなわち、図５の基板表面１１の一部が溝加工により掘り下げられている。このように絶縁部１２が形成されているので、基板１３ｆの配線膜２と外部のグランド等との絶縁特性が確保されている。
Dynamic-SIMS（Dynamic Secondary Ion Mass Spectrometry）の分析結果によれば、ドライエッチング工程により単結晶炭化ケイ素基板１に付着した鉄、アルミニウム、クロム、ニッケルの深さ方向浸透量は０．１μｍ以下である。従って、単結晶炭化ケイ素の溝加工による加工量は、深さ方向に最大１μｍで十分であるが、実際は加工性を考え約３０μｍ程度加工される。表面汚染層の除去方法は、レーザ加工または機械加工であれば加工方法は問わない。加工方法と加工形状においては自由度がある。加工方法は、例えば、ブレードによる溝加工、レーザによる加工、ブラスト加工等がある。加工形状は、例えば、直線、折り曲げ、曲線等、任意の形状での加工等がある。
図７から図１２は、単結晶炭化ケイ素の基板１４ｆの製造方法を示す図である。
図７は、第二の加工前の単結晶炭化ケイ素の基板１４ａの側面図である。
基板１４ａは、最初は平板状の単結晶炭化ケイ素基板１で構成される。この単結晶炭化ケイ素基板１に対して、第二の加工を施すことで、図１２に示した基板１４ｆを得ることができる。以下、この第二の加工について説明する。
図７は、第二の加工前の単結晶炭化ケイ素の基板１４ａの側面図である。
基板１４ａは、最初は平板状の単結晶炭化ケイ素基板１で構成される。この単結晶炭化ケイ素基板１に対して、第二の加工を施すことで、図１２に示した基板１４ｆを得ることができる。以下、この第二の加工について説明する。
図８は、配線膜２を成膜した基板１４ｂの側面図である。
基板１４ｂは、単結晶炭化ケイ素基板１の一方の面に配線膜２が形成されている。
基板１４ｂは、単結晶炭化ケイ素基板１の一方の面に配線膜２が形成されている。
図９は、フォトレジスト層３のパターニングを行った基板１４ｃの側面図である。
図８に示す基板１４ｂの表面側に、感光性の物質であるフォトレジストを塗布したのちに配線膜２を剥き出しにしたい部位に露光すると、フォトレジストが反応してその後の現像によりフォトレジスト層３ａ，３ｂからなる回路パターンが焼き付けられる。
図８に示す基板１４ｂの表面側に、感光性の物質であるフォトレジストを塗布したのちに配線膜２を剥き出しにしたい部位に露光すると、フォトレジストが反応してその後の現像によりフォトレジスト層３ａ，３ｂからなる回路パターンが焼き付けられる。
図１０は、ドライエッチングによってフォトレジスト層３ａ，３ｂの無い箇所の配線膜２を除去した基板１４ｄの側面図である。
図９に示したフォトレジスト層の無い箇所の配線膜２が剥き出している部位がエッチングされる。よって基板１４ｄは、配線膜２が剥き出している部位において基板表面１１が露出する。基板表面１１が露出することにより配線膜２ａ，２ｂに分離される。
基板表面１１は、配線膜２ａ，２ｂの周囲に断絶することなく連続して単結晶炭化ケイ素基板１の表面が露出している部位である。基板表面１１には、ドライエッチング工程により、鉄、アルミニウム、クロム、ニッケルなどが付着して汚染されている。
図９に示したフォトレジスト層の無い箇所の配線膜２が剥き出している部位がエッチングされる。よって基板１４ｄは、配線膜２が剥き出している部位において基板表面１１が露出する。基板表面１１が露出することにより配線膜２ａ，２ｂに分離される。
基板表面１１は、配線膜２ａ，２ｂの周囲に断絶することなく連続して単結晶炭化ケイ素基板１の表面が露出している部位である。基板表面１１には、ドライエッチング工程により、鉄、アルミニウム、クロム、ニッケルなどが付着して汚染されている。
図１１は、フォトレジスト層３ａ，３ｂを剥離（除去）した基板１４ｅの側面図である。
図１０に示した基板１４ｄに対し、薬品などでフォトレジスト層３ａ，３ｂを全て剥離（除去）することで、図１１に示す基板１４ｅを得ることができる。基板１４ｅは、単結晶炭化ケイ素基板１の一方の面に配線膜２ａ，２ｂが形成され、かつ、この配線膜２ａ，２ｂは、フォトリソグラフィ技術により所望のパターンに形成されている。
図１０に示した基板１４ｄに対し、薬品などでフォトレジスト層３ａ，３ｂを全て剥離（除去）することで、図１１に示す基板１４ｅを得ることができる。基板１４ｅは、単結晶炭化ケイ素基板１の一方の面に配線膜２ａ，２ｂが形成され、かつ、この配線膜２ａ，２ｂは、フォトリソグラフィ技術により所望のパターンに形成されている。
図１２は、単結晶炭化ケイ素基板１の表面に溝加工を施して、基板の表面地肌を露出してなる絶縁部１２を形成した基板１４ｆを示す側面図である。
図１２に示す基板１４ｆは、個々に切り分けられている。配線膜２ａ，２ｂの間には、この基板１４ｆの第一端部から第二端部まで断絶することなく連続して単結晶炭化ケイ素基板１の表面が露出している。そして、露出した表面において、第一端部から第二端部まで断絶することなく連続して、単結晶炭化ケイ素の表面地肌を露出してなる絶縁部１２を備えている。この絶縁部１２は、機械加工またはレーザ加工によって、基板表面１１に対して深さ方向に約３０μｍほどの溝が形成された部位である。
第一端部：基板の四辺のうち、いずれか一辺に存在する端部のことをいう。また第二端部とは、基板の四辺のうち、第一端部を含まない他辺に存在する端部のことをいう。
なお、基板の四辺を第一〜第四辺と定義すると、第一辺は、基板の上辺、右辺、下辺、左辺の４通りのいずれかが選択できる。第一端部および第二端部を含む辺となりうる組み合わせは、第一辺および第二辺、第一辺および第三辺、第一辺および第四辺の３通りであり、合計１２通りの組み合わせのうちいずれかが選択できる。
この絶縁部１２は配線部２ａ，２ｂを切断するように連続している。絶縁部１２の部位は、表面汚染層が除去されているので、基板１４ｆの配線膜２ａ，２ｂの間の絶縁特性が確保されている。
配線膜２ａ，２ｂの周囲は、断絶することなく連続して単結晶炭化ケイ素基板１の基板表面１１が露出している。
図１２に示す基板１４ｆは、個々に切り分けられている。配線膜２ａ，２ｂの間には、この基板１４ｆの第一端部から第二端部まで断絶することなく連続して単結晶炭化ケイ素基板１の表面が露出している。そして、露出した表面において、第一端部から第二端部まで断絶することなく連続して、単結晶炭化ケイ素の表面地肌を露出してなる絶縁部１２を備えている。この絶縁部１２は、機械加工またはレーザ加工によって、基板表面１１に対して深さ方向に約３０μｍほどの溝が形成された部位である。
第一端部：基板の四辺のうち、いずれか一辺に存在する端部のことをいう。また第二端部とは、基板の四辺のうち、第一端部を含まない他辺に存在する端部のことをいう。
なお、基板の四辺を第一〜第四辺と定義すると、第一辺は、基板の上辺、右辺、下辺、左辺の４通りのいずれかが選択できる。第一端部および第二端部を含む辺となりうる組み合わせは、第一辺および第二辺、第一辺および第三辺、第一辺および第四辺の３通りであり、合計１２通りの組み合わせのうちいずれかが選択できる。
この絶縁部１２は配線部２ａ，２ｂを切断するように連続している。絶縁部１２の部位は、表面汚染層が除去されているので、基板１４ｆの配線膜２ａ，２ｂの間の絶縁特性が確保されている。
配線膜２ａ，２ｂの周囲は、断絶することなく連続して単結晶炭化ケイ素基板１の基板表面１１が露出している。
具体的にいうと、発明者らは、ドライエッチング実施後に、それぞれＴｉ（０．１μｍ）／Ｐｔ（０．２μｍ）／Ａｕ（５μｍ）で成膜された配線膜２において、１５０μｍの配線間ギャップを形成した。更に基板の配線間ギャップに対して、幅３０μｍ、深さ３０μｍのブレードによる溝加工を行った。すると、表面加工前の配線間抵抗値が１０９〜１０１０Ωであったのに対して、表面加工後の配線間抵抗値は１０１１Ωに改善した。このように、絶縁部１２の形成により、配線膜２ａ，２ｂの間の絶縁特性が確保される。
以下の図１３から図１８と、図２０、図２１に示した基板は、ドライエッチングを実施して配線膜のパターニングを行っている。これにより高精度で基板上に配線膜を配置することができる。
図１３は、第一の配線膜２ａと第二の配線膜２ｂとの間に、ダイシングブレード４（図１９参照）によるスリット加工を施した例を示す図である。図１３から図１７は、平面図と側面図を同時に示している。
基板１５ａは、単結晶炭化ケイ素基板１の表面側に、矩形の配線膜２ａ（第一の配線膜）と、矩形の配線膜２ｂ（第二の配線膜）が形成されている。これら配線膜２ａ，２ｂの間には、長手方向にこれら配線膜２ａ，２ｂの間の対向部を含むように間隙１０が形成され、基板表面１１が露出している。間隙１０（第一の間隙）は、配線膜２ａ，２ｂの間を、基板１５ａの表面の上端（第一端部）から下端（第二端部）まで断絶することなく連続して形成されている。配線膜２ａ，２ｂの間の対向部を除く各辺にも、所定幅で基板表面１１が露出している。
図１３は、第一の配線膜２ａと第二の配線膜２ｂとの間に、ダイシングブレード４（図１９参照）によるスリット加工を施した例を示す図である。図１３から図１７は、平面図と側面図を同時に示している。
基板１５ａは、単結晶炭化ケイ素基板１の表面側に、矩形の配線膜２ａ（第一の配線膜）と、矩形の配線膜２ｂ（第二の配線膜）が形成されている。これら配線膜２ａ，２ｂの間には、長手方向にこれら配線膜２ａ，２ｂの間の対向部を含むように間隙１０が形成され、基板表面１１が露出している。間隙１０（第一の間隙）は、配線膜２ａ，２ｂの間を、基板１５ａの表面の上端（第一端部）から下端（第二端部）まで断絶することなく連続して形成されている。配線膜２ａ，２ｂの間の対向部を除く各辺にも、所定幅で基板表面１１が露出している。
この間隙１０内において、単結晶炭化ケイ素基板１の表面地肌を露出してなる絶縁部１２が、これら配線膜２ａ，２ｂの対向部を含むように直線状に形成されている。この絶縁部１２（第１の絶縁部）は、基板表面１１において、基板１５ａの表面の上端（第一端部）から下端（第二端部）まで断絶することなく連続して単結晶炭化ケイ素基板１の表面の地肌を露出した部位である。
この絶縁部１２は、後記するダイシングブレード４（図１９参照）による加工で機械的に形成される。絶縁部１２は、基板表面１１に対して幅約３０μｍ、深さ約３０μｍほどの溝が形成されている。これにより、基板表面１１に形成された表面汚染層が除去され、配線膜２ａ，２ｂ間の絶縁特性が確保できる。
この絶縁部１２は、後記するダイシングブレード４（図１９参照）による加工で機械的に形成される。絶縁部１２は、基板表面１１に対して幅約３０μｍ、深さ約３０μｍほどの溝が形成されている。これにより、基板表面１１に形成された表面汚染層が除去され、配線膜２ａ，２ｂ間の絶縁特性が確保できる。
図１４は、第一の配線膜２ａと第二の配線膜２ｂとの間に、レーザ加工またはブラスト加工を施した例を示す図である。
基板１５ｂは、単結晶炭化ケイ素基板１の表面側に、矩形の配線膜２ａ（第一の配線膜）と、Ｌ字型の配線膜２ｂ（第二の配線膜）が形成されている。これら配線膜２ａ，２ｂの間には、これら配線膜２ａ，２ｂの対向部を含むようにクランク状の間隙１０が形成され、基板表面１１が露出している。間隙１０（第一の間隙）は、配線膜２ａ，２ｂの間を、基板１５ｂの表面の上端（第一端部）から下端（第二端部）まで断絶することなく連続して形成されている。配線膜２ａ，２ｂの間の対向部を除く各辺にも、所定幅で基板表面１１が露出している。
基板１５ｂは、単結晶炭化ケイ素基板１の表面側に、矩形の配線膜２ａ（第一の配線膜）と、Ｌ字型の配線膜２ｂ（第二の配線膜）が形成されている。これら配線膜２ａ，２ｂの間には、これら配線膜２ａ，２ｂの対向部を含むようにクランク状の間隙１０が形成され、基板表面１１が露出している。間隙１０（第一の間隙）は、配線膜２ａ，２ｂの間を、基板１５ｂの表面の上端（第一端部）から下端（第二端部）まで断絶することなく連続して形成されている。配線膜２ａ，２ｂの間の対向部を除く各辺にも、所定幅で基板表面１１が露出している。
この間隙１０内において、単結晶炭化ケイ素基板１の表面地肌を露出してなる絶縁部１２が、これら配線膜２ａ，２ｂの対向部を含み、かつ、この対向部よりも長くクランク状に形成されている。この絶縁部１２（第１の絶縁部）は、基板表面１１において、基板１５ａの表面の上端（第一端部）から下端（第二端部）まで断絶することなく連続して単結晶炭化ケイ素基板１の表面の地肌を露出した部位である。この絶縁部１２は、レーザ加工、またはブラスト加工で機械的に形成される。絶縁部１２は、基板表面１１に対して深さ方向に約３０μｍほどの溝が形成されている。
これにより、基板表面１１に形成された表面汚染層が除去され、配線膜２ａ，２ｂ間の絶縁特性が確保できる。
これにより、基板表面１１に形成された表面汚染層が除去され、配線膜２ａ，２ｂ間の絶縁特性が確保できる。
図１５は、配線間および配線膜２ａ，２ｂの周辺に、ダイシングブレード４（図１９参照）によるスリット加工を施した例を示す図である。
基板１６ａは、単結晶炭化ケイ素基板１の表面側に、矩形の配線膜２ａ（第一の配線膜）と、矩形の配線膜２ｂ（第二の配線膜）が形成されている。これら配線膜２ａ，２ｂの間には、長手方向にこれら配線膜２ａ，２ｂの間の対向部を含むように間隙１０が形成され、基板表面１１が露出している。間隙１０（第一の間隙）は、配線膜２ａ，２ｂの間を、基板１６ａの表面の上端（第一端部）から下端（第二端部）まで断絶することなく連続して形成されている。配線膜２ａ，２ｂの間の対向部を除く各辺にも、所定幅で基板表面１１が露出している。
基板１６ａは、単結晶炭化ケイ素基板１の表面側に、矩形の配線膜２ａ（第一の配線膜）と、矩形の配線膜２ｂ（第二の配線膜）が形成されている。これら配線膜２ａ，２ｂの間には、長手方向にこれら配線膜２ａ，２ｂの間の対向部を含むように間隙１０が形成され、基板表面１１が露出している。間隙１０（第一の間隙）は、配線膜２ａ，２ｂの間を、基板１６ａの表面の上端（第一端部）から下端（第二端部）まで断絶することなく連続して形成されている。配線膜２ａ，２ｂの間の対向部を除く各辺にも、所定幅で基板表面１１が露出している。
この間隙１０内において、単結晶炭化ケイ素基板１の表面地肌を露出してなる絶縁部１２が、これら配線膜２ａ，２ｂの対向部を含むように直線状に形成されている。この絶縁部１２（第１の絶縁部）は、基板表面１１において、基板１５ａの表面の上端（第一端部）から下端（第二端部）まで断絶することなく連続して単結晶炭化ケイ素基板１の表面の地肌を露出した部位である。これにより、基板表面１１に形成された表面汚染層が除去され、配線膜２ａ，２ｂ間の絶縁特性が確保できる。
更に配線膜２ａ左側の基板表面１１の更に左側には、単結晶炭化ケイ素基板１の表面地肌を露出してなる絶縁部１２Ｌ１（第２の絶縁部）が直線状に形成されている。配線膜２ｂ右側の基板表面１１の更に右側に、単結晶炭化ケイ素基板１の表面地肌を露出してなる絶縁部１２Ｒ１（第２の絶縁部）が直線状に形成されている。この絶縁部１２Ｌ１，１２Ｒ１は、後記するダイシングブレード４（図１９参照）による加工で機械的に形成されており、基板１６ａの上端（第一端部）から下端（第二端部）まで断絶することなく連続している。絶縁部１２Ｌ１，１２Ｒ１は、基板表面１１に対して深さ方向に約３０μｍほどの溝が形成されている。
更に配線膜２ａ左側の基板表面１１の更に左側には、単結晶炭化ケイ素基板１の表面地肌を露出してなる絶縁部１２Ｌ１（第２の絶縁部）が直線状に形成されている。配線膜２ｂ右側の基板表面１１の更に右側に、単結晶炭化ケイ素基板１の表面地肌を露出してなる絶縁部１２Ｒ１（第２の絶縁部）が直線状に形成されている。この絶縁部１２Ｌ１，１２Ｒ１は、後記するダイシングブレード４（図１９参照）による加工で機械的に形成されており、基板１６ａの上端（第一端部）から下端（第二端部）まで断絶することなく連続している。絶縁部１２Ｌ１，１２Ｒ１は、基板表面１１に対して深さ方向に約３０μｍほどの溝が形成されている。
絶縁部１２Ｌ１により、この基板１６ａの左側をグランド等に接触させた場合でも、配線膜２ａとグランド等との絶縁特性が確保できる。また、絶縁部１２Ｒ１により、この基板１６ａの右側をグランド等に接触させた場合でも、配線膜２ｂとグランド等との絶縁特性が確保できる。
図１６は、配線間および配線膜２ａ，２ｂの周辺に、ダイシングブレードによるスリット加工を施した例を示す図である。
基板１６ｂは、単結晶炭化ケイ素基板１の表面側に、矩形の配線膜２ａ（第一の配線膜）と、矩形の配線膜２ｂ（第二の配線膜）が形成されている。これら配線膜２ａ，２ｂの間には、長手方向にこれら配線膜２ａ，２ｂの間の対向部を含むように間隙１０が形成され、基板表面１１が露出している。間隙１０（第一の間隙）は、配線膜２ａ，２ｂの間を、基板１６ａの表面の上端（第一端部）から下端（第二端部）まで断絶することなく連続して形成されている。配線膜２ａ，２ｂの間の対向部を除く各辺にも、所定幅で基板表面１１が露出している。
基板１６ｂは、単結晶炭化ケイ素基板１の表面側に、矩形の配線膜２ａ（第一の配線膜）と、矩形の配線膜２ｂ（第二の配線膜）が形成されている。これら配線膜２ａ，２ｂの間には、長手方向にこれら配線膜２ａ，２ｂの間の対向部を含むように間隙１０が形成され、基板表面１１が露出している。間隙１０（第一の間隙）は、配線膜２ａ，２ｂの間を、基板１６ａの表面の上端（第一端部）から下端（第二端部）まで断絶することなく連続して形成されている。配線膜２ａ，２ｂの間の対向部を除く各辺にも、所定幅で基板表面１１が露出している。
この間隙１０内において、単結晶炭化ケイ素基板１の表面地肌を露出してなる絶縁部１２が、これら配線膜２ａ，２ｂの対向部を含むように直線状に形成されている。この絶縁部１２（第１の絶縁部）は、基板表面１１において、基板１６ｂの表面の上端（第一端部）から下端（第二端部）まで断絶することなく連続して単結晶炭化ケイ素基板１の表面の地肌を露出した部位である。これにより、基板表面１１に形成された表面汚染層が除去され、配線膜２ａ，２ｂ間の絶縁特性が確保できる。
更に配線膜２ａを囲う基板表面１１の上下の辺と左辺に、それぞれ単結晶炭化ケイ素基板１の表面地肌を露出してなる絶縁部１２Ｌ２（第２の絶縁部）が形成されている。配線膜２ｂを囲う基板表面１１の上下の辺と右辺に、それぞれ単結晶炭化ケイ素基板１の表面地肌を露出してなる絶縁部１２Ｒ２（第２の絶縁部）が形成されている。
これら絶縁部１２，１２Ｌ２，１２Ｒ２は、ダイシングブレードによるスリット加工で機械的に形成される。絶縁部１２，１２Ｌ２，１２Ｒ２は、基板表面１１に対して深さ方向に約３０μｍほどの溝が形成されている。
更に配線膜２ａを囲う基板表面１１の上下の辺と左辺に、それぞれ単結晶炭化ケイ素基板１の表面地肌を露出してなる絶縁部１２Ｌ２（第２の絶縁部）が形成されている。配線膜２ｂを囲う基板表面１１の上下の辺と右辺に、それぞれ単結晶炭化ケイ素基板１の表面地肌を露出してなる絶縁部１２Ｒ２（第２の絶縁部）が形成されている。
これら絶縁部１２，１２Ｌ２，１２Ｒ２は、ダイシングブレードによるスリット加工で機械的に形成される。絶縁部１２，１２Ｌ２，１２Ｒ２は、基板表面１１に対して深さ方向に約３０μｍほどの溝が形成されている。
これにより、基板表面１１に形成された表面汚染層が除去され、配線膜２ａ，２ｂ間の絶縁特性が確保できる。更にこの基板１６ｂの上下左右の辺をグランド等に接触させた場合でも、配線膜２ａ，２ｂとグランド等との絶縁特性が確保できる。
図１７は、配線膜２の周辺に、ダイシングブレード４（図１９参照）によるスリット加工を施した例を示す図である。
基板１７ａは、単結晶炭化ケイ素基板１の表面側に、矩形の配線膜２が形成されている。配線膜２の四辺には、それぞれ基板表面１１が露出している。配線膜２を囲う基板表面１１の左辺には、単結晶炭化ケイ素基板１の表面地肌を露出してなる絶縁部１２Ｌ３（第２の絶縁部）が直線状に形成されている。配線膜２を囲う基板表面１１の右辺には、単結晶炭化ケイ素基板１の表面地肌を露出してなる絶縁部１２Ｒ３（第２の絶縁部）が直線状に形成されている。これら絶縁部１２Ｌ３，１２Ｒ３は、ダイシングブレード４（図１９参照）による加工で機械的に形成される。絶縁部１２Ｌ３，１２Ｒ３は、基板表面１１に対して深さ方向に約３０μｍほどの溝が形成されている。
これにより、この基板１７ａの左右をグランド等に接触させた場合でも、配線膜２とグランド等との絶縁特性が確保できる。
基板１７ａは、単結晶炭化ケイ素基板１の表面側に、矩形の配線膜２が形成されている。配線膜２の四辺には、それぞれ基板表面１１が露出している。配線膜２を囲う基板表面１１の左辺には、単結晶炭化ケイ素基板１の表面地肌を露出してなる絶縁部１２Ｌ３（第２の絶縁部）が直線状に形成されている。配線膜２を囲う基板表面１１の右辺には、単結晶炭化ケイ素基板１の表面地肌を露出してなる絶縁部１２Ｒ３（第２の絶縁部）が直線状に形成されている。これら絶縁部１２Ｌ３，１２Ｒ３は、ダイシングブレード４（図１９参照）による加工で機械的に形成される。絶縁部１２Ｌ３，１２Ｒ３は、基板表面１１に対して深さ方向に約３０μｍほどの溝が形成されている。
これにより、この基板１７ａの左右をグランド等に接触させた場合でも、配線膜２とグランド等との絶縁特性が確保できる。
図１８は、配線膜２の周辺に、ダイシングブレードによるスリット加工を施した例を示す図である。
基板１７ｂは、単結晶炭化ケイ素基板１の表面側に、矩形の配線膜２が形成されている。配線膜２の四辺には、それぞれ基板表面１１が露出している。配線膜２を囲う基板表面１１の四辺には、それぞれ単結晶炭化ケイ素基板１の表面地肌を露出してなる絶縁部１２が形成されている。この絶縁部１２は、ダイシングブレードによるスリット加工で機械的に形成される。絶縁部１２は、基板表面１１に対して深さ方向に約３０μｍほどの溝が形成されている。
これにより、この基板１７ｂの上下左右をグランド等に接触させた場合でも、配線膜２とグランド等との絶縁特性が確保できる。
基板１７ｂは、単結晶炭化ケイ素基板１の表面側に、矩形の配線膜２が形成されている。配線膜２の四辺には、それぞれ基板表面１１が露出している。配線膜２を囲う基板表面１１の四辺には、それぞれ単結晶炭化ケイ素基板１の表面地肌を露出してなる絶縁部１２が形成されている。この絶縁部１２は、ダイシングブレードによるスリット加工で機械的に形成される。絶縁部１２は、基板表面１１に対して深さ方向に約３０μｍほどの溝が形成されている。
これにより、この基板１７ｂの上下左右をグランド等に接触させた場合でも、配線膜２とグランド等との絶縁特性が確保できる。
図１９は、ダイシングブレード４の形状例を示す図である。
ダイシングブレード４は、円盤状であり、厚みが３０〜２００μｍであり、端部が次第に細くなっている。このダイシングブレード４を図示していないダイシングソーに装着して、例えば時計回りの方向に回転させながら単結晶炭化ケイ素基板１に接触させることで、単結晶炭化ケイ素基板１に約３０μｍほどの深さの溝を形成させることができる。
ダイシングブレード４は、円盤状であり、厚みが３０〜２００μｍであり、端部が次第に細くなっている。このダイシングブレード４を図示していないダイシングソーに装着して、例えば時計回りの方向に回転させながら単結晶炭化ケイ素基板１に接触させることで、単結晶炭化ケイ素基板１に約３０μｍほどの深さの溝を形成させることができる。
図２０は、表面の第一の配線膜２ａと第二の配線膜２ｂの間に溝加工を施し、裏面の配線膜２ｃの二辺に溝加工を施した場合の基板１７ｃを示す図である。この図２０は、平面図と側面図と裏面図を同時に示している。
基板１７ｃは、単結晶炭化ケイ素基板１の表面側に、矩形の配線膜２ａ（第一の配線膜）と、矩形の配線膜２ｂ（第二の配線膜）が形成されている。これら配線膜２ａ，２ｂの間には、長手方向にこれら配線膜２ａ，２ｂの間の対向部を含むように間隙１０が形成され、基板表面１１が露出している。間隙１０（第一の間隙）は、配線膜２ａ，２ｂの間を、基板１７ｃの表面の上端（第一端部）から下端（第二端部）まで断絶することなく連続して形成されている。配線膜２ａ，２ｂの間の対向部を除く各辺にも、所定幅で基板表面１１が露出している。
基板１７ｃは、単結晶炭化ケイ素基板１の表面側に、矩形の配線膜２ａ（第一の配線膜）と、矩形の配線膜２ｂ（第二の配線膜）が形成されている。これら配線膜２ａ，２ｂの間には、長手方向にこれら配線膜２ａ，２ｂの間の対向部を含むように間隙１０が形成され、基板表面１１が露出している。間隙１０（第一の間隙）は、配線膜２ａ，２ｂの間を、基板１７ｃの表面の上端（第一端部）から下端（第二端部）まで断絶することなく連続して形成されている。配線膜２ａ，２ｂの間の対向部を除く各辺にも、所定幅で基板表面１１が露出している。
この間隙１０内において、単結晶炭化ケイ素基板１の表面地肌を露出してなる絶縁部１２が、これら配線膜２ａ，２ｂの対向部を含むように直線状に形成されている。この絶縁部１２（第１の絶縁部）は、基板表面１１において、基板１７ｃの表面の上端（第一端部）から下端（第二端部）まで断絶することなく連続して単結晶炭化ケイ素基板１の表面の地肌を露出した部位である。
この絶縁部１２は、ダイシングブレード４（図１９参照）による加工で機械的に形成される。絶縁部１２は、基板表面１１に対して深さ方向に約３０μｍほどの溝が形成されている。これにより、基板表面１１に形成された表面汚染層が除去され、配線膜２ａ，２ｂ間の絶縁特性が確保できる。
この絶縁部１２は、ダイシングブレード４（図１９参照）による加工で機械的に形成される。絶縁部１２は、基板表面１１に対して深さ方向に約３０μｍほどの溝が形成されている。これにより、基板表面１１に形成された表面汚染層が除去され、配線膜２ａ，２ｂ間の絶縁特性が確保できる。
基板１７ｃは、単結晶炭化ケイ素基板１の裏面側に、矩形の配線膜２ｃが形成されている。配線膜２ｃの四辺には、所定幅で基板表面１１が露出している。配線膜２ｃを囲う基板表面１１の左辺と右辺には、所定幅で単結晶炭化ケイ素基板１の表面地肌を露出してなる絶縁部１２が直線状に形成されている。
基板１７ｃの裏面は、切断時のバリ対策のため、配線膜２ｃの外周の四辺が切り取られている。その後、基板１７ｃの裏面には、ダイシングブレード４（図１９参照）による溝加工が実施される。この際、配線膜２ｃを切断しないようにプルバックされる。これにより、基板裏面に形成された表面汚染層が除去され、基板１７ｃの左右いずれかをグランドに隣接させた場合でも、配線膜２ｃとグランド間の絶縁特性が確保できる。
基板１７ｃの裏面は、切断時のバリ対策のため、配線膜２ｃの外周の四辺が切り取られている。その後、基板１７ｃの裏面には、ダイシングブレード４（図１９参照）による溝加工が実施される。この際、配線膜２ｃを切断しないようにプルバックされる。これにより、基板裏面に形成された表面汚染層が除去され、基板１７ｃの左右いずれかをグランドに隣接させた場合でも、配線膜２ｃとグランド間の絶縁特性が確保できる。
図２１は、表面に配線膜２ａの左右に溝加工を施し、裏面の配線膜２ｃの四辺に溝加工を施した場合の基板１７ｄを示す図である。この図２１は、平面図と側面図と裏面図を同時に示している。
基板１７ｄは、単結晶炭化ケイ素基板１の表面側に、矩形の配線膜２ａが形成されている。配線膜２ａの周囲の四辺は、所定幅で基板表面１１が露出しており、更にその基板表面１１の左辺には、単結晶炭化ケイ素基板１の表面地肌を露出してなる絶縁部１２Ｌ４（第２の絶縁部）が直線状に形成されている。この絶縁部１２Ｌ４は、基板表面１１において、基板１７ｄの表面の上端（第一端部）から下端（第二端部）まで断絶することなく連続して単結晶炭化ケイ素基板１の表面の地肌を露出した部位である。
基板表面１１の右辺には、単結晶炭化ケイ素基板１の表面地肌を露出してなる絶縁部１２Ｒ４（第２の絶縁部）が直線状に形成されている。この絶縁部１２Ｒ４は、基板表面１１において、基板１７ｄの表面の上端（第一端部）から下端（第二端部）まで断絶することなく連続して単結晶炭化ケイ素基板１の表面の地肌を露出した部位である。
この絶縁部１２Ｌ４，１２Ｒ４は、ダイシングブレード４（図１９参照）による加工で機械的に形成される。絶縁部１２Ｌ４，１２Ｒ４は、基板表面１１に対して深さ方向に約３０μｍほどの溝が形成されている。
これにより、基板表面１１に形成された表面汚染層が除去され、基板１７ｄの左右をグランドに隣接させた場合でも、配線膜２ａとグランド間の絶縁特性が確保できる。
基板１７ｄは、単結晶炭化ケイ素基板１の表面側に、矩形の配線膜２ａが形成されている。配線膜２ａの周囲の四辺は、所定幅で基板表面１１が露出しており、更にその基板表面１１の左辺には、単結晶炭化ケイ素基板１の表面地肌を露出してなる絶縁部１２Ｌ４（第２の絶縁部）が直線状に形成されている。この絶縁部１２Ｌ４は、基板表面１１において、基板１７ｄの表面の上端（第一端部）から下端（第二端部）まで断絶することなく連続して単結晶炭化ケイ素基板１の表面の地肌を露出した部位である。
基板表面１１の右辺には、単結晶炭化ケイ素基板１の表面地肌を露出してなる絶縁部１２Ｒ４（第２の絶縁部）が直線状に形成されている。この絶縁部１２Ｒ４は、基板表面１１において、基板１７ｄの表面の上端（第一端部）から下端（第二端部）まで断絶することなく連続して単結晶炭化ケイ素基板１の表面の地肌を露出した部位である。
この絶縁部１２Ｌ４，１２Ｒ４は、ダイシングブレード４（図１９参照）による加工で機械的に形成される。絶縁部１２Ｌ４，１２Ｒ４は、基板表面１１に対して深さ方向に約３０μｍほどの溝が形成されている。
これにより、基板表面１１に形成された表面汚染層が除去され、基板１７ｄの左右をグランドに隣接させた場合でも、配線膜２ａとグランド間の絶縁特性が確保できる。
基板１７ｄは、単結晶炭化ケイ素基板１の裏面側に、矩形の配線膜２ｃが形成されている。配線膜２ｃの四辺には、所定幅で単結晶炭化ケイ素基板１の表面地肌を露出してなる絶縁部１２が形成されている。
基板１７ｄの裏面は、切断時のバリ対策のため、最初、配線膜２ｃの外周の四辺が切り取られる。その後、基板１７ｄの裏面には、溝加工が実施される。この際、配線膜２ｄが切断されないようにプルバックされる。これにより、基板裏面に形成された表面汚染層が除去され、基板１７ｄの上下左右いずれかをグランドに隣接させた場合でも、配線膜２ｃとグランド間の絶縁特性が確保できる。
基板１７ｄの裏面は、切断時のバリ対策のため、最初、配線膜２ｃの外周の四辺が切り取られる。その後、基板１７ｄの裏面には、溝加工が実施される。この際、配線膜２ｄが切断されないようにプルバックされる。これにより、基板裏面に形成された表面汚染層が除去され、基板１７ｄの上下左右いずれかをグランドに隣接させた場合でも、配線膜２ｃとグランド間の絶縁特性が確保できる。
以下、図２２から図２６において、熱伝導率が約490W/m・Kの単結晶炭化ケイ素基板を半導体レーザの基板として用いた場合を説明する。
《第１の実施形態の半導体レーザ》
図２２は、溝加工前の半導体レーザ１８を示す斜視図である。
半導体レーザ１８は、単結晶炭化ケイ素基板１と、裏面に形成された配線膜２ｃと、表面に形成された配線膜２ａ，２ｂと、配線膜２ｂ上の薄膜ハンダ５と、薄膜ハンダ５上の半導体レーザ素子６ａとを含んで構成される。これら配線膜２ａ，２ｂの間には、これら配線膜２ａ，２ｂの対向部を含むように間隙が形成され、基板表面１１が露出している。基板表面１１（第一の間隙）は、配線膜２ａ，２ｂの間を、表面の上端（第一端部）から下端（第二端部）まで断絶することなく連続して形成されている。
半導体レーザ素子６ａと配線膜２ａとの間には、金ワイヤ７が配線されている。熱伝導率が約490W/m・Kの単結晶炭化ケイ素基板１の上に半導体レーザ素子６ａが配置されているので、放熱性に優れており、高頻度動作や連続動作に適している。
図２２は、溝加工前の半導体レーザ１８を示す斜視図である。
半導体レーザ１８は、単結晶炭化ケイ素基板１と、裏面に形成された配線膜２ｃと、表面に形成された配線膜２ａ，２ｂと、配線膜２ｂ上の薄膜ハンダ５と、薄膜ハンダ５上の半導体レーザ素子６ａとを含んで構成される。これら配線膜２ａ，２ｂの間には、これら配線膜２ａ，２ｂの対向部を含むように間隙が形成され、基板表面１１が露出している。基板表面１１（第一の間隙）は、配線膜２ａ，２ｂの間を、表面の上端（第一端部）から下端（第二端部）まで断絶することなく連続して形成されている。
半導体レーザ素子６ａと配線膜２ａとの間には、金ワイヤ７が配線されている。熱伝導率が約490W/m・Kの単結晶炭化ケイ素基板１の上に半導体レーザ素子６ａが配置されているので、放熱性に優れており、高頻度動作や連続動作に適している。
単結晶炭化ケイ素基板１の基板表面１１は、ドライエッチングにより表面汚染層が形成されている。これにより、配線膜２ａ，２ｂの間の絶縁特性が損なわれている。そこで、溝加工位置１２１に沿って、機械加工またはレーザ加工によってこの表面汚染層を除去する。
図２３は、溝加工後の半導体レーザ１８を示す側面図である。
半導体レーザ１８は、配線膜２ａ，２ｂの間を、表面の上辺（第一端部）から下辺（第二端部）まで断絶することなく連続した間隙１０（第一の間隙）が形成される。更に半導体レーザ１８は、この間隙１０内において、単結晶炭化ケイ素基板１の表面地肌を露出してなる絶縁部１２が形成されている。この絶縁部１２（第１の絶縁部）は、基板表面１１において、基板１５ａの表面の上端（第一端部）から下端（第二端部）まで断絶することなく連続して単結晶炭化ケイ素基板１の表面の地肌を露出した部位である。この絶縁部１２は、レーザ加工、ダイシングブレード４（図１９参照）による加工またはブラスト加工で機械的に形成される。絶縁部１２は、基板表面１１に対して深さ方向に約３０μｍほどの溝が形成されている。これにより、基板表面１１に形成された表面汚染層が除去され、配線膜２ａ，２ｂ間の絶縁特性が確保できる。
半導体レーザ１８は、配線膜２ａ，２ｂの間を、表面の上辺（第一端部）から下辺（第二端部）まで断絶することなく連続した間隙１０（第一の間隙）が形成される。更に半導体レーザ１８は、この間隙１０内において、単結晶炭化ケイ素基板１の表面地肌を露出してなる絶縁部１２が形成されている。この絶縁部１２（第１の絶縁部）は、基板表面１１において、基板１５ａの表面の上端（第一端部）から下端（第二端部）まで断絶することなく連続して単結晶炭化ケイ素基板１の表面の地肌を露出した部位である。この絶縁部１２は、レーザ加工、ダイシングブレード４（図１９参照）による加工またはブラスト加工で機械的に形成される。絶縁部１２は、基板表面１１に対して深さ方向に約３０μｍほどの溝が形成されている。これにより、基板表面１１に形成された表面汚染層が除去され、配線膜２ａ，２ｂ間の絶縁特性が確保できる。
《第２の実施形態の半導体レーザ》
第２の実施形態では、波長が異なる第１、第２の半導体レーザを１つにパッケージする例を示す。
図２４は、第一の半導体レーザ１８ａの加工例を示す斜視図である。
半導体レーザ１８ａ（第一の半導体レーザ）は、例えばコンパクトディスクやデジタル多用途ディスクの光ピックアップ用途であり、単結晶炭化ケイ素基板１と、裏面に形成された配線膜２ｃと、表面に形成された配線膜２ｄと、配線膜２ｄ上の薄膜ハンダ５と、薄膜ハンダ５上の半導体レーザ素子６ａとを含んで構成される。熱伝導率が約490W/m・Kの単結晶炭化ケイ素基板１の上に半導体レーザ素子６ａが配置されているので、放熱性に優れており、高頻度動作や連続動作に適している。
第２の実施形態では、波長が異なる第１、第２の半導体レーザを１つにパッケージする例を示す。
図２４は、第一の半導体レーザ１８ａの加工例を示す斜視図である。
半導体レーザ１８ａ（第一の半導体レーザ）は、例えばコンパクトディスクやデジタル多用途ディスクの光ピックアップ用途であり、単結晶炭化ケイ素基板１と、裏面に形成された配線膜２ｃと、表面に形成された配線膜２ｄと、配線膜２ｄ上の薄膜ハンダ５と、薄膜ハンダ５上の半導体レーザ素子６ａとを含んで構成される。熱伝導率が約490W/m・Kの単結晶炭化ケイ素基板１の上に半導体レーザ素子６ａが配置されているので、放熱性に優れており、高頻度動作や連続動作に適している。
単結晶炭化ケイ素基板１の基板表面１１は、ドライエッチングにより表面汚染層が形成されている。これにより、基板表面１１は、絶縁特性が損なわれている。そこで、溝加工位置１２１に沿って機械加工またはレーザ加工によって溝を加工し、この表面汚染層を除去する。
図２５は、第二の半導体レーザ１８ｂの加工例を示す斜視図である。
半導体レーザ１８ｂ（第二の半導体レーザ）は、例えばブルーレイディスク（登録商標）の光ピックアップ用途であり、単結晶炭化ケイ素基板１と、裏面に形成された配線膜２ｃと、表面に形成された配線膜２ｅと、配線膜２ｅ上の薄膜ハンダ５と、薄膜ハンダ５上の半導体レーザ素子６ｂとを含んで構成される。半導体レーザ素子６ｂは、半導体レーザ素子６ａとは異なる波長で発振する。熱伝導率が約490W/m・Kの単結晶炭化ケイ素基板１の上に半導体レーザ素子６ｂが配置されているので、放熱性に優れており、高頻度動作や連続動作に適している。
半導体レーザ１８ｂ（第二の半導体レーザ）は、例えばブルーレイディスク（登録商標）の光ピックアップ用途であり、単結晶炭化ケイ素基板１と、裏面に形成された配線膜２ｃと、表面に形成された配線膜２ｅと、配線膜２ｅ上の薄膜ハンダ５と、薄膜ハンダ５上の半導体レーザ素子６ｂとを含んで構成される。半導体レーザ素子６ｂは、半導体レーザ素子６ａとは異なる波長で発振する。熱伝導率が約490W/m・Kの単結晶炭化ケイ素基板１の上に半導体レーザ素子６ｂが配置されているので、放熱性に優れており、高頻度動作や連続動作に適している。
単結晶炭化ケイ素基板１の基板表面１１は、ドライエッチングにより表面汚染層が形成されている。これにより、基板表面１１は、絶縁特性が損なわれている。そこで、溝加工位置１２１に沿って、機械加工またはレーザ加工によって溝を加工し、この表面汚染層を除去する。
図２６は、第一、第二の半導体レーザを１つにパッケージ化する例を示す図である。
このパッケージ９の内部には、前述した半導体レーザ１８ａと半導体レーザ１８ｂとが他部材８の上に設置されている。半導体レーザ１８ａは、パッケージ９の左側に設置されている。半導体レーザ１８ｂは、パッケージ９の右側に設置されている。
このパッケージ９の内部には、前述した半導体レーザ１８ａと半導体レーザ１８ｂとが他部材８の上に設置されている。半導体レーザ１８ａは、パッケージ９の左側に設置されている。半導体レーザ１８ｂは、パッケージ９の右側に設置されている。
パッケージ９は金属製であり、図示していないグランドに接続される。このとき、半導体レーザ１８ａの基板表面１１のうち、パッケージ９と接する部分には、単結晶炭化ケイ素基板１の表面地肌を露出してなる絶縁部１２が直線状に形成されている。これにより、パッケージ９と配線膜２ｄとの絶縁特性を確保することができる。
同様に半導体レーザ１８ｂの基板表面１１のうち、パッケージ９と接する部分には、単結晶炭化ケイ素基板１の表面地肌を露出してなる絶縁部１２が直線状に形成されている。これにより、パッケージ９と配線膜２ｅとの絶縁特性を確保することができる。
（変形例）
本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば上記した実施形態は、本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることも可能である。
本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば上記した実施形態は、本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることも可能である。
本発明の変形例として、例えば、次の（ａ）〜（ｃ）のようなものがある。
（ａ） 絶縁部を形成する方法は、ダイシングブレードによる機械加工、ブラスト加工、レーザ加工のうちいずれであってもよい。
（ｂ） 配線膜２ａ，２ｂ間を、第一端部から第二端部まで断絶することなく連続した間隙が形成され、かつ間隙内において、第一端部から第二端部まで断絶することなく連続して、単結晶炭化ケイ素基板の表面地肌を露出してなる絶縁部を備える基板において、更に配線膜２ａ，２ｂの周囲に、断絶することなく連続して、単結晶炭化ケイ素基板の表面地肌を露出してなる絶縁部を備えてもよい。
（ｃ） 間隙や絶縁部は、上端と下端までを断絶することなく連続した形態に限定されない。上端と下端に代えて、左端と右端、左端と上端、左端と下端、右端と上端、右端と下端のうちいずれかを断絶することなく連続していればよい。
（ａ） 絶縁部を形成する方法は、ダイシングブレードによる機械加工、ブラスト加工、レーザ加工のうちいずれであってもよい。
（ｂ） 配線膜２ａ，２ｂ間を、第一端部から第二端部まで断絶することなく連続した間隙が形成され、かつ間隙内において、第一端部から第二端部まで断絶することなく連続して、単結晶炭化ケイ素基板の表面地肌を露出してなる絶縁部を備える基板において、更に配線膜２ａ，２ｂの周囲に、断絶することなく連続して、単結晶炭化ケイ素基板の表面地肌を露出してなる絶縁部を備えてもよい。
（ｃ） 間隙や絶縁部は、上端と下端までを断絶することなく連続した形態に限定されない。上端と下端に代えて、左端と右端、左端と上端、左端と下端、右端と上端、右端と下端のうちいずれかを断絶することなく連続していればよい。
１ 単結晶炭化ケイ素基板
１０ 間隙 （第一の間隙）
１１ 基板表面
１２ 絶縁部 （第一の絶縁部）
１２Ｌ１，１２Ｒ１，１２Ｌ２，１２Ｒ２，１２Ｌ３，１２Ｒ３，１２Ｌ４，１２Ｒ４ 絶縁部 （第二の絶縁部）
１２１ 溝加工位置
１３ａ〜１３ｆ，１４ａ１４ｆ 基板
１５ａ〜１５ｃ 基板
１６ａ，１６ｂ 基板
１７ａ〜１７ｄ 基板
１８，１８ａ，１８ｂ 半導体レーザ
２，２ｃ〜２ｅ 配線膜
２ａ 配線膜 （第一の配線膜）
２ｂ 配線膜 （第二の配線膜）
３ フォトレジスト層
３ａ フォトレジスト層 （第一のフォトレジスト層）
３ｂ フォトレジスト層 （第二のフォトレジスト層）
４ ダイシングブレード
５ 薄膜ハンダ
６ａ，６ｂ 半導体レーザ素子
７ 金ワイヤ
８ 他部材
９ パッケージ
１０ 間隙 （第一の間隙）
１１ 基板表面
１２ 絶縁部 （第一の絶縁部）
１２Ｌ１，１２Ｒ１，１２Ｌ２，１２Ｒ２，１２Ｌ３，１２Ｒ３，１２Ｌ４，１２Ｒ４ 絶縁部 （第二の絶縁部）
１２１ 溝加工位置
１３ａ〜１３ｆ，１４ａ１４ｆ 基板
１５ａ〜１５ｃ 基板
１６ａ，１６ｂ 基板
１７ａ〜１７ｄ 基板
１８，１８ａ，１８ｂ 半導体レーザ
２，２ｃ〜２ｅ 配線膜
２ａ 配線膜 （第一の配線膜）
２ｂ 配線膜 （第二の配線膜）
３ フォトレジスト層
３ａ フォトレジスト層 （第一のフォトレジスト層）
３ｂ フォトレジスト層 （第二のフォトレジスト層）
４ ダイシングブレード
５ 薄膜ハンダ
６ａ，６ｂ 半導体レーザ素子
７ 金ワイヤ
８ 他部材
９ パッケージ
Claims (6)
- 単結晶炭化ケイ素基板の一方の面に第一の配線膜および第二の配線膜を備え、
前記一方の面上の前記第一の配線膜と前記第二の配線膜との間を、当該一方の面の第一端部から第二端部まで断絶することなく連続した第一の間隙が形成されており、
前記第一の間隙内において、前記一方の面上の前記第一の配線膜と前記第二の配線膜との間を、前記単結晶炭化ケイ素基板の前記一方の面の、ドライエッチングを用いて鉄、アルミニウム、クロム、ニッケルのうち少なくとも何れかが付着して汚染されてなる表面汚染層を除去した地肌を露出してなる第一の絶縁部を備えること、
を特徴とする単結晶炭化ケイ素基板。 - 単結晶炭化ケイ素基板の一方の面に配線膜を備え、
前記配線膜の周囲に、断絶することなく連続して前記単結晶炭化ケイ素基板の表面が露出しており、
露出した前記表面内、または、露出した前記表面の周囲において、前記単結晶炭化ケイ素基板の前記一方の面の、ドライエッチングを用いて鉄、アルミニウム、クロム、ニッケルのうち少なくとも何れかが付着して汚染されてなる表面汚染層を除去した地肌を露出してなる絶縁部を備えること、
を特徴とする単結晶炭化ケイ素基板。 - 請求項１または２の単結晶炭化ケイ素基板と、
前記単結晶炭化ケイ素基板上に構成された半導体レーザ素子と、
を含んで構成される半導体レーザ。 - 単結晶炭化ケイ素基板の製造方法であって、
前記単結晶炭化ケイ素基板の一方の面の表面全体に配線膜を成膜するステップと、
前記配線膜の上層部の一部に、パターニングにより第一のフォトレジスト層および当該第一のフォトレジスト層と所定の間隙で第二のフォトレジスト層を形成するステップと、
前記第一のフォトレジスト層および前記第二のフォトレジスト層以外のパターニングされていない領域の前記配線膜をドライエッチングにより除去するステップと、
前記第一のフォトレジスト層および前記第二のフォトレジスト層を剥離して第一の配線膜と第二の配線膜を露出させるステップと、
前記間隙内の前記単結晶炭化ケイ素基板の一部または全部の表面を削り取り、前記一方の面上の前記第一の配線膜と前記第二の配線膜との間を、当該一方の面の第一端部から第二端部まで所定幅で断絶することなく連続して、前記単結晶炭化ケイ素基板の前記一方の面の地肌を露出してなる第一の絶縁部を形成するステップと、
を備えることを特徴とする単結晶炭化ケイ素基板の製造方法。 - 前記一方の面上で、
前記間隙に接する辺を除く、前記第一の配線膜および前記第二の配線膜それぞれの周辺において、前記単結晶炭化ケイ素基板の表面の一部または全部を削り取り、前記第一の絶縁部に接続し、かつ断絶することなく連続して前記単結晶炭化ケイ素基板の前記一方の面の地肌を露出してなる第二の絶縁部を形成するステップ、
を備えることを特徴とする請求項４に記載の単結晶炭化ケイ素基板の製造方法。 - 単結晶炭化ケイ素基板の製造方法であって、
前記単結晶炭化ケイ素基板の一方の面の表面全体に配線膜を成膜するステップと、
前記配線膜の上層部の一部に、パターニングによりフォトレジスト層を形成するステップと、
前記フォトレジスト層以外のパターニングされていない前記配線膜をドライエッチングにより除去するステップと、
前記フォトレジスト層を剥離するステップと、
前記配線膜の周囲に露出し、断絶することなく連続した前記単結晶炭化ケイ素基板の表面の更に周囲において、前記単結晶炭化ケイ素基板の一部または全部の表面を削り取り、前記単結晶炭化ケイ素基板の前記一方の面の地肌を露出してなる絶縁部を形成するステップと、
を備えることを特徴とする単結晶炭化ケイ素基板の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018146437A JP6491784B1 (ja) | 2018-08-03 | 2018-08-03 | 単結晶炭化ケイ素基板、単結晶炭化ケイ素基板の製造方法、および半導体レーザ |
| US16/527,316 US11011465B2 (en) | 2018-08-03 | 2019-07-31 | Single crystal silicon carbide substrate, method of manufacturing single crystal silicon carbide substrate, and semiconductor laser |
| TW108127240A TWI714193B (zh) | 2018-08-03 | 2019-07-31 | 單晶碳化矽基板、單晶碳化矽基板之製造方法、及半導體雷射 |
| CN201910697709.4A CN110797746B (zh) | 2018-08-03 | 2019-07-31 | 单晶碳化硅基板、其制造方法以及半导体激光器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018146437A JP6491784B1 (ja) | 2018-08-03 | 2018-08-03 | 単結晶炭化ケイ素基板、単結晶炭化ケイ素基板の製造方法、および半導体レーザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP6491784B1 true JP6491784B1 (ja) | 2019-03-27 |
| JP2020021894A JP2020021894A (ja) | 2020-02-06 |
Family
ID=65895294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018146437A Active JP6491784B1 (ja) | 2018-08-03 | 2018-08-03 | 単結晶炭化ケイ素基板、単結晶炭化ケイ素基板の製造方法、および半導体レーザ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11011465B2 (ja) |
| JP (1) | JP6491784B1 (ja) |
| CN (1) | CN110797746B (ja) |
| TW (1) | TWI714193B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI759044B (zh) * | 2020-12-30 | 2022-03-21 | 環球晶圓股份有限公司 | 碳化矽晶片的雷射雕刻方法 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06188516A (ja) * | 1992-12-16 | 1994-07-08 | Matsushita Electron Corp | 光半導体装置およびその製造方法 |
| JPH06244149A (ja) * | 1993-02-16 | 1994-09-02 | Shimadzu Corp | ＳｉＣのパターンエッチング方法 |
| JPH11220218A (ja) * | 1997-11-07 | 1999-08-10 | Sharp Corp | 半導体発光装置、その製造方法およびマウント部材 |
| JP2001135885A (ja) * | 1999-11-04 | 2001-05-18 | Matsushita Electric Ind Co Ltd | 半導体レーザ装置及びその組立方法 |
| JP2002043676A (ja) * | 2000-07-25 | 2002-02-08 | Ricoh Co Ltd | サブマウント及びその製造方法並びに半導体レーザ装置 |
| JP2003078084A (ja) * | 2001-08-30 | 2003-03-14 | Sony Corp | ヒートシンクおよびサブマウント |
| JP2005005681A (ja) * | 2003-05-20 | 2005-01-06 | Sharp Corp | 半導体発光装置およびその製造方法 |
| US20060171434A1 (en) * | 2003-07-30 | 2006-08-03 | Atuhito Mochida | Semiconductor laser device and a method of mounting a semiconductor laser component on a submount |
| JP2007019087A (ja) * | 2005-07-05 | 2007-01-25 | Sharp Corp | 半導体レーザ装置、その製造方法 |
| JP2008290888A (ja) * | 2007-05-22 | 2008-12-04 | Sumitomo Osaka Cement Co Ltd | 炭化ケイ素の表面処理方法 |
| JP2014225660A (ja) * | 2013-04-27 | 2014-12-04 | 日亜化学工業株式会社 | 半導体レーザ装置及びその製造方法並びにサブマウントの製造方法 |
| WO2017098689A1 (ja) * | 2015-12-09 | 2017-06-15 | パナソニック株式会社 | 半導体発光装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5631190A (en) * | 1994-10-07 | 1997-05-20 | Cree Research, Inc. | Method for producing high efficiency light-emitting diodes and resulting diode structures |
| JP5469840B2 (ja) * | 2008-09-30 | 2014-04-16 | 昭和電工株式会社 | 炭化珪素単結晶基板の製造方法 |
| EP2731498A4 (en) * | 2011-07-14 | 2015-04-22 | Univ South Florida | IMPLANTABLE NEURONAL INTERFACE DEVICE OF LONG-TERM SILICON CARBIDE USING THE ELECTRIC FIELD EFFECT |
| JP5699878B2 (ja) * | 2011-09-14 | 2015-04-15 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP2013161944A (ja) * | 2012-02-06 | 2013-08-19 | Mitsubishi Electric Corp | ダイシング方法 |
| JP6311384B2 (ja) * | 2014-03-24 | 2018-04-18 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
-
2018
- 2018-08-03 JP JP2018146437A patent/JP6491784B1/ja active Active
-
2019
- 2019-07-31 US US16/527,316 patent/US11011465B2/en active Active
- 2019-07-31 CN CN201910697709.4A patent/CN110797746B/zh active Active
- 2019-07-31 TW TW108127240A patent/TWI714193B/zh active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06188516A (ja) * | 1992-12-16 | 1994-07-08 | Matsushita Electron Corp | 光半導体装置およびその製造方法 |
| JPH06244149A (ja) * | 1993-02-16 | 1994-09-02 | Shimadzu Corp | ＳｉＣのパターンエッチング方法 |
| JPH11220218A (ja) * | 1997-11-07 | 1999-08-10 | Sharp Corp | 半導体発光装置、その製造方法およびマウント部材 |
| JP2001135885A (ja) * | 1999-11-04 | 2001-05-18 | Matsushita Electric Ind Co Ltd | 半導体レーザ装置及びその組立方法 |
| JP2002043676A (ja) * | 2000-07-25 | 2002-02-08 | Ricoh Co Ltd | サブマウント及びその製造方法並びに半導体レーザ装置 |
| JP2003078084A (ja) * | 2001-08-30 | 2003-03-14 | Sony Corp | ヒートシンクおよびサブマウント |
| JP2005005681A (ja) * | 2003-05-20 | 2005-01-06 | Sharp Corp | 半導体発光装置およびその製造方法 |
| US20060171434A1 (en) * | 2003-07-30 | 2006-08-03 | Atuhito Mochida | Semiconductor laser device and a method of mounting a semiconductor laser component on a submount |
| JP2007019087A (ja) * | 2005-07-05 | 2007-01-25 | Sharp Corp | 半導体レーザ装置、その製造方法 |
| JP2008290888A (ja) * | 2007-05-22 | 2008-12-04 | Sumitomo Osaka Cement Co Ltd | 炭化ケイ素の表面処理方法 |
| JP2014225660A (ja) * | 2013-04-27 | 2014-12-04 | 日亜化学工業株式会社 | 半導体レーザ装置及びその製造方法並びにサブマウントの製造方法 |
| WO2017098689A1 (ja) * | 2015-12-09 | 2017-06-15 | パナソニック株式会社 | 半導体発光装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11011465B2 (en) | 2021-05-18 |
| CN110797746B (zh) | 2021-09-24 |
| TW202011483A (zh) | 2020-03-16 |
| CN110797746A (zh) | 2020-02-14 |
| TWI714193B (zh) | 2020-12-21 |
| JP2020021894A (ja) | 2020-02-06 |
| US20200043844A1 (en) | 2020-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007514328A (ja) | レーザーダイシングの方法及び装置 | |
| JP6491784B1 (ja) | 単結晶炭化ケイ素基板、単結晶炭化ケイ素基板の製造方法、および半導体レーザ | |
| JP4703060B2 (ja) | サファイア基板とその製造方法およびこれを用いた電子装置とその製造方法 | |
| US20020043889A1 (en) | Surface acoustic wave device and production method thereof | |
| JPH08162459A (ja) | 半導体基板及びその製造方法 | |
| JP6315470B2 (ja) | 分割方法 | |
| JP2008153340A (ja) | 半導体装置およびその製造方法 | |
| JP2004152967A (ja) | 反応性イオンエッチングによる貫通孔の形成方法及び反応性イオンエッチングにより形成された貫通孔を有する基板 | |
| JP2016058578A (ja) | 分割方法 | |
| CN112260055B (zh) | 两面安装基板、两面安装基板的制造方法及半导体激光器 | |
| JP2003179064A (ja) | 配線パターンの形成方法 | |
| JP3205095B2 (ja) | 透過電子顕微鏡用試料の作成方法 | |
| US20080003819A1 (en) | Laser isolation of metal over alumina underlayer and structures formed thereby | |
| US7081411B2 (en) | Wafer etching techniques | |
| JP4362350B2 (ja) | ステンシルマスクの製造方法 | |
| JP2003347706A (ja) | 導電膜の形成方法 | |
| JP2006186847A (ja) | 水晶片集合体とその製造方法、フォトマスク、及び水晶振動子 | |
| US6743731B1 (en) | Method for making a radio frequency component and component produced thereby | |
| JPS5816545A (ja) | 半導体装置の製造方法 | |
| JPS62222658A (ja) | 導体配線の形成方法 | |
| JP2005150205A (ja) | ステンシルマスクおよびその製造方法 | |
| JPH03276633A (ja) | 半導体装置の製造方法 | |
| JPH0574744A (ja) | 異方性エツチング法 | |
| JP2004095930A (ja) | 回路基板の製造方法及び回路基板 | |
| JPH0314260A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180803 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20180803 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20181023 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181030 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190301 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6491784 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |