JP2005311348A - バイポーラ型半導体装置およびその製造方法 - Google Patents

Abstract

【課題】ＳｉＣ単結晶基板からエピタキシャル層へのベーサルプレーン転位の伝播を低減し、これにより経時での順方向電圧劣化を抑制したバイポーラ型半導体装置およびその製造方法を提供する。
【解決手段】通電時に電子と正孔が再結合する領域の少なくとも一部を、炭化珪素基板１の表面から成長させた炭化珪素エピタキシャル層２により形成したバイポーラ型半導体装置を製造するに際し、炭化珪素基板１の表面を水素エッチングで処理した後に、この処理面から炭化珪素をエピタキシャル成長させることにより前記エピタキシャル層２を形成する。炭化珪素基板１の表面を化学機械研磨で処理し、次いで水素エッチングで処理することにより、さらにエピタキシャル層へのベーサルプレーン転位の伝播を低減することができる。
【選択図】図１

Description

本発明は、例えばドリフト層などの、通電時に電子と正孔が再結合する領域を、炭化珪素基板の表面から成長させた炭化珪素エピタキシャル層により形成したバイポーラ型半導体装置およびその製造方法に関し、特に、エピタキシャル層におけるベーサルプレーン転位密度の低減および経時による順方向電圧劣化の改善に関する。

炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に比べて絶縁破壊電界強度が約１０倍であり、この他熱伝導率、電子移動度、バンドギャップなどにおいても優れた物性値を有する半導体であることから、従来のＳｉ系パワー半導体素子に比べて飛躍的な性能向上を実現する半導体材料として期待されている。最近では、直径３インチのまでの４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ単結晶基板が市販されるようになり、Ｓｉの性能限界を大幅に超えるショットキーバリヤダイオード（ＳＢＤ）、高電圧ｐｎダイオード、ＭＯＳＦＥＴなどの各種スイッチング素子の報告が相次いでなされるなど、高性能ＳｉＣ素子の開発が進められている。

半導体素子は、通電時に電子あるいは正孔のみが伝導に作用するユニポーラ素子と、電子と正孔の両者が伝導に作用するバイポーラ素子に大別される。ユニポーラ素子にはショットキーダイオード(ＳＢＤ)、接合電界効果トランジスタ（Ｊ−ＦＥＴ）、金属／酸化膜／半導体電界効果トランジスタ（ＭＯＳ−ＦＥＴ）などが属する。バイポーラ素子にはｐｎダイオード、バイポーラ接合トランジスタ（ＢＪＴ）、サイリスタ、ＧＴＯサイリスタ、ＩＧＢＴなどが属する。

従来のＳｉＣバイポーラ素子では、非特許文献１に記載されているように、新品のバイポーラ素子に通電を開始してから通電時間（積算使用時間）が増えるにしたがって、順方向電圧が増大してしまうという経時変化がある。

この順方向電圧の劣化は、結晶欠陥の一種であるベーサルプレーン転位（basal plane dislocation）が要因であると考えられている。このベーサルプレーン転位が、通電時に
発生する電子と正孔の再結合エネルギーによって積層欠陥へと変換され、通電時間の増加に伴って積層欠陥の面積が増大する。積層欠陥の領域は、通電時に高抵抗領域として作用するため、積層欠陥の面積拡大に伴ってバイポーラ素子の順方向電圧が増大する。順方向電圧が増加すると、素子の損失が増大するため、この素子を用いたインバータなどの電力変換装置の損失増大、信頼性低下を引き起こす。

ＳｉＣ単結晶を用いてパワー半導体素子を形成する場合、ＳｉＣ単結晶の拡散係数がきわめて小さいために深い不純物拡散が困難であることから、ＳｉＣ単結晶基板上に、基板と同一の結晶型で、所定の膜厚およびドーピング濃度を有する単結晶膜をエピタキシャル成長させることが多い（例えば特許文献１を参照）。

ＳｉＣ単結晶には３Ｃ−ＳｉＣ、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣなどの各種ポリタイプ（結晶多型）が存在するが、パワー半導体の開発では、絶縁破壊強度および移動度が高く、異方性が比較的小さい４Ｈ−ＳｉＣが主に使用されている。エピタキシャル成長を行う結晶面としては、例えば（０００１）Ｓｉ面、（０００−１）Ｃ面、（１１−２０）面、（０１−１０）面、（０３−３８）面がある。（０００１）Ｓｉ面、（０００−１）Ｃ面上へのエピタキシャル成長時には、ステップフロー成長技術によりホモエピタキシャル成長させるために、Ｃ軸から[１１−２０]方向あるいは[０１−１０]方向に数度傾けた結晶面
が使用されることが多い。

エピタキシャル単結晶膜を成長させるＳｉＣ単結晶基板は、昇華法あるいは化学気相蒸着法（ＣＶＤ）によって得られたバルク結晶をスライスし、表面を例えばＳｉＣと同等かこれよりも硬い研磨砥粒などにより機械研磨したものが使用されている。この昇華法あるいはＣＶＤ法により得られたＳｉＣ単結晶基板中の（０００１）面内には、ベーサルプレーン転位が高密度に存在する。（０００１）Ｓｉ面あるいは（０００−１）Ｃ面上へのエピタキシャル成長を行う場合、Ｃ軸から[１１−２０]方向あるいは[０１−１０]方向に数度（オフ角と呼ばれている）傾けた結晶面を使用する場合には、ＳｉＣ単結晶基板中の（０００１）面内に存在するベーサルプレーン転位がＳｉＣ単結晶基板表面上に現れる。

例えば、（０００１）Ｓｉ面、（０００−１）Ｃ面からオフ角が８°となるように傾けたＳｉＣ単結晶基板では、基板表面におけるベーサルプレーン転位密度は、結晶品質にもよるが典型的には１０²〜１０⁴個／ｃｍ²となる。図１に模式的に示したように、基板１
の表面のベーサルプレーン転位３のうち数％程度がエピタキシャル成長時にエピタキシャル層２にベーサルプレーン転位３としてそのまま伝播し、残りはスレッディングエッジ転位４（threading edge転位）に変換されてエピタキシャル層２に伝播する。なお、同図において５は（０００１）Ｓｉ面、θはオフ角である。

このようにして得られたエピタキシャル膜付きＳｉＣ基板を用いてバイポーラ素子を作製した場合、通電時にベーサルプレーン転位が積層欠陥に変換される領域は、通電時に電子と正孔が再結合を起こす領域である。電子と正孔が再結合を起こす領域の大部分はバイポーラ素子のドリフト層であり、その一部はドリフト層と注入層の界面付近における注入層側にしみ出す。通電による順方向電圧の劣化を抑制するためには、これらの領域におけるベーサルプレーン転位密度を低減することが有効と考えられる。
国際公開ＷＯ０３／０３８８７６号パンフレット 「マテリアルズ サイエンス フォーラム（Materials Science Forum）」２００２年、第３８９−３９３巻、ｐ．１２５９−１２６４

本発明は、上記した従来技術における問題点を解決するためになされたものであり、ＳｉＣ単結晶基板からエピタキシャル層へのベーサルプレーン転位の伝播を低減し、これにより経時での順方向電圧劣化を抑制したバイポーラ型半導体装置およびその製造方法を提供することを目的としている。

本発明者は、ＳｉＣ単結晶基板上にＳｉＣをエピタキシャル成長させる前に、基板表面に所定の条件で水素エッチング処理を施すことにより、この処理面から成長させたエピタキシャル膜中のベーサルプレーン転位が大幅に少なくなることを見出し本発明を完成するに至った。

さらに、基板表面を化学機械研磨で処理し、次いで水素エッチング処理を施すことにより、特に、低オフ角の基板を用いてこの処理面から成長させたエピタキシャル膜中のベーサルプレーン転位がきわめて少なくなることを見出し本発明を完成するに至った。

特に、上記の処理により表面粗さＲｍｓを０．１〜０．６ｎｍとした基板表面からエピタキシャル成長させたものではベーサルプレーン転位が非常に少ない。
本発明のバイポーラ型半導体装置は、通電時に電子と正孔が再結合する領域の少なくとも一部を、炭化珪素基板の表面から成長させた炭化珪素エピタキシャル層により形成した
バイポーラ型半導体装置であって、
前記炭化珪素基板におけるエピタキシャル成長させる表面の表面粗さＲｍｓが０．１〜０．６ｎｍであることを特徴としている。

本発明のバイポーラ型半導体装置は、前記炭化珪素基板のオフ角度が１〜４°であることを特徴としている。
本発明のバイポーラ型半導体装置は、前記炭化珪素基板におけるエピタキシャル成長させる結晶面が（０００−１）Ｃ面であり、オフ角が１〜８°であることを特徴としている。

本発明のバイポーラ型半導体装置の製造方法は、通電時に電子と正孔が再結合する領域の少なくとも一部を、炭化珪素基板の表面から成長させた炭化珪素エピタキシャル層により形成したバイポーラ型半導体装置の製造方法であって、
炭化珪素基板の表面を水素エッチングで処理した後に、この処理面から炭化珪素をエピタキシャル成長させることにより前記エピタキシャル層を形成することを特徴としている。

本発明のバイポーラ型半導体装置の製造方法は、通電時に電子と正孔が再結合する領域の少なくとも一部を、炭化珪素基板の表面から成長させた炭化珪素エピタキシャル層により形成したバイポーラ型半導体装置の製造方法であって、
炭化珪素基板の表面を化学機械研磨で処理し、次いで水素エッチングで処理した後に、この処理面から炭化珪素をエピタキシャル成長させることにより前記エピタキシャル層を形成することを特徴としている。

本発明のバイポーラ型半導体装置の製造方法は、オフ角が１〜４°である炭化珪素基板の表面からエピタキシャル成長させることを特徴としている。
本発明のバイポーラ型半導体装置の製造方法は、オフ角が１〜８°である炭化珪素基板の（０００−１）Ｃ面からエピタキシャル成長させることを特徴としている。

本発明のバイポーラ型半導体装置は、エピタキシャル層におけるベーサルプレーン転位が非常に少ない。
本発明のバイポーラ型半導体装置の製造方法によれば、ＳｉＣ単結晶基板からエピタキシャル層へのベーサルプレーン転位の伝播を大幅に低減することができる。

以下、本発明の実施形態について説明する。なお、格子方位および格子面について、個別方位は[]、個別面は（）で示し、負の指数については結晶学上、”−”（バー）を数字の上に付けることになっているが、明細書作成の都合上、数字の前に負号を付けることにする。

ＳｉＣ単結晶基板としては、昇華法あるいはＣＶＤ法によって得られたバルク結晶をスライスしたものを使用する。昇華法（改良レーリー法）による場合、例えば、坩堝にＳｉＣ粉末を入れて２２００〜２４００℃で加熱して気化し、種結晶の表面に典型的には０．８〜１ｍｍ／ｈの速度で堆積させてバルク成長させる。得られたインゴットを所定の厚さに、所望の結晶面が表出するようにスライスし、その表面を、例えばＳｉＣと同等かこれよりも硬い研磨砥粒を用い、研磨の進行とともに荒い研磨砥粒から微細な砥粒へと変えながら研磨処理して鏡面状に平滑化する。

ＳｉＣ単結晶の結晶型としては、例えば４Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ、２Ｈ−ＳｉＣ、
６Ｈ−ＳｉＣ、１５Ｒ−ＳｉＣなどが挙げられるが、絶縁破壊強度および移動度が高く、異方性が比較的小さい４Ｈ−ＳｉＣが好ましく用いられ、後述する水素エッチング処理、または化学機械研磨処理と水素エッチング処理との併用によりエピタキシャル層中のベーサルプレーン転位密度が大幅に低減する。

エピタキシャル成長を行う結晶面としては、例えば（０００１）Ｓｉ面、（０００−１）Ｃ面、（１１−２０）面、（０１−１０）面、（０３−３８）面などが挙げられる。（０００１）Ｓｉ面、（０００−１）Ｃ面でエピタキシャル成長させる場合、[０１−１０]方向、[１１−２０]方向、あるいは[０１−１０]方向と[１１−２０]方向との中間方向のオフ方位に、１〜１２°、好ましくは１〜８°、特に好ましくは１〜４°のオフ角で傾斜させて切り出した基板を使用し、この結晶面からステップフロー成長技術によりエピタキシャル成長させる。

１〜４°のような低オフ角で切り出した基板を用いた場合、基板からエピタキシャル層へのベーサルプレーン転位の伝播が非常に少なくなる。また、基板におけるエピタキシャル成長させる結晶面を（０００−１）Ｃ面とした場合には、これよりも比較的大きいオフ角であってもエピタキシャル層へのベーサルプレーン転位の伝播が少なくなり、具体的にはオフ角が１〜８°である範囲内において基板からエピタキシャル層へのベーサルプレーン転位の伝播が非常に少なくなる。

このＳｉＣ単結晶基板の表面を、水素エッチングで処理する。水素エッチングは、例えばエピタキシャル成長を行う反応炉内で行うことができる。炉内に基板を導入した後、１〜１００Ｌ／ｍｉｎ、好ましくは５〜２０Ｌ／ｍｉｎで水素ガス、あるいは塩化水素を添加した水素ガスを炉内に供給し、１０〜２５０Ｔｏｒｒ、好ましくは２０〜５０Ｔｏｒｒのガス雰囲気下、１３００〜１７００℃、好ましくは１３５０〜１４５０℃の温度で、１０〜６０分程度の間処理を行う。

なお、水素と基板表面との相互作用時におけるＳｉの放出速度は主に蒸発速度で決定され、Ｃの放出速度は主に水素との反応速度で決定されるが、ＳｉとＣの放出速度がほぼ等しくなるような温度と圧力でエッチング処理することで、この基板表面から成長させるＳｉＣエピタキシャル層のベーサルプレーン転位密度が非常に少なくなる。

上記の水素エッチング処理の前に、化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃ
ｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により基板表面を処理すると、エピタキシャル層
のベーサルプレーン転位密度がきわめて少なくなる。図２に一般的なＣＭＰ装置の概略構成を示す。ＳｉＣ単結晶基板１４は研磨ヘッド１１に固定され、ターンテーブル１２上の研磨パッド１３にＳｉＣ単結晶基板１４を加圧して押し付けた状態で、スラリー供給ノズル１５から研磨スラリーを滴下しながら研磨パッド１３とＳｉＣ単結晶基板１４のいずれか一方または両方を回転モータにより回転させ、化学的および機械的作用によって研磨を行う。研磨スラリーは通常、溶媒、砥粒および添加剤からなり、例えばコロイダルシリカのようなシリカ系微粒子などを砥粒として水に分散させるとともに必要な添加剤を加え、ｐＨを調整したものなどが使用される。

基板表面を上記の方法で処理した後、この処理面にＣＶＤ法を用いてＳｉＣをエピタキシャル成長させる。原料ガスとして、Ｃの原料ガスであるプロパンと、Ｓｉの原料ガスであるシランを用いる。また、キャリアガスとして水素を、ドーパントガスとして窒素あるいはトリメチルアルミニウムなどを用いる。これらのガス雰囲気下、例えば１５００〜１６００℃、４０〜８０Ｔｏｒｒの条件で、２〜２０μｍ／ｈの成長速度でＳｉＣをエピタキシャル成長させる。これにより、基板と同一の結晶型のＳｉＣがステップフロー成長する。

エピタキシャル成長を行うための具体的な装置としては、縦型ホットウォール炉を用いることができる。縦型ホットウォール炉には、石英で形成された水冷２重円筒管が設置され、水冷２重円筒管の内部には、円筒状断熱材、グラファイトで形成されたホットウォール、およびＳｉＣ単結晶基板を縦方向に保持するための楔形サセプタが設置されている。水冷２重円筒管の外側周囲には、高周波加熱コイルが設置され、高周波加熱コイルによりホットウォールを高周波誘導加熱し、ホットウォールからの輻射熱により、楔形サセプタに保持されたＳｉＣ単結晶基板を加熱する。ＳｉＣ単結晶基板を加熱しながら水冷２重円筒管の下方より反応ガスを供給することによって、ＳｉＣ単結晶基板の表面にＳｉＣがエピタキシャル成長する。

このようにして得られたエピタキシャル膜付きＳｉＣを用いて、バイポーラ素子を作製する。バイポーラ素子としては、例えばｐｎダイオード、バイポーラ接合トランジスタ（ＢＪＴ）、サイリスタ、ＧＴＯサイリスタ、ＩＧＢＴなどを挙げることができる。

これらのバイポーラ素子における、通電時に電子と正孔が再結合を起こす領域、例えばドリフト層、あるいはドリフト層と注入層の界面付近における注入層を、上記のエピタキシャル層で形成する。本実施形態では、基板に前述した処理を施したものを用いているので、エピタキシャル層のベーサルプレーン転位密度が非常に少ない。このため、通電時によりベーサルプレーン転位から変換される積層欠陥の発生が抑制され、経時による順方向電圧劣化が改善される。特に、前述した処理により表面粗さＲｍｓを０．１〜０．６ｎｍ、好ましくは０．１〜０．３ｎｍとした基板表面からエピタキシャル成長させたものではベーサルプレーン転位が非常に少ない。

本発明においてエピタキシャル層へのベーサルプレーン転位の伝播が大幅に低減するのは次の理由によると考えられる。なお、以下に説明する機構はあくまでも考察であって、本発明が下記の機構に限定して解釈されることを意図するものではない。

以下、図５を参照しながら説明する。一般に、結晶内に存在する転位には，結晶表面との間に鏡像力（imaging force）が作用する。この鏡像力は、鏡像転位を考えることで算
出できる。結晶表面から距離ｒの位置に、絶対値ｂのバーガースベクトルを有する転位が存在するとき、この転位と鏡像関係にある転位の持つ力（鏡像力）Ｆは、

で表される（図５（ａ））。
この式から分かるように、結晶表面から転位までの距離ｄが近くなるほど鏡像力は大きくなる。また、この鏡像力の値が負であることは、転位と表面との間に引力が働くことを示している。すなわち図５（ｂ）に示したように、ＳｉＣ単結晶中に存在するベーサルプレーン転位には、ベーサルプレーン転位が表面に近づいていくと、次第に表面に対して垂直になろうとする引力が働くようになる。

この引力がある臨界値を越えると、ベーサルプレーン転位は表面にほぼ垂直な方向（Ｃ軸に平行な方向）に伝搬するスレッディングエッジ転位に変換されることになる。
ＳｉＣ単結晶基板の（０００１）Ｓｉ面上あるいは(０００−１)Ｃ面上へエピタキシャル成長させる場合には、Ｃ軸から数度傾けた結晶面が使用される。このため、エピタキシャル膜表面は原子レベルでは階段状の表面（原子ステップ）を有している。図５（ｃ）に
示したように、それぞれの原子ステップ４２が個々にばらけた状態である理想的な平坦表面の場合、エピタキシャル膜の表面とエピタキシャル膜の内部に存在するベーサルプレーン転位４１との距離ｄは最小となり、ベーサルプレーン転位４１が表面から受ける鏡像力（引力）が最大となる。このため、ベーサルプレーン転位４１は結晶表面にほぼ垂直な方向（Ｃ軸方向）に向きを変えながら（すなわちスレッディングエッジ転位へ変換されて）エピタキシャル単結晶膜の内部を伝搬する。

しかし、実際の結晶表面では、図５（ｄ）に示したように、結晶表面においていくつかの原子ステップが束になったバンチングステップ４３が存在している。このようにステップバンチングがある状態では、ベーサルプレーン転位４１が表面から受ける鏡像力（引力）が小さくなる。このため、ベーサルプレーン転位４１は結晶表面にほぼ垂直な方向（Ｃ軸方向）に向きを変えることなく、結晶表面とほぼ平行な方向を向いたままベーサルプレーン転位４１としてエピタキシャル単結晶膜の内部を伝搬する。

エピタキシャル成長時におけるＳｉＣ単結晶基板の結晶表面の原子ステップの状態は、ＳｉＣ単結晶基板に対する表面処理によって変化する。基板表面に適切な水素エッチング処理、または化学機械研磨と水素エッチングとを併用した処理を施すことによって、基板表面の原子ステップのバンチングが抑制される。結晶表面における原子ステップのバンチングの有無やバンチング段差の大小は、巨視的には表面粗さＲｍｓとして計測できるが、エピタキシャル膜を成膜する前にこれらの表面処理を施すことによって、表面粗さＲｍｓが低減される。

水素エッチング等の表面処理によって結晶表面の表面粗さＲｍｓがある値以下になった場合に、ベーサルプレーン転位に働く鏡像力が臨界値を越えて、スレッディングエッジ転位へ変換されるベーサルプレーン転位の割合が大幅に増大すると考えられる。

以上の機構によって、表面粗さＲｍｓを０．６ｎｍ以下、特に０．３ｎｍ以下とした基板表面からエピタキシャル成長させた場合には、基板からエピタキシャル膜へのベーサルプレーン転位の伝搬が臨界的に少なくなると考えられる。

さらに、基板表面に多くの結晶不完全性が存在するような場合には、基板からエピタキシャル膜に伝搬するエピタキシャル成長時に新たにベーサルプレーン転位が生成されてしまう場合がある。この場合、エピタキシャル膜中のベーサルプレーン転位の密度は、基板からエピタキシャル膜に伝搬したものと、エピタキシャル成長時に新たに生成されたものとの合算となる。

基板表面部分の結晶不完全性は、適切な条件における化学機械研磨や水素エッチング処理を行い、基板表面を平坦化することで除去することができる。すなわち、化学機械研磨や水素エッチング処理を行い基板表面の表面粗さを小さくすることで、エピタキシャル成長時に生成されるベーサルプレーン転位の密度を低減できる。

このように、表面粗さＲｍｓを０．６ｎｍ以下、特に０．３ｎｍ以下とした基板表面からエピタキシャル成長させた場合には、基板からエピタキシャル膜へのベーサルプレーン転位の伝搬が臨界的に少なくなると同時に、エピタキシャル成長時に新たに生成されるベーサルプレーン転位の密度も低減され、結果として極めてベーサルプレーン転位密度の小さいエピタキシャル膜を得ることができると考えられる。

また，図５（ｅ）に示したように、オフ角θが小さいほどベーサルプレーン転位４１は結晶表面に近づくため、オフ角θが小さくなるとベーサルプレーン転位４１に働く単位長さ当たりの鏡像力が大きくなる。すなわち、オフ角θが小さいほどエピタキシャル成長時
にスレッディングエッジ転位へ変換されるベーサルプレーン転位の割合が増加する。

ＳｉＣ単結晶基板の(０００１)Ｓｉ面上あるいは(０００−１)Ｃ面上へのエピタキシャル成長は、オフ角度が小さくなり過ぎると困難になるため、実用的には１°以上のオフ角度が必要となる。以上の点から、１〜１２°、好ましくは１〜８°、特に好ましくは１〜４°のオフ角度で切り出した基板を用いた場合に、基板からのベーサルプレーン転位の伝搬が少ない良質なエピタキシャル層が得られる。

また、（０００１）Ｓｉ面と(０００−１)Ｃ面とを比較した場合には、(０００−１)Ｃ面の方がステップバンチングを起こしづらい性質を持っているため、(０００−１)Ｃ面の場合には１〜８°のオフ角度であっても極めてベーサルプレーン転位の密度が小さいエピタキシャル層が得られる。

図３は、バイポーラ素子の一つであるｐｎ（ｐｉｎ）ダイオードの一例を示した断面図である。レーリー法により成長させたインゴットを所定のオフ角でスライスし、表面を鏡面研磨したｎ型の４Ｈ−ＳｉＣ基板を、上記の条件で水素エッチングおよび化学機械研磨で処理したＳｉＣ単結晶基板２１（キャリア密度８×１０¹⁸ｃｍ^-3、厚さ４００μｍ）の上に、ＣＶＤ法によって窒素ドープｎ型ＳｉＣ層とアルミニウムドープｐ型ＳｉＣ層を順次エピタキシャル成長させる。

ｎ型成長層であるドリフト層２３はドナー密度５×１０¹⁴ｃｍ^-3、膜厚４０μｍである。
ｐ型成長層は、ｐ型接合層２４とｐ＋型コンタクト層２５からなる。ｐ型接合層２４はアクセプタ密度５×１０¹⁷ｃｍ^-3、膜厚１．５μｍである。ｐ＋型コンタクト層２５はアクセプタ密度１×１０¹⁸ｃｍ^-3、膜厚０．５μｍである。

反応性イオンエッチングによりエピタキシャル層の外周部を除去してメサ構造とした後、メサ底部での電界集中を緩和するために、アルミイオンを注入してＪＴＥ（ジャンクション ターミネーション エクステンション）２６を形成する。ＪＴＥ２６は、トータルドーズ量１．２×１０¹³ｃｍ^-2、幅２５０μｍ、深さ０．７μｍであり、３０〜４５０ｋｅＶの間でエネルギーを変更しながら室温でイオン注入した後、アルゴンガス雰囲気下で１７００℃の熱処理を行い活性化する。２７は、注入イオンを活性化した後に形成した熱酸化膜である。

２８は、ＳｉＣ単結晶基板２１の下面にＮｉ（厚さ３５０ｎｍ）を蒸着して形成したカソード電極、２９は、ｐ＋型コンタクト層２５の上に、Ｔｉ（厚さ３５０ｎｍ）とＡｌ（厚さ１００ｎｍ）の膜２９ａ、２９ｂをそれぞれ蒸着して形成したアノード電極である。これらの電極は、蒸着後に１０００℃で２０分間の熱処理を行ってオーミック電極とする。

このｐｎダイオードでは、ドリフト層２３を、水素エッチングおよび化学機械研磨で処理したＳｉＣ単結晶基板２１の表面から成長させたエピタキシャル膜で構成しているので、ドリフト層２３におけるベーサルプレーン転位密度が少ない。このため、通電時における、電子と正孔の再結合エネルギーによる積層欠陥への変換が抑制されて素子の寿命を長くすることができる。

以上、本発明の実施形態を説明したが、本発明はこの実施形態に限定されることはなく、本発明の要旨を逸脱しない範囲内で各種の変形、変更が可能である。
[実施例１]
縦型ホットウォール炉を用いて、改良レーリー法により成長させたインゴットをオフ方
向[１１−２０]、オフ角度８°でスライスし、表面を砥粒による機械研磨で鏡面状としたｎ型の４Ｈ−ＳｉＣ（０００１）基板に対して、流量１０Ｌ／ｍｉｎで水素ガスを供給しながら、温度１４００℃、圧力３０Ｔｏｒｒで４０分間エッチング処理した。処理後の基板表面の表面粗さＲｍｓを、セイコーインスツルメンス社製の原子間力顕微鏡ＳＰＩ３８００Ｎを用いて測定したところ、０．２５ｎｍ（１０μm×１０μmの領域）であった。

次いで、処理後の基板表面に、ＣＶＤ法によりＳｉＣをエピタキシャル成長させた。プロパン（８ｃｃ／ｍｉｎ）、シラン（３０ｃｃ／ｍｉｎ）、水素（１０Ｌ／ｍｉｎ）を供給しながら、温度１５４５℃、圧力４２Ｔｏｒｒで４時間ステップフロー成長させ、膜厚６０μｍのエピタキシャル膜を形成した。

得られたエピタキシャル膜付きＳｉＣ単結晶基板について、溶融ＫＯＨエッチングとＸ線トポグラフによりエピタキシャル膜中のベーサルプレーン転位密度を測定したところ、平均値で４４０ｃｍ^-2であった。
[実施例２]
水素エッチング処理を行う前に、基板表面を化学機械研磨により処理した以外は実施例１と同様にしてエピタキシャル膜付きＳｉＣ単結晶基板を得た。処理後の基板表面の表面粗さＲｍｓを実施例１と同様の方法で測定したところ、０．２０ｎｍ（１０μm×１０μmの領域）であった。

得られたエピタキシャル膜付きＳｉＣ単結晶基板について、溶融ＫＯＨエッチングとＸ線トポグラフによりエピタキシャル膜中のベーサルプレーン転位密度を測定したところ、平均値で６０ｃｍ^-2であった。
[実施例３]
改良レーリー法により成長させたインゴットをオフ方向[１１−２０]、オフ角度８°でスライスし、表面を砥粒による機械研磨で鏡面状としたｎ型の４Ｈ−ＳｉＣ（０００−１）基板を用い、実施例２と同様に化学機械研磨処理および水素エッチング処理を行った後にエピタキシャル膜を成長させた。なお、処理後の基板表面の表面粗さＲｍｓを実施例１と同様の方法で測定したところ、０．２０ｎｍ（１０μm×１０μmの領域）であった。

得られたエピタキシャル膜付きＳｉＣ単結晶基板について、溶融ＫＯＨエッチングとＸ線トポグラフによりエピタキシャル膜中のベーサルプレーン転位密度を測定したところ、平均値で２０ｃｍ^-2であった。
[実施例４]
改良レーリー法により成長させたインゴットをオフ方向[１１−２０]、オフ角度４°でスライスし、表面を砥粒による機械研磨で鏡面状としたｎ型の４Ｈ−ＳｉＣ（０００１）基板を用い、実施例２と同様に化学機械研磨処理および水素エッチング処理を行った後にエピタキシャル膜を成長させた。なお、処理後の基板表面の表面粗さＲｍｓを実施例１と同様の方法で測定したところ、０．２８ｎｍ（１０μm×１０μmの領域）であった。

得られたエピタキシャル膜付きＳｉＣ単結晶基板について、溶融ＫＯＨエッチングとＸ線トポグラフによりエピタキシャル膜中のベーサルプレーン転位密度を測定したところ、平均値で２０ｃｍ^-2であった。
[比較例１]
水素エッチング処理を行わなかった以外は、実施例１と同様にしてエピタキシャル膜付きＳｉＣ単結晶基板を得た。なお、エピタキシャル成長させる基板表面の表面粗さＲｍｓを実施例１と同様の方法で測定したところ、１．０ｎｍであった。得られたエピタキシャル膜付きＳｉＣ単結晶基板について、溶融ＫＯＨエッチングとＸ線トポグラフによりエピタキシャル膜中のベーサルプレーン転位密度を測定したところ、１７００ｃｍ^-2であった。

また、このエピタキシャル膜をＸ線トポグラフによって詳細に解析したところ、１７００ｃｍ^-2のべーサルプレーン転位のうち、約半数が基板からエピタキシャル膜中に伝搬したもので、約半数がエピタキシャル成長時に生成されたものであることが判明した。すなわち、水素エッチングを行わなかった場合には、多量のベーサルプレーン転位が基板からエピタキシャル膜に伝搬しているとともに、多量のベーサルプレーン転位がエピタキシャル成長時に生成されたと考えられる。

上記の実施例１、２および比較例１の結果を図４に示した。
[実施例５、比較例２]
ＳｉＣインゴットをスライスして得たｎ型の４Ｈ−ＳｉＣ基板の表面を、化学機械研磨で処理し、次いで水素エッチングで処理した後、ＣＶＤ法によりＳｉＣをエピタキシャル成長させたエピタキシャル膜付きＳｉＣ単結晶基板を用意した。これを用いて図３のようなｐｎダイオードを作製し、実施例５のｐｎダイオードを得た。

一方、この基板の表面に対してこれらの処理をせずにそのままＳｉＣをエピタキシャル成長させたエピタキシャル膜付きＳｉＣ単結晶基板を用意した。これを用いて図３のようなｐｎダイオードを作製し、比較例２のｐｎダイオードを得た。

これらのｐｎダイオードについて順方向電圧劣化の試験を行ったところ、実施例５のｐｎダイオードでは、比較例２のｐｎダイオードと比較して、１００Ａ／ｃｍ^-2で１時間の通電を行った際の順方向電圧の増加が約１／４に抑制された。

図１は、ベーサルプレーン転位がＳｉＣ単結晶基板からエピタキシャル層へ伝播する様子を説明する図である。 図２は、ＣＭＰ装置の概略構成図である。 図３は、本実施形態における方法で基板表面を処理したエピタキシャル膜付きＳｉＣ基板を用いて形成したｐｎダイオードの一例を示した断面図である。 図４は、実施例および比較例のエピタキシャル膜におけるベーサルプレーン転位密度の測定結果を示したグラフである。 図５は、本発明においてエピタキシャル膜へのベーサルプレーン転位が抑制される機構を説明する図である。

符号の説明

１ ＳｉＣ単結晶基板
２ ＳｉＣエピタキシャル層
３ ベーサルプレーン転位
４ スレッディングエッジ転位
５ 結晶面
１１ 研磨ヘッド
１２ ターンテーブル
１３ 研磨パッド
１４ 基板
１５ スラリー供給ノズル
２１ 基板
２３ ドリフト層
２４ ｐ型接合層
２５ ｐ＋型コンタクト層
２６ ＪＴＥ
２７ 酸化膜
２８ カソード電極
２９ アノード電極
２９ａ チタン膜
２９ｂ アルミニウム膜
４１ ベーサルプレーン転位
４１ａ 鏡像転位
４２ 原子ステップ
４３ バンチングステップ
ｄ ベーサルプレーン転位と表面との距離
θ オフ角

Claims (7)

1. 通電時に電子と正孔が再結合する領域の少なくとも一部を、炭化珪素基板の表面から成長させた炭化珪素エピタキシャル層により形成したバイポーラ型半導体装置であって、
   前記炭化珪素基板におけるエピタキシャル成長させる表面の表面粗さＲｍｓが０．１〜０．６ｎｍであることを特徴とするバイポーラ型半導体装置。
2. 前記炭化珪素基板のオフ角が１〜４°であることを特徴とする請求項１に記載のバイポーラ型半導体装置。
3. 前記炭化珪素基板におけるエピタキシャル成長させる結晶面が（０００−１）Ｃ面であり、オフ角が１〜８°であることを特徴とする請求項１に記載のバイポーラ型半導体装置。
4. 通電時に電子と正孔が再結合する領域の少なくとも一部を、炭化珪素基板の表面から成長させた炭化珪素エピタキシャル層により形成したバイポーラ型半導体装置の製造方法であって、
   炭化珪素基板の表面を水素エッチングで処理した後に、この処理面から炭化珪素をエピタキシャル成長させることにより前記エピタキシャル層を形成することを特徴とするバイポーラ型半導体装置の製造方法。
5. 炭化珪素基板の表面を化学機械研磨で処理し、次いで水素エッチングで処理した後に、この処理面から炭化珪素をエピタキシャル成長させることにより前記エピタキシャル層を形成することを特徴とする請求項４に記載のバイポーラ型半導体装置の製造方法。
6. オフ角が１〜４°である炭化珪素基板の表面からエピタキシャル成長させることを特徴とする請求項４または５に記載のバイポーラ型半導体装置の製造方法。
7. オフ角が１〜８°である炭化珪素基板の（０００−１）Ｃ面からエピタキシャル成長させることを特徴とする請求項４または５に記載のバイポーラ型半導体装置の製造方法。

Images