JP2018107476A - SiCエピタキシャルウェハ - Google Patents

SiCエピタキシャルウェハ Download PDF

Info

Publication number
JP2018107476A
JP2018107476A JP2018053498A JP2018053498A JP2018107476A JP 2018107476 A JP2018107476 A JP 2018107476A JP 2018053498 A JP2018053498 A JP 2018053498A JP 2018053498 A JP2018053498 A JP 2018053498A JP 2018107476 A JP2018107476 A JP 2018107476A
Authority
JP
Japan
Prior art keywords
single crystal
crystal substrate
sic
outer peripheral
sic single
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018053498A
Other languages
English (en)
Other versions
JP6481790B2 (ja
Inventor
有三 佐々木
Yuzo Sasaki
有三 佐々木
菅野 進
Susumu Sugano
進 菅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2018053498A priority Critical patent/JP6481790B2/ja
Publication of JP2018107476A publication Critical patent/JP2018107476A/ja
Application granted granted Critical
Publication of JP6481790B2 publication Critical patent/JP6481790B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】端部欠陥を十分に低減し、チップの取れる有効面積率の高いSiCエピタキシャルウェハを提供することを目的とする。
【解決手段】本発明のSiCエピタキシャルウェハは、オフ角を有するSiC単結晶基板上にSiCエピタキシャル層を形成したSiCエピタキシャルウェハであって、端部欠陥は、ステップフロー成長の起点側の外周端部に、周辺の面と異なる平坦面が直線上に存在する形状の凹凸として観察されるものであり、前記SiC単結晶基板におけるステップフロー成長の起点側の外周端部から1mmまでの領域を、ステップフロー成長の起点側のウェハの半周に渡って外周に沿って計測した端部欠陥の個数をウェハの外周の長さで割った値が30個/m以内である。
【選択図】図1

Description

本発明は、SiCエピタキシャルウェハに関する。
炭化珪素(SiC)は、シリコン(Si)に対して、バンドギャップが約3倍、絶縁破壊電界強度が約10倍、熱伝導度が約3倍という優れた物性を有しており、パワーデバイス、高周波デバイス、高温動作デバイス等への応用が期待されている。
SiCデバイスの実用化の促進には、高品質の結晶成長技術、高品質のエピタキシャル成長技術の確立が不可欠である。
SiCは多くのポリタイプを有するが、実用的なSiCデバイスを作製する為に主に使用されているのは4H−SiCである。SiCデバイスの基板としては昇華法等で作製したバルク結晶から加工したSiC単結晶基板を用い、通常、この上にSiCデバイスの活性領域となるSiCエピタキシャル膜を化学的気相成長法(CVD)によって形成する。エピタキシャル膜中には基板に用いているポリタイプと異なるポリタイプが混入しやすく、例えば、基板に4H−SiCを使った場合には3C−SiCや6H−SiCが混入する。エピタキシャル成長は、これらの混入を抑制するため、SiC単結晶基板の結晶面を微傾斜させてステップフロー成長(原子ステップからの横方向成長)させて行うのが一般的である。
SiCの結晶中には、例えば、特許文献1に記載されているように、点欠陥である炭素空孔や混入不純物原子や、線状の欠陥である貫通らせん転位、貫通刃状転位、基底面内転位、さらに面状の欠陥である積層欠陥等の様々な種類の欠陥が存在する。これらの欠陥の中には、いわゆるオフ角を有する微傾斜SiC単結晶基板上のエピタキシャル層表面に、特徴的な表面形態を伴って形成される欠陥である三角欠陥等がある。
これらの欠陥は、SiCデバイスの特性、歩留りおよび信頼性等に悪影響を及ぼすため低減することが求められている。
また近年、ウェハの有効面積を増やすために、エッジエクスクルージョン(半導体ウェハの周囲の無効領域、通常エッジからの距離で表される)を減少させることが、ウェハの大型化と共に要望されている。
エッジエクスクルージョンを減少させることができれば、チップの取れる有効面積率は増大し、半導体チップの収率は向上する。このため、エッジエクスクルージョンの幅をより小さく抑えることが求められている。
特開2012−51795号公報 特開平5−152259号公報 特開2010−17779号公報
近年、上述のエッジエクスクルージョンの幅をより小さく抑える要望のもと、よりSiCエピタキシャルウェハの端部付近に存在する種々の欠陥まで低減させる検討を行う必要が出てきた。その検討の結果、本発明者らはSiCエピタキシャルウェハの所定の端部付近に特徴的に発生する欠陥(以下、「端部欠陥」という)が存在することを初めて見出した。
この端部欠陥について本発明者らが分析等を用いて鋭意検討した結果、この端部欠陥はオフ角を有するSiC単結晶基板上にSiCエピタキシャル層を形成するSiCエピタキシャルウェハのステップフロー成長の起点側の外周端部に集中して発生していることを見出した。
このような端部欠陥が基板の所定の位置に特徴的に表れることについては、従来発見されていなかった。または、発見されていても問題視されていなかった。そのため、この端部欠陥を低減する方法について効果的な改善方法については、一切提案されていなかった。
このため、この端部欠陥を効果的に改善することができるSiCエピタキシャルウェハの製造方法が切に求められていた。また、よりエッジエクスクルージョンの幅をより小さく抑えるために、この端部欠陥の少ないSiCエピタキシャルウェハが切に求められていた。
本発明は上記問題に鑑みてなされたものであり、端部欠陥を効率的かつ十分に低減することができるSiCエピタキシャルウェハの製造方法を提供することを目的とする。また端部欠陥を十分に低減し、チップの取れる有効面積率の高いSiCエピタキシャルウェハを提供することを目的とする。
本発明者らは、鋭意検討の結果、端部欠陥はオフ角を有するSiC単結晶基板上にSiCエピタキシャル層を形成するSiCエピタキシャルウェハのステップフロー成長の起点側の外周端部に集中して発生していることから、当該外周端部に着目した。
その結果、当該外周端部を粗研磨し、さらに仕上げ研磨することで、端部欠陥を効率的に低減することを見出し、本発明を完成させた。
すなわち、本発明は、上記課題を解決するため、以下の手段を提供する。
(1)本発明のSiCエピタキシャルウェハの製造方法は、オフ角を有するSiC単結晶基板上にSiCエピタキシャル層を形成するSiCエピタキシャルウェハの製造方法であって、前記SiCエピタキシャル層を形成する前に、前記SiC単結晶基板におけるステップフロー成長の起点側の外周端部を、粗研磨する粗研磨工程と、さらに仕上げ研磨する仕上げ研磨工程とを有する。
(2)上記(1)に記載のSiCエピタキシャルウェハの製造方法は、前記仕上げ研磨は、研磨されるSiC単結晶基板の回転軸に対し研磨砥石の回転軸を研磨されるSiC単結晶基板の外周接線方向に傾斜させて研削してもよい。
(3)上記(2)に記載のSiCエピタキシャルウェハの製造方法は、前記仕上げ研磨工程において、研磨されるSiC単結晶基板の回転軸に対する研磨砥石の回転軸を研磨されるSiC単結晶基板の外周接線方向に1°〜45°傾斜させて行ってもよい。
(4)上記(1)〜(3)のいずれか一つに記載のSiCエピタキシャルウェハの製造方法は、前記仕上げ研磨工程を、レジンボンド砥石を用いて行ってもよい。
(5)上記(2)〜(4)のいずれか一つに記載のSiCエピタキシャルウェハの製造方法は、前記仕上げ研磨工程に用いられる研磨砥粒が#2000〜#5000であってもよい。
(6)上記(2)〜(5)のいずれか一つに記載のSiCエピタキシャルウェハの製造方法は、前記仕上げ研磨工程を行った後の被加工面の粗さ(Ra)が1nm〜50nmであってもよい。
(7)上記(1)〜(6)のいずれか一つに記載のSiCエピタキシャルウェハの製造方法は、前記粗研磨工程を、メタルボンド砥石を用いて行ってもよい。
(8)上記(1)〜(7)のいずれか一つに記載のSiCエピタキシャルウェハの製造方法は、前記粗研磨工程に用いられる研磨砥粒が#400〜#1500であってもよい。
(9)本発明のSiCエピタキシャルウェハは、オフ角を有するSiC単結晶基板上にSiCエピタキシャル層を形成したSiCエピタキシャルウェハであって、前記SiC単結晶基板におけるステップフロー成長の起点側の外周端部から1mmまでに、端部欠陥が30個/m以内である。
本発明のSiCエピタキシャルウェハの製造方法は、SiCエピタキシャルウェハのステップフロー成長の起点側の外周端部を粗研磨し、さらに仕上げ研磨する。そのため、外周端部にダメージを与えることなく、外周端部を研磨することができる。外周端部のダメージが端部欠陥の原因と考えられるため、当該工程を有することで、効果的に端部欠陥を抑制することができる。
また仕上げ研磨工程をヘリカルスキャン研削で行ってもよい。ヘリカルスキャン研削は、被研磨面である外周端部に対して、斜め方向に砥石を傾けた状態で研削を行う。そのため、被研磨面と砥石が点接触ではなく、線接触となる。ヘリカルスキャン研削を行うと、被研磨面に加わる熱が少なく、研磨時に発生した砥粒や粉塵等も、外周端部から所定の傾きを持った方向に排出される。そのため、外周端部へのダメージを抑制することができ、端部欠陥の発生を効果的に抑制することができる。
またヘリカルスキャン研削は、その構成上、被研磨面にダメージを与えにくい研磨方法であるため、研磨速度を上げることができる。すなわち、生産性を高めることができる。
本発明のSiCエピタキシャルウェハは、SiC単結晶基板におけるステップフロー成長の起点側の外周端部から1mmまでに、端部欠陥が30個/m以内である。すなわち、エッジエクスクルージョンをより減少させることができ、チップの取れる有効面積率を増大し、半導体チップの収率を向上させることができる。
<11−20>方向に、4°オフ角を有する4H−SiC単結晶基板を模式的に示した平面模式図である。 <11−20>方向に、4°オフ角を有する4H−SiC単結晶基板をA−A’面(図1参照)で切断した断面を模式的に示した断面模式図である。 外周端部の一例を模式的に示した断面模式図である。 外周端部の他の一例を模式的に示した断面模式図である。 SiCエピタキシャル膜を形成後のSiC単結晶基板のインデックスフラット部を共焦点顕微鏡で撮影した画像である。 研磨砥石を用いた通常外周研削を模式的に示した模式図である。 研磨砥石を用いたヘリカルスキャン研削を模式的に示した模式図である。 実施例1のエピタキシャル膜形成後のステップフロー成長の起点側の外周端部の共焦点顕微鏡画像であり、(a)はエピタキシャル成長前の円弧外周上部であり、(b)はエピタキシャル成長前の円弧外周下部であり、(c)はエピタキシャル成長後の円弧外周上部であり、(d)はエピタキシャル成長後の円弧外周下部である。 実施例2のエピタキシャル膜形成後のステップフロー成長の起点側の外周端部の共焦点顕微鏡画像であり、(a)はエピタキシャル成長前の円弧外周上部であり、(b)はエピタキシャル成長前の円弧外周下部であり、(c)はエピタキシャル成長後の円弧外周上部であり、(d)はエピタキシャル成長後の円弧外周下部である。 比較例1のエピタキシャル膜形成後のステップフロー成長の起点側の外周端部の共焦点顕微鏡画像であり、(a)はエピタキシャル成長前の円弧外周上部であり、(b)はエピタキシャル成長前の円弧外周下部であり、(c)はエピタキシャル成長後の円弧外周上部であり、(d)はエピタキシャル成長後の円弧外周下部である。 比較例2のエピタキシャル膜形成後のステップフロー成長の起点側の外周端部の共焦点顕微鏡画像であり、(a)はエピタキシャル成長後の円弧外周上部であり、(b)はエピタキシャル成長後の円弧外周下部である。 比較例3のエピタキシャル膜形成後のステップフロー成長の起点側の外周端部の共焦点顕微鏡画像であり、(a)はエピタキシャル成長後の円弧外周上部であり、(b)はエピタキシャル成長後の円弧外周下部である。 比較例4のエピタキシャル膜形成後のステップフロー成長の起点側の外周端部の共焦点顕微鏡画像であり、(a)はエピタキシャル成長後の円弧外周上部であり、(b)はエピタキシャル成長後の円弧外周下部である。
以下、本発明を適用したSiCエピタキシャルウェハの製造方法およびSiCエピタキシャルウェハについて、図を適宜参照しながら詳細に説明する。
なお、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際とは異なっていることがある。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
図1は、<11−20>方向に、4°オフ角を有する4H−SiC単結晶基板を模式的に示した平面模式図である。図1に示すように、SiC単結晶基板10は、SiCの単結晶からなる円形の基板であり、一般に、オリエンテーションフラット(以下、「オリフラ」という)1とインデックスフラット(以下、「IF」という)2bを有している。オリフラ1とは、円形の半導体基板の外周の一部を結晶方位と平行な方向にきり欠いて結晶方位を特定されるものであり、IF2bとはオリフラ1と共に円形の半導体基板の外周に形成され、表裏を判別するためのものである。ただし、半導体基板の表裏を判別するためには、オリフラ1とIF2bが半導体基板の中心に対して非対称となる位置に形成される必要がある。4H−SiC単結晶基板においては、オリフラ1は<11−20>方向に平行であり、IF2bは<11−20>方向に垂直である。
また図2は、<11−20>方向に、4°オフ角を有する4H−SiC単結晶基板をA−A’面(図1参照)で切断した断面を模式的に示した断面模式図である。図2に示すように、オフ角を有するSiC単結晶基板10は、テラス面3とステップ部4を有する。このようなSiC単結晶基板10では、エピタキシャル膜がステップフロー成長するため、図2における方向Eにエピタキシャル膜が成長する。すなわち、各ステップ部4からテラス面3に沿って、エピタキシャル膜が成長する。
ステップフロー成長は、各ステップ部4からテラス面3に沿ってエピタキシャル膜が成長するため、SiC単結晶基板10におけるステップフロー成長の起点側の外周端部2は、図1におけるSiC単結晶基板10の中央を通り<11−20>方向に垂直な中央線Cより左側の外周部を意味する。外周端部2は、円弧外周上部2aとIF2bと円弧外周下部2cからなる。また外周端部は、その断面視で面取りされていたり、曲面状に形成されていてもよい。図3のように、外周端部2が円弧状を形成している場合は、SiC単結晶基板10の上面10aが円弧を描き始める点から円弧が形成されている部分(図視点線部より左側)を外周端部とする。また図4のように、外周端部2が面取りされている場合は、SiC単結晶基板10の上面10aから下方傾斜する面およびSiC単結晶基板10の上面10aに垂直な面を含めた部分(図視点線部より左側)を外周端部とする。
図5は、SiCエピタキシャル膜を形成後のSiC単結晶基板のIF面を共焦点顕微鏡で撮影した画像である。図示右側がSiC単結晶基板側であり、境界面からひび割れ状に欠陥が入っていることがわかる。これが端部欠陥であり、エピタキシャル成長前のSiC単結晶基板ではほとんど確認することができず、成膜後に強調され容易に確認できるようになる。このような端部欠陥はSiCエピタキシャルウェハ上にデバイスを形成する際に、酸化膜の膜剥がれ、亀裂等を生み出す原因となる。
このような端部欠陥は、SiC単結晶基板10におけるステップフロー成長の起点側の外周端部2に特徴的に発生する。また、IFがSiC単結晶基板10におけるステップフロー成長の起点側の外周端部に設けられている場合には、IF部分にも端部欠陥は発生する。
本発明者らは、このような端部欠陥は、SiCエピタキシャルウェハの所定の領域に発生することから、以下のような原理に従い、当該欠陥が発生しているのではないかと考えた。
一般に、図2に示すように、SiC単結晶基板10上にエピタキシャル膜を成長させると、方向E(図視左から右)に向かってエピタキシャル膜が成長する。そのため、成長の起点となるステップ部4に欠陥が存在する場合、その影響を成長するエピタキシャル膜が受ける。例えば、三角欠陥等もエピタキシャル膜の成長方向の影響を受けて発生していると考えられている。
端部欠陥は、SiC単結晶基板10におけるステップフロー成長の起点側の外周端部2に特徴的に発生する。すなわち、上記のような欠陥メカニズムと同様に、ステップフロー成長の起点側の外周端部2がダメージを有しており、そのダメージに起因した欠陥が発生しているものと考えることができる。
このことは、端部欠陥がエピタキシャル成長前のSiC単結晶基板では確認することができず、成膜後により容易に確認できるようになるという事実と整合性が取れる。エピタキシャル膜成長前のSiC単結晶基板10においては、欠陥の起因となる外周端部のダメージは非常に僅かであり容易に発見することができない。しかしながら、そのSiCエピタキシャル膜を成長すると、そのダメージを起点としてエピタキシャル膜がステップフロー成長で成長するため、欠陥が強調され容易に発見できるようになっているものと考えられる。
またステップフロー成長の下流側、すなわち図1の図示右側の外周端部には、端部欠陥が確認されないという事実とも整合性が取れる。ステップフローの下流側の外周端部は、ステップフロー成長の起点となることがない。すなわち、エピタキシャル膜成長前にステップフロー成長の下流側の端部がダメージを受けていても、このダメージはエピタキシャル成長時に強調させることがなく端部欠陥として発生されない。
そこで、本発明者らは端部欠陥を抑制するために、本発明の一実施形態に係るSiCエピタキシャルウェハの製造方法は、SiCエピタキシャル層を形成する前に、SiC単結晶基板におけるステップフロー成長の起点側の外周端部を、粗研磨する粗研磨工程と、さらに仕上げ研磨する仕上げ研磨工程とを有する。これらの研磨は、少なくともステップフロー成長の起点側の外周端部を研磨すればよく、外周端部全面に渡って行ってもよい。
(粗研磨工程)
SiC単結晶基板は、例えば、昇華法等によって作製したSiCバルク単結晶のインゴットの外周を研削して円柱状に加工した後、ワイヤーソー等を用いて円板状にスライス加工し、外周部を面取りして所定の直径に仕上げることで製造できる。
従来、端部欠陥は発見されていなかった、または発見されていても問題視されていなかったため、SiC単結晶基板を作製後にその端部に対し研磨等は特に行われていなかった。また行われていたとしても、外周端部の形状を整えるために行っており、当該端部欠陥の解消に至る所定の研磨工程を経たSiC単結晶基板は存在していなかった。
まず粗研磨工程でSiC単結晶基板の外周端部の形状を整える。粗研磨工程で、ステップフロー成長の起点側の外周端部2が有しているインゴットの外周研削またはスライス後の基板成型加工によるダメージ部を除去することができる。ここで「ダメージ部」は、ステップフロー成長の起点側の外周端部から数百μm程度の幅を持つ領域を意味する。
粗研磨工程の研磨方法は、特に制限されるものではない。Si基板等の研磨に用いられる砥石を用いた通常外周研削およびヘリカルスキャン研削、スラリ式の研磨方法およびラッピングフィルムを用いたテープ式の研磨方法等を用いることができる。
砥石を用いた通常外周研削とは、後述するが研磨砥石の回転軸と、SiC単結晶基板の回転軸とを平行とした状態で、SiC単結晶基板の端部を研削する方法である。また砥石を用いたヘリカルスキャン研削とは、後述するが研磨砥石の回転軸がSiC単結晶基板の回転軸に対して、SiC単結晶基板の外周接線方向に所定の角度傾けた状態で、SiC単結晶基板の端部を研削する方法である。テープ式の研磨方法とは、固定砥粒が形成されたラッピングフィルムを回転させ、このラッピングフィルムに被研磨面を押し付けることで研磨する研磨方法である。スラリ式の研磨方法とは、研磨剤を含む研磨液を用いて被研磨面を研磨する研磨方法である。いずれの加工方式でも、円形を維持するために基板は回転させながら加工することが好ましい。
粗研磨工程に砥石を用いる場合、メタルボンド砥石を用いることが好ましい。メタルボンド砥石は、硬い砥石のため、加工による衝撃で砥石が変形し難く端面形状の安定性を維持し易い。またさらに、加工レートが高く量産性の点からも優位性が高い。
また粗研磨工程は、通常外周研削を行うことが好ましい。通常外周研削は被研磨面との接触圧力が大きいため、スループットを高めることができる。
粗研磨工程に用いられる研磨砥粒は、#400〜#1500であることが好ましく、#400〜#600であることがより好ましい。粗研磨工程における研磨砥粒が上述の範囲であれば、高スループットで、設定した端面形状を得ることができる。
粗研磨工程後のSiC単結晶基板の外周端部の表面粗さRaは、1000nm以下であることが好ましく、500nm以下であることがより好ましく、200nm以下であることがさらに好ましい。表面粗さRaは小さい方が好ましく下限は特に定めなくてもよいが、1nm以上で特に問題ない。
粗研磨工程でSiC単結晶基板の外周端部の表面粗さRaをある程度整えておくことで、仕上げ研磨工程においてSiC単結晶基板がダメージを受けることを抑制することができる。そのため、表面粗さは小さければ小さい程好ましい。
(仕上げ研磨工程)
粗研磨工程後のSiC単結晶基板の外周端部を仕上げ研磨する。仕上げ研磨工程を行うことで、粗研磨工程で外周端部に生じたダメージ部を除去しながら研磨を行う。
そのため仕上げ研磨は、外周端部に深いダメージを与えない方法であれば特に制限されない。外周端部に深いダメージを与えない方法とは、具体的には高番手の研磨砥粒を用いたテープ式の研磨方法やスラリ式の研磨方法で研磨を行うことや、ヘリカルスキャン研削を行うことが好ましい。なかでも、ヘリカルスキャン研削が特に好ましい。ヘリカルスキャン研削を用いると、研磨砥粒の番手を下げることができ、効率的に研磨を行うことができる。これは、砥石が傾くことで実効的なワークに対する砥粒の間隔が狭くなるため、同じ番手の砥石での加工でもヘリカル研削の方が通常の外周研削等より面粗さを良好にできるためである。
ヘリカルスキャン研削とは研磨砥石の回転軸を、SiC単結晶基板の回転軸方向に対しSiC単結晶基板の外周接線方向に傾斜させて研削する方法である。尚、ヘリカススキャン研削は、加工状態により研磨や研削等の用語を使い分ける慣例により、ヘリカルスキャン研磨と呼んでもよく、より一般化してヘリカルスキャン加工としてもよい。図6は、研磨砥石を用いた通常外周研削を模式的に示した模式図である。図7は、研磨砥石を用いたヘリカルスキャン研削を模式的に示した模式図である。図6、図7は、SiC単結晶基板10をSiC単結晶基板の回転軸に対して垂直な面の研磨砥石側から見た模式図であり、SiC単結晶基板上(図示紙面手前側)には研磨砥石20が設置されている。
なお、「SiC単結晶基板の外周接線方向」とは、図6及び図7に示すように、SiC単結晶基板10を外周端面側から平面視した際に、SiC単結晶基板によって形成される直線と平行な方向を意味する。すなわち、「SiC単結晶基板の回転軸方向に対しSiC単結晶基板の外周接線方向に傾斜」とは、図7におけるSiC単結晶基板の回転軸方向Aに対し研磨砥石を図示右側に傾けても、図示左側に傾けてもよい。
ヘリカルスキャン研削は、例えば、特許文献2および特許文献3のようにSi基板の面取り加工にもちいられることがある。しかし、Si基板では、本発明の端部欠陥が発生しないため、特許文献2および特許文献3の記載より本発明に至ることはできない。
通常の外周研削では、図6に示すように、研磨砥石20の研磨面21はSiC単結晶基板10に対して平行に設置される。すなわち、研磨面21とSiC単結晶基板10は点接触する。これに対し、ヘリカルスキャン研削では、図7に示すように、研磨面21はSiC単結晶基板10に対して、一定の角度を有して設置される。すなわち、研磨面21とはSiC単結晶基板10は線接触する。そのため、ヘリカルスキャン研削の場合、SiC単結晶基板との接地面が多いため、SiC単結晶基板の外周端部に与えるダメージを抑制することができる。具体的には、接地面での摩擦による熱等を抑制することができる。また研磨時に生じるパーティクルも、通常の外周研削ではSiC単結晶基板10の外周端部に沿って排出されるのに対し、ヘリカルスキャン研削ではSiC単結晶基板10の外周端部から所定の角度を有する方向に排出される。そのため、これらのパーティクルが研磨面21と外周端部との間に再度噛みこむことにより外周端部がダメージを受けることも抑制することができる。
図7に示すように、ヘリカルスキャン研削では、SiC単結晶基板の回転軸方向Aに対し研磨砥石の回転軸BをSiC単結晶基板の外周接線方向に角度θ傾けて研削を行う。SiC単結晶基板の回転軸は、基板の表面に対して垂直である。この角度θは1°〜45°であることが好ましい。また5°〜10°であることがより好ましい。
角度θが45°超であると、研磨砥石20の稼働方向に対する研磨面21の角度が大きく、研磨砥石20を稼働させる際にステップフロー成長の起点側の外周端部2にダメージを与えるおそれがある。また角度が1°未満であると、ヘリカルスキャン研削の効果を十分発揮することができず、ダメージを抑制することが困難になる。
また研磨砥石20をSiC単結晶基板10に沿って稼働させて研磨する場合、その研磨砥石20の稼働速度は、1μm/min〜100μm/minであることが好ましく、3μm/min〜20μm/minであることがより好ましい。
研磨砥石20の稼働速度が1μm/min未満であると、仕上げ研磨に時間がかかり過ぎ生産性を高めることが難しい。また 研磨砥石20の稼働速度が20μm/min超であると、僅かなパーティクルが研磨面21とSiC単結晶基板10の間に噛みこんでも、外周端部に沿って大きなダメージを生じさせてしまうおそれがある。
またSiC基板10の回転速度は、0.1rpm〜10rpmであることが好ましく、0.5rpm〜2rpmであることがより好ましい。
回転速度が当該範囲であれば、ダメージを抑制しつつ、生産性を高めることができる。
また研磨砥石20の回転速度は、1000rpm〜100000rpmであることが好ましく、10000rpm〜50000rpmであることがより好ましい。
研磨砥石20の回転速度が1000rpm未満であると、研磨面の表面粗さRaを十分小さくすることが難しい。また研磨砥石20の回転速度が100000rpm超であると、回転速度が速すぎるため、研磨砥石20が振動し、研磨面21とSiC単結晶基板10の外周端部の間隔を一定に保つことが難しくなる。すなわち、研磨面21とSiC単結晶基板10の外周端部が衝突し、SiC単結晶基板10の外周端部がダメージを受けてしまう。
ヘリカルスキャン研削に用いられる研磨砥粒が#2000以上であることが好ましく、#3000以上であることが好ましく、#5000以上であることが好ましい。
研磨砥粒が#2000未満であると、砥粒が大きいためステップフロー成長の起点側の外周端部2がダメージを受けてしまう。また十分な表面粗さRaを得ることができない。
またヘリカルスキャン研削以外の方法で仕上げ研磨を行う場合は、ヘリカルスキャン研削の場合の研磨砥粒より高番手の研磨砥粒を用いることが好ましい。
またヘリカルスキャン研削に用いられる砥石はレジンボンド砥石を用いることが好ましい。レジンボンド砥石は、柔らかい砥石で砥粒の粒度を細かくすることが可能で、ダメージが少なく且つ形状精度のよい加工が可能という特徴を有するため好ましい。
仕上げ研磨工程後のSiC単結晶基板の外周端部の表面粗さRaは、1nm〜50nmであることが好ましく、1nm〜20nmであることがより好ましい。Raは非接触式測定で測定することができる。ヘリカルスキャン研削では、同じ番手の砥石を使っても通常加工より表面粗さRaが小さい表面を得ることができる。ヘリカルスキャン研削に用いられる研磨砥粒を#2000以上とすることで、Raが50nm以下の表面粗さを実現することができる。
表面粗さRaは端部欠陥の直接的な指標ではない。これは、表面粗さRaが高くても、その内部のSiC単結晶がダメージを有していると、そのダメージに起因して端部欠陥は発生するためである。しかし、ステップフロー成長の起点側の外周端部2にダメージを与えないように研磨すると必然的にその表面粗さRaも小さくなる。そのため、仕上げ研磨工程後にステップフロー成長の起点側の外周端部2が、当該範囲の表面粗さRaを有していれば、エピタキシャル膜を成長させる前の段階で端部欠陥の発生が少なく抑えられることを確認できる一つの指標となる。
また仕上げ研磨工程後の基板の外周端部をさらにエッジポリッシュしてもよい。エッジポリッシュは、一般的な半導体の端部加工に用いるものでよい。既に、仕上げ研磨工程によって端部欠陥の原因となるダメージが抑制されているため、エッジポリッシュを行っても端部欠陥が再発することはない。エッジポリッシュを行うことで、さらに端部の表面粗さRaを低減することができる。
(SiCエピタキシャル膜の成長工程)
SiCエピタキシャル膜の成長は、特に制限されるものではなく、従来の方法を用いることができる。例えば、減圧排気可能なチャンバ(成膜室)内に、原料ガスを供給しながら、加熱されたSiC単結晶基板の面上に層を堆積成長させる化学的気相成長方法等を用いることができる。原料ガスとしては、Si源にシラン(SiH)、ジクロロシラン(SiCl)、トリクロロシラン(SiCl)、四塩化ケイ素(SiCl)等を用いることができ、炭素(C)源にプロパン(C)、エタン(C)等を用いることができる。また、キャリアガスとして水素(H)を含むもの等を用いことができる。
エピタキシャル膜は図2に示すように、方向Eに向かってステップフロー成長する。前述のように、仕上げ研磨工程でステップフロー成長の起点側の外周端部にダメージを与えることなく研磨しているため、端部欠陥が抑制されたエピタキシャル膜を成長させることができる。
端部欠陥は、SiC単結晶基板毎に発生頻度は異なる。しかしながら、上述のように、端部欠陥は、エピタキシャル成長前のSiC単結晶基板ではほとんど確認することができず、エピタキシャル膜を成膜後により容易に確認できるようになるため、成膜前に判断することは難しい。
したがって、本発明のエピタキシャルウェハの製造方法は、上記のような簡便な方法を行うだけで、端部欠陥を容易に除去することができ、生産性の面で非常に好ましい。
(エピタキシャルウェハ)
本発明のエピタキシャルウェハは、オフ角を有するSiC単結晶基板上にSiCエピタキシャル層を形成したSiCエピタキシャルウェハであって、SiC単結晶基板におけるステップフロー成長の起点側の外周端部から1mmまでに、ウェハ全周平均で端部欠陥が30個/m以内である。これは端部欠陥の個数をウェハ外周の長さで割って求めることができる。また、外周端部1mmの面積で割って単位面積当たりの密度として、3.0個/cm以内と表現することができる。さらに、端部欠陥が発生するステップフロー上流側のウェハ半分の外周部(半円周)のみに注目して規定した場合は、この半分の長さになるため、オフ角度の形成された基板でステップフローの上流側となる半円周状で、それぞれ60個/m以内、6.0個/cm以内と表すこともできる。
端部欠陥は、周辺の面と異なる平坦面が直線状に存在する形状の凹凸として観察されるため、光学顕微鏡で個数をカウントし、求めることができる。また複数の欠陥が局所的に高密度で発生する場合や数mmの間隔を空けて発生する場合もあるため、発生の仕方が一様ではないという特徴を有している。その為、端面欠陥の数は、外周に沿って計測した個数を外周の長さで割り、その単位長さ辺りの個数として表すことが適している。端面端部欠陥の個数は、ステップフロー成長の起点側の外周端部から1mmの領域を、SiCエピタキシャルウェハの半周に渡って顕微鏡を用いて確認し、カウントした。
ここでいう、「SiC単結晶基板におけるステップフロー成長の起点側の外周端部から1mmまで」とは、SiC単結晶基板の外周から1mmまでの領域であって、図1の中心線Cより左側の部分を意味する。尚、SiCエピタキシャルウェハの半周に渡って顕微鏡を用いて確認したのは、端部欠陥はステップフロー成長の起点側と逆側の外周部にあたる半周には発生しないため、基本的には全周測定しても、カウント数は変わらない。
前述のように、SiC単結晶基板におけるステップフロー成長の起点側の外周端部に特徴的に発生する端部欠陥を初めて注目した。
このような端部欠陥があると、SiCエピタキシャルウェハ上にデバイスを形成する際に、酸化膜の膜剥がれ、亀裂等を生み出す原因となる。そのため、端部欠陥を有する部分はチップの有効部分として利用することができず、エッジエクスクルージョンの幅を十分小さくすることができない。そのため、端部欠陥を低減することが有効であることを見出した。
従来のエピタキシャルウェハでは、SiC単結晶基板におけるステップフロー成長の起点側の外周端部が有しているダメージ部から、ステップフロー成長に伴い端部欠陥が成長する。そのため、従来、このような端部欠陥は、SiC単結晶基板におけるステップフロー成長の起点側の外周端部から1mmまでに、30個/m以上存在した。しかし、本発明では、そのSiC単結晶基板におけるステップフロー成長の起点側の外周端部に所定の研磨を行うことで、端部欠陥を抑制できることを見出した。
端部欠陥は、ステップフロー成長の起点側の外周端部から1mm程度の範囲に頻発する。その形状は、図5に示すように、ステップフロー成長の起点側の外周端部を起点として、ステップフローの成長方向にほぼ平行な方向にひび割れ状の形状を有している。そのステップフローの成長方向に平行な方向の長さは100〜500μm程度であり、幅は数μm程度である。エピタキシャル膜の深さ方向には、エピタキシャル膜の厚さに影響されるが数nmから1μm以下程度の凹凸形状を有している。
本発明のエピタキシャルウェハは、SiC単結晶基板におけるステップフロー成長の起点側の外周端部から1mmまでに、端部欠陥が30個/m以内である。そのため、SiCエピタキシャルウェハ上にデバイスを形成する際に、酸化膜の膜剥がれ、亀裂等を生み出すことを抑制し、エッジエクスクルージョンの幅を小さくすることができる。
エピ膜の厚さは、1μmから100μmの厚さとすることができる。エピ膜が厚いほど端部欠陥の凹凸が大きくなる。エピ膜の厚さが5μm以上の場合に端部欠陥が顕著になるため、それを減少させる本発明の効果が顕著である。
以上、本発明の好ましい実施の形態について詳述したが、本発明は特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
以下、実施例により本発明の効果をより明らかなものとする。なお、本発明は以下の実施例に限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することができる。
(実施例1)
SiC単結晶基板として4インチの4°オフ角を有するSiC単結晶基板を準備した。まず、このSiC単結晶基板の外周端部を#600の研磨砥石を用いて、通常外周研削を行った。次に、#3000の研磨砥石を用いて、SiC単結晶基板10の外周接線方向に対し、砥石の回転軸を5°傾け、砥石の稼働速度は、10μm/min、砥石の回転速度は、35000rpmでヘリカル研削を行った。ヘリカル研削は東精エンジニアリング社製のW−GM−4200を用いた。このときの仕上がり面はミラー面であり、Raが27nmであった。
その後、成膜面であるSiC単結晶基板のSi面をCMP加工し、Si系ガスとしてシラン、C系ガスとしてプロパンを供給しながら、化学的気相成長装置でエピタキシャル膜を10μm成長させた。図8は、実施例1のエピタキシャル膜形成後のステップフロー成長の起点側の外周端部の共焦点顕微鏡画像であり、図8(a)はエピタキシャル成長前の円弧外周上部であり、図8(b)はエピタキシャル成長前の円弧外周下部であり、図8(c)はエピタキシャル成長後の円弧外周上部であり、図8(d)はエピタキシャル成長後の円弧外周下部である。
このときSiC単結晶基板におけるステップフロー成長の起点側の外周端部から1mmまでに、端部欠陥が22個/mであった。
(実施例2)
ヘリカル研削後の端面をスラリ式研磨法で、さらにエッジポリッシュ(EP)した点のみが実施例1と異なる。図9は、実施例2のエピタキシャル膜形成後のステップフロー成長の起点側の外周端部の共焦点顕微鏡画像であり、図9(a)はエピタキシャル成長前の円弧外周上部であり、図9(b)はエピタキシャル成長前の円弧外周下部であり、図9(c)はエピタキシャル成長後の円弧外周上部であり、図9(d)はエピタキシャル成長後の円弧外周下部である。このときの仕上がり面はミラー面であり、Raが10nm以下であった。
(比較例1)
比較例1は、仕上げ研磨工程を行わっていない点のみが実施例1と異なる。図10は、比較例1のエピタキシャル膜形成後のステップフロー成長の起点側の外周端部の共焦点顕微鏡画像であり、図10(a)はエピタキシャル成長前の円弧外周上部であり、図10(b)はエピタキシャル成長前の円弧外周下部であり、図10(c)はエピタキシャル成長後の円弧外周上部であり、図10(d)はエピタキシャル成長後の円弧外周下部である。このときの仕上がり面は粗面であり、Raが89nmであった。
このときSiC単結晶基板におけるステップフロー成長の起点側の外周端部から1mmまでに、端部欠陥が166個/mであった。
(比較例2)
比較例2は、追加でゴム砥石によるミラー加工を行っている点のみが比較例1と異なる。図11は、比較例2のエピタキシャル膜形成後のステップフロー成長の起点側の外周端部の共焦点顕微鏡画像であり、図11(a)はエピタキシャル成長後の円弧外周上部であり、図11(b)はエピタキシャル成長後の円弧外周下部である。このときの仕上がり面はミラー面であり、Raが15nm以下であった。またSiC単結晶基板におけるステップフロー成長の起点側の外周端部から1mmまでに、端部欠陥が118個/mであった。
(比較例3)
比較例3は、ミラー加工をスラリ式のエッジポリッシュ(EP)を用いた点が比較例2と異なる。図12は、比較例3のエピタキシャル膜形成後のステップフロー成長の起点側の外周端部の共焦点顕微鏡画像であり、図12(a)はエピタキシャル成長後の円弧外周上部であり、図12(b)はエピタキシャル成長後の円弧外周下部である。このときの仕上がり面はミラー面であり、Raが15nm以下であった。またSiC単結晶基板におけるステップフロー成長の起点側の外周端部から1mmまでに、端部欠陥が74個/mであった。
(比較例4)
比較例4は、ミラー加工をラッピングフィルムによるテープ式のエッジポリッシュ(EP)を用いた点が比較例2と異なる。図13は、比較例4のエピタキシャル膜形成後のステップフロー成長の起点側の外周端部の共焦点顕微鏡画像であり、図13(a)はエピタキシャル成長後の円弧外周上部であり、図13(b)はエピタキシャル成長後の円弧外周下部である。
このときSiC単結晶基板におけるステップフロー成長の起点側の外周端部から1mmまでに、端部欠陥が138個/mであった。このときの仕上がり面はミラー面であり、Raが15nm以下であった。
以下に実施例1及び2、比較例1〜4の条件を表1にまとめた。
実施例1及び実施例2のエピタキシャル成長後の端部には端部欠陥がほとんど見られないのに対し、比較例1〜4のエピタキシャル成長後の端部には端部欠陥が激しく発生していることがわかる。
1…オリフラ、2…ステップフロー成長の起点側の外周端部、2a…円弧外周上部、2b…IF、2c…円弧外周下部、3…テラス面、4…ステップ部、10…SiC単結晶基板、10a…上面、20…研磨砥石、21…研磨面、

Claims (2)

  1. オフ角を有するSiC単結晶基板上にSiCエピタキシャル層を形成したSiCエピタキシャルウェハであって、
    前記SiC単結晶基板におけるステップフロー成長の起点側の外周端部から1mmまでの領域を、ステップフロー成長の起点側のウェハの半周に渡って外周に沿って計測した端部欠陥の個数をウェハの外周の長さで割った値が30個/m以内であり、
    前記端部欠陥は、ステップフロー成長の起点側の外周端部に、周辺の面と異なる平坦面が直線上に存在する形状の凹凸として観察されるものであることを特徴とするSiCエピタキシャルウェハ。
  2. 前記SiCエピタキシャル層の厚さが5μm以上である、請求項1に記載のSiCエピタキシャルウェハ。
JP2018053498A 2018-03-20 2018-03-20 SiCエピタキシャルウェハ Active JP6481790B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018053498A JP6481790B2 (ja) 2018-03-20 2018-03-20 SiCエピタキシャルウェハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018053498A JP6481790B2 (ja) 2018-03-20 2018-03-20 SiCエピタキシャルウェハ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014153289A Division JP6315579B2 (ja) 2014-07-28 2014-07-28 SiCエピタキシャルウェハの製造方法

Publications (2)

Publication Number Publication Date
JP2018107476A true JP2018107476A (ja) 2018-07-05
JP6481790B2 JP6481790B2 (ja) 2019-03-13

Family

ID=62784760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018053498A Active JP6481790B2 (ja) 2018-03-20 2018-03-20 SiCエピタキシャルウェハ

Country Status (1)

Country Link
JP (1) JP6481790B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021034670A (ja) * 2019-08-29 2021-03-01 富士電機株式会社 炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311348A (ja) * 2004-03-26 2005-11-04 Kansai Electric Power Co Inc:The バイポーラ型半導体装置およびその製造方法
US20070290211A1 (en) * 2004-03-26 2007-12-20 The Kansai Electric Power Co., Inc. Bipolar Semiconductor Device and Process for Producing the Same
JP2010195598A (ja) * 2009-02-23 2010-09-09 Hitachi Cable Ltd 窒化物半導体基板
JP2011219297A (ja) * 2010-04-07 2011-11-04 Nippon Steel Corp 炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハ
JP2013219206A (ja) * 2012-04-10 2013-10-24 Sumitomo Electric Ind Ltd 炭化珪素単結晶基板およびその製造方法
JP2014033220A (ja) * 2013-10-01 2014-02-20 Showa Denko Kk SiCエピタキシャルウェハ
JP2014058411A (ja) * 2012-09-14 2014-04-03 Nippon Steel & Sumitomo Metal エピタキシャル炭化珪素ウエハの製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311348A (ja) * 2004-03-26 2005-11-04 Kansai Electric Power Co Inc:The バイポーラ型半導体装置およびその製造方法
US20070290211A1 (en) * 2004-03-26 2007-12-20 The Kansai Electric Power Co., Inc. Bipolar Semiconductor Device and Process for Producing the Same
JP2010195598A (ja) * 2009-02-23 2010-09-09 Hitachi Cable Ltd 窒化物半導体基板
JP2011219297A (ja) * 2010-04-07 2011-11-04 Nippon Steel Corp 炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハ
JP2013219206A (ja) * 2012-04-10 2013-10-24 Sumitomo Electric Ind Ltd 炭化珪素単結晶基板およびその製造方法
US20140073228A1 (en) * 2012-04-10 2014-03-13 Sumitomo Electric Industries, Ltd. Silicon carbide single-crystal substrate and method for manufacturing same
JP2014058411A (ja) * 2012-09-14 2014-04-03 Nippon Steel & Sumitomo Metal エピタキシャル炭化珪素ウエハの製造方法
JP2014033220A (ja) * 2013-10-01 2014-02-20 Showa Denko Kk SiCエピタキシャルウェハ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021034670A (ja) * 2019-08-29 2021-03-01 富士電機株式会社 炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法
JP7467843B2 (ja) 2019-08-29 2024-04-16 富士電機株式会社 炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法

Also Published As

Publication number Publication date
JP6481790B2 (ja) 2019-03-13

Similar Documents

Publication Publication Date Title
JP6315579B2 (ja) SiCエピタキシャルウェハの製造方法
KR101377813B1 (ko) SiC 에피택셜 웨이퍼 및 그 제조 방법
JP4946202B2 (ja) 炭化珪素半導体エピタキシャル基板の製造方法。
CN110079862B (zh) 碳化硅单晶衬底、碳化硅外延衬底及它们的制造方法
JP2016501809A (ja) 平坦なSiC半導体基板
JP5982971B2 (ja) 炭化珪素単結晶基板
JP5250968B2 (ja) エピタキシャルシリコンウェーハ及びその製造方法並びにエピタキシャル成長用シリコンウェーハ。
JP2007204286A (ja) エピタキシャルウェーハの製造方法
JP5625229B2 (ja) エピタキシャルシリコンウェーハおよびその製造方法
JP6579889B2 (ja) 炭化珪素単結晶基板の製造方法
JP6011339B2 (ja) 炭化珪素基板の製造方法
JP5375768B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP6013410B2 (ja) Ga2O3系単結晶基板
KR101752986B1 (ko) SiC 기판의 제조 방법
WO2012176755A1 (ja) 炭化珪素基板の製造方法
JP6481790B2 (ja) SiCエピタキシャルウェハ
JP2010021394A (ja) 半導体ウェーハの製造方法
JP6722578B2 (ja) SiCウェハの製造方法
JP7125252B2 (ja) SiCエピタキシャルウェハ及びその製造方法
CN113492343A (zh) 半导体基板及其制造方法
JP2016111043A (ja) ウェハ支持台、化学気相成長装置、エピタキシャルウェハ
US20130149941A1 (en) Method Of Machining Semiconductor Substrate And Apparatus For Machining Semiconductor Substrate
JP7172878B2 (ja) 単結晶シリコンの抵抗率測定方法
JP2008036771A (ja) 硬脆材料基板用ホイール型回転砥石
JP6149988B2 (ja) 炭化珪素単結晶基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190128

R150 Certificate of patent or registration of utility model

Ref document number: 6481790

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350