CN113492343A - 半导体基板及其制造方法 - Google Patents

半导体基板及其制造方法 Download PDF

Info

Publication number
CN113492343A
CN113492343A CN202110349768.XA CN202110349768A CN113492343A CN 113492343 A CN113492343 A CN 113492343A CN 202110349768 A CN202110349768 A CN 202110349768A CN 113492343 A CN113492343 A CN 113492343A
Authority
CN
China
Prior art keywords
semiconductor substrate
inclined surface
main surface
polishing
chamfered portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110349768.XA
Other languages
English (en)
Inventor
渡边信也
横尾昌法
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novi Crystal Co ltd
Novel Crystal Technology Inc
Original Assignee
Novi Crystal Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novi Crystal Co ltd filed Critical Novi Crystal Co ltd
Publication of CN113492343A publication Critical patent/CN113492343A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

提供一种由氧化镓系半导体的单晶构成并且通过倒角加工有效地抑制了破损发生的半导体基板及其制造方法。提供在外周部具有倒角加工部(12)的、由氧化镓系半导体的单晶构成的半导体基板(1)，其中，倒角加工部(12)具有：倾斜面(121)，其位于主面(10)的外侧，在半导体基板(1)的垂直截面中边缘为直线；倾斜面(122)，其位于主面(11)的外侧，在半导体基板(1)的垂直截面中边缘为直线；以及倾斜面(121)与倾斜面(122)之间的端面(123)，其位于倒角加工部(12)的顶端，端面(123)的在半导体基板(1)的厚度方向上的幅度(bt)处于半导体基板(1)的厚度(t)的50％以上、97％以下的范围内。

Description

半导体基板及其制造方法
技术领域
本发明涉及半导体基板及其制造方法。
背景技术
以往，已知外周部被实施了倒角加工的玻璃板(参照专利文献1)。专利文献1所述的玻璃板作为扇出(fan out)型的晶片级组件中的加工基板的支撑板来使用。
根据专利文献1的记载，由于具有玻璃板的凹口(notch)形状、定向平面(orientation flat)形状的对位部被实施了倒角加工，因而能够有效避免在使定位销等定位构件抵接时以定位部为起点的玻璃板的破损。
现有技术文献
专利文献
专利文献1：国际公开第2016/088868号
发明内容
发明要解决的问题
然而，包含玻璃板、半导体基板在内的板状物的易破损度会根据结晶的解理面等的材料的特性而不同，因此，能够有效地抑制破损的倒角加工部的形状也会根据板状物的材料而不同。所以，即使将专利文献1所述的玻璃板的倒角加工部的形状应用于由其它材料构成的板状物，也不能说就能够有效地抑制破损。
本发明的目的在于，提供一种由氧化镓系半导体的单晶构成并且通过倒角加工有效地抑制了破损发生的半导体基板及其制造方法。
用于解决问题的方案
为了达到上述目的，本发明的一方面提供下述[1]～[4]的半导体基板和[5]～[10]的半导体基板的制造方法。
[1]一种半导体基板，是在外周部具有倒角加工部的、由氧化镓系半导体的单晶构成的半导体基板，其中，上述倒角加工部具有：第1倾斜面，其位于上述半导体基板的第1主面的外侧，在上述半导体基板的垂直截面中边缘为直线；第2倾斜面，其位于上述半导体基板的与上述第1主面相反的一侧的第2主面的外侧，在上述半导体基板的垂直截面中边缘为直线；以及上述第1倾斜面与上述第2倾斜面之间的端面，其位于上述倒角加工部的顶端，上述端面的在上述半导体基板的厚度方向上的幅度处于上述半导体基板的厚度的50％以上、97％以下的范围内。
[2]根据上述[1]所述的半导体基板，其中，上述第1倾斜面和上述第2倾斜面的、在上述半导体基板的面内方向上的幅度处于0.025mm以上、0.9mm以下的范围内。
[3]根据上述[1]或[2]所述的半导体基板，其中，上述第1主面和上述第2主面的面方位为(001)或(100)。
[4]根据上述[1]～[3]中的任意一项所述的半导体基板，其中，上述第1主面和上述第2主面的面方位为(001)，上述半导体基板具有沿着＜010＞方向的定向平面。
[5]一种半导体基板的制造方法，是由氧化镓系半导体的单晶构成的半导体基板的制造方法，包含：对上述半导体基板的外周部实施倒角加工来形成倒角加工部的工序；以及形成上述倒角加工部的工序之后的、对上述半导体基板的第1主面及与上述第1主面相反的一侧的第2主面实施研磨加工的工序，上述倒角加工部具有：第1倾斜面，其位于上述第1主面的外侧，在上述半导体基板的垂直截面中边缘为直线；第2倾斜面，其位于上述第2主面的外侧，在上述半导体基板的垂直截面中边缘为直线；以及上述第1倾斜面与上述第2倾斜面之间的端面，其位于上述倒角加工部的顶端，上述研磨加工后的上述端面的在上述半导体基板的厚度方向上的幅度处于上述研磨加工后的上述半导体基板的厚度的50％以上、97％以下的范围内。
[6]根据上述[5]所述的半导体基板的制造方法，其中，在形成上述倒角加工部的工序中，在形成了上述第1倾斜面和上述第2倾斜面后形成上述端面。
[7]根据上述[5]或[6]所述的半导体基板的制造方法，其中，在形成上述倒角加工部的工序中，使用比上述第1倾斜面和上述第2倾斜面的形成所使用的磨石软的磨石来形成上述端面。
[8]根据上述[7]所述的半导体基板的制造方法，其中，在形成上述倒角加工部的工序中，使用树脂结合剂磨石来形成上述端面。
[9]根据上述[5]～[8]中的任意一项所述的半导体基板的制造方法，其中，上述研磨加工后的上述第1倾斜面和上述第2倾斜面的、在上述半导体基板的面内方向上的幅度处于0.025mm以上、0.9mm以下的范围内。
[10]根据上述[5]～[9]中的任意一项所述的半导体基板的制造方法，其中，上述第1主面和上述第2主面的面方位为(001)或(100)。
发明效果
根据本发明，能够提供一种由氧化镓系半导体的单晶构成并且通过倒角加工有效地抑制了破损发生的半导体基板及其制造方法。
附图说明
图1是本发明的实施方式的半导体基板的立体图。
图2的(a)、(b)是本发明的实施方式的半导体基板的局部进行了放大的垂直截面图。
图3是示出作为构成本发明的实施方式的半导体基板的氧化镓系半导体的典型例子的β-Ga2O3的结晶结构的示意图。
图4是具有定向平面的本发明的实施方式的半导体基板的顶视图。
图5是示出本发明的实施方式的半导体基板的制造工序的一个例子的流程图。
图6的(a)～(c)是示出本发明的实施方式的半导体基板的制造工序中的作为半导体基板的材料的结晶体的状态的示意图。
图7的(a)是本发明的实施方式的半导体基板的倒角加工能够使用的磨石的立体图。图7的(b)是磨石的局部进行了放大的垂直截面图。
图8的(a)、(b)分别是主面研磨实施前和实施后的试样A的倒角加工部周边的垂直截面图。
图9的(a)、(b)分别是主面研磨实施前和实施后的试样B的倒角加工部周边的垂直截面图。
图10的(a)、(b)分别是主面研磨后的试样C、试样D的倒角加工部周边的垂直截面图。
图11的(a)、(b)分别是主面研磨后的试样E、试样F的倒角加工部周边的垂直截面图。
图12的(a)、(b)分别是主面研磨后的试样G、试样H的倒角加工部周边的垂直截面图。
图13的(a)、(b)分别是主面研磨后的试样I、试样J的倒角加工部周边的垂直截面图。
附图标记说明
1…半导体基板，10、11…主面，12…倒角加工部，121、122…倾斜面，123…端面，13a、13b、13c…定向平面，20…块体单晶。
具体实施方式
〔实施方式〕
(半导体基板的结构)
图1是本发明的实施方式的半导体基板1的立体图。半导体基板1是在外周部具有倒角加工(斜角加工)部12的、由氧化镓系半导体的单晶构成的半导体基板。
在此，氧化镓系半导体是指β-Ga2O3或者含有Al、In等置换型杂质、Sn、Si等掺杂物的β-Ga2O3。
倒角加工部12是为了在制造过程中的研磨加工、搬运时或者搬运、对位等操作时，防止半导体基板1受到损伤而设置的。若不设置倒角加工部12，半导体基板1的边缘(主面10、11与侧面的边界)有棱角，则例如在主面10、11的研磨加工时边缘会破损，另外，破损片会伤及主面10、11或将主面10、11弄脏。
半导体基板1的主面10、11的面方位没有特别限制，但在主面为(001)面或(100)面的情况下，尤其容易产生由解理导致的破损，因此，本发明的抑制破损的效果就尤为重要。
图3是示出作为构成半导体基板1的氧化镓系半导体的典型例子的β-Ga2O3的结晶结构的示意图。氧化镓系半导体的(001)面和(100)面为解理面，容易沿着这些面发生解理。更具体地说，最容易解理的是(100)面，其次容易解理的是(001)面。
另外，在对半导体基板1进行研磨时，具有离解理面近的面方位的面比较软，具有离解理面远的面方位的面比较硬，因此，易切削度不同。由于氧化镓系半导体是单斜晶系，因此在半导体基板1为如圆形基板这样的在平面形状的轮廓中包含曲线的基板的情况下，对外周部实施倒角加工时，研磨部位的面方位会连续地变化，加工难度高。
在半导体基板1的主面10、11为(001)面的情况下，在以103.7°与主面10、11相交的(100)面上容易发生解理，另外，与主面10、11平行的(001)面也可能发生解理。(001)面在主面10、11的研磨时几乎不会发生解理，但在如倒角加工这样的基板端面的加工时可能发生解理。
在半导体基板1的主面10、11为(100)面的情况下，与主面10、11平行的(100)面容易发生解理，在以大致103.7°与主面10、11相交的(001)面上可能发生解理。(100)面不仅在基板端面的加工时发生解理，在主面10、11的研磨时也容易发生解理。
在半导体基板1的主面10、11为(-201)面的情况下，在以53.8°与主面10、11相交的(100)面上可能发生解理，但在以49.9°与主面相交的(001)面上几乎不会发生解理。
图2的(a)、(b)是半导体基板1的局部进行了放大的垂直截面图。图2的(a)、(b)示出了半导体基板1的倒角加工部12的周边的垂直截面形状。
半导体基板1的倒角加工部12具有：半导体基板1的主面10侧的倾斜面121；与主面10相反的一侧的主面11侧的倾斜面122；以及倾斜面121与倾斜面122之间的端面123，其位于倒角加工部12的顶端。
倾斜面121是以环状连续的面，位于主面10的外侧，在半导体基板1的垂直截面中边缘为直线。倾斜面122是以环状连续的面，位于主面11的外侧，在半导体基板1的垂直截面中边缘为直线。端面123是以环状连续的面，也能够视为半导体基板1的侧面。
例如，在半导体基板1为如图1所示这样的圆形基板的情况下，倾斜面121、倾斜面122和端面123分别以圆环状连续。
端面123的在半导体基板1的厚度方向上的幅度bt处于半导体基板1的厚度t的50％以上、97％以下的范围内。在幅度bt为厚度t的50％以上的情况下，在形成倒角加工部12的工序(后述的制造工序中的步骤S5)、其后的工序(步骤S6、S7)、以及搬运、对位等半导体基板1的操作时，能够有效地抑制倒角加工部12的包含端面123在内的顶端部分的破损、尤其是由解理导致的破损的发生。另一方面，在幅度bt为厚度t的97％以下的情况下，能够有效地抑制上述的半导体基板1的边缘的破损、尤其是主面10、11的研磨时由破损片导致的伤痕的发生。
若端面123的在半导体基板1的厚度方向上的幅度bt处于半导体基板1的厚度t的50％以上、97％以下的范围内，则即使是在其主面10、11的面方位为(001)、(100)的情况下，也能够有效地抑制上述的倒角加工部12的顶端部分的破损、研磨时由破损片产生的伤痕等半导体基板1的破损。即，无论主面10、11的面方位如何，都能够有效地抑制半导体基板1的破损。
另外，为了更有效地抑制半导体基板1的破损，幅度bt优选处于厚度t的55％以上、90％以下的范围内，更优选处于60％以上、86％以下的范围内。典型的是，从端面123与倾斜面121的边界到端面123的最外侧的点为止的半导体基板1的面内方向(与主面10、11平行的方向)的距离bs1等于从端面123与倾斜面122的边界到端面123的最外侧的点为止的在半导体基板1的面内方向上的距离bs2，但也可以不相等。
倾斜面121、倾斜面122的半导体基板1的面内方向(与主面10、11平行的方向)的幅度as1、as2优选处于0.025mm以上、0.9mm以下的范围内。在幅度as1、as2为0.025mm以上的情况下，能够有效地抑制上述的半导体基板1的边缘的破损、尤其是主面10、11的研磨时由破损片导致的伤痕的发生。另一方面，在幅度as1、as2为0.9mm以下的情况下，能抑制倒角加工量，因此能得到倒角加工效率的提高、由倒角加工中使用的磨石的磨损被抑制所带来的半导体基板1的制造成本的降低等效果。
另外，为了更可靠地得到这些效果，幅度as1、as2优选处于0.05mm以上、0.45mm以下的范围内，更优选处于100μm以上、200μm以下的范围内。典型的是，倾斜面121的幅度as1、在半导体基板1的厚度方向上的幅度at1分别等于倾斜面122的幅度as2、在半导体基板1的厚度方向上的幅度at2，但也可以不相等。
端面123可以如图2的(a)所示的那样，以向外侧鼓出的方式沿着半导体基板1的厚度方向弯曲，也可以如图2的(b)所示的那样，沿着半导体基板1的厚度方向是平坦的。
如图2的(a)所示，端面123在沿着半导体基板1的厚度方向弯曲的情况下，加工时与磨石的接触面容易变小，应力不容易集中，因此，能够更有效地抑制倒角加工部12的包含端面123在内的顶端部分的破损。在能充分抑制加工时的破损的情况下，端面123也可以沿着半导体基板1的厚度方向是平坦的。另外，若倒角加工部12的顶端部分过于尖，则在顶端部分中容易发生解理，因此，半导体基板1的垂直截面中的端面123的曲率半径优选为340μm以上。
半导体基板1的厚度优选小于1mm，更优选小于0.7mm。这是因为，由氧化镓系半导体构成的半导体基板1与由其它半导体构成的基板相比热传导性较低，因此，为了确保器件的散热性，要求其较薄。另外，为了抑制在半导体基板1的使用(外延生长、器件制作等)过程中的搬运或作业的操作时出现裂纹，半导体基板1的厚度优选为0.1mm以上，更优选为0.3mm以上。即使如上述那样倒角加工部12具有能够抑制半导体基板1的破损的形状，若半导体基板1过于薄，则有可能由于搬运或操作时产生的应力而出现裂纹。
图4是具有定向平面的半导体基板1的顶视图。如图4所示，半导体基板1也可以具有用于对位的定向平面。在设置定向平面的情况下，对定向平面部分也实施与未设置有定向平面的外周部同样的倒角加工，形成具有同样的垂直截面形状的倒角加工部。
在图4所示的例子中，半导体基板1以(001)面为主面10、11，具有沿着主面11与作为解理面的(100)面的交线的方向即＜010＞方向的定向平面13a。通过沿着＜010＞方向设置定向平面13a，基板外周部附近的(100)面的小面积的部分被除去，因此能够抑制半导体基板1的定向平面13a侧的(100)面的解理。
另外，也可以在半导体基板1的与定向平面13a相反的一侧设置沿着＜010＞方向的定向平面13b。由此，在半导体基板1的定向平面13b侧，也能抑制(100)面的解理。
另外，仅凭定向平面13a或仅凭定向平面13a、13b，无法判别半导体基板1的正背面，因此，也可以设置沿着与＜010＞方向直交的＜100＞方向等的用于判别正背面的定向平面13c。
此外，典型的是，半导体基板1的平面形状为圆形或设置有定向平面的圆形，但也可以是多边形等其它形状。在该情况下，也对基板外周部实施与圆形的情况同样的倒角加工，形成具有同样的垂直截面形状的倒角加工部。
(半导体基板的制造工序)
图5是示出半导体基板1的制造工序的一个例子的流程图。另外，图6的(a)～(c)是示出半导体基板1的制造工序中的作为半导体基板1的材料的结晶体的状态的示意图。以下，沿着图5的流程图来说明半导体基板1的制造工序的流程。
首先，准备如图6的(a)所示那样的块体(bulk)单晶20(步骤S1)。块体单晶20是从通过EFG(Edge Defined Film Fed Growth：限边馈膜生长)法、VB(Vertical Bridgeman：垂直布里奇曼)法、FZ(Floating Zoned：浮区)法、CZ(Czochralski：切克劳斯基)法等单晶培育法培育出的单晶锭(ingot)切出的氧化镓系半导体的单晶块。
图6的(a)所示的四边形的板状的块体单晶20是从通过EFG法培育出的平板状的锭切出的块体单晶20的例子。从通过VB法、FZ法、CZ法等培育出的圆柱状的锭切出的块体单晶20为圆形的板状。
接下来，对块体单晶20实施切片加工，得到图6的(b)所示的多个单晶板21(步骤S2)。块体单晶20的切片加工例如使用多线锯(multi-wire saw)来实施。线锯能够使用固定磨粒方式或游离磨粒方式，切片速度优选为每分钟0.125～0.3mm左右。
接下来，对多个单晶板21实施冲裁加工，冲裁出图6的(c)所示的多个半导体基板1(步骤S3)。单晶板21的冲裁加工例如通过线放电加工、外周磨削、超声波加工、使用了取芯钻的取芯(coring)等来实施。此外，步骤S2的切片加工与步骤S3的冲裁加工的顺序也可以相反。
在对半导体基板1形成定向平面的情况下，例如可以是在步骤S3的冲裁加工中，通过线放电加工、外周磨削、超声波加工等将半导体基板1冲裁为包含定向平面的形状，也可以是使用切片机等将通过冲裁加工冲裁为圆形的半导体基板1的一部分切掉。
接下来，为了缓和加工变形来降低翘曲量，对半导体基板1实施热处理(步骤S4)。例如，在升温时，在氧气氛下进行热处理，在升温后保持温度的期间，在氮气氛、氩气氛、氦气氛等惰性气氛下进行热处理。保持温度优选为1400～1600℃。
接下来，对半导体基板1各自的外周部实施倒角加工，形成倒角加工部12(步骤S5)。倒角加工例如使用具备圆板状的磨石的外周加工装置。此外，也可以在倒角加工之前，通过外周磨削来调整半导体基板1的尺寸。
在倒角加工部12的形成中，分为形成倾斜面121、122的工序与形成端面123的工序，优选在形成了倾斜面121、122后形成端面123。由此，能够抑制形成端面123的工序中的由解理导致的破损。
图7的(a)是半导体基板1的倒角加工能够使用的磨石30的立体图。圆板状的磨石30沿着其侧面具有多个槽31，并在其中心轴上装配有轴32。
图7的(b)是磨石30的局部进行了放大的垂直截面图。图7的(b)示出了设置有槽31的磨石30的侧面的垂直截面形状。在使用磨石30实施半导体基板1的倒角加工时，在以轴32为旋转轴使磨石30旋转的状态下，从磨石30的侧方使半导体基板1靠近并使其外周部进入磨石30的槽31内，以槽31的内表面来切削外周部。
在倾斜面121、122的形成中，为了抑制由磨石30的磨损导致的槽31的形状的变化，优选使用比较硬的磨石作为磨石30。另一方面，在端面123的形成中，若使用硬的磨石，则在(100)面、(001)面上容易发生由解理导致的破损，因此优选使用比倾斜面121、122的形成所使用的磨石软的磨石作为磨石30。在该情况下，在倾斜面121、122的形成中，能够使用金属结合剂磨石(粒度例如为#600)作为磨石30，在端面123的形成中，能够使用树脂结合剂磨石(粒度例如为#1000)作为磨石30。
在半导体基板1为圆形的情况下，一边使半导体基板1旋转，一边对其外周部的全部区域通过磨石30进行研磨。在半导体基板1形成有定向平面的情况下，不使半导体基板1旋转，而是一边使其相对于磨石30横向滑动，一边对其定向平面部分进行倒角加工。
接下来，对半导体基板1的主面10、11实施研磨加工(步骤S6)。主面10、11的研磨加工例如通过使用了单面研磨机或双面研磨机的擦光(lapping)及其后的抛光(polishing)来实施。另外，除了擦光、抛光这样的机械研磨之外，也可以实施干蚀刻、化学蚀刻、热蚀刻等。该研磨加工中的主面10、11各自的研磨量在半导体基板1的厚度方向上为大致10～300μm。
在步骤S6的研磨加工的具体例子中，首先，使用金刚石的磨削磨石，或者使用研磨平台及金刚石系浆料，对半导体基板1的主面10、11进行磨削或者擦光研磨。金刚石的磨削磨石的粒度优选为#800～1000(由JISB4131规定)左右。研磨平台优选为金属系、玻璃系、树脂系的材质。金刚石系浆料中包含的金刚石系磨粒的粒径优选为0.5～8μm左右的程度。接下来，使用抛光布及CMP(Chemical Mechanical Polishing：化学机械抛光)用的浆料，对半导体基板1的主面10、11进行研磨，直至得到原子级的平坦性(例如，平均粗糙度Ra成为0.05～0.28nm)为止。抛光布优选为尼龙、丝纤维、氨基甲酸酯(urethane)等材质。浆料的磨粒优选使用胶体二氧化硅(colloidal silica)。
其后，对半导体基板1进行清洗，并使其干燥(步骤S7)。具体地说，例如，依次进行使用了酸系或碱系的清洁剂的超声波清洗或擦刷清洗、5分钟的流水清洗、5分钟的硫酸加水清洗、15分钟的流水清洗。接着，通过旋转干燥、真空干燥、马兰戈尼干燥、暖风干燥、升降干燥等方法使其干燥。
步骤S6的研磨加工后的半导体基板1满足了端面123的在半导体基板1的厚度方向上的幅度bt处于半导体基板1的厚度t的50％以上、97％以下的范围内这一条件。由此，能够抑制步骤S5～S7中的半导体基板1的破损。
(实施方式的效果)
根据上述的实施方式，通过将倒角加工部12形成为满足上述的条件的形状，能够有效地抑制由氧化镓系单晶构成的半导体基板1的制造工序或操作时的破损的发生。
【实施例】
制造倒角加工部12的形状不同的10种半导体基板1(设为试样A～J)，并调查了各试样在形成倒角加工部12的工序及对主面10、11进行研磨的工序中是否发生破损。关于试样A～J，分别制造直径为2英寸的试样及直径为4英寸的试样，并进行了评价。
试样A～J均是如下基板：由β-Ga2O3构成，主面10、11的面方位为(001)，具备定向平面13a～13c。另外，试样A～J均在厚度方向上具有对称性，幅度as1与幅度as2相等(设为幅度as)，幅度at1与幅度at2相等(设为幅度at)，距离bs1与距离bs2相等(设为距离bs)。
另外，在试样A～J中，均是通过使用了粒度为#600的金属结合剂磨石的研磨来形成倾斜面121、122，通过使用了粒度为#1000的树脂结合剂磨石的研磨来形成端面123。
图8的(a)、(b)分别是步骤S6的主面10、11的研磨实施前和实施后的试样A的倒角加工部12周边的垂直截面图。图9的(a)、(b)分别是步骤S6的主面10、11的研磨实施前和实施后的试样B的倒角加工部12周边的垂直截面图。
图10的(a)、(b)分别是主面研磨后的试样C、试样D的倒角加工部12周边的垂直截面图。在试样C、试样D中，端面123均沿着半导体基板1的厚度方向弯曲，厚度t均等于0.65mm，另外，倾斜面121、122的倾斜角度(at/as)相等，但在试样D中，距离bt更小。即，试样D的倒角加工部12具有以使试样C的倒角加工部12的顶端变尖的方式进行了伸展的形状。
图11的(a)、(b)分别是主面研磨后的试样E、试样F的倒角加工部12周边的垂直截面图。在试样E、试样F中，端面123均沿着半导体基板1的厚度方向弯曲，厚度t均等于0.35mm，另外，倾斜面121、122的倾斜角度(at/as)相等，但在试样D中，距离bt更小。即，试样F的倒角加工部12具有以使试样E的倒角加工部12的顶端变尖的方式进行了伸展的形状。
图12的(a)、(b)分别是主面研磨后的试样G、试样H的倒角加工部12周边的垂直截面图。在试样G、试样H中，端面123均沿着厚度方向是平坦的，厚度t均等于0.65mm，另外，倾斜面121、122均比较小，但在试样H中，倾斜面121、122更小。
图13的(a)、(b)分别是主面研磨后的试样I、试样J的倒角加工部12周边的垂直截面图。在试样I、试样J中，端面123均沿着厚度方向是平坦的，厚度t均等于0.35mm，另外，倾斜面121、122均比较小，但在试样J中，倾斜面121、122更小。
端面123沿着半导体基板1的厚度方向弯曲的试样A～F的端面123的曲率半径均为0.6～0.7mm。
下面的表1示出试样A～J的寸法和有无发生破损。在此，表1的“破损(倒角加工)”是指在步骤S5的形成倒角加工部12的工序中有无产生于倾斜面121、122或端面123的破损(解理裂纹、缺损或伤痕)。“破损(主面研磨)”是指在步骤S6的对主面10、11进行研磨的工序中有无产生于主面10、11的破损(研磨伤痕)。另外，“试样A(研磨前)”、“试样B(研磨前)”分别是指步骤S6的主面10、11的研磨实施前的试样A、试样B。此外，在试样A～J中，关于直径为2英寸的试样及直径为4英寸的试样，均得到了相同的结果(有无发生破损)。
【表1】
Figure BDA0003002099330000131
如表1所示，在试样D、试样F中，在刚进行了倒角加工后就在倒角加工部12确认到破损。认为这是由于幅度bt不及厚度t的50％，倒角加工部12的顶端是尖的，因而产生了解理裂纹。
另外，如表1所示，在试样H、试样J中，在研磨后的主面10、11确认到破损。认为这是由于幅度bt超过厚度t的97％，倾斜面121、122过于小，因而在主面10、11的边缘附近发生了破损，由破损片导致了研磨伤痕的产生。
另一方面，如表1所示，在幅度bt处于厚度t的50％以上、97％以下的范围内的试样A～C、E、G、I中，既未确认到倒角加工部12的破损，也未确认到由研磨导致的主面10、11的破损。
以上，说明了本发明的实施方式和实施例，但本发明不限于上述实施方式和实施例，在不脱离发明的主旨的范围内能进行各种变形实施。
并且，上面所述的实施方式和实施例并不限制权利要求书所涉及的发明。另外，应当注意，实施方式和实施例中所说明的特征的所有组合对用于解决发明的问题的方案来说并非都是必须的。

Claims (10)

1.一种半导体基板，是在外周部具有倒角加工部的、由氧化镓系半导体的单晶构成的半导体基板，其特征在于，
上述倒角加工部具有：第1倾斜面，其位于上述半导体基板的第1主面的外侧，在上述半导体基板的垂直截面中边缘为直线；第2倾斜面，其位于上述半导体基板的与上述第1主面相反的一侧的第2主面的外侧，在上述半导体基板的垂直截面中边缘为直线；以及上述第1倾斜面与上述第2倾斜面之间的端面，其位于上述倒角加工部的顶端，
上述端面的在上述半导体基板的厚度方向上的幅度处于上述半导体基板的厚度的50％以上、97％以下的范围内。
2.根据权利要求1所述的半导体基板，其中，
上述第1倾斜面和上述第2倾斜面的、在上述半导体基板的面内方向上的幅度处于0.025mm以上、0.9mm以下的范围内。
3.根据权利要求1或2所述的半导体基板，其中，
上述第1主面和上述第2主面的面方位为(001)或(100)。
4.根据权利要求1至3中的任意一项所述的半导体基板，其中，
上述第1主面和上述第2主面的面方位为(001)，
上述半导体基板具有沿着＜010＞方向的定向平面。
5.一种半导体基板的制造方法，是由氧化镓系半导体的单晶构成的半导体基板的制造方法，其特征在于，包含：
对上述半导体基板的外周部实施倒角加工来形成倒角加工部的工序；以及
形成上述倒角加工部的工序之后的、对上述半导体基板的第1主面及与上述第1主面相反的一侧的第2主面实施研磨加工的工序，
上述倒角加工部具有：第1倾斜面，其位于上述第1主面的外侧，在上述半导体基板的垂直截面中边缘为直线；第2倾斜面，其位于上述第2主面的外侧，在上述半导体基板的垂直截面中边缘为直线；以及上述第1倾斜面与上述第2倾斜面之间的端面，其位于上述倒角加工部的顶端，
上述研磨加工后的上述端面的在上述半导体基板的厚度方向上的幅度处于上述研磨加工后的上述半导体基板的厚度的50％以上、97％以下的范围内。
6.根据权利要求5所述的半导体基板的制造方法，其中，
在形成上述倒角加工部的工序中，在形成了上述第1倾斜面和上述第2倾斜面后形成上述端面。
7.根据权利要求5或6所述的半导体基板的制造方法，其中，
在形成上述倒角加工部的工序中，使用比上述第1倾斜面和上述第2倾斜面的形成所使用的磨石软的磨石来形成上述端面。
8.根据权利要求7所述的半导体基板的制造方法，其中，
在形成上述倒角加工部的工序中，使用树脂结合剂磨石来形成上述端面。
9.根据权利要求5至8中的任意一项所述的半导体基板的制造方法，其中，
上述研磨加工后的上述第1倾斜面和上述第2倾斜面的、在上述半导体基板的面内方向上的幅度处于0.025mm以上、0.9mm以下的范围内。
10.根据权利要求5至9中的任意一项所述的半导体基板的制造方法，其中，
上述第1主面和上述第2主面的面方位为(001)或(100)。
CN202110349768.XA 2020-04-01 2021-03-31 半导体基板及其制造方法 Pending CN113492343A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020065514A JP2021160999A (ja) 2020-04-01 2020-04-01 半導体基板及びその製造方法
JP2020-065514 2020-04-01

Publications (1)

Publication Number Publication Date
CN113492343A true CN113492343A (zh) 2021-10-12

Family

ID=75362440

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110349768.XA Pending CN113492343A (zh) 2020-04-01 2021-03-31 半导体基板及其制造方法

Country Status (4)

Country Link
US (1) US20210313434A1 (zh)
EP (1) EP3888846A1 (zh)
JP (1) JP2021160999A (zh)
CN (1) CN113492343A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114758849A (zh) * 2022-05-12 2022-07-15 上海超导科技股份有限公司 超导带材及其镀铜、制备方法以及超导线圈及其浸渍方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102316563B1 (ko) * 2017-05-22 2021-10-25 엘지디스플레이 주식회사 금속으로 형성된 상부 기판을 포함하는 유기 발광 표시 장치 및 이의 제조 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH671116A5 (zh) * 1986-10-13 1989-07-31 Bbc Brown Boveri & Cie
JPH0624200B2 (ja) * 1989-04-28 1994-03-30 信越半導体株式会社 半導体デバイス用基板の加工方法
JPH08243891A (ja) * 1995-03-07 1996-09-24 Kao Corp 基板のチャンファ加工装置
JP3580600B2 (ja) * 1995-06-09 2004-10-27 株式会社ルネサステクノロジ 半導体装置の製造方法およびそれに使用される半導体ウエハ並びにその製造方法
JPH11320363A (ja) * 1998-05-18 1999-11-24 Tokyo Seimitsu Co Ltd ウェーハ面取り装置
WO2001021539A1 (fr) * 1999-09-21 2001-03-29 Kabushiki Kaisha Ohara Element de maintien pour disque de stockage d'information et unite de disque de stockage d'information
JP4066889B2 (ja) * 2003-06-09 2008-03-26 株式会社Ｓｕｍｃｏ 貼り合わせ基板およびその製造方法
JP4216263B2 (ja) * 2005-03-09 2009-01-28 シャープ株式会社 製造検査解析システム、および製造検査解析方法
JP5159040B2 (ja) * 2005-03-31 2013-03-06 株式会社光波 低温成長バッファ層の形成方法および発光素子の製造方法
KR20070042594A (ko) * 2005-10-19 2007-04-24 삼성코닝 주식회사 편평한 측면을 갖는 ａ면 질화물 반도체 단결정 기판
US20070134833A1 (en) * 2005-12-14 2007-06-14 Toyoda Gosei Co., Ltd. Semiconductor element and method of making same
DE102006037267B4 (de) * 2006-08-09 2010-12-09 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben mit hochpräzisem Kantenprofil
JP2008282943A (ja) * 2007-05-10 2008-11-20 Nippon Light Metal Co Ltd 酸化ガリウム単結晶のウェットエッチング方法
JP5276281B2 (ja) * 2007-06-01 2013-08-28 住友電気工業株式会社 ＧａＡｓ半導体基板およびその製造方法
US20090142916A1 (en) * 2007-11-29 2009-06-04 Qimonda Ag Apparatus and method of manufacturing an integrated circuit
JP6013383B2 (ja) * 2014-02-28 2016-10-25 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶基板の製造方法
JP2015163567A (ja) * 2014-02-28 2015-09-10 株式会社タムラ製作所 半導体積層構造体及び半導体素子
JP2016013930A (ja) * 2014-06-30 2016-01-28 株式会社タムラ製作所 酸化ガリウム基板の製造方法
JP5747110B1 (ja) * 2014-06-30 2015-07-08 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶基板
TWI704032B (zh) 2014-12-04 2020-09-11 日商日本電氣硝子股份有限公司 玻璃板、積層體、半導體封裝及其製造方法、電子機器
JP7208762B2 (ja) 2018-10-26 2023-01-19 花王株式会社 新規アラビノフラノシダーゼ
JP7185875B2 (ja) * 2019-02-27 2022-12-08 株式会社デンソー スイッチング素子
US20200295214A1 (en) * 2019-03-15 2020-09-17 Jossue Montes Pn junctions with mechanically exfoliated gallium oxide and gallium nitride
US20220045118A1 (en) * 2020-08-07 2022-02-10 Redlen Technologies, Inc. Compound semiconductor x-ray detector tiles and method of dicing thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114758849A (zh) * 2022-05-12 2022-07-15 上海超导科技股份有限公司 超导带材及其镀铜、制备方法以及超导线圈及其浸渍方法
CN114758849B (zh) * 2022-05-12 2023-01-31 上海超导科技股份有限公司 超导带材及其镀铜、制备方法以及超导线圈及其浸渍方法

Also Published As

Publication number Publication date
EP3888846A1 (en) 2021-10-06
JP2021160999A (ja) 2021-10-11
US20210313434A1 (en) 2021-10-07

Similar Documents

Publication Publication Date Title
JP4835069B2 (ja) シリコンウェーハの製造方法
US10269554B2 (en) Method for manufacturing SiC epitaxial wafer and SiC epitaxial wafer
KR101155030B1 (ko) 실리콘 웨이퍼의 연마방법 및 제조방법 및 원판상 워크의연마장치 및 실리콘 웨이퍼
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
KR102479398B1 (ko) Ga2O3계 단결정 기판
US20140073228A1 (en) Silicon carbide single-crystal substrate and method for manufacturing same
CN113492343A (zh) 半导体基板及其制造方法
TWI747695B (zh) 磷化銦基板
JP2010034128A (ja) ウェーハの製造方法及び該方法により得られたウェーハ
JP4224871B2 (ja) 半導体基板の製造方法
TWI781801B (zh) 磷化銦基板、磷化銦基板之製造方法及半導體磊晶晶圓
WO2016002707A1 (ja) 酸化ガリウム基板及びその製造方法
US6211088B1 (en) Manufacturing method for semiconductor gas-phase epitaxial wafer
JP2010040876A (ja) 半導体ウェーハの製造方法
JP2004006997A (ja) シリコンウエハの製造方法
CN113646873A (zh) 磷化铟基板以及磷化铟基板的制造方法
JP2007013012A (ja) 太陽電池用シリコンウェーハの端面の面取り加工方法
JP6567865B2 (ja) Ｇａ２Ｏ３系単結晶基板
JP4539053B2 (ja) 単結晶基板及びその製造方法
TWI810847B (zh) 磷化銦基板
JP2018107476A (ja) ＳｉＣエピタキシャルウェハ
TWI818416B (zh) 晶圓
JP2016007690A (ja) サファイア基板の製造方法
JP2003257899A (ja) ウエハー加工方法
TW202300729A (zh) 半導體基底以及半導體裝置的製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination