TW202300729A - 半導體基底以及半導體裝置的製造方法 - Google Patents

半導體基底以及半導體裝置的製造方法 Download PDF

Info

Publication number
TW202300729A
TW202300729A TW110122585A TW110122585A TW202300729A TW 202300729 A TW202300729 A TW 202300729A TW 110122585 A TW110122585 A TW 110122585A TW 110122585 A TW110122585 A TW 110122585A TW 202300729 A TW202300729 A TW 202300729A
Authority
TW
Taiwan
Prior art keywords
silicon carbide
carbide wafer
distance
semiconductor substrate
wafer
Prior art date
Application number
TW110122585A
Other languages
English (en)
Other versions
TWI807347B (zh
Inventor
林欽山
Original Assignee
環球晶圓股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 環球晶圓股份有限公司 filed Critical 環球晶圓股份有限公司
Priority to TW110122585A priority Critical patent/TWI807347B/zh
Priority to CN202210379910.XA priority patent/CN115579377A/zh
Publication of TW202300729A publication Critical patent/TW202300729A/zh
Application granted granted Critical
Publication of TWI807347B publication Critical patent/TWI807347B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Abstract

一種半導體基底，包括碳化矽晶圓，具有第一面、平行於第一面的第二面以及垂直於第一面與第二面的側面。第一面與側面之間包括第一斜面及/或第一弧面。第二面與側面之間包括第二斜面及/或第二弧面。在平行第一面的第一方向上，第一面與側面的距離A1大於第二面與側面的距離A2。

Description

半導體基底以及半導體裝置的製造方法
本發明是有關於一種半導體基底，且特別是有關於一種包括碳化矽晶圓的半導體基底以及半導體裝置的製造方法。
在半導體產業中，製造晶圓的方法包括先形成晶碇(Ingot)，接著將晶碇切片以獲得晶圓。晶碇例如是在高溫的環境中製造。在一些晶碇的製造過程中，晶種被置放於高溫爐中，晶種接觸氣態或液態的原料，並形成半導體材料於晶種的表面，直到獲得具有預期尺寸的晶碇為止。晶碇可以視製造方式與製造原料而有不同的結晶構造。
在晶碇生長完成後，以爐冷或其他方式使晶碇降溫至室溫。在晶碇降溫之後，利用切割機把晶碇形狀較差的頭尾兩端移除，接著用磨輪將晶碇研磨到想要的尺寸(例如3英吋至12英吋)。在一些晶碇的製造過程中，於晶碇的邊緣研磨出一道平邊或V型槽。此平邊或V型槽適用於作為晶碇的結晶方向的記號。接著將晶碇切片，以獲得多個晶圓(Wafer)。在一些情況中，晶圓的邊角容易因為碰撞而破裂。
本發明提供一種半導體基底，能改善碳化矽晶圓在研磨過後出現邊角破裂的問題。
本發明提供一種半導體裝置的製造方法，能改善碳化矽晶圓在研磨過後出現邊角破裂的問題。
本發明的至少一實施例提供一種半導體基底。半導體基底包括碳化矽晶圓，具有第一面、平行於第一面的第二面以及垂直於第一面與第二面的側面。第一面與側面之間包括第一斜面及/或第一弧面。第二面與側面之間包括第二斜面及/或第二弧面。在平行第一面的第一方向上，第一面與側面的距離A1大於第二面與側面的距離A2。
本發明的至少一實施例提供一種半導體裝置的製造方法，包括：提供碳化矽晶圓；以及加工碳化矽晶圓的邊緣。碳化矽晶圓在加工後包括第一面、平行於第一面的第二面以及垂直於第一面與第二面的側面。第一面與側面之間包括第一斜面及/或第一弧面。第二面與側面之間包括第二斜面及/或第二弧面。在平行第一面的第一方向上，第一面與側面的距離A1大於第二面與側面的距離A2。
圖1A至圖1H是依照本發明的一實施例的一種半導體裝置的製造方法的製造方法的示意圖。
請參考圖1A，圖1A是晶碇100的切割製程的斜視圖。以切割工具200切割晶碇100。切割工具200包括固定裝置210、滾輪220以及切割線230。固定裝置210用於固定晶碇100。切割線230包括鋼線以及鋼線上的磨粒(例如鑽石顆粒)。利用切割線230纏繞於滾輪220上，並定義出多個切削段，以切割線230反覆切割晶碇100，以將晶碇100切割成數十至數百片的晶圓。在本實施中，以鑽石線切割晶碇100，但本發明不以此為限。在其他實施例中，以刀具、雷射、水刀或其他方式切割晶碇100。
在本實施例中，晶碇100的材料包括碳化矽。晶碇100在切割後形成多個碳化矽晶圓。
圖1B至圖1H是依照本發明的一實施例的一種半導體裝置的製造方法的剖面示意圖。
請參考圖1B，提供碳化矽晶圓110。在本實施例中，碳化矽晶圓110在加工前包括第一面112、平行於第一面112的第二面114以及垂直於第一面112與第二面114的側面116。在一些實施例中，在加工碳化矽晶圓110前，第一面112與側面116相連，且第一面112與側面116之間的夾角約為直角，第二面114與側面116相連，且第二面114與側面116之間的夾角約為直角。
加工碳化矽晶圓110的邊緣116。舉例來說，以磨頭300研磨碳化矽晶圓110的邊緣。磨頭300包括第一凸出部310以及第二凸出部320。第一凸出部310用於加工碳化矽晶圓110的上側的邊緣，即側面116靠近第二面114的部分。第二凸出部320用於加工碳化矽晶圓110的下側的邊緣，即側面116靠近第一面112的部分。第一凸出部310的形狀不同於第二凸出部320的形狀。在本實施例中，在朝向碳化矽晶圓110的方向上，第一凸出部310相較於第二凸出部320更凸出，因此，在旋轉碳化矽晶圓110以研磨碳化矽晶圓110的邊緣時，第二凸出部320較第一凸出部310移除更多的碳化矽晶圓110。
請參考圖1C，碳化矽晶圓110在加工後包括第一面112a、平行於第一面112a的第二面114a以及垂直於第一面112a與第二面114a的側面116a。第一面112a與側面116a之間包括第一斜面及/或第一弧面。在本實施例中，第一面112a與側面116a之間包括第一弧面113。第二面114a與側面116a之間包括第二斜面及/或第二弧面。在本實施例中，第二面114a與側面116a之間包括第二弧面115。
在平行第一面112a的第一方向D1上，第一面112a與側面116a的距離A1大於第二面114a與側面116a的距離A2。在平行側面116a的第二方向D2上，第一面112a與側面116a的距離B1大於第二面114a與側面116a的距離B2。第一方向D1垂直於第二方向D2。在一些實施例中，A1:B1為150:80至250:160，A2:B2為60:40至80:60。在本實施例中，距離A1大於距離A2，且第二面114a的面積大於第一面112a的面積。在一些實施例中，距離A1為150微米至250微米，距離B1為80微米至160微米，距離A2為60微米至80微米，距離B2為40微米至60微米。
在一些實施例中，在加工碳化矽晶圓110的邊緣116之前或之後，對碳化矽晶圓110進行物理研磨製程及/或化學機械研磨製程(Chemical-Mechanical Polishing)。化學機械研磨製程是以具有腐蝕性的研磨液以及磨料配合拋光墊，對碳化矽晶圓110的表面(例如第一面及/或第二面)進行研磨。化學機械研磨製程中的具有腐蝕性的研磨液可以與晶圓表面發生化學反應，使晶圓表面凹凸不平的部分轉變成硬度較小的材料，藉此使磨料能更容易的移除晶圓表面凹凸不平的部分。在一些實例中，在化學機械研磨製程之後，對碳化矽晶圓110進行退火(anneal)，以使碳化矽晶圓110內部的原子能夠排列的較整齊，藉此減少晶圓內部的晶體缺陷(defect)。
請參考圖1D，形成磊晶層120於第二面114a上。在一些實施例中，第一面112a為碳面，第二面114a為矽面，因此，形成磊晶層120於第二面114a上能獲得較好的磊晶品質。在本實施例中，磊晶層120形成於第二弧面115上，並從第二弧面115延伸至第二面114a中央。藉由第二弧面115的設置，磊晶層120不會形成於具有直角或銳角的邊緣，藉此減少磊晶層120因為邊緣的直角或銳角出現局部應力集中而導致裂痕產生。
請參考圖1E，形成多個半導體元件130於磊晶層120上或磊晶層120中。在圖1E中，半導體元件130位於磊晶層120的上表面上方，但本發明不以此為限。在其他實施例中，半導體元件130鑲入磊晶層120中。形成半導體元件130的方法例如包括離子佈植、微影蝕刻、化學氣相沉積、物裡氣相沉積、原子層沉積或其他製程。
請參考圖1E與圖1F，對第一面112a執行研磨製程以減少碳化矽晶圓110的厚度。研磨第一面112a以獲得第三面118，第三面118與碳化矽晶圓110a的邊緣之間的夾角α為直角或鈍角。舉例來說，研磨第一面112a直到第一弧面113完全被移除，則所獲得之第三面118與側面116a之間的夾角為直角。若未研磨至第一弧面113被完全移除，則所獲得之第三面118與殘留之第一弧面113之間的夾角為鈍角。
若增加距離A2使距離A2等於或大於距離A1，則側面116a容易在研磨後被完全移除，使研磨後所獲得之第三面118與第一弧面115相連，並產生銳角，會導致碳化矽晶圓110的邊緣容易破裂，如圖2所示。因此，距離A1大於距離A2能使碳化矽晶圓110在執行第一面112a的研磨製程之後不易破裂，藉此提高製程良率。此外，距離A1越大能使第一面112a的面積越小，而第一面112a的面積越小能使第一面112a的研磨製程越容易進行。
在一些實施例中，研磨製程前碳化矽晶圓110的厚度T約為250微米至500微米，且在研磨製程後碳化矽晶圓110的厚度T’約為50微米至150微米，但本發明不以此為限。碳化矽晶圓110的厚度可以依照實際需求而進行調整。
請參考圖1G，形成多層導電層144、148與多層絕緣層142、146於半導體元件120上。導電層144、148與絕緣層142、146構成重新分佈層(Redistribution Layer)140，並與半導體元件120電性連接。
在一些實施例中，形成封裝材料(未繪出)於重新分佈層140，以保護重新分佈層140以及半導體元件120，但本發明不以此為限。
請參考圖1H，切割碳化矽晶圓110以及重新分佈層140，以獲得多個晶片10。晶片10包括碳化矽基底110a、磊晶層120a、半導體元件130以及重新分佈層140a。在一些實施例中，晶片10還包括封裝材料。
基於上述，在研磨第一面112a之前，距離A1大於距離A2能使碳化矽晶圓110在對第一面112a執行研磨製程之後不易破裂，藉此提升製程良率。
圖3是依照本發明的一實施例的一種晶圓的剖面示意圖。在此必須說明的是，圖3的實施例沿用圖1A至圖1H的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖3的碳化矽晶圓110a與圖1C的碳化矽晶圓110的差異在於：碳化矽晶圓110a的第一面112a與側面116a之間包括第一斜面113A，且第二面114a與側面116a之間包括第二斜面115A。
請參考圖3，第一斜面113A連接第一面112a與側面116a，且第一斜面113A與第一面112a之間的導圓角的角度為β1。第二斜面115A連接第二面114a與側面116a，且第二斜面115A與第二面116a之間的導圓角的角度為β2，β1大於β2。在一些實施例中，β1為130r(µm)至200r(µm)，β2為100r(µm)至140r(µm)。第一斜面113A與側面116a之間的導圓角的角度為γ1，第二斜面115A與側面116a之間的導圓角的角度為γ2，γ2大於γ1。在一些實施例中，γ1為110°至130°，γ2為105°至125°。
基於上述，在研磨第一面112a之前，距離A1大於距離A2能使碳化矽晶圓110在對第一面112a執行研磨製程之後不易破裂，藉此提升製程良率。
圖4是依照本發明的一實施例的一種晶圓的剖面示意圖。在此必須說明的是，圖4的實施例沿用圖3的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖4的碳化矽晶圓110b與圖3的碳化矽晶圓110a的差異在於：碳化矽晶圓110b的第一面112a與側面116a之間包括第一斜面113A以及第三斜面113B。
在本實施例中，第一斜面113A與第三斜面113B之間的導圓角的角度為δ1。由於第一面112a與側面116a之間包括第一斜面113A與第三斜面113B，第三斜面113B與側面116a之間的導圓角的角度γ1以及第一面112a與側面116a之間的導圓角的角度β1可以增加，藉此進一步降低研磨第一面112a時出現碳化矽晶圓110b破裂的問題。
10:晶片 100:晶碇 110、110a、110b:碳化矽晶圓 112、112a:第一面 113:第一弧面 113A:第一斜面 113B:第三斜面 114、114a:第二面 115:第二弧面 115A:第二斜面 116、116a:側面 118:第三面 120:磊晶層 130:半導體元件 140:重新分佈層 142、146:絕緣層 144、148:導電層 200:切割工具 210:固定裝置 220:滾輪 230:切割線 300:磨頭 310:第一凸出部 320:第二凸出部 A1、A2、B1、B2:距離 D1:第一方向 D2:第二方向 厚度:T、T’ α:夾角 β1、β2、γ1、γ2、δ1:角度
圖1A至圖1H是依照本發明的一實施例的一種半導體裝置的製造方法的製造方法的示意圖。 圖2是依照本發明的一實施例的一種晶圓的剖面示意圖。 圖3是依照本發明的一實施例的一種晶圓的剖面示意圖。 圖4是依照本發明的一實施例的一種晶圓的剖面示意圖。
110:碳化矽晶圓
112a:第一面
113:第一弧面
114a:第二面
115:第二弧面
116a:側面
A1、A2、B1、B2:距離
D1:第一方向
D2:第二方向

Claims (14)

  1. 一種半導體基底，包括： 一碳化矽晶圓，具有一第一面、平行於該第一面的一第二面以及垂直於該第一面與該第二面的一側面，其中該第一面與該側面之間包括一第一斜面及/或一第一弧面，且該第二面與該側面之間包括一第二斜面及/或一第二弧面，其中在平行該第一面的一第一方向上，該第一面與該側面的距離A1大於該第二面與該側面的距離A2。
  2. 如請求項1所述的半導體基底，其中在平行該側面的一第二方向上，該第一面與該側面的距離B1大於該第二面與該側面的距離B2。
  3. 如請求項2所述的半導體基底，其中A1:B1為150:80至250:160。
  4. 如請求項2所述的半導體基底，其中A2:B2為60:40至80:60。
  5. 如請求項1所述的半導體基底，其中該第一斜面連接該第一面與該側面，且該第一斜面與該第一面之間的導圓角的角度為β1，其中該第二斜面連接該第二面與該側面，且該第二斜面與該第二面之間的導圓角的角度為β2，β1大於β2。
  6. 如請求項5所述的半導體基底，其中β1為130r(µm)至200r(µm)，β2為100r(µm)至140r(µm)。
  7. 如請求項1所述的半導體基底，其中該第一面為碳面，該第二面為矽面。
  8. 如請求項1所述的半導體基底，更包括： 一磊晶層，形成於該第二面上。
  9. 如請求項1所述的半導體基底，其中該第二面的面積大於該第一面的面積。
  10. 一種半導體裝置的製造方法，包括： 提供一碳化矽晶圓；以及 加工該碳化矽晶圓的邊緣，其中該碳化矽晶圓在加工後包括一第一面、平行於該第一面的一第二面以及垂直於該第一面與該第二面的一側面，其中該第一面與該側面之間包括一第一斜面及/或一第一弧面，且該第二面與該側面之間包括一第二斜面及/或一第二弧面，其中在平行該第一面的一第一方向上，該第一面與該側面的距離A1大於該第二面與該側面的距離A2。
  11. 如請求項10所述的半導體裝置的製造方法，更包括： 形成一磊晶層於該第二面上； 形成多個半導體元件於該磊晶層上或該磊晶層中； 對該第一面執行一研磨製程以減少該碳化矽晶圓的厚度； 形成多層導電層與多層絕緣層於該些半導體元件上；以及 切割該碳化矽晶圓。
  12. 如請求項10所述的半導體裝置的製造方法，其中研磨該第一面以獲得一第三面，且該第三面與該碳化矽晶圓的邊緣之間的夾角為直角或鈍角。
  13. 如請求項10所述的半導體裝置的製造方法，其中在該研磨製程前該碳化矽晶圓的厚度約為250微米至500微米，且在該研磨製程後該碳化矽晶圓的厚度約為50微米至150微米。
  14. 如請求項10所述的半導體裝置的製造方法，其中加工該碳化矽晶圓的邊緣的方法包括： 以一磨頭研磨該碳化矽晶圓的邊緣，其中該磨頭包括一第一凸出部以及一第二凸出部，該第一凸出部用於加工該碳化矽晶圓的上側的邊緣，且該第二凸出部用於加工該碳化矽晶圓的下側的邊緣，該第一凸出部的形狀不同於該第二凸出部的形狀。
TW110122585A 2021-06-21 2021-06-21 半導體基底以及半導體裝置的製造方法 TWI807347B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110122585A TWI807347B (zh) 2021-06-21 2021-06-21 半導體基底以及半導體裝置的製造方法
CN202210379910.XA CN115579377A (zh) 2021-06-21 2022-04-12 半导体衬底以及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110122585A TWI807347B (zh) 2021-06-21 2021-06-21 半導體基底以及半導體裝置的製造方法

Publications (2)

Publication Number Publication Date
TW202300729A true TW202300729A (zh) 2023-01-01
TWI807347B TWI807347B (zh) 2023-07-01

Family

ID=84579912

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110122585A TWI807347B (zh) 2021-06-21 2021-06-21 半導體基底以及半導體裝置的製造方法

Country Status (2)

Country Link
CN (1) CN115579377A (zh)
TW (1) TWI807347B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4962960B2 (ja) * 2007-08-09 2012-06-27 国立大学法人大阪大学 半導体ウエハ外周部の加工装置
JP5622077B2 (ja) * 2010-03-12 2014-11-12 日立金属株式会社 半導体基板の加工装置、及び半導体基板の製造方法
JP2014229843A (ja) * 2013-05-24 2014-12-08 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置

Also Published As

Publication number Publication date
CN115579377A (zh) 2023-01-06
TWI807347B (zh) 2023-07-01

Similar Documents

Publication Publication Date Title
CN110079862B (zh) 碳化硅单晶衬底、碳化硅外延衬底及它们的制造方法
CN110468446B (zh) 倒角的碳化硅衬底以及倒角的方法
US20210301421A1 (en) SiC WAFER AND MANUFACTURING METHOD FOR SiC WAFER
JP2008028259A (ja) 単結晶ＧａＮ基板の製造方法
US10559471B2 (en) Method of manufacturing bonded wafer
JP2015225902A (ja) サファイア基板、サファイア基板の製造方法
US20210313434A1 (en) Semiconductor substrate and method for manufacturing same
TWI807347B (zh) 半導體基底以及半導體裝置的製造方法
JP6260603B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板およびこれらの製造方法
WO2016002707A1 (ja) 酸化ガリウム基板及びその製造方法
JP6465193B2 (ja) 炭化珪素単結晶基板および炭化珪素エピタキシャル基板
US6211088B1 (en) Manufacturing method for semiconductor gas-phase epitaxial wafer
WO2010016510A1 (ja) 半導体ウェーハの製造方法
TWI777692B (zh) 碳化矽晶圓及其製備方法
JP2014213403A (ja) 基板の反りの低減方法、基板の製造方法、サファイア基板
JP2022028610A (ja) 亀裂低減に最適な格子面配向を持つＳｉＣ結晶基板およびその製造方法
JP2009051678A (ja) サファイア基板の製造方法
TWI773368B (zh) 晶圓治具結構及引起高溫潛變變形的處理設備
WO2015182280A1 (ja) サファイア基板、サファイア基板の製造方法
JP2005101120A (ja) 化合物半導体ウェハ及びその劈開方法
US11421344B2 (en) Gallium nitride crystal substrate
JP2016007690A (ja) サファイア基板の製造方法
KR20090020906A (ko) 플라즈마 처리 장치용 실리콘 소재의 제조 방법
JP2010006700A (ja) 薄型サファイヤ基板
JP2015224144A (ja) サファイア基板、サファイア基板の製造方法