CN115579377A - 半导体衬底以及半导体装置的制造方法 - Google Patents
半导体衬底以及半导体装置的制造方法 Download PDFInfo
- Publication number
- CN115579377A CN115579377A CN202210379910.XA CN202210379910A CN115579377A CN 115579377 A CN115579377 A CN 115579377A CN 202210379910 A CN202210379910 A CN 202210379910A CN 115579377 A CN115579377 A CN 115579377A
- Authority
- CN
- China
- Prior art keywords
- face
- silicon carbide
- carbide wafer
- semiconductor substrate
- distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 title claims abstract description 19
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 58
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 58
- 238000000227 grinding Methods 0.000 claims description 16
- 238000005520 cutting process Methods 0.000 claims description 11
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 63
- 239000013078 crystal Substances 0.000 description 18
- 238000007517 polishing process Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 238000005498 polishing Methods 0.000 description 4
- 230000001154 acute effect Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910000831 Steel Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000010959 steel Substances 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
- Drying Of Semiconductors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明提供一种半导体衬底以及半导体装置的制造方法。所述半导体衬底，包括碳化硅晶片，具有第一面、平行于第一面的第二面以及垂直于第一面与第二面的侧面。第一面与侧面之间包括第一斜面和/或第一弧面。第二面与侧面之间包括第二斜面和/或第二弧面。在平行第一面的第一方向上，第一面与侧面的距离A1大于第二面与侧面的距离A2。
Description
技术领域
本发明涉及一种半导体衬底，尤其涉及一种包括碳化硅晶片的半导体衬底以及半导体装置的制造方法。
背景技术
在半导体产业中，制造晶片的方法包括先形成晶碇(Ingot)，接着将晶碇切片以获得晶片。晶碇例如是在高温的环境中制造。在一些晶碇的制造过程中，晶种被置放于高温炉中，晶种接触气态或液态的原料，并形成半导体材料于晶种的表面，直到获得具有预期尺寸的晶碇为止。晶碇可以视制造方式与制造原料而有不同的结晶构造。
在晶碇生长完成后，以炉冷或其他方式使晶碇降温至室温。在晶碇降温之后，利用切割机把晶碇形状较差的头尾两端移除，接着用磨轮将晶碇研磨到想要的尺寸(例如3英吋至12英吋)。在一些晶碇的制造过程中，于晶碇的边缘研磨出一道平边或V型槽。此平边或V型槽适用于作为晶碇的结晶方向的记号。接着将晶碇切片，以获得多个晶片(Wafer)。在一些情况中，晶片的边角容易因为碰撞而破裂。
发明内容
本发明提供一种半导体衬底，能改善碳化硅晶片在研磨过后出现边角破裂的问题。
本发明提供一种半导体装置的制造方法，能改善碳化硅晶片在研磨过后出现边角破裂的问题。
本发明的至少一实施例提供一种半导体衬底。半导体衬底包括碳化硅晶片，具有第一面、平行于第一面的第二面以及垂直于第一面与第二面的侧面。第一面与侧面之间包括第一斜面和/或第一弧面。第二面与侧面之间包括第二斜面和/或第二弧面。在平行第一面的第一方向上，第一面与侧面的距离A1大于第二面与侧面的距离A2。
本发明的至少一实施例提供一种半导体装置的制造方法，包括：提供碳化硅晶片；以及加工碳化硅晶片的边缘。碳化硅晶片在加工后包括第一面、平行于第一面的第二面以及垂直于第一面与第二面的侧面。第一面与侧面之间包括第一斜面和/或第一弧面。第二面与侧面之间包括第二斜面和/或第二弧面。在平行第一面的第一方向上，第一面与侧面的距离A1大于第二面与侧面的距离A2。
附图说明
图1A至图1H是依照本发明的一实施例的一种半导体装置的制造方法的制造方法的示意图；
图2是依照本发明的一实施例的一种晶片的剖面示意图；
图3是依照本发明的一实施例的一种晶片的剖面示意图；
图4是依照本发明的一实施例的一种晶片的剖面示意图。
附图标记说明
10:芯片；
100:晶碇；
110、110a、110b:碳化硅晶片；
112、112a:第一面；
113:第一弧面；
113A:第一斜面；
113B:第三斜面；
114、114a:第二面；
115:第二弧面；
115A:第二斜面；
116、116a:侧面；
118:第三面；
120:外延层；
130:半导体元件；
140:重新分布层；
142、146:绝缘层；
144、148:导电层；
200:切割工具；
210:固定装置；
220:滚轮；
230:切割线；
300:磨头；
310:第一凸出部；
320:第二凸出部；
A1、A2、B1、B2:距离；
D1:第一方向；
D2:第二方向；
厚度:T、T’；
α:夹角；
β1、β2、γ1、γ2、δ1:角度。
具体实施方式
图1A至图1H是依照本发明的一实施例的一种半导体装置的制造方法的制造方法的示意图。
请参考图1A，图1A是晶碇100的切割工艺的斜视图。以切割工具200切割晶碇100。切割工具200包括固定装置210、滚轮220以及切割线230。固定装置210用于固定晶碇100。切割线230包括钢线以及钢线上的磨粒(例如钻石颗粒)。利用切割线230缠绕于滚轮220上，并定义出多个切削段，以切割线230反复切割晶碇100，以将晶碇100切割成数十至数百片的晶片。在本实施中，以钻石线切割晶碇100，但本发明不以此为限。在其他实施例中，以刀具、激光、水刀或其他方式切割晶碇100。
在本实施例中，晶碇100的材料包括碳化硅。晶碇100在切割后形成多个碳化硅晶片。
图1B至图1H是依照本发明的一实施例的一种半导体装置的制造方法的剖面示意图。
请参考图1B，提供碳化硅晶片110。在本实施例中，碳化硅晶片110在加工前包括第一面112、平行于第一面112的第二面114以及垂直于第一面112与第二面114的侧面116。在一些实施例中，在加工碳化硅晶片110前，第一面112与侧面116相连，且第一面112与侧面116之间的夹角约为直角，第二面114与侧面116相连，且第二面114与侧面116之间的夹角约为直角。
加工碳化硅晶片110的边缘116。举例来说，以磨头300研磨碳化硅晶片110的边缘。磨头300包括第一凸出部310以及第二凸出部320。第一凸出部310用于加工碳化硅晶片110的上侧的边缘，即侧面116靠近第二面114的部分。第二凸出部320用于加工碳化硅晶片110的下侧的边缘，即侧面116靠近第一面112的部分。第一凸出部310的形状不同于第二凸出部320的形状。在本实施例中，在朝向碳化硅晶片110的方向上，第一凸出部310相较于第二凸出部320更凸出，因此，在旋转碳化硅晶片110以研磨碳化硅晶片110的边缘时，第二凸出部320较第一凸出部310移除更多的碳化硅晶片110。
请参考图1C，碳化硅晶片110在加工后包括第一面112a、平行于第一面112a的第二面114a以及垂直于第一面112a与第二面114a的侧面116a。第一面112a与侧面116a之间包括第一斜面和/或第一弧面。在本实施例中，第一面112a与侧面116a之间包括第一弧面113。第二面114a与侧面116a之间包括第二斜面和/或第二弧面。在本实施例中，第二面114a与侧面116a之间包括第二弧面115。
在平行第一面112a的第一方向D1上，第一面112a与侧面116a的距离A1大于第二面114a与侧面116a的距离A2。在平行侧面116a的第二方向D2上，第一面112a与侧面116a的距离B1大于第二面114a与侧面116a的距离B2。第一方向D1垂直于第二方向D2。在一些实施例中，A1:B1为150:80至250:160，A2:B2为60:40至80:60。在本实施例中，距离A1大于距离A2，且第二面114a的面积大于第一面112a的面积。在一些实施例中，距离A1为150微米至250微米，距离B1为80微米至160微米，距离A2为60微米至80微米，距离B2为40微米至60微米。
在一些实施例中，在加工碳化硅晶片110的边缘116之前或之后，对碳化硅晶片110进行物理研磨工艺和/或化学机械研磨工艺(Chemical-Mechanical Polishing)。化学机械研磨工艺是以具有腐蚀性的研磨液以及磨料配合抛光垫，对碳化硅晶片110的表面(例如第一面和/或第二面)进行研磨。化学机械研磨工艺中的具有腐蚀性的研磨液可以与晶片表面发生化学反应，使晶片表面凹凸不平的部分转变成硬度较小的材料，藉此使磨料能更容易的移除晶片表面凹凸不平的部分。在一些实例中，在化学机械研磨工艺之后，对碳化硅晶片110进行退火(anneal)，以使碳化硅晶片110内部的原子能够排列的较整齐，藉此减少晶片内部的晶体缺陷(defect)。
请参考图1D，形成外延层120于第二面114a上。在一些实施例中，第一面112a为碳面，第二面114a为硅面，因此，形成外延层120于第二面114a上能获得较好的外延品质。在本实施例中，外延层120形成于第二弧面115上，并从第二弧面115延伸至第二面114a中央。通过第二弧面115的设置，外延层120不会形成于具有直角或锐角的边缘，藉此减少外延层120因为边缘的直角或锐角出现局部应力集中而导致裂痕产生。
请参考图1E，形成多个半导体元件130于外延层120上或外延层120中。在图1E中，半导体元件130位于外延层120的上表面上方，但本发明不以此为限。在其他实施例中，半导体元件130镶入外延层120中。形成半导体元件130的方法例如包括离子布植、光刻、蚀刻、化学气相沉积、物里气相沉积、原子层沉积或其他工艺。
请参考图1E与图1F，对第一面112a执行研磨工艺以减少碳化硅晶片110的厚度。研磨第一面112a以获得第三面118，第三面118与碳化硅晶片110a的边缘之间的夹角α为直角或钝角。举例来说，研磨第一面112a直到第一弧面113完全被移除，则所获得之第三面118与侧面116a之间的夹角为直角。若未研磨至第一弧面113被完全移除，则所获得之第三面118与残留之第一弧面113之间的夹角为钝角。
若增加距离A2使距离A2等于或大于距离A1，则侧面116a容易在研磨后被完全移除，使研磨后所获得之第三面118与第一弧面115相连，并产生锐角，会导致碳化硅晶片110的边缘容易破裂，如图2所示。因此，距离A1大于距离A2能使碳化硅晶片110在执行第一面112a的研磨工艺之后不易破裂，藉此提高工艺良率。此外，距离A1越大能使第一面112a的面积越小，而第一面112a的面积越小能使第一面112a的研磨工艺越容易进行。
在一些实施例中，研磨工艺前碳化硅晶片110的厚度T约为250微米至500微米，且在研磨工艺后碳化硅晶片110的厚度T’约为50微米至150微米，但本发明不以此为限。碳化硅晶片110的厚度可以依照实际需求而进行调整。
请参考图1G，形成多层导电层144、148与多层绝缘层142、146于半导体元件120上。导电层144、148与绝缘层142、146构成重新分布层(Redistribution Layer)140，并与半导体元件120电性连接。
在一些实施例中，形成封装材料(未绘出)于重新分布层140，以保护重新分布层140以及半导体元件120，但本发明不以此为限。
请参考图1H，切割碳化硅晶片110以及重新分布层140，以获得多个芯片10。芯片10包括碳化硅衬底110a、外延层120a、半导体元件130以及重新分布层140a。在一些实施例中，芯片10还包括封装材料。
基于上述，在研磨第一面112a之前，距离A1大于距离A2能使碳化硅晶片110在对第一面112a执行研磨工艺之后不易破裂，藉此提升工艺良率。
图3是依照本发明的一实施例的一种晶片的剖面示意图。在此必须说明的是，图3的实施例沿用图1A至图1H的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
图3的碳化硅晶片110a与图1C的碳化硅晶片110的差异在于：碳化硅晶片110a的第一面112a与侧面116a之间包括第一斜面113A，且第二面114a与侧面116a之间包括第二斜面115A。
请参考图3，第一斜面113A连接第一面112a与侧面116a，且第一斜面113A与第一面112a之间的导圆角的角度为β1。第二斜面115A连接第二面114a与侧面116a，且第二斜面115A与第二面116a之间的导圆角的角度为β2，β1大于β2。在一些实施例中，β1为130r(μm)至200r(μm)，β2为100r(μm)至140r(μm)。第一斜面113A与侧面116a之间的导圆角的角度为γ1，第二斜面115A与侧面116a之间的导圆角的角度为γ2，γ2大于γ1。在一些实施例中，γ1为110°至130°，γ2为105°至125°。
基于上述，在研磨第一面112a之前，距离A1大于距离A2能使碳化硅晶片110在对第一面112a执行研磨工艺之后不易破裂，藉此提升工艺良率。
图4是依照本发明的一实施例的一种晶片的剖面示意图。在此必须说明的是，图4的实施例沿用图3的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
图4的碳化硅晶片110b与图3的碳化硅晶片110a的差异在于：碳化硅晶片110b的第一面112a与侧面116a之间包括第一斜面113A以及第三斜面113B。
在本实施例中，第一斜面113A与第三斜面113B之间的导圆角的角度为δ1。由于第一面112a与侧面116a之间包括第一斜面113A与第三斜面113B，第三斜面113B与侧面116a之间的导圆角的角度γ1以及第一面112a与侧面116a之间的导圆角的角度β1可以增加，藉此进一步降低研磨第一面112a时出现碳化硅晶片110b破裂的问题。
Claims (14)
1.一种半导体衬底，包括：
碳化硅晶片，具有第一面、平行于所述第一面的第二面以及垂直于所述第一面与所述第二面的侧面，其中所述第一面与所述侧面之间包括第一斜面和/或第一弧面，且所述第二面与所述侧面之间包括第二斜面和/或第二弧面，其中在平行所述第一面的第一方向上，所述第一面与所述侧面的距离A1大于所述第二面与所述侧面的距离A2。
2.根据权利要求1所述的半导体衬底，其中在平行所述侧面的第二方向上，所述第一面与所述侧面的距离B1大于所述第二面与所述侧面的距离B2。
3.根据权利要求2所述的半导体衬底，其中A1:B1为150:80至250:160。
4.根据权利要求2所述的半导体衬底，其中A2:B2为60:40至80:60。
5.根据权利要求1所述的半导体衬底，其中所述第一斜面连接所述第一面与所述侧面，且所述第一斜面与所述第一面之间的导圆角的角度为β1，其中所述第二斜面连接所述第二面与所述侧面，且所述第二斜面与所述第二面之间的导圆角的角度为β2，β1大于β2。
6.根据权利要求5所述的半导体衬底，其中β1为130r(μm)至200r(μm)，β2为100r(μm)至140r(μm)。
7.根据权利要求1所述的半导体衬底，其中所述第一面为碳面，所述第二面为硅面。
8.根据权利要求1所述的半导体衬底，还包括：
外延层，形成于所述第二面上。
9.根据权利要求1所述的半导体衬底，其中所述第二面的面积大于所述第一面的面积。
10.一种半导体装置的制造方法，包括：
提供碳化硅晶片；以及
加工所述碳化硅晶片的边缘，其中所述碳化硅晶片在加工后包括第一面、平行于所述第一面的第二面以及垂直于所述第一面与所述第二面的侧面，其中所述第一面与所述侧面之间包括第一斜面和/或第一弧面，且所述第二面与所述侧面之间包括第二斜面和/或第二弧面，其中在平行所述第一面的第一方向上，所述第一面与所述侧面的距离A1大于所述第二面与所述侧面的距离A2。
11.根据权利要求10所述的半导体装置的制造方法，还包括：
形成外延层于所述第二面上；
形成多个半导体元件于所述外延层上或所述外延层中；
对所述第一面执行研磨工艺以减少所述碳化硅晶片的厚度；
形成多层导电层与多层绝缘层于所述半导体元件上；以及
切割所述碳化硅晶片。
12.根据权利要求10所述的半导体装置的制造方法，其中研磨所述第一面以获得第三面，且所述第三面与所述碳化硅晶片的边缘之间的夹角为直角或钝角。
13.根据权利要求10所述的半导体装置的制造方法，其中在研磨工艺前所述碳化硅晶片的厚度为250微米至500微米，且在所述研磨工艺后所述碳化硅晶片的厚度为50微米至150微米。
14.根据权利要求10所述的半导体装置的制造方法，其中加工所述碳化硅晶片的边缘的方法包括：
以磨头研磨所述碳化硅晶片的边缘，其中所述磨头包括第一凸出部以及第二凸出部，所述第一凸出部用于加工所述碳化硅晶片的上侧的边缘，且所述第二凸出部用于加工所述碳化硅晶片的下侧的边缘，所述第一凸出部的形状不同于所述第二凸出部的形状。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110122585A TWI807347B (zh) | 2021-06-21 | 2021-06-21 | 半導體基底以及半導體裝置的製造方法 |
| TW110122585 | 2021-06-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115579377A true CN115579377A (zh) | 2023-01-06 |
Family
ID=84579912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210379910.XA Pending CN115579377A (zh) | 2021-06-21 | 2022-04-12 | 半导体衬底以及半导体装置的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115579377A (zh) |
| TW (1) | TWI807347B (zh) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4962960B2 (ja) * | 2007-08-09 | 2012-06-27 | 国立大学法人大阪大学 | 半導体ウエハ外周部の加工装置 |
| JP5622077B2 (ja) * | 2010-03-12 | 2014-11-12 | 日立金属株式会社 | 半導体基板の加工装置、及び半導体基板の製造方法 |
| JP2014229843A (ja) * | 2013-05-24 | 2014-12-08 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
-
2021
- 2021-06-21 TW TW110122585A patent/TWI807347B/zh active
-
2022
- 2022-04-12 CN CN202210379910.XA patent/CN115579377A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TWI807347B (zh) | 2023-07-01 |
| TW202300729A (zh) | 2023-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW584911B (en) | Dicing method using cleaved wafer | |
| US7393790B2 (en) | Method of manufacturing carrier wafer and resulting carrier wafer structures | |
| KR101203410B1 (ko) | 접합 웨이퍼의 제조방법 및 접합 웨이퍼의 외주연삭장치 | |
| CN110468446B (zh) | 倒角的碳化硅衬底以及倒角的方法 | |
| US8562390B2 (en) | Double-disc grinding apparatus and method for producing wafer | |
| US20070264911A1 (en) | Method For Producing A Semiconductor Wafer With Profiled Edge | |
| CN100454494C (zh) | 半导体芯片的制造方法以及半导体芯片 | |
| JP2012156246A (ja) | 半導体ウェハ及び半導体デバイスウェハ | |
| KR20170083384A (ko) | 반도체 웨이퍼, 반도체 구조체 및 이를 제조하는 방법 | |
| US6599760B2 (en) | Epitaxial semiconductor wafer manufacturing method | |
| EP3888846A1 (en) | Semiconductor substrate and method for manufacturing same | |
| JP2015225902A (ja) | サファイア基板、サファイア基板の製造方法 | |
| JP2006203071A (ja) | Ｉｉｉ−ｖ族化合物半導体単結晶基板 | |
| CN115579377A (zh) | 半导体衬底以及半导体装置的制造方法 | |
| WO2016002707A1 (ja) | 酸化ガリウム基板及びその製造方法 | |
| JP3648239B2 (ja) | シリコンウエハの製造方法 | |
| KR20220011602A (ko) | 갈라짐 감소를 위한 격자 평면들의 최적 배향을 갖는 SiC 결정성 기재 및 그 제조 방법 | |
| US9337037B2 (en) | Method for obtaining a heterogeneous substrate for the production of semiconductors | |
| JP2007013012A (ja) | 太陽電池用シリコンウェーハの端面の面取り加工方法 | |
| US11837632B2 (en) | Wafer | |
| JP2013131588A (ja) | ウェハの製造方法および半導体装置の製造方法 | |
| JP2000068556A (ja) | 窒化物半導体ウエハの研削装置及び研削方法 | |
| JP2005101120A (ja) | 化合物半導体ウェハ及びその劈開方法 | |
| US20090297755A1 (en) | Semiconductor wafer | |
| TW202237336A (zh) | 晶圓 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |