JP4066889B2 - 貼り合わせ基板およびその製造方法 - Google Patents

貼り合わせ基板およびその製造方法 Download PDF

Info

Publication number
JP4066889B2
JP4066889B2 JP2003164006A JP2003164006A JP4066889B2 JP 4066889 B2 JP4066889 B2 JP 4066889B2 JP 2003164006 A JP2003164006 A JP 2003164006A JP 2003164006 A JP2003164006 A JP 2003164006A JP 4066889 B2 JP4066889 B2 JP 4066889B2
Authority
JP
Japan
Prior art keywords
wafer
wafers
notch
alignment
orientation flat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003164006A
Other languages
English (en)
Other versions
JP2005005318A (ja
Inventor
真一 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2003164006A priority Critical patent/JP4066889B2/ja
Priority to US10/862,439 priority patent/US7208058B2/en
Publication of JP2005005318A publication Critical patent/JP2005005318A/ja
Application granted granted Critical
Publication of JP4066889B2 publication Critical patent/JP4066889B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1089Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1089Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/1092All laminae planar and face to face

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は貼り合わせ基板およびその製造方法、詳しくは大きさが異なる2枚のウェーハを、オリエンテーションフラット部またはノッチ部に位置ずれを発生させずに貼り合わせが可能で、また外周部の貼り合わせ面に発生するボイドの低減が図れ、さらに活性層の有効エリアを拡大することが可能な貼り合わせ技術に関する。
【0002】
【従来技術】
大きさが異なる2枚のウェーハを貼り合わせた貼り合わせ基板として、例えば特許文献1に記載されたようなものが知られている。この貼り合わせ基板は、例えば貼り合わせSOI(Silicon on Insulator)基板を作製する際に利用される。貼り合わせSOI基板は、表面にデバイスが形成される活性層と、これを裏側から支持する支持基板用ウェーハとの間に埋め込みシリコン酸化膜が埋め込まれた基板である。
【0003】
貼り合わせSOI基板の製造は、まず、シリコン酸化膜により覆われた活性層用ウェーハと支持基板用ウェーハとを常温で貼り合わせ、貼り合わせ基板を作製する。両ウェーハは同じ大きさである。両ウェーハの外周部には、オリエンテーションフラット部またはノッチ部がそれぞれ形成されている。その際、両ウェーハの間に埋め込みシリコン酸化膜が現出される。次いで、貼り合わせ基板に所定の貼り合わせ熱処理を施し、その貼り合わせ強度を増強する。その後、活性層用ウェーハの外周部に研削またはエッチングを施し、貼り合わせ基板の外周部に存在する貼り合わせ不良部分を除去する。これは、後工程で貼り合わせ不良部分を原因とするキズ、発塵が発生するのを防ぐためである。こうして、大きさが異なる2枚のウェーハからなる貼り合わせ基板が得られる。次に、活性層用ウェーハに表面研削および表面研磨を施し、厚さ20μm程度の活性層を形成し、貼り合わせSOI基板を作製する。
【0004】
ところで、活性層用ウェーハおよび支持基板用ウェーハは、いずれも貼り合わせ面がCMP(Chemical Mechanical Polishing)処理により鏡面仕上げされている。鏡面仕上げを行うことで、両ウェーハの外周部には研磨ダレが生じる。研磨ダレの増大が、上記貼り合わせ不良部分の拡大の原因となっていた。貼り合わせ不良部分は、他の部分(完全貼り合わせ部)に比べて機械的強度が劣る。そのため、この領域が大きくなるほど、以降の例えば洗浄工程、研磨工程などにおいて、チッピング、ウェーハ剥がれなどが生じるおそれが高まる。また、貼り合わせ不良部分のウェーハ半径方向の幅は、できるだけ短い方が、活性層用ウェーハの有効面積(デバイスとして有効に利用できる領域の面積)が大きくなり、有利となる。
【0005】
そこで、これらの課題を解消する別の従来技術として、例えば特許文献2および特許文献3が知られている。これらは、図2(a)に示すように、予め大きさが異なる支持基板用ウェーハ11と活性層用ウェーハ12とを準備し、両ウェーハ11,12をそれぞれの中心線を合致させて貼り合わせることで、研磨ダレによる貼り合わせ不良部分を小さくするものである。すなわち、予め大きさが異なるウェーハ11,12を使用すると、貼り合わせ時、ウェーハ半径方向において両ウェーハ11,12の外周ダレの始点間に差が生じる。そのため、同じ大きさの2枚のウェーハを貼り合わせる場合に比べて(図2(b))、幅Wだけ貼り合わせ不良部分を短くすることができる(図2(a))。これにより、活性層用ウェーハ12の有効面積を拡大することができる。
【0006】
【特許文献1】
特許第2535957号公報(第1頁、図1)
【特許文献2】
特開平9−213593号公報(第1頁、図1)
【特許文献3】
特開2000−223683号公報(第1頁、図1)
【0007】
【発明が解決しようとする課題】
しかしながら、特許文献2および特許文献3には、貼り合わせ時、両ウェーハ11,12を位置合わせする位置あわせ方法が記載されていなかった。支持基板用ウェーハ11と活性層用ウェーハ12とを貼り合わせる場合、どのようにして支持基板用ウェーハ11の中心線と活性層用ウェーハ12の中心線とを合致させ、両ウェーハを貼り合わせるのかは不明であった。
すなわち、特許文献1のように同じ直径を有する2枚のウェーハ11,12を貼り合わせる場合とは異なり、支持基板用ウェーハ11と活性層用ウェーハ12とは互いに外径が異なる。そのため、両ウェーハ11,12の外周部に形成されたオリエンテーションフラット部またはノッチ部を利用するだけでは、互いの中心線を合致させた状態で両ウェーハ11,12を位置合わせすることは難しかった。例えば、両ウェーハ11,12のオリエンテーションフラット部またはノッチ部を単に合致させるだけでは、ほとんどの場合、両ウェーハ11,12は互いの中心線が位置ずれした状態(偏心状態)で貼り合わされることになった。
【0008】
そこで、発明者らは、鋭意研究の結果、大径側のウェーハの外周部に、オリエンテーションフラット部またはノッチ部の他に、小径側のウェーハとの位置合わせに用いられる位置合わせ用切欠部を2つ以上形成すれば、前記課題を解消できることを知見した。すなわち、これらの位置合わせ用切欠部を併用すれば、大きさが異なる2枚のウェーハに対して互いの中心線を合致させ、オリエンテーションフラット部またはノッチ部に位置ずれを発生させずに貼り合わせることが可能になることを見出し、この発明を完成させた。
【0009】
【発明の目的】
この発明は、外周部の貼り合わせ面に発生するボイドの低減を図ることができ、また、活性層の有効エリアを拡大することができ、しかも大きさが異なる2枚のウェーハを、互いの中心線とオリエンテーションフラット部またはノッチ部とを合致させた位置ずれがない状態で貼り合わせることができる貼り合わせ基板およびその製造方法を提供することを目的としている。
また、この発明は、第1のウェーハと第2のウェーハとの位置合わせ作業を容易化することができ、位置合わせの精度も高まる貼り合わせ基板およびその製造方法を提供することを目的としている。
【0010】
【課題を解決するための手段】
請求項1に記載の発明は、外周部の一部分にオリエンテーションフラット部またはノッチ部が形成された第1のウェーハと、該第1のウェーハに貼り合わされ、該第1のウェーハより大径で、外周部にはオリエンテーションフラット部またはノッチ部の他に、前記第1のウェーハとの位置合わせに利用される位置合わせ用切欠部が2つ以上形成された第2のウェーハとを備えた貼り合わせ基板である。
【0011】
第1のウェーハおよび第2のウェーハには、例えば単結晶シリコンウェーハ、多結晶シリコンウェーハ、石英ウェーハ、SiCウェーハ、SiGeウェーハなどを採用することができる。各ウェーハの露出面に対する酸化膜の有無は限定されない。
第1のウェーハの直径と第2のウェーハの直径との差は限定されない。例えば4mm以内である。また、例えば第1のウェーハを各ウェーハサイズ(6インチ,8インチ,12インチなど)の標準ウェーハとした場合、第2のウェーハは標準サイズのウェーハより大径となる。
第1のウェーハの外周部および第2のウェーハの外周部に形成されるのは、オリエンテーションフラット部でもよい。または、ノッチ部でもよい。
第1のウェーハと第2のウェーハとの厚さは、同じ厚さでもよい。また、異なる厚さでもよい。
【0012】
貼り合わせ基板の種類は限定されない。例えば、表面にデバイスが形成される活性層と、これを裏側から支持する支持基板用ウェーハとの間に埋め込みシリコン酸化膜が埋め込まれた貼り合わせSOI基板用とすることができる。具体的には、活性層の基材となる活性層用ウェーハと支持基板用ウェーハとを貼り合わせた基板でもよい。
【0013】
位置合わせ用切欠部とは、貼り合わせ時において、例えば活性層用ウェーハと支持基板用ウェーハとの位置合わせを容易にするため、活性層用ウェーハの外周部の一部に形成された位置合わせガイド用の切欠部である。その他、位置合わせ用切欠部は、結晶方位および伝導型の判別などにも使用することができる。
位置合わせ用切欠部の形状は限定されない。例えば、オリエンテーションフラット形状でもよいし、ノッチ形状でもよい。
位置合わせ用切欠部の形成数は、例えば2つまたは3つ以上でもよい。
第1のウェーハのオリエンテーションフラット部またはノッチ部と、第2のウェーハのオリエンテーションフラット部またはノッチ部との各形状および各大きさは限定されない。例えば同じ大きさ、同じ形状のオリエンテーションフラット部またはノッチ部でもよい。また、異なる大きさ、異なる形状のオリエンテーションフラット部またはノッチ部でもよい。
【0014】
請求項2に記載の発明は、前記第1のウェーハの半径と第2のウェーハとの半径の差は、0.25〜5.00mmである請求項1に記載の貼り合わせ基板である。
両ウェーハの好ましい半径の差は2.00〜3.00mmである。0.25mm未満では切欠部が形成できないという不都合が生じる。また、5.00mmを超えると結晶引上時の直径を大きくしなければならないという不都合が生じる。
【0015】
請求項3に記載の発明は、前記第2のウェーハの表面において、前記位置合わせ用切欠部の最もウェーハ中心側の位置から第2のウェーハの中心位置までの長さが、前記第1のウェーハの半径と等しい請求項1または請求項2に記載の貼り合わせ基板である。
位置合わせ用切欠部がオリエンテーションフラット形状を有する場合において、位置合わせ用切欠部で最もウェーハ中心側の位置は、位置合わせ用切欠部の中間位置となる。また、位置合わせ用切欠部がノッチ形状を有する場合、位置合わせ用切欠部で最もウェーハ中心側の位置は、V字形状、U字形状または半円形状を有する切欠部の最も奥側の位置となる。
【0016】
請求項4に記載の発明は、前記第2のウェーハのオリエンテーションフラット部またはノッチ部は、その一部分が、両ウェーハの位置合わせ時に、前記第1のウェーハのオリエンテーションフラット部またはノッチ部と合致する形状を有している請求項1〜請求項3のうち、何れか1項に記載の貼り合わせ基板である。貼り合わされる両ウェーハが、オリエンテーションフラット部を有する場合、両ウェーハを位置合わせすると、第1のウェーハのオリエンテーションフラット部の長さ方向の両側方に、第2のウェーハのオリエンテーションフラット部の両端部が、それぞれ均等な長さで、オリエンテーションフラット部の縁の延長線上に露出される。
また、両ウェーハがノッチ部を有する場合、両ウェーハを正確に位置合わせすると、第1のウェーハのノッチ部の開口部分の外方に、第2のウェーハのノッチ部の開口部分が露出される。
【0017】
請求項5に記載の発明は、第1のウェーハおよび該第1のウェーハに貼り合わされる第2のウェーハのうち、一方のウェーハ上に、他方のウェーハを自然落下させる自然落下工程と、該自然落下後、両ウェーハの貼り合わせ面間に空気層を介在させ、両ウェーハの中心線同士を合致させるとともに、両ウェーハのオリエンテーションフラット部同士またはノッチ部同士とを合致させる位置合わせ工程と、該位置合わせ後、両ウェーハの1点をウェーハ厚さ方向から加圧する加圧工程とを備えた貼り合わせ基板の製造方法であって、前記第1のウェーハには、外周部の一部分にオリエンテーションフラット部またはノッチ部が形成され、前記第2のウェーハは、前記第1のウェーハより大径で、外周部にはオリエンテーションフラット部またはノッチ部の他に、前記第1のウェーハとの位置合わせに利用される位置合わせ用切欠部が2つ以上形成されたウェーハで、前記位置合わせ工程では、前記第2のウェーハのオリエンテーションフラット部またはノッチ部と2つ以上の位置合わせ用切欠部とをガイドにして、少なくとも一方のウェーハを移動させることで、両ウェーハの中心線同士を合致させるとともに、両ウェーハのオリエンテーションフラット部同士またはノッチ部同士をそれぞれ合致させる貼り合わせ基板の製造方法である。
【0018】
自然落下とは、両ウェーハの貼り合わせ面同士を向き合わせ、一方のウェーハ上に、他方のウェーハを外力を作用させずに自重により落下させることをいう。自然落下では、第1のウェーハ上に第2のウェーハを落下させてもよい。または、第2のウェーハ上に第1のウェーハを落下させてもよい。
自然落下時のウェーハの高さは、下方配置されたウェーハに衝突しても両ウェーハが傷ついたり、割れたり、位置ずれしない高さである。
空気層の厚さは両ウェーハの面内で、できるだけ均一にした方が好ましい。
両ウェーハの位置合わせには、位置合わせ部材を利用したメカニカルな位置合わせを採用することができる。その他、カメラを利用し、画像処理により位置合わせしてもよい。前記位置合わせ部材の形状としては、例えばピン形状、板形状などを採用することができる。メカニカルな位置合わせ時には、位置合わせ部材を各位置合わせ用切欠部だけに押し当てて、位置合わせしてもよい。または、位置合わせ用切欠部だけではなく、オリエンテーションフラット部またはノッチ部に押し当てて、位置合わせしてもよい。
両ウェーハの1点を加圧する方法としては、例えばピン形状を有する押圧子を上下移動手段または回転手段により操作し、その押圧子により、両ウェーハを1点加圧してもよい。
【0019】
両ウェーハの貼り合わせ後、貼り合わせ強度を増強するため、貼り合わせ基板に対して貼り合わせ熱処理を施してもよい。熱処理工程における熱処理温度は800℃以上、例えば1100℃である。貼り合わせ熱処理の時間は、例えば2時間程度である。使用する熱酸化炉内の雰囲気ガスには酸素などが用いられる。
貼り合わせ後、一方のウェーハ(例えばデバイス形成側のウェーハ)を減厚処理してもよい。減厚工程の具体的な構成は限定されない。一方のウェーハを薄膜処理できればよい。例えば、エッチングでもよい。また、表面研削と表面研磨とを順次施してウェーハを減厚してもよい。さらには、研磨条件を適宜変更し、表面研磨だけで減厚してもよい。スマートカット法、ELTRAN法でもよい。
貼り合わせ後、一方のウェーハに外周除去を施してもよい。外周除去の具体的な構成は限定されない。要は、貼り合わせ基板の外周部に存在する貼り合わせ不良部分を除去できればよい。貼り合わせ不良部分が存在すると、その後の洗浄工程、研磨工程などで不良部分が剥がれて飛散し、それが発塵源となり、デバイス形成面の汚染および損傷などの原因になる。
【0020】
請求項6に記載の発明は、前記第2のウェーハの表面において、前記位置合わせ用切欠部の最もウェーハ中心側の位置から第2のウェーハの中心位置までの長さが、前記第1のウェーハの半径と等しく、前記位置合わせ工程では、両ウェーハのオリエンテーションフラット部またはノッチ部を合致させるとともに、各位置合わせ用切欠部の最もウェーハ中心側の位置を、第1のウェーハの外周縁に合致させる請求項5に記載の貼り合わせ基板の製造方法である。
【0021】
請求項7に記載の発明は、前記第2のウェーハのオリエンテーションフラット部またはノッチ部は、その一部分が、両ウェーハの位置合わせ時に、前記第1のウェーハのオリエンテーションフラット部またはノッチ部と合致する形状を有している請求項5または請求項6に記載の貼り合わせ基板の製造方法である。
【0022】
【作用】
請求項1に記載の貼り合わせ基板および請求項5に記載の貼り合わせ基板の製造方法によれば、大きさが異なる第1のウェーハと第2のウェーハとの位置合わせ時には、少なくとも一方のウェーハを移動させ、両ウェーハの中心線と、両ウェーハのオリエンテーションフラット部またはノッチ部とを、それぞれ合致させる。その際、第2のウェーハのオリエンテーションフラット部またはノッチ部と、各位置合わせ用切欠部とを移動時のガイドにする。
その結果、大きさが異なる2枚のウェーハを、互いの中心線とオリエンテーションフラット部またはノッチ部とが合致した位置ずれのない状態で貼り合わせることができる。また、このように予め用意された大きさが異なる2枚のウェーハを貼り合わせるようにしたので、貼り合わせ時、ウェーハ半径方向において両ウェーハの外周ダレの始点間に差が生じる。そのため、同じ大きさの2枚のウェーハを貼り合わせる場合に比べて、貼り合わせ不良部分を短くすることができる。これにより、外周部の貼り合わせ面に発生するボイドの低減を図ることができる。
【0023】
特に、請求項3に記載の貼り合わせ基板および請求項6に記載の貼り合わせ基板の製造方法よれば、第2のウェーハの表面において、位置合わせ用切欠部の最もウェーハ中心側の位置から第2のウェーハの中心位置までの長さは、第1のウェーハの半径と等しい。そのため、例えば両ウェーハのオリエンテーションフラット部またはノッチ部を位置合わせし、その状態のまま、各位置合わせ用切欠部の最もウェーハ中心側の位置を、第1のウェーハの外周縁に合致させれば、簡単に両ウェーハを位置合わせすることができる。
【0024】
また、請求項4に記載の貼り合わせ基板および請求項7に記載の貼り合わせ基板の製造方法によれば、両ウェーハの位置合わせ時、大きさが異なる2枚のウェーハのオリエンテーションフラット部またはノッチ部を互いに合致させる。このとき、小径な第1のウェーハのオリエンテーションフラット部またはノッチ部は、大径な第2のウェーハのオリエンテーションフラット部またはノッチ部の一部分と同じ形状を有している。そのため、両ウェーハのオリエンテーションフラット部またはノッチ部に対して、例えば位置合わせ用の押圧部材が同時に当接されるようにウェーハを移動させれば、両ウェーハの位置合わせが容易になり、位置合わせの精度も高まる。
【0025】
【発明の実施の形態】
以下、この発明の実施例に係る貼り合わせ基板およびその製造方法を説明する。
図1において、10はこの発明の第1の実施例に係る貼り合わせ基板で、この貼り合わせ基板10は、外周部の一部分にオリエンテーションフラット部(以下、オリフラ部)11aが形成された支持基板用ウェーハ(第1のウェーハ)11と、支持基板用ウェーハ11より大径で、外周部にはオリエンテーションフラット部(以下、オリフラ部)12aの他に、支持基板用ウェーハ11との位置合わせに利用される位置合わせ用切欠部12b,12bが2つ形成された活性層用ウェーハ(第2のウェーハ)12とを、貼り合わせた構成を有している。
【0026】
まずCZ法により単結晶シリコンインゴットを引き上げ、その後、得られた単結晶シリコンインゴットに、ブロック切断、オリエンテーションフラット加工(1箇所)、スライスを施し、さらに得られたウェーハに対して、面取り、鏡面研磨(オリフラ部11aを含む)などを施す。これにより、厚さ625μm、直径150mmの鏡面仕上げされたオリフラ付きの支持基板用ウェーハ11が作製される(図3(a))。支持基板用ウェーハ11は、6インチウェーハの標準寸法である。単結晶シリコンインゴットはFZ法により作製してもよい。オリフラ加工は、ブロック切断された短尺なインゴットの外周面の1箇所に、回転中のオリフラ用研削砥石をそれぞれ押し付け、それをインゴットの長さ方向に移動させることで施される。オリフラ部11aの長さは47.5mmである。
【0027】
一方、支持基板用ウェーハ11と同じ製法により、厚さ550μm、直径154mmの鏡面仕上げされたオリフラ付きの活性層用ウェーハ12を用意する(図3(b))。活性層用ウェーハ12は、6インチウェーハの標準寸法より、直径が4mmだけ大きいウェーハである。ただし、円周が全て4mm大きくなっている必要はない。0〜4mmの範囲に有ればよい。活性層用ウェーハ12のオリフラ加工は、その外周面の3箇所(周方向に向かって120度毎)に施されている。そのうち、2箇所は位置合わせ用切欠部12b,12b(長さ34.8mm)である。残りの1箇所が、支持基板用ウェーハ11のオリフラ部11aに対応するオリフラ部12a(長さ59.2mm)である。活性層用ウェーハ12の表面において、位置合わせ用切欠部12b,12bの最もウェーハ中心側の位置、すなわち位置合わせ用切欠部12b,12bの長さ方向の中間位置から、活性層用ウェーハ12の中心位置までの長さが、支持基板用ウェーハ11の半径と等しくなっている。得られた活性層用ウェーハ12には、酸素雰囲気で1150℃、120分間の酸化熱処理が施されることで、厚さ1μmのシリコン酸化膜12cが形成されている。
【0028】
こうして作製された支持基板用ウェーハ11および活性層用ウェーハ12は、図4に示すように貼り合わせ装置20を利用して貼り合わされる。貼り合わせ装置20は、装置中央部に配置され、ウェーハを搬送する搬送手段21、装置一側部に配置され、ウェーハを収納する収納手段22および装置他側部に配置され、2枚のウェーハを貼り合わせる貼り合わせ手段23から構成されている。
搬送手段21は、これを駆動する駆動部24と、駆動部24上に載置され、駆動部24の駆動力により回転自在に駆動するロボットアーム25を備えている。ロボットアーム25は、その先端部にウェーハを吸着する吸着部26が設けられ、吸着部26でウェーハを吸着し、所定位置にウェーハを搬送する。また、ロボットアーム25は吸着したウエーハを反転できる機能を有する。
【0029】
収納手段22は、駆動部24およびロボットアーム25を中心として、その同心円周上に複数の収納カセット27,28,29を備えた構成となっている。例えば、収納カセット27は、貼り合わせ前の支持基板用ウェーハ11が鏡面を上にして収納されている。収納カセット28は、活性層用ウェーハ12が鏡面を上にして収納されている。また、収納カセット29は、貼り合わせ後の貼り合わせ基板が収納される。
貼り合わせ手段23は、収納カセット29に隣接して設けられている。貼り合わせ手段23は、アライナ(aligner)30と、錘ステーション31と、ウェーハを載置する載置テーブル32と、駆動手段(図示せず)によりそれぞれ移動され、ウェーハの位置決めを行う離間配置された1対の位置合わせ板33,34と、押圧板35を備えている。アライナ30は、ウェーハの中心および方向性を検知し、貼り合わされる2枚のウェーハ11,12のオリフラ部11a,12aを正確に検出する機能を有する。錘ステーション31は、重ね合わされた2枚のウェーハ11,12を加圧する錘が設置されている。載置テーブル32の形状は、凸状球面形状、平面形状の別を問わない。また、載置テーブル32は、テーブル上の支持基板用ウェーハ11を真空吸着する機能を有してもよい。位置合わせ板33,34と、押圧板35の材質としては、発塵、汚染のおそれが少ないテフロン(登録商標)などが使用されている。
【0030】
次に、貼り合わせ装置20による支持基板用ウェーハ11と活性層用ウェーハ12との貼り合わせ処理方法を説明する。
貼り合わされる2枚のウェーハ11,12は、貼り合わせの前処理として充分に洗浄し、表面にパーティクルなどが存在しない、良好な状態とする。また、貼り合わせ処理は、ダストのない雰囲気で行う。
まず、ロボットアーム25が、収納カセット27に収納されている支持基板用ウェーハ11を吸着部26により吸着保持し、貼り合わせ手段23の載置テーブル32上に移載する。次に、ロボットアーム25は、収納カセット28に収納された活性層用ウェーハ12を吸着部26で吸着保持し、搬送途中でロボットアーム25を反転させ、鏡面を下に向けた状態で載置テーブル32に載置された支持基板用ウェーハ11上に搬送する。そして、ロボットアーム25は、支持基板用ウェーハ11上で吸着を解除し、活性層用ウェーハ12を自然落下させる。これにより、両ウェーハ11,12が重なり合う。自然落下する高さは、両ウェーハ11,12が傷ついたり、割れたり、位置外れしない高さである。また、位置合わせ板33,34および押圧板35は、ウェーハの半径より1〜2mm広い位置に配置されている。なお、搬送される両ウェーハ11,12は、アライナ30によりウェーハの中心位置および方向性が検出され、載置テーブル32上の正しい位置に載置される。
【0031】
次に、載置テーブル32上に載置された両ウェーハ11,12の貼り合わせ面間に均一な空気層Yを介在させ、両ウェーハ11,12の位置合わせを行い、両ウェーハ11,12を保持する工程を説明する。
図5(a)に示すように、自然落下された活性層用ウェーハ12は、両ウェーハ11,12を1点で加圧する前に、支持基板用ウェーハ11と複数の接着点で貼り合わされる場合がある。このような状態で、両ウェーハ11,12の貼り合わせを開始すると、両ウェーハ11,12は貼り合わせ面で均等に密着せず、最初の接着点との間でボイドXが発生するおそれがある。そこで、図3(c)に示すように、重ね合わされた活性層用ウェーハ12の一部分、ここではそのオリフラ部12aを押圧板35で押圧し、両ウェーハ11,12の位置合わせを行う。両ウェーハ11,12を位置合わせすると、図5(b)に示すように、両ウェーハ11,12が略水平に移動し、その際、前記接着点が剥離し、両ウェーハ11,12の貼り合わせ面に均一な空気層Yが形成される。位置合わせ後、大きさが異なる2枚のウェーハ11,12は、互いの中心線とオリフラ部11a,12aとがそれぞれ合致する。
【0032】
また、図3(d)に示すように、両ウェーハ11,12は、押圧板35による位置合わせ後、両ウェーハ11,12が位置ずれしないように、この押圧板35と、駆動手段により外方から両ウェーハ11,12に近接してきた位置合わせ板33,34とにより安定して保持される。
押圧板35は、駆動手段(図示せず)により押圧力を変化させ、両ウェーハ11,12を保持する押圧力を変化させることができる。例えば、押圧板35の押圧力が、両ウェーハ11,12が接着しようとする力よりも大きければ、位置合わせ板33,34および押圧板35と接触している部分の周辺の貼り合わせが阻害され、ボイドが発生する原因となる。このため、押圧板35の押圧力を変化させ、両ウェーハ11,12が接着しようとする力よりも弱い力で両ウェーハ11,12を位置合わせ板33,34および押圧板35で安定に保持し、ボイドの発生を防止する。
押圧板35は、両ウェーハ11,12のオリフラ部11a,12aに合致するように両ウェーハ11,12を保持する。そのため、両ウェーハ11,12のずれを防止し、正確に両ウェーハ11,12の位置合わせを行うことができる。
【0033】
次に、位置合わせ後、両ウェーハ11,12の1点をウェーハ厚さ方向から加圧する工程について説明する。
まず、錘ステーション31には、錘(図示せず)が出し入れ自在に配置されている。そこで、ロボットアーム25により錘を吸着保持し、載置テーブル32上に搬送する。そして、その錘を重ね合わせ状態の両ウェーハ11,12上に移載する。これにより、両ウェーハ11,12は載置テーブル32上において1点で加圧され、貼り合わせを開始する。また、両ウェーハ11,12の1点を加圧する他の方法としては、例えば上下駆動手段または回転駆動手段により駆動される棒体による加圧でもよい。このように、重ね合わされた両ウェーハ11,12に対して、一点から加圧を開始すると、複数点において貼り合わせが開始される際のボイドの発生を防ぐことができる。貼り合わせ時、両ウェーハ11,12の間に介在されたシリコン酸化膜12cの部分が埋め込みシリコン酸化膜12dとなる(図2(a))。その後、得られた貼り合わせ基板10は、ロボットアーム25により収納カセット29まで搬送される。
【0034】
次に、貼り合わせ基板10は、貼り合わせ用の熱酸化炉の石英反応管に挿入され、酸素ガス雰囲気で貼り合わせ熱処理される。貼り合わせ温度は1100℃、熱処理時間は2時間である。これにより、貼り合わせ基板10の露出面全体がシリコン酸化膜により覆われる。
続いて、貼り合わせ基板10の外周部の貼り合わせ不良部分を除去するため、活性層用ウェーハ12の外周部が、そのデバイス形成面側から#300〜#2000のレジノイド外周研削砥石により外周研削される。外周研削は、貼り合わせ面に達しない深さで止められる。その後、外周研削の削り残し部分が、KOHなどのアルカリ性エッチング液によりアルカリエッチされる。
【0035】
次に、活性層用ウェーハ12を、デバイス形成面側から#300〜#2000のレジノイド研削砥石により表面研削し、減厚された活性層を形成する。表面研削量は600〜700μm、活性層の厚さは20μm程度とする。その後、活性層の研削面に表面研磨を施す。具体的には、枚葉式の研磨装置の研磨ヘッドに貼り合わせ基板を貼り付け、所定流量で研磨剤(スラリー)を供給しながら、活性層用ウェーハ12の研削面を、研磨定盤に貼着された研磨布に押し付けて表面研磨する。研磨量は10〜20μmである。こうして、貼り合わせ基板10を基にした貼り合わせSOI基板が作製される。その後、得られた貼り合わせSOI基板は、洗浄され、ウェーハケースなどに梱包されてから、デバイスメーカに出荷される。
【0036】
このように、大径な活性層用ウェーハ12の外周部に、オリフラ部12aだけではなく、位置合わせ用切欠部12b,12bを2つ形成するようにしたので、大きさが異なる2枚のウェーハ11,12を、互いの中心線とオリフラ部11a,12aとが合致した位置ずれのない状態で貼り合わせることができる。また、大きさが異なる2枚のウェーハ11,12を予め貼り合わせるように構成したので、貼り合わせ時、ウェーハ半径方向において両ウェーハ11,12の外周ダレの始点間に差が生じる。そのため、同じ大きさの2枚のウェーハ11,12を貼り合わせる場合に比べて(図2(b))、幅Wだけ貼り合わせ不良部分を短くすることができる(図2(a))。これにより、外周部の貼り合わせ面に発生するボイドの低減を図ることができ、しかもデバイスを形成可能な活性層用ウェーハ12の有効面積を拡大することができる。
【0037】
また、第1の実施例では、活性層用ウェーハ12の表面において、位置合わせ用切欠部12b,12bの最もウェーハ中心側の位置から活性層用ウェーハ11の中心位置までの長さが、支持基板用ウェーハ11の半径と等しくしている。そのため、両ウェーハ11,12のオリフラ部11a,12aを位置合わせし、この状態で両位置合わせ用切欠部12b,12bの最もウェーハ中心側の位置を、支持基板用ウェーハ11の外周縁に合致させれば、簡単に両ウェーハ11,12を位置合わせすることができる。
さらにまた、支持基板用ウェーハ11のオリフラ部11aは、活性層用ウェーハ12のオリフラ部12aの一部分と同じ形状を有するように構成されている。そのため、押圧板35を操作し、押圧板35を両ウェーハ11,12のオリフラ部11a,12aに同時に押し当てるだけで、両ウェーハ11,12を容易に位置合わせることができる。しかも、位置合わせの精度も高めることができる。両ウェーハ11,12の位置合わせ状態では、支持基板用ウェーハ11のオリフラ部11aの長さ方向の両側方に、活性層用ウェーハ12のオリフラ部12aの両端部が、それぞれ均等な長さで、オリフラ部11aの縁の延長線上に露出される。
【0038】
次に、図6を参照して、この発明の第2の実施例に係る貼り合わせ基板およびその製造方法を説明する。
図6に示すように、第2の実施例の貼り合わせ基板10Aは、外周部の一部分にオリフラ部11aが形成された支持基板用ウェーハ11と、対応するオリフラ部12aの他に、支持基板用ウェーハ11との位置合わせに利用されるノッチ形状の位置合わせ用切欠部12e,12eが2つだけ外周部に形成された活性層用ウェーハ12とを貼り合わせた構成を有している。
両ウェーハ11,12の位置合わせ時には、第1の実施例の2つの位置合わせ板33,34に代えて、2本の位置合わせピン33A,34Aが使用される。位置合わせ時、押圧板35により両ウェーハ11,12を操作し、各位置合わせ用切欠部12e,12eに、対応する位置合わせピン33A,34Aを合致させる。
その他の構成、作用および効果は、第1の実施例から推測可能であるため、説明を省略する。
【0039】
次に、図7を参照して、この発明の第3の実施例に係る貼り合わせ基板およびその製造方法を説明する。
図7に示すように、第3の実施例の貼り合わせ基板10Bは、外周部の一部分にノッチ部n1が形成された支持基板用ウェーハ11と、対応するノッチ部n2の他に、支持基板用ウェーハ11との位置合わせに利用されるノッチ形状の位置合わせ用切欠部12e,12eが2つだけ外周部に形成された活性層用ウェーハ12とを貼り合わせた構成を有している。
両ウェーハ11,12の位置合わせ時には、2本の位置合わせピン33A,34Aが用いられる。また、押圧板35に代えて、駆動手段(図示せず)により押圧力を変化させ、両ウェーハ11,12を保持する押圧力を変化させることができる押圧ピン35Aが使用される。押圧ピン35Aは、取り付け基台35aに衝撃緩和用のコイルばね35bを介して連結されている。
その他の構成、作用および効果は、第1の実施例から推測可能であるため、説明を省略する。
【0040】
次に、図8を参照して、この発明の第4の実施例に係る貼り合わせ基板およびその製造方法を説明する。
図8に示すように、第4の実施例の貼り合わせ基板10Cは、外周部の一部分にノッチ部n1が形成された支持基板用ウェーハ11と、対応するノッチ部n2の他に、支持基板用ウェーハ11との位置合わせに利用されるオリフラ形状の位置合わせ用切欠部12b,12bが2つだけ外周部に形成された活性層用ウェーハ12とを貼り合わせた構成を有している。
両ウェーハ11,12の位置合わせ時には、第1の実施例の2つの位置合わせ板33,34と、第3の実施例の押圧ピン35Aとがそれぞれ使用される。
その他の構成、作用および効果は、第1の実施例から推測可能であるため、説明を省略する。
【0041】
【発明の効果】
請求項1に記載の貼り合わせ基板および請求項5に記載の貼り合わせ基板の製造方法によれば、大径な第2のウェーハの外周部に、オリエンテーションフラット部またはノッチ部だけではなく、位置合わせ用切欠部を複数形成するように構成した。これにより、大きさが異なる2枚のウェーハを、互いの中心線とオリエンテーションフラット部またはノッチ部とが合致した位置ずれのない状態で貼り合わせることができる。また、このように予め用意された大きさが異なる2枚のウェーハを貼り合わせるようにしたので、外周部の貼り合わせ面に発生するボイドの低減を図ることができ、しかもデバイスを形成可能な活性層の有効面積を拡大することができる。
【0042】
特に、請求項3に記載の貼り合わせ基板および請求項6に記載の貼り合わせ基板の製造方法によれば、第2のウェーハの表面において、位置合わせ用切欠部の最もウェーハ中心側の位置から第2のウェーハの中心位置までの長さが、第1のウェーハの半径と等しくしている。そのため、両ウェーハのオリエンテーションフラット部またはノッチ部を位置合わせし、この状態で各位置合わせ用切欠部12b,12bの最もウェーハ中心側の位置を、第1のウェーハの外周縁に合致させれば、簡単に両ウェーハを位置合わせすることができる。
【0043】
また、請求項4に記載の貼り合わせ基板および請求項7に記載の貼り合わせ基板の製造方法によれば、小径な第1のウェーハのオリエンテーションフラット部またはノッチ部が、大径な第2のウェーハのオリエンテーションフラット部またはノッチ部の一部分と同じ形状を有している。そのため、例えば押圧部材を操作し、押圧部材を両ウェーハのオリエンテーションフラット部またはノッチ部に同時に押し当てるだけで、両ウェーハを容易に位置合わせることができる。しかも、両ウェーハの位置合わせの精度も高まる。
【図面の簡単な説明】
【図1】この発明の第1の実施例に係る貼り合わせ基板の平面図である。
【図2】(a)この発明の第1の実施例に係る貼り合わせ基板の外周部の要部拡大断面図である。
(b)従来手段に係る貼り合わせ基板の外周部の要部拡大断面図である。
【図3】この発明の第1の実施例に係る貼り合わせ基板の製造方法を示すフローシートである。
【図4】この発明の第1の実施例に係る貼り合わせ基板の製造方法で使用される貼り合わせ処理装置の平面図である。
【図5】(a)この発明の第1の実施例における第1のウェーハ上に第2のウェーハが自然落下により載置された状態を示す断面図である。
(b)第1のウェーハと第2のウェーハとの位置合わせ後の状態を示す断面図である。
【図6】この発明の第2の実施例に係る貼り合わせ基板の製造方法を示すフローシートである。
【図7】この発明の第3の実施例に係る貼り合わせ基板の製造方法を示すフローシートである。
【図8】この発明の第4の実施例に係る貼り合わせ基板の製造方法を示すフローシートである。
【符号の説明】
10,10A〜10C 貼り合わせ基板、
11 第1のウェーハ、
11a,12a オリエンテーションフラット部、
12 第2のウェーハ、
12b,12e 位置合わせ用切欠部、
Y 空気層、
n1,n2 ノッチ部。

Claims (7)

  1. 外周部の一部分にオリエンテーションフラット部またはノッチ部が形成された第1のウェーハと、
    該第1のウェーハに貼り合わされ、該第1のウェーハより大径で、外周部にはオリエンテーションフラット部またはノッチ部の他に、前記第1のウェーハとの位置合わせに利用される位置合わせ用切欠部が2つ以上形成された第2のウェーハとを備えた貼り合わせ基板。
  2. 前記第1のウェーハの半径と第2のウェーハとの半径の差は、0.25〜5.00mmである請求項1に記載の貼り合わせ基板。
  3. 前記第2のウェーハの表面において、
    前記位置合わせ用切欠部の最もウェーハ中心側の位置から第2のウェーハの中心位置までの長さが、前記第1のウェーハの半径と等しい請求項1または請求項2に記載の貼り合わせ基板。
  4. 前記第2のウェーハのオリエンテーションフラット部またはノッチ部は、その一部分が、両ウェーハの位置合わせ時に、前記第1のウェーハのオリエンテーションフラット部またはノッチ部と合致する形状を有している請求項1〜請求項3のうち、何れか1項に記載の貼り合わせ基板。
  5. 第1のウェーハおよび該第1のウェーハに貼り合わされる第2のウェーハのうち、一方のウェーハ上に、他方のウェーハを自然落下させる自然落下工程と、
    該自然落下後、両ウェーハの貼り合わせ面間に空気層を介在させ、両ウェーハの中心線同士を合致させるとともに、両ウェーハのオリエンテーションフラット部同士またはノッチ部同士とを合致させる位置合わせ工程と、
    該位置合わせ後、両ウェーハの1点をウェーハ厚さ方向から加圧する加圧工程とを備えた貼り合わせ基板の製造方法であって、
    前記第1のウェーハには、外周部の一部分にオリエンテーションフラット部またはノッチ部が形成され、
    前記第2のウェーハは、前記第1のウェーハより大径で、外周部にはオリエンテーションフラット部またはノッチ部の他に、前記第1のウェーハとの位置合わせに利用される位置合わせ用切欠部が2つ以上形成されたウェーハで、
    前記位置合わせ工程では、前記第2のウェーハのオリエンテーションフラット部またはノッチ部と2つ以上の位置合わせ用切欠部とをガイドにして、少なくとも一方のウェーハを移動させることで、両ウェーハの中心線同士を合致させるとともに、両ウェーハのオリエンテーションフラット部同士またはノッチ部同士をそれぞれ合致させる貼り合わせ基板の製造方法。
  6. 前記第2のウェーハの表面において、
    前記位置合わせ用切欠部の最もウェーハ中心側の位置から第2のウェーハの中心位置までの長さが、前記第1のウェーハの半径と等しく
    前記位置合わせ工程では、両ウェーハのオリエンテーションフラット部またはノッチ部を合致させるとともに、各位置合わせ用切欠部の最もウェーハ中心側の位置を、第1のウェーハの外周縁に合致させる請求項5に記載の貼り合わせ基板の製造方法。
  7. 前記第2のウェーハのオリエンテーションフラット部またはノッチ部は、その一部分が、両ウェーハの位置合わせ時に、前記第1のウェーハのオリエンテーションフラット部またはノッチ部と合致する形状を有している請求項5または請求項6に記載の貼り合わせ基板の製造方法。
JP2003164006A 2003-06-09 2003-06-09 貼り合わせ基板およびその製造方法 Expired - Lifetime JP4066889B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003164006A JP4066889B2 (ja) 2003-06-09 2003-06-09 貼り合わせ基板およびその製造方法
US10/862,439 US7208058B2 (en) 2003-06-09 2004-06-08 SOI substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003164006A JP4066889B2 (ja) 2003-06-09 2003-06-09 貼り合わせ基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005005318A JP2005005318A (ja) 2005-01-06
JP4066889B2 true JP4066889B2 (ja) 2008-03-26

Family

ID=33487588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003164006A Expired - Lifetime JP4066889B2 (ja) 2003-06-09 2003-06-09 貼り合わせ基板およびその製造方法

Country Status (2)

Country Link
US (1) US7208058B2 (ja)
JP (1) JP4066889B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8389099B1 (en) 2007-06-01 2013-03-05 Rubicon Technology, Inc. Asymmetrical wafer configurations and method for creating the same
KR20090046172A (ko) * 2007-11-05 2009-05-11 주식회사 동부하이텍 기판 본딩장치 및 기판 본딩방법
FR2935536B1 (fr) * 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
EP2200077B1 (en) * 2008-12-22 2012-12-05 Soitec Method for bonding two substrates
FR2943177B1 (fr) 2009-03-12 2011-05-06 Soitec Silicon On Insulator Procede de fabrication d'une structure multicouche avec report de couche circuit
FR2947380B1 (fr) * 2009-06-26 2012-12-14 Soitec Silicon Insulator Technologies Procede de collage par adhesion moleculaire.
FR2961630B1 (fr) 2010-06-22 2013-03-29 Soitec Silicon On Insulator Technologies Appareil de fabrication de dispositifs semi-conducteurs
US8338266B2 (en) 2010-08-11 2012-12-25 Soitec Method for molecular adhesion bonding at low pressure
FR2964193A1 (fr) 2010-08-24 2012-03-02 Soitec Silicon On Insulator Procede de mesure d'une energie d'adhesion, et substrats associes
JP5911670B2 (ja) * 2010-11-05 2016-04-27 ラピスセミコンダクタ株式会社 半導体ウエハの製造方法及び半導体ウエハ
EP2852972B1 (de) * 2012-06-12 2016-02-24 Thallner, Erich, Dipl.-Ing. Vorrichtung und verfahren zum ausrichten von substraten
US20140127857A1 (en) * 2012-11-07 2014-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Carrier Wafers, Methods of Manufacture Thereof, and Packaging Methods
US9698070B2 (en) * 2013-04-11 2017-07-04 Infineon Technologies Ag Arrangement having a plurality of chips and a chip carrier, and a processing arrangement
WO2016084767A1 (ja) * 2014-11-27 2016-06-02 国立研究開発法人産業技術総合研究所 半導体用円形支持基板
US10867836B2 (en) * 2016-05-02 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer stack and fabrication method thereof
NZ747836A (en) * 2017-01-31 2020-02-28 Illumina Inc Wafer alignment method and system
CN110767590A (zh) * 2019-10-31 2020-02-07 长春长光圆辰微电子技术有限公司 一种用硅片凹口对准键合两片硅片的方法
JP7243649B2 (ja) * 2020-02-07 2023-03-22 株式会社Sumco Soiウェーハの貼合わせ方法
JP2021160999A (ja) * 2020-04-01 2021-10-11 株式会社ノベルクリスタルテクノロジー 半導体基板及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2535957B2 (ja) 1987-09-29 1996-09-18 ソニー株式会社 半導体基板
US5869386A (en) * 1995-09-28 1999-02-09 Nec Corporation Method of fabricating a composite silicon-on-insulator substrate
JPH09213593A (ja) 1996-01-29 1997-08-15 Sumitomo Sitix Corp 接着基板及びその製造方法
JP2000223683A (ja) 1999-02-02 2000-08-11 Canon Inc 複合部材及びその分離方法、貼り合わせ基板及びその分離方法、移設層の移設方法、並びにsoi基板の製造方法
JP2002190435A (ja) * 2000-10-11 2002-07-05 Sumitomo Metal Ind Ltd 基板の接合処理方法及び接合処理装置

Also Published As

Publication number Publication date
US20040246795A1 (en) 2004-12-09
US7208058B2 (en) 2007-04-24
JP2005005318A (ja) 2005-01-06

Similar Documents

Publication Publication Date Title
JP4066889B2 (ja) 貼り合わせ基板およびその製造方法
JP5909453B2 (ja) 剥離装置、剥離システムおよび剥離方法
JP2008042016A (ja) 半導体ウエハの保持方法および半導体ウエハ保持構造体
JPH1022184A (ja) 基板張り合わせ装置
JP7042944B2 (ja) 搬送装置、および基板処理システム
JP2006332281A (ja) 半導体ウェーハの製造方法および両面研削方法並びに半導体ウェーハの両面研削装置
JP2010199336A (ja) ワーク加工方法およびワーク加工装置
JP5233111B2 (ja) 貼り合わせsoiウェーハの製造方法
WO2003069660A1 (fr) Mecanisme de transport d'objets de type plaque et dispositif associe de decoupage en des
JP2010194680A (ja) ワーク加工方法およびワーク加工装置
WO2003058697A1 (fr) Procede de fabrication d'une microplaquete semi-conductrice
JP3775176B2 (ja) 半導体ウェーハの製造方法及び製造装置
JP2006303329A (ja) シリコン基板の薄板加工方法およびそれに用いられる加工装置
JP5969663B2 (ja) 剥離装置、剥離システムおよび剥離方法
JP2011103379A (ja) ウェーハの平坦化加工方法
JP3352902B2 (ja) 貼り合わせ基板の作製方法
WO2017082161A1 (ja) ウェーハ研磨方法および装置
JP2017204606A (ja) ウエーハ製造方法
TWI719161B (zh) 晶圓之加工方法
JP2005205543A (ja) ウエーハの研削方法及びウエーハ
JP4232148B2 (ja) 貼り合わせ基板の製造方法
JP2017004989A (ja) ウエーハの製造方法及びウエーハ製造装置
JPH01321655A (ja) 半導体ウエハへの粘着テープの接着装置
TWI816968B (zh) 基板處理裝置及基板處理方法
JP7161923B2 (ja) 基板処理装置及び基板処理方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071231

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4066889

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term