KR101377813B1 - ＳｉＣ 에피택셜 웨이퍼 및 그 제조 방법 - Google Patents

ＳｉＣ 에피택셜 웨이퍼 및 그 제조 방법 Download PDF

Info

Publication number
KR101377813B1
KR101377813B1 KR1020127017058A KR20127017058A KR101377813B1 KR 101377813 B1 KR101377813 B1 KR 101377813B1 KR 1020127017058 A KR1020127017058 A KR 1020127017058A KR 20127017058 A KR20127017058 A KR 20127017058A KR 101377813 B1 KR101377813 B1 KR 101377813B1
Authority
KR
South Korea
Prior art keywords
growth
sic
gas
single crystal
temperature
Prior art date
Application number
KR1020127017058A
Other languages
English (en)
Other versions
KR20120101097A (ko
Inventor
다이스께 무또
겐지 모모세
미찌야 오다와라
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20120101097A publication Critical patent/KR20120101097A/ko
Application granted granted Critical
Publication of KR101377813B1 publication Critical patent/KR101377813B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Abstract

본 발명에 의해 삼각 결함 및 적층 결함이 저감되어 캐리어 농도 및 막 두께의 균일성이 높게, 스텝 번칭 프리의 SiC 에피택셜 웨이퍼 및 그 제조 방법이 제공된다. 본 발명의 SiC 에피택셜 웨이퍼는 0.4°∼5°의 오프각으로 경사시킨 4H-SiC 단결정 기판 상에 SiC 에피택셜층을 형성한 SiC 에피택셜 웨이퍼이며, 상기 SiC 에피택셜층의 표면의 삼각 형상의 결함 밀도가 1개/cm2 이하인 것을 특징으로 한다.

Description

ＳｉＣ 에피택셜 웨이퍼 및 그 제조 방법{SiC EPITAXIAL WAFER AND METHOD FOR MANUFACTURING SAME}
본 발명은 SiC 에피택셜 웨이퍼 및 그 제조 방법에 관한 것이다. 특히, 결함 밀도가 낮고, 막 두께 및 캐리어 농도의 균일성이 높고, 스텝 번칭이 없는 고품질의 SiC 에피택셜 웨이퍼 및 그 제조 방법에 관한 것이다.
본원은 2009년 12월 14일에 일본에 출원된 일본 특허 출원 제2009-283113호에 기초해 우선권을 주장하고, 그 내용을 여기에 원용한다.
지구 온난화 문제에의 대응으로서 에너지 절약 기술의 향상이 요구되고 있다. 많은 기술 항목이 채택되고 있는 가운데, 전력 변환시의 에너지 손실을 저감시키는 파워일렉트로닉스 기술은 기간 기술로서 자리매김되고 있다. 파워일렉트로닉스는 종래 실리콘(Si) 반도체를 이용하여 기술 개량이 이루어져 성능을 향상시켜 왔지만, 실리콘의 재료 물성의 한계로부터 그 성능 향상도 한계에 근접하고 있다고 한다. 그 때문에, 실리콘보다도 물성 한계를 크게 취하는 탄화규소(SiC)에 기대가 모이고 있다. 탄화규소는 실리콘에 대하여, 예를 들면 밴드갭은 약 3배, 절연 파괴 전계 강도는 약 10배, 열전도도는 약 3배라는 우수한 물성을 갖고 있어, 파워 디바이스, 고주파 디바이스, 고온동작 디바이스 등으로의 응용이 기대되고 있다.
SiC 디바이스의 실용화의 촉진에는 고품질의 결정 성장 기술, 고품질의 에피택셜 성장 기술의 확립이 불가결하다.
SiC는 많은 폴리 타입을 갖고 있지만, 실용적인 SiC 디바이스를 제작하기 위해서 주로 사용되어 있는 것은 4H-SiC이다. SiC 디바이스의 기판으로서는 승화법 등으로 제작한 벌크 결정으로부터 가공한 SiC 단결정 웨이퍼를 이용하고, 통상적으로 이것 위에 SiC 디바이스의 활성 영역이 되는 SiC 에피택셜막을 화학적 기상 성장법(CVD)으로 형성한다.
에피택셜막 내에는 기판에 이용하고 있는 폴리 타입과 다른 폴리 타입이 혼입되기 쉽다. 예를 들면 기판에 4H-SiC를 사용한 경우에는 3C-SiC나 8H-SiC가 혼입된다. 다른 폴리 타입의 혼입은 결정 격자의 적층 구조를 흐트러뜨려서 적층 결함이 된다.
에피택셜 성장은 이러한 혼입을 억제하기 위해서 SiC 단결정 기판을 미경사시켜 스텝 플로우 성장(원자 스텝으로부터의 가로 방향 성장)시켜서 행하는 것이 일반적이지만, 빠른 성장 속도를 갖는 스텝이 느린 성장 속도를 갖는 스텝을 따라잡아서 합체되어 스텝 번칭이 발생한다.
고품질의 에피택셜막의 제작에는 적층 결함 및 스텝 번칭를 저감시킬 필요가 있다. 또한, 에피택셜막의 표면의 삼각 형상의 결함(이하 「삼각 결함」이라고 한다)을 저감시키고, 면 내에 있어서의 막 두께의 변동이나 캐리어 농도의 변동의 저감도 필요하다.
<낮은 오프각 SiC 단결정 기판 상의 에피택셜 성장>　
SiC 기판이 2인치 정도까지의 사이즈의 경우에서는 SiC 단결정 기판의 오프 각은 주로 8°가 이용되어 왔다. 이 오프각에 있어서는 웨이퍼 표면의 테라스 폭이 작아 용이하게 스텝 플로우 성장을 얻을 수 있지만, 오프각이 클수록 SiC 잉곳으로부터 얻어지는 웨이퍼 매수가 적어진다. 그 때문에, 3인치 이상의 SiC 기판에서는 주로 4°정도의 오프각의 기판이 이용되고 있다.
코스트 삭감의 관점에서 한층 더 낮은 오프각, 가장 바람직하게는 스텝 플로우 성장을 시키는 것이 가능한 오프각으로서 알려져 있는 0.4°정도의 미경사 오프각 SiC 단결정 기판 상의 에피택셜 성장 기술의 확립이 요구되고 있다.
그러나, 낮은 오프각이 될수록 SiC 단결정 기판(웨이퍼)의 표면의 테라스 폭이 커지므로, 스텝 끝에 받아들이는 마이그레이션 원자의 받아들임 속도, 즉 스텝 끝의 성장 속도에 변동이 생기기 쉽다. 그 결과, 느린 성장 속도의 스텝을 빠른 성장 속도의 스텝이 따라잡아서 합체되어 스텝 번칭이 발생한다는 문제점이 있다. 특히 에피택셜면이 Si면인 경우, C면인 경우보다도 표면 원자의 마이그레이션을 억제할 수 있으므로 용이하게 스텝 번칭을 일으킨다. 스텝 번칭의 저감은 낮은 오프각 SiC 단결정 기판의 이용에는 큰 과제이다.
또한, 예를 들면 0.4°의 오프각의 웨이퍼에서는 4°의 오프각의 웨이퍼에 비해 테라스 폭은 10배가 되고, 스텝 플로우 성장시키는 길이가 1자리 길어진다. 따라서, 종래 이용되어 온 통상적인 스텝 플로우 성장의 조건을 그대로 사용할 수 없는 우려가 있다.
<스텝 번칭 및 그 관찰·평가>
스텝 번칭이란, 표면에 있어서 원자 스텝(통상 2∼10 원자층 정도)이 모여서 합체되는 현상을 말하며, 이 표면의 단차 자체를 가리키는 경우도 있다. 비특허 문헌 2에 전형적인 스텝 번칭이 기재되어 있다.
종래, 스텝 번칭의 관찰·평가는 미분간섭 현미경 등의 광학 현미경과 원자 분해능을 갖는 원자간 힘 현미경(AFM)과의 조합으로 행해지는 경우가 많았다(예를 들면, 비특허 문헌 2, 비특허 문헌 3).
<삼각 결함 및 적층 결함 및 그것들의 관찰·평가>
본 명세서에 있어서 「삼각 결함」이란, SiC 단결정 기판을 미경사시키는 [11-20] 방향에 수직으로 변을 갖는 대략 삼각 형상의 결함이며, 에피택셜막의 표면에 존재하는 것을 말한다(본 명세서에서는 밀러 지수의 표기에 있어서 “-”은 그 직후의 지수에 붙는 바를 의미한다.). 사이즈는 오프 각도, 결함의 기점의 깊이 및 막 두께에 따르지만, 에피택셜막의 표면측에서 관찰한 경우, 1변의 사이즈는 2μm∼1mm 정도이며, 높이/깊이는 50nm 정도이다. 레이저광을 이용하는 광학식 표면 검사 장치, 광범위 관찰형 원자간 힘 현미경, 미분간섭 현미경 등으로 검출할 수 있다.
또한, 적층 결함은 결정 격자면의 중첩이 어긋남으로써 생기는 면 결함의 일종이다. 본 명세서에 있어서 「적층 결함」이란, 포토 루미네센스(PL) 측정에 의해 SiC 단결정 기판을 미경사시키는 [11-20] 방향에 수직으로 변을 갖는 대략 삼각 형상의 발광점 또는 암부로서 검출되는 것이다. 사이즈는 오프 각도, 결함의 기점의 깊이 및 막 두께에 따르지만, 에피택셜막의 표면측에서 관찰한 경우, 1변의 사이즈는 2∼400μm 정도, 면적은 100μm2∼80000μm2 정도이다. 발광의 경우에는 420∼430nm 부근에서 3C의 폴리 타입의 적층 결함, 460nm 부근에서 8H의 폴리 타입의 적층 결함이 검출된다. 750nm 이상의 IR광에서 검출한 경우에는 3C 및 8H를 포함하는 모든 적층 결함이 암전부로서 검출된다(비특허 문헌 1).
또한, 포토 루미네센스(PL) 측정에서는 에피택셜막의 막 내에 존재하는 적층 결함을 검출할 수 있으므로, 본 명세서의 「적층 결함」이란 에피택셜막의 막 전체에 존재하는 「적층 결함」이 대상이 된다. 따라서, 에피택셜막 내에 존재하지만 표면에는 나타나 있지 않은 것도 대상이 되고, 이 점에서 에피택셜막의 표면에 나타나 있는 것만이 대상이 되는 「삼각 결함」과는 다르다.
「삼각 결함」의 저감의 방법에 대해서는, 특허 문헌 1에 있어서 SiC 단결정 기판 상에 원료 가스 중에 포함되는 탄소와 규소의 원자수비(C/Si비)를 0.7로 1625℃의 성장 온도에서 성장시킨 5μm의 SiC 에피택셜층(「결함 저감층」)의 표면에 있어서 삼각 결함 밀도가 2.5개/cm2이었던 것(실시예 1), 이 결함 저감층의 층 두께를 0.5μm로 하여, 이 층 위에 원자수비(C/Si비)를 1.2로 같은 성장 온도(1625℃)에서 성장시킨 10μm의 SiC 에피택셜층(활성층)의 표면에서는 삼각 결함 밀도가 2개/cm2이었던 것(실시예 2), 게다가 결함 저감층을 형성하지 않고, 원자수비(C/Si비)를 1.6으로 1625℃에서 성장시킨 10μm의 SiC 에피택셜층의 표면에 있어서 삼각 결함 밀도가 5∼10개/cm2이었던 것(비교예)이 보고되어 있다.
특허 문헌 1에서는 종래의 성장 온도 1500∼1600℃보다도 높은 성장 온도에서 에피택셜 성장시키는 것에 주목하고 있지만, 「삼각 결함」의 저감을 위해서는 「결함 저감층」의 형성이 필요해지고 있다. 또한, 「1625℃」 라는 종래의 성장 온도보다 높은 성장 온도라는 요건만으로는 삼각 결함 밀도를 저감시킬 수 없는 것이 기재되어 있다.
<가스 에칭 및 원료 가스의 공급>
SiC 단결정 기판 상에 SiC 에피택셜막을 성막할 때에는 종래에 기계 연마를 행한 후, 화학적 기계 연마(CMP) 및 가스 에칭을 순서대로 행하여 SiC 단결정 기판의 표면 처리를 행한 후, 화학적 기상 성장법으로 SiC 에피택셜막을 성막했었다. 가스 에칭은 연마 공정에 기인하는 손상이나 연마 자국(스크래치)의 제거나 표면 평탄화를 위해서 전처리로서 1500℃ 정도의 고온에서 주로 수소 가스를 이용하여 에칭을 행하는 것이다.
가스 에칭 시에는 SiC 에피택셜막의 원료 가스인 프로판(C3H8) 가스를 수소 분위기에 첨가하면서 행해졌었다(특허 문헌 2, 특허 문헌 3의 단락 [0002], 및 비특허 문헌 4). 비특허 문헌 4에 기재되어 있는 바와 같이, 수소 가스 에칭은 양호한 에피택셜 표면을 얻기 위해서는 필수로 되고 있지만, 수소만으로는 Si 드롭렛이 발생해 버리는 것이 기재되어 있고, C3H8을 첨가함으로써 그 발생을 억제할 수 있는 효과가 있다고 기재되어 있다.
그러나, 연마로 인한 손상이나 연마 자국(스크래치)이 가스 에칭 후의 기판 표면에도 잔류되어 있으면, 그 후, 그 기판 표면에 형성된 에피택셜막 내에 이종 폴리 타입이나 전위, 적층 결함 등이 도입되어 버린다는 문제점이 있었다. 이것을 회피하기 위해서 가스 에칭 시간을 연장하여 에칭량을 지나치게 증가시켜 버리면, 기판 표면에서 표면 재구성이 생겨 에피택셜 성장 개시 전에 기판 표면에 스텝 번칭을 발생시켜 버리는 문제점이 있었다.
따라서, 이 스텝 번칭의 발생을 억제하기 위해서 에칭량을 감소시키는 방법으로서 가스 에칭 시에 원료 가스인 실란(SiH4) 가스를 수소 가스에 첨가하면서 행하는 방법이 제안되었다(특허 문헌 3).
특허 문헌 2 및 특허 문헌 3의 모든 방법에 있어서도 SiC 에피택셜막의 원료 가스인 C3H8 가스, 또는 SiH4 가스를 첨가하여 가스 에칭을 행하지만, 가스 에칭 후에 그 첨가 가스를 배기하지 않고, 그대로 계속하여 다른 쪽의 가스를 도입하여 SiC 에피택셜막의 성막 공정에 들어간다(특허 문헌 2의 도 2, 특허 문헌 3의 도 4). 즉, SiC 에피택셜막의 성장을 개시하기 전에 SiC 기판의 표면에 프로판(C3H8) 가스, 또는 실란(SiH4) 가스가 이미 존재하는 상태로 되어 있다.
이와 같이 특허 문헌 2 및 3에 대표되어 있는 바와 같은 현재 일반적으로 행해지고 있는 방법에서는, SiC 에피택셜막의 성장을 개시할 때에 원료 가스인 C3H8 가스 및 SiH4 가스의 공급은 동시에는 행하지 않았다.
일본 특허 출원 공개 제2009-256138호 공보 일본 특허 제4238357호 공보 일본 특허 출원 공개 제2005-277229호 공보
Materials Science Forum vols.615-617, (2009) pp.129-132 Mater. Sci. Forum 527-529, (2006) pp.239-242 Journal Cryst. Growth 291, (2006) pp.370-374 Journal Cryst. Growth 237-239, (2002) pp.1213-1218
본 발명은 상기 사정을 감안하여 이루어진 것으로, 삼각 결함 및 적층 결함이 저감되어 막 두께 및 캐리어 농도의 균일성이 향상되고, 웨이퍼의 전체면에 스텝 번칭이 없도록 스텝 번칭이 없는, 종래에 비해 매우 고품질의 SiC 에피택셜 웨이퍼 및 그 제조 방법을 제공하는 것을 목적으로 한다.
삼각 결함 및 적층 결함은 SiC 디바이스의 특성, 수율, 및 신뢰성에 악영향을 미치므로 그 저감이 불가결하다. 본 발명이 대상으로 하는 낮은 오프각의 SiC 에피택셜 웨이퍼에 관하여 삼각 결함을 저감시키는 방법에 대해서는 특허 문헌 1에 개시되어 있지만, 적층 결함을 저감시키는 방법에 대해서는 대부분 보고가 없는 것이 현상이다.
우선, 삼각 결함 및 적층 결함의 저감에 대해서 에피택셜 성장시의 성장 온도와 삼각 결함 및 적층 결함의 밀도의 관계를 조사했다.
성장 온도
(℃)		 삼각 결함 밀도
(cm-2)		 적층 결함 밀도
(cm-2)
1500 14.6 81.9
1550 3 6.9
1600 2.4 2.8
1650 0.6 0
표 1은 4°의 오프각으로 경사시킨 4H-SiC 단결정 기판의 Si면 상에 성장 속도를 5μm/h로 고정하여 1500℃∼1650℃의 성장 온도에서 SiC의 에피택셜층을 성막한 SiC 에피택셜 웨이퍼의 삼각 결함 및 적층 결함의 밀도의 결과를 나타내는 것이다. 1500℃∼1600℃는 종래 성장 온도로서 통상 이용되어 온 온도 범위 내인 것에 대하여, 1650℃는 통상 이용되어 온 온도 범위보다도 50℃ 높다.
삼각 결함 밀도는 레이저광을 이용하는 광학식 표면 검사 장치(KLA-Tencor 회사 제품 Candela CS20)로 측정한 결과이고, 적층 결함 밀도는 포토 루미네센스 이미징 장치(포튼디자인 회사 제품 PLI-100)로 측정한 결과이다.
삼각 결함 및 적층 결함의 주된 원인은 공통이며, (1)성막 장치 내의 다운폴 등의 이물, 및 (2)성장중의 스텝 플로우 불충분을 들 수 있다. 삼각 결함에는 (1)성막 장치의 다운폴 등의 이물의 기여가 크고, 적층 결함에는 (2)성장중의 스텝 플로우 불충분의 기여가 크다고 생각된다.
1500℃∼1600℃의 성장 온도에서는 적층 결함 밀도 쪽이 삼각 결함 밀도보다 높다. 이것은 종래 성장 온도로서 통상 이용되어 온 온도 범위에서는 (2)성장중의 스텝 플로우 불충분의 기여가 (1)성막 장치 내의 다운폴 등의 이물의 기여보다도 큰 것을 나타내고 있다.
이에 대하여 1650℃의 성장 온도에서는 삼각 결함 밀도 쪽이 적층 결함 밀도보다 높다. 이것은 종래 성장 온도로서 통상 이용되어 온 온도 범위보다도 높은 1650℃에서는 (1)성막 장치 내의 다운폴 등의 이물의 기여가 (2)성장중의 스텝 플로우 불충분의 기여보다도 큰 것을 나타내고 있다.
이 결과는 종래의 성장 온도(1400℃∼1600℃)보다도 높은 온도에, 보다 양호한 스텝 플로우 성장이 행해지는 온도가 존재하고 있는 것을 나타내고 있다. 즉, 종래의 성장 온도(1400℃∼1600℃)보다 높은 온도에서는 보다 이론에 가까운 성장이 행해진다고 생각된다.
따라서, 본 발명자는 예의 연구한 결과, 0.4∼5°의 범위의 오프각마다 성장 온도와 성장 속도를 다시 보고 삼각 결함 및 적층 결함을 현저하게 저감시키는 적절한 성장 온도와 성장 속도의 조합을 발견했다.
또한, 삼각 결함 및 적층 결함의 저감에 대하여 SiC 단결정 기판의 에피택셜 성장시의 표면(에피택셜막의 형성면, 주면) 및 이면의 가열 상황의 차이에 주목했다. 즉, SiC 단결정 기판은 에피택셜 성장시에 가열되지만, SiC 단결정 기판의 이면은 SiC 단결정 기판을 지지하는 지지 부재에 직접 접촉하여 지지되어 있고, 지지 부재로부터 직접 가열된다. 이것에 대하여 표면은 에피택셜막을 형성하기 위해서 진공 공간에 노출 상태에 있어 직접 가열되지 않는다. 또한, 캐리어 가스인 수소가 표면 상을 흐르므로 열이 달아난다. 그러므로, 에피택셜 성장시의 표면은 이면에 대하여 낮은 온도가 된다. 예를 들면, 핫월형의 성막 장치의 경우에는 표면은 웨이퍼로부터 이격되어 배치된 복사 가열 부재로부터의 복사열 및 이면으로부터 기판 내를 통하여 전해지는 전도열에 의해 가열된다. 이와 같은 SiC 단결정 기판의 에피택셜 성장시의 표면(주면) 및 이면의 가열 상황의 차이 때문에 표면은 이면보다도 온도가 낮은 상태에 있다. 이 온도차에 기인하여 열팽창의 크기가 표면은 이면보다도 작고, 에피택셜 성장시에는 SiC 단결정 기판은 표면이 오목해지도록 변형된다. 이 변형량은 웨이퍼의 표면과 이면의 온도차가 큰만큼 커진다. 그 때문에, 본 발명과 같이 종래보다도 높은 온도에서 웨이퍼를 가열할 경우에는 종래보다도 큰 변형량이 되므로 보다 현저한 문제가 된다. 특히, 웨이퍼의 외주 영역은 웨이퍼를 지지하는 가열 부재로부터 부유해 버리게 되고, 웨이퍼 표면의 온도는 필요로 하는 온도보다도 내려가 버린다.
그 결과, 삼각 결함 및 적층 결함이 발생하지 않는 온도 범위와 성장 속도 범위에서 에피택셜 성장을 행한 경우라도 외주 부분에는 삼각 결함 및 적층 결함이 고밀도로 발생하게 된다. 또한 SiC 단결정 기판의 휨은 미시적으로는 결정 격자면의 휨이며, 기판 표면의 결정 격자면이 오목해진 상태에서 에피택셜층이 퇴적되는 것이 전위 등의 결함 형성으로 연결되어, 적층 결함의 한 원인이 될 수 있는 것에 주목한 것이다.
따라서，SiC 단결정 기판의 에피택셜 성장시의 표면(주면) 및 이면의 가열 상황의 차이에 기인한 기판의 오목함(휨)을 해소한 상태에서 에피택셜 성장을 행한다는 것에 상도했다. 구체적으로는, 실온에 있어서 주면에 대하여 볼록형이 되도록 SiC 단결정 기판을 가공하여 에피택셜 성장시에 있어서 기판의 오목함(휨)을 저감시킨 상태, 바람직하게는 해소한 상태에서 에피택셜 성장을 행하기로 했다.
이 결과, 기판의 오목함(휨)을 저감시킨 상태, 바람직하게는 해소시킨 상태로 함으로써 기판 지지 부재와 SiC 단결정 기판이 밀접하게 접하게 되어, 기판의 온도 분포의 균일성(특히 중앙 부분과 주변 부분의 온도차가 크다)이 개선되므로, 막 두께 및 캐리어 농도의 균일성이 향상하는 것을 발견했다.
또한，스텝 번칭를 저감시키는 방법의 현상은 이하와 같다.
원자 분해능을 갖는 AFM(이하 「통상적인 AFM」이라고 한다)은 표면의 원자 배열을 직접 관찰할 수 있지만, 최대 관찰 범위는 10∼20μm□ 정도이며, 그 이상의 광범위한 측정은 기구상 곤란하다. 그러나, SiC 에피택셜막 표면의 스텝 번칭은 웨이퍼의 끝에서 끝까지 연속되어 있는 것으로 인식되어 있었기 때문에 광학 현미경과 조합함으로써 그 AFM의 기구상의 결점도 특히 문제점화되지는 않았다.
또한，AFM보다도 광범위한 200μm∼1mm□ 정도의 범위를 관찰하는 데에 미분간섭 현미경이 이용되지만, 이 미분간섭 현미경(예를 들면, 비특허 문헌 3)으로는 스텝의 높이를 정량화할 수 없고, 또한 특히 배율이 클 때에 수nm의 높이의 스텝을 검출할 수 없다는 문제점이 있었다.
스텝 번칭은 SiC 에피택셜막 표면의 평탄화를 방해하는 것이므로, SiC 디바이스의 고성능화를 위해서는 그 발생을 억제할 필요가 있다. 스텝 번칭은 표면의 단차이므로, 특히 SiC 에피택셜막 표면에 산화막을 형성하고, 그 계면에 통전시키는 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)에 있어서 그 존재는 동작 성능 및 신뢰성에 치명적인 영향을 미치는 경우가 있다. 그 때문에, 종래부터 이 스텝 번칭의 억제에 대한 연구는 정력적으로 행해져 왔다.
이 MOSFET을 포함시킨 SiC 파워 디바이스의 활성 영역은 통상적인 AFM의 측정 범위보다도 크다. 그 때문에, 우수한 특성을 갖는 디바이스를 제작 가능하게 하는 에피택셜 성장 표면을 얻기 위해서는 통상적인 AFM 혹은 미분간섭 현미경에 의한 평가로는 충분하다고는 할 수 없다.
또한, 상술한대로 가스 에칭시에 원료 가스인 C3H8 가스, 또는 SiH4 가스를 첨가하여 행하는 것이 일반적이고, 그 후에 그 첨가 가스를 배기시키지 않고 그대로 계속해서 다른 쪽의 가스를 도입하여 SiC 에피택셜막의 성막 공정을 행하고 있었다. 이 경우, 이것들의 원료 가스의 기판 표면으로의 공급은 동시에 이루어지지 않았다. 수소 가스만으로 에칭을 행하는 경우도 있지만, 원료 가스의 기판 표면으로의 동시 공급의 중요성은 인식되지 않았다.
<짧은 스텝 번칭>
본 발명자들은 높이 방향의 감도가 AFM과 같은 정도이며, 또한 레이저광을 이용하여 미분간섭 현미경보다도 광범위를 관찰할 수 있는 광학식 표면 검사 장치와, 광범위 관찰형의 AFM(이하 「광범위 관찰형 AFM」이라고 한다)을 조합해서 이용하여 종래의 방법으로 스텝 번칭을 억제했다고 한 SiC 에피택셜 웨이퍼의 관찰·평가를 행하고, 통상적인 AFM이나 미분간섭 현미경으로는 파악하기 곤란한 스텝 번칭이 표면의 표준적인 상태로서 존재하는 것을 발견했다.
새롭게 존재를 밝힌 스텝 번칭은 평균 100μm 정도의 간격으로 존재하고, [1-100] 방향에 100∼500μm의 길이를 갖고 있었다. 또한, 후술하지만, 이 스텝 번칭은 나선 전위가 성장 표면에 나타나 형성되는 섈로우 피트가 표면에 단차를 형성하고, 그것이 원인으로 발생하는 것이다. 나선 전위는 원래 에피택셜 성장막의 기판으로서 이용하는 SiC 단결정 기판 중에 포함되는 것이므로 이러한 스텝 번칭을 기판 기인이라고 할 수 있는 것이다.
한편, 종래에 이미 알려진 스텝 번칭(이하, 「종래의 스텝 번칭」이라고 한다)은 평균 1.5μm 정도의 간격으로 존재하고, [1-100] 방향에 5mm 이상의 길이를 갖고 있다. 또한, 그 발생은 원래 SiC 단결정 기판의 표면은 오프 각도가 있으므로, 표면에는 그것에 대응한 원자 스텝이 있고, 이 원자 스텝은 에피택셜 성장, 혹은 가스 에칭의 과정에서 이동하지만, 스텝 사이에서 이 이동 속도에 변동이 생기면 이것들의 스텝끼리가 서로 합체되어 생기는 것이다. 따라서, 기판 중의 전위에는 관계없이 발생하는 것이다.
따라서, 본 명세서에서는 새롭게 그 존재를 밝힌 스텝 번칭을 종래의 스텝 번칭과 구별하여 「짧은 스텝 번칭」이라고 기재한다.
도 1에 통상적인 AFM(Veeco Instrument 회사 제품 Dimension V)으로 관찰한 SiC 에피택셜 웨이퍼 표면의 10μm□의 AFM상(입체 표시의 표면 사시상)을 도시한다. 도 1 (a)는 종래의 스텝 번칭를 도시하는 AFM상이며, 도 1 (b)는 짧은 스텝 번칭을 도시하는 AFM상이다.
도 1 (b)에 화살표(A)로 나타낸 바와 같은 AFM상이 얻어진 경우, 또는 한 화면의 주사가 아니라 캔틸레버의 여러 번의 왕복 주사로 이러한 AFM상의 일부가 얻어진 경우에는 노이즈라고 판단되거나, 또는 표면의 표준적인 상태를 나타내는 것은 아니라, 가끔 특이한 상태를 갖는 영역을 관찰한 것으로 판단되어 다른 영역으로 이동하여 관찰을 하는 것이 통상이었다. 그 때문에, 짧은 스텝 번칭은 종래에 통상적인 AFM이나 미분간섭 현미경에 있어서도 관찰되었을 것이다라고도 할 수 있지만, 적어도 SiC 에피택셜막 표면의 표준적인 상태를 나타내는 것으로 인식되고 있지 않았던 것이다.
도 2에 본 발명에서 이용한 광범위 관찰형 AFM(기엔스 회사 제품 나노 스케일 하이브리드 현미경 VN-8000)으로 관찰한 SiC 에피택셜막 표면의 200μm□의 AFM상을 도시한다.
도 2 (a)는 종래의 스텝 번칭를 나타내는 AFM상이며, 도 2 (b)는 짧은 스텝 번칭를 나타내는 AFM상이다.
종래의 스텝 번칭에 대해서는 도 2 (a)에 도시한 바와 같이, 통상적인 AFM상과 마찬가지로, 평균 1.5μm 정도의 간격에서 존재하는 것을 관찰할 수 있다. 이것에 대하여, 도 2 (b)에는 2개의 라인(화살표 B, C)이 동일한 간격에서 안정적으로 관찰되고 있는 것을 알 수 있다. 200μm□라는 광범위에서 이와 같이 스텝을 안정적으로 관찰할 수 있는 것은 단순한 노이즈나 특이한 표면 영역을 나타내는 것은 아닌 것, 그리고 종래의 스텝 번칭이란 성질의 다른 스텝 번칭의 존재를 뒷받침 하는 것이다.
짧은 스텝 번칭의 존재를 다른 표면 검사 장치에서도 확인하기 위해서 레이저광을 이용하는 광학식 표면 검사 장치(KLA-Tencor 회사 제품 Candela CS20)로 관찰을 행하였다. 이 광학식 표면 검사 장치는 측정 범위가 수 μm□∼4인치□ 이상의 웨이퍼 전체면이며 광범위 관찰형 AFM보다도 크므로, 짧은 스텝 번칭의 밀도를 측정하는데에도 적합하다.
본 발명에서 이용하는 광학식 표면 검사 장치(KLA-Tencor 회사 제품 Candela CS20과 같은 원리로 표면 검사를 하는 장치)란, 레이저광을 웨이퍼에 대하여 비스듬히 입사하여 웨이퍼 표면으로부터의 산란광의 강도, 및 반사광의 강도와 반사 위치를 검출하는 시스템을 갖는 것을 특징으로 하는 것이다. 웨이퍼의 표면은 스파이럴 스캔된다. 반사 위치는 웨이퍼 표면의 요철을 덧그리듯이 변화하므로, 이 위치 정보로부터 러프네스(표면 거칠기)를 산출할 수 있다. 스텝 번칭에 대응한 주기의 표면 러프네스 정보를 추출하므로, 100μm의 필터를 계산시에 사용하여 웨이퍼 표면의 길이 주기의 굴곡 정보를 제거한다.
단，스텝 번칭은 [1-100] 방향에 병행하므로, 스파이럴 스캔 중에 레이저광과 스캔 방향이 병행이 되어버리는 영역에서는 스텝이 검출되지 않는다. 그 때문에, 러프네스 정보의 산출에는 일반적인 극 좌표에 있어서의 55°∼125°와 235°∼305°의 각각 70°의 범위를 선택한다. 또한, 스파이럴 스캔의 중심은 대부분 레이저광이 움직이지 않는 특이점이 되어버리므로, 그 부근에 있어서의 반사광의 위치 정보는 러프네스를 반영하지 않게 된다. 그 때문에, 중심의 φ10mm의 범위는 산출 영역으로부터 제외했다. 이와 같이 하여 설정되는 계산 범위는 웨이퍼 전체면의 약35%이지만, 스텝 번칭에 대해서 이 범위의 모포로지는 웨이퍼 전체면을 거의 반영하고 있다. 이와 같이 하여 계산된 러프네스는 AFM을 이용하여 측정된 러프네스와 상관이 있는 점으로부터 실제의 표면 모포로지에 의거한 것임을 알 수 있다.
<짧은 스텝 번칭의 발생 기원>
도 3에 광학식 표면 검사 장치로 짧은 스텝 번칭이 관찰된 SiC 에피택셜 웨이퍼의 미분간섭 현미경에 의한 관찰 결과를 나타낸다. 화살표로 도시한 바와 같이, 현저한 섈로우 피트와 그것에 부수된 짧은 스텝 번칭를 확인할 수 있다. 에피택셜층 표면에 있어서의 섈로우 피트의 깊이는 6.3nm이었다.
또한, 도 4에 이 섈로우 피트의 기원을 확인하기 위해서 KOH 에칭을 행한 후의 미분간섭 현미경에 의한 관찰 결과를 나타낸다. 화살표로 그 일부를 도시한 바와 같이, 나선 전위의 존재와 부수되는 짧은 스텝 번칭를 확인할 수 있다. 이것으로부터 짧은 스텝 번칭은 표면에 발생한 섈로우 피트의 단차로 인해 스텝폴로 성장이 저해된 결과, 발생한 것으로 짐작할 수 있다. 이렇게 하여 짧은 스텝 번칭의 발생의 기원이 기판으로부터 물려받은 에피택셜층 중의 나선 전위에 기인한 섈로우 피트인 것을 이해할 수 있다.
이상과 같이, 본 발명자들은 광학식 표면 검사 장치와 광범위 관찰형 AFM이라는 종래와는 다른 표면 검사 장치를 조합하여 SiC 에피택셜막 표면을 관찰·평가 함으로써, 이 짧은 스텝 번칭이 표면의 특이한 상태가 아니라 표준적인 상태로서 존재하는 것을 발견했다. 그리고, 본 발명자들은 예의 연구를 거듭한 결과, 짧은 스텝 번칭의 기원을 명확히 함과 동시에, 그 발생을 억제하여 스텝 번칭 프리의 SiC 에피택셜 웨이퍼를 제조하는 방법에 도달한 것이다.
이 짧은 스텝 번칭의 존재가 품질 변동의 주원인의 하나이었던 것으로 생각된다.
스텝 번칭에 대해서는, 종래의 스텝 번칭과 그 발생 기원이 상이하며，SiC 단결정 기판에 기인하는 짧은 스텝 번칭을 발견하였다. 또한, 종래의 스텝 번칭에 더하여 이 기판 기인의 짧은 스텝 번칭을 저감시키기 위해서 기판의 연마 공정에 있어서 필요한 조건을 발견했다. 그리고, 이러한 조건으로 연마한 SiC 단결정 기판에 가스 에칭을 실시하여 SiC 단결정 기판을 청정화하고, 이 SiC 단결정 기판을 이용하면 탄화규소의 에피택셜 성장에 필요한 양의 탄소 함유 가스 및 규소 함유 가스를 소정의 농도비로 기판 표면에 동시에 공급하여 성막을 행함으로써, 종래의 스텝 번칭 및 짧은 스텝 번칭이 현저하게 저감되는 것을 발견했다. 또한 공급을 동시에 정지하여 가스를 뺄 때까지 기판 온도를 유지하고, 그 후에 강온시킴으로써 스텝 번칭 프리의 SiC 에피택셜 웨이퍼가 얻어지는 것을 발견한 것이다.
본 발명은 이하의 수단을 제공한다.
(1)0.4°∼5°의 오프각으로 경사시킨 4H-SiC 단결정 기판 상에 SiC 에피택셜층을 형성한 SiC 에피택셜 웨이퍼이며, 상기 SiC 에피택셜층의 표면의 삼각 형상의 결함 밀도가 1개/cm2 이하인 것을 특징으로 하는 SiC 에피택셜 웨이퍼.
(2)0.4°∼5°의 오프각으로 경사시킨 4H-SiC 단결정 기판 상에 SiC 에피택셜층을 형성한 SiC 에피택셜 웨이퍼이며, 상기 SiC 에피택셜층 중의 적층 결함의 밀도가 1개/cm2 이하인 것을 특징으로 하는 SiC 에피택셜 웨이퍼.
(3)상기 SiC 에피택셜층의 막 두께 분포가 2% 이하이며, 또한 그 캐리어 농도 분포가 10% 이하임과 동시에, 실온에 있어서 상기 SiC 에피택셜 웨이퍼의 주면이 볼록형으로 휘어지고, 그 볼록의 곡률 반경이 10m 이상 1000m 이하의 범위에 있는 것을 특징으로 하는 전항 (1) 또는 (2) 중 어느 한 항에 기재된 SiC 에피택셜 웨이퍼.
여기서, 「주면」이란 4H-SiC 단결정 기판에 있어서 에피택셜막을 성장시키는 면을 말한다.
또한, 「막 두께 분포」 및 「캐리어 농도 분포」는 웨이퍼 상의 복수 개소의 샘플을 이용하여 {(최대값-최소값)/(최대값+최소값)}×100(%)로부터 구한다.
또한, 볼록의 곡률 반경의 적절한 범위는 4H-SiC 단결정 기판의 사이즈에 의존하지만, 여기에서는 3∼4인치의 것을 상정하고 있다.
(4)0.4°∼5°의 오프각으로 경사시킨 4H-SiC 단결정 기판 상에 SiC 에피택셜층을 형성한 SiC 에피택셜 웨이퍼의 제조 방법이며,
가스 에칭에 의해 표면을 청정화한 상기 기판 상에 탄화규소의 에피택셜 성장에 필요한 양의 탄소와 규소의 원자수비(C/Si)가 0.7∼1.2가 되도록 규소 함유 가스 및 탄소 함유 가스를 공급하여, 1600℃보다 높고 또한 1800℃ 이하의 온도에서 탄화규소막을 에피택셜 성장시키고,
상기 탄화규소막의 에피택셜 성장은, (i)오프각이 0.4°∼2°의 4H-SiC 단결정 기판을 이용할 경우, 탄화규소막을 에피택셜 성장시키는 성장 온도를 1600℃∼1640℃로 할 때에는 성장 속도를 1∼3μm/h로 하여 행하고, 성장 온도를 1640℃∼1700℃로 할 때에는 성장 속도를 3∼4μm/h로 하여 행하고, 성장 온도를 1700℃∼1800℃로 할 때에는 성장 속도를 4∼10μm/h로 하여 행하고, (ii)오프각이 2°∼5°의 4H-SiC 단결정 기판을 이용할 경우, 탄화규소막을 에피택셜 성장시키는 성장 온도를 1600℃∼1640℃로 할 때에는 성장 속도를 2∼4μm/h로 하여 행하고, 성장 온도를 1640℃∼1700℃로 할 때에는 성장 속도를 4∼10μm/h로 하여 행하고, 성장 온도를 1700℃∼1800℃로 할 때에는 성장 속도를 10∼20μm/h로 하여 행하는 것을 특징으로 하는 SiC 에피택셜 웨이퍼의 제조 방법.
「탄화규소의 에피택셜 성장에 필요한 양」이란, 온도를 올린 기판의 표면에서는 기판으로부터의 Si와 C의 이탈(승화)과 흡착(성장)이 동시에 발생하고 있고, 이탈량＞흡착량의 경우에는 가스 에칭, 이탈량＜흡착량의 경우에는 성장이라는 형태가 되지만, 가스 에칭시에 규소 함유 가스 및／또는 탄소 함유 가스를 첨가하는 경우에 이것들 원료 가스의 양은 적으므로, 만약 원료 가스를 첨가하고 있어도 우세한 가스 에칭이 발생할 뿐이므로, 가스 에칭시의 규소 함유 가스 및／또는 탄소 함유 가스의 공급량의 차이를 명확히 하는 의미로 이루어진 표현이다.
(5)실온에 있어서 주면이 볼록형으로 가공되고, 0.4°∼5°의 오프각을 갖는 4H-SiC 단결정 기판을 준비하는 공정과, 가스 에칭에 의해 표면을 청정화한 상기 기판 상에 탄화규소의 에피택셜 성장에 필요한 양의 탄소와 규소의 원자수비(C/Si)가 0.7∼1.2가 되도록 규소 함유 가스 및 탄소 함유 가스를 공급하여, 1600℃보다 높고 또한 1800℃ 이하의 온도에서 탄화규소막을 에피택셜 성장시키는 공정을 구비한 것을 특징으로 하는 SiC 에피택셜 웨이퍼의 제조 방법.
(6)상기 탄화규소막을 에피택셜 성장시키는 공정은, (i)오프각이 0.4°∼2°의 4H-SiC 단결정 기판을 이용할 경우, 탄화규소막을 에피택셜 성장시키는 성장 온도를 1600℃∼1640℃로 할 때에는 성장 속도를 1∼3μm/h로 하여 행하고, 성장 온도를 1640℃∼1700℃로 할 때에는 성장 속도를 3∼4μm/h로 하여 행하고, 성장 온도를 1700℃∼1800℃로 할 때에는 성장 속도를 4∼10μm/h로 하여 행하고, (ii)오프각이 2°∼5°의 4H-SiC 단결정 기판을 이용할 경우, 탄화규소막을 에피택셜 성장시키는 성장 온도를 1600℃∼1640℃로 할 때에는 성장 속도를 2∼4μm/h로 하여 행하고, 성장 온도를 1640℃∼1700℃로 할 때에는 성장 속도를 4∼10μm/h로 하여 행하고, 성장 온도를 1700℃∼1800℃로 할 때에는 성장 속도를 10∼20μm/h로 하여 행하는 것을 특징으로 하는 전항 (5)에 기재된 SiC 에피택셜 웨이퍼의 제조 방법.
(7)상기 볼록의 곡률 반경이 10m 이상 1000m 이하의 범위에 있는 것을 특징으로 하는 전항 (5) 또는 (6) 중 어느 한 항에 기재된 SiC 에피택셜 웨이퍼의 제조 방법.
(8)상기 규소 함유 가스 및 상기 탄소 함유 가스의 공급을 동시에 행하는 것을 특징으로 하는 전항 (4) 내지 (7) 중 어느 한 항에 기재된 SiC 에피택셜 웨이퍼의 제조 방법.
(9)상기 가스 에칭에 의해 표면을 청정화하기 전에 상기 4H-SiC단결정 기판의 표면의 격자 흐트러짐층이 3nm 이하가 될 때까지 연마하는 공정을 구비한 것을 특징으로 하는 전항 (4) 내지 (7) 중 어느 한 항에 기재된 SiC 에피택셜 웨이퍼의 제조 방법.
(10)상기 가스 에칭을 수소분위기 하에서 1400℃∼1800℃의 온도에서 행하는 것을 특징으로 하는 전항 (4) 내지 (7) 중 어느 한 항에 기재된 SiC 에피택셜 웨이퍼의 제조 방법.
(11)상기 가스 에칭에 있어서, 상기 수소분위기에 규소 함유 가스 및／또는 탄소 함유 가스를 첨가하여 행하는 것을 특징으로 하는 전항 (10)에 기재된 SiC 에피택셜 웨이퍼의 제조 방법.
상기의 구성에 따르면, 삼각 결함 및 적층 결함이 저감되어 캐리어 농도 및 막 두께의 균일성이 향상되고, 웨이퍼의 전체면에 스텝 번칭이 없는 스텝 번칭 프리라고 하는 종래에 비해서 매우 고품질의 SiC 에피택셜 웨이퍼 및 그 제조 방법을 제공할 수 있다.
삼각 결함 및 적층 결함이 적고, 면내 균일성 양호로 스텝 번칭이 없는 고품질의 상기 구성의 SiC 에피택셜 웨이퍼를 이용하여 전자 디바이스를 제작함으로써, 전자 디바이스의 특성 안정성이나 특성 향상, 나아가 수율 향상이라는 효과를 얻을 수 있다.
탄화규소막의 에피택셜 성장을 (1)오프각이 0.4°∼2°의 4H-SiC 단결정 기판을 이용할 경우, 탄화규소막을 에피택셜 성장시키는 성장 온도를 1600℃∼1640℃로 할 때에는 성장 속도를 1∼3μm/h로 하여 행하고, 성장 온도를 1640℃∼1700℃로 할 때에는 성장 속도를 3∼4μm/h로 하여 행하고, 성장 온도를 1700℃∼1800℃로 할 때에는 성장 속도를 4∼10μm/h로 하여 행하고, (2)오프각이 2°∼5°의 4H-SiC 단결정 기판을 이용할 경우, 탄화규소막을 에피택셜 성장시키는 성장 온도를 1600℃∼1640℃로 할 때에는 성장 속도를 2∼4μm/h로 하여 행하고, 성장 온도를 1640℃∼1700℃로 할 때에는 성장 속도를 4∼10μm/h로 하여 행하고, 성장 온도를 1700℃∼1800℃로 할 때에는 성장 속도를 10∼20μm/h로 하여 행함으로써 SiC 에피택셜층의 표면의 삼각 형상의 결함 밀도가 1개/cm2 이하이며, SiC 에피택셜 웨이퍼층 중의 적층 결함의 밀도가 1개/cm2 이하인 SiC 에피택셜 웨이퍼를 얻을 수 있다는 효과를 얻을 수 있다.
도 1은 통상적인 AFM으로 SiC 에피택셜 웨이퍼 표면의 스텝 번칭을 측정한 상이며, (a)종래의 스텝 번칭, (b)짧은 스텝 번칭을 도시하는 상이다.
도 2는 광범위 관찰형 AFM으로 SiC 에피택셜 웨이퍼 표면의 스텝 번칭을 측정한 상이며, (a)종래의 스텝 번칭, (b)짧은 스텝 번칭을 도시하는 상이다.
도 3은 짧은 스텝 번칭을 포함하는 SiC 에피택셜 웨이퍼를 미분간섭 현미경으로 측정한 상이다.
도 4는 KOH 에칭 후에 도 3에서 이용한 웨이퍼를 미분간섭 현미경으로 측정한 상이다.
도 5는 광범위 관찰형 AFM으로 4° 오프각의 SiC 에피택셜 웨이퍼의 Si면을 측정한 상이며, (a)본 발명의 SiC 에피택셜 웨이퍼, (b)종래의 SiC 에피택셜 웨이퍼를 도시하는 상이다.
도 6은 레이저광을 이용하는 광학식 표면 검사 장치로 4° 오프각의 SiC 에피택셜 웨이퍼의 Si면을 측정한 상이며, (a)본 발명의 SiC 에피택셜 웨이퍼, (b)종래의 SiC 에피택셜 웨이퍼를 도시하는 상이다.
도 7은 포토 루미네센스 이미징 장치로 4° 오프각의 SiC 에피택셜 웨이퍼의 Si면을 측정한 상이며, (a)본 발명의 SiC 에피택셜 웨이퍼, (b)종래의 SiC 에피택셜 웨이퍼를 도시하는 상이다.
도 8은 레이저광을 이용하는 광학식 표면 검사 장치로 종래의 0.8° 오프각의 SiC 에피택셜 웨이퍼의 C면을 측정한 (a)상이며, (b)결함 맵이다.
도 9는 레이저광을 이용하는 광학식 표면 검사 장치로 본 발명의 0.8° 오프 각의 SiC 에피택셜 웨이퍼의 C면을 관찰한 (a)상이며, (b)결함 맵이다.
도 10은 포토 루미네센스 이미징 장치로 0.8° 오프각의 SiC 에피택셜 웨이퍼의 C면을 측정한 상이며, (a)본 발명의 SiC 에피택셜 웨이퍼, (b)종래의 SiC 에피택셜 웨이퍼를 도시하는 상이다.
도 11은 본 발명의 제조 방법에서 이용하는 성막 장치의 일례를 나타내는 단면 모식도이다.
도 12 (a)는 본 발명에 따른 SiC 단결정 기판 표면의 단면을 투과형 전자현미경으로 측정한 상이며, 도 12 (b)는 도 12 (a)의 확대상이다.
도 13 (a)는 종래의 SiC 단결정 기판 표면의 단면을 투과형 전자현미경으로 측정한 상이며, 도 13 (b)는 도 13 (a)의 확대상이다.
도 14는 비교예 2의 SiC 에피택셜 웨이퍼 표면을 (a)레이저광을 이용하는 광학식 표면 검사 장치로 측정한 상이며, (b)광범위 관찰형 AFM으로 관찰한 상이다.
이하에 본 발명을 적용한 일실시 형태인 SiC 에피택셜 웨이퍼 및 그 제조 방법에 대해서 도면을 이용하여 상세하게 설명한다.
[SiC 에피택셜 웨이퍼]
도 5 및 도 6에 4°의 오프각으로 경사시킨 4H-SiC 단결정 기판의 Si면 상에SiC의 에피택셜층을 성막한 본 발명의 실시 형태인 SiC 에피택셜 웨이퍼를 광범위 관찰형 AFM 및 레이저광을 이용하는 광학식 표면 검사 장치(KLA-Tencor 회사 제품 Candela CS20)로 관찰한 결과를 나타낸다.
도 5 (a)는 본 발명의 SiC 에피택셜 웨이퍼의 표면의 200μm□의 광범위 관찰형 AFM상이다. 또한, 도 5 (b)에 종래의 SiC 에피택셜 웨이퍼 표면의 200μm□의 광범위 관찰형 AFM상을 도시한다.
본 발명의 SiC 에피택셜 웨이퍼의 AFM상에서는 전혀 스텝이 관찰되지 않는다(스텝의 선밀도 0개/mm-1). 이 샘플의 다른 영역에 대해서도 대부분 스텝이 관찰되지 않았다. 따라서, 스텝 번칭 프리가 실현되고 있고, 스텝의 선밀도는 5mm-1 이하인 것을 알 수 있다. 또한, 표면의 제곱 평균 거칠기(Rq)는 0.5nm이며, 최대 고저차 Ry는 0.8nm이었다. 같은 샘플로 랜덤하게 선택한 3영역의 평균의 Rq는 0.41nm이며, 또한 평균의 Ry는 0.82nm이었다. 따라서, 관찰한 표면의 제곱 평균 거칠기(Rq)가 1.0nm 이하이며, 또한 최대 고저차(Ry)가 3.0nm 이하인 것을 알 수 있다.
이에 대하여 종래의 SiC 에피택셜 웨이퍼에서는 선밀도 340개/mm-1로 다수의 스텝이 합체된 스텝 번칭이 관찰되었다. 이 샘플의 다른 3영역의 평균의 스텝 선밀도는 362개/mm-1이었다. 또한, 스텝은 관찰 범위를 넘어 연장되어 있는 것을 알 수 있다.
또한, 표면의 제곱 평균 거칠기(Rq)는 2.4nm이며, 최대 고저차(Ry)는 3.6nm이었다. 같은 샘플로 랜덤하게 선택한 3영역의 평균의 Rq는 3.2nm이며, 또한 평균의 Ry는 4.5nm이었다.
도 6 (a) 및 (b)에 각각 도 5 (a) 및 (b)의 동일 샘플의 1mm□ 범위에 대해서, 레이저광을 이용하는 광학식 표면 검사 장치로 관찰한 상(이하 「칸델라 상」이라고 한다)을 도시한다.
관찰한 표면의 제곱 평균 거칠기(Rq)는 본 발명의 SiC 에피택셜 웨이퍼에서는 0.54nm이었다. 이것에 대하여 종래의 SiC 에피택셜 웨이퍼에서는 1.7nm이며, 본 발명과 종래의 SiC 에피택셜 웨이퍼의 표면 평탄성에 분명한 차이를 갖고 있는 것을 알 수 있다.
도 7 (a)에 4°의 오프각으로 경사시킨 4H-SiC 단결정 기판의 Si면 상에 SiC의 에피택셜층을 성막한 본 발명의 SiC 에피택셜 웨이퍼를 포토 루미네센스 이미징 장치(포튼디자인 회사 제품 PLＩ-100)로 관찰한 PL이미지 상을 도시한다. 또한, 도 7 (b)에 4°의 오프각으로 경사시킨 4H-SiC 단결정 기판의 Si면 상에 종래의 방법으로 SiC의 에피택셜층을 성막한 SiC 에피택셜 웨이퍼를 포토 루미네센스 이미징 장치(포튼디자인 회사 제품 PLＩ-100)로 관찰한 PL이미지 상을 도시한다.
도 7 (a)에서 도시한 본 발명의 SiC 에피택셜 웨이퍼에서는 삼각 형상의 발광·흡수가 관찰되지 않아 적층 결함이 존재하지 않는다. 또한, 웨이퍼 전역에 대해서 측정을 행한 바, 그 적층 결함 밀도는 0개/cm2이었다.
이에 대하여 도 7 (b)에서 도시한 종래의 방법에 의한 SiC 에피택셜 웨이퍼에서는 1개의 삼각 형상의 발광·흡수가 관찰되어 적층 결함이 존재한다. 또한, 웨이퍼 전역에 대해서 측정을 행한 바, 그 적층 결함 밀도는 2.8개/cm2이었다.
도 8 (a) 및 (b)에 0.8°의 오프각으로 경사시킨 4H-SiC 단결정 기판의 C면 상에 종래의 방법으로 SiC의 에피택셜층을 성막한 SiC 에피택셜 웨이퍼를 광학식 표면 검사 장치(KLA-Tencor 회사 제품 Candela CS20)로 관찰한 결과(칸델라 상(a)) 및 칸델라 상에 기초하는 결함 맵(b))를 도시한다.
도 8 (a)에서 도시한 10mm×15mm의 광범위한 칸델라 상에 있어서 3개의 삼각 결함이 관찰된다. 또한, 도 8 (b)에서 도시한 웨이퍼 전체면의 결함 맵에 있어서 삼각 결함 밀도는 3.1개/cm2(삼각 결함을 포함시킨 결함 밀도는 4개/cm2)이며, 웨이퍼 전역에 삼각 결함이 존재하였다.
도 9 (a) 및 (b)에 0.8°의 오프각으로 경사시킨 4H-SiC 단결정 기판의 C면 상에 SiC의 에피택셜층을 성막한 본 발명의 실시 형태인 SiC 에피택셜 웨이퍼를 광학식 표면 검사 장치(KLA-Tencor 회사 제품 Candela CS20)로 관찰한 결과(칸델라 상(a)) 및 칸델라 상에 기초하는 결함 맵(b))를 도시한다.
도 9 (a)에서 도시한 10mm×15mm의 광범위한 칸델라 상에 있어서 삼각 결함은 전혀 관찰되지 않는다. 또한, 도 9 (b)에서 도시한 웨이퍼 전체면의 결함 맵에 있어서 삼각 결함 밀도는 0.4개/cm2(삼각 결함을 포함함 결함 밀도는 1.2개/cm2)이며, 도 8에서 도시한 종래의 SiC 에피택셜 웨이퍼에 비해 현저하게 저감되어 있는 것을 알 수 있다. 특히, 웨이퍼의 주연 영역에 있어서의 저감이 크다. 이는 주면을 볼록형으로 가공된 4H-SiC 단결정 기판을 이용하여 에피택셜 성장시에 있어서 기판의 요면(휘어짐)을 저감시킨 상태에서 에피택셜 성장을 행한 효과에 의한다고 생각된다. 최적의 곡률 반경의 볼록형으로 가공함으로써 중앙부의 결함 밀도도 더욱 저감된다고 생각된다.
도 10 (a)에 도 9에서 도시한 본 발명의 실시 형태인 SiC 에피택셜 웨이퍼에 대해서 포토 루미네센스 이미징 장치(포튼디자인 회사 제품 PLＩ-100)로 관찰한 PL이미지 상을 도시한다. 도 10 (b)는 도 8에서 나타낸 종래의 방법으로 제작한 SiC 에피택셜 웨이퍼의 PL이미지 상이다.
도 10 (a)에서 도시한 본 발명의 SiC 에피택셜 웨이퍼에서는 삼각 형상의 발광·흡수가 관찰되지 않아 적층 결함이 존재하지 않는다. 또한, 웨이퍼 전역에 대해서 측정을 행한 바, 그 적층 결함 밀도는 0.1개/cm2이었다.
이에 대하여 도 10 (b)에서 도시한 종래의 방법에 의한 SiC 에피택셜 웨이퍼에서는 3개의 삼각 형상의 발광·흡수가 관찰되어 적층 결함이 존재한다. 또한, 웨이퍼 전역에 대해서 측정을 행한 바, 그 적층 결함 밀도는 1.8개/cm2이었다.
[SiC 에피택셜막의 성막 장치]
도 11은 본 발명의 SiC 에피택셜 웨이퍼막의 성막 장치의 일례의 개략 도면이다.
이 탄화규소막의 성막 장치(101)는 복수의 웨이퍼 설치부(102b)를 지지하는 플래니터리(102)와 열복사 부재(103)의 사이에 설치된 반응실(104)과, 열복사 부재(103)의 중앙부를 관통하여 반응실(104) 내에 가스를 공급하는 가스 공급부(105)와, 플래니터리(102) 및 열복사 부재(103)를 각각 가열하는 고주파 코일(106, 107)을 구비하고 있다.
공전용 회전축(102a)은 가스 공급부(105)의 바로 아래에 배치되어 있다.
이 구성에 의해, 가스 공급부(105)를 중심축으로 하여 SiC 단결정 웨이퍼를 플래니터리(102)에 의해, 예를 들면 5∼20rpm의 회전 속도로 공전시키는 동시에, SiC 단결정 웨이퍼의 중심을 축으로 하여 SiC단결정 웨이퍼 자체를 웨이퍼 설치부(102b)에 의해, 예를 들면 50∼200rpm의 회전 속도로 자전시키도록 되어 있다.
이와 같이 웨이퍼 설치부(102b)와 플래니터리(102)를 자회전시킴으로써 SiC 웨이퍼의 막 두께나 캐리어 농도, 온도 분포의 면내 균일성을 향상시키는 구성으로 되어 있다.
또한, 고주파 코일(106, 107)을 반응실(104)의 상하에 배치하는 구성에 의해 기판을 고온으로 가열할 수 있다.
웨이퍼 설치부(102b)에는 SiC 웨이퍼의 볼록형으로 형성된 성장면(표면)을 위로 하여 세트한다. 에피택셜막의 성장시에 SiC 웨이퍼를 가열해가면 SiC 웨이퍼의 표면과 이면에서 온도차가 생긴다. 이것은 기판의 표면은 가스 공급부(105)로부터 공급되는 가스에 의해 냉각되기 때문이다. 이 때문에, 에피택셜막 성장시는 표면과 이면의 온도차에 기인한 열팽창 차이로 인해 기판이 휘어져 버리고, 그 결과, 웨이퍼 설치부(102b)로부터 SiC 웨이퍼의 일부가 부유하고, 가한 열이 SiC 웨이퍼 전체에 균일하게 전달되지 않는다.
[SiC 에피택셜 웨이퍼의 제조 방법]
이하에 본 발명을 적용한 일실시 형태인 SiC 에피택셜 웨이퍼의 제조 방법에 대해서 상세하게 설명한다.
<볼록형 가공 공정>
SiC 단결정 기판(웨이퍼)의 제작은 승화법 등의 방법으로 제조된 4H-SiC 잉곳을 슬라이스하는 것부터 시작한다.
슬라이스는 통상적으로 내주 날 또는 와이어 소우에 의해 행해지지만, 최근에는 양산성이 좋은 와이어 소우가 이용되는 것이 일반적이다.
볼록형 가공을 행할 경우에는 이 슬라이스의 단계에서 볼록형 가공을 행한다.
구체적으로는 절단시의 와이어의 휨량을 2mm 이상으로 하고, 와이어 왕복 방향이 이루는 직선을 포함하는 평면을 원주 형상 잉곳의 외주에 대한 수직면이 형성하는 각도를 몇 번 정도 기울임으로써, 잉곳으로부터 잘라내어지는 SiC 단결정 웨이퍼의 적어도 한쪽의 면의 형상을 볼록형으로 가공할 수 있다. 이 때, 각도를 1° 이상 3° 이하로 함으로써 볼록의 곡률 반경이 10m 이상 1000m 이하의 범위가 된다. 또한, 볼록의 방향은 에피택셜면에 사용하는 면이 되도록 그 경사 각도를 바꾼다.
볼록형(만곡, 휘어짐) 가공된 SiC 단결정 기판은 주면에 있어서 연속적이면서 동일하게 볼록형으로 되어 있는 것이 바람직하다. 연속적이면서 동일하게 볼록형이란, 모난 곳이 없고 원활한 상태이며, 부분적으로 오목형으로 되어 있는 부분이 없는 것을 의미한다. 볼록의 곡률 반경은 10m 이상 1000m 이하의 범위인 것이 바람직하다. 10m 이하의 경우에는 에피택셜 성장시의 열팽창에 의해 실온시의 주면의 요면을 충분히 저감시킬 수 없고, 또한 1000m 이상의 경우에는 볼록형(만곡) 가공의 효과가 충분하지는 않기 때문이다.
볼록형(만곡, 휘어짐)의 크기를 계측하여 정량화하는 방법은 몇 가지가 있다. 예를 들면 볼록형(만곡, 휘어짐)의 곡률 반경은 웨이퍼 평면도 측정 해석 장치(예를 들면, SOL 주식회사 제품 UltraSort)로 측정한 휘어짐으로부터 결정할 수 있다. 휘어짐은 계측 방법으로서는 웨이퍼를 척하지 않는 프리한 상태에서 초평면을 기준면으로서, 그 면으로부터 상하 방향의 어긋남의 최대값의 합계로 정의되는 것이다. 웨이퍼의 휘어짐의 정량화의 경우에 일반적으로 이용되는 지표의 하나이다. 웨이퍼 형상이 동일하게 위로 볼록 등의 단순한 형상의 경우에는 휘어짐의 계측값이 일반적인 정의에서의 휘어짐의 값에 일치한다.
또한，SiC 단결정 기판은 주면이 만곡되어 있는 것, 또는 SiC 단결정 기판 자체가 주면을 향하여 볼록형으로 휘어져 있는 것 중 어느 한쪽을 만족하는 것을 이용하면 되지만, 주면이 만곡하면서 SiC 단결정 기판 자체가 볼록형에 휘어져 있는 것을 형성해도 된다.
<연마 공정>
연마 공정에서는, 슬라이스 공정에 있어서 웨이퍼 표면에 잔류한 4H-SiC 단결정 기판에 대해서 그 표면의 격자 흐트러짐층이 3nm 이하가 될 때까지 연마한다.
「격자 흐트러짐층」이란 상술한 바와 같이 TEM의 격자상(격자를 확인할 수 있는 상)에 있어서 SiC 단결정의 원자층(격자)에 대응하는 줄무늬 형상 구조 또는 그 줄무늬의 일부가 명료해져 있지 않은 층을 말한다.
우선, 「격자 흐트러짐층」의 존재 및 특징을 설명하기 위해서 도 12 및 도 13에 연마 공정 후의 SiC 단결정 기판의 표면 근방의 투과형 전자현미경(TEM)상을 도시한다.
도 12 (a), (b)는 본 발명의 SiC 단결정 기판의 예를 나타내는 TEM상이다.
도 12 (a)에서 도시한 TEM상에 있어서 표면의 평탄성의 흐트러짐은 관찰할 수 없다. 또한, 그 확대상인 격자상(도 12 (b))에 있어서 최상층의 원자층(격자)에만 흐트러짐이 관찰되고, 그 밑의 원자층(격자)으로부터는 명료한 줄무늬 형상 구조를 관찰할 수 있다. 화살표로 사이에 끼워진 층이 「격자 흐트러짐층」이다.
이 TEM상으로부터 표면의 「격자 흐트러짐층」이 3nm 이하인 것을 확인할 수 있다.
도 13 (a), (b)는 3nm 이상의 격자 흐트러짐층이 표면에 존재하는 SiC 단결정 기판의 예를 나타내는 TEM상이다.
도 13 (a)에서 도시한 TEM상에 있어서 분명한 표면 평탄성의 흐트러짐이 관찰된다. 또한 도 13 (a)에서 평탄하게 보이는 부분에서도, 그 확대상인 격자상(도 13 (b))에 있어서 표면으로부터 6nm 이상에 걸쳐 줄무늬 형상 구조의 흐트러짐을 관찰할 수 있다.
이 TEM상에 있어서 7nm 정도의 「격자 흐트러짐층」(상 중의 우측의 화살표로 사이에 끼워진 층)을 관찰할 수 있어, 이 샘플에서는 표면의 「격자 흐트러짐층」이 3nm 이하를 달성할 수 없음을 알 수 있다.
이하에 본 공정의 실시 형태에 대해서 설명한다.
연마 공정은 통상 랩이라 불리는 거친 연마, 폴리시라 불리는 정밀 연마, 또한 초정밀연마인 화학적 기계 연마(이하, CMP라고 한다) 등 복수의 연마 공정이 포함된다.
연마 공정은 습식으로 행해지는 것이 많다. 이 공정에서 공통된 점은 연마포를 붙인 회전하는 정반에 연마 슬러리를 공급하면서 탄화규소 기판을 접착한 연마 헤드를 눌러서 행해지는 것이다. 본 발명에서 이용하는 연마 슬러리는 기본적으로는 그것들의 형태로 이용되지만, 연마 슬러리를 이용하는 습식 연마라면 형태는 불문하다.
연마 입자로서 이용되는 입자는 이 pH 영역에 있어서 용해되지 않고 분산되는 입자이면 된다. 본 발명에 있어서는 연마액의 pH가 2 미만인 것이 바람직하고, 이 경우, 연마 입자로서는 다이아몬드, 탄화규소, 산화 알루미늄, 산화 티타늄, 산화 규소 등을 사용할 수 있다. 본 발명에 있어서 연마 입자로서 이용되는 것은 평균 직경 1∼400nm, 바람직하게는 10∼200nm, 더 바람직하게는 10∼150nm의 연마 입자이다. 양호한 최종 처리면을 얻기 위해서는 입자경이 작은 것이 염가로 시판되고 있는 점에서 실리카가 적합하다. 더 바람직하게는 콜로이덜 실리카이다. 콜로이덜 실리카 등의 연마제의 입경은 가공 속도, 면 거칠기 등의 가공 특성에 따라 적절히 선택할 수 있다. 보다 높은 연마 속도를 요구할 경우에는 입자경이 큰 연마재를 사용할 수 있다. 면 거칠기가 작은, 즉 고도로 평활한 면을 필요로 할 때에는 작은 입자경의 연마재를 사용할 수 있다. 평균 입자경이 400nm을 초과하는 것은 고가인 것에 비해 연마 속도가 높지 않아 비경제적이다. 입자경이 1nm 미만과 같은 극단적으로 작은 것은 연마 속도가 현저하게 저하한다.
연마재 입자의 첨가량으로서는 1질량％∼30질량％, 바람직하게는 1.5질량％∼15질량％이다. 30질량％를 초과하면 연마재 입자의 건조 속도가 빨라지고, 스크래치의 원인이 될 우려가 높아져, 또한 비경제적이다. 또한, 연마재 입자가 1질량％ 미만에서는 가공 속도가 지나치게 낮아지므로 바람직하지 못하다.
본 발명에 있어서의 연마 슬러리는 수계 연마 슬러리이다. 20℃에 있어서의 pH는 2.0 미만, 바람직하게는 1.5 미만, 더 바람직하게는 1.2 미만이다. pH가 2.0 이상의 영역에서는 충분한 연마 속도를 얻을 수 없다. 한편, 슬러리를 pH2 미만으로 함으로써, 통상적인 실내 환경 하에 있어서도 탄화규소에 대한 화학적 반응성이 현저하게 증가하여 초정밀 연마가 가능해진다. 탄화규소는 연마 슬러리 중에 있는 산화물 입자의 기계적 작용에 의해 직접 제거되는 것은 아니라, 연마액이 탄화규소 단결정 표면을 산화 규소에 화학 반응시켜, 그 산화 규소를 연마 입자가 기계 작용적으로 제거해간다는 기구라고 생각된다. 따라서 연마액 조성을 탄화규소가 반응하기 쉬울 것 같은 액성으로 하는 것, 즉 pH를 2 미만으로 하는 것과, 연마 입자로서 적절한 경도를 갖는 산화물 입자를 선정하는 것은 스크래치상이나 가공 변질층이 없는 평활한 면을 얻기 위해서 매우 중요하다.
연마 슬러리는 적어도 1종류 이상의 산, 바람직하게는 2종류 이상의 산을 이용하여 pH를 2 미만이 되도록 조정한다. 산으로서는 무기산이 바람직하며, 무기산으로서는 염산, 질산, 인산, 황산이 바람직하다. 복수의 산을 이용하는 것이 유효하다는 것의 원인은 불분명하지만 실험에서 확인되고 있고, 복수의 산이 서로 작용하여 효과를 높이고 있을 가능성이 있다. 산의 첨가량으로서는, 예를 들면 황산 0.5∼5질량％, 인산 0.5∼5질량％, 질산 0.5∼5질량％, 염산 0.5∼5질량％의 범위에서 적절히 종류와 양을 선정하여 pH가 2 미만이 되도록 하면 된다.
무기산이 유효한 것은 유기산에 비해 강산이며, 소정의 강산성 연마액으로 조정하기에는 극히 적절하기 때문이다. 유기산을 사용한 것에서는 강산성 연마액의 조정에 곤란이 수반된다.
탄화규소의 연마는 강산성 연마액에 의해 탄화규소의 표면에 생성된 산화막 에 대한 반응성에 의해 산화층을 산화물 입자로 제거함으로써 행해진다. 이 표면산화를 가속하기 위해서 연마 슬러리에 산화제를 첨가하면 더욱 우수한 효과를 인정할 수 있다. 산화제로서는 과산화수소, 과염소산, 중크롬산 칼륨, 과황산 암모늄 설페이트 등를 들 수 있다. 예를 들면, 과산화수소수이면 0.5∼5질량％, 바람직하게는 1.5∼4질량％ 가함으로써 연마 속도가 향상되지만, 산화제는 과산화수소수에 한정되는 것은 아니다.
연마 슬러리에서는 연마재의 겔화를 억제하기 위해서 겔화 방지제를 첨가할 수 있다. 겔화 방지제의 종류로서는 1-히드록시 에틸리덴-1, 1-디포스폰산, 아미노 토리에틸렌 포스폰산 등의 인산 에스테르계의 킬레이트제가 적절히 이용된다. 겔화 방지제는 0.01∼6질량％의 범위, 바람직하게는 0.05∼2질량％로 첨가하는 것이 좋다.
본 발명의 연마 공정에 있어서 표면의 격자 흐트러짐층을 3nm 이하로 하기 위해서는, CMP 전의 기계 연마에 있어서 가공 압력을 350g/cm2 이하로 하고, 직경 5μm 이하의 연마 입자를 이용함으로써, 데미지층을 50nm으로 억제해 두는 것이 바람직하다. 또한 CMP에 있어서는 연마 슬러리로서 평균 입자경이 10nm∼150nm의 연마재 입자 및 무기산을 포함하여 20℃에 있어서의 pH가 2 미만인 것이 바람직하고, 연마재 입자가 실리카이며, 1질량％부터 30질량％ 포함하는 것이 보다 바람직하고, 무기산이 염산, 질산, 인산, 황산 중 적어도 1종류인 것이 보다 바람직하다.
<청정화(가스 에칭) 공정>
청정화 공정에서는 수소 분위기 하에서 상기 연마 및 볼록형 가공 후의 기판을 1400℃∼1800℃로 하여 그 표면을 청정화(가스 에칭) 한다.
이하에 본 공정의 실시 형태에 대해서 설명한다.
가스 에칭은 SiC 단결정 기판을 1400℃∼1800℃로 유지하고, 수소 가스의 유량을 40∼120slm, 압력을 100∼250mbar로서 5∼30분간 행한다.
연마 후의 SiC 단결정 기판을 세정한 후, 기판을 에피택셜 성장 장치, 예를 들면 양산형의 복수매 플래니터리형 CVD 장치 내에 세트한다. 장치 내에 수소 가스를 도입한 후, 압력을 100∼250mbar로 조정한다. 그 후, 장치의 온도를 올려 기판 온도를 1400℃∼1600℃, 바람직하게는 1480℃ 이상으로 하여 1∼30분간, 수소 가스로 기판 표면의 가스 에칭을 행한다. 이러한 조건으로 수소 가스에 의한 가스 에칭을 행한 경우, 에칭량은 0.05∼0.4μm 정도가 된다.
기판 표면은 연마 공정으로 인해 손상을 받고 있고, TEM에 있어서 「격자 흐트러짐층」으로서 검출할 수 있는 손상뿐만 아니라, TEM에 의해 검출할 수 없는 격자의 왜곡 등이 더욱 깊게까지 존재하고 있다고 생각된다. 가스 에칭은 이와 같이 손상을 받은 층(이하 「데미지층」이라고도 한다)을 제거하는 것을 목적으로 하고 있다. 가스 에칭이 충분하지는 않은 경우, 손상층이 잔류하면 에피택셜 성장층 중에 이종 폴리 타입이나 전위, 적층 결함 등이 도입되어 버린다. 또한, 에칭을 지나치게 실시하면 기판 표면에서 표면 재구성이 생겨, 에피택셜 성장 개시 전에 스텝 번칭을 발생시켜 버린다. 그 때문에, 손상층과 가스 에칭량을 최적화하는 것이 중요하다. 본 발명자들은 예의 연구한 결과, 스텝 번칭 프리의 SiC 에피택셜 웨이퍼의 제조에 있어서의 충분 조건으로서 기판 표면의 격자 흐트러짐층을 3nm 이하까지 얇게 했을 때의 데미지층과 상술한 가스 에칭 조건의 조합을 발견한 것이다.
청정화(가스 에칭) 공정 후의 기판의 표면에 대해서, 광학식 표면 검사 장치를 이용하여 웨이퍼 전체면의 35% 이상의 영역을 해석한 에피택셜층 최표면의 제곱 평균 거칠기(Rq)가 1.3nm 이하인 것을 확인할 수 있다. 또한, 원자간 힘 현미경을 이용하여 측정한 경우, 10μm□에서는 1.0nm이하이고, 또한 200μm□에서는 1.0nm이하이며, 또한 200μm□에 관찰되는 길이 100∼500μm의 스텝 번칭(짧은 스텝 번칭)에 있어서의 최대 고저차(Ry)가 3.0nm 이하인 것을 확인할 수 있다. 또한, 이 스텝의 선밀도가 5mm-1 이하인 것을 확인할 수 있다.
이 후의 성막 공정 및 강온 공정에 있어서 이 기판 표면의 평탄성을 유지하는 것이 중요해진다.
수소 가스에 SiH4 가스 및／또는 C3H8 가스를 첨가할 수도 있다. 나선 전위에 기인한 섈로우 피트에 짧은 스텝 번칭이 부수되어 발생는 경우가 있다. 리액터 내의 환경을 Si 리치로 하기 위해서, 0.009mol％ 미만의 농도의 SiH4 가스를 수소 가스에 첨가해서 가스 에칭을 행함으로써 섈로우 피트의 깊이를 얕게 할 수 있고，섈로우 피트에 부수되는 짧은 스텝 번칭의 발생을 억제할 수 있다.
SiH4 가스 및／또는 C3H8 가스를 첨가한 경우에는 성막(에피택셜 성장) 공정 전에 일단 배기를 행하여 수소 가스 분위기로 하는 것이 바람직하다.
<성막(에피택셜 성장) 공정>
성막(에피택셜 성장) 공정에서는 (에피택셜막의 성장 온도가 청정화(가스 에칭) 온도보다도 높은 경우에서는 승온 후에) 상기 청정화 후의 기판의 표면에 탄화규소의 에피택셜 성장에 필요한 양의 SiH4 가스와 C3H8 가스를 농도비(C/Si)가 0.7∼1.2로 동시에 공급하여 탄화규소를 에피택셜 성장시킨다.
또한, 상술한 바와 같이 「동시에 공급」이란, 완전하게 동일 시각인 것까지는 요하지 않지만, 몇초 이내의 차이로 공급하는 것을 의미한다. 후술하는 실시예에서 나타낸 아이크스트론 회사 제품 Hot Wall　SiC　CVD(VP2400HW)를 이용한 경우, SiH4 가스와 C3H8 가스의 공급 시간차가 5초 이내이면 스텝 번칭 프리의 SiC 에피택셜 웨이퍼를 제조할 수 있었다.
SiH4 가스 및 C3H8 가스의 각 유량, 압력, 기판 온도, 성장 온도는 각각 15∼150sccm, 3.5∼60sccm, 80∼250mbar, 1600℃보다 높고 1800℃ 이하, 성장 속도는 매시 1∼20μm의 범위 내에서 오프각, 막 두께, 캐리어 농도의 균일성, 성장 속도를 제어하면서 결정한다. 성막 개시와 동시에 도핑 가스로서 질소 가스를 도입함으로써 에피택셜층 중의 캐리어 농도를 제어할 수 있다.
성장중의 스텝 번칭를 억제하는 방법으로서 성장 표면에 있어서의 Si원자의 마이그레이션을 늘리기 위해서 공급하는 원료 가스의 농도비(C/Si)를 낮게 하는 것이 알려져 있지만, 본 발명에서는 C/Si는 0.7∼1.2이다. 또한, 성장시키는 에피택셜층은 통상적으로 막 두께에 대해서는 5∼20μm 정도이며, 캐리어 농도에 대해서는 2∼15×1015cm-3 정도이다.
성장 온도 및 성장 속도는 SiC 단결정 기판의 오프각에 따라서 (1)오프각이 0.4°∼2°의 4H-SiC 단결정 기판을 이용할 경우, 탄화규소막을 에피택셜 성장시키는 성장 온도를 1600℃∼1640℃로 할 때에는 성장 속도를 1∼3μm/h로 하여 행하고, 성장 온도를 1640℃∼1700℃로 할 때에는 성장 속도를 3∼4μm/h로 하여 행하고, 성장 온도를 1700℃∼1800℃로 할 때에는 성장 속도를 4∼10μm/h로 하여 행하고, (2)오프각이 2°∼5°의 4H-SiC 단결정 기판을 이용할 경우, 탄화규소막을 에피택셜 성장시키는 성장 온도를 1600℃∼1640℃로 할 때에는 성장 속도를 2∼4μm/h로 하여 행하고, 성장 온도를 1640℃∼1700℃로 할 때에는 성장 속도를 4∼10μm/h로 하여 행하고, 성장 온도를 1700℃∼1800℃로 할 때에는 성장 속도를 10∼20μm/h로 하여 행한다.
<강온 공정>
강온 공정에서는 SiH4 가스와 C3H8 가스의 공급을 동시에 정지하여, SiH4 가스와 C3H8 가스를 배기할 때까지 기판 온도를 유지하고, 그 후 강온시킨다.
성막 후, SiH4 가스와 C3H8 가스의 공급, 및 도핑 가스로서 도입 질소 가스를 멈추어 강온시킨다. 이때에도 SiC 에피택셜막 표면에서는 가스 에칭이 생겨 표면의 모폴로지를 악화시킬 수 있다. 이 표면 모폴로지의 악화를 억제하기 위해서 SiH4 가스 및 C3H8 가스의 공급을 정지하는 타이밍과, 강온의 타이밍가 중요하다. SiH4 가스와 C3H8 가스의 공급을 동시에 정지한 후, 공급한 이들의 가스가 기판 표면으로부터 없어질 때까지 성장 온도를 유지하고, 그 후 평균 매분 50℃ 정도의 속도로 실온까지 강온함으로써 모폴로지의 악화가 억제되는 것을 알 수 있었다.
[실시예]
이하, 실시예에 의해 본 발명을 보다 상세하게 설명하지만, 본 발명은 이것들의 실시예에 한정되는 것은 아니다.
본 실시예에서는 규소 함유 가스로서 SiH4 가스 및 탄소 함유 가스로서 C3H8 가스, 도핑 가스로서 N2 가스, 캐리어 가스 및 에칭 가스로서 H2 가스를 사용하고, 양산형의 복수매 플래니터리(자공전)형 CVD 장치인 아이크스토론 회사 제품 Hot Wall　SiC　CVD(VP2400HW)에 의해 4H-SiC 단결정의 (0001)면에 대하여 <11-20>축 방향으로 미경사시킨 Si면 또는 C면에 SiC 에피택셜막을 성장시켰다.
[오프각 4°의 4H-SiC 단결정 기판의 Si면]
(실시예 1)
4°의 오프각으로 경사시킨 4H-SiC 단결정 기판의 Si면 상에 SiC의 에피택셜층을 성막한 것이다.
본 실시예에서는 4H-SiC 단결정 기판에 대해서는 볼록형 가공을 실시하지 않는다.
연마 공정에 있어서 CMP 전의 기계 연마는 직경 5μm 이하의 연마 입자를 이용하여 가공 압력을 350g/cm2로 행하였다. 또한，CMP는 연마재 입자로서 평균 입자경이 10∼150nm의 실리카 입자를 이용하고, 무기산으로서 황산을 포함하여, 20℃에 있어서의 pH가 1.9의 연마 슬러리를 이용하여 30분간 행하였다. 이에 의해, 표면의 격자 흐트러짐층을 3nm 이하로 했다.
연마 후의 기판을 RCA 세정 후, 성장 장치 내에 도입했다. 또한, RCA 세정이란 Si웨이퍼에 대하여 일반적으로 이용되고 있는 습식 세정 방법이며, 황산·암모니아·염산과 과산화수소수를 혼합한 용액 및 불화수소산 수용액을 이용하여 기판 표면의 유기물이나 중금속, 파티클을 제거할 수 있다.
청정화(가스 에칭)공정은 수소 가스의 유량 100slm, 리액터내 압력을 200mbar, 기판 온도를 1500℃에서 20분간 행하였다.
SiC 에피택셜 성장 공정에서는 기판 온도를 1650℃로 하여 SiH4 가스 및 C3H8 가스가 기판 주면에 동시에 공급되도록 C3H8 가스 24sccm 및 SiH4 가스 8sccm을 동시에 공급 개시해 갔다. C/Si는 1.0을 선택했다. 리액터내 압력을 200mbar로 하고, 성장 속도 5μm/h로 2시간 성장 공정을 실시하여 두께 10μm의 SiC 에피택셜층을 성막했다.
이렇게 하여 제작된 SiC 에피택셜 웨이퍼에 대해서 광범위 관찰형 AFM(키엔스회사 제품 나노 스케일 하이브리드 현미경 VN-8000), 광학식 표면 검사 장치(KLA-Tencor 회사 제품 Candela CS20), 및 포토 루미네센스 이미징 장치(포튼디자인 회사 제품 PLＩ-100)로 측정한 결과는 각각 도 5 (a), 도 6 (a), 및 도 7 (a)에 도시한 바와 같다.
광학식 표면 검사 장치로 측정한 Rq는 1.2nm이고, 광범위 관찰형 AFM으로 측정한 Rq는 0.4nm, 최대 고저차(Ry)는 0.6nm이며, 스텝 번칭은 관찰되지 않았다.
또한，SiC 에피택셜 웨이퍼의 에피택셜막의 표면의 삼각 결함의 밀도는 0.6개/cm2이며, SiC 에피택셜 웨이퍼의 에피택셜막의 막 내의 적층 결함의 밀도는 0개/cm2이었다.
(비교예 1）　
SiC 에피택셜 웨이퍼의 제작 조건은 기판 성장 온도를 1600℃로 한 점을 제외하고 실시예 1과 같다.
이렇게 하여 제작된 SiC 에피택셜 웨이퍼에 대해서 광학식 표면 검사 장치(KLA-Tencor 회사 제품 Candela CS20) 및 포토 루미네센스 이미징 장치(포튼디자인 회사 제품 PLI-100)으로 측정한 결과, SiC 에피택셜 웨이퍼의 표면의 삼각 결함의 밀도는 2.4개/cm2이며, 웨이퍼 전역에 삼각 결함이 존재하고 있었다. 또한 SiC 에피택셜 웨이퍼의 막 내의 적층 결함 밀도는 2.8개/cm2이며, 본 발명의 실시예 1에 비해 꽤 크다.
이 비교로부터, 종래의 성장 온도의 상한(1600℃)보다도 높은 온도로 결함 밀도를 저감시키는 성장 온도가 존재하는 것을 알 수 있었다.
[오프각 1.2°의 4H-SiC 단결정 기판의 Si면]
(실시예 2)
성장 속도 4μm/h로 2.5시간 성장 공정을 실시한 이외에는 실시예 1과 같은 제작 조건으로 SiC 에피택셜 웨이퍼를 제작했다.
제작한 SiC 에피택셜 웨이퍼에 대해서 광학식 표면 검사 장치(KLA-Tencor 회사 제품 Candela CS20), 포토 루미네센스 이미징 장치(포튼디자인 회사 제품 PLI-100), 및 광범위 관찰형 AFM(키엔스 회사 제품 나노 스케일 하이브리드 현미경 VN-8000)으로 측정·평가했다.
삼각 결함 밀도는 0.4개/cm2이며, 적층 결함 밀도는 0.1개/cm2이었다. 또한，스텝 번칭은 관찰되지 않았다.
모두 1개/cm2 이하이며, 실시예 1보다 더욱 낮은 오프각 1.2°의 4H-SiC 단결정 기판에 대해서도 결함 밀도가 낮은 극히 고품질의 에피택셜막이 형성되어 있었다.
[오프각 0.8°의 4H-SiC 단결정 기판의 C면]
(실시예 3)
멀티 와이어 소우를 이용하여 Si면을 볼록의 곡률 반경이 50m가 되도록 볼록형으로 슬라이스 가공하고, 성장 속도 4μm/h로 2.5시간 성장 공정을 실시한 이외에는 실시예 1과 같은 제작 조건으로 SiC 에피택셜 웨이퍼를 제작했다.
제작된 SiC 에피택셜 웨이퍼에 대해서 광학식 표면 검사 장치(KLA-Tencor 회사 제품 Candela CS20), 및 포토 루미네센스 이미징 장치(포튼디자인 회사 제품 PLI-100)로 측정한 결과는 각각 도 9에 나타낸 바와 같다. 삼각 결함 밀도는 0.4개/cm2이며, 적층 결함 밀도는 0.2개/cm2이었다. 모두 1개/cm2 이하이며, 낮은 오프각의 4H-SiC 단결정 기판의 Si면에 대해서도 결함 밀도가 낮은 극히 고품질의 에피택셜막이 형성되었다.
또한, 광학식 표면 검사 장치(KLA-Tencor 회사 제품 Candela CS20) 및 광범위 관찰형 AFM(키엔스 회사 제품 나노 스케일 하이브리드 현미경 VN-8000)의 측정에 있어서 스텝 번칭은 관찰되지 않았다.
막 두께 균일성에 대해서는 수은 프로브 농도 분석기(Hg-CV)(SSSM 회사 제품 495CV SYSTEM)을 이용하고, 캐리어 농도 균일성에 대해서는 고속 플리에 변환 적외선 흡수 분석 장치(FT-IR)(나노메트릭스 회사 제품 QS1200)를 이용하여 측정했다.
막 두께 균일성은 2%이고, 캐리어 농도 균일성은 8%이며, 면 내의 균일성이 양호한 SiC 에피택셜층이 형성되어 있었다. 「막 두께 분포」 및 「캐리어 농도 분포」는 웨이퍼 상의 8군데의 샘플을 이용하여 {(최대값-최소값)/(최대값+최소값)}×100(%)로부터 구한 것이다. 볼록형 가공을 행하지 않은 경우에는 막 두께 균일성은 5∼10% 정도이고, 캐리어 농도 균일성은 15∼20% 정도이므로, 볼록형 가공을 행함으로써 막 두께 및 캐리어 농도의 균일성이 향상되었다.
(비교예 2）　
SiC 에피택셜 웨이퍼의 제작 조건은 기판 성장 온도를 1600℃로 한 점을 제외하고 실시예 3과 같다.
이렇게 하여 제작된 SiC 에피택셜 웨이퍼에 대해서 광학식 표면 검사 장치(KLA-Tencor 회사 제품 Candela CS20) 및 포토 루미네센스 이미징 장치(포튼디자인 회사 제품 PLI-100)로 측정한 결과는 도 8 및 도 10 (a)에 도시한 바와 같다. SiC 에피택셜 웨이퍼의 표면의 삼각 결함의 밀도는 4개/cm2이며, 웨이퍼 전역에 삼각 결함이 존재하고 있었다. 또한 SiC 에피택셜 웨이퍼의 막 내의 적층 결함 밀도는 1.8개/cm2이며, 본 발명의 실시예 3에 비해 꽤 크다.
이 비교로부터 종래의 성장 온도의 상한(1600℃)보다도 높은 온도에 결함 밀도를 저감시키는 성장 온도가 존재하는 것을 알 수 있었다.
[스텝 번칭 저감의 효과]
다음으로, 탄소와 규소의 원자수비(C/Si), 및 규소 함유 가스 및 탄소 함유 가스의 동시 공급에 대해서 스텝 번칭 저감에 부여하는 효과를 조사한 결과를 나타낸다.
또한, 상기 2개의 요건이 부여하는 효과를 확인하는 것을 목적으로 하고 있으므로，이하에서 나타내는 SiC 에피택셜 웨이퍼(샘플)에 대해서는 에피택셜 성장의 성장 온도는 1600℃ 이하이며, 볼록형 가공도 실시하지 않고 있다.
본 실시예에서는 규소 함유 가스로서 SiH4 가스 및 탄소 함유 가스로서 C3H8 가스, 도핑 가스로서 N2 가스, 캐리어 가스 및 에칭 가스로서 H2 가스 혹은 HCl 가스를 사용하고, 아이크스트론 회사 제품 Hot Wall　SiC　CVD(VP2400HW)로 4H-SiC 단결정의 (0001)면에 대하여 <11-20>축 방향에 4° 기울인 Si면에 SiC 에피택셜막을 성장시켰다. 얻어진 에피택셜 웨이퍼 표면의 러프네스에 대해서 광학식 표면 검사 장치(KLA-Tencor 회사 제품 Candela CS20)와 통상적인 AFM(Veeco Instrument 회사 제품 Dimension V) 및 광범위 관찰형 AFM(키엔스 회사 제품 나노 스케일 하이브리드 현미경 VN-8000)을 이용하여 조사했다.
(샘플 1)
연마 공정 및 그 후의 세정에 대해서는 실시예 1과 같은 조건으로 행하였다.
청정화(가스 에칭)공정은 수소 가스의 유량 90slm, 리액터내 압력을 200mbar, 기판 온도를 1550℃에서 10분간 행하였다.
SiC 에피택셜 성장 공정은 SiH4 가스 및 C3H8 가스의 유량을 48sccm, 17.6sccm으로 기판면에 동시에 공급되도록 C3H8 가스를 공급한 후, 3초 후, SiH4 가스를 공급했다. C/Si는 1.1을 선택했다. 리액터내 압력을 200mbar, 기판 온도를 1550℃로 하여, 성장 속도 5μm/h로 2시간 성장 공정을 실시하여 두께 10μm의 SiC 에피택셜층을 성막했다.
이렇게 해서 제작된 SiC 에피택셜 웨이퍼에 대해서 광범위 관찰형 AFM 및 광학식 표면 검사 장치로 측정한 결과는 각각 광학식 표면 검사 장치로 측정한 Rq는 1.2nm이고, 광범위 관찰형 AFM으로 측정한 Rq는 0.4nm이고, 최대 고저차 Ry는 0.7nm이며, 스텝 번칭은 관찰되지 않았다.
(샘플 2)
샘플 1과 가스 에칭의 조건을 제외하고 같은 조건으로 SiC 에피택셜 웨이퍼를 제조했다. 가스 에칭 공정에 있어서 수소 가스에 0.008mol％의 농도의 SiH4 가스를 첨가해간 점이 샘플 1과 상이하다.
이렇게 하여 제작된 SiC 에피택셜 웨이퍼에 대해서 광학식 표면 검사 장치 및 광범위 관찰형 AFM으로 측정했다. 샘플 1과 마찬가지의 이미지가 관찰되고, 광학식 표면 검사 장치로 측정한 Rq는 1.1nm이며, 광범위 관찰형 AFM으로 측정한 Rq는 0.4nm, 최대 고저차 Ry는 0.7nm이었다.
(샘플 1 및 2와의 비교예 1）　
SiC 에피택셜 성장 공정에 있어서 SiH4 가스와 C3H8 가스를 농도비(C/Si)를 1.9로 하여 도입한 것, 및 C3H8 가스를 도입해서 30초 후에 SiH4 가스를 도입한 것을 제외하고, 샘플 1과 같은 조건으로 SiC 에피택셜 웨이퍼를 제작했다.
제작된 SiC 에피택셜 웨이퍼의 광학식 표면 검사 장치, 광범위 관찰형 AFM으로 측정한 상은 각각 도 6 (b), 도 5 (b)에 도시한 바와 같다.
칸델라상 및 AFM상에 있어서 웨이퍼 표면 전체에 종래의 스텝 번칭이 관찰 되었다. 광학식 표면 검사 장치로 측정한 제곱 평균 거칠기(Rq)는 1.7nm이고, 광범위 관찰형 AFM으로 측정한 제곱 평균 거칠기(Rq)는 2.4nm이며, 최대 고저차(Ry)는 3.6nm이었다.
(샘플 1 및 2의 비교예 2）　
SiC 에피택셜 성장 공정에 있어서 C3H8 가스를 도입하여 30초 후에 SiH4 가스를 도입한 것을 제외하고, 샘플 1과 같은 조건으로 SiC 에피택셜 웨이퍼를 제작했다. 따라서, 샘플 1 및 2의 비교예 1의 비교에서는 SiH4 가스와 C3H8 가스를 농도비(C/Si)를 1.1로서 도입한 점이 상이하다.
도 14 (a), (b)에 제작된 SiC 에피택셜 웨이퍼에 대해서 칸델라상, 광범위 관찰형 AFM상을 도시한다.
광학식 표면 검사 장치로 측정한 제곱 평균 거칠기(Rq)는 1.4nm이고, 광범위 관찰형 AFM으로 측정한 제곱 평균 거칠기(Rq)는 1.4nm이며, 최대 고저차(Ry)는 2.8nm이었다. 스텝의 선밀도는 10개/mm-1이었다.
칸델라상 및 AFM상에 있어서도 종래의 스텝 번칭은 관찰되지 않았다. 이 결과는 SiH4 가스와 C3H8 가스에 의한 농도비(C/Si)가 종래의 스텝 번칭의 발생을 억제하는 데에 중요하다는 것을 나타내고 있으며, 농도비(C/Si)를 0.7∼1.2의 범위로 함으로써 종래의 스텝 번칭의 발생을 억제할 수 있는 것을 확인했다.
본 발명의 SiC 에피택셜 웨이퍼는 삼각 결함 및 적층 결함이 저감되어 캐리어 농도 및 막 두께의 균일성이 높고, 스텝 번칭 프리의 SiC 에피택셜 웨이퍼이며, 파워 디바이스, 고주파 디바이스, 고온 동작 디바이스 등 여러 가지의 탄화규소 반도체 장치의 제조에 이용할 수 있다.

Claims (11)

  1. 0.4°∼5°의 오프각으로 경사시킨 4H-SiC 단결정 기판 상에 SiC 에피택셜층을 형성한 SiC 에피택셜 웨이퍼의 제조 방법이며,
    가스 에칭에 의해 표면을 청정화한 상기 기판 상에 탄화규소의 에피택셜 성장에 필요한 양의 탄소와 규소의 원자수비(C/Si)가 0.7∼1.2가 되도록 규소 함유 가스 및 탄소 함유 가스를 공급하여, 1600℃ 이상 1800℃ 이하의 온도에서 탄화규소막을 에피택셜 성장시키고,
    상기 탄화규소막의 에피택셜 성장은 (1)오프각이 0.4°∼2°의 4H-SiC 단결정 기판을 이용할 경우, 탄화규소막을 에피택셜 성장시키는 성장 온도를 1600℃∼1640℃로 할 때에는 성장 속도를 1∼3μm/h로 하여 행하고, 성장 온도를 1640℃∼1700℃로 할 때에는 성장 속도를 3∼4μm/h로 하여 행하고, 성장 온도를 1700℃∼1800℃로 할 때에는 성장 속도를 4∼10μm/h로 하여 행하고, (2)오프각이 2°∼5°의 4H-SiC 단결정 기판을 이용할 경우, 탄화규소막을 에피택셜 성장시키는 성장 온도를 1600℃∼1640℃로 할 때에는 성장 속도를 2∼4μm/h로 하여 행하고, 성장 온도를 1640℃∼1700℃로 할 때에는 성장 속도를 4∼10μm/h로 하여 행하고, 성장 온도를 1700℃∼1800℃로 할 때에는 성장 속도를 10∼20μm/h로 하여 행하는 것을 특징으로 하는 SiC 에피택셜 웨이퍼의 제조 방법.
  2. 실온에 있어서 주면이 볼록형으로 가공되어, 0.4°∼5°의 오프각을 갖는 4H-SiC 단결정 기판을 준비하는 공정과,
    가스 에칭에 의해 표면을 청정화한 상기 기판 상에 탄화규소의 에피택셜 성장에 필요한 양의 탄소와 규소의 원자수비(C/Si)가 0.7∼1.2가 되도록 규소 함유 가스 및 탄소 함유 가스를 공급하여, 1600℃ 이상 1800℃ 이하의 온도에서 탄화규소막을 에피택셜 성장시키는 공정을 포함하며,
    상기 탄화규소막을 에피택셜 성장시키는 공정은 (1)오프각이 0.4°∼2°의 4H-SiC 단결정 기판을 이용할 경우, 탄화규소막을 에피택셜 성장시키는 성장 온도를 1600℃∼1640℃로 할 때에는 성장 속도를 1∼3μm/h로 하여 행하고, 성장 온도를 1640℃∼1700℃로 할 때에는 성장 속도를 3∼4μm/h로 하여 행하고, 성장 온도를 1700℃∼1800℃로 할 때에는 성장 속도를 4∼10μm/h로 하여 행하고, (2)오프각이 2°∼5°의 4H-SiC 단결정 기판을 이용할 경우, 탄화규소막을 에피택셜 성장시키는 성장 온도를 1600℃∼1640℃로 할 때에는 성장 속도를 2∼4μm/h로 하여 행하고, 성장 온도를 1640℃∼1700℃로 할 때에는 성장 속도를 4∼10μm/h로 하여 행하고, 성장 온도를 1700℃∼1800℃로 할 때에는 성장 속도를 10∼20μm/h로 하여 행하는 것을 특징으로 하는 SiC 에피택셜 웨이퍼의 제조 방법.
  3. 제2항에 있어서,
    상기 볼록의 곡률 반경이 10m 이상 1000m 이하의 범위에 있는 것을 특징으로 하는 SiC 에피택셜 웨이퍼의 제조 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 규소 함유 가스 및 상기 탄소 함유 가스의 공급을 동시에 행하는 것을 특징으로 하는 SiC 에피택셜 웨이퍼의 제조 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 가스 에칭에 의해 표면을 청정화하기 전에 상기 4H-SiC 단결정 기판의 표면의 격자 흐트러짐층이 3nm 이하가 될 때까지 연마하는 공정을 포함하는 것을 특징으로 하는 SiC 에피택셜 웨이퍼의 제조 방법.
  6. 제1항 또는 제2항에 있어서,
    상기 가스 에칭을 수소 분위기 하에서 1400℃∼1800℃의 온도에서 행하는 것을 특징으로 하는 SiC 에피택셜 웨이퍼의 제조 방법.
  7. 제6항에 있어서,
    상기 가스 에칭에 있어서 상기 수소 분위기에 규소 함유 가스, 탄소 함유 가스 또는 양자 모두를 첨가하여 행하는 것을 특징으로 하는 SiC 에피택셜 웨이퍼의 제조 방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
KR1020127017058A 2009-12-14 2010-12-08 ＳｉＣ 에피택셜 웨이퍼 및 그 제조 방법 KR101377813B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2009-283113 2009-12-14
JP2009283113A JP4887418B2 (ja) 2009-12-14 2009-12-14 ＳｉＣエピタキシャルウェハの製造方法
PCT/JP2010/071989 WO2011074453A1 (ja) 2009-12-14 2010-12-08 ＳｉＣエピタキシャルウェハ及びその製造方法

Publications (2)

Publication Number Publication Date
KR20120101097A KR20120101097A (ko) 2012-09-12
KR101377813B1 true KR101377813B1 (ko) 2014-03-25

Family

ID=44167210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127017058A KR101377813B1 (ko) 2009-12-14 2010-12-08 ＳｉＣ 에피택셜 웨이퍼 및 그 제조 방법

Country Status (6)

Country Link
US (1) US20120280254A1 (ko)
EP (1) EP2514857B1 (ko)
JP (1) JP4887418B2 (ko)
KR (1) KR101377813B1 (ko)
CN (1) CN102656297B (ko)
WO (1) WO2011074453A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11249027B2 (en) * 2018-10-15 2022-02-15 Showa Denko K.K. SiC substrate evaluation method and method for manufacturing SiC epitaxtal wafer

Families Citing this family (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10256094B2 (en) * 2009-08-20 2019-04-09 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial SiC using an in-situ etch process
US10256090B2 (en) * 2009-08-20 2019-04-09 The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial SiC using an in-situ etch process
US9464366B2 (en) 2009-08-20 2016-10-11 The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial SiC
CN102597337A (zh) * 2009-08-27 2012-07-18 住友金属工业株式会社 SiC 单晶晶片及其制造方法
CN103370454B (zh) * 2011-04-21 2015-09-09 新日铁住金株式会社 外延碳化硅单晶基板及其制造方法
JP5897834B2 (ja) 2011-07-19 2016-03-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP5961357B2 (ja) * 2011-09-09 2016-08-02 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
US20130062628A1 (en) * 2011-09-10 2013-03-14 Semisouth Laboratories, Inc. Methods for the epitaxial growth of silicon carbide
JP5853648B2 (ja) 2011-11-30 2016-02-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
KR101936171B1 (ko) * 2011-12-19 2019-04-04 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 제조 방법 및 탄화규소 에피 웨이퍼
KR101942514B1 (ko) * 2011-12-16 2019-01-28 엘지이노텍 주식회사 탄화규소 증착 방법 및 탄화규소 에피 웨이퍼
KR101936170B1 (ko) * 2011-12-19 2019-01-08 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 제조 방법
KR101942536B1 (ko) * 2011-12-19 2019-01-29 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 제조 방법
WO2013161022A1 (ja) * 2012-04-25 2013-10-31 株式会社エコトロン 炭化珪素半導体薄膜の形成方法および炭化珪素半導体基板
KR101926694B1 (ko) 2012-05-30 2018-12-07 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR101926678B1 (ko) * 2012-05-31 2018-12-11 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
JP6037671B2 (ja) * 2012-06-19 2016-12-07 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
TW201417150A (zh) * 2012-10-31 2014-05-01 Lg Innotek Co Ltd 磊晶晶圓
TW201417149A (zh) * 2012-10-31 2014-05-01 Lg Innotek Co Ltd 磊晶晶圓
WO2014084550A1 (ko) * 2012-11-30 2014-06-05 엘지이노텍 주식회사 에피택셜 웨이퍼, 이를 이용한 스위치 소자 및 발광 소자
KR102119755B1 (ko) * 2012-11-30 2020-06-08 엘지이노텍 주식회사 에피택셜 웨이퍼 및 그 제조 방법
KR102098209B1 (ko) * 2013-02-05 2020-04-08 엘지이노텍 주식회사 에피택셜 웨이퍼 및 그 제조 방법
KR102053077B1 (ko) * 2012-11-30 2020-01-08 엘지이노텍 주식회사 에피택셜 웨이퍼 및 그 제조 방법
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9988738B2 (en) 2013-02-13 2018-06-05 Mitsubishi Electric Corporation Method for manufacturing SiC epitaxial wafer
CN103199008A (zh) * 2013-03-11 2013-07-10 西安电子科技大学 零偏4H-SiC衬底上的同质外延方法
US8940614B2 (en) * 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
JP6123408B2 (ja) 2013-03-26 2017-05-10 三菱電機株式会社 単結晶４Ｈ−ＳｉＣ基板及びその製造方法
JP2014189442A (ja) 2013-03-27 2014-10-06 Sumitomo Electric Ind Ltd 炭化珪素半導体基板の製造方法
JP6112712B2 (ja) * 2013-03-27 2017-04-12 国立研究開発法人産業技術総合研究所 炭化珪素エピタキシャルウエハの製造方法
JP2014210690A (ja) * 2013-04-22 2014-11-13 住友電気工業株式会社 炭化珪素基板の製造方法
JP6136731B2 (ja) * 2013-08-06 2017-05-31 住友電気工業株式会社 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
JP6386706B2 (ja) * 2013-09-06 2018-09-05 住友電気工業株式会社 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法、炭化珪素成長装置および炭化珪素成長装置用部材
JP6172672B2 (ja) * 2013-10-11 2017-08-02 大陽日酸株式会社 気相成長装置の膜厚測定方法
CN103820768A (zh) * 2014-03-11 2014-05-28 中国科学院半导体研究所 4H-SiC衬底上同质快速外延生长4H-SiC外延层的方法
JP6311384B2 (ja) 2014-03-24 2018-04-18 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP6195426B2 (ja) * 2014-04-18 2017-09-13 国立研究開発法人産業技術総合研究所 炭化珪素エピタキシャルウエハおよびその製造方法
JP6479347B2 (ja) * 2014-06-06 2019-03-06 ローム株式会社 ＳｉＣエピタキシャルウェハの製造装置、およびＳｉＣエピタキシャルウェハの製造方法
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
US9957641B2 (en) 2014-08-01 2018-05-01 Sumitomo Electric Industries, Ltd. Epitaxial wafer and method for manufacturing same
DE112015003959T5 (de) * 2014-08-29 2017-05-18 Sumitomo Electric Industries Ltd. Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung derselben
JP6259740B2 (ja) * 2014-09-11 2018-01-10 国立大学法人名古屋大学 炭化ケイ素の結晶の製造方法及び結晶製造装置
CN106715767A (zh) * 2014-10-01 2017-05-24 住友电气工业株式会社 碳化硅外延基板
DE112015005134T5 (de) * 2014-11-12 2017-08-03 Sumitomo Electric Industries, Ltd. Verfahren zur Herstellung eines Siliziumkarbid-Epitaxiesubstrats und Siliziumkarbid-Epitaxiesubstrat
JP2016127201A (ja) * 2015-01-07 2016-07-11 三菱電機株式会社 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
JP2016132604A (ja) * 2015-01-21 2016-07-25 住友電気工業株式会社 炭化珪素基板および炭化珪素基板の製造方法
KR101960209B1 (ko) * 2015-02-18 2019-03-19 쇼와 덴코 가부시키가이샤 탄화규소 단결정 잉곳의 제조 방법 및 탄화규소 단결정 잉곳
JP6542347B2 (ja) 2015-02-18 2019-07-10 昭和電工株式会社 エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ
JP6723219B2 (ja) * 2015-03-03 2020-07-15 昭和電工株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造方法
CN105006425A (zh) * 2015-06-08 2015-10-28 国网智能电网研究院 一种无台阶聚集低偏角碳化硅外延生长方法
JP6524233B2 (ja) * 2015-07-29 2019-06-05 昭和電工株式会社 エピタキシャル炭化珪素単結晶ウェハの製造方法
WO2017017858A1 (ja) * 2015-07-30 2017-02-02 富士電機株式会社 ＳｉＣ基板の製造方法
JP6641814B2 (ja) 2015-09-11 2020-02-05 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6544166B2 (ja) * 2015-09-14 2019-07-17 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
JP6584253B2 (ja) 2015-09-16 2019-10-02 ローム株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置
JP6573514B2 (ja) * 2015-09-17 2019-09-11 昭和電工株式会社 ＳｉＣ単結晶基板の前処理方法及びエピタキシャルＳｉＣウェハの製造方法
US20170275779A1 (en) * 2015-10-07 2017-09-28 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
CN105826186B (zh) * 2015-11-12 2018-07-10 中国电子科技集团公司第五十五研究所 高表面质量碳化硅外延层的生长方法
JP6069545B2 (ja) * 2016-01-20 2017-02-01 昭和電工株式会社 ＳｉＣエピタキシャルウェハの評価方法
JP6969628B2 (ja) * 2016-02-15 2021-11-24 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6690282B2 (ja) 2016-02-15 2020-04-28 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2018043171A1 (ja) * 2016-08-31 2018-03-08 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、欠陥識別方法
JP6493690B2 (ja) * 2016-08-31 2019-04-03 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、ラージピット欠陥検出方法、欠陥識別方法
US11320388B2 (en) 2016-08-31 2022-05-03 Showa Denko K.K. SiC epitaxial wafer containing large pit defects with a surface density of 0.5 defects/CM2 or less, and production method therefor
JP6459132B2 (ja) * 2016-08-31 2019-01-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、欠陥識別方法
WO2018078944A1 (ja) * 2016-10-28 2018-05-03 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法
JP6762484B2 (ja) * 2017-01-10 2020-09-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP7070437B2 (ja) * 2017-01-31 2022-05-18 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6930640B2 (ja) * 2017-03-08 2021-09-01 住友電気工業株式会社 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6824088B2 (ja) * 2017-03-24 2021-02-03 昭和電工株式会社 炭化珪素のエピタキシャル成長方法
JP6841321B2 (ja) * 2017-04-06 2021-03-10 三菱電機株式会社 ＳｉＣエピタキシャルウエハの製造方法
JP6758491B2 (ja) * 2017-05-17 2020-09-23 三菱電機株式会社 ＳｉＣエピタキシャルウエハおよびその製造方法
WO2019043927A1 (ja) 2017-09-01 2019-03-07 住友電気工業株式会社 炭化珪素エピタキシャル基板
JP7002932B2 (ja) * 2017-12-22 2022-01-20 昭和電工株式会社 ＳｉＣインゴットの製造方法
JP2018067736A (ja) * 2018-01-16 2018-04-26 三菱電機株式会社 炭化珪素半導体装置及びその製造方法
CN112136203B (zh) * 2018-05-23 2024-04-09 三菱电机株式会社 SiC外延基板的制造方法
US20210320005A1 (en) 2018-07-20 2021-10-14 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
JP7447392B2 (ja) * 2018-09-10 2024-03-12 株式会社レゾナック ＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法
JP7217608B2 (ja) * 2018-10-16 2023-02-03 昭和電工株式会社 ＳｉＣ基板、ＳｉＣエピタキシャルウェハ及びその製造方法
JP7063259B2 (ja) * 2018-12-27 2022-05-09 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
JP7046026B2 (ja) * 2019-03-01 2022-04-01 三菱電機株式会社 ＳｉＣエピタキシャルウエハ、半導体装置、電力変換装置
JP2020170816A (ja) * 2019-04-05 2020-10-15 三菱電機株式会社 炭化珪素エピタキシャルウエハ、炭化珪素エピタキシャルウエハの製造方法、電力変換装置
RU2716866C1 (ru) * 2019-06-06 2020-03-17 Публичное Акционерное Общество "Электровыпрямитель" Способ роста эпитаксиальных слоев карбида кремния р-типа проводимости с малой плотностью базальных дислокаций
CN110281142A (zh) * 2019-06-20 2019-09-27 山东大学 金刚石籽晶制备方法、金刚石籽晶及单晶
JP6973600B2 (ja) * 2019-12-24 2021-12-01 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6791348B2 (ja) * 2019-12-24 2020-11-25 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN113122147B (zh) * 2019-12-31 2024-03-12 安集微电子科技（上海）股份有限公司 一种化学机械抛光液及其使用方法
KR102229588B1 (ko) 2020-05-29 2021-03-17 에스케이씨 주식회사 웨이퍼의 제조방법, 에피택셜 웨이퍼의 제조방법, 이에 따라 제조된 웨이퍼 및 에피택셜 웨이퍼
JP2022020995A (ja) * 2020-07-21 2022-02-02 三菱電機株式会社 炭化珪素エピタキシャルウエハの製造方法
CN112259451B (zh) * 2020-09-22 2022-11-29 山东天岳先进科技股份有限公司 一种碳化硅晶片的位错识别方法及碳化硅晶片与应用
KR102283879B1 (ko) * 2021-01-14 2021-07-29 에스케이씨 주식회사 탄화규소 웨이퍼의 제조방법, 탄화규소 웨이퍼 및 웨이퍼 제조용 시스템
KR102321229B1 (ko) * 2021-03-30 2021-11-03 주식회사 쎄닉 탄화규소 웨이퍼 및 이를 적용한 반도체 소자
CN113594027A (zh) * 2021-07-27 2021-11-02 兰州大学 一种腐蚀4h-碳化硅表面的方法
JP7311009B2 (ja) 2021-08-04 2023-07-19 株式会社レゾナック ＳｉＣデバイス及びＳｉＣデバイスの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006321707A (ja) 2005-04-22 2006-11-30 Bridgestone Corp 炭化ケイ素単結晶ウェハ及びその製造方法
WO2009035095A1 (ja) 2007-09-12 2009-03-19 Showa Denko K.K. エピタキシャルＳｉＣ単結晶基板及びエピタキシャルＳｉＣ単結晶基板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4238357B2 (ja) 2003-08-19 2009-03-18 独立行政法人産業技術総合研究所 炭化珪素エピタキシャルウエハ、同ウエハの製造方法及び同ウエハ上に作製された半導体装置
JP4581081B2 (ja) 2004-03-25 2010-11-17 独立行政法人産業技術総合研究所 エピタキシャルウエハ作製時に用いる炭化珪素平滑化基板の作製方法、炭化珪素基板表面の平滑化及びＳｉＣエピタキシャル成長に用いる装置
EP1735826A4 (en) * 2004-04-08 2010-08-18 Ii Vi Inc CHIMICO-MECHANICAL POLISHING OF SIC SURFACES USING HYDROGEN PEROXIDE OR OZONEE WATER SOLUTIONS COMBINED WITH COLLOIDAL ABRASIVE
WO2005116307A1 (ja) * 2004-05-27 2005-12-08 Bridgestone Corporation 炭化ケイ素単結晶ウェハの製造方法
EP1619276B1 (en) * 2004-07-19 2017-01-11 Norstel AB Homoepitaxial growth of SiC on low off-axis SiC wafers
JP2007182330A (ja) * 2004-08-24 2007-07-19 Bridgestone Corp 炭化ケイ素単結晶ウェハ及びその製造方法
US8221549B2 (en) * 2005-04-22 2012-07-17 Bridgestone Corporation Silicon carbide single crystal wafer and producing method thereof
JP4987792B2 (ja) 2008-04-17 2012-07-25 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006321707A (ja) 2005-04-22 2006-11-30 Bridgestone Corp 炭化ケイ素単結晶ウェハ及びその製造方法
WO2009035095A1 (ja) 2007-09-12 2009-03-19 Showa Denko K.K. エピタキシャルＳｉＣ単結晶基板及びエピタキシャルＳｉＣ単結晶基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11249027B2 (en) * 2018-10-15 2022-02-15 Showa Denko K.K. SiC substrate evaluation method and method for manufacturing SiC epitaxtal wafer

Also Published As

Publication number Publication date
WO2011074453A1 (ja) 2011-06-23
EP2514857A4 (en) 2013-08-07
JP2011121847A (ja) 2011-06-23
KR20120101097A (ko) 2012-09-12
JP4887418B2 (ja) 2012-02-29
CN102656297B (zh) 2015-03-04
EP2514857B1 (en) 2018-02-21
EP2514857A1 (en) 2012-10-24
CN102656297A (zh) 2012-09-05
US20120280254A1 (en) 2012-11-08

Similar Documents

Publication Publication Date Title
KR101377813B1 (ko) ＳｉＣ 에피택셜 웨이퍼 및 그 제조 방법
JP5076020B2 (ja) ＳｉＣエピタキシャルウェハ
JP4959763B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
JP5384714B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
JP6122704B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
KR101654440B1 (ko) SiC 에피택셜 웨이퍼 및 그의 제조 방법
KR101412227B1 (ko) 탄화규소 에피택셜 웨이퍼 및 그 제조 방법, 에피택셜 성장용 탄화규소 벌크 기판 및 그 제조 방법 및 열처리 장치
Deng et al. Plasma-assisted polishing of gallium nitride to obtain a pit-free and atomically flat surface
EP2924150B1 (en) ß-GA2O3-BASED SINGLE CRYSTAL SUBSTRATE
JP5212472B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP5604577B2 (ja) ＳｉＣエピタキシャルウェハ
US20220364267A1 (en) Group iii nitride single crystal substrate and method for production thereof
JP5124690B2 (ja) ＳｉＣエピタキシャルウェハ
WO2011145279A1 (ja) シリコンエピタキシャルウェーハ及びその製造方法
JP6094243B2 (ja) 複合基板およびそれを用いた半導体ウエハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190305

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200302

Year of fee payment: 7