KR102321229B1 - 탄화규소 웨이퍼 및 이를 적용한 반도체 소자 - Google Patents

탄화규소 웨이퍼 및 이를 적용한 반도체 소자 Download PDF

Info

Publication number
KR102321229B1
KR102321229B1 KR1020210041021A KR20210041021A KR102321229B1 KR 102321229 B1 KR102321229 B1 KR 102321229B1 KR 1020210041021 A KR1020210041021 A KR 1020210041021A KR 20210041021 A KR20210041021 A KR 20210041021A KR 102321229 B1 KR102321229 B1 KR 102321229B1
Authority
KR
South Korea
Prior art keywords
silicon carbide
carbide wafer
wafer
temperature
laser
Prior art date
Application number
KR1020210041021A
Other languages
English (en)
Inventor
최정우
박종휘
김정규
서정두
구갑렬
Original Assignee
주식회사 쎄닉
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 쎄닉 filed Critical 주식회사 쎄닉
Priority to KR1020210041021A priority Critical patent/KR102321229B1/ko
Application granted granted Critical
Publication of KR102321229B1 publication Critical patent/KR102321229B1/ko
Priority to TW111109069A priority patent/TWI816326B/zh
Priority to US17/692,528 priority patent/US20220320296A1/en
Priority to EP22163469.4A priority patent/EP4071282A1/en
Priority to JP2022050763A priority patent/JP2022155538A/ja
Priority to CN202210323093.6A priority patent/CN115148578A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G01N21/9505—Wafer internal defects, e.g. microcracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes

Abstract

구현예는 레이저를 탄화규소 웨이퍼의 일면에 조사한 후 얻어지는 포토루미네선스 신호 강도 스펙트럼에서, 상기 스펙트럼의 평균 신호 강도보다 1.2배 높은 강도를 갖는 피크 신호의 갯수가 1 /cm2 이하인, 탄화규소 웨이퍼 및 이를 적용한 반도체 소자에 관한 것이다.

Description

탄화규소 웨이퍼 및 이를 적용한 반도체 소자{SILICON CARBIDE WAFER AND SEMICONDUCTOR DEVICE APPLIED THE SAME}
구현예는 탄화규소 웨이퍼 및 이를 적용한 반도체 소자에 관한 것이다.
탄화규소(SiC)는 2.2 eV 내지 3.3 eV의 넓은 밴드 갭을 갖는 반도체이며, 그 우수한 물리적 화학적 특성으로 반도체 재료로서 연구 개발이 진행되고 있다.
탄화규소 단결정을 제조하는 방법으로, 액상 증착법(Liquid Phase Epitaxy; LPE), 화학 기상 증착법(Chemical Vapor Deposition; CVD), 물리적 기상 수송법(Physical Vapor Transport, PVT) 등이 있다. 그 중 물리적 기상 수송법은 도가니 내에 탄화규소 원료를 장입하고, 도가니 상단에는 탄화규소 단결정으로 이루어진 종자정을 배치한 다음 도가니를 유도가열 방식으로 가열하여 원료를 승화시켜, 종자정 상에 탄화규소 단결정을 성장시키는 방법이다.
물리적 기상 수송법은 높은 성장률을 가짐으로써 잉곳 형태의 탄화규소를 제작할 수 있어 가장 널리 이용되고 있다. 다만, 공정 조건 등에 따라 전류밀도가 변화하고, 도가니 내부 온도 분포 또한 변화하여 탄화규소 잉곳 및 탄화규소 웨이퍼의 결함발생 최소화에 어려움이 있다.
외부적인 요인에 의해 과도한 변형이나 결함이 발생되는 것을 최소화하고, 결함이 최소화된 탄화규소 잉곳 및 웨이퍼를 제조할 수 있는 보다 개선된 방법이 필요한 실정이다.
전술한 배경기술은 발명자가 구현예의 도출을 위해 보유하고 있었거나, 도출 과정에서 습득한 기술 정보로서, 반드시 본 발명의 출원 전에 일반 공중에게 공개된 공지기술이라 할 수는 없다.
관련 선행기술로, 한국 등록특허공보 제10-2160863호에 개시된 "탄화규소 단결정 웨이퍼" 및 한국 공개특허공보 제10-2020-0044730호에 개시된 "고순도 탄화규소 단결정 기판 및 그 제조 방법, 응용" 등이 있다.
구현예의 목적은 결함 발생이 적고 양호한 결정 품질을 갖는 탄화규소 웨이퍼를 제공하는 데 있다.
구현예의 다른 목적은 탄화규소 웨이퍼의 표면에 레이저 조사 후 산란광을 통해 얻어진 강도 스펙트럼에서, 이상 피크 신호의 갯수가 적은 탄화규소 웨이퍼를 제공하는 데 있다.
상기의 목적을 달성하기 위하여, 구현예에 따른 탄화규소 웨이퍼는,
서로 마주보는 일면과 타면을 포함하고,
상기 일면은 탄화규소 결정의 규소 원자 층이 표면 상에 노출되는 면이고,
상기 타면은 탄화규소 결정의 탄소 원자 층이 표면 상에 노출되는 면이고,
상기 일면은 레이저를 조사하여 얻어지는 포토루미네선스 신호 강도 스펙트럼에서 상기 스펙트럼의 평균 신호 강도보다 1.2배 높은 강도를 갖는 피크 신호의 갯수가 1 /cm2 이하일 수 있다.
일 구현예에 있어서, 상기 피크 신호의 갯수가 0.54 /cm2 이하일 수 있다.
일 구현예에 있어서, 상기 탄화규소 웨이퍼는 외곽에서 중심 방향으로 반경의 20 %를 차지하는 가장자리 영역에서, 상기 피크 신호의 갯수가 0.05 /cm2 이하일 수 있다.
일 구현예에 있어서, 상기 탄화규소 웨이퍼에 조사되는 레이저는 소정 입사각을 갖는 제1레이저 및 상기 탄화규소 웨이퍼에 수직으로 조사되는 제2레이저를 포함하고,
상기 제1레이저 및 제2레이저는 동일한 지점을 향하고,
상기 제1레이저의 파장은 405 nm이고,
상기 제2레이저의 파장은 355 nm일 수 있다.
일 구현예에 있어서, 상기 스펙트럼의 신호 강도는 그레이스케일로 변환된 것일 수 있다.
일 구현예에 있어서, 상기 신호 강도의 표준편차는 상기 평균 신호 강도의 0.005 내지 0.05배일 수 있다.
일 구현예에 있어서, 상기 탄화규소 웨이퍼는 4인치 이상이고, 4H 탄화규소를 포함할 수 있다.
일 구현예에 있어서, 상기 탄화규소 웨이퍼는 표면에 에피택셜 층을 형성하기 이전의 베어 웨이퍼일 수 있다.
일 구현예에 있어서, 상기 탄화규소 웨이퍼는 상기 일면의 반대면인 타면을 포함하고,
상기 일면은 규소 층이 표면 상에 나타난 Si면일 수 있다.
상기의 목적을 달성하기 위하여, 구현예에 따른 반도체 소자는,
상기에 따른 탄화규소 웨이퍼;
상기 탄화규소 웨이퍼의 일면 상에 배치된 에피택셜 층;
상기 에피택셜 층을 사이에 두고 상기 탄화규소 웨이퍼와 마주보게 배치된 배리어 영역;
상기 에피택셜 층과 접하는 소스 전극; 상기 배리어 영역 상에 배치된 게이트 전극; 및
상기 탄화규소 웨이퍼의 타면 상에 배치된 드레인 전극;을 포함할 수 있다.
구현예에 따르면, 탄화규소 웨이퍼 일면에 레이저를 조사하고 산란 또는 반사되는 광을 검출하여 얻어지는 이미지 맵, 웨이퍼 극좌표-강도 스펙트럼에서, 이상 피크 신호의 갯수를 파악하고, 이러한 이상 피크 신호 갯수가 낮은 탄화규소 웨이퍼를 제공하여, 보다 개선된 소자 특성 및 수율을 기대할 수 있다.
도 1은 구현예에 따른 탄화규소 웨이퍼의 일례를 나타낸 개념도.
도 2는 탄화규소 잉곳 제조장치의 일례를 나타낸 개념도.
도 3은 탄화규소 잉곳 제조장치 반응용기의 내부공간의 일례를 나타낸 개념도.
도 4는 구현예에 따른 탄화규소 웨이퍼 제조과정에서 시간 대비 온도, 압력, 아르곤 가스 압력의 추이를 나타낸 그래프.
도 5는 구현예에 따른 탄화규소 웨이퍼의 결함, 불순물 등을 검출하는 과정의 일례를 나타낸 개념도.
도 6은 실시예 1 내지 3(Example 1 내지 3) 및 비교예 1(C.Example 1)의 이상 피크 신호를 나타낸 이미지 맵.
도 7은 구현예에 따른 탄화규소 웨이퍼를 Candela 8520으로 측정한, 결함과 결함 이외의 백그라운드를 나타낸 암부 이미지 맵.
도 8은 구현예에 따른 탄화규소 웨이퍼를 Candela 8520으로 측정한, 결함 이외의 백그라운드의 극좌표-그레이스케일 강도 스펙트럼.
도 9는 구현예에 따른 탄화규소 웨이퍼를 Candela 8520으로 측정한, 결함 및 결함 이외의 백그라운드의 극좌표-그레이스케일 강도 스펙트럼.
도 10은 구현예에 따른 반도체 소자의 일례를 나타낸 개략도.
이하, 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 하나 이상의 구현예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 구현예들은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
본 명세서에서, 어떤 구성이 다른 구성을 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한, 그 외 다른 구성을 제외하는 것이 아니라 다른 구성들을 더 포함할 수도 있음을 의미한다.
본 명세서에서, 어떤 구성이 다른 구성과 "연결"되어 있다고 할 때, 이는 '직접적으로 연결'되어 있는 경우만이 아니라, '그 중간에 다른 구성을 사이에 두고 연결'되어 있는 경우도 포함한다.
본 명세서에서, A 상에 B가 위치한다는 의미는 A 상에 직접 맞닿게 B가 위치하거나 그 사이에 다른 층이 위치하면서 A 상에 B가 위치하는 것을 의미하며 A의 표면에 맞닿게 B가 위치하는 것으로 한정되어 해석되지 않는다.
본 명세서에서, 마쿠시 형식의 표현에 포함된 "이들의 조합"의 용어는 마쿠시 형식의 표현에 기재된 구성 요소들로 이루어진 군에서 선택되는 하나 이상의 혼합 또는 조합을 의미하는 것으로서, 상기 구성 요소들로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 의미한다.
본 명세서에서, "A 및/또는 B"의 기재는, "A, B, 또는, A 및 B"를 의미한다.
본 명세서에서, “제1”, “제2” 또는 “A”, “B”와 같은 용어는 특별한 설명이 없는 한 동일한 용어를 서로 구별하기 위하여 사용된다.
본 명세서에서 단수 표현은 특별한 설명이 없으면 문맥상 해석되는 단수 또는 복수를 포함하는 의미로 해석된다.
탄화규소 웨이퍼(10)
구현예에 따른 탄화규소 웨이퍼(10)는,
서로 마주보는 일면(11)과 타면(12)을 포함하고,
상기 일면은 탄화규소 결정의 규소 원자 층이 표면 상에 노출되는 면이고,
상기 타면은 탄화규소 결정의 탄소 원자 층이 표면 상에 노출되는 면이고,
상기 일면은 레이저를 탄화규소 웨이퍼의 일면에 조사한 후 얻어지는 포토루미네선스 신호 강도 스펙트럼에서, 상기 스펙트럼의 평균 신호 강도보다 1.2배 높은 강도를 갖는 피크 신호의 갯수가 1 /cm2 이하일 수 있다.
탄화규소 웨이퍼의 결함은 용융 KOH를 통해 표면을 에칭한 후, 주사전자현미경(SEM) 및 원자간력현미경(AFM)등을 통해 파악할 수 있다. 다만, 이러한 방법은 웨이퍼에 손상이 가해질 수 있고, 다수의 웨이퍼의 결함을 측정하는 데 비효율적이며, 일부 결함들을 쉽게 파악하기 어려워, 웨이퍼의 대량생산에 적용하기에는 적합하지 않다.
본 발명자들은 도 5에 도시된 바와 같이 탄화규소 웨이퍼 일면에 레이저를 조사하고 포토루미네선스를 검출하여 얻어지는 이미지 맵, 웨이퍼의 극좌표-강도 스펙트럼에서, 이상 피크 신호의 갯수를 파악하고, 이러한 이상 피크 신호 갯수가 낮은 탄화규소 웨이퍼를 제공하여, 보다 개선된 소자 특성 및 수율을 기대할 수 있도록 하였다.
레이저를 통한 웨이퍼의 불순물 및 결함 검출은 KLA-Tencor 사의 Candela 8520 기기를 통해 진행될 수 있고, 예시적으로 다음과 같이 진행될 수 있다. 도 5를 참조하면, 먼저 제1장치(LI)가 소정 입사각으로 405 nm 파장의 제1레이저를 조사하고, 제2장치가(L2)가 수직하게 355 nm 파장의 제2레이저를 조사하되, 상기 제1레이저 및 제2레이저가 같은 곳을 향하도록 한다. 고속으로 회전하는 탄화규소 웨이퍼의 표면 가장자리로부터 중심까지 조사되도록 하여, 탄화규소 웨이퍼(10) 표면의 모든 영역에 조사되도록 한다. 이 제1장치의 제1레이저 및 제2장치의 제2레이저가 탄화규소 웨이퍼 표면의 불순물, 결함 등에 조사되면 조사된 레이저의 일부가 산란되거나, 반사광의 강도가 줄어들거나, 포토루미네선스(Photoluminescence, PL)가 형성될 수 있다. 이러한 산란광, 반사광 및 포토루미네선스를 직접 제2장치, 제1검출기(D1) 및 2검출기(D2) 등을 통해 검출하여, 불순물 및 결함 등을 감지할 수 있다. 상기 제1레이저, 제2레이저, 포토루미네선스, 산란광 및 반사광의 강도는 전자적으로 기록되고 도 6, 7 등과 같이 웨이퍼 표면에 포토루미네선스, 산란광 또는 반사광 중 어느 하나 이상의 상대적인 강도를 나타내는 이미지 맵을 형성하거나, 도 8, 9의 극좌표-그레이스케일 강도 스펙트럼과 같이 주변부 대비 결함, 불순물의 상대적인 강도를 파악할 수 있다. 상기 맵은 결함 크기 및 위치에 대한 정보를 제공할 수 있다.
상기 레이저는 탄화규소 웨이퍼의 표면과 수직한 선을 기준으로 소정의 입사각을 가질 수 있다. 예시적으로, 상기 제1장치(L1)의 제1레이저는 20 ° 내지 70 °의 입사각 중 어느 하나의 입사각을 가질 수 있고, 60 °의 입사각을 가질 수 있다. 상기 제2장치의 제2레이저는 상기 탄화규소 웨이퍼의 표면과 수직하게 조사될 수 있다.
상기 제1장치(L1)는 제1레이저가 조사되는 경로에 별도의 편광부를 포함할 수도 있다.
상기 제1검출부(D1) 및 제2검출부(D2)는 반사 또는 산란광의 경로에 별도의 스플리터를 더 포함하여 싱글 포토다이오드(single photodiode) 및 쿼드 위치 감지 검출기(quad position sensing detector, Quad PSD)를 통해 검출할 수 있다.
상기 레이저를 탄화규소 웨이퍼의 일면에 조사한 후 얻어지는 포토루미네선스 신호 강도 스펙트럼에서, 상기 스펙트럼의 평균 신호 강도는 탄화규소 웨이퍼에 상기 레이저 조사 후 포토루미네선스의 신호 강도를 그레이스케일로 전환한 것의 평균 강도일 수 있다.
상기 탄화규소 웨이퍼(10)는 상기 스펙트럼의 평균 신호 강도보다 1.2배 높은 강도를 갖는 피크 신호의 갯수가 1 /cm2 이하일 수 있고, 0.54 /cm2 이하일 수 있으며, 0.25 /cm2 이하일 수 있다. 상기 탄화규소 웨이퍼는 상기 피크 신호의 갯수가 0.01 /cm2 이상일 수 있다. 상기 피크 신호는 상기 스펙트럼의 평균 신호 강도보다25배 낮은 강도를 가질 수 있다. 이러한 상기 피크 신호의 갯수를 갖는 탄화규소 웨이퍼는 결정성이 우수하고, 후속 에피택셜 공정 등에서 결함 형성을 최소화할 수 있으며, 소자 제조 시 양호한 특성 및 수율을 가질 수 있다.
상기 탄화규소 웨이퍼(10)는 상기 스펙트럼의 평균 신호 강도보다 1.3배 내지 20배 높은 강도를 갖는 피크 신호의 갯수가 0.5 /cm2 이하일 수 있으며, 0.2 /cm2 이하일 수 있다. 상기 탄화규소 웨이퍼는 상기 피크 신호의 갯수가 0.01 /cm2 이상일 수 있다. 이러한 상기 피크 신호의 갯수를 갖는 탄화규소 웨이퍼는 더욱 결정성이 우수하고, 후속 에피택셜 공정 등에서 결함 형성을 최소화할 수 있으며, 소자 제조 시 양호한 특성 및 수율을 가질 수 있다.
상기 탄화규소 웨이퍼(10)는 외곽에서 중심 방향으로 반경의 20 %를 차지하는 가장자리 영역에서, 상기 스펙트럼의 평균 신호 강도보다 1.2배 높은 강도를 갖는 피크 신호의 갯수가 0.05 /cm2 이하일 수 있고, 0.03 /cm2 이하일 수 있다. 상기 탄화규소 웨이퍼는 상기 가장자리 영역에서 상기 피크 신호의 갯수가 0.005 /cm2 이상일 수 있다. 이러한 피크 신호 갯수를 갖는 탄화규소 웨이퍼는 소자 제조 시 양호한 특성 및 수율을 가질 수 있다.
상기 스펙트럼의 신호 강도는 상기 포토루미네선스의 그레이스케일(grayscale) 강도로 변환된 것일 수 있다.
상기 스펙트럼에서 신호 강도의 표준편차는 상기 평균 신호 강도의 0.005 내지 0.05배일 수 있고, 0.008배 내지 0.03배일 수 있다. 이러한 상기 신호 강도의 표준편차를 갖는 탄화규소 웨이퍼는 고른 결정 품질을 나타낼 수 있고, 후속 소자 제조과정이 용이하게 진행될 수 있다.
상기 탄화규소 웨이퍼(10)는 4 인치 이상일 수 있고, 5 인치 이상일 수 있으며, 6 인치 이상일 수 있다. 상기 웨이퍼의 직경은 12 인치 이하일 수 있고, 10 인치 이하일 수 있다.
상기 탄화규소 웨이퍼(10)는 4H 탄화규소를 포함할 수 있고, 4H 탄화규소로 이루어질 수 있다.
상기 탄화규소 웨이퍼(10)에 조사되는 레이저는 소정 입사각을 갖는 제1레이저 및 상기 탄화규소 웨이퍼에 수직으로 조사되는 제2레이저를 포함하고, 상기 제1레이저의 파장은 405 nm, 상기 제2레이저의 파장은 355 nm일 수 있다.
상기 탄화규소 웨이퍼(10)는 표면에 에피택셜 층을 형성하기 이전의 베어 웨이퍼일 수 있다. 예시적으로, 상기 탄화규소 웨이퍼는 탄화규소 잉곳으로부터 절단된 후, 평탄화 가공 및 화학적 기계적 연마과정을 거친 후의 베어 웨이퍼일 수 있다.
상기 탄화규소 웨이퍼(10)는 도 1에 도시된 바와 같이 규소 원자 층이 표면상에 나타난 일면(11)인 Si면 및 탄소 원자 층이 표면상에 나타난 타면(12)인 C면을 포함할 수 있다. 탄화규소 잉곳으로부터 절단 가공하여 탄화규소 웨이퍼를 제조할 때, 탄화규소 단결정이 갖는 탄소 원자의 층과 규소 원자의 층의 경계면 또는 이와 평행한 방향으로 절단되기 쉽다. 따라서, 탄소 원자가 주로 노출되는 면과 규소 원자가 주로 노출되는 면이 절단면 상에 나타나게 된다.
상기 탄화규소 웨이퍼(10)의 일면(11)인 Si면의 Ra 조도는 0.3 nm 이하일 수 있고, 0.2 nm 이하일 수 있다. 상기 일면의 Ra 조도는 0.01 nm 이상일 수 있다. 이러한 조도 범위를 갖는 웨이퍼는 후속 공정을 통해 소자 제조 시 전기적 특성을 향상시킬 수 있다.
상기 탄화규소 웨이퍼(10)의 두께는 100 ㎛ 내지 900 ㎛일 수 있고, 반도체 소자에 적용될 수 있는 적절한 두께라면 이에 제한하는 것은 아니다.
상기 탄화규소 웨이퍼(10)는 후술하는 탄화규소 웨이퍼의 제조방법을 통해 제조될 수 있다.
탄화규소 웨이퍼의 제조방법
상기의 목적을 달성하기 위하여, 구현예에 따른 탄화규소 웨이퍼의 제조방법은,
내부공간을 갖는 반응용기(200)에 원료(300)와 탄화규소 종자정(110)을 이격 배치하는 준비단계;
상기 내부공간의 온도, 압력 및 분위기를 조절하여 상기 원료를 승화시키고, 상기 탄화규소 종자정으로부터 성장된 탄화규소 잉곳을 마련하는 성장단계;
상기 반응용기를 냉각시키고 상기 탄화규소 잉곳을 회수하는 냉각단계; 및
상기 회수된 탄화규소 잉곳을 절단하여 탄화규소 웨이퍼를 마련하는 절단단계;를 포함하고,
상기 반응용기는 외면을 둘러싸는 단열재(400)와, 상기 내부공간의 온도를 조절하는 가열수단(600)을 포함하고,
상기 성장단계는, 상기 내부공간을 상온에서 제1온도까지 승온시키는 승온과정; 제1온도에서 제2온도까지 승온시키는 제1성장과정; 및 상기 제2온도를 유지하는 제2성장과정;을 포함하여 탄화규소 잉곳을 마련하고,
상기 제1온도는 상기 내부공간의 감압이 시작되는 온도이고,
상기 제2온도는 상기 내부공간의 감압이 완료되어 상기 감압된 압력 하에서 탄화규소 잉곳의 성장을 유도하는 온도이고,
온도차는 상기 내부공간의 상부온도 및 하부온도의 차이이고,
상기 제1온도에서 상기 온도차는 30 ℃ 내지 80 ℃이다.
상기 내부공간의 상부는 상기 탄화규소 종자정(110)이 위치한 영역이고, 상기 내부공간의 하부는 상기 원료(300)가 위치한 영역이다.
도 2에 탄화규소 잉곳 제조장치의 일례를 도시하였다. 이를 참조하여 구현예에 따른 탄화규소 웨이퍼의 제조방법을 설명한다.
상기 준비단계는 내부공간을 갖는 반응용기(200)에 원료(300)와 탄화규소 종자정(110)을 서로 이격되도록 하되, 마주보도록 배치한다.
상기 탄화규소 종자정(110)은 목적으로 하는 탄화규소 웨이퍼에 따라 적절한 크기의 것이 적용될 수 있고, 상기 탄화규소 종자정의 C면((000-1)면)이 상기 원료(300) 방향으로 향하도록 할 수 있다.
상기 탄화규소 종자정은 4 인치 이상의 4H 탄화규소를 포함할 수 있다.
상기 원료(300)는 탄소원과 규소원을 갖는 분말 형태가 적용될 수 있고, 상기 분말이 서로 네킹 처리된 원료 또는 표면을 탄화 처리한 탄화규소 분말 등이 적용될 수 있다.
상기 반응용기(200)는 탄화규소 잉곳 성장반응에 적절한 용기라면 적용될 수 있고, 구체적으로 흑연 도가니가 적용될 수 있다. 예를 들어, 상기 반응용기는 내부공간과 개구부를 포함하는 본체(210) 및 상기 개구부와 대응되어 상기 내부공간을 밀폐하는 덮개(220)를 포함할 수 있다. 상기 덮개는 일체로 또는 별도로 종자정 홀더를 더 포함할 수 있고, 상기 종자정 홀더를 통해 탄화규소 종자정(110)과 원료(300)가 마주보도록, 탄화규소 종자정을 고정할 수 있다.
상기 반응용기(200)는 단열재(400)에 둘러싸여 고정될 수 있고, 석영관과 같은 반응챔버(500) 내에 상기 반응용기를 둘러싼 단열재가 위치할 수 있다. 상기 단열재 및 반응챔버 외부에 가열수단(600)이 구비되어 상기 반응용기의 내부공간의 온도를 제어할 수 있다.
상기 단열재(400)는 기공도가 72 % 내지 95 %일 수 있고, 75 % 내지 93 %일 수 있으며, 80 % 내지 91 %일 수 있다. 상기 기공도를 만족하는 단열재를 적용하는 경우 성장되는 탄화규소 잉곳의 크랙 발생을 보다 감소시킬 수 있다.
상기 단열재(400)는 압축강도가 0.2 MPa 이상일 수 있고, 0.48 MPa 이상일 수 있으며, 0.8 MPa 이상일 수 있다. 또한, 상기 단열재는 압축강도가 3 MPa 이하일 수 있고, 2.5 MPa 이하일 수 있다. 상기 단열재가 이러한 압축강도를 갖는 경우 열적/기계적 안정성이 우수하고, 애쉬(ash)가 발생할 확률이 떨어져 보다 우수한 품질의 탄화규소 잉곳을 제조할 수 있다.
상기 단열재(400)는 탄소계 펠트를 포함할 수 있고, 구체적으로 흑연 펠트를 포함할 수 있으며, 레이온계 흑연 펠트 또는 피치계 흑연 펠트를 포함할 수 있다.
상기 반응챔버(500)는 반응챔버 내부와 연결되며 반응챔버 내부의 진공도를 조절하는 진공배기장치(700), 반응챔버 내부와 연결되며 반응챔버 내부에 기체를 유입시키는 배관(810) 및 기체 유입을 제어하는 매스 플로우 컨트롤러(800)를 포함할 수 있다. 이들을 통해, 후속 성장단계 및 냉각단계에서 불활성기체의 유량을 조절할 수 있도록 한다.
상기 성장단계는 상기 가열수단(600)에 의해 상기 반응용기(200) 및 반응용기의 내부공간을 가열하여 진행될 수 있고, 상기 가열과 동시에 또는 별도로 내부공간을 감압하여 진공도를 조절하고, 불활성 기체를 주입하며 탄화규소 잉곳의 성장을 유도할 수 있다.
상기 가열수단(600)은 상기 반응용기(200)의 상하 방향으로 이동 가능하게 설치될 수 있고, 이에 따라 반응용기와 가열수단 간 상대적인 위치가 변경될 수 있으며, 상기 내부공간의 상부(230)와 상기 내부공간의 하부(240)에 온도차를 가할 수 있다. 구체적으로 상기 내부공간의 상부의 탄화규소 종자정(110) 및 하부의 원료(300)에 온도차를 가할 수 있다.
상기 가열수단(600)은 상기 반응용기(200) 또는 반응용기를 둘러싼 단열재(400)의 외주면을 따라 나선형의 코일로 형성될 수 있다.
상기 성장단계는 도 4를 참조하면, 상기 내부공간을 상온에서 제1온도까지 승온시키는 승온과정(Sb); 제1온도에서 제2온도까지 승온시키는 제1성장과정(S1); 및 상기 제2온도를 유지하는 제2성장과정(S2);을 포함하여 탄화규소 잉곳을 마련할 수 있다.
상기 성장단계 이전, 대기 상태의 내부공간을 감압하는 감압과정(Sa)을 포함할 수 있다.
상기 제1온도까지의 승온은 3 ℃/min 내지 13 ℃/min의 속도로 진행될 수 있고, 5 ℃/min 내지 11 ℃/min의 속도로 진행될 수 있다. 상기 사전성장 시작온도까지의 승온은 7 ℃/min 내지 10 ℃/min의 속도로 진행될 수 있다.
상기 감압과정(Sa)은 상기 내부공간의 압력이 10 torr 이하, 5 torr 이하가 되도록 이루어질 수 있다.
상기 승온과정(Sb)은 상기 내부공간의 압력이 500 torr 내지 800 torr가 되도록 아르곤, 질소 등의 불활성 가스를 주입하여 이루어질 수 있고, 1 ℃/min 내지 10 ℃/min의 속도로 상기 내부공간의 하부가 1500 ℃ 내지 1700 ℃의 온도가 되도록 승온이 이루어질 수 있다.
도 3을 참조하면, 상기 성장단계에서 내부공간의 상부(230)는 탄화규소 종자정(110)의 표면에 해당하는 위치일 수 있고, 내부공간의 하부(240)는 원료(300)의 표면에 해당하는 위치일 수 있다.
상기 제1온도는 상기 원료(300)의 승화가 일부 시작되는 온도로, 도 4의 점선 영역에 표시한 바와 같이 성장단계 이전 상기 승온과정(Sb)을 거친 온도일 수 있고, 상기 승온과정의 불활성 가스 주입 이후 내부공간의 감압이 시작되는 온도일 수 있다. 구체적으로 상기 내부공간의 하부(240)를 기준으로 1500 ℃ 내지 1700 ℃일 수 있으며, 1520 ℃ 내지 1660 ℃일 수 있다.
상기 제1온도는 상기 내부공간의 상부(230)를 기준으로 1400 ℃ 내지 1650 ℃일 수 있고, 1450 ℃ 내지 1600 ℃일 수 있다.
상기 제1성장과정(S1)은 상기 제1온도에서 상기 내부공간의 상부(230)와 내부공간의 하부(240)의 온도차가 30 ℃ 내지 80 ℃일 수 있고, 40 ℃ 내지 70 ℃일 수 있다.
상기 제2온도는 본격적으로 상기 원료(300)의 승화가 진행되는 온도로, 도 4의 점선 영역에 표시한 바와 같이 상기 제1성장과정의 승온이 이루어진 온도일 수 있고, 상기 내부공간의 감압이 완료되어 상기 감압된 압력 하에서 탄화규소 잉곳의 성장을 유도하는 온도일 수 있다. 또한, 상기 제2온도에서 상기 감압된 압력 대비 ±10 % 이내로 압력을 변경하면서 탄화규소 잉곳의 성장을 유도할 수 있다.
상기 제2온도는 내부공간의 하부(240)를 기준으로 2100 ℃ 내지 2400 ℃일 수 있으며, 2300 ℃ 내지 2350 ℃일 수 있다.
상기 제2온도는 상기 내부공간의 상부(230)를 기준으로 1900 ℃ 내지 2300 ℃일 수 있고, 2100 ℃ 내지 2250 ℃일 수 있다.
상기 제1성장과정(S1)은 상기 제2온도에서 내부공간의 상부(230)와 내부공간의 하부(240)의 온도차가 150 ℃ 내지 250 ℃일 수 있고, 180 ℃ 내지 220 ℃일 수 있다.
상기 제1성장과정(S1)은 상기 내부공간의 온도 상승에 따라, 상기 내부공간의 상부(230)와 내부공간의 하부(240)의 온도차가 함께 증가할 수 있다.
상기 제2온도에서 상기 온도차는 상기 제1온도에서 온도차보다 120 ℃ 내지 180 ℃ 더 클 수 있고, 130 ℃ 내지 150 ℃ 더 클 수 있다.
상기 제1성장과정(S1)은 상기 내부공간의 상부(230)와 내부공간의 하부(240) 온도범위와 온도차 및 온도차 변화량을 가짐으로, 초기 탄화규소 잉곳 형성 시 목적으로 하는 결정 이외의 다형 발생을 최소화하고, 안정적인 잉곳 성장이 가능하도록 할 수 있다. 상기 제1성장과정의 제1온도, 제2온도에서 상기 범위의 온도차 미만이면, 목적으로 하는 결정 이외의 결정이 혼입되어 다결정을 형성할 가능성이 높아지고, 성장 속도가 저하될 우려가 있으며, 상기 범위의 온도차 초과이면, 결정 품질이 저하될 수 있다.
상기 제1성장과정(S1)은 상기 제1온도에서 제2온도로 승온과 더불어 감압이 이루어질 수 있고, 1 torr 내지 50 torr까지 진행될 수 있다.
상기 제1성장과정(S1)의 승온속도는 상기 승온과정(Sb)의 승온속도보다 작을 수 있다. 상기 제1성장과정(S1)의 승온속도는 상기 승온과정과 상기 제1성장과정 전체의 평균승온속도보다 작을 수 있다.
상기 제1성장과정(S1)의 승온속도는 1 ℃/min 내지 5 ℃/min일 수 있고, 3 ℃/min 내지 5 ℃/min일 수 있다. 상기 승온속도 범위에서 목적으로 하는 결정 이외의 다형 발생을 방지하고 안정적으로 성장이 되도록 유도할 수 있다.
상기 제1성장과정(S1)은 상기 가열수단(600)의 최대 가열영역이 상기 내부공간의 하부(240), 원료(300)의 표면(240)이 되도록 진행될 수 있고, 상기 가열수단이 나선형의 코일 형상일 경우, 권취 수 및 두께 등을 변경하여 목적으로 하는 상기 내부공간의 상부(230)와 내부공간의 하부의 온도차를 가하도록 할 수 있다.
상기 제2성장과정(S2)는 상기 제1성장과정(S1)에서 제2온도로 승온 후, 제2온도를 유지하여 본격적으로 원료(300)를 승화시켜 탄화규소 잉곳을 형성하도록 한다.
상기 제2성장과정(S2)은 5 시간 내지 180 시간 동안 진행될 수 있고, 30 시간 내지 160 시간 동안 진행될 수 있으며, 50 시간 내지 150 시간 동안 진행될 수 있다.
상기 성장단계는 상기 반응용기(200)의 상하방향을 축으로 회전하며 진행될 수 있고, 온도구배를 더욱 동일하게 유지하도록 할 수 있다.
상기 성장단계는 상기 반응용기(200) 외부에 소정 유량의 불활성기체를 가할 수 있다. 상기 불활성기체는 상기 반응용기의 내부공간에서 그 흐름이 이루어질 수 있고, 상기 원료(300)에서 상기 탄화규소 종자정(110) 방향으로 그 흐름이 이루어질 수 있다. 이에 따라 상기 반응용기 및 내부공간의 안정적인 온도구배가 형성될 수 있도록 한다.
상기 성장단계의 상기 불활성기체는 구체적으로 아르곤, 헬륨 및 이들의 혼합기체일 수 있다.
상기 냉각단계(S3)는 상기 성장단계를 통해 성장된 탄화규소 잉곳을 소정 냉각속도 및 불활성기체 유량 조건에서 냉각한다.
상기 냉각단계(S3)는 1 ℃/min 내지 10 ℃/min의 속도로 냉각이 진행될 수 있고, 3 ℃/min 내지 9 ℃/min의 속도로 냉각이 진행될 수 있다. 상기 냉각단계는 5 ℃/min 내지 8 ℃/min의 속도로 냉각이 진행될 수 있다.
상기 냉각단계(S3)는 상기 반응용기(200)의 내부공간의 압력 조절이 동시에 이루어질 수 있고, 상기 냉각단계와 별도로 압력 조절이 이루어질 수 있다. 상기 압력 조절은 상기 내부공간의 압력이 최대 800 torr가 되도록 이루어질 수 있다.
상기 냉각단계(S3)는 상기 성장단계와 마찬가지로 상기 반응용기(200) 내부에 소정 유량의 불활성기체를 가할 수 있다. 상기 불활성기체는 예시적으로 아르곤, 질소일 수 있다. 상기 불활성기체는 상기 반응용기의 내부공간에서 그 흐름이 이루어질 수 있고, 상기 원료(300)에서 상기 탄화규소 종자정(110) 방향으로 그 흐름이 이루어질 수 있다.
상기 냉각단계(S3)는 상기 반응용기(200)의 내부공간의 압력이 대기압 이상이 되도록 가압하고, 상기 내부공간의 온도가 상부(230)를 기준으로 1500 ℃ 내지 1700 ℃가 되도록 냉각시키는 1차냉각과정; 상기 1차냉각단계 이후 상기 내부공간의 온도를 상온으로 냉각시키는 2차냉각과정;을 포함할 수 있다.
상기 냉각단계(S3)의 회수는 상기 탄화규소 종자정(110)과 접한 탄화규소 잉곳(100)의 후면을 절단하여 진행될 수 있다. 이렇게 절단된 탄화규소 잉곳은 종자정과 접하는 후면의 손실을 최소화하고, 개선된 결정 품질을 나타낼 수 있다.
상기 절단단계는 상기 탄화규소 잉곳(100)의 (0001)면 또는 성장이 시작된 면과 소정 오프 각을 이루도록 절단될 수 있다. 상기 절단단계의 오프 각은 0 °내지 10 °일 수 있다.
상기 절단단계는 상기 웨이퍼의 두께가 150 μm 내지 900 μm이 되도록 할 수 있고, 200 μm 내지 600 μm 이 되도록 할 수 있으나, 이에 제한하는 것은 아니다.
상기 절단단계 이후, 마련된 탄화규소 웨이퍼의 두께를 평탄화하고 표면을 연마하는 가공단계를 더 포함할 수 있다.
상기 가공단계에서 연삭 휠은 표면에 입자가 매립된 형태일 수 있고, 상기 연삭 휠의 표면에 매립된 입자는 다이아몬드일 수 있다.
상기 가공단계는 상기 연삭 휠과 웨이퍼가 서로 반대 방향으로 회전하며 진행될 수 있다.
상기 가공단계는 상기 연삭 휠의 직경이 상기 웨이퍼의 직경보다 클 수 있고, 250 mm 이하일 수 있다.
상기 가공단계 이후 상기 탄화규소 웨이퍼를 습식 에칭하는 단계를 더 포함할 수 있다.
상기 가공단계는 화학적 기계적 연마(chemical mechanical polishing) 단계를 더 포함할 수 있다.
상기 화학적 기계적 연마는 회전하는 정반 상에 연마입자 슬러리를 가하면서, 회전하는 연마헤드에 고정된 웨이퍼를 소정 압력으로 접촉시켜 이루어질 수 있다.
상기 가공단계 이후 통상의 RCA 화학 세정 용액을 통한 세정단계가 더 이루어질 수 있다.
상기 제조방법을 통해 제조된 웨이퍼는 결함 밀도가 낮고, 불순물 입자 수가 적고, 표면 특성이 양호한 이점을 지니며, 이를 소자 제조에 적용할 시 전기적, 광학적 특성이 우수한 소자를 제조할 수 있다.
반도체 소자(1)
상기의 목적을 달성하기 위하여, 구현예에 따른 반도체 소자는
상기에 따른 탄화규소 웨이퍼(10);
상기 탄화규소 웨이퍼의 일면 상에 배치된 에피택셜 층(21);
상기 에피택셜 층을 사이에 두고 상기 탄화규소 웨이퍼와 마주보게 배치된 배리어 영역(30);
상기 에피택셜 층과 접하는 소스 전극(41); 상기 배리어 영역 상에 배치된 게이트 전극(42); 및
상기 탄화규소 웨이퍼의 타면 상에 배치된 드레인 전극(43);을 포함한다.
상기 반도체 소자(1)의 일례를 도 10에 나타내었다.
상기 탄화규소 웨이퍼(10)는 n+형의 탄화규소를 포함할 수 있다.
여기서, 위 첨자의 +, - 부호는 캐리어 농도를 상대적으로 나타내는 것으로, 예를 들어, n+는 강하게 도핑되어 높은 도펀트 농도를 가진 n형 반도체를 의미하고, p-는 매우 약하게 도핑되어 상대적으로 낮은 도펀트 농도를 가진 p형 반도체를 의미한다.
상기 탄화규소 웨이퍼(10) 상의 에피택셜 층(20)은 상기 탄화규소 웨이퍼와 격자 상수차이가 작거나 거의 없는 탄화규소 단결정 층으로 이루어질 수 있다.
상기 에피택셜 층(20)은 화학기상증착(CVD) 공정 등으로 형성될 수 있다.
상기 에피택셜 층(20)은 상기 n+형의 탄화규소 웨이퍼(10) 상에 배치된 n-형 에피택셜 층(21); 및 상기 n-형 에피택셜 층 상에 배치된 p+형 에피택셜 층(22);을 포함할 수 있다.
상기 p+형 에피택셜 층은 상부에 선택적인 이온 주입을 가하여, n+형 영역(23)이 형성될 수 있다.
상기 반도체 소자(1)의 중앙에는 n-형 에피택셜 층(21)까지 파인 트렌치 구조의 배리어 영역과, 상기 트렌치 구조의 배리어 영역 상에 게이트 전극(42)이 배치될 수 있다.
상기 반도체 소자(1)는 상기 탄화규소 잉곳 및 웨이퍼의 제조방법에 따라 제조된 탄화규소 웨이퍼(10)를 적용하여, 불량률을 저감 시킬 수 있다.
이하, 구체적인 실시예를 통해 본 발명을 보다 구체적으로 설명한다. 하기 실시예는 본 발명의 이해를 돕기 위한 예시에 불과하며, 본 발명의 범위가 이에 한정되는 것은 아니다.
실시예 1 - 탄화규소 웨이퍼의 제조
도 2에 탄화규소 잉곳 제조장치의 일례를 도시한 바와 같이, 반응용기(200) 내부공간 하부에 원료물질(300)인 탄화규소 분말을 장입하고, 그 상부에 탄화규소 종자정(110)을 배치하였다. 이 때, 탄화규소 종자정은 6 인치의 4H-탄화규소 결정으로 구성된 것을 적용하였고, C면((000-1)면)이 내부공간 하부의 탄화규소 원료를 향하도록 통상의 방법으로 고정하였다.
반응용기(200)를 밀폐하고, 그 외부를 단열재(400)로 둘러싼 뒤, 외부에 가열수단(600)인 가열 코일이 구비된 석영관(500) 내에 반응용기를 배치하였다. 상기 반응용기 내부공간을 감압하여 진공 분위기로 조절하고, 아르곤 가스를 주입하여 상기 내부공간이 760 torr에 도달하도록 하였다.
이후, 다시 내부공간을 감압시킴과 동시에, 상기 내부공간의 온도를 하부를 기준으로 표 1의 실시예 1의 제1온도까지 7 ℃/min 내지 10 ℃/min의 속도로 승온시켰다. 제1성장과정으로 감압과 동시에 3 ℃/min 내지 5 ℃/min의 속도로 승온시켰고, 내부공간의 상부와 내부공간의 하부의 온도 및 압력이 표 1의 실시예의 조건이 되도록 설정하였다. 표 1의 실시예의 진행온도, 온도차 및 압력 도달 후, 동일 조건을 유지하며 탄화규소 잉곳을 80 내지 140 시간 동안 성장시켰다.
성장 이후, 상기 내부공간의 온도를 5 ℃/min 내지 8 ℃/min의 속도로 25 ℃까지 냉각시켰고, 동시에 내부공간의 압력이 760 torr가 되도록 아르곤 또는 질소 가스를 주입하여 탄화규소 잉곳을 냉각시켰다.
상기 냉각된 탄화규소 잉곳의 외주면을 연삭하여 균일한 외경을 갖는 형태로 가공하고, 탄화규소 잉곳의 (0001)면과 4 °의 오프 각을 갖도록 절단하였으며, 360 ㎛의 두께를 갖는 탄화규소 웨이퍼를 제조하였다. 그 다음 다이아몬드 휠을 통해 탄화규소 웨이퍼를 연삭하여 두께를 평탄화하고, 이후 실리카 슬러리를 통해 화학적 기계적 연마 처리하였다.
실시예 2 - 탄화규소 웨이퍼의 제조
상기 실시예 1에서, 사전성장 및 성장 시 온도 조건을 하기 표 1의 조건으로 변경하여, 탄화규소 웨이퍼를 제조하였다.
실시예 3 - 탄화규소 웨이퍼의 제조
상기 실시예 1에서, 사전성장 및 성장 시 온도 조건을 하기 표 1의 조건으로 변경하여, 탄화규소 웨이퍼를 제조하였다.
비교예 1 - 탄화규소 웨이퍼의 제조
상기 실시예 1에서, 사전성장 및 성장 시 온도 조건을 하기 표 1의 조건으로 변경하여, 탄화규소 웨이퍼를 제조하였다.
실험예 - 탄화규소 웨이퍼의 결함/불순물 측정
KLA-Tencor 사의 Candela 8520 장치를 통해, 상기 실시예 1 내지 3 및 비교예 1의 탄화규소 웨이퍼를 회전시킴과 동시에, 상기 탄화규소 웨이퍼의 표면에 도 5에 도시된 바와 같이 405 nm의 파장과 소정 입사각을 갖는 제1장치(L1)의 제1레이저 및 355 nm의 파장과 수직으로 조사되는 제2장치(L2)의 제2레이저를 가장자리로부터 중심까지 조사하였다. 이에 따라, 포토루미네선스를 검출하여 이미지를 맵을 형성하고, 탄화규소 웨이퍼 중심을 기준으로 극좌표에 따른 포토루미네선스의 그레이스케일 강도 스펙트럼을 형성하였으며, 그 결과를 도 6 내지 9 및 표 1 등에 나타내었다. 이때, 상기 스펙트럼의 평균 신호 강도 대비 1.2배 내지 25배의 강도를 갖는 피크 신호를 이상 신호로 간주하였다.
도 6 및 표 1을 참조하면, 탄화규소 웨이퍼 일면의 전역에 걸쳐 실시예 1은 17개, 실시예 2는 97개, 실시예 3은 44개의 상기 이상 신호(스펙트럼 상의 피크 신호)를 갖는 것을 확인할 수 있고, 비교예에서는 400 개 이상의 이상 신호를 나타낸 것을 알 수 있다.
제1온도(사전성장) 제2온도(성장) 이상신호
갯수
(6인치
웨이퍼
기준)
하부 온도 상부 온도 온도차 하부 온도 상부 온도 온도차
실시예 1 1590 1550 40 2350 2170 180 17
실시예 2 1520 1450 70 2340 2120 220 97
실시예 3 1660 1600 60 2300 2110 190 44
비교예 1 1770 1680 90 2440 2140 300 433
온도 단위: ℃
또한, 상기 실시예 1 내지 3의 탄화규소 웨이퍼를 기반으로 소자를 제조한 결과, 비교예 대비 양호한 수율을 가지는 것을 확인할 수 있었다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
10: 탄화규소 웨이퍼 11: 일면
12: 타면
100: 탄화규소 잉곳 110: 종자정
200: 반응용기 210: 본체
220: 덮개 230: 내부공간의 상부
240: 내부공간의 하부 300: 원료
400: 단열재 500: 반응챔버, 석영관
600: 가열수단 700: 진공배기장치
800: 매스 플로우 컨트롤러 810: 배관

Claims (10)

  1. 서로 마주보는 일면과 타면을 포함하고,
    상기 일면은 탄화규소 결정의 규소 원자 층이 표면 상에 노출되는 면이고,
    상기 타면은 탄화규소 결정의 탄소 원자 층이 표면 상에 노출되는 면이고,
    상기 일면은 레이저를 조사하여 얻어지는 포토루미네선스 신호 강도 스펙트럼에서 상기 스펙트럼의 평균 신호 강도보다 1.2배 높은 강도를 갖는 피크 신호의 갯수가 1 /cm2 이하인, 탄화규소 웨이퍼.
  2. 제1항에 있어서,
    상기 피크 신호의 갯수가 0.54 /cm2 이하인, 탄화규소 웨이퍼.
  3. 제1항에 있어서,
    상기 탄화규소 웨이퍼는 외곽에서 중심 방향으로 반경의 20 %를 차지하는 가장자리 영역에서, 상기 피크 신호의 갯수가 0.05 /cm2 이하인, 탄화규소 웨이퍼.
  4. 제1항에 있어서,
    상기 탄화규소 웨이퍼에 조사되는 레이저는 소정 입사각을 갖는 제1레이저 및 상기 탄화규소 웨이퍼에 수직으로 조사되는 제2레이저를 포함하고,
    상기 제1레이저 및 제2레이저는 동일한 지점을 향하고,
    상기 제1레이저의 파장은 405 nm이고,
    상기 제2레이저의 파장은 355 nm인, 탄화규소 웨이퍼.
  5. 제1항에 있어서,
    상기 스펙트럼의 신호 강도는 그레이스케일로 변환된 것인, 탄화규소 웨이퍼.
  6. 제1항에 있어서,
    상기 신호 강도의 표준편차는 상기 평균 신호 강도의 0.005 내지 0.05배인, 탄화규소 웨이퍼.
  7. 제1항에 있어서,
    상기 탄화규소 웨이퍼는 4인치 이상이고, 4H 탄화규소를 포함하는, 탄화규소 웨이퍼.
  8. 제1항에 있어서,
    상기 탄화규소 웨이퍼는 표면에 에피택셜 층을 형성하기 이전의 베어 웨이퍼인, 탄화규소 웨이퍼.
  9. 삭제
  10. 제1항에 따른 탄화규소 웨이퍼;
    상기 탄화규소 웨이퍼의 일면 상에 배치된 에피택셜 층;
    상기 에피택셜 층을 사이에 두고 상기 탄화규소 웨이퍼와 마주보게 배치된 배리어 영역;
    상기 에피택셜 층과 접하는 소스 전극; 상기 배리어 영역 상에 배치된 게이트 전극; 및
    상기 탄화규소 웨이퍼의 타면 상에 배치된 드레인 전극;을 포함하는, 반도체 소자.
KR1020210041021A 2021-03-30 2021-03-30 탄화규소 웨이퍼 및 이를 적용한 반도체 소자 KR102321229B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020210041021A KR102321229B1 (ko) 2021-03-30 2021-03-30 탄화규소 웨이퍼 및 이를 적용한 반도체 소자
TW111109069A TWI816326B (zh) 2021-03-30 2022-03-11 碳化矽晶圓以及使用其之半導體元件
US17/692,528 US20220320296A1 (en) 2021-03-30 2022-03-11 Silicon carbide wafer and semiconductor device applied the same
EP22163469.4A EP4071282A1 (en) 2021-03-30 2022-03-22 Silicon carbide wafer and semiconductor device applied thereto
JP2022050763A JP2022155538A (ja) 2021-03-30 2022-03-25 炭化珪素ウエハ及びこれを適用した半導体素子
CN202210323093.6A CN115148578A (zh) 2021-03-30 2022-03-29 碳化硅晶片和应用该碳化硅晶片的半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210041021A KR102321229B1 (ko) 2021-03-30 2021-03-30 탄화규소 웨이퍼 및 이를 적용한 반도체 소자

Publications (1)

Publication Number Publication Date
KR102321229B1 true KR102321229B1 (ko) 2021-11-03

Family

ID=78505153

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210041021A KR102321229B1 (ko) 2021-03-30 2021-03-30 탄화규소 웨이퍼 및 이를 적용한 반도체 소자

Country Status (6)

Country Link
US (1) US20220320296A1 (ko)
EP (1) EP4071282A1 (ko)
JP (1) JP2022155538A (ko)
KR (1) KR102321229B1 (ko)
CN (1) CN115148578A (ko)
TW (1) TWI816326B (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140024473A (ko) * 2011-07-19 2014-02-28 쇼와 덴코 가부시키가이샤 SiC 에피택셜 웨이퍼 및 그 제조 방법, 및 SiC 에피택셜 웨이퍼의 제조 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4887418B2 (ja) * 2009-12-14 2012-02-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP5961357B2 (ja) * 2011-09-09 2016-08-02 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
US8860040B2 (en) * 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US10202706B2 (en) 2014-09-30 2019-02-12 Showa Denko K.K. Silicon carbide single crystal wafer and method of manufacturing a silicon carbide single crystal ingot
KR101951136B1 (ko) * 2015-03-24 2019-02-21 쇼와 덴코 가부시키가이샤 탄화규소 단결정의 제조 방법
JP6584253B2 (ja) * 2015-09-16 2019-10-02 ローム株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置
JPWO2020031971A1 (ja) * 2018-08-07 2021-08-10 ローム株式会社 ＳｉＣ半導体装置
WO2020077848A1 (zh) 2018-10-16 2020-04-23 山东天岳先进材料科技有限公司 一种高纯碳化硅单晶衬底及其制备方法
JP7242488B2 (ja) * 2019-09-17 2023-03-20 株式会社東芝 半導体装置の製造方法
TW202200498A (zh) * 2020-06-18 2022-01-01 盛新材料科技股份有限公司 半絕緣單晶碳化矽塊材以及粉末
JP7057014B2 (ja) * 2020-08-31 2022-04-19 セニック・インコーポレイテッド 炭化珪素インゴットの製造方法及びそれによって製造された炭化珪素インゴット

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140024473A (ko) * 2011-07-19 2014-02-28 쇼와 덴코 가부시키가이샤 SiC 에피택셜 웨이퍼 및 그 제조 방법, 및 SiC 에피택셜 웨이퍼의 제조 장치

Also Published As

Publication number Publication date
JP2022155538A (ja) 2022-10-13
TW202246593A (zh) 2022-12-01
US20220320296A1 (en) 2022-10-06
TWI816326B (zh) 2023-09-21
EP4071282A1 (en) 2022-10-12
CN115148578A (zh) 2022-10-04

Similar Documents

Publication Publication Date Title
JP5304713B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハ
TWI725910B (zh) 晶圓、磊晶晶圓以及其製造方法
KR20210050858A (ko) 탄화규소 잉곳, 웨이퍼 및 이의 제조방법
EP2924150B1 (en) ß-GA2O3-BASED SINGLE CRYSTAL SUBSTRATE
CN113322519A (zh) 外延片、晶片及其制造方法
KR102245213B1 (ko) 탄화규소 잉곳의 제조방법 및 탄화규소 잉곳 제조 시스템
KR102192518B1 (ko) 웨이퍼 및 웨이퍼의 제조방법
KR102195325B1 (ko) 탄화규소 잉곳, 웨이퍼 및 이의 제조방법
KR102235858B1 (ko) 탄화규소 잉곳의 제조방법 및 탄화규소 잉곳 제조용 시스템
JP2023533326A (ja) 高品質の炭化ケイ素種結晶、炭化ケイ素結晶、炭化ケイ素基板およびそれらの製造方法
KR102321229B1 (ko) 탄화규소 웨이퍼 및 이를 적용한 반도체 소자
KR102236395B1 (ko) 탄화규소 잉곳 제조방법, 탄화규소 웨이퍼 및 탄화규소 웨이퍼 제조방법
KR102239736B1 (ko) 탄화규소 잉곳의 제조방법 및 이에 따라 제조된 탄화규소 잉곳
KR102434780B1 (ko) 탄화규소 웨이퍼 및 반도체 소자
CN114108077A (zh) 碳化硅锭的制造方法及由此制成的碳化硅锭
KR102229588B1 (ko) 웨이퍼의 제조방법, 에피택셜 웨이퍼의 제조방법, 이에 따라 제조된 웨이퍼 및 에피택셜 웨이퍼
KR102236394B1 (ko) 탄화규소 웨이퍼 및 이를 적용한 반도체 소자
KR102236397B1 (ko) 탄화규소 웨이퍼 및 이를 적용한 반도체 소자
JP2024041994A (ja) 炭化珪素ウエハ及びその製造方法
JP2018058749A (ja) 炭化珪素単結晶育成用の種結晶基板及びその製造方法並びに炭化珪素単結晶の製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant