JP5212472B2 - シリコンエピタキシャルウェーハの製造方法 - Google Patents

シリコンエピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP5212472B2
JP5212472B2 JP2010516792A JP2010516792A JP5212472B2 JP 5212472 B2 JP5212472 B2 JP 5212472B2 JP 2010516792 A JP2010516792 A JP 2010516792A JP 2010516792 A JP2010516792 A JP 2010516792A JP 5212472 B2 JP5212472 B2 JP 5212472B2
Authority
JP
Japan
Prior art keywords
epitaxial
polishing
wafer
epitaxial layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010516792A
Other languages
English (en)
Other versions
JPWO2009150896A1 (ja
Inventor
昌幸 石橋
信司 中原
哲郎 岩下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2010516792A priority Critical patent/JP5212472B2/ja
Publication of JPWO2009150896A1 publication Critical patent/JPWO2009150896A1/ja
Application granted granted Critical
Publication of JP5212472B2 publication Critical patent/JP5212472B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

この発明は、Ｐ／Ｐ型シリコンエピタキシャルウェーハ及びその製造方法に関するものである。
｛１１０｝面を主面とするシリコンウェーハを用いると、ｐＭＯＳトランジスターにおいてキャリア移動度が｛１００｝面を主面とするウェーハよりも高いことから、ｐＭＯＳトランジスターを高速化できることが知られている。
一方、エピタキシャルウェーハは、エピタキシャル層の欠陥が極めてすくないことから高性能デバイスの素材として用いられている。このため、｛１１０｝面を主面としたエピタキシャルウェーハは、ＭＰＵ等の高性能デバイスの素材として優れた特性を示すことが予想される。
しかしながら、｛１１０｝面を主面としたエピタキシャルウェーハでは、エピタキシャル成長後、表面にヘイズ（haze）と呼ばれる曇りが発生しやすく、パーティクルカウンターによるＬＰＤ（Light Point Defects、輝点欠陥）の測定さえ困難になり、ウェーハの品質保証ができない場合も生じる。
この対策として、＜１００＞軸方向へ、０．５度以上３度以下傾斜させたオフアングルを有するシリコン単結晶基板上にエピタキシャル層を成長させるとヘイズレベルが低下することが知られている（特許文献１）。
特開２００５−３９１１１号公報
しかしながら、上記特許文献１に記載の方法では、｛１１０｝面が傾斜しているために、キャリアが傾斜した格子と衝突し、キャリアの移動度が低くなる懸念があり、また表面のヘイズレベルも十分とは言えないレベルである。
この発明が解決しようとする課題は、｛１１０｝面の傾斜角度が小さくてもヘイズレベルが良好なウェーハを提供することである。
［１］第１発明に係るシリコンエピタキシャルウェーハの製造方法は、｛１１０｝面を主面とし、｛１１０｝面のオフアングルが１度未満のシリコン単結晶基板にエピタキシャル層を成長させる工程と、前記エピタキシャル層表面のヘイズレベル（ＳＰ２，ＤＷＯモードで測定）が０．１８ｐｐｍ以下になるように、前記エピタキシャル層の表面を研磨する工程と、を備えることを特徴とする。
［２］第２発明に係るシリコンエピタキシャルウェーハの製造方法は、｛１１０｝面を主面とし、｛１１０｝面のオフアングルが１度未満のシリコン単結晶基板にエピタキシャル層を成長させる工程と、前記エピタキシャル層表面の表面粗さの平均自乗根ＲＭＳ（原子間力顕微鏡ＡＦＭにより１０μｍ角の領域で測定）が０．０６０ｎｍ以下になるように、前記エピタキシャル層の表面を研磨する工程と、を備えることを特徴とする。
［３］第３発明に係るシリコンエピタキシャルウェーハの製造方法は、上記シリコンエピタキシャルウェーハの製造方法において、前記研磨工程における研磨代が０．０５μｍ〜１μｍであることを特徴とする。
［４］この場合に、前記研磨処理後における前記エピタキシャル層表面のヘイズレベルが０．１８ｐｐｍ以下であり、かつ表面粗さの平均自乗根ＲＭＳが０．０６０ｎｍ以下であることがより好ましい。
［５］第４発明に係るシリコンエピタキシャルウェーハは、｛１１０｝面を主面とするシリコン単結晶基板にエピタキシャル層を成長させたシリコンエピタキシャルウェーハであって、前記エピタキシャル層を成長させるシリコン単結晶基板のオフアングルが１度未満であり、前記エピタキシャル層表面のヘイズレベル（ＳＰ２，ＤＷＯモードで測定）が０．１８ｐｐｍ以下であることを特徴とする。
［６］第５発明に係るシリコンエピタキシャルウェーハは、｛１１０｝面を主面とするシリコン単結晶基板にエピタキシャル層を成長させたシリコンエピタキシャルウェーハであって、前記エピタキシャル層を成長させるシリコン単結晶基板のオフアングルが１度未満であり、前記エピタキシャル層表面の表面粗さＲＭＳ（原子間力顕微鏡ＡＦＭにより１０μｍ角の領域で測定）が０．０６０ｎｍ以下であることを特徴とする。
［７］第６発明に係るシリコンエピタキシャルウェーハは、｛１１０｝面を主面とするシリコン単結晶基板にエピタキシャル層を成長させたシリコンエピタキシャルウェーハであって、前記エピタキシャル層表面のヘイズレベル（ＳＰ２，ＤＷＯモードで測定）が０．１８ｐｐｍ以下であり、かつ前記エピタキシャル層表面の表面粗さの平均自乗根ＲＭＳ（原子間力顕微鏡ＡＦＭにより１０μｍ角の領域で測定）が０．０６０ｎｍ以下であることを特徴とする。
［８］第７発明に係るシリコンエピタキシャルウェーハの製造方法は、エピタキシャル装置を用いてシリコン単結晶基板にエピタキシャル層を成長させる工程と、
前記工程を終えたウェーハを前記エピタキシャル装置から取り出したのち研磨を行う工程と、を備えるシリコンエピタキシャルウェーハの製造方法において、前記ウェーハを取り出してから１０時間を経過した後には、前記研磨を行わないことを特徴とする。
［９］第８発明に係るシリコンエピタキシャルウェーハの製造方法は、シリコン単結晶基板にエピタキシャル層を成長させる工程と、前記基板の表裏両面を同時に研磨する研磨工程と、を備えることを特徴とする。
［１１］この場合に、前記シリコン単結晶基板が、｛１１０｝面を主面とするものであることがより好ましい。
上記発明によれば、｛１１０｝面の傾斜角度が小さくてもヘイズレベルが良好なウェーハを得ることができる。
シリコンエピタキシャルウェーハを研磨したときのモータ負荷電流のプロファイルを示すグラフである。 研磨時間と研磨量との関係の一例を示すグラフである。
以下、上記発明の実施形態を説明する。
《第１実施形態》
本実施形態による最良の製品は、｛１１０｝面を主面とし、｛１１０｝面のオフアングルが１度未満のシリコン単結晶基板にエピタキシャル層を成長させたのち、エピタキシャル層の表面を研磨することにより得られる。
必要な研磨代としては、ヘイズレベルの改善の観点からは少なくとも、０．０５μｍ以上が必要であり、上限は特に限定されないがヘイズレベル改善の観点からは１μｍもあれば十分である。
実施例１：ＣＺ法により、主軸方位が＜１１０＞で、直径３０５ｍｍのｐ型シリコン単結晶インゴットを製造した。このインゴットを、直径３００ｍｍに外周研削後ノッチ加工し、電気比抵５〜１０ｍΩｃｍのブロックを複数切り出した。このブロックを、ワイヤーソーを用い、｛１１０｝面の傾きが表１に示す傾斜方位＜１００＞，＜１１１＞，＜１１０＞という３方位と、それぞれの傾斜方位に対するオフアングル０度〜１０度となるようにスライスした。
このウェーハを、面取、ラッピング、仕上げ面取り、エッチング、両面研磨、テープ面取り、エッジの鏡面研磨、表面の片面研磨の順に加工して鏡面研磨ウェーハを得た。なお、工程間の洗浄処理の記述は省略するが、通常のウェーハ加工プロセスと同様に洗浄処理した。
その後、枚葉式エピ炉を用いて厚み４μｍのエピタキシャル膜を成長させた。エピ炉から取り出したウェーハは、ただちにＳＣ−１洗浄液でパッシベーション処理した。得られたエピタキシャルウェーハの一部は、片面研磨装置を用いエピタキシャル面の表面を０．３μｍ研磨した。
得られたエピタキシャル成長のままのウェーハと、表面を研磨したウェーハを、ケーエルエー・テンコール株式会社製のパターンなしウェーハ表面異物検査装置（モデル：Surfscan SP2）を用いて、ＤＷＯモード（Ｄａｒｋ Ｆｉｅｌｄ Ｗｉｄｅ Ｏｂｌｉｑｕｅモード：暗視野・ワイド・斜め入射モード）で、エピタキシャル層表面のヘイズレベルを検査した。
また、ＡＦＭ（原子間力顕微鏡）をもちいて、測定範囲１０μｍ×１０μｍで表面粗さを測定し、表面粗さのＲＭＳ（Ｒｏｏｔ Ｍｅａｎ Ｓｑｕａｒｅ：平均自乗根）を算出した。この結果を表１に示す。
Figure 0005212472
 実施例１のエピタキシャル層形成後に研磨したエピタキシャルウェーハは、傾斜方位、オフアングルによらずヘイズレベルが良好である。
本実施形態に係る製造方法で得られた｛１１０｝面を主面とするエピタキシャルウェーハは、研磨仕上げであるためヘイズレベルが良好で、パーティクルカウンターによるＬＰＤ等の品質管理が可能であり、またオフアングルが小さく、キャリア移動度の面でも良好である。
《第２実施形態》
ところで、エピタキシャルウェーハは、その結晶構造の完全性から高性能デバイスの素材として用いられている。近年のデバイス工程の微細化に伴い、従来に比べ表面平坦度や純度に対する要求が厳しくなっており、エピタキシャル成長後、表面を研磨する方法が知られている（たとえば特開２００６−１２０９３９号公報参照）。
しかしながら、これらの方法でエピタキシャル処理したウェーハを、研磨処理すると、ウェーハ表面のヘイズレベルが著しく悪化する場合があった。ヘイズレベルが高い場合、表面異物検査装置でＬＰＤの測定ができず、品質の評価ができないという問題がある。
そこで本実施形態は、エピタキシャル処理したウェーハを、湿式洗浄や研磨処理した場合に発生することがある異常なヘイズレベルが高くなる現象が起こらないエピタキシャルウェーハの製造方法を提供することを目的とする。
本発明者らは、研磨処理した場合に発生することがある異常なヘイズ（Ｈａｚｅ）は、エピタキシャル装置の炉から取り出して、研磨を、取り出しから１０時間より後に行うと発生することを見出した。
この理由は明確ではないが、ウェーハを保管する雰囲気中のなんらかのガス成分が、ウェーハの構成元素であるシリコンと反応して反応生成物ができ、研磨で脱離するとピットが生成しヘイズレベルが悪化するものと推察される。
実施例２：
ＣＺ法により、主軸方位が＜１１０＞で、直径３０５ｍｍのｐ型シリコン単結晶インゴットを製造した。このインゴットを、直径３００ｍｍに外周研削後ノッチ加工し、電気比抵５〜１０ｍΩｃｍのブロックを切り出した。このブロックを、ワイヤーソーを用い、オフアングル０度でスライスした。
このウェーハを、面取、ラッピング、仕上げ面取り、エッチング、両面研磨、テープ面取り、エッジの鏡面研磨、表面の片面研磨の順に加工して鏡面研磨ウェーハを得た。なお、工程間の洗浄処理の記述は省略するが、通常のウェーハ加工プロセスと同様に洗浄処理した。
その後、枚葉式エピタキシャル炉を用いて厚み５μｍのエピタキシャル膜を成長させた。エピ炉から取り出したウェーハは、ただちにＳＣ−１洗浄液でパッシベーション処理した。得られたエピタキシャルウェーハを、ＦＯＵＰに入れ、クリーンルーム内で所定時間保持後、片面研磨装置を用いエピタキシャル層の表面を、０．３μｍ研磨した。
こうして得られたエピタキシャル層表面が研磨されたウェーハを、ケーエルエー・テンコール株式会社製のパターンなしウェーハ表面異物検査装置（モデル： Surfscan SP2）を用いて、ＤＷＯモード（Ｄａｒｋ Ｆｉｅｌｄ Ｗｉｄｅ Ｏｂｌｉｑｕｅモード：暗視野・ワイド・斜め入射モード）で、エピタキシャル層表面のヘイズレベルを検査した。この結果を表２に示す。
Figure 0005212472
 保持時間１０時間までは、Ｈａｚｅレベルは良好であるが、保持時間１０時間を越えるとヘイズレベルは徐々に悪化することがわかる。
本実施形態の方法で得られたエピタキシャルウェーハは、異常なヘイズの発生がなく、安定して表面異物検査装置でのＬＰＤ測定が可能であり、デバイス用ウェーハとして好適である。
《第３実施形態》
上述したとおり、エピタキシャルウェーハは、その結晶構造の完全性から高性能デバイスの素材として用いられている。しかしながら、近年のデバイス工程の微細化に伴い、従来に比べ表面平坦度に対する要求が厳しくなっている。エピタキシャルウェーハの平坦度を改善する方法としては、エピタキシャル成長後、表面を研磨する方法が知られている（たとえば特開２００６−１２０９３９号公報参照）。
また、｛１１０｝面を主面とするシリコンウェーハを用いると、ｐＭＯＳトランジスターにおいてキャリア移動度が｛１００｝面を主面とするウェーハよりも高いことから、ｐＭＯＳトランジスターを高速化できることが知られている。
一方、エピタキシャルウェーハは、エピタキシャル層の欠陥が極めてすくないことから高性能デバイスの素材として用いられている。このため、｛１１０｝面を主面としたエピタキシャルウェーハは、ＭＰＵ等の高性能デバイスの素材として優れた特性を示すことが予想される。
しかしながら、｛１１０｝面を主面としたエピタキシャルウェーハでは、エピタキシャル成長後、表面にヘイズ（Ｈａｚｅ）と呼ばれる曇りが発生しやすく、パーティクルカウンターによるＬＰＤの測定さえ困難になり、ウェーハの品質保証が出来ない場合も生じる。
本実施形態は、表面の平坦度が良好で、ソリの少ないエピタキシャルウェーハを提供することを目的とする。
本実施形態の最良の製法は、通常のエピタキシャルウェーハの製造方法で製造したウェーハを、両面同時研磨装置で研磨する方法である。両面同時研磨での研磨代は、必ずしも同じ厚みである必要はなく、表裏で異なった研磨代としてもよく、これは表裏の研磨代は両面研磨装置の回転速度を異なったものとするとか、研磨パッド材質を上下で異なったものにする等で達成できる。高回転パッド側の表面は研磨代が大きくなり、また酸化膜厚みの薄い方の面の研磨代が大きくなる。
本実施形態の方法で得られた、エピタキシャル成長後に両面研磨されたウェーハは、平坦度が良好で反りが少ないという特性を有し、さらに｛１１０｝面を主面とするシリコン単結晶基板を用いるとヘイズレベルが良好な｛１１０｝面を主面とするエピタキシャルウェーハが得られる。
なお、以上説明した実施形態は、上記発明の理解を容易にするために記載されたものであって、上記発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、上記発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
たとえば、エピタキシャル層が形成されたウェーハ基板を研磨する工程においては、研磨定盤による研磨時間を所定値に設定することによって所定の研磨代（研磨量）だけ研磨する。このとき、エピタキシャル層の表面には酸化シリコン膜が形成されており、当該酸化シリコン膜の厚さは洗浄後の経過時間によって異なるため、酸化シリコン膜の研磨代だけ誤差が生じる。
しかしながら、本発明者らが探究したところ、酸化シリコン膜を研磨し始めてから当該酸化シリコン膜を全て除去し、次いでエピタキシャル膜の研磨に移行する際の、研磨定盤を駆動するモータの負荷電流には、図１に示すような特有のプロファイルが観察される。すなわち、酸化シリコン膜を研磨しているときのモータ負荷電流は増加傾向を示すが、エピタキシャル膜の研磨に移行するとモータの負荷電流は一定の値を維持するか漸減する傾向を示す。
このプロファイルに基づいて研磨代を制御することができる。すなわち、モータの負荷電流を検出し、酸化シリコン膜の研磨を終了した時点から研磨時間の計測を開始し、図２に示すような研磨代−研磨時間の関係に基づいて目標とする研磨代だけ研磨する。

Claims (4)

  1. エピタキシャル装置を用いて、｛１１０｝面を主面とし、｛１１０｝面のオフアングルが１度未満のシリコン単結晶基板にエピタキシャル層を成長させる工程と、
    前記エピタキシャル層を成長させる工程を終えた基板を前記エピタキシャル装置から取り出してから１０時間以内に前記基板の両面を同時に研磨する研磨工程と、を備え、
    前記研磨工程において、前記エピタキシャル層表面のヘイズレベル（ＳＰ２，ＤＷＯモードで測定）が０．１８ｐｐｍ以下になるように、前記エピタキシャル層の表面を研磨することを特徴とするシリコンエピタキシャルウェーハの製造方法。
  2. エピタキシャル装置を用いて、｛１１０｝面を主面とし、｛１１０｝面のオフアングルが１度未満のシリコン単結晶基板にエピタキシャル層を成長させる工程と、
    前記エピタキシャル層を成長させる工程を終えた基板を前記エピタキシャル装置から取り出してから１０時間以内に前記基板の両面を同時に研磨する研磨工程と、を備え、
    前記研磨工程において、前記エピタキシャル層表面の表面粗さの平均自乗根ＲＭＳ（原子間力顕微鏡ＡＦＭにより１０μｍ角の領域で測定）が０．０６０ｎｍ以下になるように、前記エピタキシャル層の表面を研磨することを特徴とするシリコンエピタキシャルウェーハの製造方法。
  3. 請求項１又は２に記載のシリコンエピタキシャルウェーハの製造方法において、
    前記研磨工程における研磨代が０．０１μｍ〜１μｍであることを特徴とするシリコンエピタキシャルウェーハの製造方法。
  4. 請求項３に記載のシリコンエピタキシャルウェーハの製造方法において、
    前記研磨処理後における前記エピタキシャル層表面のヘイズレベルが０．１８ｐｐｍ以下であり、かつ表面粗さの平均自乗根ＲＭＳが０．０６０ｎｍ以下であることを特徴とするシリコンエピタキシャルウェーハの製造方法。
JP2010516792A 2008-06-10 2009-04-17 シリコンエピタキシャルウェーハの製造方法 Active JP5212472B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010516792A JP5212472B2 (ja) 2008-06-10 2009-04-17 シリコンエピタキシャルウェーハの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008151980 2008-06-10
JP2008151980 2008-06-10
JP2010516792A JP5212472B2 (ja) 2008-06-10 2009-04-17 シリコンエピタキシャルウェーハの製造方法
PCT/JP2009/057759 WO2009150896A1 (ja) 2008-06-10 2009-04-17 シリコンエピタキシャルウェーハ及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2009150896A1 JPWO2009150896A1 (ja) 2011-11-10
JP5212472B2 true JP5212472B2 (ja) 2013-06-19

Family

ID=41416607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010516792A Active JP5212472B2 (ja) 2008-06-10 2009-04-17 シリコンエピタキシャルウェーハの製造方法

Country Status (4)

Country Link
US (1) US8815710B2 (ja)
JP (1) JP5212472B2 (ja)
TW (1) TWI400743B (ja)
WO (1) WO2009150896A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8271814B2 (en) 2010-03-22 2012-09-18 Microsoft Corporation Migrating a client computer to a virtual machine server when the client computer is deemed to be idle
JP5375768B2 (ja) * 2010-08-17 2013-12-25 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
CN103311115A (zh) * 2012-03-16 2013-09-18 鑫晶钻科技股份有限公司 可辨识正反面的蓝宝石基板的制造方法
JP6127748B2 (ja) * 2013-06-10 2017-05-17 株式会社Sumco エピタキシャルウェーハの製造方法
JP6402703B2 (ja) * 2015-11-17 2018-10-10 信越半導体株式会社 欠陥領域の判定方法
US11124893B2 (en) * 2017-12-21 2021-09-21 Globalwafers Co., Ltd. Method of treating a single crystal silicon ingot to improve the LLS ring/core pattern
JP7103210B2 (ja) * 2018-12-27 2022-07-20 株式会社Sumco シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP7063259B2 (ja) * 2018-12-27 2022-05-09 株式会社Sumco シリコンエピタキシャルウェーハの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03295235A (ja) * 1990-04-12 1991-12-26 Toshiba Corp エピタキシャルウェーハの製造方法
JP2004265918A (ja) * 2003-02-07 2004-09-24 Shin Etsu Handotai Co Ltd シリコン半導体基板及びその製造方法
JP2005039111A (ja) * 2003-07-17 2005-02-10 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びその製造方法
JP2006100596A (ja) * 2004-09-29 2006-04-13 Sumco Corp シリコンエピタキシャルウェーハおよびその製造方法
JP2008088051A (ja) * 2006-09-06 2008-04-17 Sumco Corp エピタキシャルウェーハおよびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326467A (ja) 1992-05-15 1993-12-10 Toshiba Corp 半導体基板及びその製造方法
DE10025871A1 (de) * 2000-05-25 2001-12-06 Wacker Siltronic Halbleitermat Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung
EP1667214B1 (en) * 2003-09-10 2012-03-21 Shin-Etsu Handotai Co., Ltd. Method for cleaning a multilayer substrate and method for bonding substrates and method for producing bonded wafer
KR100603588B1 (ko) * 2004-06-09 2006-07-24 주식회사 하이닉스반도체 낮은 콘택 저항을 갖는 반도체 소자 및 그 제조 방법
JP2006120939A (ja) 2004-10-22 2006-05-11 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP2008088045A (ja) * 2006-09-05 2008-04-17 Sumco Corp シリコン単結晶の製造方法およびシリコンウェーハの製造方法
JP5023900B2 (ja) * 2006-09-05 2012-09-12 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハ
JPWO2009081720A1 (ja) * 2007-12-21 2011-05-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
TW201000693A (en) * 2008-06-05 2010-01-01 Sumco Corp Epitaxial silicon wafer and method for producing the same
US7816765B2 (en) * 2008-06-05 2010-10-19 Sumco Corporation Silicon epitaxial wafer and the production method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03295235A (ja) * 1990-04-12 1991-12-26 Toshiba Corp エピタキシャルウェーハの製造方法
JP2004265918A (ja) * 2003-02-07 2004-09-24 Shin Etsu Handotai Co Ltd シリコン半導体基板及びその製造方法
JP2005039111A (ja) * 2003-07-17 2005-02-10 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びその製造方法
JP2006100596A (ja) * 2004-09-29 2006-04-13 Sumco Corp シリコンエピタキシャルウェーハおよびその製造方法
JP2008088051A (ja) * 2006-09-06 2008-04-17 Sumco Corp エピタキシャルウェーハおよびその製造方法

Also Published As

Publication number Publication date
TW201003743A (en) 2010-01-16
US8815710B2 (en) 2014-08-26
WO2009150896A1 (ja) 2009-12-17
US20110031592A1 (en) 2011-02-10
JPWO2009150896A1 (ja) 2011-11-10
TWI400743B (zh) 2013-07-01

Similar Documents

Publication Publication Date Title
JP5212472B2 (ja) シリコンエピタキシャルウェーハの製造方法
CN110079862B (zh) 碳化硅单晶衬底、碳化硅外延衬底及它们的制造方法
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
JP2007204286A (ja) エピタキシャルウェーハの製造方法
JP5694413B2 (ja) 平滑なウェハの製造方法
TWI478228B (zh) Silicon wafer manufacturing method
JP4854936B2 (ja) シリコンウエーハの製造方法及びシリコンウエーハ
JP2010034128A (ja) ウェーハの製造方法及び該方法により得られたウェーハ
JP4244411B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2016052991A (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板およびこれらの製造方法
JP2010040876A (ja) 半導体ウェーハの製造方法
JP2009302140A (ja) シリコンエピタキシャルウェーハ及びその製造方法
JP2007073594A (ja) エピタキシャルシリコンウェーハの製造方法
JPH09266212A (ja) シリコンウエーハおよびその製造方法
JP5515253B2 (ja) 半導体ウェーハの製造方法
JP7063259B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP7103210B2 (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
CN113544817B (en) Method for producing silicon epitaxial wafer and silicon epitaxial wafer
JP5565012B2 (ja) エピタキシャルウェーハの評価方法及びエピタキシャルウェーハの製造方法
JP5211750B2 (ja) 単結晶シリコンウエーハの製造方法
JP2000243699A (ja) 半導体ウェハの製造方法および半導体装置の製造方法
US20070289947A1 (en) Method for polishing lithium aluminum oxide crystal
KR20080063641A (ko) 에피텍셜 웨이퍼의 제작 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130211

R150 Certificate of patent or registration of utility model

Ref document number: 5212472

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250