JP5023900B2 - エピタキシャルシリコンウェーハ - Google Patents

エピタキシャルシリコンウェーハ Download PDF

Info

Publication number
JP5023900B2
JP5023900B2 JP2007228717A JP2007228717A JP5023900B2 JP 5023900 B2 JP5023900 B2 JP 5023900B2 JP 2007228717 A JP2007228717 A JP 2007228717A JP 2007228717 A JP2007228717 A JP 2007228717A JP 5023900 B2 JP5023900 B2 JP 5023900B2
Authority
JP
Japan
Prior art keywords
silicon wafer
plane
epitaxial
wafer
ingot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007228717A
Other languages
English (en)
Other versions
JP2008091891A (ja
Inventor
敬幸 土肥
信司 中原
雅哉 櫻井
正人 坂井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2007228717A priority Critical patent/JP5023900B2/ja
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to TW096133176A priority patent/TWI376434B/zh
Priority to DE07017348T priority patent/DE07017348T1/de
Priority to CN2007101497327A priority patent/CN101168851B/zh
Priority to US11/850,591 priority patent/US7989073B2/en
Priority to EP07017348A priority patent/EP1898450A3/en
Priority to KR1020070089803A priority patent/KR100904487B1/ko
Publication of JP2008091891A publication Critical patent/JP2008091891A/ja
Priority to US13/164,511 priority patent/US8152919B2/en
Application granted granted Critical
Publication of JP5023900B2 publication Critical patent/JP5023900B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/901—Levitation, reduced gravity, microgravity, space
    • Y10S117/902—Specified orientation, shape, crystallography, or size of seed or substrate

Description

本発明は、エピタキシャルシリコンウェーハおよびその製造方法に係り、特に｛１１０｝面を傾けた面を主面とするシリコンウェーハに用いて好適な技術に関する。
最近、シリコン単結晶の主面が｛１１０｝面もしくはその近傍とされる、いわゆる｛１１０｝シリコンウェーハを用いた半導体集積回路素子の実現性が高くなっている。この｛１１０｝シリコンウェーハは、ＭＯＳＦＥＴのチャネル方向のキャリア移動度が従来から使われていた｛１００｝ウェーハに比べて高くなる可能性のあるもので、ロジック系デバイスへの適用が見込まれている。
特開２００４−２６５９１８号公報
｛１１０｝シリコンウェーハにエピタキシャル層を成膜したエピタキシャルウェーハは、エピタキシャル成長後のウェーハ表面ラフネスが、｛１００｝ウェーハにエピタキシャル層を成膜したエピタキシャルウェーハよりも劣化するという問題があった。
この表面ラフネス劣化の影響は、面検機でのヘイズ（ＨＡＺＥ）レベル劣化の原因となり、高精度品対応として特に表面の微小サイズＬＰＤを測定する上で、ノイズとして測定値に大きな影響を及ぼしてしまう。
その結果、上記のノイズ値への影響により、｛１１０｝エピタキシャルウェーハにおいては、ウェーハ表面の検査時に、１００ｎｍサイズ以下のＬＰＤ（Ｌｉｇｈｔ Ｐｏｉｎｔ Ｄｅｆｅｃｔ）を測定することが難しい状況であり、このため、ウェーハ表面の状態を認識することができず、ウェーハの品質評価をおこなうことができないという問題があった。
本発明は、上記の事情に鑑みてなされたもので、以下の目的を達成しようとするものである。
｛１１０｝ウェーハにおいて、表面ラフネスを向上を図ること。
本発明のエピタキシャルシリコンウェーハは、シリコン単結晶の（１１０面の法線Ｍ０を傾角度方位に向かって傾斜角度ξだけ傾けた法線Ｍ０’を法線とする面を主面とするシリコンウェーハにエピタキシャル層を成長させたエピタキシャルシリコンウェーハであって、
エピタキシャル層を成長させるシリコンウェーハは、前記傾角度方位ψが、該（１１０）面に対して平行な［００１］方位から［１−１０］方向または［−１１０］方向に対して０＜ψ＜４５°の範囲に設定され、
前記傾斜角度ξが前記（１１０）面から０〜１０°の範囲に設定され、
前記エピタキシャルシリコンウェーハ表面が、レーザー面検機で測定して検出されるＬＰＤの最小サイズを６５ｎｍ以上とすることを特徴とする。
本発明は、前記エピタキシャルシリコンウェーハの表面ラフネスがＲＭＳ０．１５ｎｍでとされることや、前記エピタキシャル層が膜厚１〜６μｍとして成長させることができる。
本発明のエピタキシャルシリコンウェーハは、シリコン単結晶の（１１０）面の法線Ｍ０を傾角度方位に向かって傾斜角度ξだけ傾けた法線Ｍ０’を法線とする面を主面とするシリコンウェーハにエピタキシャル層を成長させたエピタキシャルシリコンウェーハであって、
エピタキシャル層を成長させるシリコンウェーハは、前記傾角度方位ψが、該（１１０）面に対して平行な［００−１］方位から［１−１０］方向または［−１１０］方向に対して０＜ψ＜４５°の範囲に設定され、
前記傾斜角度ξが前記（１１０）面から０〜１０°の範囲に設定され、
前記エピタキシャルシリコンウェーハ表面が、レーザー面検機で測定して検出されるＬＰＤの最小サイズを６５ｎｍ以上とすることを特徴とする。
本発明のエピタキシャルシリコンウェーハは、シリコン単結晶の｛１１０｝面を傾けた面を主面とするシリコンウェーハにエピタキシャル層を成長させたエピタキシャルシリコンウェーハであって、
エピタキシャル層を成長させるシリコンウェーハは、前記｛１１０｝面を傾ける傾角度方位が、該｛１１０｝面に対して平行な＜１００＞方位から＜１１０＞方向に対して０〜４５°の範囲に設定されてなることにより上記課題を解決した。
また、他の本発明本発明において、前記｛１１０｝面を傾ける傾斜角度が前記｛１１０｝面から０〜１０°の範囲に設定されることがより好ましい。
さらに他の本発明本発明は、前記エピタキシャルシリコンウェーハ表面を、レーザー面検機で測定し、検出されるＬＰＤの最小サイズが１００ｎｍ以下とすること。
また、また、本発明のエピタキシャルシリコンウェーハの製造方法において、シリコン単結晶の｛１１０｝面を傾けた面を主面とするシリコンウェーハにエピタキシャル層を成長させるエピタキシャルシリコンウェーハの製造方法であって、
引き上げた単結晶からエピタキシャル層を成長させるシリコンウェーハをスライスする際に、
前記｛１１０｝面を傾ける傾角度方位が該｛１１０｝面に対して平行な＜１００＞方位から＜１１０＞方向に対して０〜４５°の範囲となるようにスライスするスライス角度を設定してなる手段を採用することもできる。
また、また、他の本発明においては、前記｛１１０｝面を傾ける傾斜角度が前記｛１１０｝面から０〜１０°の範囲となるように前記スライス角度を設定してなることができる。

ここで、傾角度方位が上記の範囲より大きい場合には、表面ラフネスが大きくなってしまい、レーザー面検機による測定で、少なくとも１００ｎｍサイズ以下のＬＰＤを検出できなくなるため好ましくない。
なお一例として、傾角度方位（傾斜方向）は、（１１０）面を傾ける際に、［００１］方位から＜１１０＞方向のうち、
Figure 0005023900
 の方向へ傾けるような正の方向の範囲０〜４５°および、
Figure 0005023900
 の方向へ傾けるような負の方向の範囲０〜４５°をいずれも含むものである。
また、傾角度方位（傾斜方向）は、０°を含むとともに、４５°を含まないことが好ましく、より好ましくは、傾角度方位（傾斜方向）は、０°を含まず、かつ、２０°以下とすることができる。
傾角度方位として３０°よりさらに大きい＜１１１＞方向に設定すると急激にテラスの段差（高さ）が増え、ヘイズ、表面の荒れとして検出される。
上記の角度で、傾ける事により課題である、ＬＰＤ測定が可能になるばかりではなく、どのようなＭＯＳＦＥＴを形成しても良好な特性を得ることができる。
本発明本発明において、前記｛１１０｝面を傾ける傾斜角度が前記｛１１０｝面から０〜１０°の範囲に設定されることがより好ましく、より好ましくは、０°より大きく１０°以下の範囲に設定することができ、これにより、｛１１０｝面におけるステップ間隔が狭まり、平坦性がより優れ、ＬＰＤの測定が可能で、表面のステップと、パーティクル及び欠陥とを分離計測できるエピタキシャルウェーハを得ることができる。
ここで、｛１１０｝面を傾ける傾斜角度が１０°以上程度となると、テラス幅が小さくなるためにエピタキシャル工程でのステップ成長が阻害され、エピタキシャル工程での安定したステップ形成が難しくなっていくと考えられるため好ましくない。
また、傾斜角度を０°、すなわち｛１１０｝面ジャストに設定した場合には、ステップの存在はないために平坦な面を得ることができる。
また、傾斜角度が１０°以上となると単原子層ステップ段差（０．１９２ｎｍ）に対して、テラス幅が小さくなりステップ成長が阻害されること、および、｛１１０｝面と異なる面が生じる可能性があるため好ましくない。
本発明本発明は、前記エピタキシャルシリコンウェーハ表面を、レーザー面検機で測定し、検出されるＬＰＤの最小サイズ(検出限界値)が１００ｎｍ以下であり、少なくとも１００ｎｍ以上のＬＰＤが測定可能であることが好ましく、より好ましくは検出されるＬＰＤの最小サイズ(検出限界値)が６５ｎｍ以下で、６５ｎｍ以上のＬＰＤを測定可能であることにより、エピタキシャル層を成長させたウェーハ表面において、その表面状態を判断して、ウェーハ品質評価を正確に行うことが可能となる。
ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が形成されるシリコンウェーハ基板には、今まで｛１００｝方位のウェーハか、｛１００｝から４°程度傾けられたウェーハが使用されてきたが、ＭＯＳＦＥＴにおいて、特許文献１に記載されるように、ウェーハに傾角度方位（傾斜方向角度）を形成するとテラスが発生し、ステップに平行な一方向については、移動度の改善が見られることが知られている。
また、特許文献１には、＜１００＞方向に傾斜させたウェーハにおいて、エピタキシャル成長を行うことで、ラフネスが低減されるとの記載がある。
しかしながら、特許文献１とは異なり、エピタキシャル成長後にＬＰＤ測定器にて、パーティクル、欠陥および突起を、ラフネスと区別して選別可能なことが求められかつ、ウェーハ上に形成される素子デバイスのキャリアの流れ方向にて、一方向のみならず全ての方向において良い特性を得られることが求められる、良質なエピタキシャルウェーハにおいては、本願発明のように、傾角度を＜１００＞方向から＜１１０＞方向へ０〜４５度回転した方向へ０〜１０°軸を傾ける基板にエピタキシャルを成長させることが好ましい。
本発明によれば、｛１１０｝面を傾けたウェーハにおいて、表面ラフネスのレベルは、良好となり、従来測定することができなかった、少なくとも１００ｎｍサイズ以下、特に、６５ｎｍ以上とされる微小サイズＬＰＤ測定が可能となるという効果を奏することができる。
以下、本発明に係るエピタキシャルシリコンウェーハおよびその製造方法の第１実施形態を、図面に基づいて説明する。
図１は本実施形態におけるエピタキシャルシリコンウェーハの傾角度方位（傾斜方向角度）及び傾斜角度を説明する模式斜視図であり、図２、図３は、本実施形態におけるエピタキシャルシリコンウェーハを示す模式平面図であり、図４は本実施形態におけるエピタキシャルシリコンウェーハの製造方法を示すフローチャートであり、図において、符号Ｗは、シリコンウェーハである。
本実施形態におけるエピタキシャルシリコンウェーハは、図２に示すように、｛１１０｝面を傾けた面を主面とするもので、｛１１０｝面を傾ける傾角度方位（傾斜方向）が、該｛１１０｝面に対して平行な＜１００＞方位から＜１１０＞方向に対して０〜４５°の範囲に設定され、｛１１０｝面を傾ける傾斜角度（オフ角）が前記｛１１０｝面から０〜１０°の範囲、より好ましくは０〜４°の範囲に設定されてなるものである。
より詳細に説明すると、本実施形態におけるエピタキシャルシリコンウェーハは、図１，図３に示すように、（１１０）面Ｗ１を傾けた面Ｗ２を主面とするもので、（１１０）面Ｗ１を傾ける傾角度方位（傾斜方向）Ｇ１が、図３において斜線を付した範囲、つまり、該（１１０）面Ｗ１に対して平行な＜１００＞方位である
Figure 0005023900
 から
Figure 0005023900
 方向に対しての角度ψが、０≦ψ＜４５°の範囲に設定され、（１１０）面Ｗ１を傾ける傾斜角度ξが前記（１１０）面からの０≦ξ≦１０°の範囲、より好ましくは０≦ξ≦４°の範囲に設定されてなるものである。
つまり、図３に示すように、（１１０）面Ｗ１の法線Ｍ０を傾角度方位（傾斜方向）Ｇ１に向かって、傾斜角度ξだけ傾けた法線Ｍ０’を法線とする面Ｗ２が主面となっている。
また、本実施形態のシリコンウェーハにおいて、図３に示すように、オリエンテーションフラットあるいはノッチＮが
Figure 0005023900
 方向に形成されることが可能である。
ノッチＮの位置は定まったものではなく、どの結晶方位にも形成は可能で、＜１１０＞方向に形成されるのが一般的である（ＳＥＭＩ Ｍ１−１１０６）。設定した傾角度方位（傾斜方向）Ｇ１にあわせてノッチＮを所定位置に形成することも可能である。
このようなエピタキシャルシリコンウェーハの製造方法は、図４に示すように、単結晶引き上げ工程Ｓ１、面方位条件設定工程Ｓ２、インゴット切断工程Ｓ３、スライス工程Ｓ４、表面処理工程Ｓ５、エピタキシャル成長工程Ｓ６、表面測定工程Ｓ７、を有する。
図４に示す単結晶引き上げ工程Ｓ１においては、ＣＺ法（チョクラルスキー法）により、シリコン融液にシリコン単結晶である種結晶を接触させて引き上げ、無転移化するためのネック部、拡径するための肩部（ショルダー部）、ウェーハとする直胴部、縮径部（ボトム部）の各部分を製造することによっておこなわれる。ここで、引き上げられた単結晶は、直胴部において、引き上げ軸方向（軸線方向）が、図１に示す法線Ｍ０と一致する方向となるように設定されて、後工程でスライスされたウェーハが、｛１１０｝面を傾けた面が主面となるようにされている。具体的には、種結晶のシリコン溶湯に接触する面が、（１１０）面となるように設定される。
図４に示す単結晶引き上げ工程Ｓ１において引き上げられた単結晶に対して、図４に示す面方位条件設定工程Ｓ２において、最終製品となるウェーハの仕様に基づいて、上述した傾角度方位（傾斜方向）Ｇ１の角度ψおよび傾斜角度ξを設定する。
この際、後述するように、インゴット切断工程Ｓ３、スライス工程Ｓ４における加工条件をそれぞれ設定する。
次いで、図４に示すインゴット切断工程Ｓ３において、引き上げた単結晶を軸方向に分割し、円筒研削等の表面処理をして、円柱形のインゴットとする。同時に、単結晶またはインゴットをＸ線回折法や光像法等による解析装置によって、その結晶方位を特定するとともに、たとえば、
Figure 0005023900
 とされる位置に、ノッチＮを形成する。
このインゴットを成形する際に、単結晶直胴部の曲表面（円筒面）を研削等によって、表面処理するが、この際、インゴットの中心線（中心軸）が図１に示す法線Ｍ０と一致する方向となるように設定されて、後工程であるスライス工程Ｓ４において、ウェーハの主面が、｛１１０｝面を傾けた面となるようにされている。
図５は本実施形態におけるエピタキシャルシリコンウェーハをスライス工程を説明するための斜視図である。
次いで、図４に示すスライス工程Ｓ４において、インゴットをワイヤソー１０によってスライスしてシリコンウェーハＷとする。
ワイヤソー１０は、長尺なワイヤ１３が複数本の溝ローラ間にコイル状に巻き架けられた装置であり、図５に示すように、ＣＺ法により引き上げられた単結晶シリコンから分割されたインゴットＩを多数枚のシリコンウェーハにワイヤ切断する装置である。
ワイヤソー１０は、図において正面視して三角形状に配置された３本のグルーブローラ１２Ａ，１２Ｂ，１２Ｃを有している。これらのグルーブローラ１２Ａ，１２Ｂ，１２Ｃ間には、１本のワイヤ１１ａが互いに平行かつ一定ピッチで巻き掛けられている。これによって、グルーブローラ１２Ａ，１２Ｂ，１２Ｃ間にワイヤ列１１が現出される。ワイヤ列１１は、３本のグルーブローラ１２Ａ，１２Ｂ，１２Ｃ間で駆動モータにより往復走行される。下側に配置された２本のグルーブローラ１２Ａ，１２Ｂの中間が、インゴットＩを切断するワイヤ列１１のインゴット切断位置となっている。
インゴットＩは、カーボンベッド（スライスベース）１９ａを介して、インゴットＩを昇降する昇降台１９に固定されている。インゴット切断位置の両側の上方には、砥液をワイヤ列１１上に連続供給する砥液供給部２０が配設されている。これらのグルーブローラ１２Ａ，１２Ｂ，１２Ｃは円筒形状でそれらの外周面は、ウレタンゴムからなる所定厚さのライニング材で被覆され、各ライニング材の外周面には、それぞれワイヤ溝が刻設されている。
ワイヤ１１ａは直径１６０μｍのピアノ線でＺｎメッキが施されている。このワイヤ１１ａは、図示しない繰出し装置のボビンから導出され、供給側のガイドローラを介して、これらのグルーブローラ１２Ａ，１２Ｂ，１２Ｃに架け渡された後、導出側のガイドローラを介して、図示しない巻取り装置のボビンに巻き取られる。ボビンの各回転軸は駆動モータの対応する出力軸にそれぞれ連結されている。各駆動モータを同期して駆動すると、各ボビンが回転して、ワイヤ１１ａが往復走行する。
図５に示すように、ワイヤソー１０では、砥液を砥液供給部よりワイヤ列１１に供給しながら、駆動モータにより繰出し装置のボビンを回転し、ワイヤ１１ａをグルーブローラ１２Ａ，１２Ｂ，１２Ｃに供給する。これと同時に、駆動モータにより巻取り装置のボビンを回転し、グルーブローラ１２Ａ，１２Ｂ，１２Ｃを介してワイヤ１１ａを巻き取る。その際、一定の周期で各ボビンの回転方向を変更し、ワイヤ１１ａを往復走行させる。このワイヤ列１１の往復走行中、上方からインゴットＩをワイヤ列１１へ押し付ける。これにより、インゴットＩが多数枚のウェーハに切断される。ワイヤ列１１の往復走行時に、砥液中の遊離砥粒がワイヤ列１１のワイヤ１１ａにより切断溝の底部に擦りつけられ、その底部が研削作用によって徐々に削り取られ、最終的に多数枚のシリコンウェーハに切断される。
本実施形態のスライス工程Ｓ４においては、インゴット切断位置の両側に位置する２本のグルーブローラ１２Ａ，１２Ｂの平行な軸線Ｍ１，Ｍ２と、インゴットＩの軸線Ｍ３とが、それぞれ、図１に示す法線Ｍ０、Ｍ０’と一致する方向となるように設定されて、後工程でスライスされたウェーハが、｛１１０｝面を傾けた面を主面とするようにされている。具体的には、グルーブローラ１２Ａ，１２Ｂの平行な軸線Ｍ１，Ｍ２が図１に示す法線Ｍ０と一致する方向とされ、インゴットＩの軸線Ｍ３が図１に示す法線Ｍ０’と一致する方向となるように、かつ、傾角度方位（傾斜方向）Ｇ１，Ｇ２が軸線Ｍ１，Ｍ２で形成される平面と平行になるようにして、カーボンベッド１９ａを介してインゴットＩを昇降台１９に固定する。この、昇降台１９は、グルーブローラ１２Ａ，１２Ｂの平行な軸線Ｍ１，Ｍ２で形成される平面（切断位置のワイヤ列１１に平行となる）に対してその法線方向に移動するように設定される。
この後、スライスしたシリコンウェーハに対して、表面処理工程Ｓ５としてベベリング、ラップ、研削、エッチング、鏡面研磨（ポリッシング）等の諸工程をおこなう。
表面処理工程Ｓ５後に、エピタキシャル成長工程Ｓ６において、シリコンウェーハ表面に、エピタキシャル層を成長させる。
この際、エピタキシャル条件としては、たとえば、膜厚１〜６μｍ（３μｍ）、成膜速度１．５〜３．５μｍ／ｍｉｎ（２．５μｍ／ｍｉｎ）、温度範囲１０５０〜１２００°（１１３０°）としてエピタキシャル層を成長させる。
また、ウェーハ投入よりエピタキシャルプロセス完了まで、Ｈ２ ガスはメインガスとして継続導入されており、ＴＣＳ（トリクロロシラン）、ＳｉＨ４ （モノシラン）、ＳｉＨ２Ｃｌ２（ジクロルシラン）、ＳｉＣｌ４ （四塩化珪素）等の成膜ガスをエピタキシャル成長炉に供給する前において、たとえば昇温中などに、水素ガスを供給しての水素ベーク、あるいは、塩酸ガスによるＨＣｌエッチ処理をおこなうことも可能である。
本実施形態のエピタキシャルシリコンウェーハおよびその製造方法によれば、表面ラフネスのレベルは、ＲＭＳで０．１５ｎｍ以下と良好なレベルとなり、後述するレーザー面検機による測定の際に問題となるヘイズも低減されることになる。従って、少なくとも１００ｎｍサイズ以下での微小サイズＬＰＤ測定も可能となる。
以下、本発明に係るエピタキシャルシリコンウェーハおよびその製造方法の第２実施形態を、図面に基づいて説明する。
本実施形態に係るエピタキシャルシリコンウェーハおよびその製造方法においては、面方位条件設定工程Ｓ２、インゴット切断工程Ｓ３、スライス工程Ｓ４に関する点が上述した第１実施形態とその製造方法に関する点が異なるのみであり、同等の構成には同一の符号を付してその説明を省略する。
図６は、Ｘ線解析法を示す説明図であり、図７は、本実施形態におけるインゴット切断工程を説明する模式正面図である。
本実施形態のインゴット切断工程Ｓ３において、引き上げた単結晶を軸方向に分割し、円筒研削等の表面処理をして、円柱形のインゴットとする。同時に、単結晶またはインゴットをＸ線回折法や光像法等による解析装置によって、その結晶方位を特定するとともに、ノッチＮを形成する。
このインゴットを成形する際に、単結晶直胴部の曲表面（円筒面）を研削等によって、表面処理するが、この際、インゴットの中心線（中心軸）が図１に示す法線Ｍ０’と一致する方向となるように設定されて、後工程でスライスされたウェーハが、｛１１０｝面を傾けた面が主面となるようにされている。
Ｘ線回析法とは、結晶格子面で回析した回析Ｘ線パターンあるいは強度を記録する方法である。この回析法による切断面の結晶方位の測定は、ディフラクトメータと称される計数管を利用したＸ線回析装置で行われる。ディフラクトメータは、主に、Ｘ線を発生させるＸ線発生装置、Ｘ線の反射角度を測定するゴニオメータ、Ｘ線強度を測定する係数装置、これらを制御して計数値の演算を行う制御演算装置という４つの装置から構成される。
Ｘ線発生装置から照射されたＸ線の入射ビーム，反射ビームおよび反射面の法線がすべて同じ平面上にあり、Ｘ線の反射強度が最大になるとき、Ｂｒａｇｇの条件と称される
２ｄ ｓｉｎθ＝ｎλ
の式が成り立つ。ここで、λは照射された単色Ｘ線の波長、ｄは反射面（ｈ，ｋ，ｌ） の格子面間隔，θはＢｒａｇｇ角，ｎは反射次数，ｈ，ｋ，ｌはＭｉｌｌｅｒ指数である。 この条件を用いて切断面と基準結晶面（１１０）との結晶方位の傾きを測定する。まず、資料台を切断面と入射ビームのなす角がＢｒａｇｇ角になるように設定し、Ｘ線を照射する。次に、資料台を中心に計数管を回転させ、Ｘ線強度がもっとも強くなる計数管の回転角Ψ１を求める。同じように切断面の法線を軸として資料を９０度，１８０度，２７０度と回転させたときのそれぞれの角度における計数管の回転角Ψ２，Ψ３，Ψ４を求める。
ここで、図６に示すように、ＸＹ軸における切断面の結晶方位と、基準結晶面（１１０）の結晶方位、言い換えればインゴットＩの引き上げ軸（円筒加工回転中心軸またはインゴットＩの先端面の結晶方位）との傾きをα，βとすると、それぞれ（１）式，（２）式で表される。
α＝（Ψ１−Ψ３）／２ （１）
β＝（Ψ２−Ψ４）／２ （２）
切断面と基準結晶面（１１０）との最大の結晶方位の傾きΦは、次の（３）式によって求められる。
tan２ Φ＝tan２ α＋tan２ β （３）
なお、この（３）式は、測定値α，βのそれぞれの値が５度以下のとき、次の（４）式のように簡略化することができる。
Φ２ ＝α２ ＋β２ （４）
こうして、切断面の結晶方位の測定が終了すると、次にこの測定値に基づき演算により計測された基準結晶面Ｗ２に直交する結晶方位Ｍ０’を測定し、この結晶方位と同一方向に延びる軸Ｍ０’を中心にして、図７に示すように、円筒研削用の研削ホイールＨにより円筒研削を行う。この際、軸Ｍ０’は実際のインゴットＩの現在の中心軸（引き上げ軸）Ｍ０に対して、前記ＸＹ方向にα，βだけ傾斜している。このα，βが、面方位条件設定工程Ｓ２において、ψ、ξとして設定される。円筒研削後のインゴットＩの直径は約３００ｍｍである。その後、円筒研削されたインゴットＩは、ノッチ加工が行われて、図５に示すように、カーボンベッド（スライスベース）１９ａに固着される。
本実施形態のスライス工程Ｓ４においては、インゴット切断位置の両側に位置する２本のグルーブローラ１２Ａ，１２Ｂの平行な軸線Ｍ１，Ｍ２と、インゴットＩの軸線Ｍ３とが、それぞれ、図１に示す法線Ｍ０’と一致する方向となるように設定されて、後工程でスライスされたウェーハが、｛１１０｝面を傾けた面が主面となるようにされている。具体的には、グルーブローラ１２Ａ，１２Ｂの平行な軸線Ｍ１，Ｍ２が図１に示す法線Ｍ０’と一致する方向とされ、インゴットＩの軸線Ｍ３が図１に示す法線Ｍ０’と一致する方向となるように、カーボンベッド１９ａを介してインゴットＩを昇降台１９に固定する。この、昇降台１９は、グルーブローラ１２Ａ，１２Ｂの平行な軸線Ｍ１，Ｍ２で形成される平面（切断位置のワイヤ列１１に平行となる）に対してその法線方向に移動するように設定される。
これにより、面Ｗ２を主面とするシリコンウェーハをスライスすることができる。
本実施形態の面方位条件設定工程Ｓ２においては、上記のインゴット切断工程Ｓ３，スライス工程Ｓ４における角度をあらかじめ設定することになる。
なお、単結晶引き上げ工程Ｓ１において、引き上げ軸を法線Ｍ０’と一致するように製造することも可能である。さらには、単結晶引き上げ工程Ｓ１において、引き上げ軸を法線ＭＯ‘と比べて大きいか乃至小さいに設定した状態で引きあげをおこない、しかる後、第１実施形態のスライス工程Ｓ４に示した処理を行うことにより、シリコンのロスも少なく、大きな傾斜角ξに対応するウェーハも作成可能である。
また、上記の各実施形態においては、スライス工程Ｓ４において、ワイヤソーによるスライスを説明したが、本願発明のように結晶方向を設定可能であれば、これ以外にも、どのようなスライス手段も適応可能である。また、ワイヤソーに関しても上記の構成と異なる構成であっても結晶方向を設定可能であればいかなる構成でも適応可能であることは明らかである。また、Ｘ線解析に関しても上記の構成以外でも適応可能である。
以下、本発明の実施例について説明する。
本発明に係る実施形態のように、（１１０）面を主面とするφ３００ｍｍシリコン単結晶を引き上げ、傾斜角ξを０．５°として傾角度方位（傾斜方向角度）ψを変化させてエピタキシャルシリコンウェーハを作成して、その表面ラフネスを調べた。この際の結晶方位およびその結果を図８，図９に示す。
ここで、エピタキシャル成長工程Ｓ６におけるエピタキシャル条件としては、成膜ガスＴＣＳ（トリクロロシラン）、膜厚３μｍ、成膜速度２．５μｍ／ｍｉｎ、温度１１３０°としてエピタキシャル層を成長させた。
ワイヤソーでスライスする際のスライス角度の設定においては、ワイヤーロールに対するシリコンインゴットの結晶軸方向を上記の傾斜角および傾角度方位（傾斜方向角度）となるように設定してウェーハをスライスした。
さらに、これらのシリコンウェーハにおける傾角度方位（傾斜方向角度）ψと、レーザー面検機によるＬＰＤの測定をおこなった。その結果を表１に示す。
レーザー面検機のモードは、たとえば、KLA-Tencor社のSP-2において、ＨＴＯ（High Throughput Oblique Mode）モードで高生産性条件を選択し、且つ、検出チャンネルをワイド、ナロー、又はそのコンポジットより選択することにより、６５ｎｍ以上のＬＰＤを測定することが可能となる。
Figure 0005023900
これらの結果から、傾角度方位（傾斜方向角度）ψを０＜ψ＜４５°とした場合に、表面ラフネスがＲＭＳ０．１５ｎｍとなり、かつ、１００ｎｍサイズ以下のＬＰＤ、特に、６５ｎｍ程度のＬＰＤを検出することが可能となることがわかる。
また、表面ラフネスが、ψが０〜４５°程度の範囲では、ほぼ変わらないのに対し、ψが４５°を越えると急激に悪化していることがわかる。
さらに、＜１００＞方位を基準として傾角度方位を変動させていった場合、傾角度０°（Ｊｕｓｔ）を含み、＋／−２０度の範囲では（１１０）表面ラフネスは最小となり、４５°にてＲＭＳ０．１５ｎｍ（＝（１００）ラフネスレベル）を若干超える程度に悪化することがわかった。
図１は本発明の第１実施形態におけるエピタキシャルシリコンウェーハの傾角度方位及び傾斜角度を説明する模式斜視図である。 図２は、本発明の第１実施形態におけるエピタキシャルシリコンウェーハを示す模式平面図である。 図２は、本発明の第１実施形態におけるエピタキシャルシリコンウェーハを示す模式平面図である。 図４は、本発明の第１実施形態におけるエピタキシャルシリコンウェーハの製造方法を示すフローチャートである。 図５は、本発明の第１実施形態におけるエピタキシャルシリコンウェーハをスライス工程を説明するための斜視図である。 図６は、Ｘ線解析法を示す説明図である。 図７は、本発明の第２実施形態におけるインゴット切断工程を説明する模式正面図である。 本発明に係る実施例における結晶方位を示す説明図である。 本発明に係る実施例における表面ラフネスの結果を示すグラフである。
符号の説明
Ｗ…シリコンウェーハ Ｗ２…主面

Claims (4)

  1. シリコン単結晶の（１１０）面の法線Ｍ０を傾角度方位に向かって傾斜角度ξだけ傾けた法線Ｍ０’を法線とする面を主面とするシリコンウェーハにエピタキシャル層を成長させたエピタキシャルシリコンウェーハであって、
    エピタキシャル層を成長させるシリコンウェーハは、前記傾角度方位ψが、該（１１０）面に対して平行な［００１］方位から［１−１０］方向または［−１１０］方向に対して０＜ψ＜４５°の範囲に設定され、
    前記傾斜角度ξが前記（１１０）面から０〜１０°の範囲に設定され、
    前記エピタキシャルシリコンウェーハ表面が、レーザー面検機で測定して検出されるＬＰＤの最小サイズを６５ｎｍ以上とすることを特徴とするエピタキシャルシリコンウェーハ。
  2. 前記エピタキシャルシリコンウェーハの表面ラフネスがＲＭＳ０．１５ｎｍでとされることを特徴とする請求項１記載のエピタキシャルシリコンウェーハ。
  3. 前記エピタキシャル層が膜厚１〜６μｍとして成長させることを特徴とする請求項１または２記載のエピタキシャルシリコンウェーハ。
  4. シリコン単結晶の（１１０）面の法線Ｍ０を傾角度方位に向かって傾斜角度ξだけ傾けた法線Ｍ０’を法線とする面を主面とするシリコンウェーハにエピタキシャル層を成長させたエピタキシャルシリコンウェーハであって、
    エピタキシャル層を成長させるシリコンウェーハは、前記傾角度方位ψが、該（１１０）面に対して平行な［００−１］方位から［１−１０］方向または［−１１０］方向に対して０＜ψ＜４５°の範囲に設定され、
    前記傾斜角度ξが前記（１１０）面から０〜１０°の範囲に設定され、
    前記エピタキシャルシリコンウェーハ表面が、レーザー面検機で測定して検出されるＬＰＤの最小サイズを６５ｎｍ以上とすることを特徴とするエピタキシャルシリコンウェーハ。
JP2007228717A 2006-09-05 2007-09-04 エピタキシャルシリコンウェーハ Active JP5023900B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2007228717A JP5023900B2 (ja) 2006-09-05 2007-09-04 エピタキシャルシリコンウェーハ
DE07017348T DE07017348T1 (de) 2006-09-05 2007-09-05 Epitaktischer Siliciumwafer und Herstellungsverfahren dafür
CN2007101497327A CN101168851B (zh) 2006-09-05 2007-09-05 硅外延片及其制造方法
US11/850,591 US7989073B2 (en) 2006-09-05 2007-09-05 Epitaxial silicon wafer and fabrication method thereof
TW096133176A TWI376434B (en) 2006-09-05 2007-09-05 Epitaxial silicon wafer and fabrication method thereof
EP07017348A EP1898450A3 (en) 2006-09-05 2007-09-05 Epitaxial silicon wafer and fabrication method thereof
KR1020070089803A KR100904487B1 (ko) 2006-09-05 2007-09-05 에피택셜 실리콘 웨이퍼 및 그 제조 방법
US13/164,511 US8152919B2 (en) 2006-09-05 2011-06-20 Epitaxial silicon wafer and fabrication method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006240866 2006-09-05
JP2006240866 2006-09-05
JP2007228717A JP5023900B2 (ja) 2006-09-05 2007-09-04 エピタキシャルシリコンウェーハ

Publications (2)

Publication Number Publication Date
JP2008091891A JP2008091891A (ja) 2008-04-17
JP5023900B2 true JP5023900B2 (ja) 2012-09-12

Family

ID=38668785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007228717A Active JP5023900B2 (ja) 2006-09-05 2007-09-04 エピタキシャルシリコンウェーハ

Country Status (7)

Country Link
US (2) US7989073B2 (ja)
EP (1) EP1898450A3 (ja)
JP (1) JP5023900B2 (ja)
KR (1) KR100904487B1 (ja)
CN (1) CN101168851B (ja)
DE (1) DE07017348T1 (ja)
TW (1) TWI376434B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101140868B (zh) * 2006-09-06 2010-06-09 胜高股份有限公司 外延晶片及其制造方法
JP5029234B2 (ja) 2006-09-06 2012-09-19 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
DE102008026784A1 (de) * 2008-06-04 2009-12-10 Siltronic Ag Epitaxierte Siliciumscheibe mit <110>-Kristallorientierung und Verfahren zu ihrer Herstellung
WO2009150896A1 (ja) * 2008-06-10 2009-12-17 株式会社Sumco シリコンエピタキシャルウェーハ及びその製造方法
DE102009004557B4 (de) * 2009-01-14 2018-03-08 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
CN101994157A (zh) * 2010-03-22 2011-03-30 浙江星宇电子科技有限公司 一种开单晶1*0参考面的方法
JP5359991B2 (ja) * 2010-05-20 2013-12-04 信越半導体株式会社 シリコンエピタキシャルウェーハ及びその製造方法
JP6256413B2 (ja) * 2015-05-27 2018-01-10 信越半導体株式会社 半導体ウェーハの評価方法
JP6502399B2 (ja) * 2017-02-06 2019-04-17 Ｊｘ金属株式会社 単結晶シリコンスパッタリングターゲット
KR20200015086A (ko) 2018-08-02 2020-02-12 삼성전자주식회사 기판과 이를 포함하는 집적회로 소자 및 그 제조 방법
JP7063259B2 (ja) * 2018-12-27 2022-05-09 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
JP7103210B2 (ja) * 2018-12-27 2022-07-20 株式会社Sumco シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP7218710B2 (ja) * 2019-11-07 2023-02-07 株式会社Sumco レーザー表面検査装置の座標位置特定精度校正方法および半導体ウェーハの評価方法
CN111364097A (zh) * 2020-04-15 2020-07-03 晶科能源有限公司 一种定向凝固铸锭的单晶硅籽晶、硅锭、硅块、硅片及其制备方法和应用
US20230326752A1 (en) 2022-04-08 2023-10-12 Sumco Corporation Flat epitaxial wafer having minimal thickness variation

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2559798B1 (fr) 1984-02-17 1986-11-07 Esswein Sa Lave-linge dont la cuve contient de l'eau a une faible hauteur au-dessus du fond du tambour
US5289721A (en) * 1990-09-10 1994-03-01 Nippondenso Co., Ltd. Semiconductor pressure sensor
JPH08274033A (ja) * 1995-04-04 1996-10-18 Hitachi Ltd 気相成長方法および装置
DE19825051A1 (de) * 1998-06-04 1999-12-09 Wacker Siltronic Halbleitermat Verfahren und Vorrichtung zur Herstellung eines zylinderförmigen Einkristalls und Verfahren zum Abtrennen von Halbleiterscheiben
JP2000269288A (ja) * 1999-03-15 2000-09-29 Shin Etsu Handotai Co Ltd シリコンウエーハの結晶欠陥検出法および結晶欠陥評価法ならびに酸化膜耐圧特性評価法
US6458202B1 (en) * 1999-09-02 2002-10-01 Memc Electronic Materials, Inc. Process for preparing single crystal silicon having uniform thermal history
JP3888416B2 (ja) * 2000-03-09 2007-03-07 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP4142332B2 (ja) 2002-04-19 2008-09-03 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 単結晶シリコンの製造方法、単結晶シリコンウェーハの製造方法、単結晶シリコン製造用種結晶、単結晶シリコンインゴットおよび単結晶シリコンウェーハ
JP4190906B2 (ja) * 2003-02-07 2008-12-03 信越半導体株式会社 シリコン半導体基板及びその製造方法
JP2004339003A (ja) * 2003-05-15 2004-12-02 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP4423903B2 (ja) 2003-07-17 2010-03-03 信越半導体株式会社 シリコンエピタキシャルウェーハ及びその製造方法
US20050217560A1 (en) * 2004-03-31 2005-10-06 Tolchinsky Peter G Semiconductor wafers with non-standard crystal orientations and methods of manufacturing the same
JP3979412B2 (ja) * 2004-09-29 2007-09-19 株式会社Ｓｕｍｃｏ シリコンエピタキシャルウェーハの製造方法
JP2007070131A (ja) * 2005-09-05 2007-03-22 Sumco Corp エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP4951914B2 (ja) * 2005-09-28 2012-06-13 信越半導体株式会社 （１１０）シリコンウエーハの製造方法
DE102008026784A1 (de) * 2008-06-04 2009-12-10 Siltronic Ag Epitaxierte Siliciumscheibe mit <110>-Kristallorientierung und Verfahren zu ihrer Herstellung

Also Published As

Publication number Publication date
US20080057323A1 (en) 2008-03-06
EP1898450A3 (en) 2011-01-19
CN101168851A (zh) 2008-04-30
US20110239931A1 (en) 2011-10-06
US7989073B2 (en) 2011-08-02
DE07017348T1 (de) 2008-07-31
JP2008091891A (ja) 2008-04-17
EP1898450A2 (en) 2008-03-12
CN101168851B (zh) 2011-04-20
KR20080022060A (ko) 2008-03-10
TW200831721A (en) 2008-08-01
KR100904487B1 (ko) 2009-06-24
TWI376434B (en) 2012-11-11
US8152919B2 (en) 2012-04-10

Similar Documents

Publication Publication Date Title
JP5023900B2 (ja) エピタキシャルシリコンウェーハ
JP2008091887A (ja) エピタキシャルシリコンウェーハおよびその製造方法
JP2007096323A (ja) 研磨されない半導体ディスクおよび研磨されない半導体ディスクを製造する方法
JP7406914B2 (ja) ＳｉＣウェハ及びＳｉＣウェハの製造方法
US20080214094A1 (en) Method for manufacturing silicon wafer
JP6327329B1 (ja) シリコンウェーハの研磨方法およびシリコンウェーハの製造方法
WO2021132491A1 (ja) Ｉｉｉ族窒化物単結晶基板およびその製造方法
JP6493253B2 (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JP4089354B2 (ja) エピタキシャルウェーハとその製造方法
JP4092993B2 (ja) 単結晶育成方法
JP2008010818A (ja) 基板、基板検査方法、素子および基板の製造方法
JP7300248B2 (ja) ＳｉＣウェハ及びＳｉＣウェハの製造方法
JP6614298B2 (ja) シリコンウェーハの製造方法
JP2017117915A (ja) シリコンウェーハの面取り方法、シリコンウェーハの製造方法およびシリコンウェーハ
TWI802930B (zh) 單晶矽的晶體塊
CN113302718B (zh) 硅外延晶片的制造方法和硅外延晶片
JP3994139B2 (ja) シリコンウエハのグローン・イン欠陥密度の評価方法
JP6424703B2 (ja) シリコンウェーハの製造方法
WO2023218558A1 (ja) 窒化ガリウム単結晶基板およびその製造方法
JP2006253584A (ja) Ｓｏｉウエハの製造方法
JP2021040006A (ja) 単結晶シリコンの酸素濃度又は炭素濃度の測定方法
JP2000323443A (ja) 半導体ウェーハの製造方法
US20220020585A1 (en) Silicon epitaxial wafer production method and silicon epitaxial wafer
JP2006049740A (ja) 半導体ウェーハの製造方法
JP2004174622A (ja) 研磨方法及び研磨システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120522

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120604

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5023900

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250