CN101140868B - 外延晶片及其制造方法 - Google Patents

外延晶片及其制造方法 Download PDF

Info

Publication number
CN101140868B
CN101140868B CN2007101482675A CN200710148267A CN101140868B CN 101140868 B CN101140868 B CN 101140868B CN 2007101482675 A CN2007101482675 A CN 2007101482675A CN 200710148267 A CN200710148267 A CN 200710148267A CN 101140868 B CN101140868 B CN 101140868B
Authority
CN
China
Prior art keywords
wafer
manufacture method
epitaxial wafer
type surface
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101482675A
Other languages
English (en)
Other versions
CN101140868A (zh
Inventor
中原信司
坂井正人
土肥敬幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN101140868A publication Critical patent/CN101140868A/zh
Application granted granted Critical
Publication of CN101140868B publication Critical patent/CN101140868B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005—Oxydation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供外延晶片的制造方法，其包括以下工序：在硅单晶片的主表面上使硅外延生长的工序；用特定的处理液在100℃以下的温度下处理所述晶片的主表面，将附着在所述晶片主表面的颗粒除去的同时形成规定膜厚的氧化膜的晶片平坦化前处理工序；对所述主表面进行镜面抛光的表面抛光工序。

Description

外延晶片及其制造方法
技术领域
本发明涉及外延晶片及其制造方法。
背景技术
使用硅片制造的设备衬底从降低设备成本等的理由出发具有微细化的倾向。与此同时，对于晶片的表面粗糙度和平坦度的要求也逐年严格起来，对于LPD(光点缺陷)也更加要求尺寸的缩小和个数的减少。
一直使用的硅衬底主要使用(100)结晶(主表面为(100)面的硅片：采取{100}晶片的结晶)的外延晶片来制造。但是，近年来作为在MOSFET(金属氧化物半导体场效应晶体管)、其它MOS结构设备的MPU、逻辑阵列等中适于使用的新一代衬底，使用(110)(主表面为(110)面的硅片：采取{110}晶片的结晶)的外延晶片制造的衬底备受注目(例如专利文献1：日本特开2001-253797号公报)。特别是对于8英寸以上的双面抛光{110}衬底进行了兼具成本降低和设备特性提高的研究。
(100)结晶的外延晶片的平坦度(表面粗糙度)优异，LPD的最小检测灵敏度为100nm以下。但是(110)结晶的外延晶片与(100)结晶的外延晶片相比，表面粗糙度较差。因此，由于LPD检测尺寸的临界值变大，因而不能检测小尺寸的LPD。当LPD多存在于主表面时，具有制作设备时的泄漏故障的问题。(110)结晶的外延晶片与(100)结晶的外延晶片相比，表面粗糙度较差、LPD的检测临界尺寸变大的原因一般认为是由于原子排列等物性上的差异所引起的。
作为将晶片的表面粗糙度改善至与衬底同等程度的方法，例如已知有如专利文献2(日本特公平8-17163号公报)所记载那样，在外延生长后对主表面进行镜面加工，除去由于外延生长所产生的隆起(crown)等缺陷，防止尘埃发生的方法。
上述方法在要求LPD的尺寸为100nm以下的制品品质时，由于外延生长后的表面的状态，抛光后的LPD的状态、表面粗糙度和平坦度的品质往往发生变化。特别是，在为(110)结晶的外延晶片时，外延后的表面粗糙度比(100)结晶差，因此即便在外延生长后进行镜面加工，也不能充分地提高表面粗糙度和平坦度。
当使用激光测量存在于晶片主表面的LPD时，表面粗糙度的好坏大大影响着LPD测量时的检测尺寸。具体地说，表面粗糙度越差，则LPD测量时的检测尺寸越大。因此，现有的(110)结晶的外延晶片由于表面粗糙度差，因此只能检测到最多100nm左右尺寸的LPD，此为现状。这对于正确地检测出要求LPD的尺寸为100nm以下、存在于新一代(110)结晶的外延晶片主表面的LPD是困难的。
若增多外延层形成后的抛光量，则晶片面的厚度分布变得不均，使平坦度恶化，因此不优选。另一方面，若减少外延层形成后的抛光量，则表面粗糙度变大、LPD的检测临界尺寸大于100nm，不能测量尺寸小的LPD。
本发明的目的在于，通过在外延生长工序和表面抛光工序之间具有以特定的处理液对晶片的主表面进行低温氧化膜形成处理，可以提供能够缩小LPD检测临界尺寸的外延晶片的制造方法，以及通过该方法制造的外延晶片。
发明内容
本发明的第1方式为外延晶片的制造方法，其包括以下工序：在硅单晶片的主表面上使硅外延生长的工序；用特定的处理液在100℃以下的温度下处理上述晶片的主表面，将附着在上述晶片主表面的颗粒除去的同时形成规定膜厚的氧化膜的晶片平坦化前处理工序；对上述主表面进行镜面抛光的表面抛光工序。
本发明的第2方式为上述第1方式所记载的外延晶片的制造方法，其中所述氧化膜的规定厚度为5～30
Figure G2007101482675D00021
(0.5～3.0nm)的范围。
本发明的第3方式为上述第1或第2方式所记载的外延晶片的制造方法，所述特定的处理液是含有氧化剂的液体。
本发明的第4方式为上述第3方式所记载的外延晶片的制造方法，所述氧化剂为臭氧和/或双氧水。
本发明的第5方式为上述第1～第4方式任一项所记载的外延晶片的制造方法，其在所述晶片平坦化前处理工序之前还具有利用含氢氟酸的溶液将自然氧化膜除去的工序。
本发明的第6方式为上述第1～第5方式任一项所记载的外延晶片的制造方法，所述硅单晶片是双面抛光的{110}晶片。
本发明的第7方式为上述第1～第6方式任一项所记载的外延晶片的制造方法，所述表面抛光工序是仅在晶片的主表面或者正反面的两面上实施镜面抛光的工序。
本发明的第8方式为上述第1～第7方式任一项所记载的外延晶片的制造方法，其在所述表面抛光工序之前还具有对晶片的边缘部表面进行镜面抛光的边缘抛光工序。
本发明的第9方式为上述第8方式记载的外延晶片的制造方法，在所述外延生长工序和所述边缘抛光工序之间、以及所述边缘抛光工序和所述表面抛光工序之间中的至少一个间进行所述晶片平坦化前处理工序。
本发明的第10方式为外延晶片，其为通过上述第1～第9方式任一项所述的制造方法制造的外延晶片，其特征在于，在主表面上检测出来的LPD(光点缺陷)的最小检测尺寸(检测临界尺寸)为100nm以下。
本发明在外延生长工序和表面抛光工序之间还具有以下工序：利用特定的处理液在100℃以下的低温对上述晶片的主表面进行处理，将附着在上述晶片的主表面上的颗粒除去的同时，形成规定膜厚的氧化膜的晶片平坦化前处理工序。由此，可以提供能够缩小LPD的检测临界尺寸的外延晶片的制造方法。
通过本发明的制造的外延晶片即便为(110)结晶的外延晶片时，由于存在于主表面上被检测出的LPD的尺寸为100nm以下，因此可以通过使用激光测量存在于晶片主表面上的LPD的晶片表面检查装置，充分、正确地测量LPD的大小和个数。
附图说明
图1为用于说明通过现有制造方法制造外延晶片的工序的流程图。
图2为用于说明通过本发明制造方法的实施方式制造外延晶片的工序的流程图。
图3为表示本发明制造方法其它实施方式的流程图。
图4为表示本发明制造方法其它实施方式的流程图。
图5为表示本发明制造方法其它实施方式的流程图。
图6为用于说明在实施例中测量晶片主表面的LPD的LPD检查装置原理的图。
图7A和图7B为表示(110)晶片的LPD尺寸和个数测量结果的曲线，图7A为未进行晶片平坦化前处理的情况(现有例：比较例)、图7B为进行了晶片平坦化前处理的情况(实施例)。
具体实施方式
接下来，一边参照附图一边说明本发明的外延晶片的制造方法。
现有的外延晶片的制造方法例如如图1所示，在将硅单晶锭切片形成晶片后，对切片的晶片的主表面进行化学蚀刻，之后通过化学抛光实施表面镜面加工。接着，在于氢氛围中、例如1500℃下加热的晶片主表面上引入四氯化硅、单硅烷(SiH4)、三氯硅烷(SiHCl3)、二氯硅烷(SiH2Cl2)之类的硅化合物与载气的混合物，使用分解的硅原子，在硅片上使例如2～30μm厚的单晶硅层外延生长。之后，对形成有单晶硅层的晶片的主表面再次通过化学抛光进行表面镜面加工，从而制造外延晶片。
但是，在这种现有的方法中，抛光后的LPD的品质被外延生长后的表面状态所左右，无法获得良好的制品。
因此，本发明人等为了缩小LPD的检测尺寸而进行了深入研究，结果发现，在外延生长工序和表面抛光工序之间进行利用特定的处理液、优选含有臭氧和/或双氧水之类氧化剂的液体在100℃以下的低温对上述晶片的主表面进行处理，在除去附着在上述晶片主表面上的颗粒的同时，形成规定膜厚氧化膜的晶片平坦化前处理(这里将上述处理工序称为晶片平坦化前处理)，之后通过进行表面抛光加工，可缩小存在于晶片主表面的LPD的检测尺寸，进而完成了本发明。
即，本发明的外延晶片的制造方法是具有在硅单晶片的主表面上使硅外延生长的工序、以及对该主表面进行镜面抛光的表面抛光工序的外延晶片的制造方法，在上述外延生长工序和上述表面抛光工序之间还具有利用特定的处理液在100℃以下的温度下对上述晶片的主表面进行处理，在除去附着在上述晶片主表面上的颗粒的同时，形成规定膜厚氧化膜的晶片平坦化前处理工序。
在上述晶片平坦化前处理工序中，晶片在100℃以下的低温下进行处理的理由如下。若在超过100℃的温度下处理，则除去在处理前附着于晶片主表面上的颗粒的效果不会大大提高。因此，不优选进行利用高温热处理的氧化工序。因而，使晶片平坦化前处理工序的处理温度为100℃以下。
图2为用于说明通过本发明制造方法制造外延晶片的工序的流程图。
图2所示的外延晶片的制造方法中，在将硅单晶锭切片后形成规定厚度的晶片后，对切片的晶片的主表面进行化学蚀刻，之后通过化学抛光实施表面镜面加工。接着，在于氢氛围中、1000℃～1180℃、例如1100℃下加热的晶片主表面上引入硅化合物与载气的混合物，使用分解的硅原子，在硅片上使硅单晶层外延生长，形成例如厚度为1～小于5μm的单晶硅层。作为上述硅化合物，可以使用四氯化硅、单硅烷(SiH4)、三氯硅烷(SiHCl3)、二氯硅烷(SiH2Cl2)之类的硅化合物。接着，进行晶片平坦化前处理工序，形成规定膜厚的氧化膜，之后对晶片的主表面再次通过化学抛光进行表面镜面加工，从而制造外延晶片。
图3表示本发明的其它实施方式。在该例子中，在上述表面抛光工序之前，还具有对晶片的边缘部表面进行镜面抛光的边缘抛光工序。该实施方式特别从高精度化的观点出发，在有必要修正晶片边缘区域的外延层的膜厚异常的情况下优选。
图4表示本发明的其它实施方式，显示了在上述外延生长工序和上述边缘抛光工序之间、以及上述边缘抛光工序和上述表面抛光工序之间均进行上述晶片平坦化前处理工序的例子。该实施方式在有必要进一步提高表面粗糙度的情况下优选。
图5表示本发明的其它实施方式，是将在外延生长后进行的表面抛光工序作为在晶片正反两面实施镜面抛光的工序的实施方式。该实施方式特别从高精度化的观点出发，在有必要修正晶片外延生长时的硅化合物气体之类的流程气体折回到晶片背面的情况下优选。
图2～图5的方法中可以根据需要在各工序间进行洗涤。另外，在外延生长后进行的表面抛光工序中的表面抛光量依据表面抛光方法(仅主表面抛光、仅两面(主表面和背面)抛光、两面(主表面和背面)抛光和主表面抛光两者)，其程度有所不同。在使用任何表面抛光方法的情况下均优选表面抛光量为0.1～1.0μm的范围。若所述抛光量小于0.1μm，则难以完全地除去在晶片平坦化前处理工序中形成的氧化膜。若表面抛光量超过1.0μm，则由于抛光量过多，因此不能获得充分的平坦度，另外降低生产性。
上述氧化膜的规定膜厚优选为5～30
Figure G2007101482675D00061
(0.5～3.0nm)的范围。若上述氧化膜的规定膜厚小于5
Figure G2007101482675D00062
则抛光时由于颗粒易于造成损伤。为了不造成损伤，缩短抛光时间，则无法得到氧化膜形成所产生的表面粗糙度提高效果。若上述氧化膜的规定膜厚厚于30则氧化膜的抛光速率比硅慢，因此必须延长抛光时间，由于面内的抛光速率不均和氧化膜膜厚不均，平坦度发生劣化，而且抛光处理需要时间，因此不优选。
上述特定的处理液优选为含有臭氧和/或双氧水之类氧化剂的液体。
上述氧化膜的膜厚例如可以通过洗涤处理液的成分浓度、洗涤时间/温度进行调整。如果是臭氧，优选使用含有5ppm～40ppm的超纯水在10度～30度的水温下处理10秒钟～20分钟。
从氧化膜的抛光速率慢于硅、花费很多抛光处理时间的观点出发，更优选在上述晶片平坦化前处理工序之前进一步具有用含有氢氟酸的溶液除去自然氧化膜的工序。
需要说明的是，使用该发明的制造方法制造外延晶片时，无论是{100}晶片或{111}晶片，均可观察到LPD检测尺寸的缩小化效果，特别是{110}晶片的情况下，LPD检测尺寸的缩小化具有显著效果。
在通过上述本发明的制造方法制造的外延晶片中，通过使用波长为300～400nm的激光的LPD测量装置进行测量，可以使存在于主表面上的LPD的检测尺寸为100nm以下。存在于主表面的LPD的尺寸优选为65nm以下。
通过本发明的制造方法制造的外延晶片由于平坦度优异，因此利用使用波长为300～400nm的激光的LPD测量装置进行测定时，可以使所检测出的LPD的尺寸下限值(检测限)为100nm以下。所检测出的LPD尺寸的下限值优选为50nm以下。
由此，通过本发明制造方法制造的(110)结晶的外延晶片由于可以使所检测出的LPD尺寸为100nm以下、优选为65nm以下，表面粗糙度优异，因此即便使用激光测量存在于晶片主表面的LPD时，也可以正确地检测出存在于晶片主表面的LPD。而且，更优选使用为(110)结晶、使<110轴>倾斜的面的衬底，应用本发明的制造方法。
实施例
实施例是将直径305nm的硅单晶锭切片，形成900μm厚的(110)晶片。使用碱溶液对切片的晶片的主表面进行化学蚀刻后，通过使用胶态硅石的化学抛光对表面和背面实施镜面加工。接着，在于氢氛围中、1130℃下加热的晶片主表面上引入5体积％的三氯硅烷(SiHCl3)，通过分解的硅原子，在硅晶片上使单晶硅层外延生长，形成3μm厚的单晶硅层。接着，进行在温度10～20℃的5ppm的臭氧水溶液中浸渍晶片1～10分钟的晶片平坦化前处理工序，形成膜厚10
Figure G2007101482675D00071
的氧化膜，然后通过使用胶态硅石的化学抛光以0.2μm的抛光量对晶片的主表面进行表面镜面加工，从而制造外延晶片。
为了比较，除了不进行晶片平坦化前处理工序之外，通过与实施例同样的方法制造外延晶片。
存在于上述各供试晶片主表面的LPD通过图6所示的在测量中使用激光的LPD检查装置1进行测量。在测定时，将从光源6发出的波长位300～400nm的激光反射，照射到晶片上，一边旋转晶片，一边在半径方向上使其移动，从而移动晶片上的照射部位，利用反射镜聚光系统(ミラ集光系)5将广角的反射光引入广角受光器7中，利用透镜聚光系统3、4将狭角的反射光引入到狭角受光器8中，测定LPD的尺寸和个数。将其测量结果示于图7A和图7B中。
如图7A和图7B的结果所示那样，在未进行晶片平坦化前处理的现有例中，所检测出的LPD的尺寸为80nm以上，而在本发明(实施例)中，所检测出的LPD的尺寸为65nm以下。
另外，在利用测量中使用激光的LPD检查装置1进行的测量中，现有例在LPD的尺寸小于80nm时，测量噪音变得过大而无法测定，而在实施例中，直至LPD的尺寸达到约45nm，也可以精度良好地进行检测和测量。认为这是由于通过本发明的制造方法制造的(110)晶片({110}晶片)的表面粗糙度良好的缘故。
在本发明中，通过在外延生长工序和表面抛光工序之间具有用特定处理液在100℃以下的低温对上述晶片的主表面进行处理，将附着在上述晶片的主表面上的颗粒除去的同时，形成规定膜厚的氧化膜的晶片平坦化前处理工序，可以提供能够提高表面粗糙度、缩小LPD的检测尺寸、降低LPD附着的外延晶片的制造方法。
通过本发明的方法制造的外延晶片在为(110)结晶的外延晶片时，由于存在于主表面上的LPD检测尺寸为100nm以下，因此通过使用激光测量存在于晶片主表面的LPD的晶片表面检查装置可以充分且正确地检测出和测量LPD的尺寸和个数。
以上说明了本发明的优选实施例，但本发明并不局限于这些实施例。在不脱离本发明主旨的范围内，可以进行构成的附加、省略、替代及其它的变更。本发明并不受上述说明的限定，仅受附加的权利要求范围的限定。

Claims (10)

1.一种外延晶片的制造方法，其包括以下工序：在硅单晶片的主表面上使硅外延生长的工序；用含有氧化剂的处理液在100℃以下的温度下处理所述晶片的主表面，将附着在所述晶片主表面的颗粒除去的同时形成规定膜厚的氧化膜的晶片平坦化前处理工序；对所述主表面进行镜面抛光的表面抛光工序；
上述硅单晶片是{110}晶片，上述表面抛光工序的抛光量为0.1～1.0μm的范围。
2.权利要求1所述的外延晶片的制造方法，其中所述氧化膜的规定厚度为
Figure F2007101482675C00011
的范围。
3.权利要求1所述的外延晶片的制造方法，其中所述氧化剂为臭氧和/或双氧水。
4.权利要求1～3任一项所述的外延晶片的制造方法，其中在所述晶片平坦化前处理工序之前，还具有利用含氢氟酸的溶液将自然氧化膜除去的工序。
5.权利要求1～3任一项所述的外延晶片的制造方法，其中所述硅单晶片是双面抛光的{110}晶片。
6.权利要求1～3任一项所述的外延晶片的制造方法，其中所述表面抛光工序是仅在晶片的主表面或者正反两面上实施镜面抛光的工序。
7.权利要求1～3任一项所述的外延晶片的制造方法，其中在所述表面抛光工序之前还具有对晶片的边缘部表面进行镜面抛光的边缘抛光工序。
8.权利要求7所述的外延晶片的制造方法，其中在所述外延生长工序和所述边缘抛光工序之间、以及所述边缘抛光工序和所述表面抛光工序之间中的至少其中之一进行所述晶片平坦化前处理工序。
9.一种外延晶片，其为通过权利要求1～3任一项所述的制造方法制造的外延晶片，其特征在于，在主表面上检测出来的LPD的最小尺寸为100nm以下。
10.一种外延晶片，其为通过权利要求1～3任一项所述的制造方法制造的外延晶片，其特征在于，存在于主表面上的LPD的检测尺寸为100nm以下。
CN2007101482675A 2006-09-06 2007-09-04 外延晶片及其制造方法 Active CN101140868B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006240962 2006-09-06
JP2006-240962 2006-09-06
JP2006240962 2006-09-06

Publications (2)

Publication Number Publication Date
CN101140868A CN101140868A (zh) 2008-03-12
CN101140868B true CN101140868B (zh) 2010-06-09

Family

ID=38668852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101482675A Active CN101140868B (zh) 2006-09-06 2007-09-04 外延晶片及其制造方法

Country Status (5)

Country Link
EP (1) EP1900858B1 (zh)
KR (1) KR100925359B1 (zh)
CN (1) CN101140868B (zh)
DE (1) DE07017349T1 (zh)
TW (1) TWI370184B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5479390B2 (ja) 2011-03-07 2014-04-23 信越半導体株式会社 シリコンウェーハの製造方法
KR101235419B1 (ko) * 2011-05-26 2013-02-20 주식회사 엘지실트론 에피택셜 웨이퍼의 표면 처리방법
JP6312976B2 (ja) 2012-06-12 2018-04-18 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造方法
CN104576350B (zh) * 2013-10-23 2018-06-01 中芯国际集成电路制造(上海)有限公司 晶圆减薄方法
JP6157381B2 (ja) * 2014-03-04 2017-07-05 信越半導体株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP6380582B1 (ja) * 2017-03-08 2018-08-29 株式会社Sumco エピタキシャルウェーハの裏面検査方法、エピタキシャルウェーハ裏面検査装置、エピタキシャル成長装置のリフトピン管理方法およびエピタキシャルウェーハの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1281588A (zh) * 1997-12-12 2001-01-24 Memc电子材料有限公司 硅晶片研磨之后的清洗工艺
US6211088B1 (en) * 1998-08-31 2001-04-03 Sumitomo Metal Industries, Ltd. Manufacturing method for semiconductor gas-phase epitaxial wafer
CN1779909A (zh) * 2004-11-25 2006-05-31 中国科学院半导体研究所 制备绝缘体上锗硅薄膜材料的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817163B2 (ja) * 1990-04-12 1996-02-21 株式会社東芝 エピタキシャルウェーハの製造方法
JP3319397B2 (ja) * 1998-07-07 2002-08-26 信越半導体株式会社 半導体製造装置およびこれを用いたエピタキシャルウェーハの製造方法
JP3888416B2 (ja) * 2000-03-09 2007-03-07 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP2006100799A (ja) * 2004-09-06 2006-04-13 Sumco Corp シリコンウェーハの製造方法
JP5023900B2 (ja) * 2006-09-05 2012-09-12 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1281588A (zh) * 1997-12-12 2001-01-24 Memc电子材料有限公司 硅晶片研磨之后的清洗工艺
US6211088B1 (en) * 1998-08-31 2001-04-03 Sumitomo Metal Industries, Ltd. Manufacturing method for semiconductor gas-phase epitaxial wafer
CN1779909A (zh) * 2004-11-25 2006-05-31 中国科学院半导体研究所 制备绝缘体上锗硅薄膜材料的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2005-166793A 2005.06.23

Also Published As

Publication number Publication date
TW200831720A (en) 2008-08-01
KR20080022511A (ko) 2008-03-11
KR100925359B1 (ko) 2009-11-09
EP1900858A1 (en) 2008-03-19
DE07017349T1 (de) 2008-07-31
CN101140868A (zh) 2008-03-12
EP1900858B1 (en) 2019-02-27
TWI370184B (en) 2012-08-11

Similar Documents

Publication Publication Date Title
CN101140868B (zh) 外延晶片及其制造方法
US6899762B2 (en) Epitaxially coated semiconductor wafer and process for producing it
CN1936110A (zh) 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法
US9340900B2 (en) Epitaxial wafer and method of producing same
KR101286171B1 (ko) 에피택셜 실리콘 웨이퍼의 제조 방법
JP5707682B2 (ja) エピタキシャルシリコンウェーハの製造方法
TWI427688B (zh) 製造平滑晶圓之方法
JP2011042536A5 (zh)
JP2011044491A (ja) エピタキシャルシリコンウェーハの製造方法
JP6234957B2 (ja) エピタキシャルウェーハの製造方法
JP3784300B2 (ja) シリコンウエハの微小欠陥の評価方法
Hu et al. Prediction of wafer handling-induced point defects in 300 mm silicon wafer manufacturing from edge geometric data
JP7063259B2 (ja) シリコンエピタキシャルウェーハの製造方法
US12119375B2 (en) Silicon epitaxial wafer production method and silicon epitaxial wafer
JP2009140985A (ja) モニタウエハおよびモニタウエハの作製方法
TW202300237A (zh) 矽晶圓的洗淨方法、矽晶圓的製造方法及矽晶圓
JP2013051291A (ja) シリコンウェーハ加工量の評価方法および評価用シリコンウェーハ
JP2001342096A (ja) シリコンウェーハ及びその製造方法並びにこれを用いたウェーハの表裏識別方法
JPH11251273A (ja) 半導体集積回路装置の製造方法、半導体ウエハの製造方法および半導体ウエハ
JP2008034608A (ja) シリコンウェーハの加工方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant