JP6234957B2 - エピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP6234957B2
JP6234957B2 JP2015085606A JP2015085606A JP6234957B2 JP 6234957 B2 JP6234957 B2 JP 6234957B2 JP 2015085606 A JP2015085606 A JP 2015085606A JP 2015085606 A JP2015085606 A JP 2015085606A JP 6234957 B2 JP6234957 B2 JP 6234957B2
Authority
JP
Japan
Prior art keywords
polishing
wafer
abrasive grains
epitaxial
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015085606A
Other languages
English (en)
Other versions
JP2016204187A5 (ja
JP2016204187A (ja
Inventor
佑宜 田中
佑宜 田中
大地 北爪
大地 北爪
一成 須田
一成 須田
小林 修一
修一 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2015085606A priority Critical patent/JP6234957B2/ja
Priority to PCT/JP2016/001183 priority patent/WO2016170721A1/ja
Priority to TW105106854A priority patent/TW201708632A/zh
Publication of JP2016204187A publication Critical patent/JP2016204187A/ja
Publication of JP2016204187A5 publication Critical patent/JP2016204187A5/ja
Application granted granted Critical
Publication of JP6234957B2 publication Critical patent/JP6234957B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/20Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Weting (AREA)

Description

本発明は、エピタキシャルウェーハの製造方法に関する。
一般的に、エピタキシャルウェーハは、両面研磨(DSP:Double−Sided Polishing)から片面CMP(Chemical Mechanical Polishing)研磨を経て作製される(図10参照)。この現状に対して特許文献1、2等では、コスト削減の観点から、両面研磨後のウェーハに片面CMP研磨を行うことなくエピタキシャル層を成長させる工程が開示されている。特に、特許文献1では、両面研磨として1次研磨及び2次研磨を行い、2次研磨において無砥粒スラリー(砥粒を含まないアルカリ性水溶液)を用いて、加工ダメージを低減させている(図11参照)。
特開2011−42536号公報 特開2013−175796号公報
図8は片面CMP研磨前後におけるSFQRmaxの変化を示すグラフである。図9は片面CMP研磨前後におけるESFQRmaxの変化を示すグラフである。なお、図8、9において片面CMP研磨前の平均値を1として規格化してある。
ここで、SFQR(Site Front least sQuares Range)は、表面基準のサイトフラットネス指標であり、各サイト毎に評価される。SFQRは、ウェーハ表面上に任意の寸法のセルを決め、このセル表面について最小2乗法により求めた面を基準面としたときの、この基準面からの正及び負の偏差の範囲と定義される。また、SFQRmaxの値は所与のウェーハ上の各サイト中のSFQRの最大値を表す。
また、ESFQR(Edge Site Front least sQuares Range)は、エッジ(外周部)での上記SFQRに相当するものであり、外周部の平坦度を示すフラットネス指標である。ESFQRmaxの値は所与のウェーハ上の各サイト中のESFQRの最大値を表す。
片面CMP研磨はウェーハの欠陥を低減させる工程だが、コストが高いことに加え、フラットネスを悪化させてしまう(図8、9参照)。従って、フラットネスの観点からは、両面研磨からエピタキシャル成長へと工程を直接送ることが求められる。このとき必要となるのは、両面研磨終了時点のフラットネスを維持することを前提に、その面品質を向上かつ管理することである。
ここで、両面研磨後の面品質の問題について、特許文献1を用いて説明する。面品質は、欠陥と表面粗さに大別できる。特許文献1では欠陥を減らすために、無砥粒スラリーを採用している。しかし、無砥粒スラリーはケミカル作用が強く働くために、ウェーハの表面粗さが十分には下がらない。表面が粗いと、欠陥個数を測定する検査において、検出感度が下がってしまう。すると、エピタキシャル成長前には欠陥が検出されていないにもかかわらず、エピタキシャル成長後に欠陥が出現してしまう事象が発生する。これでは、エピタキシャル成長後の欠陥を安定させることができない。
本発明は、上記問題点に鑑みてなされたものであって、欠陥が少なく、フラットネスの良いエピタキシャルウェーハを安定して製造することができるエピタキシャルウェーハの製造方法を提供することを目的とする。
上記目的を達成するために、本発明では、エピタキシャルウェーハの製造方法であって、
研磨布が貼付された上下定盤と、該上下定盤間でシリコンウェーハを保持するキャリアとを具備する両面研磨装置を用い、第1の砥粒を含むスラリーを供給しながら、前記シリコンウェーハの両面を研磨する1次研磨を行う工程と、
前記両面研磨装置を用い、前記第1の砥粒より平均粒径の小さい第2の砥粒を含むスラリーを供給しながら、前記1次研磨を行った後のシリコンウェーハの両面を研磨する2次研磨を行う工程と、
前記2次研磨を行った後のシリコンウェーハ表面に片面CMP研磨を行うことなくエピタキシャル層を成長させる工程と
を有することを特徴とするエピタキシャルウェーハの製造方法を提供する。
このようなエピタキシャルウェーハの製造方法であれば、欠陥が少なく、フラットネスの良いエピタキシャルウェーハを安定して製造することができる。
また、前記1次研磨を行う工程において、前記第1の砥粒を含むスラリーとして、平均粒径50nm〜100nmのシリカ砥粒を含むアルカリ性水溶液を用い、
前記2次研磨を行う工程において、前記第2の砥粒を含むスラリーとして、平均粒径20nm〜40nmのシリカ砥粒を含むアルカリ性水溶液を用いることが好ましい。
このようなスラリーを用いることにより、2次研磨を行った後のシリコンウェーハの表面粗さをより低減することができる。これにより、欠陥の少ないエピタキシャルウェーハをより安定して製造することができる。
また、前記2次研磨を行う工程において、前記2次研磨の取り代を1μm以下とすることが好ましい。
このように2次研磨を行うことによって、2次研磨を行った後のシリコンウェーハのフラットネスをより良くすることができるとともに、必要以上に研磨することもない。これにより、フラットネスがより良好なエピタキシャルウェーハを低コストで製造することができる。
また、前記研磨布をショアA硬度85〜95の発泡ポリウレタンからなる研磨布とし、前記キャリアを表面のビッカース硬さが300以上のキャリアとすることが好ましい。
このような研磨布を用いることにより、フラットネスがより良好なエピタキシャルウェーハを製造することができる。また、このようなキャリアを用いることにより、キャリアからの発塵を防ぐことができる。
また、前記2次研磨後のシリコンウェーハの面品質を、100nm以下のLPDの個数が測定可能な面品質とすることが好ましい。
このような面品質とすることにより、両面研磨終了時点での欠陥個数を測定する検査を行う場合、該検査における検出感度をより向上させることができる。これにより、欠陥の少ないエピタキシャルウェーハをより安定して製造することができる。
本発明では、両面研磨を行う際に同一の両面研磨装置を用い、スラリーのみを多段階にして面を仕上げることで、2次研磨後のシリコンウェーハのフラットネスを片面CMP研磨を行った場合よりも悪化させることなく、2次研磨において無砥粒研磨を行った場合よりも表面粗さと欠陥を改善させることができる。この表面粗さ改善により、100nm以下のLPD(Light Point Defect)が測定・管理可能となる。これにより、欠陥が少なく、フラットネスの良いエピタキシャルウェーハを安定して製造することができる。
本発明のエピタキシャルウェーハの製造方法の手順の一例を示すフローチャートである。 本発明のエピタキシャルウェーハの製造方法で使用できる両面研磨装置の一例を示す概略図である。 キャリアが一つの場合の両面研磨装置の内部構造図である。 本発明のエピタキシャルウェーハの製造方法で使用できる気相成長装置の一例を示す概略図である。 実施例及び比較例1におけるSFQR悪化量を示すグラフである。 実施例における両面研磨後のLPDマップとエピタキシャル成長後のLPDマップとを重ねた図である。 比較例2における両面研磨後のLPDマップとエピタキシャル成長後のLPDマップとを重ねた図である。 片面CMP研磨前後におけるSFQRmaxの変化を示すグラフである。 片面CMP研磨前後におけるESFQRmaxの変化を示すグラフである。 従来のエピタキシャルウェーハの製造方法の手順の一例を示すフローチャートである。 特許文献1のエピタキシャルウェーハの製造方法の手順を示すフローチャートである。
以下、本発明をより詳細に説明する。
上記のように、欠陥が少なく、フラットネスの良いエピタキシャルウェーハを安定して製造することができるエピタキシャルウェーハの製造方法が求められている。
本発明者らは、上記目的を達成するために鋭意検討を行った。その結果、第1の砥粒を含むスラリーを用いる1次研磨及び第1の砥粒より平均粒径の小さい第2の砥粒を含むスラリーを用いる2次研磨を、同じ両面研磨装置を用いて行い、その後、シリコンウェーハ表面に片面CMP研磨を行うことなくエピタキシャル層を成長させるエピタキシャルウェーハの製造方法が、上記課題を解決できることを見出し、本発明を完成させた。
以下、本発明の実施の形態について図面を参照して具体的に説明するが、本発明はこれらに限定されるものではない。
まず、本発明のエピタキシャルウェーハの製造方法で使用できる両面研磨装置について図2、3を参照して説明する。図2は本発明のエピタキシャルウェーハの製造方法で使用できる両面研磨装置の一例を示す概略図である。図3はキャリアが一つの場合の両面研磨装置の内部構造図である。
図2に示すように、両面研磨装置1は、上定盤5、下定盤6、ウェーハWを保持するためのキャリア2を備えている。上定盤5と下定盤6は上下に相対向して設けられており、各定盤5、6には、それぞれ研磨布(研磨パッド)4が貼付されている。図3に示すように、両面研磨装置1の中心部にはサンギア7が、周縁部にはインターナルギア8が設けられている。ウェーハWはキャリア2の保持孔3に保持され、上定盤5と下定盤6の間に挟まれる。なお、図2では、複数のキャリアを備えた両面研磨装置を図示し、図3では、キャリアが一つの場合を図示している。
また、サンギア7及びインターナルギア8の各歯部にはキャリア2の外周歯が噛合している。これにより、上定盤5及び下定盤6が不図示の駆動源によって回転されるのに伴い、キャリア2は自転しつつサンギア7の周りを公転する。このとき、キャリア2の保持孔3で保持されたウェーハWは、上下の研磨布4により両面を同時に研磨される。ウェーハWの研磨時には、不図示のノズルから、上定盤5に設けられた複数の貫通孔を介して研磨スラリーがウェーハWの研磨面に供給される。
図3では、キャリア2が1枚のウェーハWを保持するようになっているが、複数の保持孔を有するキャリアを用いてキャリア内に複数枚のウェーハを保持しても良い。また、図2のように複数のキャリア2を備えた両面研磨装置を用いても良い。
次に、本発明のエピタキシャルウェーハの製造方法で使用できる気相成長装置について図4を参照して説明する。図4は本発明のエピタキシャルウェーハの製造方法で使用できる気相成長装置の一例を示す概略図である。
気相成長装置21は、内部で気相成長を行うためのチャンバー22と、チャンバー22内に連通し、チャンバー22内に反応ガス等の各種のガスGを導入するガス導入管23と、チャンバー22内に連通し、チャンバー22内からガスを排出するガス排出管24と、チャンバー22内に配置され、ウェーハWを載置するサセプタ25とを具備する。
この他、気相成長装置21は、サセプタ25を回転させるためのサセプタ回転機構26や、ウェーハWを加熱するための加熱手段27等を適宜具備する。また、チャンバー22は、通常、複数の部材から構成される。例えば、透明石英からなるチャンバー上部部材28及びチャンバー下部部材29から構成される。ガス導入管23にはガス導入口30、ガス排出管24にはガス排出口31が設けられている。また、サセプタ25は、軸32を有する主支柱33、及び副支柱34により支持されている。また、サセプタ25はウェーハWが載置される座ぐり35を有する。
次に、本発明のエピタキシャルウェーハの製造方法について説明する。本発明のエピタキシャルウェーハの製造方法は、研磨布4が貼付された上下定盤5、6と、該上下定盤5、6間でシリコンウェーハWを保持するキャリア2とを具備する両面研磨装置を用い、第1の砥粒を含むスラリーを供給しながら、前記シリコンウェーハWの両面を研磨する1次研磨を行う工程と、前記両面研磨装置を用い、前記第1の砥粒より平均粒径の小さい第2の砥粒を含むスラリーを供給しながら、前記1次研磨を行った後のシリコンウェーハWの両面を研磨する2次研磨を行う工程と、前記2次研磨を行った後のシリコンウェーハW表面に片面CMP研磨を行うことなくエピタキシャル層を成長させる工程とを有する。
本発明では、1次研磨と2次研磨を同一の両面研磨装置を用いて行うことを特徴とする。これにより、1次研磨で露出したベアなシリコン面に2次研磨を作用させ、最小限の2次研磨取り代で粗さを素早く低減できる。
このように本発明では、1次研磨において第1の砥粒を含むスラリーを用い、2次研磨において第1の砥粒より平均粒径の小さい第2の砥粒を含むスラリーを用いるため、2次研磨を行った後のシリコンウェーハの表面粗さを小さくすることができる。これにより、両面研磨終了時点での欠陥個数を測定する検査を行う場合、該検査における検出感度を向上させることができる。その結果、両面研磨終了時点で検出できなかった欠陥がエピタキシャル成長後に出現するという事態を避けることができる。従って、本発明のエピタキシャルウェーハの製造方法であれば、欠陥が少ないエピタキシャルウェーハを安定して製造することができる。
加えて、本発明のエピタキシャルウェーハの製造方法であれば、両面研磨を行った後、フラットネスを悪化させる片面CMP研磨を行うことなく、エピタキシャル層を成長させるため、フラットネスの良いエピタキシャルウェーハを安定して製造することができる。
図1は本発明のエピタキシャルウェーハの製造方法の手順の一例を示すフローチャートである。以下、図1のフローチャートの各工程について詳述する。まず、図1に示すように、必要に応じて前工程を実施する。この前工程としては、例えば、インゴットをスライスしてウェーハを得た後、このウェーハに対して行う、面取り、ラッピング、エッチング等の各工程を挙げることができる。
本発明で用いるシリコンウェーハの直径は特に限定されないが、例えば150〜300mmとすることができる。
次に、図1に示すように両面研磨装置を用いて1次研磨を行う。1次研磨では第1の砥粒を含むスラリーを用いる。両面研磨装置としては、上述した図2、3に示す、上定盤、下定盤、サンギア、インターナルギアの各駆動部を有する4way式両面研磨装置を用いることができる。
研磨布4としては、ショアA硬度85〜95の発泡ポリウレタンからなるものを用いることが好ましい。ショアA硬度が95以下であれば、ウェーハが傷付きにくい。ショアA硬度が85以上であれば、フラットネスが悪化しにくい。
また、キャリア2としては、表面のビッカース硬さが300以上のもの(例えば、金属母材キャリア)を用いることが好ましい。例えば、キャリア2としては、ステンレスのような高硬度の金属からなる基板を用いることができる。また、DLC(ダイヤモンドライクカーボン)のようなハードコーティングをキャリアの表面に施してもよい。キャリア表面を高硬度化することによって摩耗を低減し、キャリアからの発塵を防ぐことができる。なお、キャリア2の保持孔3の内周部には、樹脂製のインサート材を付けることができる。
第1の砥粒を含むスラリーとしては、平均粒径50nm〜100nmのシリカ砥粒を含むアルカリ性水溶液を用いることが好ましい。例えば、平均粒径50nm〜100nm・砥粒濃度1〜5wt%・pH10〜11のアルカリ性水溶液を用いることができる。このようなスラリーを用いることにより、シリコンウェーハの表面粗さをより低減することができる。
なお、本発明における平均粒径は、BET法により測定される比表面積から算出される平均一次粒径である。
1次研磨における加工荷重は特に限定されないが、例えば、100〜200gf/cmとすることができる。
次に、図1に示すように1次研磨で用いた両面研磨装置と同じ装置を用い、第1の砥粒より平均粒径の小さい第2の砥粒を含むスラリーを供給しながら、1次研磨を行った後のシリコンウェーハWの両面を研磨する2次研磨を行う。1次研磨及び2次研磨において同じ装置を用い、スラリーを2段階にすることで、低コストでウェーハの表面粗さを低減することができる。
第2の砥粒を含むスラリーとしては、平均粒径20nm〜40nmのシリカ砥粒を含むアルカリ性水溶液を用いることが好ましい。例えば、平均粒径20nm〜40nm・砥粒濃度0.2〜1.0wt%・pH9〜10のアルカリ性水溶液を用いることができる。第2の砥粒を含むスラリーには、ヒドロキシエチルセルロース(HEC)のような水溶性高分子を添加してもよい。このようなスラリーを用いることにより、2次研磨を行った後のシリコンウェーハの表面粗さをより低減することができる。これにより、欠陥の少ないエピタキシャルウェーハをより安定して製造することができる。
また、2次研磨を行う工程において、2次研磨の取り代を1μm以下とすることが好ましい。2次研磨の取り代は、より好ましくは500nm以下である。このように2次研磨を行うことによって、1次研磨で達成される平坦度を維持することができるので、2次研磨を行った後のシリコンウェーハのフラットネスをより良くすることができる。これにより、フラットネスがより良好なエピタキシャルウェーハを製造することができる。また、必要以上に取り代を大きくすることもないので、短時間で研磨することができ、低コスト化することができる。
2次研磨における加工荷重は特に限定されないが、例えば、50〜100gf/cmとすることができる。
上記のように1次研磨及び2次研磨を行うことにより、ウェーハの表面粗さと欠陥数、特に表面粗さを低減させることができる。これにより、エピタキシャル層を積むことができる面品質を有するシリコンウェーハを得ることができる。更に、本発明では後述の通り、当該シリコンウェーハ表面に片面CMP研磨を行うことなくエピタキシャル層を成長させるので、両面研磨後のフラットネスを維持することができる。
また、2次研磨後のシリコンウェーハの面品質を、100nm以下のLPDの個数が測定可能な面品質とすることが好ましい。このような面品質とすることにより、両面研磨終了時点での欠陥個数を測定する検査を行う場合、該検査における検出感度をより向上させることができる。これにより、欠陥の少ないエピタキシャルウェーハをより安定して製造することができる。
両面研磨後のウェーハのフラットネス(SFQRmax等)を測定する場合は、例えば、KLA Tencor社製のWaferSightを用いることができる。この際、SFQRmaxの算出はM49 modeのセルサイズ26×8mm(2mm E.E.(外周除外領域))で行うことができる。
両面研磨後及び後述するエピタキシャル層形成後の面品質(欠陥及び表面粗さ)を測定する場合は、KLA社のSurfscan SP3を用いることができる。
次に、図1に示すように2次研磨を行った後のシリコンウェーハ表面に片面CMP研磨を行うことなくエピタキシャル層を成長させる。気相成長装置としては、上述した図4に示す枚様式の気相成長装置(例えば、直径300mmのウェーハ用の枚様式の気相成長装置)を用いることができる。なお、エピタキシャル層を成長させる前に、シリコンウェーハの洗浄を行ってもよい。この場合、洗浄条件は特に限定されない。例えば、一般的なRCA洗浄、又は、オゾン、フッ酸等を含む機能水を用いた洗浄を行うことができる。
エピタキシャル成長工程では、一般的に使用される方法であれば特に制限はされないが、水素雰囲気で1000℃〜1300℃程度まで昇温し、その後TCS(トリクロロシラン)等の原料ガスを導入して所定時間でエピタキシャル層を成長することが好ましい。この際の成長温度、成長時間は所望のエピタキシャル層の厚さなどを考慮して適宜決めることができる。
エピタキシャル成長工程では、原料ガスとしてはトリクロロシラン以外に、モノシラン、モノクロロシラン、ジクロロシラン、あるいは四塩化素などを用いることができる。また、原料ガスの他に、ジボラン(B)あるいはホスフィン(PH)等のドーパントガスを水素ガスとともに用いることができる。
このようにしてエピタキシャル層を気相成長させた後に、原料ガス及びドーパントガスの供給を停止し、水素雰囲気に保持したまま反応容器内の温度を降温させる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明は下記の実施例に限定されるものではない。
(実施例)
まず、両面研磨装置として、不二越機械工業のDSP−20Bを用い、計5枚のウェーハに対して同一の両面研磨装置を用いて両面研磨(1次研磨及び2次研磨)を行った。研磨を行うウェーハとしては直径300mmのP型シリコン単結晶ウェーハを用いた。研磨布としてはショアA硬度91の発泡ポリウレタンパッドを用いた。キャリアは、基板をチタンとし、その表面にDLC処理を行うことで、表面を高硬度化した。これによりキャリアのHv(ビッカース硬さ)は1200となった。インサート材としてはガラス繊維にエポキシ樹脂を含浸したFRP(繊維強化プラスチック)を用いた。
第1の砥粒を含むスラリーとしては、平均粒径が74nmのシリカ砥粒を含有し、砥粒濃度が2.4wt%であり、pHが10.5であるKOHベースの水溶液を用いた。第2の砥粒を含むスラリーとしては、平均粒径が35nmのシリカ砥粒を含有し、砥粒濃度が0.45wt%であり、pHが10.0であるアンモニアベースの水溶液に、分子量20〜30万のHECを添加したものを用いた。
1次研磨における加工荷重は150gf/cm、2次研磨における加工荷重は70gf/cmに設定した。加工時間は1次研磨における取り代を10μm以上、2次研磨における取り代を500nmとなるように設定した。
各駆動部の回転速度は、上定盤−13.4rpm、下定盤35rpm、サンギア25rpm、インターナルギア7rpmに設定した。研磨布のドレッシングは、ダイヤ砥粒が電着されたドレスプレートを所定圧力で純水を流しながら上下研磨布に摺接させることで行った。
次に、両面研磨後のウェーハを洗浄した。SC−1洗浄を条件NHOH:H:HO=1:1:15で行った。
次に、洗浄後のウェーハにエピタキシャル層を成長させた。エピタキシャル成長炉としては図4に示す気相成長装置を用いた。エピタキシャル成長では、原料ガスにTCSを用いた。成長温度は1100℃、膜厚は3μmにした。
(比較例1)
実施例と同一の両面研磨装置を用いて1次研磨まで行った計5枚のウェーハに対して、片面CMP研磨による化学的機械的研磨を2次研磨として行った。研磨布は、スエードタイプのものを用いた。スラリーは、実施例における2次研磨で用いたものと同じものを用いた。加工時間は片面CMP研磨における取り代を500nmとなるように設定した。洗浄及びエピタキシャル成長条件は実施例と同じとした。
(比較例2)
実施例と同じ両面研磨装置(パッド・キャリア等)を用い、計5枚のウェーハに対して両面研磨(1次研磨及び2次研磨)を行った。研磨を行うウェーハとしては実施例と同様に直径300mmのP型シリコン単結晶ウェーハを用いた。
第1の砥粒を含むスラリーとしては実施例と同じものを用いた。第2の砥粒を含むスラリーとしては砥粒を含有しない無砥粒スラリーを用いた。具体的にはpHが11.0であるアミンベースの水溶液に、分子量20〜30万のHECを添加したものを用いた。
1次研磨における加工荷重は100gf/cm、2次研磨における加工荷重は150gf/cmに設定した。加工時間は1次研磨における取り代を0.5〜1.0μm、2次研磨における取り代を10μm以上と実施例とほぼ同じ総取り代になるように設定した。回転速度とドレッシングの条件は実施例と同じとした。洗浄及びエピタキシャル成長条件は実施例と同じとした。
[フラットネス及び面品質について]
実施例及び比較例におけるウェーハのフラットネスは、KLA Tencor社製のWaferSightを用いて測定した。SFQRmaxの算出はM49 modeのセルサイズ26×8mm(2mm E.E.)で行った。実施例及び比較例における面品質(LPD及び表面粗さ)は、KLA社のSurfscan SP3を用いて測定した。結果を以下に示す。
以下、全て5枚のウェーハの平均値である。なお、測定は全て洗浄後に行っている。また、フラットネスの測定は、1次研磨後かつ2次研磨(比較例1の場合は片面CMP研磨、以下同様)前のウェーハ及び2次研磨後エピタキシャル成長前のウェーハについて行った。表面粗さの測定は、2次研磨後エピタキシャル成長前のウェーハについて行った。LPDの測定は、2次研磨後エピタキシャル成長前のウェーハ及びエピタキシャル成長後のウェーハについて行った。
まず、フラットネスについて述べる。ここでは、SFQR悪化量=(最終的なSFQRmax−Y)/Yと定義した。式中、Yは1次研磨後かつ2次研磨前のSFQRmaxを表し、最終的なSFQRmaxは2次研磨後エピタキシャル成長前のSFQRmaxを表す。
図5は実施例及び比較例1におけるSFQR悪化量を示すグラフである。図5に示すように、実施例のSFQR悪化量は0.15であり、比較例1のSFQR悪化量0.53を下回る結果となった。比較例1では片面CMP研磨を行ったためSFQRの結果が悪くなったと考えられる。一方で、実施例では片面CMP研磨を行わず、更に、2次研磨における取り代を1μm以下(500nm)としたため、SFQRの結果がより良くなったと考えられる。これにより、エピタキシャル成長後のウェーハのフラットネスも良くなると考えられる。
次に面品質(LPD及び表面粗さ)について述べる。1×1μmの表面粗さについては、比較例2では0.215nmであったのに対して、実施例では0.118nmとなった。比較例2では2次研磨時に無砥粒スラリーを用いたため、ケミカル作用が強く働き、ウェーハの表面粗さが十分には下がらなかったと考えられる。一方、2次研磨時に有砥粒スラリーを用いた実施例では表面粗さが十分に下がった。これにより、両面研磨後で100nm以下のLPD個数が測定可能となった。
2次研磨後エピタキシャル成長前のウェーハにおいて120nm以上のLPD個数を比較したところ、比較例2におけるLPD個数が69.7個であったのに対して、実施例におけるLPD個数は5.5個となった。つまり、LPD個数も改善傾向であった。
次に、両面研磨後のLPDマップとエピタキシャル成長後のLPDマップとの一致率について述べる。図6は実施例における両面研磨後のLPDマップとエピタキシャル成長後のLPDマップとを重ねた図である。図7は比較例2における両面研磨後のLPDマップとエピタキシャル成長後のLPDマップとを重ねた図である。図6において「前」はエピタキシャル成長前のLPD(70nm以上)の位置、「後」はエピタキシャル成長後のLPD(45nm以上)の位置をそれぞれ示す。また、図7において「前」はエピタキシャル成長前のLPD(120nm以上)の位置、「後」はエピタキシャル成長後のLPD(45nm以上)の位置をそれぞれ示す。
比較例2では両面研磨後に120nmまでのLPDが測定可能であり、エピタキシャル成長後のLPD(45nm以上)の測定との一致率は65%であった(図7参照)。すなわち、両面研磨後の時点で検出できていないLPDが多かった(図7の矢印参照)。これに対し、実施例では両面研磨後に70nm以上までのLPDが測定可能となり、エピタキシャル成長後との一致率は92%まで向上した(図6参照)。
また、実施例におけるエピタキシャル成長後の45nm以上のLPD個数は、4個となった。一方、比較例1におけるエピタキシャル成長後のLPD個数は3個であった。この結果から、実施例で得られたエピタキシャルウェーハのLPD個数と比較例1で得られたエピタキシャルウェーハのLPD個数はほぼ同等であるといえる。このことから、本発明であれば、フラットネスを維持しつつ、片面CMP研磨を行った場合と同レベルまで欠陥数を低減させることができるということがわかる。
以上の結果から、本発明のエピタキシャルウェーハの製造方法であれば、欠陥が少なく、フラットネスの良いエピタキシャルウェーハを安定して製造することができるということが明らかになった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…両面研磨装置、 2…キャリア、 3…保持孔、 4…研磨布、 5…上定盤、
6…下定盤、 7…サンギア、 8…インターナルギア、 21…気相成長装置、
22…チャンバー、 23…ガス導入管、 24…ガス排出管、 25…サセプタ、
26…サセプタ回転機構、 27…加熱手段、 28…チャンバー上部部材、
29…チャンバー下部部材、 30…ガス導入口、 31…ガス排出口、
32…軸、 33…主支柱、 34…副支柱、 35…座ぐり
W…ウェーハ、 G…ガス。

Claims (3)

  1. エピタキシャルウェーハの製造方法であって、
    研磨布が貼付された上下定盤と、該上下定盤間でシリコンウェーハを保持するキャリアとを具備する両面研磨装置を用い、第1の砥粒を含むスラリーを供給しながら、前記シリコンウェーハの両面を研磨する1次研磨を行う工程と、
    前記両面研磨装置を用い、前記第1の砥粒より平均粒径の小さい第2の砥粒を含むスラリーを供給しながら、前記1次研磨を行った後のシリコンウェーハの両面を研磨する2次研磨を行う工程と、
    前記2次研磨を行った後のシリコンウェーハ表面に片面CMP研磨を行うことなくエピタキシャル層を成長させる工程と
    を有し、
    前記1次研磨と前記2次研磨を同一の両面研磨装置の同じ研磨布を用いてスラリーを変更して引き続いて行い、更に引き続いて洗浄後にエピタキシャル成長を行い、
    前記1次研磨を行う工程において、前記第1の砥粒を含むスラリーとして、平均粒径74nm〜100nmのシリカ砥粒を含むアルカリ性水溶液を用い、
    前記2次研磨を行う工程において、前記第2の砥粒を含むスラリーとして、平均粒径20nm〜40nmのシリカ砥粒を含むアルカリ性水溶液を用いることを特徴とするエピタキシャルウェーハの製造方法。
  2. 前記2次研磨を行う工程において、前記2次研磨の取り代を1μm以下とすることを特徴とする請求項1に記載のエピタキシャルウェーハの製造方法。
  3. 前記研磨布をショアA硬度85〜95の発泡ポリウレタンからなる研磨布とし、前記キャリアを表面のビッカース硬さが300以上のキャリアとすることを特徴とする請求項1又は請求項2に記載のエピタキシャルウェーハの製造方法。
JP2015085606A 2015-04-20 2015-04-20 エピタキシャルウェーハの製造方法 Active JP6234957B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015085606A JP6234957B2 (ja) 2015-04-20 2015-04-20 エピタキシャルウェーハの製造方法
PCT/JP2016/001183 WO2016170721A1 (ja) 2015-04-20 2016-03-04 エピタキシャルウェーハの製造方法
TW105106854A TW201708632A (zh) 2015-04-20 2016-03-07 磊晶晶圓的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015085606A JP6234957B2 (ja) 2015-04-20 2015-04-20 エピタキシャルウェーハの製造方法

Publications (3)

Publication Number Publication Date
JP2016204187A JP2016204187A (ja) 2016-12-08
JP2016204187A5 JP2016204187A5 (ja) 2017-03-02
JP6234957B2 true JP6234957B2 (ja) 2017-11-22

Family

ID=57143054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015085606A Active JP6234957B2 (ja) 2015-04-20 2015-04-20 エピタキシャルウェーハの製造方法

Country Status (3)

Country Link
JP (1) JP6234957B2 (ja)
TW (1) TW201708632A (ja)
WO (1) WO2016170721A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6635088B2 (ja) * 2017-04-24 2020-01-22 信越半導体株式会社 シリコンウエーハの研磨方法
DE102017210423A1 (de) 2017-06-21 2018-12-27 Siltronic Ag Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
JPWO2019043890A1 (ja) * 2017-08-31 2020-08-06 株式会社Sumco 半導体ウェーハの製造方法
US11621171B2 (en) 2018-09-25 2023-04-04 Nissan Chemical Corporation Method for polishing silicon wafer with reduced wear on carrier, and polishing liquid used therein

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004195571A (ja) * 2002-12-17 2004-07-15 Noritake Co Ltd 両面研磨機用ワークキャリア及びその製造方法
JP2010021487A (ja) * 2008-07-14 2010-01-28 Sumco Corp 半導体ウェーハおよびその製造方法
JP5401683B2 (ja) * 2008-08-01 2014-01-29 株式会社Sumco 両面鏡面半導体ウェーハおよびその製造方法
JP5644401B2 (ja) * 2010-11-15 2014-12-24 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP5768554B2 (ja) * 2011-07-21 2015-08-26 旭硝子株式会社 磁気記録媒体用ガラス基板の製造方法および磁気記録媒体用ガラス基板
US20140319411A1 (en) * 2011-11-16 2014-10-30 Nissan Chemical Industries, Ltd. Semiconductor wafer polishing liquid composition

Also Published As

Publication number Publication date
TW201708632A (zh) 2017-03-01
JP2016204187A (ja) 2016-12-08
WO2016170721A1 (ja) 2016-10-27

Similar Documents

Publication Publication Date Title
JP5644401B2 (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP6312976B2 (ja) 半導体ウェーハの製造方法
US7582221B2 (en) Wafer manufacturing method, polishing apparatus, and wafer
US6861360B2 (en) Double-sided polishing process for producing a multiplicity of silicon semiconductor wafers
JP6234957B2 (ja) エピタキシャルウェーハの製造方法
JP2007204286A (ja) エピタキシャルウェーハの製造方法
JP5479390B2 (ja) シリコンウェーハの製造方法
JP2013094954A (ja) 両面研磨方法
TWI430352B (zh) 製造經磊晶塗覆的半導體晶圓的方法
JP2011091387A (ja) エピタキシャルシリコンウェーハの製造方法
JP2007311586A (ja) 炭化珪素単結晶ウェハ表面の仕上げ研磨方法
JP6027346B2 (ja) 半導体ウェーハの製造方法
JP5795461B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP5375768B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2017037922A (ja) 半導体ウェーハの製造方法
JP5381304B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2011143477A (ja) 両面研磨装置用キャリア及びこれを用いた両面研磨装置並びに両面研磨方法
JP2006120939A (ja) シリコンエピタキシャルウェーハの製造方法
JP5287982B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2011091143A (ja) シリコンエピタキシャルウェーハの製造方法
JP2009269150A (ja) 研磨布用ドレッシングプレート及び研磨布のドレッシング方法並びに半導体基板の研磨方法
TW202407175A (zh) 單晶矽晶圓的乾式蝕刻方法、單晶矽晶圓的製造方法及單晶矽晶圓

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170124

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20170124

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170518

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170529

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20170616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171025

R150 Certificate of patent or registration of utility model

Ref document number: 6234957

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250