KR100925359B1 - 에피택셜 웨이퍼 및 그 제조 방법 - Google Patents
에피택셜 웨이퍼 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100925359B1 KR100925359B1 KR1020070089585A KR20070089585A KR100925359B1 KR 100925359 B1 KR100925359 B1 KR 100925359B1 KR 1020070089585 A KR1020070089585 A KR 1020070089585A KR 20070089585 A KR20070089585 A KR 20070089585A KR 100925359 B1 KR100925359 B1 KR 100925359B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- manufacturing
- polishing
- main surface
- epitaxial
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 title claims description 37
- 238000005498 polishing Methods 0.000 claims abstract description 51
- 239000013078 crystal Substances 0.000 claims abstract description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 25
- 239000010703 silicon Substances 0.000 claims abstract description 25
- 239000007788 liquid Substances 0.000 claims abstract description 16
- 239000002245 particle Substances 0.000 claims abstract description 10
- 238000001514 detection method Methods 0.000 claims description 19
- 238000007517 polishing process Methods 0.000 claims description 19
- 238000012545 processing Methods 0.000 claims description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 6
- 239000007800 oxidant agent Substances 0.000 claims description 6
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 129
- 230000003746 surface roughness Effects 0.000 description 17
- 238000005259 measurement Methods 0.000 description 12
- 239000000758 substrate Substances 0.000 description 7
- 239000000126 substance Substances 0.000 description 6
- 238000007689 inspection Methods 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 150000003377 silicon compounds Chemical class 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 3
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 3
- 239000005052 trichlorosilane Substances 0.000 description 3
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000005049 silicon tetrachloride Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000008119 colloidal silica Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910021642 ultra pure water Inorganic materials 0.000 description 1
- 239000012498 ultrapure water Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
- C30B23/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/005—Oxydation
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
에피택셜 웨이퍼의 제조 방법으로서, 실리콘 단결정 웨이퍼의 주표면 상에 실리콘을 에피택셜 성장시키는 공정과, 상기 웨이퍼의 주표면을 특정 처리액으로 100℃ 이하의 온도에서 처리하여 상기 웨이퍼의 주표면 상에 부착된 파티클을 제거하면서 소정 두께의 산화막을 형성하는 웨이퍼 평탄화 전처리 공정과, 상기 주표면을 경면 연마하는 표면 연마 공정을 구비하는 에피택셜 웨이퍼의 제조 방법이다.
에피택셜, 웨이퍼, 성장, 산화막, 평탄도, 거칠기, 파티클, 식각, 경면, 실리콘 단결정, 잉곳
Description
본 발명은 에피택셜 웨이퍼 및 그 제조 방법에 관한 것이다.
실리콘 웨이퍼를 이용하여 제조되는 디바이스 기판은 디바이스의 비용 저감화를 도모하는 등의 이유에서 미세화되는 경향이 있다. 그에 따라 웨이퍼의 표면 거칠기(roughness) 및 평탄도(flatness)에 대한 요구도 해마다 엄격해져, LPD(Light Point Defect)에 대해서도 크기의 축소와 개수의 저감이 한층 더 요구되고 있다.
종래로부터 사용되고 있는 실리콘 기판은 (100) 결정(주표면이 (100)면인 실리콘 웨이퍼: {100} 웨이퍼가 채취되는 결정)의 에피택셜 웨이퍼를 이용하여 제조한 것이 주류이다. 그러나 최근 MOSFET(Metal Oxide Semiconductor Field Effect Transistor), 다른 MOS 구조 디바이스인 MPU, 로직 어레이 등에 사용하기에 적합한 차세대 기판으로서 (110) 결정(주표면이 (110)면인 실리콘 웨이퍼: {110} 웨이퍼가 채취되는 결정)의 에피택셜 웨이퍼를 이용하여 제조한 기판이 주목을 받고 있다(예컨대 특허 문헌 1: 일본 특허 공개 제2001-253797호 공보). 특히 8인치 이상의 양 면 연마 {110} 기판에 있어서 비용 저감과 디바이스 특성의 향상을 양립시키기 위하여 검토가 가해지고 있다.
(100) 결정의 에피택셜 웨이퍼는 평탄도(표면 거칠기)가 뛰어나며, LPD의 최소 검출 감도가 100nm 이하이다. 그러나, (110) 결정의 에피택셜 웨이퍼는 (100) 결정의 에피택셜 웨이퍼에 비하여 표면 거칠기가 뒤떨어진다. 따라서 LPD 검출 크기의 한계값이 커지므로 작은 크기의 LPD는 검출할 수 없다. LPD가 주표면에 많이 있는 경우에는 디바이스 제작 시의 누설 불량이라는 문제가 있다. (110) 결정의 에피택셜 웨이퍼가 (100) 결정의 에피택셜 웨이퍼에 비하여 표면 거칠기가 뒤떨어지고 LPD의 검출 한계 크기가 커지는 이유는, 원자 배열 등의 물성 상의 차이에 기인하는 것으로 생각된다.
웨이퍼의 표면 거칠기를 기판과 같은 정도로 개선하기 위한 방법으로는, 예컨대 특허 문헌 2(일본 특허 공고 평8-17163호 공보)에 기재되어 있는 바와 같이, 에피택셜 성장 후에 주표면을 경면 가공하여 에피택셜 성장으로 인해 발생한 크라운 등의 결함을 제거하고, 진애의 발생을 방지하는 방법이 알려져 있다.
상기 방법은 LPD의 크기가 100nm 이하에서의 제품 품질이 요구되는 경우에 있어서, 에피택셜 성장 후의 표면의 상태에 따라 연마 후의 LPD의 상태, 표면 거칠기 및 평탄도의 품질이 변화될 수가 있다. 특히, (110) 결정의 에피택셜 웨이퍼의 경우에는 에피택셜 후의 표면 거칠기가 (100) 결정보다 뒤떨어지기 때문에 에피택셜 성장 후에 경면 가공을 수행하여도 표면 거칠기 및 평탄도를 충분히 향상시킬 수가 없다.
레이저 광을 이용하여 웨이퍼 주표면에 존재하는 LPD를 계측하는 경우, 표면 거칠기의 좋고 나쁨이 LPD 계측 시의 검출 노이즈에 크게 영향을 미친다. 구체적으로는, 표면 거칠기가 뒤떨어질수록 LPD 계측 시의 검출 노이즈가 커진다. 따라서 종래의 (110) 결정의 에피택셜 웨이퍼는 표면 거칠기가 뒤떨어지기 때문에 고작해야 100nm 정도까지의 크기의 LPD밖에 계측할 수 없는 것이 현 실정이다. 이래서는 LPD의 크기 100nm 이하가 요구되는, 차세대 (110) 결정의 에피택셜 웨이퍼 주표면에 존재하는 LPD를 정확하게 검출하기는 어렵다.
에피택셜층 형성 후의 연마량을 많게 하면, 웨이퍼면의 두께의 분포가 불균일해지고 평탄도를 악화시키기 때문에 바람직하지 않다. 다른 한편, 에피택셜층 형성 후의 연마량이 적으면 표면 거칠기가 크고 LPD의 검출 한계 크기가 100nm보다 커져 크기가 작은 LPD는 계측할 수 없다.
본 발명의 목적은 에피택셜 성장 공정과 표면 연마 공정 사이에 웨이퍼의 주표면을 특정 처리액으로 저온 산화막 형성 처리하는 공정을 구비함으로써, LPD의 검출 한계 크기의 축소화를 도모할 수 있는 에피택셜 웨이퍼의 제조 방법 및 이 방법에 의해 제조한 에피택셜 웨이퍼를 제공하는 데 있다.
본 발명의 제1 태양은, 에피택셜 웨이퍼의 제조 방법으로서, 실리콘 단결정 웨이퍼의 주표면 상에 실리콘을 에피택셜 성장시키는 공정과, 상기 웨이퍼의 주표면을 특정 처리액으로 100℃ 이하의 온도에서 처리하여, 상기 웨이퍼의 주표면 상에 부착된 파티클을 제거하면서 소정 두께의 산화막을 형성하는 웨이퍼 평탄화 전처리 공정과, 상기 주표면을 경면 연마하는 표면 연마 공정을 구비하는 에피택셜 웨이퍼의 제조 방법이다.
본 발명의 제2 태양은, 상기 제1 태양에 있어서, 상기 산화막의 소정 두께는 5∼30Å(0.5~3.0nm)의 범위인 에피택셜 웨이퍼의 제조 방법이다.
본 발명의 제3 태양은, 상기 제1 또는 제2 태양에 있어서, 상기 특정 처리액은 산화제를 포함하는 액인 에피택셜 웨이퍼의 제조 방법이다.
본 발명의 제4 태양은, 상기 제3 태양에 있어서, 상기 산화제는 오존 또는 과산화 수소수 중에서 적어도 어느 하나인 에피택셜 웨이퍼의 제조 방법이다.
본 발명의 제5 태양은, 상기 제1 내지 제4 태양 중 어느 한 태양에 있어서, 상기 웨이퍼 평탄화 전처리 공정에 앞서, 불산 함유 용액으로 자연 산화막을 제거하는 공정을 더 구비하는 에피택셜 웨이퍼의 제조 방법이다.
본 발명의 제6 태양은, 상기 제1 내지 제5 태양 중 어느 한 태양에 있어서, 상기 실리콘 단결정 웨이퍼는 양면 연마된 {110} 웨이퍼인 에피택셜 웨이퍼의 제조 방법이다.
본 발명의 제7 태양은, 상기 제1 내지 제6 태양 중 어느 한 태양에 있어서, 상기 표면 연마 공정은 웨이퍼의 주표면만 또는 주표면과 이면 모두에 경면 연마를 실시하는 공정인 에피택셜 웨이퍼의 제조 방법이다.
본 발명의 제8 태양은, 상기 제1 내지 제7 태양 중 어느 한 태양에 있어서, 상기 표면 연마 공정에 앞서, 웨이퍼의 에지부 표면을 경면 연마하는 에지 연마 공정을 더 구비하는 에피택셜 웨이퍼의 제조 방법이다.
본 발명의 제9 태양은, 상기 제8 태양에 있어서, 상기 웨이퍼 평탄화 전처리 공정은 상기 에피택셜 성장 공정과 상기 에지 연마 공정 사이, 및 상기 에지 연마 공정과 상기 표면 연마 공정 사이 중 적어도 어느 하나에서 수행하는 에피택셜 웨이퍼의 제조 방법이다.
본 발명의 제10 태양은, 상기 제1 내지 제9 태양 중 어느 한 태양에 기재된 제조 방법에 의해 제조한 에피택셜 웨이퍼로서, 주표면 상에서 검출되는 LPD(Light Point Defect)의 최소 검출 크기(검출 한계 크기)가 100nm 이하인 것을 특징으로 하는 에피택셜 웨이퍼이다.
본 발명의 제11 태양은, 상기 제1 내지 제9 태양 중 어느 한 태양에 기재된 제조 방법에 의해 제조한 에피택셜 웨이퍼로서, 주표면 상에 존재하는 LPD의 검출 크기(검출되는 LPD의 크기)가 100nm 이하인 것을 특징으로 하는 에피택셜 웨이퍼이다.
본 발명은 에피택셜 성장 공정과 표면 연마 공정 사이에 상기 웨이퍼의 주표면을 특정 처리액으로 100℃ 이하의 저온에서 처리하여, 상기 웨이퍼의 주표면 상에 부착된 파티클을 제거하면서 소정 두께의 산화막을 형성하는 웨이퍼 평탄화 전처리 공정을 더 구비한다. 이에 따라, LPD의 검출 한계 크기를 축소시킬 수 있는 에피택셜 웨이퍼의 제조 방법을 제공하는 것이 가능해졌다.
또한 본 발명의 방법에 의해 제조한 에피택셜 웨이퍼는 (110) 결정의 에피택셜 웨이퍼인 경우에도 주표면 상에 존재하여 검출되는 LPD의 크기가 100nm 이하이므로, 레이저 광을 이용하여 웨이퍼 주표면에 존재하는 LPD를 계측하는 웨이퍼 표면 검사 장치로 LPD의 크기나 개수를 충분히 정확하게 계측할 수 있다.
다음, 본 발명에 따른 에피택셜 웨이퍼의 제조 방법을 도면을 참조하면서 설명한다.
종래의 에피택셜 웨이퍼의 제조 방법은, 예컨대 도 1에 도시한 바와 같이, 실리콘 단결정 잉곳을 슬라이싱하여 웨이퍼를 형성한 후, 슬라이싱한 웨이퍼의 주표면을 화학적으로 식각하고, 그 후 화학 연마에 의해 표면 경면 가공을 실시한다. 이어서, 수소 분위기 중에서 예컨대 1150℃로 가열한 웨이퍼 주표면에 4염화 규소, 모노실레인(SiH4), 트라이클로로실레인(SiHCl3), 다이클로르실레인(SiH2Cl2)과 같은 실리콘 화합물과 캐리어 가스의 혼합물을 도입하고, 분해한 실리콘 원자를 이용하여 실리콘 웨이퍼 상에 예컨대 2∼30μm 두께의 단결정 실리콘층을 에피택셜 성장시킨다. 그 후 단결정 실리콘층을 형성한 웨이퍼의 주표면을 다시 화학 연마에 의해 표면 경면 가공함으로써 에피택셜 웨이퍼를 제조한다.
그러나, 이러한 종래의 방법에서는 에피택셜 성장 후의 표면 상태에 따라 연마 후의 LPD의 품질이 좌우되어 양호한 제품을 얻을 수가 없다.
따라서 본 발명자들은 LPD의 검출 크기를 축소시키기 위하여 예의 검토를 한 바, 에피택셜 성장 공정과 표면 연마 공정 사이에 상기 웨이퍼의 주표면을 특정 처리액, 적합하게는 오존 또는 과산화 수소수 중에서 적어도 어느 하나와 같은 산화제를 포함하는 액으로 100℃ 이하의 저온에서 처리하여, 상기 웨이퍼의 주표면 상에 부착된 파티클을 제거하면서 소정 두께의 산화막을 형성하는 웨이퍼 평탄화 전처리를 수행하고(여기서는 상기 처리 공정을 웨이퍼 평탄화 전처리 공정이라고 함), 그 후 표면 연마 가공을 수행함으로써 웨이퍼 주표면에 존재하는 LPD의 검출 크기를 축소화시킬 수 있음을 알아내고 본 발명을 완성하였다.
즉, 본 발명에 따른 에피택셜 웨이퍼의 제조 방법은, 실리콘 단결정 웨이퍼의 주표면 상에 실리콘을 에피택셜 성장시키는 공정과, 이 주표면을 경면 연마하는 표면 연마 공정을 구비하는 에피택셜 웨이퍼의 제조 방법으로서, 상기 에피택셜 성장 공정과 상기 표면 연마 공정 사이에 상기 웨이퍼의 주표면을 특정 처리액으로 100℃ 이하의 온도에서 처리하여, 상기 웨이퍼의 주표면 상에 부착된 파티클을 제거하면서 소정 두께의 산화막을 형성하는 웨이퍼 평탄화 전처리 공정을 더 구비한다.
상기 웨이퍼 평탄화 전처리 공정에 있어서, 웨이퍼가 100℃ 이하의 저온에서 처리되는 것은 다음과 같은 이유에 따른다. 100℃를 초과하는 온도에서의 처리에서는 처리 전에 웨이퍼의 주표면 상에 부착된 파티클을 제거하는 효과도 크게 향상되지 않는다. 이 때문에, 고온 열처리에 의한 산화 공정을 수행하는 것은 바람직하지 않다. 따라서, 웨이퍼 평탄화 전처리 공정에서의 처리 온도를 100℃ 이하로 하였다.
도 2는 본 발명에 따른 제조 방법에 의해 에피택셜 웨이퍼를 제조하는 공정을 설명하기 위한 흐름도이다.
도 2에 도시한 에피택셜 웨이퍼의 제조 방법에서는, 실리콘 단결정 잉곳을 슬라이싱하여 소정 두께의 웨이퍼를 형성한 후, 슬라이싱한 웨이퍼의 주표면을 화학적으로 식각하고, 그 후 화학 연마에 의해 표면 경면 가공을 실시한다. 이어서, 수소 분위기 중에서 1000℃ 내지 1180℃, 예컨대 1100℃에서 가열한 웨이퍼 주표면에 실리콘 화합물과 캐리어 가스의 혼합물을 도입하고, 분해한 실리콘 원자에 의해 실리콘 단결정층을 실리콘 웨이퍼 상에 에피택셜 성장시켜, 예컨대 1 ~ 5μm 미만 두께의 단결정 실리콘층을 형성한다. 상기 실리콘 화합물로는 4염화 규소, 모노실레인(SiH4), 트라이클로로실레인(SiHCl3), 다이클로르실레인(SiH2Cl2)과 같은 실리콘 화합물을 사용할 수 있다. 이어서, 웨이퍼 평탄화 전처리 공정을 수행하여 소정 두께의 산화막을 형성하고, 그 후 웨이퍼의 주표면을 다시 화학 연마에 의해 표면 경면 가공을 수행함으로써 에피택셜 웨이퍼를 제조할 수 있다.
도 3은 본 발명의 다른 실시 형태를 보인 것이다. 본 예에서는 상기 표면 연마 공정에 앞서, 웨이퍼의 에지부 표면을 경면 연마하는 에지 연마 공정을 더 구비한다. 본 실시 형태는 특히 고정밀화의 관점에서, 웨이퍼의 에지 영역에서의 에피택셜층의 막두께 이상(異常, 두께 불균일)을 시정할 필요가 있는 경우에 적합하다.
도 4는 본 발명의 다른 실시 형태를 보인 것으로서, 상기 웨이퍼 평탄화 전처리 공정은 상기 에피택셜 성장 공정과 상기 에지 연마 공정 사이, 및 상기 에지 연마 공정과 상기 표면 연마 공정 사이 모두에서 수행하는 예를 도시하였다. 본 실시 형태는 표면 거칠기를 보다 향상시킬 필요가 있는 경우에 적합하다.
도 5는 본 발명의 다른 실시 형태를 보인 것으로서, 에피택셜 성장 후에 수행하는 표면 연마 공정을 웨이퍼의 표리면 모두에 경면 연마를 실시하는 공정으로 한 실시 형태이다. 본 실시 형태는 특히 고정밀화의 관점에서 보면, 에피택셜 성장 시의 실리콘 화합물 가스와 같은 프로세스 가스가 웨이퍼 이면으로 돌아들어가는 것을 시정할 필요가 있는 경우에 적합하다.
도 2 내지 도 5의 방법에서는 필요에 따라 각 공정 사이에서 세정을 수행할 수 있다. 또한 에피택셜 성장 후에 수행하는 표면 연마 공정에서의 표면 연마량은 표면 연마 방법(주표면 연마만, 양면(주표면과 이면) 연마만, 양면(주표면과 이면) 연마와 주표면 연마 모두)에 따라 정도의 차이가 생긴다. 어느 표면 연마 방법을 이용하는 경우에도 표면 연마량은 0.1 내지 1.0μm의 범위로 하는 것이 바람직하다. 상기 연마량이 0.1μm 미만에서는 웨이퍼 평탄화 전처리 공정에서 형성한 산화막을 완전히 제거하기가 어렵다. 표면 연마량이 1.0μm를 초과하면 연마량이 너무 많기 때문에 충분한 평탄도를 얻을 수가 없고, 또한 생산성을 저하시킨다.
상기 산화막의 소정 두께는 5 내지 30Å(0.5~3.0nm)의 범위인 것이 바람직하다. 상기 산화막의 소정 두께가 5Å보다 얇으면 연마에서 파티클로 인한 흠집이 발생하기가 쉬워진다. 흠집을 없애기 위하여 연마 시간을 짧게 하면, 산화막 형성에 의한 표면 거칠기의 향상 효과를 충분히 얻을 수 없다. 상기 산화막의 소정 두께가 30Å보다 두꺼우면 산화막의 연마 속도는 실리콘보다 느리기 때문에 연마 시간을 길게 할 필요가 있으며, 면 내의 연마 속도의 불균일과 산화 두께의 불균일로 인해 평탄도가 열화되어 연마 처리에 더 많은 시간이 소요되기 때문에 바람직하지 않다.
상기 특정 처리액은 오존 또는 과산화 수소수 중에서 적어도 어느 하나와 같은 산화제를 포함하는 액인 것이 바람직하다.
상기 산화막의 두께는 예컨대 세정 처리액의 성분 농도, 세정 시간 또는 온도에 따라 조정할 수 있다. 오존이라면 5ppm 내지 40ppm을 포함한 초순수로 10℃ 내지 30℃의 수온에서 10초 내지 20분간 처리하는 것이 바람직하다.
산화막의 연마 속도는 실리콘보다 느려 연마 처리 시간이 소요된다는 점에서 보면, 상기 웨이퍼 평탄화 전처리 공정에 앞서 불산 함유 용액으로 자연 산화막을 제거하는 공정을 더 구비하는 것이 보다 적합하다.
또한, 본 발명의 제조 방법을 이용하여 에피택셜 웨이퍼를 제조한 경우, {100} 웨이퍼나 {111} 웨이퍼라도 LPD의 검출 크기의 축소화의 효과는 관찰되지만, 특히 {110} 웨이퍼의 경우에 LPD의 검출 크기의 축소화에 현저한 효과가 있다.
전술한 본 발명의 제조 방법에 의해 제조한 에피택셜 웨이퍼에서는 파장이 300 내지 400nm의 레이저 광을 이용한 LPD 계측 장치에 의한 계측에서 주표면 상에 존재하는 LPD가 검출되는 크기를 100nm 이하로 할 수 있다. 주표면에 존재하는 LPD의 크기는 65nm 이하로 하는 것이 바람직하다.
본 발명의 제조 방법에 의해 제조한 에피택셜 웨이퍼는 평탄도가 뛰어나므로, 파장이 300 내지 400nm의 레이저 광을 이용한 LPD 계측 장치에 의한 계측에서 검출되는 LPD의 크기의 하한값(검출 한계)을 100nm 이하로 할 수 있다. 검출되는 LPD 크기의 하한값은 50nm 이하인 것이 바람직하다.
이에 따라, 본 발명의 제조 방법에 의해 제조한 (110) 결정의 에피택셜 웨이퍼는 검출되는 LPD의 크기가 100nm 이하, 보다 적합하게는 65nm 이하로 작게 할 수 있고 표면 거칠기가 뛰어나므로, 레이저 광을 이용하여 웨이퍼 주표면에 존재하는 LPD를 계측하는 경우에도 웨이퍼 주표면에 존재하는 LPD를 정확하게 검출할 수 있다. 또한, (110) 결정에서 <110>축을 경사시킨 면인 기판을 이용하여 본 발명의 제조 방법을 적용하는 것이 더욱 바람직하다.
실시예
실시예는 직경 305mm의 실리콘 단결정 잉곳을 슬라이싱하여 900μm 두께의 (110) 웨이퍼를 형성하였다. 슬라이싱한 웨이퍼의 주표면을 알칼리 용액을 이용하여 화학적으로 식각하고, 그 후 콜로이달 실리카를 이용한 화학 연마에 의해 표면과 이면에 경면 가공을 실시하였다. 이어서, 수소 분위기 중에서 1130℃로 가열한 웨이퍼 주표면에 5부피%의 트라이클로로실레인(SiHCl3)을 도입하고, 분해된 실리콘 원자에 의해 실리콘 웨이퍼 상에 단결정 실리콘층을 에피택셜 성장시켜 3μm 두께의 단결정 실리콘층을 형성하였다. 이어서, 온도 10 내지 20℃의 5ppm의 오존 수용액에 1 내지 10분간 웨이퍼를 침지하는 웨이퍼 평탄화 전처리 공정을 수행하여 두께 10Å의 산화막을 형성하고, 그 후 웨이퍼의 주표면을 0.2μm의 연마량으로 콜로이달 실리카를 이용한 화학 연마에 의해 표면 경면 가공을 수행함으로써 에피택셜 웨이퍼를 제조하였다.
비교를 위하여 웨이퍼 평탄화 전처리 공정을 수행하지 않은 것 이외에는 실시예와 동일한 방법으로 에피택셜 웨이퍼를 제조하였다.
상기 각 공시 웨이퍼의 주표면에 존재하는 LPD는 도 6에 도시한 바와 같이 레이저 광을 계측에 사용하는 LPD 검사 장치(1)에 의해 계측하였다. 측정에서는 광원(6)에서 나온 파장이 300 내지 400nm의 레이저 광을 반사시켜 웨이퍼에 조사하고, 웨이퍼를 회전시키면서 반경 방향으로 이동시킴으로써 웨이퍼 상의 조사 부위를 이동시키고, 광각의 반사광을 미러 집광계(5)에 의해 광각 수광기(7)로 도입하고, 협각의 반사광을 렌즈 집광계(3, 4)에 의해 협각 수광기(8)로 도입하여, LPD의 크기 및 개수를 측정하였다. 그 계측 결과를 도 7A와 도 7B에 도시하였다.
도 7A 및 도 7B의 결과에 개시한 바와 같이, 웨이퍼 평탄화 전처리를 수행하지 않는 종래예에서는 검출되는 LPD의 크기가 80nm 이상인 데 반해, 본 발명(실시예)에서는 검출되는 LPD의 크기는 65nm 이하이었다.
또한 레이저 광을 계측에 사용하는 LPD 검사 장치(1)에 의한 계측에서는 종래예는, LPD의 크기가 80nm보다 작은 경우에는 계측 노이즈가 너무 커져 측정할 수 없는 데 반해, 실시예에서는 LPD의 크기가 약 45nm까지는 정밀하게 검출 및 계측할 수 있었다. 이는 본 발명의 제조 방법에 의해 제조한 (110) 웨이퍼({110} 웨이퍼)의 표면 거칠기가 양호한 것에 기인하는 것으로 생각된다.
본 발명에 있어서, 에피택셜 성장 공정과 표면 연마 공정 사이에 상기 웨이퍼의 주표면을 특정 처리액으로 100℃ 이하의 저온에서 처리하여, 상기 웨이퍼의 주표면 상에 부착된 파티클을 제거하면서 소정 두께의 산화막을 형성하는 웨이퍼 평탄화 전처리 공정을 더 구비함으로써 표면 거칠기를 향상시키고, LPD의 검출 크기를 축소화시킬 수 있으며, LPD의 부착을 저감할 수 있는 에피택셜 웨이퍼의 제조 방법을 제공하는 것이 가능해졌다.
또한 본 발명의 방법에 의해 제조한 에피택셜 웨이퍼는 (110) 결정의 에피택셜 웨이퍼인 경우에도 주표면 상에 존재하는 LPD의 검출 크기가 100nm 이하이므로 레이저 광을 이용하여 웨이퍼 주표면에 존재하는 LPD를 계측하는 웨이퍼 표면 검사 장치로 충분히 LPD의 크기나 개수를 정확하게 검출 및 계측할 수 있다.
이상 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 이들 실시예에 한정되지 않는다. 본 발명의 취지를 벗어나지 않는 범위에서 구성의 부가, 생략, 치환 및 기타 변경이 가능하다. 본 발명은 전술한 설명에 의해 한정되지 않으며, 첨부한 클레임의 범위에 의해서만 한정된다.
도 1은 종래의 제조 방법에 의해 에피택셜 웨이퍼를 제조하는 공정을 설명하기 위한 흐름도이다.
도 2는 본 발명의 제조 방법의 실시 형태에 의해 에피택셜 웨이퍼를 제조하는 공정을 설명하기 위한 흐름도이다.
도 3은 본 발명의 제조 방법의 다른 실시 형태를 보인 흐름도이다.
도 4는 본 발명의 제조 방법의 다른 실시 형태를 보인 흐름도이다.
도 5는 본 발명의 제조 방법의 다른 실시 형태를 보인 흐름도이다.
도 6은 실시예에서 웨이퍼 주표면의 LPD를 계측하는 LPD 검사 장치의 원리를 설명하기 위한 도면이다.
도 7A 및 도 7B는 (110) 웨이퍼에서의 LPD 크기와 개수의 계측 결과를 보인 그래프로서, 도 7A는 웨이퍼 평탄화 전처리를 수행하지 않는 경우(종래예: 비교예), 도 7B는 웨이퍼 평탄화 전처리를 수행한 경우(실시예)이다.
Claims (12)
- 에피택셜 웨이퍼의 제조 방법으로서,실리콘 단결정 웨이퍼의 주표면 상에 실리콘을 에피택셜 성장시키는 공정;상기 웨이퍼의 주표면을 특정 처리액으로 100℃ 이하의 온도에서 처리하여, 상기 웨이퍼의 주표면 상에 부착된 파티클을 제거하면서 소정 두께의 산화막을 형성하는 웨이퍼 평탄화 전처리 공정; 및상기 주표면을 경면 연마하는 표면 연마 공정;을 구비하며,상기 실리콘 단결정 웨이퍼는 {110} 웨이퍼이고, 상기 표면 연마 공정에 따른 연마량은 0.1~1.0㎛의 범위인 에피택셜 웨이퍼의 제조 방법.
- 청구항 1에 있어서, 상기 산화막의 소정 두께는 5∼30Å의 범위인 에피택셜 웨이퍼의 제조 방법.
- 청구항 1에 있어서, 상기 특정 처리액은 산화제를 포함하는 액인 에피택셜 웨이퍼의 제조 방법.
- 청구항 3에 있어서, 상기 산화제는 오존 또는 과산화 수소수 중에서 적어도 어느 하나인 에피택셜 웨이퍼의 제조 방법.
- 청구항 1 내지 청구항 4 중 어느 한 항에 있어서, 상기 웨이퍼 평탄화 전처 리 공정에 앞서, 불산 함유 용액으로 자연 산화막을 제거하는 공정을 더 구비하는 에피택셜 웨이퍼의 제조 방법.
- 청구항 1 내지 청구항 4 중 어느 한 항에 있어서, 상기 실리콘 단결정 웨이퍼는 양면 연마된 {110} 웨이퍼인 에피택셜 웨이퍼의 제조 방법.
- 청구항 1 내지 청구항 4 중 어느 한 항에 있어서, 상기 표면 연마 공정은 웨이퍼의 주표면만 또는 주표면과 이면 모두에 경면 연마를 실시하는 공정인 에피택셜 웨이퍼의 제조 방법.
- 청구항 1 내지 청구항 4 중 어느 한 항에 있어서, 상기 표면 연마 공정에 앞서, 웨이퍼의 에지부 표면을 경면 연마하는 에지 연마 공정을 더 구비하는 에피택셜 웨이퍼의 제조 방법.
- 청구항 8에 있어서, 상기 웨이퍼 평탄화 전처리 공정은 상기 에피택셜 성장 공정과 상기 에지 연마 공정 사이, 및 상기 에지 연마 공정과 상기 표면 연마 공정 사이 중 적어도 어느 하나에서 수행하는 에피택셜 웨이퍼의 제조 방법.
- 청구항 1 내지 청구항 4 중 어느 한 항에 기재된 제조 방법에 의해 제조한 에피택셜 웨이퍼로서,주표면 상에서 검출되는 LPD의 최소 크기가 100nm 이하인 것을 특징으로 하는 에피택셜 웨이퍼.
- 청구항 1 내지 청구항 4 중 어느 한 항에 기재된 제조 방법에 의해 제조한 에피택셜 웨이퍼로서,주표면 상에 존재하는 LPD의 검출 크기가 100nm 이하인 것을 특징으로 하는 에피택셜 웨이퍼.
- 청구항 1 내지 청구항 4 중 어느 한 항에 기재된 제조 방법에 의해 제조한 에피택셜 웨이퍼로서,주표면 상에서 검출되는 LPD의 최소 크기가 50nm 이하인 것을 특징으로 하는 에피택셜 웨이퍼.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006240962 | 2006-09-06 | ||
| JPJP-P-2006-00240962 | 2006-09-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080022511A KR20080022511A (ko) | 2008-03-11 |
| KR100925359B1 true KR100925359B1 (ko) | 2009-11-09 |
Family
ID=38668852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070089585A KR100925359B1 (ko) | 2006-09-06 | 2007-09-04 | 에피택셜 웨이퍼 및 그 제조 방법 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP1900858B1 (ko) |
| KR (1) | KR100925359B1 (ko) |
| CN (1) | CN101140868B (ko) |
| DE (1) | DE07017349T1 (ko) |
| TW (1) | TWI370184B (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5479390B2 (ja) | 2011-03-07 | 2014-04-23 | 信越半導体株式会社 | シリコンウェーハの製造方法 |
| KR101235419B1 (ko) * | 2011-05-26 | 2013-02-20 | 주식회사 엘지실트론 | 에피택셜 웨이퍼의 표면 처리방법 |
| JP6312976B2 (ja) | 2012-06-12 | 2018-04-18 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | 半導体ウェーハの製造方法 |
| CN104576350B (zh) * | 2013-10-23 | 2018-06-01 | 中芯国际集成电路制造(上海)有限公司 | 晶圆减薄方法 |
| JP6157381B2 (ja) * | 2014-03-04 | 2017-07-05 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ |
| JP6380582B1 (ja) * | 2017-03-08 | 2018-08-29 | 株式会社Sumco | エピタキシャルウェーハの裏面検査方法、エピタキシャルウェーハ裏面検査装置、エピタキシャル成長装置のリフトピン管理方法およびエピタキシャルウェーハの製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0817163B2 (ja) * | 1990-04-12 | 1996-02-21 | 株式会社東芝 | エピタキシャルウェーハの製造方法 |
| US20010014544A1 (en) * | 1998-07-07 | 2001-08-16 | Shin-Etsu Handotai, Co., Ltd. | Semiconductor producing apparatus and producing method for epitaxial wafer using same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5837662A (en) * | 1997-12-12 | 1998-11-17 | Memc Electronic Materials, Inc. | Post-lapping cleaning process for silicon wafers |
| JP2000077372A (ja) * | 1998-08-31 | 2000-03-14 | Sumitomo Metal Ind Ltd | 気相成長用半導体ウェーハの製造方法 |
| JP3888416B2 (ja) * | 2000-03-09 | 2007-03-07 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
| JP2006100799A (ja) * | 2004-09-06 | 2006-04-13 | Sumco Corp | シリコンウェーハの製造方法 |
| CN1779909A (zh) * | 2004-11-25 | 2006-05-31 | 中国科学院半导体研究所 | 制备绝缘体上锗硅薄膜材料的方法 |
| JP5023900B2 (ja) * | 2006-09-05 | 2012-09-12 | 株式会社Ｓｕｍｃｏ | エピタキシャルシリコンウェーハ |
-
2007
- 2007-09-04 KR KR1020070089585A patent/KR100925359B1/ko active IP Right Grant
- 2007-09-04 CN CN2007101482675A patent/CN101140868B/zh active Active
- 2007-09-04 TW TW096133147A patent/TWI370184B/zh active
- 2007-09-05 DE DE07017349T patent/DE07017349T1/de active Pending
- 2007-09-05 EP EP07017349.7A patent/EP1900858B1/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0817163B2 (ja) * | 1990-04-12 | 1996-02-21 | 株式会社東芝 | エピタキシャルウェーハの製造方法 |
| US20010014544A1 (en) * | 1998-07-07 | 2001-08-16 | Shin-Etsu Handotai, Co., Ltd. | Semiconductor producing apparatus and producing method for epitaxial wafer using same |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1900858B1 (en) | 2019-02-27 |
| EP1900858A1 (en) | 2008-03-19 |
| TW200831720A (en) | 2008-08-01 |
| CN101140868A (zh) | 2008-03-12 |
| TWI370184B (en) | 2012-08-11 |
| KR20080022511A (ko) | 2008-03-11 |
| CN101140868B (zh) | 2010-06-09 |
| DE07017349T1 (de) | 2008-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5029234B2 (ja) | エピタキシャルウェーハの製造方法 | |
| KR100394972B1 (ko) | 에피택셜 코팅 반도체웨이퍼 및 그 제조방법 | |
| KR100925359B1 (ko) | 에피택셜 웨이퍼 및 그 제조 방법 | |
| US8137574B2 (en) | Processing method of glass substrate, and highly flat and highly smooth glass substrate | |
| WO2011024854A1 (ja) | ＳｉＣエピタキシャルウェハ及びその製造方法 | |
| US7993452B2 (en) | Method of manufacturing epitaxial silicon wafer | |
| JP2007311490A (ja) | 化合物半導体基板の検査方法、化合物半導体基板、化合物半導体基板の表面処理方法、および化合物半導体結晶の製造方法 | |
| KR20070033937A (ko) | 에피택셜 방식으로 코팅된 실리콘 웨이퍼 및 에피택셜방식으로 코팅된 실리콘 웨이퍼의 제조 방법 | |
| CN104969328B (zh) | 用于制备砷化镓衬底的方法、砷化镓衬底及其用途 | |
| WO2020179284A1 (ja) | シリコン単結晶の抵抗率測定方法 | |
| US8815710B2 (en) | Silicon epitaxial wafer and method for production thereof | |
| WO2018216203A1 (ja) | ＧａＡｓ基板およびその製造方法 | |
| US10618082B2 (en) | Method for cleaning bonding interface before bonding | |
| JPH1116844A (ja) | エピタキシャルシリコンウェーハの製造方法と素材用ウェーハ | |
| JP2009302140A (ja) | シリコンエピタキシャルウェーハ及びその製造方法 | |
| US11990336B2 (en) | Silicon epitaxial wafer production method and silicon epitaxial wafer | |
| JP7251517B2 (ja) | エピタキシャル成長前処理条件の評価方法 | |
| EP4307347A1 (en) | Method for cleaning silicon wafer, method for producing silicon wafer, and silicon wafer | |
| JP7279753B2 (ja) | シリコンウェーハの洗浄方法および製造方法 | |
| JP7484808B2 (ja) | 半導体単結晶基板の結晶欠陥評価方法 | |
| KR20090116646A (ko) | 실리콘 웨이퍼 및 이의 제조방법 | |
| WO2020136972A1 (ja) | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ | |
| Masaoka et al. | Effect of Dilute Hydrogen Peroxide in Ultrapure Water on Sige Epitaxial Process | |
| TW202338952A (zh) | 矽晶圓的洗淨方法及附有自然氧化膜的矽晶圓的製造方法 | |
| JPH11251273A (ja) | 半導体集積回路装置の製造方法、半導体ウエハの製造方法および半導体ウエハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121019 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20131018 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20141017 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20151023 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20161021 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20171020 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20181023 Year of fee payment: 10 |