JP7484808B2

JP7484808B2 - 半導体単結晶基板の結晶欠陥評価方法

Info

Publication number: JP7484808B2
Application number: JP2021081225A
Authority: JP
Inventors: 寿樹松原
Original assignee: Shin Etsu Handotai Co Ltd
Current assignee: Shin Etsu Handotai Co Ltd
Priority date: 2021-05-12
Filing date: 2021-05-12
Publication date: 2024-05-16
Anticipated expiration: 2041-05-12
Also published as: JP2022175082A

Description

本発明は、半導体単結晶基板の結晶欠陥評価方法に関する。

近年半導体の微細化が進み、半導体単結晶基板表面に存在する欠陥を減らす必要がある。一般的に、エピタキシャル成長前の基板表面に欠陥が存在すると、その欠陥が核となりエピタキシャル成長後により大きな欠陥となり、半導体デバイスの歩留に影響することが知られている。半導体単結晶基板の内部に存在する欠陥は水素雰囲気下での熱処理や、エピタキシャル成長中のエッチングガス導入等の方法によって欠陥を顕在化させ、光学顕微鏡やレーザーを使った光学的手法等によって観察されてきた。

特許文献１には、エピタキシャル成長中に選択的エッチングを施すガスを導入することにより、半導体単結晶基板表面と表面近傍の結晶欠陥及び異物を顕在化させる技術が開示されている。特許文献２には、半導体単結晶基板を水素雰囲気下８００～１１００℃で熱処理して半導体単結晶基板の表面に顕在化した結晶欠陥の検出を行うことで、半導体単結晶基板の結晶欠陥の評価を行うことが開示されている。

特開２０００－１００７３０号公報特開２０１１－１１９５２８号公報

半導体単結晶基板には、様々なタイプの結晶欠陥が存在することが知られている。例えば、シリコン単結晶育成時の引き上げ速度が比較的高速な領域となるＶ（空孔：Ｖａｃａｎｃｙ）－ｒｉｃｈと呼ばれる領域では、ＣＯＰ（ＣｒｙｓｔａｌＯｒｉｇｉｎａｔｅｄＰａｒｔｉｃｌｅ）と呼ばれる空孔型のＧｒｏｗｎ－ｉｎ欠陥が結晶径全域に存在しており、ウェーハの状態に加工した後には表面に凹形状のピットとして現れる。しかし、このようなウェーハのＣＯＰを表面検査装置で検査しても、欠陥の総数は膨大であり、ウェーハ間の差別化は困難であった。一方、エピタキシャル成長後ではピットが殆ど消滅してしまい、エピタキシャル成長後の検出欠陥数が少なく欠陥源の特定が困難であった。実際のデバイス製造工程ではエピタキシャル成長以外にも様々な成膜処理や熱処理が行われており、このような後工程に影響を及ぼす可能性の高い欠陥を評価したり、そのような欠陥に基づいて半導体単結晶基板の評価、判定、選別を行うために、欠陥を顕在化させ欠陥源を特定する等の結晶欠陥の評価方法の確立が必要とされている。

一方、上記特許文献１，２のように欠陥を顕在化させて欠陥を検出する技術が知られているが、いずれもシリコン単結晶のＶ－ｒｉｃｈ領域の欠陥の顕在化・検出には言及されていない。

本発明は、上記問題を解決するためになされたものであり、例えば、Ｖ－ｒｉｃｈ領域のシリコンウェーハにおける結晶欠陥などの、従来の半導体単結晶基板の欠陥評価方法では評価できなかった結晶欠陥の評価、特に後工程に影響を及ぼす可能性の高い結晶欠陥をより高感度に検出し精度良く評価することが可能な半導体単結晶基板の結晶欠陥評価方法を提供することを目的とする。

本発明は、上記目的を達成するためになされたものであり、半導体単結晶基板の結晶欠陥評価方法であって、半導体単結晶基板の表面に、成長圧力を常圧未満として減圧エピタキシャル成長を行った後、前記成長圧力を常圧として常圧エピタキシャル成長を行うことにより、前記半導体単結晶基板の結晶欠陥が顕在化したエピタキシャル欠陥を有するエピタキシャル膜を形成し、前記エピタキシャル欠陥を測定することによって、前記半導体単結晶基板の結晶欠陥の評価を行う半導体単結晶基板の結晶欠陥評価方法を提供する。

このような半導体単結晶基板の結晶欠陥評価方法によれば、例えば、Ｖ－ｒｉｃｈ領域のシリコンウェーハにおける結晶欠陥などの、従来の欠陥評価方法では評価できなかった結晶欠陥の評価が可能となり、さらに、結晶欠陥のうち、後続の成膜工程などで欠陥等の原因となる可能性の高い結晶欠陥を高感度に検出し精度良く評価することが可能となる。また、ウェーハ間の差別化を行うことも可能となる。

このとき、前記減圧エピタキシャル成長の成長圧力を１．３３×１０^４Ｐａ（１００Ｔｏｒｒ）以下とする半導体単結晶基板の結晶欠陥評価方法とすることができる。

これにより、より高感度に結晶欠陥を検出、評価することができる。

このとき、前記減圧エピタキシャル成長の成長温度を１１００℃未満、前記常圧エピタキシャル成長の成長温度を１１００℃以上とする半導体単結晶基板の結晶欠陥評価方法とすることができる。

これにより、より安定して高感度に結晶欠陥を検出、評価することができる。

このとき、前記エピタキシャル膜を形成する前記半導体単結晶基板の表面を、ポリッシュ又は劈開により鏡面とする半導体単結晶基板の結晶欠陥評価方法とすることができる。

これにより、半導体基板の表面や内部の欠陥についても、より高感度に評価することができる。

このとき、前記減圧エピタキシャル成長を行う前に、前記半導体単結晶基板の洗浄を行う半導体単結晶基板の結晶欠陥評価方法とすることができる。

これにより、より精度高く半導体単結晶基板の評価をすることができる。

このとき、前記エピタキシャル欠陥を、走査型電子顕微鏡又は表面欠陥検査装置を用いて測定する半導体単結晶基板の結晶欠陥評価方法とすることができる。

これにより、結晶欠陥密度や分布を短時間で正確に分析することができる。

以上のように、本発明の半導体単結晶基板の結晶欠陥評価方法によれば、例えば、Ｖ－ｒｉｃｈ領域のシリコンウェーハにおける結晶欠陥などの、従来の欠陥評価方法では評価できなかった結晶欠陥の評価が可能となり、さらに、結晶欠陥のうち、後続の成膜処理や熱処理などで欠陥等の原因となる可能性の高い結晶欠陥を高感度に検出し精度良く評価することが可能となる。また、ウェーハ間の差別化を行うことも可能となる。

本発明に係る半導体単結晶基板の結晶欠陥評価方法のフローを示す。比較例に係る半導体単結晶基板の結晶欠陥評価方法のフローを示す。

以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。

上述のように、例えば、Ｖ－ｒｉｃｈ領域のシリコンウェーハにおける結晶欠陥などの、従来の欠陥評価方法では評価できなかった結晶欠陥を高感度に検出し精度良く評価することが可能な半導体単結晶基板の結晶欠陥評価方法が求められていた。このような課題を解決するために、本発明者は、半導体単結晶基板の結晶欠陥を顕在化させるためのエピタキシャル成長条件について、鋭意調査を行った。そして、減圧下で成長を行ったエピタキシャル膜上に、常圧下でのエピタキシャル成長を施すことで結晶欠陥を顕在化できること、それにより、従来の欠陥評価方法では評価できなかった結晶欠陥の評価が可能となり、さらに、結晶欠陥のうち、後続の成膜工程などで欠陥等の原因となる可能性の高い結晶欠陥を高感度に検出し精度良く評価することが可能となる。また、ウェーハ間の差別化を行うことも可能となる。

すなわち、本発明者は、上記課題について鋭意検討を重ねた結果、半導体単結晶基板の結晶欠陥評価方法であって、半導体単結晶基板の表面に、成長圧力を常圧未満として減圧エピタキシャル成長を行った後、前記成長圧力を常圧として常圧エピタキシャル成長を行うことにより、前記半導体単結晶基板の結晶欠陥が顕在化したエピタキシャル欠陥を有するエピタキシャル膜を形成し、前記エピタキシャル欠陥を測定することによって、前記半導体単結晶基板の結晶欠陥の評価を行う半導体単結晶基板の結晶欠陥評価方法により、例えば、Ｖ－ｒｉｃｈ領域のシリコンウェーハにおける結晶欠陥などの、従来の欠陥評価方法では評価できなかった結晶欠陥の評価が可能となり、また、結晶欠陥のうち、後続の成膜工程などで欠陥等の原因となる可能性の高い結晶欠陥を高感度に検出し精度良く評価することが可能となり、さらに、ウェーハ間の差別化を行うことも可能となることを見出し、本発明を完成した。

以下、本発明に係る半導体単結晶基板の結晶欠陥評価方法について図を参照して詳細に説明するが、本発明はこれらに限定されるものではない。

図１に、本発明に係る半導体単結晶基板の結晶欠陥評価方法のフローの一例を示す。本発明に係る半導体単結晶基板の結晶欠陥評価方法は、図１に示すように、評価する半導体単結晶基板（図１のＳ１）に、成長圧力を常圧未満として減圧エピタキシャル成長（図１のＳ４）を行った後、成長圧力を常圧として常圧エピタキシャル成長を行う（図１のＳ５）ことにより、半導体単結晶基板の結晶欠陥が顕在化したエピタキシャル欠陥を有するエピタキシャル膜を形成し、このエピタキシャル欠陥を測定（図１のＳ６）することによって、半導体単結晶基板の結晶欠陥の評価（図１のＳ７）を行うことを特徴とする結晶欠陥評価方法である。このように本発明者は、評価する半導体単結晶基板の表面に、減圧エピタキシャル成長と常圧エピタキシャル成長を行うことにより、半導体単結晶基板の表面に結晶欠陥をエピタキシャル欠陥として顕在化させることができることを見出した。

なお、本発明において半導体単結晶基板の表面とは、半導体単結晶基板の主表面だけではなく、例えば後述するような劈開により現れる表面も含まれる。したがって、半導体単結晶基板表面のみならず内部に存在していた結晶欠陥を検出することもできる。

（半導体単結晶基板）
評価する半導体単結晶基板は特に限定されない。公知の半導体材料を単結晶基板としたものであれば適用可能である。本発明に係る半導体単結晶基板の結晶欠陥評価方法では、特に、Ｖ－ｒｉｃｈ領域のシリコンウェーハの結晶欠陥の検出及び評価を高感度で行うことができる。

（鏡面化）
図１のＳ２に示すように、エピタキシャル膜を形成する半導体単結晶基板の表面を、ポリッシュ又は劈開により鏡面とすることが好ましい。このポリッシュには、通常のウェーハの表面研磨のほか、アングルポリッシュも含む。半導体単結晶基板の表面をポリッシュ又は劈開により鏡面とすることで、基板の表面・内部ともに、より高感度に結晶欠陥を検出することができる。

（洗浄）
図１のＳ３に示すように、減圧エピタキシャル成長を行う前に洗浄を行うことが好ましい。ここで行う洗浄としては、過酸化水素をベースとした、Ｈ_２Ｏ／Ｈ_２Ｏ_２／ＮＨ_４ＯＨ（ＳＣ－１洗浄）、Ｈ_２Ｏ／Ｈ_２Ｏ_２／ＨＣｌ（ＳＣ－２洗浄）による２段階洗浄を行うことができる。このような洗浄をすることによって、半導体単結晶基板の表面がエッチングされ確実に異物が除去されるとともに、評価する半導体単結晶基板の表面に存在していた結晶欠陥に加えて、表面直下に存在していた結晶欠陥もエピタキシャル欠陥として顕在化させることができるため、より精度高く半導体単結晶基板の評価をすることができる。また、自然酸化膜除去のためにＨＦ（フッ酸）を用いた洗浄も行うことができる。

（減圧エピタキシャル成長）
図１のＳ４に示すように、まず、半導体単結晶基板の表面に、成長圧力を常圧未満として減圧エピタキシャル成長を行う。このときの成長条件は、成長圧力が常圧未満でエピタキシャル成長を行うことができる条件であれば特に限定されない。成長圧力は、特に１．３３×１０^４Ｐａ（１００Ｔｏｒｒ）以下とすることが好ましい。成長圧力を低くすれば結晶欠陥の顕在化効果がより高くなり、より高感度な評価が可能となるからである。成長圧力の下限は特に限定されないが、成長圧力が低くなるとエピタキシャル成長の成長速度が低下するため、ある程度の成長速度を得るためには、１．３３×１０^２Ｐａ（１Ｔｏｒｒ）以上とすることが好ましい。さらに、このような範囲であれば、成膜処理や熱処理で欠陥を生じさせる可能性の高い結晶欠陥を選択的に、より安定して顕在化させることが可能となる。

また、成長温度は特に限定されないが、１１００℃未満とし、後続の常圧エピタキシャル成長の成長温度よりも低くすることが好ましい。成長温度の下限も特に限定されないが、ある程度の成長速度を得るためには、９００℃以上とすることが好ましい。

減圧エピタキシャル成長で形成するエピタキシャル膜の膜厚は、０．５μｍ以上とすることが好ましい。結晶欠陥の顕在化が安定するためである。

エピタキシャル成長用の原料ガスは減圧エピタキシャル成長に適したものであれば特に限定されず、成長するエピタキシャル膜の膜種に応じて適宜選択できる。シリコンのエピタキシャル膜を成長する場合にはシラン系ガスを使用することができ、減圧エピタキシャル成長により適したジクロロシラン（ＤＣＳ）を用いることが好ましい。

なお、半導体単結晶基板の表面に自然酸化膜などが形成されている場合には、通常のエピタキシャル成長前処理と同様に水素雰囲気で熱処理することが好ましい。

（常圧エピタキシャル成長）
図１のＳ５に示すように、減圧エピタキシャル成長に続いて、成長圧力を常圧（大気圧、１．０１×１０^５Ｐａ（７６０Ｔｏｒｒ））として常圧エピタキシャル成長を行う。このときの成長条件は、成長圧力が常圧でエピタキシャル成長を行うことができる条件であれば特に限定されない。また、成長温度も特に限定されないが、１１００℃以上とし、減圧エピタキシャル成長での成長温度よりも高くすることが好ましい。成長温度の上限も特に限定されず、例えば１２００℃以下とすることができる。

常圧エピタキシャル成長で形成するエピタキシャル膜の膜厚は、１．０μｍ以上とすることが好ましい。結晶欠陥の顕在化の効果がより高まるためである。

エピタキシャル成長用の原料ガスは常圧エピタキシャル成長に適したものであれば特に限定されず、成長するエピタキシャル膜の膜種に応じて適宜選択できる。シリコンのエピタキシャル膜を成長する場合にはシラン系ガスを使用することができ、常圧エピタキシャル成長により適したトリクロロシラン（ＴＣＳ）を用いることが好ましい。

上述のように減圧エピタキシャル成長の成長温度を１１００℃未満、常圧エピタキシャル成長の成長温度を１１００℃以上とするとより安定して高感度に結晶欠陥を測定、評価することができ、より好ましい。

減圧エピタキシャル成長及び常圧エピタキシャル成長を行う成長装置は、成長装置の反応炉内を減圧及び常圧とすることが可能な装置であれば特に限定されない。枚葉式でもバッチ式でも良い。また、減圧エピタキシャル成長と常圧エピタキシャル成長を、それぞれ異なる成長装置を用いて行うことも可能である。

このように、減圧エピタキシャル成長とそれに続く常圧エピタキシャル成長により結晶欠陥が顕在化したエピタキシャル欠陥が形成される理由の詳細は明らかではないが、以下のように推測される。半導体単結晶基板表面の結晶欠陥の表面形状は凹形状と考えられる。このような基板表面に常圧エピタキシャル成長を行うとパターンシフトなどが発生する異方性の強いエピタキシャル成長となるため、基板の表面に凹形状のＣＯＰが存在しても異方性の強いエピタキシャル成長によって消滅するものと考えられる。一方、減圧エピタキシャル成長の場合にはパターンシフトなどが殆ど発生しない等方性の強いエピタキシャル成長となるために、基板の表面に凹形状のＣＯＰが存在した場合、等方性の強いエピタキシャル成長によって消滅せずに、浅いピット形状に変化してエピタキシャル膜表面に残留していると考えられる。しかしながら、減圧エピタキシャル成長のみを行った半導体単結晶基板のエピタキシャル膜表面の表面欠陥測定を行うと、オーバーフローしてしまい測定そのものが不可能であったり、測定自体ができたとしても観察される欠陥の総数は膨大であったりして、半導体単結晶基板の欠陥品質の判定が困難である。特に、減圧エピタキシャル成長のみの状態では、後の成膜工程で容易に消失する欠陥も残存したままとなっている可能性が高い。そこで、減圧エピタキシャル成長に続けて常圧エピタキシャル成長を行うことで、後の工程に悪影響を与える可能性の低い欠陥は消失させるとともに、品質の評価ができるようなレベルの欠陥数とすることが可能となる。この常圧エピタキシャル成長により消失する程度の欠陥は、実際の半導体デバイス作製時における成膜工程等でも欠陥化しにくいものと考えられる。逆に、常圧エピタキシャル成長により顕在化した欠陥は、実際の半導体デバイス作製時に悪影響を及ぼす可能性が高いものを選択的に顕在化させているともいえ、実用的な半導体単結晶基板の判定、選別等の評価が行えることとなる。

（測定、評価）
そして、図１のＳ６に示すように、減圧エピタキシャル成長と常圧エピタキシャル成長により顕在化した結晶欠陥であるエピタキシャル欠陥の測定を行い、図１のＳ７に示すように、半導体単結晶基板の結晶欠陥の評価を行う。また、予め判定基準を定めておいて、評価結果に基づいて半導体単結晶基板の合否判定などを行うことも可能である。

顕在化した結晶欠陥（エピタキシャル欠陥）は、走査型電子顕微鏡や表面欠陥検査装置等を用いて測定することができる。走査型電子顕微鏡を用いて測定することによって、結晶欠陥の形状、サイズ、組成、結晶欠陥密度等の分析をすることができ、半導体単結晶基板の持つ品質特性を詳細に評価することができる。また、例えば、ＭＡＧＩＣＳ（レーザーテック社）、ＳＰ１、ＳＰ２、ＳＰ３（ＫＬＡ社）等の表面欠陥検査装置に適合する形状の試料にあっては、このような表面欠陥検査装置を用いることによって、結晶欠陥密度や分布を短時間で正確に分析することができる。

また、本発明に係る結晶欠陥評価方法を用いて顕在化させた結晶欠陥は、減圧及び常圧エピタキシャル成長で顕在化したものであるが、通常のエピタキシャル成長（製品としてのエピタキシャルウェーハの製造）においても、欠陥を生じさせる可能性が高いものである。したがって、本発明に係る結晶欠陥評価方法により評価を行い、品質基準を満たすと判定された半導体単結晶基板は、エピタキシャル成長用の半導体単結晶基板として有用である。さらに、本発明に係る結晶欠陥評価方法を用いることにより、エピタキシャル欠陥に影響を及ぼす基板起因の結晶欠陥を特定することもでき、エピタキシャル成長時に生じる積層欠陥核の原因究明にも有用である。

以下、実施例を挙げて本発明について具体的に説明するが、これは本発明を限定するものではない。

（実施例）
評価する半導体単結晶基板として、直径３００ｍｍのシリコンウェーハを用いた。このシリコンウェーハはＶ－ｒｉｃｈ領域のものであり、通常の研磨工程でウェーハを作製し、その後ＳＣ１洗浄、ＳＣ２洗浄、ＨＦ洗浄を行った。その後シリコンウェーハを枚葉式エピタキシャル成長装置の反応炉内のサセプター上に設置し、１１３０℃で水素雰囲気下にさらした。

続いて、減圧エピタキシャル成長では、ＤＣＳ（水素希釈）を反応ガスとして、成長温度を１０８０℃、膜厚１μｍのエピタキシャル膜を成長した。なお、減圧エピタキシャル成長時の反応炉の内圧（成長圧力）については、５Ｔｏｒｒ（６．６７×１０^２Ｐａ），１０Ｔｏｒｒ（１．３３×１０^３Ｐａ），５０Ｔｏｒｒ（６．６７×１０^３Ｐａ），１００Ｔｏｒｒ（１．３３×１０^４Ｐａ）の４水準として実験を行った。減圧エピタキシャル成長の後、反応炉の内圧（成長圧力）を常圧に戻し、ＴＣＳ（水素希釈）を反応ガス、成長温度を１１３０℃として、膜厚２μｍの常圧エピタキシャル成長を行った。

エピタキシャル膜形成後の欠陥数について、ＳＰ３（ＫＬＡ社）のＤＣモード、３３ｎｍｕｐにて測定を行った。減圧エピタキシャル成長時の成長圧力が、５Ｔｏｒｒ（６．６７×１０^２Ｐａ），１０Ｔｏｒｒ（１．３３×１０^３Ｐａ），５０Ｔｏｒｒ（６．６７×１０^３Ｐａ），１００Ｔｏｒｒ（１．３３×１０^４Ｐａ）の各条件のとき、検出された欠陥数はそれぞれ５３０，２５９，１２３，９７個であった。

（比較例）
比較例で行った実験の工程を図２に示す。なお、図１と同等の工程には同じ符号（Ｓ１，Ｓ３，Ｓ５，Ｓ６，Ｓ７）を付した。比較例では、図２に示すようにポリッシュ又は劈開（鏡面化）及び減圧エピタキシャル成長を行わなかったこと以外は実施例と同じ条件で、シリコンウェーハの結晶欠陥評価を行った。この結果、検出された欠陥数は１２個であった。

実施例及び比較例の実験条件及び評価結果をまとめたものを表１に示す。

表１に示すとおり、比較例の常圧エピタキシャル成長のみの場合、検出欠陥数は１２個であるのに対し、実施例のように、減圧エピタキシャル成長を行ったエピタキシャル膜上に常圧エピタキシャル成長を行った場合、欠陥検出数は５倍以上になり、より多くの欠陥が顕在化され、Ｖ－ｒｉｃｈ領域由来の結晶欠陥をより高感度に検出し、評価することが可能となった。減圧エピタキシャル成長の圧力が低くなるにつれて等方性の強いエピタキシャル成長となるため、シリコン基板表面のＣＯＰの形状が保たれたままエピタキシャル成長が行われ、エピタキシャル膜上に残留する欠陥数が多くなると考えられる。このため、減圧エピタキシャル成長時の圧力が低いほど、常圧エピタキシャル成長後に観察されるエピ欠陥数が増加すると考えられる。

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims

半導体単結晶基板の結晶欠陥評価方法であって、
半導体単結晶基板の表面に、成長圧力を常圧未満として減圧エピタキシャル成長を行った後、前記成長圧力を常圧として常圧エピタキシャル成長を行うことにより、前記半導体単結晶基板の結晶欠陥が顕在化したエピタキシャル欠陥を有するエピタキシャル膜を形成し、前記エピタキシャル欠陥を測定することによって、前記半導体単結晶基板の結晶欠陥の評価を行うことを特徴とする半導体単結晶基板の結晶欠陥評価方法。
前記減圧エピタキシャル成長の成長圧力を１．３３×１０^４Ｐａ（１００Ｔｏｒｒ）以下とすることを特徴とする請求項１に記載の半導体単結晶基板の結晶欠陥評価方法。
前記減圧エピタキシャル成長の成長温度を１１００℃未満、前記常圧エピタキシャル成長の成長温度を１１００℃以上とすることを特徴とする請求項１又は２に記載の半導体単結晶基板の結晶欠陥評価方法。
前記エピタキシャル膜を形成する前記半導体単結晶基板の表面を、ポリッシュ又は劈開により鏡面とすることを特徴とする請求項１から請求項３のいずれか一項に記載の半導体単結晶基板の結晶欠陥評価方法。
前記減圧エピタキシャル成長を行う前に、前記半導体単結晶基板の洗浄を行うことを特徴とする請求項１から請求項４のいずれか一項に記載の半導体単結晶基板の結晶欠陥評価方法。
前記エピタキシャル欠陥を、走査型電子顕微鏡又は表面欠陥検査装置を用いて測定することを特徴とする請求項１から請求項５のいずれか一項に記載の半導体単結晶基板の結晶欠陥評価方法。