WO2022190830A1 - シリコンウェーハの洗浄方法、シリコンウェーハの製造方法及びシリコンウェーハ - Google Patents

シリコンウェーハの洗浄方法、シリコンウェーハの製造方法及びシリコンウェーハ Download PDF

Info

Publication number
WO2022190830A1
WO2022190830A1 PCT/JP2022/006823 JP2022006823W WO2022190830A1 WO 2022190830 A1 WO2022190830 A1 WO 2022190830A1 JP 2022006823 W JP2022006823 W JP 2022006823W WO 2022190830 A1 WO2022190830 A1 WO 2022190830A1
Authority
WO
WIPO (PCT)
Prior art keywords
cleaning
silicon wafer
oxide film
etching
wafer
Prior art date
Application number
PCT/JP2022/006823
Other languages
English (en)
French (fr)
Inventor
康太 藤井
達夫 阿部
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2021079337A external-priority patent/JP2022138089A/ja
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Priority to CN202280019373.6A priority Critical patent/CN116918041A/zh
Priority to US18/278,071 priority patent/US20240120192A1/en
Priority to EP22766793.8A priority patent/EP4307347A1/en
Priority to KR1020237030301A priority patent/KR20230152702A/ko
Publication of WO2022190830A1 publication Critical patent/WO2022190830A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Definitions

  • the present invention relates to a silicon wafer cleaning method capable of roughening the front and back surfaces of a semiconductor silicon wafer, a silicon wafer cleaning method capable of roughening the front and back surfaces or the back surface of a semiconductor silicon wafer, and a silicon wafer manufacturing method.
  • a method and a silicon wafer are examples of a silicon wafer cleaning method capable of roughening the front and back surfaces of a semiconductor silicon wafer.
  • the manufacturing process of silicon wafers for semiconductor devices consists of a single crystal manufacturing process in which a single crystal ingot is grown using the Czochralski (CZ) method, etc., and a wafer processing process in which the single crystal ingot is sliced and processed into a mirror surface.
  • CZ Czochralski
  • it may include an annealing step for heat treatment and an epitaxial growth step for forming an epitaxial layer.
  • the process of mirror-like processing includes a DSP (double-sided polishing) process and a subsequent CMP (single-sided polishing) process. More specifically, from the viewpoint of particle quality and transportation, the DSP-processed wafers are not dried, but are washed as necessary and then stored in water and transported to the CMP process. Therefore, in the CMP process, it is necessary to chuck the wafer stored in water by a robot or the like and transport it to the CMP apparatus. Also, after CMP polishing, similarly, it is necessary to chuck a wafer wet with an abrasive or pure water and transport it to a cleaning process as necessary.
  • DSP double-sided polishing
  • CMP single-sided polishing
  • the wafer processing process it is essential to transport the wafer in a wet environment rather than a dry environment. Even if the chuck is released, the wafer is not detached, causing a transport failure. The reason for this is considered to be the roughness of the chucked wafer surface.
  • the surface roughness of the wafer is poor, the contact area is reduced and the wafer is likely to be detached.
  • the chucked surface is likely to form chuck marks in no small amount, degrading the quality, so the chucked surface is often the back surface of the silicon wafer. Therefore, from the viewpoint of reducing transportation defects, it is preferable that only the back surface of the silicon wafer is rough, and a method for manufacturing such a wafer is desired.
  • RCA cleaning A common method for cleaning silicon wafers is called RCA cleaning.
  • This RCA cleaning is a cleaning method in which SC1 (Standard Cleaning 1) cleaning, SC2 (Standard Cleaning 2) cleaning, and DHF (Diluted Hydrofluoric Acid) cleaning are combined according to the purpose.
  • SC1 cleaning involves mixing ammonia water and hydrogen peroxide water in an arbitrary ratio, etching the surface of the silicon wafer with an alkaline cleaning liquid to lift off adhering particles, and further utilizing electrostatic repulsion between the silicon wafer and the particles. It is a cleaning method that removes particles while suppressing redeposition to silicon wafers.
  • SC2 cleaning is a cleaning method for dissolving and removing metal impurities on the surface of a silicon wafer with a cleaning liquid in which hydrochloric acid and hydrogen peroxide are mixed at an arbitrary ratio.
  • DHF cleaning is a cleaning method for removing a chemical oxide film on the surface of a silicon wafer with dilute hydrofluoric acid.
  • ozone water cleaning with strong oxidizing power is sometimes used to remove organic matter adhering to the silicon wafer surface and to form a chemical oxide film on the silicon wafer surface after DHF cleaning. Cleaning of silicon wafers is performed in combination with these cleaning methods depending on the purpose.
  • SC1 cleaning involves etching, so it is generally known that the surface roughness of the wafer deteriorates after SC1 cleaning.
  • the Sa (three-dimensional calculated average height) value obtained by an atomic force microscope (AFM) and the Haze value obtained by a particle counter are used as indices. be able to.
  • Haze is expressed as so-called cloudiness and is widely used as an index of silicon surface roughness, and a high haze level indicates that the wafer surface is rough.
  • Patent Document 1 a silicon wafer is washed with a dilute aqueous solution containing ammonium hydroxide, hydrogen peroxide and water in a composition range of 1:1:5 to 1:1:2000 to form native oxide films of different thicknesses. method is described.
  • Patent Document 2 describes that in SC1 cleaning, when the concentration of OH ⁇ ionized from ammonium hydroxide is high, Si is preferentially directly etched, resulting in deterioration of wafer surface roughness.
  • JP-A-7-66195 JP 2011-82372 A JP-A-7-240394 JP-A-10-242107 JP-A-11-121419 Japanese translation of PCT publication No. 2012-523706
  • the present invention has been made to solve the above-mentioned problems, and includes a cleaning method capable of roughening the front and back surfaces of a silicon wafer, a cleaning method capable of roughening the front and back surfaces or the back surface of a silicon wafer, and a cleaning method capable of roughening only one side surface. It is an object of the present invention to provide a silicon wafer manufacturing method capable of obtaining a silicon wafer which has been roughened to a high degree, and a silicon wafer capable of reducing transport failures during processing steps.
  • the present invention provides a cleaning method for roughening a silicon wafer, comprising: forming an oxide film on the silicon wafer by SC1 cleaning, SC2 cleaning, or ozone water cleaning; a silicon wafer having the oxide film formed thereon, A diluted ammonium hydroxide aqueous solution having an ammonium hydroxide concentration of 0.051% by mass or less, or an ammonium hydroxide concentration of 0.051% by mass or less, a hydrogen peroxide concentration of 0.2% by mass or less, and the hydroxide A silicon wafer characterized in that the front and back surfaces of the silicon wafer are roughened by washing with an aqueous solution of either dilute aqueous solution containing ammonium hydroxide and hydrogen peroxide, which is four times or less the concentration of ammonium.
  • a cleaning method for roughening a silicon wafer, comprising: forming an oxide film on the silicon wafer by SC1 cleaning, SC2 cleaning, or ozone water cleaning; a silicon wafer having the oxide film formed thereon,
  • the degree of roughening formed by the cleaning method of the present invention varies depending on the method of forming the oxide film, the concentration of ammonium hydroxide, or the concentration of ammonium hydroxide and hydrogen peroxide, the cleaning temperature, and the cleaning time. It is effective to determine the relationship between these conditions and the degree of roughening.
  • one surface of the silicon wafer cleaned by the silicon wafer cleaning method of the present invention is subjected to CMP polishing, and only the surface opposite to the one surface is selectively roughened.
  • a method for manufacturing a silicon wafer characterized by obtaining a silicon wafer having a
  • the silicon wafer is characterized by having a roughened surface having a roughness index Sa value of 0.3 nm or more and 5.5 nm or less measured with an atomic force microscope.
  • the roughened surface exhibits roughness suitable for adsorption by a chuck, so it is possible to reduce transport defects during the processing process.
  • the present invention provides a silicon wafer having a roughened surface with a roughness index Haze value of 50 ppm or more and 1900 ppm or less measured with a particle counter. .
  • the roughened surface exhibits roughness suitable for adsorption by a chuck, so it is possible to reduce transport defects during the processing process.
  • the surface opposite to the roughened surface is preferably a mirror surface.
  • Such silicon wafers can demonstrate excellent quality.
  • a cleaning method for roughening a silicon wafer comprising: a first cleaning step of forming an oxide film on the silicon wafer by SC1 cleaning, SC2 cleaning, or ozone water cleaning; a second cleaning step of roughening the front and back surfaces or the back surface of the silicon wafer by cleaning with either an aqueous solution containing ammonium hydroxide or an aqueous solution containing ammonium hydroxide and hydrogen peroxide; There is provided a method for cleaning a silicon wafer, wherein the aqueous solution used in the second cleaning step has an etching selectivity of Si to SiO 2 of 95 or more.
  • the etching selectivity ratio of Si to the SiO2 of the aqueous solution used in the second cleaning step is obtained from (etching amount of Si/etching amount of SiO2 ),
  • the wafer for calculating the etching amount of Si using any one of a silicon wafer, an epitaxial wafer, or an SOI wafer with a bare surface without a native oxide film exposed,
  • the wafer for calculating the etching amount of SiO 2 it is preferable to use a wafer with a silicon oxide film having a film thickness of 3 nm or more.
  • the etching behavior for SiO 2 and Si can be evaluated with high accuracy.
  • an etching amount of SiO 2 necessary for progress of roughening in the second cleaning step is calculated as a roughening etching amount
  • the cleaning time of the second cleaning step is selected so that the etching amount of SiO 2 in the second cleaning step is equal to or greater than the roughening etching amount, and/or the first cleaning is performed before the second cleaning step.
  • An additional cleaning step is added to thin the oxide film so that a part of the oxide film formed in the process remains, and the etching amount of SiO 2 in the additional cleaning step and the amount of SiO 2 in the second cleaning step are calculated. It is preferable to adjust the cleaning time so that the total of the etching amount and the roughening etching amount is equal to or greater than the roughening etching amount.
  • the roughening of the present invention is performed by etching SiO2 by a predetermined amount during cleaning to expose Si to the surface. By calculating as, it is possible to advance the roughening more reliably.
  • the relationship between the etching selectivity of Si to the SiO 2 and the cleaning time and the surface roughness is obtained, It is preferable to select the etching selectivity ratio of Si to SiO 2 and the cleaning time based on the obtained relationship and perform the second cleaning step.
  • the degree of roughening formed by the cleaning method of the present invention varies depending on the method of forming the oxide film in the first cleaning step, the etching selectivity of Si to SiO 2 and the cleaning time. It is effective to obtain the relationship with the degree.
  • one surface of a silicon wafer which has been cleaned by the method for cleaning a silicon wafer of the present invention and whose front and back surfaces have been roughened is subjected to CMP polishing, and only the surface opposite to the one surface is subjected to CMP polishing.
  • a method for producing a silicon wafer characterized by obtaining a silicon wafer in which is selectively roughened.
  • the removal amount of the CMP polishing can be set to be equal to or greater than the Si etching amount in the second cleaning step.
  • the etching amount of Si in the second cleaning step can be set to be equal to or less than the removal amount of the CMP polishing.
  • the front and back surfaces of the silicon wafer can be roughened.
  • the method for producing a silicon wafer of the present invention it is possible to produce a wafer in which one surface is in a good surface condition and only the surface opposite to the one surface is selectively roughened. .
  • the silicon wafer of the present invention can reduce transport defects during processing steps.
  • the front and back surfaces or the back surface of the silicon wafer can be roughened.
  • FIG. 10 is a graph showing variation of haze with respect to cleaning time when NH 4 OH concentration, H 2 O 2 concentration, and cleaning time are changed.
  • FIG. 4 is a flow chart showing an example of a second embodiment of the silicon wafer cleaning method of the present invention.
  • Liquid composition NH4OH :H2O2: H2O 1 : 1 :10, 1:1:100, 1:1:1000, 1:0.01: It is the figure which showed the SEM image and Haze value after wash
  • cleaning by 5 levels of 10 and 1:0.05:100. It is the graph which showed the Si etching amount of three levels of liquid composition NH4OH :H2O2: H2O 1 :1:10, 1:1:100, and 1:1:1000.
  • FIG. 4 is a diagram showing SEM images, Haze values, and AFM Sa values after roughening with different oxide film types and Si/SiO 2 etching selectivity ratios. 4 is a graph showing variation of Haze with respect to cleaning time when roughening is performed by changing Si/SiO 2 etching selectivity and cleaning time. 5 is a graph showing the LLS quality after CMP polishing with a Si etching amount and a polishing allowance of 500 nm. It is a schematic side view showing a part of an example of the silicon wafer of the present invention.
  • silicon wafers with rough surfaces to be chucked were required in order to reduce transport defects during the processing process.
  • the present inventors investigated the etching behavior of silicon wafers using a cleaning solution consisting of ammonium hydroxide, hydrogen peroxide solution, and water. (method of forming an oxide film), liquid composition (especially concentration of ammonium hydroxide and hydrogen peroxide), cleaning temperature, and cleaning time.
  • the ammonium hydroxide diluted aqueous solution having an ammonium hydroxide concentration of 0.051% by mass or less, or the ammonium hydroxide concentration being 0.051% by mass or less, Oxidation by washing with any diluted aqueous solution containing ammonium hydroxide and hydrogen peroxide, in which the concentration of hydrogen peroxide is 0.2% by mass or less and the concentration of ammonium hydroxide is 4 times or less.
  • the film is roughened without being etched uniformly, and the degree of roughening is determined by the type of natural oxide film (method of forming the oxide film), liquid composition (especially ammonium hydroxide concentration and hydrogen peroxide concentration), cleaning
  • the inventors have found that the temperature and washing time can be controlled to complete the present invention.
  • the present inventors diligently studied the etching behavior using a cleaning solution consisting of ammonium hydroxide, hydrogen peroxide solution, and water, particularly the difference in etching behavior between SiO 2 and Si. did.
  • a cleaning solution consisting of ammonium hydroxide, hydrogen peroxide solution, and water
  • rapid etching occurs at places where Si is exposed, resulting in roughening, and
  • the inventors have found that this roughening behavior can be adjusted by controlling the selectivity, and completed another aspect of the present invention.
  • the present invention is a cleaning method for roughening a silicon wafer, forming an oxide film on the silicon wafer by SC1 cleaning, SC2 cleaning, or ozone water cleaning; a silicon wafer having the oxide film formed thereon, A diluted ammonium hydroxide aqueous solution having an ammonium hydroxide concentration of 0.051% by mass or less, or an ammonium hydroxide concentration of 0.051% by mass or less, a hydrogen peroxide concentration of 0.2% by mass or less, and the hydroxide A silicon wafer characterized in that the front and back surfaces of the silicon wafer are roughened by washing with an aqueous solution of either dilute aqueous solution containing ammonium hydroxide and hydrogen peroxide, which is four times or less the concentration of ammonium. cleaning method.
  • one surface of a silicon wafer cleaned by the method for cleaning a silicon wafer of the present invention is subjected to CMP polishing, and only the surface opposite to the one surface is selectively roughened.
  • the present invention is characterized by a silicon wafer having a roughened surface with a roughness index Sa value of 0.3 nm or more and 5.5 nm or less measured with an atomic force microscope. It is a silicon wafer that
  • the present invention also provides a silicon wafer characterized by having a roughened surface with a roughness index Haze value of 50 ppm or more and 1900 ppm or less measured with a particle counter.
  • the present invention also provides a cleaning method for roughening a silicon wafer, comprising: a first cleaning step of forming an oxide film on the silicon wafer by SC1 cleaning, SC2 cleaning, or ozone water cleaning; a second cleaning step of roughening the front and back surfaces or the back surface of the silicon wafer by cleaning with either an aqueous solution containing ammonium hydroxide or an aqueous solution containing ammonium hydroxide and hydrogen peroxide;
  • the aqueous solution used in the second cleaning step has an etching selectivity ratio of Si to SiO 2 of 95 or more.
  • one surface of a silicon wafer which has been cleaned by the method for cleaning a silicon wafer of the present invention and whose front and back surfaces have been roughened is subjected to CMP polishing, and only the surface opposite to the one surface is subjected to CMP polishing.
  • a method for producing a silicon wafer characterized by obtaining a silicon wafer in which is selectively roughened.
  • Patent Document 1 and Patent Document 2 only refer to the influence of surface roughness on the front and back surfaces of a wafer. Further, Patent Documents 3 to 6 also disclose techniques related to cleaning semiconductor substrates such as silicon wafers. No detailed study has been made on the type of oxide film, liquid composition, temperature and time.
  • FIG. 1 is a flow chart showing an example of the first embodiment of the silicon wafer cleaning method of the present invention.
  • a silicon wafer whose front and back surfaces are to be roughened is prepared.
  • the conductivity type or diameter of the wafer there are no restrictions on the conductivity type or diameter of the wafer, and examples thereof include wafers after DSP processing.
  • an oxide film is formed on the silicon wafer by SC1 cleaning, SC2 cleaning, or ozone cleaning. If a natural oxide film is formed on the wafer before cleaning, it is preferable to remove it by HF cleaning in advance, and then perform the cleaning described above. This is because, in the present invention, the etching behavior differs depending on the type of oxide film, that is, the method of forming the oxide film, and the formed roughness varies. For example, an oxide film can be formed as it is on a bare surface wafer after DSP processing without HF cleaning. The cleaning conditions at this time may be general conditions for SC1, SC2, and ozone water cleaning.
  • the time can be from 1 minute to 30 minutes.
  • the ozone concentration can be 3 ppm to 25 ppm
  • the cleaning temperature can be room temperature
  • the cleaning time can be 1 minute to 30 minutes.
  • the roughness formed in the present invention varies depending on the type of oxide film formed in S2 (method of forming the oxide film). Just do it.
  • an ammonium hydroxide diluted aqueous solution having an ammonium hydroxide concentration of 0.051% by mass or less, or an ammonium hydroxide concentration of 0.051% by mass or less and a hydrogen peroxide concentration of 0.2% by mass % or less and not more than 4 times the ammonium hydroxide concentration, and washed with a dilute aqueous solution containing ammonium hydroxide and hydrogen peroxide.
  • the washing of the present invention can be efficiently performed in one batch by performing washing in S3 after washing in S2.
  • the roughness formed by the present invention includes the presence or absence of an oxide film on the front and back surfaces of a silicon wafer, the type of oxide film (method of forming an oxide film), the liquid composition (concentration of ammonium hydroxide and hydrogen peroxide), cleaning temperature, and in terms of cleaning time.
  • the chemicals used were 28% by mass of ammonia water (NH 4 OH) and 30% by mass of hydrogen peroxide solution (H 2 O 2 ), each of which is also expressed in weight (wt) %.
  • the mass % is the concentration expressed as a percentage by mass of the cleaning solution and the solute (ammonium hydroxide, hydrogen peroxide) contained therein, and is also expressed as wt %.
  • the bare surface washed with a liquid composition of 1:1:1000 is also slightly roughened, but the degree of roughening is smaller than that of the O3 oxide film surface. From these results, it can be seen that the deposition of oxide films on the front and back surfaces and the low composition of the SC1 solution are factors of roughening.
  • the lower the liquid composition the higher the etching amount, which indicates that the lower the liquid composition, the more dominant the etching reaction.
  • 4 and 5 show the results of examining the amount of Si etched with two levels of surface conditions, bare surface and O 3 oxide film surface, with a liquid composition of 1:1:1000. It can be seen that at 45° C., etching progresses only on the bare surface, and progresses only slightly on the O 3 oxide film surface.
  • FIG. 6 shows the results of investigating the effects of the type of natural oxide film (method of forming the oxide film), liquid composition (concentration of ammonium hydroxide and hydrogen peroxide), cleaning temperature, and cleaning time.
  • the type of oxide film , SC1 liquid composition, cleaning temperature, , and the washing time various roughnesses are formed.
  • the Sa value obtained from AFM also varies widely from 0.31 to 5.5 nm
  • the Haze value also varies from 104 to 1871 ppm.
  • the method of forming the oxide film, the concentration of ammonium hydroxide, or the concentration of ammonium hydroxide and hydrogen peroxide, the cleaning temperature, and the cleaning time are evaluated in advance to evaluate the roughness after cleaning, and these conditions and the roughness after cleaning are evaluated.
  • the cleaning conditions can be determined according to the desired roughness.
  • the cleaning liquid having a liquid composition of 1:5:1000
  • the haze value did not increase even after cleaning for 15 minutes, and the silicon wafer was not roughened. Therefore, hydrogen peroxide has the effect of inhibiting the progress of etching, and the weight concentration of the liquid composition 1:3:1000 is 0.025% by mass for NH 4 OH and 0.099% by mass for H 2 O 2 . Therefore, the H 2 O 2 weight concentration should be less than four times the NH 4 OH weight concentration.
  • the cleaning method of the present invention is based on the etching action of ammonium hydroxide and the oxidizing action of aqueous hydrogen peroxide, the cleaning method for silicon wafers of the present invention is effective in such cases.
  • the NH 4 OH weight concentration of the liquid composition 1:1:500 is 0.051% by mass, the NH 4 OH must be 0.051% by mass or less, and the liquid composition is changed within this range. It becomes possible to In the diluted ammonium hydroxide aqueous solution, the ammonium hydroxide NH 4 OH concentration is preferably 0.0051% by mass or more and 0.051% by mass or less.
  • the ammonium hydroxide NH 4 OH concentration is preferably 0.0051% by mass or more and 0.051% by mass or less
  • hydrogen peroxide H 2 O 2 concentration is 0.0067 mass % or more and 0.2 mass % or less, and preferably 0.1 times or more and 4 times or less of the ammonium hydroxide concentration.
  • oxide film species (oxide film formation method).
  • a thermal oxide film with a thickness of 5 nm was produced in a dry oxygen atmosphere using a resistance heating furnace, and was washed under the conditions of 80° C./10 minutes using a liquid composition of 1:1:1000, but the haze value did not increase, and the SEM No roughened image was observed from the images. From this result, it is considered that the oxide film formed by SC1, SC2, or ozone water cleaning is optimal for roughening within the time when actual operation is possible.
  • the thickness of the oxide film formed by cleaning is about 1 nm, the presence of an uneven and unstable layer called a structural transition layer at the interface between the silicon oxide film and silicon, and the oxide film thickness.
  • a thermal oxide film of as little as 5 nm it is considered that the roughening that occurs during etching of the oxide film occurs from the vicinity of the structural transition layer at the interface between the silicon oxide film and silicon.
  • etching of the oxide film did not proceed to the vicinity of the structural transition layer in the cleaning time of 10 minutes, and therefore roughening did not occur.
  • the roughness changed depending on the type of natural oxide film.
  • the ammonium hydroxide concentration or the ammonium hydroxide concentration and hydrogen peroxide concentration, the cleaning temperature and cleaning time, and the surface roughness after cleaning are determined in advance. It is more preferable to determine the relationship, select the ammonium hydroxide concentration or the ammonium hydroxide concentration and the hydrogen peroxide concentration, the cleaning temperature, and the cleaning time based on the determined relationship, and perform the cleaning.
  • the AFM roughness index Sa value is 0.3 to 5.5 nm
  • the particle counter Haze is 50 to 1871 ppm. can be changed.
  • the surface roughness of the silicon wafer surface which is the device fabrication surface, is good.
  • the cleaning method of the present invention is performed with a batch-type cleaning machine, both the front and back surfaces will be roughened. It is possible to produce wafers that are selectively roughened only on the surface of the With such a wafer, chuck failure does not occur even in a wet environment, and stable production is possible.
  • FIG. 8 is a flow chart showing an example of the second embodiment of the silicon wafer cleaning method of the present invention.
  • an oxide film is formed on the silicon wafer by SC1 cleaning, SC2 cleaning, or ozone cleaning (first cleaning step). If a natural oxide film is formed on the wafer before cleaning, it is preferable to perform the above first cleaning step after removing it by HF cleaning in advance. This is because, in the present invention, the etching behavior differs depending on the type of oxide film, that is, the method of forming the oxide film in the first cleaning step, and the formed roughness varies. For example, an oxide film can be formed as it is on a bare surface wafer after DSP processing without HF cleaning.
  • the cleaning conditions at this time may be general conditions for SC1, SC2, and ozone water cleaning. This general condition can be, for example, the condition described in the first aspect.
  • SA3 shown in FIG. 8 is an optional step that can be performed after the first cleaning step SA1 and before the second cleaning step SA2 described below. Step SA3 will be described later.
  • the silicon wafer on which the oxide film was formed was treated with an aqueous solution containing ammonium hydroxide or a hydroxide with an etching selectivity ratio of Si to SiO2 (Si/ SiO2 etching selectivity) of 95 or more. Wash with any one of aqueous solutions containing ammonium and hydrogen peroxide (second washing step).
  • the roughening phenomenon of the present invention is described in detail in terms of the etching behavior of Si and SiO2 . Details of the method for calculating the etching amounts of Si and SiO 2 will be described later.
  • FIG . 9 shows SC1 composition (liquid composition NH 4 OH:H 2 O 2 :H 2 O), cleaning temperature and SEM (Scanning Electron Microscope) surface observation results and Haze values obtained with a particle counter after washing for different washing times are shown.
  • the chemicals used were 28% by mass ammonia water (NH 4 OH) and 30% by mass hydrogen peroxide solution (H 2 O 2 ), each of which is also expressed in mass (wt) %.
  • the mass % is the concentration expressed as a percentage by mass of the cleaning solution and the solute (ammonium hydroxide, hydrogen peroxide) contained therein, and is also expressed as wt %.
  • FIG. 9 also shows the etching selectivity ratio of Si to SiO 2 obtained by a calculation method to be described later.
  • the degree of roughening is smaller than that of the O3 oxide film surface , and the oxide film is deposited on the surface and the Si/ SiO2 etching selectivity of the cleaning solution used in the second cleaning step SA2 is high.
  • the oxide film formed in the first cleaning step SA1 is etched during the second cleaning step SA2, causing rapid etching of Si at locations where Si is locally exposed, resulting in roughening.
  • the upper limit of the Si/SiO 2 etching selectivity of the aqueous solution used in the second cleaning step SA2 is not particularly limited, it can be set to 10,000, for example.
  • the etching selectivity ratio of Si to SiO 2 of the aqueous solution used in the second cleaning step SA2 can be obtained from (etching amount of Si/etching amount of SiO 2 ).
  • the etching amount of Si is determined by preparing a silicon wafer, an epitaxial wafer, or an SOI (Silicon on Insulator) wafer having no natural oxide film, that is, a bare surface without a natural oxide film, or an SOI (Silicon on Insulator) wafer. (an aqueous solution for calculating the Si/SiO 2 etching selectivity), the difference in film thickness before and after cleaning is measured, and this can be used as the etching amount.
  • HF cleaning can be used to remove the natural oxide film. If a natural oxide film exists on the wafer, etching of Si does not occur until the natural oxide film is etched, and the etching amount of Si cannot be evaluated with high accuracy. In addition, the presence of the natural oxide film advances the above-described roughening phenomenon, roughening the wafer surface, which may affect the measurement value. , the wafer must have no native oxide film.
  • the wafer to be used can be selected as appropriate based on the amount of etching. Since the thickness of a silicon wafer is generally about 775 ⁇ m, if the etching amount is at least 1 ⁇ m or more, the amount of change in thickness can be captured. For example, the thickness of the wafer measured by a general flatness measuring device can be used as an index, and the thickness of the wafer before and after cleaning can be used as the etching amount. Note that the measuring instrument is not particularly limited as long as it can measure the thickness of the wafer. For example, if the etching amount is several tens of nanometers, the amount of change in thickness is very small and it is difficult to grasp the amount of change, and it is not preferable to use the wafer thickness as an index.
  • the etching amount is several tens of nm to several hundreds of nm
  • an epitaxial wafer having an epitaxial thickness of several ⁇ m or an SOI wafer having a Si layer thickness of several tens of nm to several hundreds of nm on the surface side of the Si/SiO 2 /Si structure is used. It may be selected according to the necessary etching amount.
  • film thickness measurement for example, in the case of an epitaxial wafer, the difference in film thickness is calculated by measuring the epitaxial thickness after washing by measuring the spreading resistance, using the difference in resistivity between the epilayer and sublayers. be able to. For example, spectroscopic ellipsometry can be used to measure the film thickness of an SOI wafer.
  • the evaluation method is not particularly limited as long as the thickness of the epi layer and Si layer can be evaluated for both the epitaxial wafer and the SOI wafer.
  • a wafer for calculating the etching amount of SiO 2 it is desirable to prepare a wafer having a silicon oxide film of 3 nm or more.
  • the etching amount of SiO 2 can be calculated with high accuracy. If the film thickness is 3 nm or more, oxidizing species cannot diffuse in the oxide film and oxidation of silicon does not occur. Therefore, since only the etching of SiO 2 proceeds, the etching amount of SiO 2 can be calculated with high accuracy. Furthermore, the film thickness can also be measured with high accuracy.
  • the film thickness of the silicon oxide film can be appropriately selected from the amount of etching, and the prepared wafer with the silicon oxide film is washed with an aqueous solution for calculating the Si/SiO 2 etching selectivity, and the film thickness difference before and after washing is calculated.
  • spectroscopic ellipsometry can be used as a measurement technique.
  • the etching selectivity ratio of Si to SiO2 is calculated from (etching amount of Si/etching amount of SiO2 ). Just calculate. Alternatively, the etching rate per unit time may be calculated, and the etching selectivity ratio of Si to SiO 2 may be calculated from (etching rate of Si/etching rate of SiO 2 ).
  • this index is equal to or higher than a certain value, only Si is preferentially etched at a location where SiO 2 is etched and Si is exposed, so roughening progresses. Since the etching behavior of Si and SiO 2 changes depending on the cleaning temperature, the Si/SiO 2 selection ratio is obtained for each composition and cleaning temperature to ensure that the roughening proceeds under various conditions. can be done. As a result of investigation by the present inventors, it was found that the etching selectivity of Si/ SiO2 was 95 or more because the roughening progressed with a cleaning liquid having a selectivity of 95 (for example, a liquid composition of 1:1:1000 and a cleaning condition of 45°C). must be.
  • a cleaning liquid having a selectivity of 95 for example, a liquid composition of 1:1:1000 and a cleaning condition of 45°C.
  • the Si etching amount is the largest in the aqueous solution with a liquid composition of 1:1:1000, and the SiO2 etching amount is small in the aqueous solution with a liquid composition of 1:1:1000. It can be seen that the Si/SiO 2 etching selectivity ratio is high in the aqueous solution with a composition of 1:1:1000.
  • the roughening of the present invention progresses by etching the native oxide film during cleaning and causing rapid etching of Si at locations where Si is exposed.
  • roughening can be promoted by etching the amount of SiO 2 necessary for exposing Si when cleaning with a cleaning solution having a selection ratio of 95 or more. Therefore, the etching amount of SiO 2 required for roughening in the second cleaning step SA2 is obtained as a roughening etching amount for each method of forming an oxide film in the first cleaning step SA1.
  • the cleaning time of the second cleaning step SA2 so that the etching amount of SiO 2 of is equal to or greater than the roughening etching amount, roughening can be more reliably performed, and the cleaning of the second cleaning step SA2 can be performed. Selection of conditions is also facilitated.
  • Table 1 shows the result of cleaning the oxide film formed by SC1 cleaning or ozone cleaning in the first cleaning step SA1 with a cleaning solution having a high Si/SiO 2 etching selectivity (95 or more).
  • the etching amount of SiO 2 was 0.14 nm or more in the second cleaning step SA2 of the second tank.
  • the etching amount of SiO 2 was 0 in the second cleaning step SA2 of the second tank. Roughening progressed at 2 nm or more.
  • the natural oxide film thickness is generally known to be 1 nm, and the reason why the etching amount, which is an index, is less than 1 nm is that the present invention uses a thermal oxide film that is very dense in the etching amount of SiO 2 and is difficult to etch. Because. By using the etching amount of the thermal oxide film as an index, the etching amount required for roughening can be grasped in advance as the roughening etching amount even when the oxide film type is different for each oxide film forming method in the first cleaning step SA1. Therefore, it is not necessary to calculate the etching amount for each type of oxide film, and cleaning conditions can be quickly selected.
  • the oxide film formed in the first cleaning step SA1 is partially removed before the cleaning step of the second cleaning step SA2.
  • An additional cleaning step SA3 for thinning is added, and the cleaning time is adjusted so that the sum of the etching amount of SiO 2 in the additional cleaning step and the etching amount of SiO 2 in the second cleaning step is greater than or equal to the roughening etching amount.
  • an oxide film is formed in the first cleaning step SA1 of the first tank, an additional cleaning step SA3 for thinning the oxide film is performed in the second tank, and Si/SiO is formed in the second cleaning step SA2 of the third tank.
  • 2 shows the results of determining the haze value and the degree of roughening of a wafer cleaned with a cleaning liquid having an etching selectivity of 95.
  • the etching amount of SiO 2 may be adjusted by the cleaning temperature, cleaning time, and liquid composition in the second cleaning step SA2, or the etching amount of SiO 2 may be adjusted in the additional cleaning step SA3.
  • the chemical solution used in the additional cleaning step SA3 is not particularly limited as long as it is a cleaning solution that thins the silicon oxide film, and examples thereof include an aqueous solution containing ammonium hydroxide and hydrofluoric acid.
  • FIG. 13 shows the results of investigating the influence of the method of forming a natural oxide film (type of natural oxide film) and the Si/SiO 2 etching selectivity. Comparing the SEM images, it can be seen that various roughnesses are formed depending on the type of native oxide film, the Si/ SiO2 etching selectivity, and the cleaning time.
  • the Haze value with a KLA particle counter SP3 is in the range of 88 to 1871 ppm, and the Sa value obtained by AFM varies from 0.31 to 5.5 nm.
  • the method of forming an oxide film (kind of oxide film) in the first cleaning step and the roughening (surface roughness) after the second cleaning step with respect to the Si/ SiO2 etching selectivity were evaluated in advance, and these conditions and By determining the relationship with the surface roughness after the second cleaning process, the cleaning conditions can be determined according to the target roughness. For example, for each method of forming an oxide film in the first cleaning step SA1, the relationship between the etching selectivity of Si to SiO 2 , the cleaning time, and the surface roughness is obtained, and based on the obtained relationship, the etching of Si to SiO 2 is performed. It is preferable to select the selection ratio and the washing time and perform the second washing step.
  • the reason why the magnitude relationship between the Haze value and the Sa value does not match is due to the method of detection of both, and it is possible to appropriately use necessary indices.
  • the effect of the cleaning time as shown in FIG. 14, at two levels with different Si/SiO 2 etching selectivity ratios, the Haze value varies greatly depending on the cleaning time. It is also easy to form roughness.
  • the roughening method of the present invention can be flexibly formed according to the type of oxide film formed in the first cleaning process (method of forming the oxide film in the first cleaning process), the Si/ SiO2 etching selectivity, and the cleaning time. The roughness can be varied, which is useful.
  • the second cleaning step is performed using an aqueous solution having a SiO 2 etching amount of a predetermined value or more and a Si/SiO 2 etching selection ratio of 95 or more
  • batch method and Roughening can be performed by either the single-wafer method or the method. It was found that the method can be appropriately selected in consideration of the wafer manufacturing process.
  • the silicon wafer cleaning method of the present invention is performed in a batch type cleaning machine to roughen both the front and back surfaces of the silicon wafer, and then one side polishing such as CMP polishing is performed on one side (that is, the front side). , it is possible to produce wafers that are selectively roughened only on the side opposite to the one side (ie the back side).
  • a wafer roughened with a cleaning solution having a Si/SiO 2 etching selectivity of 95 or more was subjected to CMP polishing with a polishing allowance of 500 nm, and a KLA particle counter SP5 was used to evaluate the LLS number greater than 19 nm at 19 nmUP.
  • the number of LLS increased at a level where the etching amount of Si was large. This is because the amount of etching was large and the defects caused by the etching could not be removed by polishing.
  • the amount of etching of Si was small, the number of LLS was very small and favorable.
  • the LLS quality after CMP can be estimated by using the etching amount of Si as an index. Also, the LLS quality can be improved by increasing the removal amount of CMP at the level where the number of LLS is increased, and it is preferable to select the removal amount by CMP polishing based on the Si etching amount. As described above, since roughening occurs after SiO 2 is etched and Si is exposed, for example, when the cleaning time of the second cleaning step SA2 is set to 3 minutes, the time to start the progress of roughening is estimated to be 2 minutes. In some cases, the removal amount can be adjusted so as to be equal to or greater than the Si etching amount corresponding to one minute of cleaning time. With this, it is possible to reduce the machining allowance to the minimum required.
  • the second cleaning step SA2 can be performed under the condition that the Si etching amount is small. can be selected as appropriate.
  • polishing under such conditions even when the front and back surfaces are roughened by a batch method, it is possible to manufacture wafers having good surface LLS quality and having only the back surface selectively roughened. With such a wafer, chuck failure does not occur even in a wet environment, and stable production is possible.
  • FIG. 16 is a schematic side view showing part of an example of the silicon wafer of the present invention.
  • a silicon wafer 1 shown in FIG. 16 has a roughened surface 2 .
  • the roughness index Sa value of the roughened surface 2 measured with an atomic force microscope is 0.3 nm or more and 5.5 nm or less.
  • the roughness index Haze value of the roughened surface 2 measured with a particle counter is 50 ppm or more and 1900 ppm or less.
  • the roughened surface 2 exhibits roughness suitable for adsorption by a chuck, it is possible to reduce transport failures during the processing process.
  • the silicon wafer 1 having such a roughened surface 2 can be obtained by roughening the front and back surfaces of the silicon wafer by the silicon wafer cleaning method of the present invention.
  • the silicon wafer 1 shown in FIG. 16 has a mirror surface 3 as the surface opposite to the roughened surface 2.
  • a mirror surface 3 can be obtained by subjecting one side of the silicon wafer cleaned by the silicon wafer cleaning method of the present invention to one side polishing such as CMP polishing.
  • the silicon wafer 1 shown in FIG. 16 has a mirror surface 3 in addition to the roughened surface 2, so it can exhibit excellent quality.
  • the cleaning conditions can be determined based on this relationship. By selecting and cleaning, it is possible to manufacture wafers with the target roughness. In Example 7 as well, it was confirmed that the front and back surfaces of the wafer were roughened after 6 minutes of cleaning.
  • Example 6 After CMP processing was performed on one side surface of the silicon wafer which was cleaned at the level of 1.5 minutes for the second tank cleaning time in Example 6, a chuck test was performed with a CMP polishing machine. A test was repeated 200 times in which the roughened surface (back surface) of the wafer stored in water opposite to the side subjected to CMP processing was chucked and the wafer was unchucked on the stage of the polishing machine. It was able to be transported without any defects.
  • the cleaning conditions and results for Comparative Examples 2-6 are shown in Table 4 below.
  • Comparative Example 6 There was no haze value exceeding 50 ppm in all of Comparative Examples 2-6. In Comparative Example 6, when the second tank was washed for 10 minutes, the haze value was slightly increased to 42 ppm, but it did not exceed 50 ppm, so it was judged that the surface was not roughened.
  • NH 4 OH ammonia water
  • H 2 O 2 hydrogen peroxide solution
  • the amount of Si etched was calculated using a silicon wafer having an exposed bare surface without a natural oxide film after HF cleaning, and the amount of Si etched was obtained from the thickness of the wafer before and after cleaning with a flatness measuring machine.
  • the etching amount of SiO 2 was calculated using a wafer with a 5 nm oxide film formed by thermal oxidation. A.
  • the etching amount of SiO 2 was obtained from the thickness of the oxide film before and after cleaning with a spectroscopic ellipsometry M-2000V manufactured by Woolam.
  • ozone water cleaning 25 ppm, 25° C./3 minutes
  • a wafer with a 5 nm oxide film was used in advance to calculate the etching amount of SiO 2 .
  • the oxide film species in the first tank is the SC1 oxide film
  • the total etching amount of SiO2 in the second tank and the third tank is set so that the total etching amount of SiO 2 is 0.2 nm or more.
  • Cleaning conditions were adjusted so that the thickness was 1.4 nm or more. From the Haze value of SP3 after washing, it was determined that all were roughened.
  • Example A19 was 820 nm and the Si etching amount of Example A22 was 230 nm
  • the surface of the silicon wafer of Example A19 was subjected to CMP polishing with a polishing allowance of 1000 nm.
  • the silicon wafer of Example A22 was subjected to CMP polishing with a polishing stock removal of 500 nm.
  • the LLS of each wafer after CMP processing was evaluated by SP5/19 nmUp manufactured by KLA, the LLS was 12 pcs and 19 pcs, respectively, indicating good LLS quality. After that, when a test was repeated 200 times in which the rear side of the wafer stored in water was chucked and the wafer was unchucked to the stage of the polishing machine, the wafer could be transported without any defects.
  • the Si etching amount and the SiO 2 etching amount were calculated from the film thickness difference before and after cleaning by the method described above, and the Si/SiO 2 selection ratio was calculated.
  • the amount of Si etched was calculated using a silicon wafer having an exposed bare surface without a natural oxide film after HF cleaning, and the amount of Si etched was obtained from the thickness of the wafer before and after cleaning with a flatness measuring machine.
  • the etching amount of SiO 2 was calculated using a wafer with a 5 nm oxide film formed by thermal oxidation, and the etching amount of SiO 2 was obtained from the thickness of the oxide film before and after cleaning by spectroscopic ellipsometry.
  • Example A19 After performing CMP polishing processing with a polishing allowance of 500 nm for the level of Comparative Example A1, the same chuck test as in Example A19 was performed 200 times with a CMP polishing machine. Four out of 200 times, a defect occurred in which the wafer did not come off from the chuck.
  • the etching selectivity of Si to SiO 2 was 95 or more in the second cleaning step, so that the front and back surfaces of the silicon wafer, particularly the back surface, were chucked. It can be seen that it was possible to roughen sufficiently to exhibit a roughness suitable for adsorption by .
  • the present invention is not limited to the above embodiments.
  • the above-described embodiment is an example, and any device having substantially the same configuration as the technical idea described in the claims of the present invention and exhibiting the same effect is the present invention. included in the technical scope of

Abstract

本発明は、シリコンウェーハを粗化する洗浄方法であって、シリコンウェーハに、ＳＣ１洗浄、ＳＣ２洗浄、又はオゾン水洗浄で、酸化膜を形成し、酸化膜が形成されたシリコンウェーハを、水酸化アンモニウム濃度が０．０５１質量％以下の水酸化アンモニウム希釈水溶液、又は水酸化アンモニウム濃度が０．０５１質量％以下であり、過酸化水素濃度が０．２質量％以下であり且つ水酸化アンモニウム濃度の４倍以下である、水酸化アンモニウムと過酸化水素水とを含む希釈水溶液のいずれかの水溶液で洗浄することでシリコンウェーハの表裏面を粗化することを特徴とするシリコンウェーハの洗浄方法である。これにより、シリコンウェーハの表裏面を粗化できる洗浄方法を提供することができる。

Description

シリコンウェーハの洗浄方法、シリコンウェーハの製造方法及びシリコンウェーハ
　本発明は、半導体用シリコンウェーハの表裏面を粗化することができるシリコンウェーハの洗浄方法、半導体用シリコンウェーハの表裏面又は裏面を粗化することができるシリコンウェーハの洗浄方法、シリコンウェーハの製造方法及びシリコンウェーハに関する。
　半導体デバイス用のシリコンウェーハの製造工程は、チョクラルスキー（ＣＺ）法等を使用して単結晶インゴットを育成する単結晶製造工程と、この単結晶インゴットをスライスし、鏡面状に加工するウェーハ加工工程とから構成され、さらに付加価値をつけるために、熱処理をするアニール工程やエピタキシャル層を形成するエピタキシャル成長工程を含む場合がある。
　この鏡面状に加工する工程には、ＤＳＰ（両面研磨）工程とその後のＣＭＰ（片面研磨）工程がある。より具体的には、パーティクル品質や搬送の観点からＤＳＰ加工されたウェーハは乾燥させず、必要に応じて洗浄した後、水中保管でＣＭＰ工程へ搬送される。したがってＣＭＰ工程では水中保管されたウェーハをロボット等でチャックしＣＭＰ装置へ搬送する必要がある。また、ＣＭＰ研磨後も同様に研磨剤や純水などで濡れたウェーハをチャックし、必要に応じて洗浄工程へ搬送する必要がある。
　このようにウェーハの加工工程では、ドライではなくウェットな環境下でウェーハを搬送することが必須であるが、特にこのようなウェット環境下では、チャックで吸着されたウェーハを脱離させる際に、チャックを解除しても脱離されず、搬送不良を引き起こすことがあった。この原因としてはチャックされるウェーハ面の粗さが影響していると考えられ、チャックされるウェーハ面粗さが良好過ぎると、チャックとの接触面積が増え、チャックを解除してもウェーハが脱離しにくくなると考えられ、対してウェーハの面粗さが悪いと接触面積が減り、ウェーハが脱離しやすくなると考えられる。一般的にチャックされた面は少なからずチャック痕が形成されやすく、品質が低下することからチャック面はシリコンウェーハの裏面であることが多い。したがって、搬送不良低減の観点からは特にシリコンウェーハ裏面のみ粗い方が良く、そのようなウェーハの製造方法が求められている。
　一般的なシリコンウェーハの洗浄方法として、ＲＣＡ洗浄と呼ばれる方法がある。このＲＣＡ洗浄とはＳＣ１（Ｓｔａｎｄａｒｄ　Ｃｌｅａｎｉｎｇ　１）洗浄、ＳＣ２（Ｓｔａｎｄａｒｄ　Ｃｌｅａｎｉｎｇ　２）洗浄、ＤＨＦ（Ｄｉｌｕｔｅｄ　Ｈｙｄｒｏｆｌｕｏｒｉｃ　Ａｃｉｄ）洗浄を、目的に応じて組み合わせて行う洗浄方法である。このＳＣ１洗浄とは、アンモニア水と過酸化水素水を任意の割合で混合し、アルカリ性の洗浄液によるシリコンウェーハ表面のエッチングによって付着パーティクルをリフトオフさせ、さらにシリコンウェーハとパーティクルの静電気的な反発を利用して、シリコンウェーハへの再付着を抑えながらパーティクルを除去する洗浄方法である。また、ＳＣ２洗浄とは、塩酸と過酸化水素水を任意の割合で混合した洗浄液で、シリコンウェーハ表面の金属不純物を溶解除去する洗浄方法である。また、ＤＨＦ洗浄とは、希フッ酸によってシリコンウェーハ表面のケミカル酸化膜を除去する洗浄方法である。さらに、強い酸化力を有するオゾン水洗浄も使用される場合があり、シリコンウェーハ表面に付着している有機物の除去やＤＨＦ洗浄後のシリコンウェーハ表面のケミカル酸化膜形成を行っている。シリコンウェーハの洗浄は、目的に応じてこれらの洗浄を組み合わせて行われている。この中でＳＣ１洗浄はエッチングを伴う洗浄であるため、ＳＣ１洗浄後はウェーハの面粗さが悪化することが一般的に知られている。
　また、ウェーハの面粗さを評価する手法としては、原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ　Ｆｏｒｃｅ　Ｍｉｃｒｏｓｃｏｐｅ）により得られるＳａ（３次元算出平均高さ）値やパーティクルカウンターにより得られるＨａｚｅ値を指標とすることができる。Ｈａｚｅとはいわゆる曇りとして表現されるものであり、シリコン表面の粗さの指標として広く用いられており、このＨａｚｅレベルが高いとはウェーハの面が粗いことを示す。
　特許文献１には水酸化アンモニウムと過酸化水素と水の組成が１：１：５～１：１：２０００の範囲の希釈水溶液でシリコンウェーハを洗浄し、異なる厚さの自然酸化膜を形成させる方法が記載されている。特許文献２にはＳＣ１洗浄において、水酸化アンモニウムから電離されたＯＨ－の濃度が高いとＳｉの直接エッチングが優先的に起こり、ウェーハ表面粗さが悪化することが記載されている。
特開平７－６６１９５号公報 特開２０１１－８２３７２号公報 特開平７－２４０３９４号公報 特開平１０－２４２１０７号公報 特開平１１－１２１４１９号公報 特表２０１２－５２３７０６号公報
　前述したように、加工工程中の搬送不良低減のために、チャックされる面が粗いシリコンウェーハが必要とされている。
　本発明は、上記問題を解決するためになされたものであり、シリコンウェーハの表裏面を粗化できる洗浄方法、シリコンウェーハの表裏面又は裏面を粗化できる洗浄方法、片側の面のみが選択的に粗化されたシリコンウェーハを得ることができるシリコンウェーハの製造方法、及び加工工程中の搬送不良を低減できるシリコンウェーハを提供することにある。
　上記課題を解決するために、本発明では、シリコンウェーハを粗化する洗浄方法であって、
　前記シリコンウェーハに、ＳＣ１洗浄、ＳＣ２洗浄、又はオゾン水洗浄で、酸化膜を形成し、
　前記酸化膜が形成されたシリコンウェーハを、
　　水酸化アンモニウム濃度が０．０５１質量％以下の水酸化アンモニウム希釈水溶液、又は
　　水酸化アンモニウム濃度が０．０５１質量％以下であり、過酸化水素濃度が０．２質量％以下であり且つ前記水酸化アンモニウム濃度の４倍以下である、水酸化アンモニウムと過酸化水素水とを含む希釈水溶液
のいずれかの水溶液で洗浄することで前記シリコンウェーハの表裏面を粗化することを特徴とするシリコンウェーハの洗浄方法を提供する。
　このようなシリコンウェーハの洗浄方法であれば、自然酸化膜のエッチング時に粗化が生じ、シリコンウェーハの表裏面を粗化することができる。
　予め、前記酸化膜の形成方法ごとに、前記水酸化アンモニウム濃度又は前記水酸化アンモニウム濃度と前記過酸化水素濃度、洗浄温度及び洗浄時間と、前記洗浄後の表面粗さとの関係を求め、
　求められた関係に基づき、前記水酸化アンモニウム濃度又は前記水酸化アンモニウム濃度と前記過酸化水素濃度、洗浄温度、及び洗浄時間を選定して、洗浄を行うことが好ましい。
　本発明の洗浄方法で形成される粗化度合いは、酸化膜の形成方法、水酸化アンモニウム濃度、又は水酸化アンモニウム濃度と過酸化水素濃度、洗浄温度、及び洗浄時間に依って変化するため、予めこれらの条件と粗化度合いとの関係を求めておくことが有効である。
　また、本発明では、本発明のシリコンウェーハの洗浄方法により洗浄されたシリコンウェーハの片方の面に対しＣＭＰ研磨を行い、前記片方の面とは反対側の面のみが選択的に粗化されているシリコンウェーハを得ることを特徴とするシリコンウェーハの製造方法を提供する。
　本発明の洗浄方法により粗化した後、シリコンウェーハの片方の面のみ研磨することで、片方の面は良好な面状態で、該片方の面とは反対側の面のみが選択的に粗化されたウェーハを作製することができる。
　また、本発明では、シリコンウェーハであって、原子間力顕微鏡で測定される粗さ指標Ｓａ値が０．３ｎｍ以上、５．５ｎｍ以下の粗化された面を有するものであることを特徴とするシリコンウェーハを提供する。
　このようなシリコンウェーハであれば、粗化された面がチャックによる吸着に適した粗さを示すので、加工工程中の搬送不良を低減することができる。
　また、本発明では、シリコンウェーハであって、パーティクルカウンターで測定される粗さ指標Ｈａｚｅ値が５０ｐｐｍ以上、１９００ｐｐｍ以下の粗化された面を有するものであることを特徴とするシリコンウェーハを提供する。
　このようなシリコンウェーハであれば、粗化された面がチャックによる吸着に適した粗さを示すので、加工工程中の搬送不良を低減することができる。
　前記粗化された面とは反対側の面は鏡面であることが好ましい。
　このようなシリコンウェーハであれば、優れた品質を示すことができる。
　また、本発明では、シリコンウェーハを粗化する洗浄方法であって、
　前記シリコンウェーハに、ＳＣ１洗浄、ＳＣ２洗浄、又はオゾン水洗浄で、酸化膜を形成する第１洗浄工程と
　前記酸化膜が形成されたシリコンウェーハを、
　　水酸化アンモニウムを含む水溶液、又は
　　水酸化アンモニウムと過酸化水素水とを含む水溶液
のいずれかの水溶液で洗浄することで前記シリコンウェーハの表裏面又は裏面を粗化する第２洗浄工程と
を含み、
　前記第２洗浄工程で用いる水溶液として、ＳｉＯ２に対するＳｉのエッチング選択比が９５以上であるものを用いることを特徴とするシリコンウェーハの洗浄方法を提供する。
　このようなシリコンウェーハの洗浄方法であれば、第１洗浄工程で形成した自然酸化膜の第２洗浄工程でのエッチング時に粗化が生じ、粗化されたウェーハの製造が可能となる。
　また、前記第２洗浄工程で用いる前記水溶液の前記ＳｉＯ２に対するＳｉのエッチング選択比を、（Ｓｉのエッチング量／ＳｉＯ２のエッチング量）から求め、
　前記Ｓｉのエッチング量の算出用ウェーハとして、自然酸化膜がないベア面が露出したシリコンウェーハ、エピタキシャルウェーハ、又はＳＯＩウェーハのいずれかを用い、
　前記ＳｉＯ２のエッチング量の算出用ウェーハとして、膜厚が３ｎｍ以上のシリコン酸化膜付ウェーハを用いることが好ましい。
　このような方法であれば、ＳｉＯ２とＳｉに対するエッチング挙動を精度良く評価できる。
　また、予め、前記第１洗浄工程における前記酸化膜の形成方法ごとに、前記第２洗浄工程で粗化が進行するために必要なＳｉＯ２のエッチング量を粗化エッチング量として算出しておき、
　前記第２洗浄工程でのＳｉＯ２のエッチング量が前記粗化エッチング量以上となるように前記第２洗浄工程の洗浄時間を選定する、及び／又は
　前記第２洗浄工程前に、前記第１洗浄工程で形成された前記酸化膜の一部が残るように前記酸化膜を薄くする追加洗浄工程を追加し、該追加洗浄工程でのＳｉＯ２のエッチング量と前記第２洗浄工程でのＳｉＯ２のエッチング量との合計が前記粗化エッチング量以上となるように、洗浄時間を調整することが好ましい。
　本発明の粗化は、洗浄中にＳｉＯ２を所定量エッチングしてＳｉを表面に露出させることによって行なわれるため、このような方法で予め粗化に必要なＳｉＯ２エッチング量を粗化エッチング量として算出することで、より確実に粗化を進行させることができる。
　また、予め、前記第１洗浄工程における前記酸化膜の形成方法ごとに、前記ＳｉＯ２に対するＳｉのエッチング選択比及び洗浄時間と、表面粗さとの関係を求め、
　求められた関係に基づき、前記ＳｉＯ２に対するＳｉのエッチング選択比、洗浄時間を選定して、第２洗浄工程を行うことが好ましい。
　本発明の洗浄方法で形成される粗化度合いは、第１洗浄工程における酸化膜の形成方法、ＳｉＯ２に対するＳｉのエッチング選択比及び洗浄時間に依って変化するため、予めこれらの条件と粗化度合いとの関係を求めておくことが有効である。
　また、本発明では、本発明のシリコンウェーハの洗浄方法により洗浄され、表裏面が粗化されたシリコンウェーハの片方の面に対し、ＣＭＰ研磨を行い、前記片方の面とは反対面の面のみが選択的に粗化されているシリコンウェーハを得ることを特徴とするシリコンウェーハの製造方法を提供する。
　このように、表裏面を粗化した後、表面側のみ研磨することで、表面は良好な面状態で裏面のみ粗化されたウェーハを作製することができる。
　また、前記ＣＭＰ研磨の取り代を、前記第２洗浄工程でのＳｉのエッチング量以上となるように設定することができる。
　これによりＣＭＰ後にエッチング起因のＬＬＳの残留を防ぎ、良好なＬＬＳ品質を保つことができる。
　また、前記第２洗浄工程でのＳｉのエッチング量を、前記ＣＭＰ研磨の取り代以下となるように設定することもできる。
　これによりＣＭＰ後にエッチング起因のＬＬＳの残留を防ぎ、良好なＬＬＳ品質を保つことができる。
　以上のように、本発明のシリコンウェーハの洗浄方法の一態様であれば、シリコンウェーハの表裏面を粗化することができる。
　また、本発明のシリコンウェーハの製造方法であれば、片方の面は良好な面状態で、該片方の面とは反対側の面のみが選択的に粗化されたウェーハを作製することができる。
　また、本発明のシリコンウェーハは、加工工程中の搬送不良を低減することができる。
　また、本発明のシリコンウェーハの洗浄方法の他の一態様であれば、シリコンウェーハの表裏面又は裏面を粗化することができる。
本発明のシリコンウェーハの洗浄方法の第一態様の一例を示すフローチャートである。 ベア面およびＯ３酸化膜面に対し、液組成ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：１０、１：１：１００、１：１：１０００の３水準で洗浄した後のＳＥＭ像とＨａｚｅ値とを示した図である。 液組成ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：１０、１：１：１００、１：１：１０００の３水準Ｓｉエッチング量を示したグラフである。 液組成ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：１０００（４５℃）における、ベア面及びＯ３酸化膜面のＳｉエッチング量の違いを示した１つのグラフである。 液組成ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：１０００（８０℃）におけるＯ３酸化膜面のＳｉエッチング量の違いを示した他の１つのグラフである。 酸化膜形成方法、ＮＨ４ＯＨ濃度、Ｈ２Ｏ２濃度、洗浄温度、洗浄時間を変えて粗化した後のＳＥＭ像、Ｈａｚｅ値、ＡＦＭのＳａ値を示した図である。 ＮＨ４ＯＨ濃度、Ｈ２Ｏ２濃度、洗浄時間を変えて洗浄した場合の洗浄時間に対するＨａｚｅの変動を示したグラフである。 本発明のシリコンウェーハの洗浄方法の第二態様の一例を示すフローチャートである。 ベア面およびＯ３酸化膜面に対し、液組成ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：１０、１：１：１００、１：１：１０００、１：０．０１：１０、１：０．０５：１００の５水準で洗浄した後のＳＥＭ像とＨａｚｅ値とを示した図である。 液組成ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：１０、１：１：１００、１：１：１０００の３水準のＳｉエッチング量を示したグラフである。 液組成ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：１０、１：１：１００、１：１：１０００の３水準のＳｉＯ２エッチング量を示したグラフである。 液組成ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：１０、１：１：１００、１：１：１０００の３水準のＳｉ／ＳｉＯ２エッチング選択比を示したグラフである。 酸化膜種及びＳｉ／ＳｉＯ２エッチング選択比を変えて粗化した後のＳＥＭ像、Ｈａｚｅ値、ＡＦＭのＳａ値を示した図である。 Ｓｉ／ＳｉＯ２エッチング選択比及び洗浄時間を変えて粗化した場合の洗浄時間に対するＨａｚｅの変動を示したグラフである。 Ｓｉエッチング量と研磨取り代５００ｎｍでＣＭＰ研磨後のＬＬＳ品質を示したグラフである。 本発明のシリコンウェーハの一例の一部を示す概略側面図である。
　上述のように、加工工程中の搬送不良低減のために、チャックされる面が粗いシリコンウェーハが必要とされていた。
　本発明者らは、上記課題を達成するために、水酸化アンモニウム、過酸化水素水、水からなる洗浄液を用いたシリコンウェーハのエッチング挙動について、シリコンウェーハ表裏面の酸化膜の有無、酸化膜種類（酸化膜の形成方法）、液組成（特に水酸化アンモニウム濃度及び過酸化水素濃度）、洗浄温度、及び洗浄時間の観点から鋭意検討した。その結果、表裏面に自然酸化膜が存在したシリコンウェーハに対し、水酸化アンモニウム濃度が０．０５１質量％以下の水酸化アンモニウム希釈水溶液、もしくは水酸化アンモニウム濃度が０．０５１質量％以下であり、過酸化水素濃度が０．２質量％以下であり且つ水酸化アンモニウム濃度の４倍以下である、水酸化アンモニウムと過酸化水素水とを含む希釈水溶液のいずれかの水溶液で洗浄することで、酸化膜が均一にエッチングされずに、粗化されること、及びこの粗化度合いを自然酸化膜の種類（酸化膜の形成方法）、液組成（特に水酸化アンモニウム濃度及び過酸化水素濃度）、洗浄温度、及び洗浄時間を制御することで調整できることを見出し、本発明を完成させた。
　また、本発明者らは、上記課題を解決するために、水酸化アンモニウム、過酸化水素水、水からなる洗浄液を用いたエッチング挙動について、特にＳｉＯ２とＳｉとのエッチング挙動の違いについて鋭意検討した。その結果、表面に自然酸化膜が存在したシリコンウェーハに対し、ＳｉＯ２に対するＳｉのエッチング選択比が高い洗浄液で洗浄すると、Ｓｉが露出した箇所で急激なエッチングが生じ、粗化されること、及びこの粗化挙動について前記選択比を制御することで調整できることを見出し、本発明のもう一つの態様を完成させた。
　即ち、本発明は、シリコンウェーハを粗化する洗浄方法であって、
　前記シリコンウェーハに、ＳＣ１洗浄、ＳＣ２洗浄、又はオゾン水洗浄で、酸化膜を形成し、
　前記酸化膜が形成されたシリコンウェーハを、
　　水酸化アンモニウム濃度が０．０５１質量％以下の水酸化アンモニウム希釈水溶液、又は
　　水酸化アンモニウム濃度が０．０５１質量％以下であり、過酸化水素濃度が０．２質量％以下であり且つ前記水酸化アンモニウム濃度の４倍以下である、水酸化アンモニウムと過酸化水素水とを含む希釈水溶液
のいずれかの水溶液で洗浄することで前記シリコンウェーハの表裏面を粗化することを特徴とするシリコンウェーハの洗浄方法である。
　また、本発明は、本発明のシリコンウェーハの洗浄方法により洗浄されたシリコンウェーハの片方の面に対しＣＭＰ研磨を行い、前記片方の面とは反対側の面のみが選択的に粗化されているシリコンウェーハを得ることを特徴とするシリコンウェーハの製造方法である。
　また、本発明は、シリコンウェーハであって、原子間力顕微鏡で測定される粗さ指標Ｓａ値が０．３ｎｍ以上、５．５ｎｍ以下の粗化された面を有するものであることを特徴とするシリコンウェーハである。
　また、本発明は、シリコンウェーハであって、パーティクルカウンターで測定される粗さ指標Ｈａｚｅ値が５０ｐｐｍ以上、１９００ｐｐｍ以下の粗化された面を有するものであることを特徴とするシリコンウェーハである。
　また、本発明は、シリコンウェーハを粗化する洗浄方法であって、
　前記シリコンウェーハに、ＳＣ１洗浄、ＳＣ２洗浄、又はオゾン水洗浄で、酸化膜を形成する第１洗浄工程と
　前記酸化膜が形成されたシリコンウェーハを、
　　水酸化アンモニウムを含む水溶液、又は
　　水酸化アンモニウムと過酸化水素水とを含む水溶液
のいずれかの水溶液で洗浄することで前記シリコンウェーハの表裏面又は裏面を粗化する第２洗浄工程と
を含み、
　前記第２洗浄工程で用いる水溶液として、ＳｉＯ２に対するＳｉのエッチング選択比が９５以上であるものを用いることを特徴とするシリコンウェーハの洗浄方法である。
　また、本発明は、本発明のシリコンウェーハの洗浄方法により洗浄され、表裏面が粗化されたシリコンウェーハの片方の面に対し、ＣＭＰ研磨を行い、前記片方の面とは反対面の面のみが選択的に粗化されているシリコンウェーハを得ることを特徴とするシリコンウェーハの製造方法である。
　なお、特許文献１や特許文献２はウェーハ表裏面に対する面粗さの影響しか言及していない。また、特許文献３～６にも、シリコンウェーハなどの半導体基板の洗浄に関する技術が開示されているが、特許文献１～６では、洗浄前のシリコンウェーハの自然酸化膜の有無の影響や、自然酸化膜の種類、液組成、温度、時間については詳細な検討がなされていなかった。
　以下、本発明について、実施態様の幾つかの例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
　（シリコンウェーハの洗浄方法及びシリコンウェーハの製造方法）
　［第一態様］
　まず、本発明のシリコンウェーハの洗浄方法の第一態様を説明する。
　図１は本発明のシリコンウェーハの洗浄方法の第一態様の一例を示すフローチャートである。
　図１のＳ１のように、表裏面を粗化したいシリコンウェーハを用意する。ウェーハの導電型や口径に制限はなく、例えばＤＳＰ加工後のウェーハなどが挙げられる。
　次にＳ２のように、シリコンウェーハに、ＳＣ１洗浄、ＳＣ２洗浄、又はオゾン洗浄で、酸化膜を形成する。洗浄前のウェーハに自然酸化膜が形成されている場合は予めＨＦ洗浄で除去した後、上述の洗浄を行うことが好ましい。本発明では酸化膜の種類、すなわち酸化膜の形成方法によって、エッチング挙動が異なり、形成される粗さが変化するためである。例えば、ＤＳＰ加工後のようなベア面のウェーハに対してはＨＦ洗浄せずにそのまま酸化膜形成を行うことができる。尚、この際の洗浄条件はＳＣ１、ＳＣ２、オゾン水洗浄ともに一般的な条件で構わない。例えばＳＣ１洗浄であれば、水酸化アンモニウムと過酸化水素と水の混合比がＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：５～１：１：１００の範囲で洗浄温度が６０℃以上で洗浄時間を１分～３０分とすることができる。例えばＳＣ２洗浄であれば、ＨＣｌと過酸化水素と水との混合比がＨＣｌ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：５～１：１：２０で洗浄温度が６０℃以上で洗浄時間を１分～３０分とすることができる。例えばオゾン水洗浄であれば、オゾン濃度３ｐｐｍ～２５ｐｐｍ、洗浄温度を室温、洗浄時間を１分～３０分とすることができる。後述のように、本発明で形成される粗さはＳ２で形成される酸化膜種（酸化膜の形成方法）に依存し変化することから、目的の粗さに応じて、適宜洗浄液を選定すればよい。
　続いて、Ｓ３のように、水酸化アンモニウム濃度が０．０５１質量％以下の水酸化アンモニウム希釈水溶液、又は水酸化アンモニウム濃度が０．０５１質量％以下であり、過酸化水素濃度が０．２質量％以下であり且つ前記水酸化アンモニウム濃度の４倍以下である、水酸化アンモニウムと過酸化水素水とを含む希釈水溶液で洗浄する。この際、例えば薬液槽が連続するバッチ式洗浄機で洗浄する場合には、Ｓ２で洗浄した後にＳ３の洗浄を行うことにより１バッチで効率よく本発明の洗浄を行うことができる。
　ここでは本発明で形成される粗さについて、シリコンウェーハ表裏面の酸化膜の有無、酸化膜種類（酸化膜の形成方法）、液組成（水酸化アンモニウム濃度及び過酸化水素濃度）、洗浄温度、及び洗浄時間の観点から詳細に述べる。
　図２には、ＤＳＰウェーハのベア面及びＯ３酸化膜面（Ｓ２で形成）に対し、ＳＣ１液組成をＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：１０、１：１：１００、１：１：１０００の３水準とし、８０℃／１０分で洗浄した後の走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｙ）の表裏面観察結果とパーティクルカウンターで得られたＨａｚｅ値とを示した。尚、用いた薬液は２８質量％のアンモニア水（ＮＨ４ＯＨ）、３０質量％の過酸化水素水（Ｈ２Ｏ２）で、それぞれ重量（ｗｔ）％でも表記した。尚、質量％とは洗浄溶液とそれに含まれる溶質（水酸化アンモニウム、過酸化水素）の質量比を百分率で表した濃度で、ｗｔ％とも表記する。Ｏ３酸化膜面に対し液組成１：１：１０００で洗浄した水準のみＳＥＭ像で大きな凹凸形状が観察され、Ｈａｚｅ値も４７０ｐｐｍと他の水準より大きく増加しており、粗化されていることが分かる。液組成１：１：１０００で洗浄したベア面も僅かに粗化されているが、その度合いはＯ３酸化膜面よりも小さいことが分かる。これらの結果から、表裏面に酸化膜が堆積していること、及びＳＣ１液組成が低いことが粗化因子であることが分かる。
　図３には、ＳＣ１液組成　ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：１０、１：１：１００、１：１：１０００におけるＳｉのエッチング量を示した。液組成が低いほど、エッチング量が増加する傾向が見られ、これは低液組成ほどエッチング優勢な反応であることを示している。さらに液組成１：１：１０００について、面状態をベア面とＯ３酸化膜面の２水準でＳｉエッチング量を調査した結果を図４及び図５に示す。４５℃ではベア面のみエッチングが進行し、Ｏ３酸化膜面では僅かしか進行していないことが分かる。また、８０℃において、８０℃／３分ではＯ３酸化膜面はエッチングの進行が小さいが６分以降に急激にエッチングが進行していることが分かる。なお、図５には図示していないが、８０℃では、ベア面は、３分以降でエッチング量が５５ｎｍを超え、Ｏ３酸化膜面でも１２分以降でエッチング量が５５ｎｍを超えた。したがって、低液組成環境下ではＳｉとＳｉＯ２のエッチング挙動が大きく異なり、Ｓｉはエッチングされやすく、ＳｉＯ２はエッチングされにくいことが分かる。図２の結果と図４及び図５とのエッチング量を併せて考えると、Ｓｉエッチング量が多いベア面ではなく、エッチング量が少ないＯ３酸化膜面で粗化が生じていることから、この粗化は低液組成環境下での酸化膜のエッチング挙動に起因していると考えられる。尚、液組成ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：０：１０００においても液組成１：１：１０００と同様の結果が得られることから、過酸化水素水を含まないアンモニア希釈水溶液でも粗化可能である。
　続いて、図６には、自然酸化膜の種類（酸化膜の形成方法）、液組成（水酸化アンモニウム濃度及び過酸化水素濃度）、洗浄温度、及び洗浄時間の影響を調査した結果を示した。ＳＥＭ画像から、酸化膜がＯ３酸化膜であるウェーハを液組成１：２：１０００で８０℃／４分の条件で洗浄した水準以外の水準では、酸化膜の種類、ＳＣ１液組成、洗浄温度、及び洗浄時間によって様々な粗さが形成されていることが分かる。さらにＡＦＭから得られるＳａ値も０．３１～５．５ｎｍまで幅広く変化しており、同様にＨａｚｅ値も１０４～１８７１ｐｐｍまで変化している。つまり、予め、酸化膜の形成方法、水酸化アンモニウム濃度、又は水酸化アンモニウム濃度と過酸化水素濃度、洗浄温度、及び洗浄時間に対する洗浄後の粗さを評価し、これらの条件と洗浄後の粗さとの関係を求めておくことで、目的の粗さに応じて洗浄条件を決定することができる。
　より詳細に温度を８０℃に固定し、液組成について調査したところ、図７に示すように、液組成１：１：５００、１：１：１０００、及び１：３：１０００ではＨａｚｅ値が大きくなったが、液組成１：５：１０００の洗浄液では、洗浄時間１５分でもＨａｚｅ値は大きくならず、シリコンウェーハは粗化されなかった。したがって、過酸化水素はエッチングの進行を阻害する効果があり、液組成１：３：１０００の重量濃度はＮＨ４ＯＨで０．０２５質量％、Ｈ２Ｏ２で０．０９９質量％であることから、Ｈ２Ｏ２重量濃度はＮＨ４ＯＨ重量濃度の４倍以下にする必要がある。本発明の洗浄方法は水酸化アンモニウムによるエッチング作用と過酸化水素水に酸化作用に起因するため、本発明のシリコンウェーハの洗浄方法は、このような場合に有効である。また、液組成１：１：５００のＮＨ４ＯＨ重量濃度は０．０５１質量％であることから、ＮＨ４ＯＨは０．０５１質量％以下にする必要があり、この範囲内で液組成を変更することが可能となる。
　水酸化アンモニウム希釈水溶液では、水酸化アンモニウムＮＨ４ＯＨ濃度は、０．００５１質量％以上０．０５１質量％以下であることが好ましい。また、水酸化アンモニウムと過酸化水素水とを含む希釈水溶液では、水酸化アンモニウムＮＨ４ＯＨ濃度は、０．００５１質量％以上０．０５１質量％以下であることが好ましく、過酸化水素Ｈ２Ｏ２濃度は、０．００６７質量％以上０．２質量％以下であり、且つ水酸化アンモニウム濃度の０．１倍以上４倍以下であることが好ましい。
　次に、酸化膜種（酸化膜形成方法）についても調査を行った。抵抗加熱炉を用いてドライ酸素雰囲気で厚さ５ｎｍの熱酸化膜を作製し、液組成１：１：１０００を用い８０℃／１０分の条件で洗浄したが、Ｈａｚｅ値は大きくならず、ＳＥＭ像からも粗化されている像は見られなかった。この結果から、実際の操業可能な時間内に粗化するには、ＳＣ１やＳＣ２、又はオゾン水洗浄で形成される酸化膜が最適であると考えられる。
　一般的に洗浄で形成される酸化膜厚さは約１ｎｍ程度であること、シリコン酸化膜とシリコンとの界面には構造遷移層と呼ばれる不均一で不安的な層が存在すること、酸化膜厚さ５ｎｍの熱酸化膜で粗化が生じないことを併せると、酸化膜のエッチング時に生じる粗化はシリコン酸化膜とシリコンとの界面の構造遷移層近傍から生じると考えられる。厚さ５ｎｍの熱酸化膜の場合は洗浄時間１０分では構造遷移層近傍まで酸化膜のエッチングが進行しなかったため、粗化が生じなかったと考えられ、ＳＣ１やオゾン洗浄においても僅かに構造遷移層の膜厚や膜質が変化したため、その結果、自然酸化膜種によって粗さが変化したと考えられる。
　したがって、前述のように、予め酸化膜種（酸化膜形成方法）ごとに、水酸化アンモニウム濃度又は前記水酸化アンモニウム濃度と過酸化水素濃度、洗浄温度及び洗浄時間と、洗浄後の表面粗さとの関係を求め、求められた関係に基づき、水酸化アンモニウム濃度又は水酸化アンモニウム濃度と過酸化水素濃度、洗浄温度、及び洗浄時間を選定して、洗浄を行うことがより好ましい。本発明者らが鋭意調査したところ、図６及び図７のように、例えば、ＡＦＭの粗さ指標Ｓａ値は０．３～５．５ｎｍまで、パーティクルカウンターのＨａｚｅは５０～１８７１ｐｐｍまで幅広く粗さを変化させることが出来る。
　最後に、一般的にデバイス作製面となるシリコンウェーハ表面側の粗さは良好な方が好ましい場合が多い。例えば本発明の洗浄方法をバッチ式の洗浄機で行うと表裏面共に粗化されてしまうため、その後ＣＭＰ研磨のような片面研磨を片方の面に対して行い、該片方の面とは反対側の面のみが選択的に粗化されたウェーハを製造することができる。このようなウェーハであれば、ウェット環境下でもチャック不良を引き起こさず、安定した製造が可能となる。
　［第二態様］
　次に、本発明のシリコンウェーハの洗浄方法の第二態様を説明する。
　図８は、本発明のシリコンウェーハの洗浄方法の第二態様の一例を示すフローチャートである。
　初めに、裏面を粗化したいシリコンウェーハを用意する。ウェーハの導電型や口径に制限はなく、例えばＤＳＰ加工後のウェーハなどが挙げられる。
　次に、ＳＡ１のように、シリコンウェーハに、ＳＣ１洗浄、ＳＣ２洗浄又はオゾン洗浄で酸化膜を形成する（第１洗浄工程）。洗浄前のウェーハに自然酸化膜が形成されている場合は、予めＨＦ洗浄で除去した後、上述の第１洗浄工程を行うことが好ましい。本発明では、酸化膜の種類、すなわち第１洗浄工程における酸化膜の形成方法によって、エッチング挙動が異なり、形成される粗さが変化するためである。例えば、ＤＳＰ加工後のようなベア面のウェーハに対してはＨＦ洗浄せずにそのまま酸化膜形成を行うことができる。尚、この際の洗浄条件はＳＣ１、ＳＣ２、オゾン水洗浄ともに一般的な条件で構わない。この一般的条件は、例えば、第一態様で説明した条件とすることができる。
　図８に示すＳＡ３は、第１洗浄工程ＳＡ１の後であって、以下に説明する第２洗浄工程ＳＡ２の前に行なうことができる任意工程である。工程ＳＡ３については、後段で説明する。
　続いて、ＳＡ２のように、酸化膜が形成されたシリコンウェーハを、ＳｉＯ２に対するＳｉのエッチング選択比（Ｓｉ／ＳｉＯ２エッチング選択比）が９５以上である、水酸化アンモニウムを含む水溶液又は水酸化アンモニウムと過酸化水素水とを含む水溶液のいずれかの水溶液で洗浄する（第２洗浄工程）。
　ここでは、本発明の粗化現象について、Ｓｉ及びＳｉＯ２のエッチング挙動の観点から詳細に述べる。尚、Ｓｉ及びＳｉＯ２のエッチング量の算出方法の詳細は後述する。
　図９には、ＤＳＰウェーハのベア面及びＯ３酸化膜面（第１洗浄工程ＳＡ１で形成）に対し、ＳＣ１組成（液組成ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ）、洗浄温度及び洗浄時間を変えて洗浄した後のＳＥＭ（走査型電子顕微鏡）の表面観察結果とパーティクルカウンターで得られたＨａｚｅ値とを示した。
　用いた薬液は２８質量％のアンモニア水（ＮＨ４ＯＨ）、３０質量％の過酸化水素水（Ｈ２Ｏ２）で、それぞれ質量（ｗｔ）％でも表記した。尚、質量％とは洗浄溶液とそれに含まれる溶質（水酸化アンモニウム、過酸化水素）の質量比を百分率で表した濃度で、ｗｔ％とも表記する。また、図９には、後述する算出方法で求めたＳｉＯ２に対するＳｉのエッチング選択比も表記した。
　Ｏ３酸化膜面に対し前記選択比が非常に高い液組成１：１：１０００、１：０．０１：１０、１：０．０５：１００の水溶液で洗浄した水準のみＳＥＭ像で大きな凹凸形状が観察され、Ｈａｚｅ値も２７５～４７０ｐｐｍと他の水準より大きく増加しており、粗化されていることが分かる。前記選択比が非常に高い液組成１：１：１０００、１：０．０１：１０、１：０．０５：１００の水溶液を用いて洗浄することにより、ベア面も僅かに粗化されているが、その度合いはＯ３酸化膜面よりも小さく、表面に酸化膜が堆積していること、及び第２洗浄工程ＳＡ２で用いる洗浄液のＳｉ／ＳｉＯ２エッチング選択比が高いことが粗化因子と分かる。これは、第２洗浄工程ＳＡ２中に、第１洗浄工程ＳＡ１で形成された酸化膜がエッチングされ、局所的にＳｉが露出した箇所で急激なＳｉのエッチングが生じることに起因し、そのため粗化を進行させるにはＳｉ／ＳｉＯ２エッチング選択比が高い、具体的には９５以上である洗浄液で洗浄する必要がある。第２洗浄工程ＳＡ２で用いる水溶液のＳｉ／ＳｉＯ２エッチング選択比の上限は、特に限定されないが、例えば１００００とすることができる。
　続いて、本発明において指標となるＳｉ／ＳｉＯ２エッチング選択比の算出方法について詳細に述べる。
　第２洗浄工程ＳＡ２で用いる水溶液のＳｉＯ２に対するＳｉのエッチング選択比は、（Ｓｉのエッチング量／ＳｉＯ２のエッチング量）から求めることができる。
　Ｓｉのエッチング量は、自然酸化膜が存在しない、すなわち自然酸化膜がないベア面が露出したシリコンウェーハ、エピタキシャルウェーハ、又はＳＯＩ（Ｓｉｌｉｃｏｎ　ｏｎ　Ｉｎｓｕｌａｔｏｒ）ウェーハのいずれかを用意し、用意したウェーハを任意の液組成の水溶液（Ｓｉ／ＳｉＯ２エッチング選択比を算出しようとする水溶液）で洗浄した後、洗浄前後の膜厚差を測定し、これをエッチング量とすることができる。
　例えば自然酸化膜の除去にはＨＦ洗浄等が挙げられる。ウェーハに自然酸化膜が存在していると、自然酸化膜がエッチングされるまでＳｉのエッチングが生じず、Ｓｉのエッチング量を精度良く評価できない。また、自然酸化膜が存在することで上述した粗化現象が進行し、ウェーハ表面が粗化されることで、測定値に影響を与える可能性があるため、Ｓｉのエッチング量の算出用ウェーハは、自然酸化膜が存在しないウェーハである必要がある。
　用いるウェーハの選定はエッチング量から適宜に選定すればよい。一般的にシリコンウェーハの厚さは約７７５μｍであることから、少なくともエッチング量が１μｍ以上であればその厚み変化量を捉えることができる。例えば一般的な平坦度測定機などで測定されるウェーハ厚みを指標とし、洗浄前後のウェーハ厚みをエッチング量とすることができる。尚、測定機はウェーハの厚みが測定できれば特に限定されない。例えばエッチング量が数十ｎｍでは厚みの変化量が非常に少なくその変化量を捉えることは難しくウェーハ厚みを指標とすることは好ましくない。
　エッチング量が数十ｎｍから数百ｎｍの場合はエピ厚みが数μｍのエピタキシャルウェーハもしくはＳｉ／ＳｉＯ２／Ｓｉ構造の表面側のＳｉ層厚みが数十ｎｍから数百ｎｍであるＳＯＩウェーハを用いればよく、適宜必要なエッチング量に合わせて選定すればよい。膜厚測定に関しては、例えば、エピタキシャルウェーハの場合はエピ層とサブ層で抵抗率が異なることを利用し、拡がり抵抗測定で洗浄後のエピ厚さを測定することで、膜厚差を算出することができる。ＳＯＩウェーハの膜厚測定では、例えば、分光エリプソメトリーを用いることができ、例えばエッチング量が数ｎｎの場合にＳｉ層が１００ｎｍ以下のＳＯＩウェーハを用いれば、精度よく評価することができる。尚、エピタキシャルウェーハ、ＳＯＩウェーハともにエピ層、Ｓｉ層厚さが評価できれば特に評価方法は限定されない。
　続いて、ＳｉＯ２のエッチング量の算出用ウェーハとしては、３ｎｍ以上のシリコン酸化膜が存在するウェーハを用意することが望ましい。
　一般的に自然酸化膜が存在するシリコンウェーハに対し、酸化膜のエッチングとシリコンの酸化反応が競合するＳＣ１洗浄を行うと、シリコン酸化膜がエッチングされ薄くなると、酸化種がシリコン酸化膜を拡散しやすくなりシリコンの酸化反応が進行するため、洗浄時間に依らず自然酸化膜厚さは一定の値となる。この場合、洗浄前後の膜厚差を算出してもシリコンの酸化反応により形成されたシリコン酸化膜が存在することでＳｉＯ２のエッチング量を正確に求めることはできない。さらに通常の自然酸化膜厚さは約１ｎｍであり、この１ｎｍの変化を精度良く測定することも困難である。
　そこで、例えば熱酸化で３ｎｍ以上のシリコン酸化膜を用意し、洗浄前後の酸化膜厚さを測定することで、精度よくＳｉＯ２のエッチング量を算出することができる。３ｎｍ以上の膜厚があれば、酸化種が酸化膜中を拡散できず、シリコンの酸化も生じない。したがって、ＳｉＯ２のエッチングのみが進行するため、精度よくＳｉＯ２のエッチング量を算出することができる。さらに膜厚も精度よく測定できる。
　シリコン酸化膜の膜厚はエッチング量から適宜選定すればよく、用意したシリコン酸化膜付ウェーハを、Ｓｉ／ＳｉＯ２エッチング選択比を算出しようとする水溶液で洗浄し、洗浄前後の膜厚差を算出すればよく、例えば測定手法としては分光エリプソメトリーなどが挙げられる。
　このようにして、同じ液組成、洗浄温度でＳｉのエッチング量とＳｉＯ２のエッチング量とを求めた後、（Ｓｉのエッチング量／ＳｉＯ２のエッチング量）からＳｉＯ２に対するＳｉのエッチング選択比を算出すればよい。尚、単位時間当たりのエッチングレートを算出し、（Ｓｉのエッチングレート／ＳｉＯ２のエッチングレート）からＳｉＯ２に対するＳｉのエッチング選択比を算出しても構わない。
　この指標が一定値以上だと、ＳｉＯ２がエッチングされＳｉが露出した箇所でＳｉのみを優先的にエッチングするため、粗化が進行する。尚、ＳｉとＳｉＯ２のエッチング挙動は洗浄温度に依存し変化することから、組成、洗浄温度別にＳｉ／ＳｉＯ２選択比を求めておくことで、様々な条件で確実に粗化を進行させることができる。本発明者らが調査したところ、前記選択比が９５の洗浄液（例えば液組成１：１：１０００、洗浄条件４５℃）で粗化が進行したことから、Ｓｉ／ＳｉＯ２エッチング選択比が９５以上である必要がある。
　図１０～図１２には、洗浄時間を３分とし、液組成３水準、洗浄温度３水準で洗浄した際の、Ｓｉ、ＳｉＯ２の各エッチング量と、算出したＳｉ／ＳｉＯ２エッチング選択比とを示す。図１０～図１２から、Ｓｉエッチング量は液組成１：１：１０００の水溶液が最も多く、ＳｉＯ２エッチング量は逆に液組成１：１：１０００の水溶液が少なく、この結果を反映し、液組成１：１：１０００の水溶液でＳｉ／ＳｉＯ２エッチング選択比が高くなっていることが分かる。
　続いて、粗化を進行させるために必要なＳｉＯ２エッチング量について詳細を述べる。上述のように、本発明の粗化は、洗浄中に自然酸化膜がエッチングされ、Ｓｉが露出した箇所で急激なＳｉのエッチングが生じることで進行する。言い換えれば、選択比が９５以上の洗浄液で洗浄した場合に、Ｓｉが露出するのに必要な量のＳｉＯ２をエッチングすることで、粗化を促進することができる。そこで、第１の洗浄工程ＳＡ１における前記酸化膜形成方法ごとに、第２洗浄工程ＳＡ２での粗化に必要なＳｉＯ２のエッチング量を粗化エッチング量として求めておき、第２洗浄工程ＳＡ２でのＳｉＯ２のエッチング量が上記粗化エッチング量以上となるように第２洗浄工程ＳＡ２の洗浄時間を選定しておくことで、より確実に粗化することができ、第２洗浄工程ＳＡ２の洗浄条件の選定も容易となる。
　酸化膜のエッチング挙動は酸化膜質に依存し、緻密な膜構造ほどエッチングされにくいことが知られている。第１洗浄工程ＳＡ１においてＳＣ１洗浄又はオゾン洗浄で形成した酸化膜に対し、Ｓｉ／ＳｉＯ２エッチング選択比が高い（９５以上）洗浄液で洗浄した結果を、以下の表１に示した。
Figure JPOXMLDOC01-appb-T000001
　１槽目の第１洗浄工程ＳＡ１においてＳＣ１洗浄で酸化膜を形成した場合（水準１，２）では、２槽目の第２の洗浄工程ＳＡ２においてＳｉＯ２のエッチング量が０．１４ｎｍ以上で粗化が進行したが、１槽目の第１洗浄工程ＳＡ１においてオゾン洗浄で酸化膜を形成した場合（水準３～８）では、２槽目の第２洗浄工程ＳＡ２においてＳｉＯ２のエッチング量が０．２ｎｍ以上で粗化が進行した。このように、第１洗浄工程ＳＡ１における前記酸化膜形成方法ごとに、粗化に必要なＳｉＯ２エッチング量を粗化エッチング量として算出しておくことで、確実に粗化を進行させることができる。尚、通常、自然酸化膜厚は１ｎｍと知られており、指標となるエッチング量が１ｎｍより小さいのは本発明ではＳｉＯ２のエッチング量を非常に緻密でエッチングされにくい熱酸化膜を用いているためである。熱酸化膜のエッチング量を指標とすることで、第１洗浄工程ＳＡ１における前記酸化膜形成方法ごとに酸化膜種が異なる場合でも、粗化に必要なエッチング量を粗化エッチング量として予め把握することで、酸化膜種ごとにエッチング量を算出する必要がなく、迅速に洗浄条件を選定することができる。
　また、この態様の洗浄方法では、図８に示すように、第２洗浄工程ＳＡ２の洗浄工程前に、第１洗浄工程ＳＡ１で形成された前記酸化膜の一部が残るように前記酸化膜の薄くする追加洗浄工程ＳＡ３を追加し、該追加洗浄工程のＳｉＯ２のエッチング量と前記第２洗浄工程のＳｉＯ２のエッチング量の合計が上記粗化エッチング量以上となるように洗浄時間を調整することもできる。
　以下の表２に、１槽目の第１洗浄工程ＳＡ１での酸化膜形成、２槽目で酸化膜を薄くする追加洗浄工程ＳＡ３を行い、３槽目の第２洗浄工程ＳＡ２でＳｉ／ＳｉＯ２エッチング選択比が９５の洗浄液で洗浄したウェーハのＨａｚｅ値と粗化度合いを判定した結果を示す。
Figure JPOXMLDOC01-appb-T000002
　水準２、４及び５では、第１槽目の第１洗浄工程ＳＡ１後、第２槽目の追加洗浄工程ＳＡ３としてＳＣ１による洗浄を行い、次いで第３槽目の第２洗浄工程ＳＡ２を行なった。一方、水準１及び３では、追加洗浄工程ＳＡ３を行わなかった。
　第１洗浄工程ＳＡ１でのＳＣ１洗浄で形成した酸化膜に対し、Ｓｉ／ＳｉＯ２エッチング選択比が９５の洗浄液（液組成１：１：１０００、４５℃）で３分洗浄してもＳｉＯ２のエッチング量が０．１２ｎｍで粗化進行の指標となる０．１４ｎｍ以下であるために粗化が進行しなかった（水準１）。一方、第２洗浄工程ＳＡ２前に追加洗浄工程ＳＡ３において液組成１：０：１００の水酸化アンモニウムを含む水溶液で１分追加洗浄した後、水準１と同じ洗浄を行ったところ、粗化が進行していた。この追加洗浄工程でのエッチング量は０．０６ｎｍであることから、ＳｉＯ２の総エッチング量は０．０６ｎｍ＋０．１２ｎｍ＝０．１８ｎｍとなり、指標の０．１４ｎｍ以上となったため粗化が進行したと考えられる。水準３～５のオゾン酸化膜についても指標０．２ｎｍ以上となる水準５のみで粗化が進行していた。このように、第２洗浄工程ＳＡ２前に粗化を進行しやすくさせる追加洗浄工程ＳＡ３を追加させることもできる。
　このように、第２洗浄工程ＳＡ２での洗浄温度、洗浄時間、液組成でＳｉＯ２のエッチング量を調整しても良いし、追加洗浄工程ＳＡ３でＳｉＯ２のエッチング量を調整しても構わない。尚、追加洗浄工程ＳＡ３の薬液としては、シリコン酸化膜を薄くする洗浄液であれば特に制限はなく、例えば水酸化アンモニウムを含む水溶液やフッ酸などが挙げられる。
　続いて、自然酸化膜の形成方法（自然酸化膜の種類）、Ｓｉ／ＳｉＯ２エッチング選択比の影響を調査した結果を図１３に示した。ＳＥＭ画像を比較すると、自然酸化膜の種類、Ｓｉ／ＳｉＯ２エッチング選択比、洗浄時間によって様々な粗さが形成されていることが分かる。ＫＬＡ社製パーティクルカウンターＳＰ３でのＨａｚｅ値は８８～１８７１ｐｐｍの範囲で、ＡＦＭから得られるＳａ値は０．３１～５．５ｎｍまで変化している。つまり、予め、第１洗浄工程における酸化膜の形成方法（酸化膜の種類）、Ｓｉ／ＳｉＯ２エッチング選択比に対する第２洗浄工程後の粗化（表面粗さ）を評価し、これらの条件と第２洗浄工程後の表面粗さとの関係を求めておくことで、目的の粗さに応じて洗浄条件を決定することができる。例えば、第１洗浄工程ＳＡ１における酸化膜の形成方法ごとに、ＳｉＯ２に対するＳｉのエッチング選択比及び洗浄時間と、表面粗さとの関係を求め、求められた関係に基づき、ＳｉＯ２に対するＳｉのエッチング選択比、洗浄時間を選定して、第２洗浄工程を行うことが好ましい。尚、Ｈａｚｅ値とＳａ値の大小関係が一致しないのは、両者の検出方法に起因するためであり、適宜必要な指標を使い分ければよい。洗浄時間の影響については図１４に示したように、Ｓｉ／ＳｉＯ２エッチング選択比が異なる２水準において、洗浄時間に依存しＨａｚｅ値が大きく変化していることから、洗浄時間を調整し目的の粗さを形成することも容易である。このように本発明の粗化方法は第１洗浄工程で形成する酸化膜の種類（第１洗浄工程における酸化膜の形成方法）、Ｓｉ／ＳｉＯ２エッチング選択比、洗浄時間で柔軟に形成される粗さを変化させることができ、有用である。
　続いて、本発明の洗浄を実施する際の洗浄方式について述べる。現在、ウェーハの洗浄方式は大半が薬液や純水などの液体を使用するものでウェット洗浄と呼ばれる。その中で主な方式としては一度に多くのウェーハをまとめて洗浄するバッチ方式とウェーハを１枚ずつ処理する枚葉方式に分かれる。バッチ方式は装置構成上ウェーハの表面及び裏面の両方が薬液に浸漬するため、本発明の洗浄を行うと表裏面が粗化される。対して、枚葉方式はウェーハを回転させながら、薬液をスプレーするため、ウェーハの片面のみを洗浄することができる。本発明者らが調査したところ、本発明では、ＳｉＯ２のエッチング量が所定値以上で、Ｓｉ／ＳｉＯ２エッチング選択比が９５以上の水溶液を用いて第２洗浄工程を行えば、バッチ方式及び枚葉方式どちらの方式でも粗化することができる。ウェーハの製造工程を考慮し、適宜方式を選定することができることが分かった。
　上述のように裏面のみが粗いウェーハを作製するには、枚葉方式の場合は裏面のみを洗浄すればよく、バッチ方式の場合は表裏面両方ともが粗化されてしまうため、後述する研磨工程により表面側の品質を良好にすることが望ましい。
　例えば、本発明のシリコンウェーハの洗浄方法をバッチ式の洗浄機で行ってシリコンウェーハの表裏面共に粗化し、その後ＣＭＰ研磨のような片面研磨を片方の面（すなわち表面）に対して行うことで、該片方の面とは反対側の面（すなわち裏面）のみが選択的に粗化されたウェーハを製造することができる。
　そこで、本発明のシリコンウェーハの洗浄方法の後に行なうことができる研磨工程について詳細に述べる。Ｓｉ／ＳｉＯ２エッチング選択比が９５以上の洗浄液で粗化したウェーハに対し、研磨取り代５００ｎｍ狙いでＣＭＰ研磨を行い、ＫＬＡ製のパーティクルカウンターＳＰ５により１９ｎｍＵＰで１９ｎｍよりも大きなＬＬＳ数を評価したところ、図１５のように、Ｓｉのエッチング量が多い水準でＬＬＳ数が増加していた。これはエッチング量が多く研磨でエッチング起因の欠陥を除去できなかったためである。対して、Ｓｉのエッチング量が少ない水準では非常にＬＬＳ数が少なく良好であった。したがって、Ｓｉのエッチング量を指標とすることでＣＭＰ後のＬＬＳ品質を推定することができる。また、ＬＬＳ数が増加した水準についてもＣＭＰの取り代を増やすことでＬＬＳ品質を良好にすることができ、Ｓｉエッチング量からＣＭＰ研磨取り代を選定することが好ましい。上述のように粗化はＳｉＯ２がエッチングされ、Ｓｉが露出してから生じるため、例えば第２洗浄工程ＳＡ２の洗浄時間を３分とした場合に粗化の進行開始時間を２分と見積もった場合には、洗浄時間１分相当のＳｉエッチング量以上となるように取り代を調整することもできる。これにより必要最低限の取り代とすることもできる。また、製造のスループットの観点から研磨取り代を小さくしたい場合には、Ｓｉエッチング量が少ない条件で第２洗浄工程ＳＡ２を行うこともでき、エッチング量を制御するか、研磨取り代を制御するかは適宜選定することができる。このような条件で研磨することで、バッチ方式で表裏面を粗化した場合でも、表面ＬＬＳ品質が良好で裏面のみが選択的に粗化されたウェーハを製造することができる。このようなウェーハであれば、ウェット環境下でもチャック不良を引き起こさず、安定した製造が可能となる。
　（シリコンウェーハ）
　図１６は、本発明のシリコンウェーハの一例の一部を示す概略側面図である。
　図１６に示すシリコンウェーハ１は、粗化された面２を有する。粗化された面２の原子間力顕微鏡で測定される粗さ指標Ｓａ値は、０．３ｎｍ以上、５．５ｎｍ以下である。また、粗化された面２のパーティクルカウンターで測定される粗さ指標Ｈａｚｅ値は、５０ｐｐｍ以上、１９００ｐｐｍ以下である。
　このようなシリコンウェーハ１であれば、粗化された面２がチャックによる吸着に適した粗さを示すので、加工工程中の搬送不良を低減することができる。
　このような粗化された面２を有するシリコンウェーハ１は、本発明のシリコンウェーハの洗浄方法でシリコンウェーハの表裏面を粗化することによって得ることができる。
　図１６に示すシリコンウェーハ１は、粗化された面２の反対側の面として、鏡面３を有する。このような鏡面３は、本発明のシリコンウェーハの洗浄方法により洗浄されたシリコンウェーハの片面に対してＣＭＰ研磨のような片面研磨を行うことで得ることができる。
　図１６に示すシリコンウェーハ１は、粗化された面２に加え鏡面３を有するので、優れた品質を示すことができる。
　以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
　（実施例１～８）
　ＤＳＰ加工後のベア面のシリコンウェーハを用意し、バッチ式洗浄機にて以下の洗浄を行った。ＳＣ１洗浄の薬液は２８質量％のアンモニア水（ＮＨ４ＯＨ）、３０質量％の過酸化水素水（Ｈ２Ｏ２）を用いた。１槽目は酸化膜形成を目的にオゾン水洗浄（２５ｐｐｍ、２５℃／３分）、もしくはＳＣ１洗浄（ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：１０、６０℃／３分）とし、２槽目は粗化形成を目的に液組成、温度及び時間を振ったＳＣ１洗浄を行った。より具体的な条件は表３に示した。その後、ＫＬＡ社製パーティクルカウンター　ＳＰ３にて、Ｈａｚｅ評価を行った。粗化しないウェーハのＨａｚｅ値が２０～３０ｐｐｍであったため、Ｈａｚｅ値５０ｐｐｍ以上のウェーハを粗化されたと判定した。結果を以下の表３に示す。なお、請求項１に記載したように、本発明は、シリコンウェーハを粗化するものであるため、最終的に粗化が達成されたものが本来の実施例であるが、参考のために、最終的に粗化に至らなかった水準についても以下の表３の実施例の欄に参考として示している。
　（比較例１）
　液組成ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：５：１０００で２槽目でのＳＣ１洗浄を行ったこと以外は実施例２と同様にして、ウェーハの洗浄を行った。結果を以下の表３に示す。
Figure JPOXMLDOC01-appb-T000003
　オゾン（Ｏ３）酸化膜面に対し、液組成ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：１０００（ＮＨ４ＯＨ濃度：０．０２５質量％、Ｈ２Ｏ２濃度：０．０３３質量％）もしくは液組成ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：５００（ＮＨ４ＯＨ濃度：０．０５１質量％；Ｈ２Ｏ２濃度：０．０６６質量％）で洗浄した水準（実施例１～３）をみると、液組成１：１：１０００では洗浄温度が７０℃の場合（実施例１）は４分から、洗浄温度が８０℃の場合（実施例２）は３分からＨａｚｅ値が上昇し、粗化進行していた。８０℃の方が酸化膜のエッチングが早く進行したため８０℃の方が粗化しやすかったと考えられる。液組成１：１：５００、洗浄温度８０℃の場合（実施例３）では４分からＨａｚｅ値が上昇し粗化が進行していた。
　続いて、オゾン（Ｏ３）酸化膜面に対し、洗浄温度を８０℃とし、液組成ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：２：１０００（ＮＨ４ＯＨ濃度：０．０２５質量％、Ｈ２Ｏ２濃度：０．０６６質量％）、液組成ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：３：１０００（ＮＨ４ＯＨ濃度：０．０２５質量％、Ｈ２Ｏ２濃度：０．０９９質量％）、液組成ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：５：１０００（ＮＨ４ＯＨ濃度：０．０２５質量％、Ｈ２Ｏ２濃度：０．１６５質量％）で洗浄した水準（実施例４及び５、並びに比較例１）を見ると、液組成１：２：１０００（実施例４）と１：３：１０００（実施例５）では１０分のみＨａｚｅ値の上昇が見られ、３分及び５分では粗化が起きなかった。液組成１：５：１０００（比較例１）では１０分後もＨａｚｅ値の上昇は見られず、粗化は起きなかった。これは過酸化水素のみ増やしたことで、エッチングが抑制されたためと考えられる。
　次にＳＣ１洗浄で形成されたＳＣ１酸化膜面に対し、液組成ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：２：１０００（ＮＨ４ＯＨ濃度：０．０２５質量％、Ｈ２Ｏ２濃度：０．０６６質量％）、液組成ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：３：１０００（ＮＨ４ＯＨ濃度：０．０２５質量％、Ｈ２Ｏ２濃度：０．０９９質量％）、又は液組成ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：５００（ＮＨ４ＯＨ濃度：０．０５１質量％、Ｈ２Ｏ２濃度：０．０６６質量％）で洗浄した水準（実施例６～８）では、液組成１：２：１０００（実施例６）と１：１：５００（実施例８）では洗浄時間１．５分で粗化が進行しており、オゾン（Ｏ３）酸化膜面より粗化が進行しやすかった。これは、オゾン（Ｏ３）酸化膜とＳＣ１酸化膜との膜厚や膜質が異なるためと考えられる。このように酸化膜種（酸化膜形成方法）ごとに、水酸化アンモニウム濃度、過酸化水素濃度、洗浄温度及び洗浄時間と表面粗さとの関係を求めておけば、この関係に基づいて洗浄条件を選定し洗浄することで、狙い粗さのウェーハを製造することができる。実施例７でも、洗浄時間６分で、ウェーハの表裏面が粗化されていることが確認できた。
　実施例６の２槽目洗浄時間１．５分の水準で洗浄したシリコンウェーハの片側の面に対しＣＭＰ加工を行った後、ＣＭＰ研磨機にてチャックテストを行った。水中保管したウェーハのＣＭＰ加工を行った側とは反対側の粗化された面（裏面）側をチャックし研磨機のステージにウェーハをアンチャックさせる搬送するテストを繰り返し２００回行ったところ、２００回とも不良なく搬送することができた。
　（比較例２～６）
　実施例と同等のＤＳＰ加工後のベア面のシリコンウェーハを用意し、バッチ式洗浄機にて以下の洗浄を行った。１槽目は、オゾン水洗浄による酸化膜形成（比較例２及び３）、もしくは洗浄を行わずベア面のまま（比較例４～６）とした。２槽目は、液組成ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：１０（ＮＨ４ＯＨ濃度：２．１２質量％、Ｈ２Ｏ２濃度：２．７７質量％）、又はＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：１００（ＮＨ４ＯＨ濃度：０．２５質量％、Ｈ２Ｏ２濃度：０．３３質量％）とし、ベア面のみ、これらの他に、液組成ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：１０００（ＮＨ４ＯＨ濃度：０．０２５質量％、Ｈ２Ｏ２濃度：０．０３３質量％）での洗浄も行った。比較例２～６の洗浄条件及び結果を、以下の表４に示す。
Figure JPOXMLDOC01-appb-T000004
　比較例２～６の全てでＨａｚｅ値　５０ｐｐｍを超える水準はなかった。比較例６の２槽目洗浄時間１０分では、４２ｐｐｍと僅かにＨａｚｅ値の上昇は見られたが、５０ｐｐｍを超えていないため粗化されていないと判断した。
　比較例２の２槽目洗浄時間１０分の水準で洗浄したシリコンウェーハの片側の面に対し、ＣＭＰ加工を行った後、ＣＭＰ研磨機にて実施例と同様のチャックテストを２００回行った。その結果、２００回中４回でウェーハがチャックから脱離しない不良が発生した。
　（実施例Ａ１～Ａ１２、Ａ１９～Ａ３３）
　ＤＳＰ研磨加工後のベア面のウェーハを用意し、バッチ式洗浄機にて以下の洗浄を行った。ＳＣ１洗浄の薬液は２８質量％のアンモニア水（ＮＨ４ＯＨ）、３０質量％の過酸化水素水（Ｈ２Ｏ２）を用いた。１槽目は第１洗浄工程として酸化膜形成を目的にオゾン水洗浄（２５ｐｐｍ、２５℃／３分）、もしくはＳＣ１洗浄（ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：１０、４５℃／３分）とし、２槽目は第２洗浄工程として、粗化形成を目的に、以下の表５及び表６に示すように組成、温度、時間を振ったＳＣ１洗浄を行った。その後、ＫＬＡ社製パーティクルカウンター　ＳＰ３にてＨａｚｅ評価を行った。また、同時に、２槽目で用いたそれぞれの水溶液について、先に説明した方法で洗浄前後の膜厚差からＳｉのエッチング量とＳｉＯ２のエッチング量とを算出し、Ｓｉ／ＳｉＯ２エッチング選択比を算出した。尚、Ｓｉのエッチング量の算出はＨＦ洗浄後の自然酸化膜がないベア面が露出したシリコンウェーハで行い、平坦度測定機でウェーハ洗浄前後のウェーハ厚みからＳｉのエッチング量を求めた。ＳｉＯ２のエッチング量の算出は熱酸化で形成した５ｎｍ酸化膜付ウェーハで行い、Ｊ．Ａ．Ｗｏｏｌａｍ社製　分光エリプソメトリー　Ｍ－２０００Ｖで洗浄前後の酸化膜厚さからＳｉＯ２のエッチング量を求めた。
　粗化前のウェーハのＨａｚｅ値が２０ｐｐｍ程度であったことから、実施例Ａ１～Ａ１２、Ａ１９～Ａ３３は全て粗化されたと判定した。
　（実施例Ａ１３～Ａ１８、及びＡ３４）
　ＤＳＰ研磨加工後のベア面のウェーハを用意し、バッチ式洗浄機にて以下の洗浄を行った。ＳＣ１洗浄の薬液は２８質量％のアンモニア水（ＮＨ４ＯＨ）、３０質量％の過酸化水素水（Ｈ２Ｏ２）を用いた。１槽目は第１洗浄工程として酸化膜形成を目的にオゾン水洗浄（２５ｐｐｍ、２５℃／３分）、もしくはＳＣ１洗浄（ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：１０、４５℃／３分）とし、２槽目は酸化膜を薄くするための追加洗浄工程として、組成１：０：１００のアンモニア水もしくは０．０５ｗｔ％のＨＦで、ベア面が露出しないように、１槽目で形成した酸化膜の一部の除去を行い、３槽目は第２洗浄工程として粗化形成を目的に、以下の表５及び表６に示すように組成、温度、時間を振ったＳＣ１洗浄を行った。また、同時に、３槽目で用いたそれぞれの水溶液について、先に説明した方法で洗浄前後の膜厚差からＳｉのエッチング量とＳｉＯ２のエッチング量を算出し、Ｓｉ／ＳｉＯ２エッチング選択比を算出した。尚、２槽目の追加洗浄工程では事前に５ｎｍ酸化膜付ウェーハを用いて、ＳｉＯ２のエッチング量を算出し、１槽目の酸化膜種がオゾン酸化膜の場合は２槽目及び３槽目でのトータルのＳｉＯ２のエッチング量が０．２ｎｍ以上となるように、１槽目の酸化膜種がＳＣ１酸化膜の場合は２槽目及び３槽目のトータルのＳｉＯ２のエッチング量が１．４ｎｍ以上となるように、洗浄条件を調整した。洗浄後のＳＰ３のＨａｚｅ値から、全て粗化されたと判定した。
Figure JPOXMLDOC01-appb-T000005
Figure JPOXMLDOC01-appb-T000006
　次に、実施例Ａ１９のＳｉエッチング量が８２０ｎｍ、実施例Ａ２２のＳｉエッチング量が２３０ｎｍであったことから、実施例Ａ１９のシリコンウェーハの表面に対し、研磨取り代１０００ｎｍのＣＭＰ研磨加工を行い、実施例Ａ２２のシリコンウェーハに対し、研磨取り代５００ｎｍのＣＭＰ研磨加工を行った。ＣＭＰ加工後の各ウェーハのＫＬＡ社製ＳＰ５／１９ｎｍＵｐにてＬＬＳを評価したところ、それぞれ１２ｐｃｓ、１９ｐｃｓとなり良好なＬＬＳ品質となった。その後、水中保管したウェーハの裏面側をチャックし研磨機のステージにウェーハをアンチャックさせる搬送するテストを繰り返し２００回行ったところ、２００回とも不良なく搬送することができた。
　（比較例Ａ１～Ａ１３）
　ＤＳＰ研磨加工後のベア面のウェーハを用意し、バッチ式洗浄機にて以下の洗浄を行った。ＳＣ１洗浄の薬液は２８質量％のアンモニア水（ＮＨ４ＯＨ）、３０質量％の過酸化水素水（Ｈ２Ｏ２）を用いた。１槽目は第１洗浄工程として酸化膜形成を目的にオゾン水洗浄（２５ｐｐｍ、２５℃／３分）とし、２槽目は第２洗浄工程として、粗化形成を目的に、以下の表７に示すように、組成、温度、時間を振ったＳＣ１洗浄を行った。その後、ＫＬＡ社製パーティクルカウンター　ＳＰ３にてＨａｚｅ評価を行った。また、同時に、２槽目で用いたそれぞれの水溶液について、先に説明した方法で洗浄前後の膜厚差からＳｉエッチング量とＳｉＯ２エッチング量を算出し、Ｓｉ／ＳｉＯ２選択比を算出した。尚、Ｓｉのエッチング量の算出はＨＦ洗浄後の自然酸化膜がないベア面が露出したシリコンウェーハで行い、平坦度測定機でウェーハ洗浄前後のウェーハ厚みからＳｉのエッチング量を求めた。ＳｉＯ２のエッチング量の算出は熱酸化で形成した５ｎｍ酸化膜付ウェーハで行い、分光エリプソメトリーで洗浄前後の酸化膜厚さからＳｉＯ２のエッチング量を求めた。
　表７に示すように、比較例Ａ１～Ａ１３では、ＳＰ３のＨａｚｅ値は全て２０ｐｐｍ前後で、粗化していないウェーハと同等となり、粗化されていないと判断した。
Figure JPOXMLDOC01-appb-T000007
　比較例Ａ１の水準に対し、研磨取り代５００ｎｍのＣＭＰ研磨加工を行った後、ＣＭＰ研磨機にて実施例Ａ１９と同様のチャックテストを２００回行った。２００回中４回でウェーハがチャックから脱離しない不良が発生した。
　以上の結果から、本発明の実施例Ａ１～３４では、第２洗浄工程においてＳｉＯ２に対するＳｉのエッチング選択比が９５以上であるものを用いることにより、シリコンウェーハの表裏面、特に裏面を、チャックによる吸着に適した粗さを示すのに十分に粗化することができたことが分かる。
　一方、比較例Ａ１～１３では、第２洗浄工程においてＳｉＯ２に対するＳｉのエッチング選択比が９５以上であるものを用いなかったため、シリコンウェーハの表裏面、特に裏面を、チャックによる吸着に適した粗さを示すのに十分に粗化することができなかった。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (13)

  1. 　シリコンウェーハを粗化する洗浄方法であって、
    　前記シリコンウェーハに、ＳＣ１洗浄、ＳＣ２洗浄、又はオゾン水洗浄で、酸化膜を形成し、
    　前記酸化膜が形成されたシリコンウェーハを、
    　　水酸化アンモニウム濃度が０．０５１質量％以下の水酸化アンモニウム希釈水溶液、又は
    　　水酸化アンモニウム濃度が０．０５１質量％以下であり、過酸化水素濃度が０．２質量％以下であり且つ前記水酸化アンモニウム濃度の４倍以下である、水酸化アンモニウムと過酸化水素水とを含む希釈水溶液
    のいずれかの水溶液で洗浄することで前記シリコンウェーハの表裏面を粗化することを特徴とするシリコンウェーハの洗浄方法。
  2. 　予め、前記酸化膜の形成方法ごとに、前記水酸化アンモニウム濃度又は前記水酸化アンモニウム濃度と前記過酸化水素濃度、洗浄温度及び洗浄時間と、前記洗浄後の表面粗さとの関係を求め、
    　求められた関係に基づき、前記水酸化アンモニウム濃度又は前記水酸化アンモニウム濃度と前記過酸化水素濃度、洗浄温度、及び洗浄時間を選定して、洗浄を行うことを特徴とする請求項１に記載のシリコンウェーハの洗浄方法。
  3. 　請求項１又は２に記載のシリコンウェーハの洗浄方法により洗浄されたシリコンウェーハの片方の面に対しＣＭＰ研磨を行い、前記片方の面とは反対側の面のみが選択的に粗化されているシリコンウェーハを得ることを特徴とするシリコンウェーハの製造方法。
  4. 　シリコンウェーハであって、原子間力顕微鏡で測定される粗さ指標Ｓａ値が０．３ｎｍ以上、５．５ｎｍ以下の粗化された面を有するものであることを特徴とするシリコンウェーハ。
  5. 　シリコンウェーハであって、パーティクルカウンターで測定される粗さ指標Ｈａｚｅ値が５０ｐｐｍ以上、１９００ｐｐｍ以下の粗化された面を有するものであることを特徴とするシリコンウェーハ。
  6. 　前記粗化された面とは反対側の面は鏡面であることを特徴とする請求項４又は５に記載のシリコンウェーハ。
  7. 　シリコンウェーハを粗化する洗浄方法であって、
    　前記シリコンウェーハに、ＳＣ１洗浄、ＳＣ２洗浄、又はオゾン水洗浄で、酸化膜を形成する第１洗浄工程と
    　前記酸化膜が形成されたシリコンウェーハを、
    　　水酸化アンモニウムを含む水溶液、又は
    　　水酸化アンモニウムと過酸化水素水とを含む水溶液
    のいずれかの水溶液で洗浄することで前記シリコンウェーハの表裏面又は裏面を粗化する第２洗浄工程と
    を含み、
    　前記第２洗浄工程で用いる水溶液として、ＳｉＯ２に対するＳｉのエッチング選択比が９５以上であるものを用いることを特徴とするシリコンウェーハの洗浄方法。
  8. 　前記第２洗浄工程で用いる前記水溶液の前記ＳｉＯ２に対するＳｉのエッチング選択比を、（Ｓｉのエッチング量／ＳｉＯ２のエッチング量）から求め、
    　前記Ｓｉのエッチング量の算出用ウェーハとして、自然酸化膜がないベア面が露出したシリコンウェーハ、エピタキシャルウェーハ、又はＳＯＩウェーハのいずれかを用い、
    　前記ＳｉＯ２のエッチング量の算出用ウェーハとして、膜厚が３ｎｍ以上のシリコン酸化膜付ウェーハを用いることを特徴とする請求項７に記載のシリコンウェーハの洗浄方法。
  9. 　予め、前記第１洗浄工程における前記酸化膜の形成方法ごとに、前記第２洗浄工程で粗化が進行するために必要なＳｉＯ２のエッチング量を粗化エッチング量として算出しておき、
    　前記第２洗浄工程でのＳｉＯ２のエッチング量が前記粗化エッチング量以上となるように前記第２洗浄工程の洗浄時間を選定する、及び／又は
    　前記第２洗浄工程前に、前記第１洗浄工程で形成された前記酸化膜の一部が残るように前記酸化膜を薄くする追加洗浄工程を追加し、該追加洗浄工程でのＳｉＯ２のエッチング量と前記第２洗浄工程でのＳｉＯ２のエッチング量との合計が前記粗化エッチング量以上となるように、洗浄時間を調整することを特徴とする請求項７又は８に記載のシリコンウェーハの洗浄方法。
  10. 　予め、前記第１洗浄工程における前記酸化膜の形成方法ごとに、前記ＳｉＯ２に対するＳｉのエッチング選択比及び洗浄時間と、表面粗さとの関係を求め、
    　求められた関係に基づき、前記ＳｉＯ２に対するＳｉのエッチング選択比、洗浄時間を選定して、第２洗浄工程を行うことを特徴とする請求項７～９のいずれか１項に記載のシリコンウェーハの洗浄方法。
  11. 　請求項７～１０のいずれか１項に記載のシリコンウェーハの洗浄方法により洗浄され、表裏面が粗化されたシリコンウェーハの片方の面に対し、ＣＭＰ研磨を行い、前記片方の面とは反対面の面のみが選択的に粗化されているシリコンウェーハを得ることを特徴とするシリコンウェーハの製造方法。
  12. 　前記ＣＭＰ研磨の取り代を、前記第２洗浄工程でのＳｉのエッチング量以上となるように設定することを特徴とする請求項１１に記載のシリコンウェーハの製造方法。
  13. 　前記第２洗浄工程でのＳｉのエッチング量を、前記ＣＭＰ研磨の取り代以下となるように設定することを特徴とする請求項１１に記載のシリコンウェーハの製造方法。
PCT/JP2022/006823 2021-03-09 2022-02-21 シリコンウェーハの洗浄方法、シリコンウェーハの製造方法及びシリコンウェーハ WO2022190830A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202280019373.6A CN116918041A (zh) 2021-03-09 2022-02-21 硅晶圆的清洗方法、硅晶圆的制造方法及硅晶圆
US18/278,071 US20240120192A1 (en) 2021-03-09 2022-02-21 Method of cleaning silicon wafer, method of manufacturing silicon wafer, and silicon wafer
EP22766793.8A EP4307347A1 (en) 2021-03-09 2022-02-21 Method for cleaning silicon wafer, method for producing silicon wafer, and silicon wafer
KR1020237030301A KR20230152702A (ko) 2021-03-09 2022-02-21 실리콘 웨이퍼의 세정방법, 실리콘 웨이퍼의 제조방법 및 실리콘 웨이퍼

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2021037267 2021-03-09
JP2021-037267 2021-03-09
JP2021-079337 2021-05-07
JP2021079337A JP2022138089A (ja) 2021-03-09 2021-05-07 シリコンウェーハの洗浄方法、シリコンウェーハの製造方法及びシリコンウェーハ

Publications (1)

Publication Number Publication Date
WO2022190830A1 true WO2022190830A1 (ja) 2022-09-15

Family

ID=83227709

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/006823 WO2022190830A1 (ja) 2021-03-09 2022-02-21 シリコンウェーハの洗浄方法、シリコンウェーハの製造方法及びシリコンウェーハ

Country Status (5)

Country Link
US (1) US20240120192A1 (ja)
EP (1) EP4307347A1 (ja)
KR (1) KR20230152702A (ja)
TW (1) TW202300237A (ja)
WO (1) WO2022190830A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766195A (ja) 1993-06-29 1995-03-10 Sumitomo Sitix Corp シリコンウェーハの表面酸化膜形成方法
JPH07240394A (ja) 1994-02-28 1995-09-12 Sumitomo Sitix Corp 半導体ウェーハの表面洗浄方法
JPH10242107A (ja) 1997-02-18 1998-09-11 Internatl Business Mach Corp <Ibm> 超小型電子回路基板の改良された洗浄方法
JPH11121419A (ja) 1997-10-16 1999-04-30 Nec Corp 半導体基板の処理薬液及び半導体基板の薬液処理方法
JP2001044278A (ja) * 1999-07-27 2001-02-16 Mitsubishi Materials Silicon Corp 張り合わせ誘電体分離ウェーハおよびその製造方法
JP2002100599A (ja) * 2000-09-21 2002-04-05 Mitsubishi Materials Silicon Corp シリコンウェーハの枚葉洗浄方法
JP2011082372A (ja) 2009-10-08 2011-04-21 Sumco Corp シリコンウェーハの洗浄溶液およびそれを使用した洗浄方法
JP2012523706A (ja) 2009-04-08 2012-10-04 サンソニックス 基板から汚染物質を除去するための方法および装置
JP2015191787A (ja) * 2014-03-28 2015-11-02 旭化成イーマテリアルズ株式会社 有機エレクトロルミネッセンス素子用基板、有機エレクトロルミネッセンス素子、照明装置及び表示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766195A (ja) 1993-06-29 1995-03-10 Sumitomo Sitix Corp シリコンウェーハの表面酸化膜形成方法
JPH07240394A (ja) 1994-02-28 1995-09-12 Sumitomo Sitix Corp 半導体ウェーハの表面洗浄方法
JPH10242107A (ja) 1997-02-18 1998-09-11 Internatl Business Mach Corp <Ibm> 超小型電子回路基板の改良された洗浄方法
JPH11121419A (ja) 1997-10-16 1999-04-30 Nec Corp 半導体基板の処理薬液及び半導体基板の薬液処理方法
JP2001044278A (ja) * 1999-07-27 2001-02-16 Mitsubishi Materials Silicon Corp 張り合わせ誘電体分離ウェーハおよびその製造方法
JP2002100599A (ja) * 2000-09-21 2002-04-05 Mitsubishi Materials Silicon Corp シリコンウェーハの枚葉洗浄方法
JP2012523706A (ja) 2009-04-08 2012-10-04 サンソニックス 基板から汚染物質を除去するための方法および装置
JP2011082372A (ja) 2009-10-08 2011-04-21 Sumco Corp シリコンウェーハの洗浄溶液およびそれを使用した洗浄方法
JP2015191787A (ja) * 2014-03-28 2015-11-02 旭化成イーマテリアルズ株式会社 有機エレクトロルミネッセンス素子用基板、有機エレクトロルミネッセンス素子、照明装置及び表示装置

Also Published As

Publication number Publication date
EP4307347A1 (en) 2024-01-17
TW202300237A (zh) 2023-01-01
KR20230152702A (ko) 2023-11-03
US20240120192A1 (en) 2024-04-11

Similar Documents

Publication Publication Date Title
JP3662472B2 (ja) 基板表面の処理方法
TWI393168B (zh) 降低矽晶圓中金屬污染之方法
JP5976013B2 (ja) Ｓｏｉ構造体のデバイス層中の金属含有量の減少方法、およびこのような方法により製造されるｓｏｉ構造体
JP2014508405A5 (ja)
JP4817887B2 (ja) 半導体基板の洗浄方法
JP6729632B2 (ja) シリコンウェーハの洗浄方法
WO2022190830A1 (ja) シリコンウェーハの洗浄方法、シリコンウェーハの製造方法及びシリコンウェーハ
JP6610443B2 (ja) 半導体シリコンウェーハの表面欠陥検査方法
WO2023218828A1 (ja) 洗浄液、及びウェーハの洗浄方法
JP6773070B2 (ja) シリコンウェーハの評価方法及びシリコンウェーハの製造方法
JP2022138089A (ja) シリコンウェーハの洗浄方法、シリコンウェーハの製造方法及びシリコンウェーハ
JP7279753B2 (ja) シリコンウェーハの洗浄方法および製造方法
TW201133591A (en) Method of processing silicon wafer
JP2004260189A (ja) 洗浄液及びこれを利用した基板の洗浄方法
WO2023032497A1 (ja) シリコンウェーハの洗浄方法および製造方法、並びに洗浄液中の過酸化水素濃度評価方法および過酸化水素濃度管理方法
KR20110036990A (ko) 균일 산화막 형성 방법 및 세정 방법
CN116918041A (zh) 硅晶圆的清洗方法、硅晶圆的制造方法及硅晶圆
WO2019049641A1 (ja) シリコンウェーハの評価方法及びシリコンウェーハの製造方法
JP3690563B2 (ja) シリコン基板の評価方法及び半導体装置の製造方法
JP7484808B2 (ja) 半導体単結晶基板の結晶欠陥評価方法
JP4784287B2 (ja) シリコン単結晶基板の結晶欠陥評価方法
JP2023112235A (ja) 膜厚測定装置用の標準サンプル群、その製造方法及び標準サンプル群を用いた膜厚測定装置の管理方法
TW202407175A (zh) 單晶矽晶圓的乾式蝕刻方法、單晶矽晶圓的製造方法及單晶矽晶圓
JP2022175082A (ja) 半導体単結晶基板の結晶欠陥評価方法
JP2023073560A (ja) シリコンウェーハの洗浄方法及び自然酸化膜付きシリコンウェーハの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22766793

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18278071

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20237030301

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 202280019373.6

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2022766793

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2022766793

Country of ref document: EP

Effective date: 20231009