KR20230152702A - 실리콘 웨이퍼의 세정방법, 실리콘 웨이퍼의 제조방법 및 실리콘 웨이퍼 - Google Patents

실리콘 웨이퍼의 세정방법, 실리콘 웨이퍼의 제조방법 및 실리콘 웨이퍼 Download PDF

Info

Publication number
KR20230152702A
KR20230152702A KR1020237030301A KR20237030301A KR20230152702A KR 20230152702 A KR20230152702 A KR 20230152702A KR 1020237030301 A KR1020237030301 A KR 1020237030301A KR 20237030301 A KR20237030301 A KR 20237030301A KR 20230152702 A KR20230152702 A KR 20230152702A
Authority
KR
South Korea
Prior art keywords
cleaning
silicon wafer
oxide film
wafer
sio
Prior art date
Application number
KR1020237030301A
Other languages
English (en)
Inventor
코타 후지이
타츠오 아베
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2021079337A external-priority patent/JP2022138089A/ja
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20230152702A publication Critical patent/KR20230152702A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은, 실리콘 웨이퍼를 조화하는 세정방법으로서, 실리콘 웨이퍼에, SC1세정, SC2세정, 또는 오존수세정으로, 산화막을 형성하고, 산화막이 형성된 실리콘 웨이퍼를, 수산화암모늄 농도가 0.051질량% 이하인 수산화암모늄 희석수용액, 또는 수산화암모늄 농도가 0.051질량% 이하이고, 과산화수소 농도가 0.2질량% 이하이며 또한 수산화암모늄 농도의 4배 이하인, 수산화암모늄과 과산화수소수를 포함하는 희석수용액 중 어느 하나의 수용액으로 세정함으로써 실리콘 웨이퍼의 표리면을 조화하는 것을 특징으로 하는 실리콘 웨이퍼의 세정방법이다. 이에 따라, 실리콘 웨이퍼의 표리면을 조화할 수 있는 세정방법을 제공할 수 있다.

Description

실리콘 웨이퍼의 세정방법, 실리콘 웨이퍼의 제조방법 및 실리콘 웨이퍼
본 발명은, 반도체용 실리콘 웨이퍼의 표리면을 조화(粗化)할 수 있는 실리콘 웨이퍼의 세정방법, 반도체용 실리콘 웨이퍼의 표리면 또는 이면을 조화할 수 있는 실리콘 웨이퍼의 세정방법, 실리콘 웨이퍼의 제조방법 및 실리콘 웨이퍼에 관한 것이다.
반도체 디바이스용의 실리콘 웨이퍼의 제조공정은, 초크랄스키(CZ)법 등을 사용하여 단결정 잉곳을 육성하는 단결정 제조공정과, 이 단결정 잉곳을 슬라이스하고, 경면상으로 가공하는 웨이퍼 가공공정으로 구성되고, 더욱 부가가치를 부여하기 위해, 열처리를 하는 어닐공정이나 에피택셜층을 형성하는 에피택셜 성장공정을 포함하는 경우가 있다.
이 경면상으로 가공하는 공정에는, DSP(양면연마)공정과 그 후의 CMP(편면연마)공정이 있다. 보다 구체적으로는, 파티클품질이나 반송의 관점에서 DSP가공된 웨이퍼는 건조시키지 않고, 필요에 따라 세정한 후, 수중 보관으로 CMP공정에 반송된다. 따라서 CMP공정에서는 수중 보관된 웨이퍼를 로봇 등으로 척하여 CMP장치에 반송할 필요가 있다. 또한, CMP연마 후에도 마찬가지로 연마제나 순수 등으로 젖은 웨이퍼를 척하여, 필요에 따라 세정공정으로 반송할 필요가 있다.
이와 같이 웨이퍼의 가공공정에서는, 드라이가 아닌 웨트한 환경하에서 웨이퍼를 반송하는 것이 필수인데, 특히 이러한 웨트환경하에서는, 척으로 흡착된 웨이퍼를 탈리시킬 때에, 척을 해제해도 탈리되지 않고, 반송불량을 일으키는 경우가 있었다. 이 원인으로는 척되는 웨이퍼면의 거칠기가 영향을 주고 있는 것으로 생각되며, 척되는 웨이퍼면거칠기가 지나치게 양호하면, 척과의 접촉면적이 증가하여, 척을 해제해도 웨이퍼가 탈리되기 어려워지는 것으로 생각되고, 이에 반해 웨이퍼의 면거칠기가 나쁘면 접촉면적이 줄어들어, 웨이퍼가 탈리되기 쉬워지는 것으로 생각된다. 일반적으로 척된 면은 적잖이 척 흔적이 형성되기 쉬워, 품질이 저하되는 점에서 척면은 실리콘 웨이퍼의 이면인 경우가 많다. 따라서, 반송불량 저감의 관점에서는 특히 실리콘 웨이퍼 이면만 거친 것이 좋으며, 그러한 웨이퍼의 제조방법이 요구되고 있다.
일반적인 실리콘 웨이퍼의 세정방법으로서, RCA세정으로 불리는 방법이 있다. 이 RCA세정이란 SC1(Standard Cleaning 1)세정, SC2(Standard Cleaning 2)세정, DHF(Diluted Hydrofluoric Acid)세정을, 목적에 따라 조합하여 행하는 세정방법이다. 이 SC1세정이란, 암모니아수와 과산화수소수를 임의의 비율로 혼합하여, 알칼리성의 세정액에 의한 실리콘 웨이퍼 표면의 에칭에 의해 부착 파티클을 리프트오프시키고, 나아가 실리콘 웨이퍼와 파티클의 정전기적인 반발을 이용하여, 실리콘 웨이퍼에의 재부착을 억제하면서 파티클을 제거하는 세정방법이다. 또한, SC2세정이란, 염산과 과산화수소수를 임의의 비율로 혼합한 세정액으로, 실리콘 웨이퍼 표면의 금속불순물을 용해제거하는 세정방법이다. 또한, DHF세정이란, 희불산에 의해 실리콘 웨이퍼 표면의 케미컬 산화막을 제거하는 세정방법이다. 나아가, 강한 산화력을 갖는 오존수세정도 사용되는 경우가 있으며, 실리콘 웨이퍼 표면에 부착되어 있는 유기물의 제거나 DHF세정 후의 실리콘 웨이퍼 표면의 케미컬 산화막형성을 행하고 있다. 실리콘 웨이퍼의 세정은, 목적에 따라 이들 세정을 조합하여 행해지고 있다. 이 중에서 SC1세정은 에칭을 수반하는 세정이기 때문에, SC1세정 후에는 웨이퍼의 면거칠기가 악화되는 것이 일반적으로 알려져 있다.
또한, 웨이퍼의 면거칠기를 평가하는 수법으로는, 원자간력현미경(AFM: Atomic Force Microscope)에 의해 얻어지는 Sa(3차원 산출 평균 높이)값이나 파티클카운터에 의해 얻어지는 Haze값을 지표로 할 수 있다. Haze란 이른바 흐림으로서 표현되는 것으로, 실리콘 표면의 거칠기의 지표로서 널리 이용되고 있으며, 이 Haze레벨이 높다란 웨이퍼의 면이 거친 것을 나타낸다.
특허문헌 1에는 수산화암모늄과 과산화수소와 물의 조성이 1:1:5~1:1:2000의 범위인 희석수용액으로 실리콘 웨이퍼를 세정하여, 상이한 두께의 자연산화막을 형성시키는 방법이 기재되어 있다. 특허문헌 2에는 SC1세정에 있어서, 수산화암모늄으로부터 전리된 OH-의 농도가 높으면 Si의 직접 에칭이 우선적으로 일어나, 웨이퍼 표면거칠기가 악화되는 것이 기재되어 있다.
일본특허공개 H7-66195호 공보 일본특허공개 2011-82372호 공보 일본특허공개 H7-240394호 공보 일본특허공개 H10-242107호 공보 일본특허공개 H11-121419호 공보 일본특허공표 2012-523706호 공보
전술한 바와 같이, 가공공정 중의 반송불량 저감을 위해, 척되는 면이 거친 실리콘 웨이퍼가 필요시되고 있다.
본 발명은, 상기 문제를 해결하기 위해 이루어진 것으로, 실리콘 웨이퍼의 표리면을 조화할 수 있는 세정방법, 실리콘 웨이퍼의 표리면 또는 이면을 조화할 수 있는 세정방법, 편측의 면만이 선택적으로 조화된 실리콘 웨이퍼를 얻을 수 있는 실리콘 웨이퍼의 제조방법, 및 가공공정 중의 반송불량을 저감할 수 있는 실리콘 웨이퍼를 제공하는 것에 있다.
상기 과제를 해결하기 위해, 본 발명에서는, 실리콘 웨이퍼를 조화하는 세정방법으로서,
상기 실리콘 웨이퍼에, SC1세정, SC2세정, 또는 오존수세정으로, 산화막을 형성하고,
상기 산화막이 형성된 실리콘 웨이퍼를,
수산화암모늄 농도가 0.051질량% 이하인 수산화암모늄 희석수용액, 또는
수산화암모늄 농도가 0.051질량% 이하이고, 과산화수소 농도가 0.2질량% 이하이며 또한 상기 수산화암모늄 농도의 4배 이하인, 수산화암모늄과 과산화수소수를 포함하는 희석수용액
중 어느 하나의 수용액으로 세정함으로써 상기 실리콘 웨이퍼의 표리면을 조화하는 것을 특징으로 하는 실리콘 웨이퍼의 세정방법을 제공한다.
이러한 실리콘 웨이퍼의 세정방법이면, 자연산화막의 에칭시에 조화가 발생하여, 실리콘 웨이퍼의 표리면을 조화할 수 있다.
미리, 상기 산화막의 형성방법마다, 상기 수산화암모늄 농도 또는 상기 수산화암모늄 농도와 상기 과산화수소 농도, 세정온도 및 세정시간과, 상기 세정 후의 표면거칠기의 관계를 구하고,
구해진 관계에 기초하여, 상기 수산화암모늄 농도 또는 상기 수산화암모늄 농도와 상기 과산화수소 농도, 세정온도, 및 세정시간을 선정하여, 세정을 행하는 것이 바람직하다.
본 발명의 세정방법으로 형성되는 조화정도는, 산화막의 형성방법, 수산화암모늄 농도, 또는 수산화암모늄 농도와 과산화수소 농도, 세정온도, 및 세정시간에 따라 변화하기 때문에, 미리 이들 조건과 조화정도의 관계를 구해 두는 것이 유효하다.
또한, 본 발명에서는, 본 발명의 실리콘 웨이퍼의 세정방법에 의해 세정된 실리콘 웨이퍼의 한쪽의 면에 대하여 CMP연마를 행하고, 상기 한쪽의 면과는 반대측의 면만이 선택적으로 조화되어 있는 실리콘 웨이퍼를 얻는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법을 제공한다.
본 발명의 세정방법에 의해 조화한 후, 실리콘 웨이퍼의 한쪽의 면만 연마함으로써, 한쪽의 면은 양호한 면상태이고, 이 한쪽의 면과는 반대측의 면만이 선택적으로 조화된 웨이퍼를 제작할 수 있다.
또한, 본 발명에서는, 실리콘 웨이퍼로서, 원자간력현미경으로 측정되는 거칠기지표 Sa값이 0.3nm 이상, 5.5nm 이하인 조화된 면을 갖는 것을 특징으로 하는 실리콘 웨이퍼를 제공한다.
이러한 실리콘 웨이퍼이면, 조화된 면이 척에 의한 흡착에 적합한 거칠기를 나타내기 때문에, 가공공정 중의 반송불량을 저감할 수 있다.
또한, 본 발명에서는, 실리콘 웨이퍼로서, 파티클카운터로 측정되는 거칠기지표 Haze값이 50ppm 이상, 1900ppm 이하인 조화된 면을 갖는 것을 특징으로 하는 실리콘 웨이퍼를 제공한다.
이러한 실리콘 웨이퍼이면, 조화된 면이 척에 의한 흡착에 적합한 거칠기를 나타내기 때문에, 가공공정 중의 반송불량을 저감할 수 있다.
상기 조화된 면과는 반대측의 면은 경면인 것이 바람직하다.
이러한 실리콘 웨이퍼이면, 우수한 품질을 나타낼 수 있다.
또한, 본 발명에서는, 실리콘 웨이퍼를 조화하는 세정방법으로서,
상기 실리콘 웨이퍼에, SC1세정, SC2세정, 또는 오존수세정으로, 산화막을 형성하는 제1 세정공정과
상기 산화막이 형성된 실리콘 웨이퍼를,
수산화암모늄을 포함하는 수용액, 또는
수산화암모늄과 과산화수소수를 포함하는 수용액
중 어느 하나의 수용액으로 세정함으로써 상기 실리콘 웨이퍼의 표리면 또는 이면을 조화하는 제2 세정공정
을 포함하고,
상기 제2 세정공정에서 이용하는 수용액으로서, SiO2에 대한 Si의 에칭선택비가 95 이상인 것을 이용하는 것을 특징으로 하는 실리콘 웨이퍼의 세정방법을 제공한다.
이러한 실리콘 웨이퍼의 세정방법이면, 제1 세정공정에서 형성한 자연산화막의 제2 세정공정에서의 에칭시에 조화가 발생하여, 조화된 웨이퍼의 제조가 가능해진다.
또한, 상기 제2 세정공정에서 이용하는 상기 수용액의 상기 SiO2에 대한 Si의 에칭선택비를, (Si의 에칭량/SiO2의 에칭량)으로부터 구하고,
상기 Si의 에칭량의 산출용 웨이퍼로서, 자연산화막이 없는 베어(ベア, bare)면이 노출된 실리콘 웨이퍼, 에피택셜 웨이퍼, 또는 SOI 웨이퍼 중 어느 하나를 이용하고,
상기 SiO2의 에칭량의 산출용 웨이퍼로서, 막두께가 3nm 이상인 실리콘 산화막부착 웨이퍼를 이용하는 것이 바람직하다.
이러한 방법이면, SiO2와 Si에 대한 에칭거동을 정밀도 좋게 평가할 수 있다.
또한, 미리, 상기 제1 세정공정에 있어서의 상기 산화막의 형성방법마다, 상기 제2 세정공정에서 조화가 진행되기 위해 필요한 SiO2의 에칭량을 조화에칭량으로서 산출해 두고,
상기 제2 세정공정에서의 SiO2의 에칭량이 상기 조화에칭량 이상이 되도록 상기 제2 세정공정의 세정시간을 선정하는, 및/또는
상기 제2 세정공정 전에, 상기 제1 세정공정에서 형성된 상기 산화막의 일부가 남도록 상기 산화막을 얇게 하는 추가 세정공정을 추가하고, 이 추가 세정공정에서의 SiO2의 에칭량과 상기 제2 세정공정에서의 SiO2의 에칭량의 합계가 상기 조화에칭량 이상이 되도록, 세정시간을 조정하는 것이 바람직하다.
본 발명의 조화는, 세정 중에 SiO2를 소정량 에칭하여 Si를 표면에 노출시킴으로써 행해지기 때문에, 이러한 방법으로 미리 조화에 필요한 SiO2 에칭량을 조화에칭량으로서 산출함으로써, 보다 확실하게 조화를 진행시킬 수 있다.
또한, 미리, 상기 제1 세정공정에 있어서의 상기 산화막의 형성방법마다, 상기 SiO2에 대한 Si의 에칭선택비 및 세정시간과, 표면거칠기의 관계를 구하고,
구해진 관계에 기초하여, 상기 SiO2에 대한 Si의 에칭선택비, 세정시간을 선정하여, 제2 세정공정을 행하는 것이 바람직하다.
본 발명의 세정방법으로 형성되는 조화정도는, 제1 세정공정에 있어서의 산화막의 형성방법, SiO2에 대한 Si의 에칭선택비 및 세정시간에 따라 변화하기 때문에, 미리 이들 조건과 조화정도의 관계를 구해 두는 것이 유효하다.
또한, 본 발명에서는, 본 발명의 실리콘 웨이퍼의 세정방법에 의해 세정되어, 표리면이 조화된 실리콘 웨이퍼의 한쪽의 면에 대하여, CMP연마를 행하고, 상기 한쪽의 면과는 반대면인 면만이 선택적으로 조화되어 있는 실리콘 웨이퍼를 얻는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법을 제공한다.
이와 같이, 표리면을 조화한 후, 표면측만 연마함으로써, 표면은 양호한 면상태이고 이면만 조화된 웨이퍼를 제작할 수 있다.
또한, 상기 CMP연마의 절삭량을, 상기 제2 세정공정에서의 Si의 에칭량 이상이 되도록 설정할 수 있다.
이에 따라 CMP 후에 에칭에 기인하는 LLS의 잔류를 방지하고, 양호한 LLS품질을 유지할 수 있다.
또한, 상기 제2 세정공정에서의 Si의 에칭량을, 상기 CMP연마의 절삭량 이하가 되도록 설정할 수도 있다.
이에 따라 CMP 후에 에칭에 기인하는 LLS의 잔류를 방지하고, 양호한 LLS품질을 유지할 수 있다.
이상과 같이, 본 발명의 실리콘 웨이퍼의 세정방법의 일 태양이면, 실리콘 웨이퍼의 표리면을 조화할 수 있다.
또한, 본 발명의 실리콘 웨이퍼의 제조방법이면, 한쪽의 면은 양호한 면상태이고, 이 한쪽의 면과는 반대측의 면만이 선택적으로 조화된 웨이퍼를 제작할 수 있다.
또한, 본 발명의 실리콘 웨이퍼는, 가공공정 중의 반송불량을 저감할 수 있다.
또한, 본 발명의 실리콘 웨이퍼의 세정방법의 다른 일 태양이면, 실리콘 웨이퍼의 표리면 또는 이면을 조화할 수 있다.
도 1은 본 발명의 실리콘 웨이퍼의 세정방법의 제1 태양의 일례를 나타내는 플로우차트이다.
도 2는 베어면 및 O3 산화막면에 대하여, 액조성 NH4OH:H2O2:H2O=1:1:10, 1:1:100, 1:1:1000의 3수준으로 세정한 후의 SEM상과 Haze값을 나타낸 도면이다.
도 3은 액조성 NH4OH:H2O2:H2O=1:1:10, 1:1:100, 1:1:1000의 3수준 Si 에칭량을 나타낸 그래프이다.
도 4는 액조성 NH4OH:H2O2:H2O=1:1:1000(45℃)에 있어서의, 베어면 및 O3 산화막면의 Si 에칭량의 차이를 나타낸 하나의 그래프이다.
도 5는 액조성 NH4OH:H2O2:H2O=1:1:1000(80℃)에 있어서의 O3 산화막면의 Si 에칭량의 차이를 나타낸 다른 하나의 그래프이다.
도 6은 산화막 형성방법, NH4OH 농도, H2O2 농도, 세정온도, 세정시간을 변경하여 조화한 후의 SEM상, Haze값, AFM의 Sa값을 나타낸 도면이다.
도 7은 NH4OH 농도, H2O2 농도, 세정시간을 변경하여 세정한 경우의 세정시간에 대한 Haze의 변동을 나타낸 그래프이다.
도 8은 본 발명의 실리콘 웨이퍼의 세정방법의 제2 태양의 일례를 나타내는 플로우차트이다.
도 9는 베어면 및 O3 산화막면에 대하여, 액조성 NH4OH:H2O2:H2O=1:1:10, 1:1:100, 1:1:1000, 1:0.01:10, 1:0.05:100의 5수준으로 세정한 후의 SEM상과 Haze값을 나타낸 도면이다.
도 10은 액조성 NH4OH:H2O2:H2O=1:1:10, 1:1:100, 1:1:1000의 3수준의 Si 에칭량을 나타낸 그래프이다.
도 11은 액조성 NH4OH:H2O2:H2O=1:1:10, 1:1:100, 1:1:1000의 3수준의 SiO2 에칭량을 나타낸 그래프이다.
도 12는 액조성 NH4OH:H2O2:H2O=1:1:10, 1:1:100, 1:1:1000의 3수준의 Si/SiO2 에칭선택비를 나타낸 그래프이다.
도 13은 산화막종 및 Si/SiO2 에칭선택비를 변경하여 조화한 후의 SEM상, Haze값, AFM의 Sa값을 나타낸 도면이다.
도 14는 Si/SiO2 에칭선택비 및 세정시간을 변경하여 조화한 경우의 세정시간에 대한 Haze의 변동을 나타낸 그래프이다.
도 15는 Si 에칭량과 연마절삭량 500nm에서 CMP연마 후의 LLS품질을 나타낸 그래프이다.
도 16은 본 발명의 실리콘 웨이퍼의 일례의 일부를 나타내는 개략측면도이다.
상기 서술한 바와 같이, 가공공정 중의 반송불량 저감을 위해, 척되는 면이 거친 실리콘 웨이퍼가 필요시되고 있었다.
본 발명자들은, 상기 과제를 달성하기 위해, 수산화암모늄, 과산화수소수, 물로 이루어지는 세정액을 이용한 실리콘 웨이퍼의 에칭거동에 대하여, 실리콘 웨이퍼 표리면의 산화막의 유무, 산화막 종류(산화막의 형성방법), 액조성(특히 수산화암모늄 농도 및 과산화수소 농도), 세정온도, 및 세정시간의 관점에서 예의 검토하였다. 그 결과, 표리면에 자연산화막이 존재한 실리콘 웨이퍼에 대하여, 수산화암모늄 농도가 0.051질량% 이하인 수산화암모늄 희석수용액, 혹은 수산화암모늄 농도가 0.051질량% 이하이고, 과산화수소 농도가 0.2질량% 이하이며 또한 수산화암모늄 농도의 4배 이하인, 수산화암모늄과 과산화수소수를 포함하는 희석수용액 중 어느 하나의 수용액으로 세정함으로써, 산화막이 균일하게 에칭되지 않고, 조화되는 것, 및 이 조화정도를 자연산화막의 종류(산화막의 형성방법), 액조성(특히 수산화암모늄 농도 및 과산화수소 농도), 세정온도, 및 세정시간을 제어함으로써 조정할 수 있는 것을 발견하여, 본 발명을 완성시켰다.
또한, 본 발명자들은, 상기 과제를 해결하기 위해, 수산화암모늄, 과산화수소수, 물로 이루어지는 세정액을 이용한 에칭거동에 대하여, 특히 SiO2와 Si의 에칭거동의 차이에 대하여 예의 검토하였다. 그 결과, 표면에 자연산화막이 존재한 실리콘 웨이퍼에 대하여, SiO2에 대한 Si의 에칭선택비가 높은 세정액으로 세정하면, Si가 노출된 개소에서 급격한 에칭이 발생하여, 조화되는 것, 및 이 조화거동에 대하여 상기 선택비를 제어함으로써 조정할 수 있는 것을 발견하여, 본 발명의 다른 하나의 태양을 완성시켰다.
즉, 본 발명은, 실리콘 웨이퍼를 조화하는 세정방법으로서,
상기 실리콘 웨이퍼에, SC1세정, SC2세정, 또는 오존수세정으로, 산화막을 형성하고,
상기 산화막이 형성된 실리콘 웨이퍼를,
수산화암모늄 농도가 0.051질량% 이하인 수산화암모늄 희석수용액, 또는
수산화암모늄 농도가 0.051질량% 이하이고, 과산화수소 농도가 0.2질량% 이하이며 또한 상기 수산화암모늄 농도의 4배 이하인, 수산화암모늄과 과산화수소수를 포함하는 희석수용액
중 어느 하나의 수용액으로 세정함으로써 상기 실리콘 웨이퍼의 표리면을 조화하는 것을 특징으로 하는 실리콘 웨이퍼의 세정방법이다.
또한, 본 발명은, 본 발명의 실리콘 웨이퍼의 세정방법에 의해 세정된 실리콘 웨이퍼의 한쪽의 면에 대하여 CMP연마를 행하고, 상기 한쪽의 면과는 반대측의 면만이 선택적으로 조화되어 있는 실리콘 웨이퍼를 얻는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법이다.
또한, 본 발명은, 실리콘 웨이퍼로서, 원자간력현미경으로 측정되는 거칠기지표 Sa값이 0.3nm 이상, 5.5nm 이하인 조화된 면을 갖는 것을 특징으로 하는 실리콘 웨이퍼이다.
또한, 본 발명은, 실리콘 웨이퍼로서, 파티클카운터로 측정되는 거칠기지표 Haze값이 50ppm 이상, 1900ppm 이하인 조화된 면을 갖는 것을 특징으로 하는 실리콘 웨이퍼이다.
또한, 본 발명은, 실리콘 웨이퍼를 조화하는 세정방법으로서,
상기 실리콘 웨이퍼에, SC1세정, SC2세정, 또는 오존수세정으로, 산화막을 형성하는 제1 세정공정과
상기 산화막이 형성된 실리콘 웨이퍼를,
수산화암모늄을 포함하는 수용액, 또는
수산화암모늄과 과산화수소수를 포함하는 수용액
중 어느 하나의 수용액으로 세정함으로써 상기 실리콘 웨이퍼의 표리면 또는 이면을 조화하는 제2 세정공정
을 포함하고,
상기 제2 세정공정에서 이용하는 수용액으로서, SiO2에 대한 Si의 에칭선택비가 95 이상인 것을 이용하는 것을 특징으로 하는 실리콘 웨이퍼의 세정방법이다.
또한, 본 발명은, 본 발명의 실리콘 웨이퍼의 세정방법에 의해 세정되어, 표리면이 조화된 실리콘 웨이퍼의 한쪽의 면에 대하여, CMP연마를 행하고, 상기 한쪽의 면과는 반대면인 면만이 선택적으로 조화되어 있는 실리콘 웨이퍼를 얻는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법이다.
한편, 특허문헌 1이나 특허문헌 2는 웨이퍼 표리면에 대한 면거칠기의 영향만 언급되어 있다. 또한, 특허문헌 3~6에도, 실리콘 웨이퍼 등의 반도체기판의 세정에 관한 기술이 개시되어 있는데, 특허문헌 1~6에서는, 세정 전의 실리콘 웨이퍼의 자연산화막의 유무의 영향이나, 자연산화막의 종류, 액조성, 온도, 시간에 대해서는 상세한 검토가 이루어지지 않았다.
이하, 본 발명에 대하여, 실시태양의 몇 가지 예로서, 도면을 참조하면서 상세히 설명하는데, 본 발명은 이것으로 한정되는 것은 아니다.
(실리콘 웨이퍼의 세정방법 및 실리콘 웨이퍼의 제조방법)
[제1 태양]
우선, 본 발명의 실리콘 웨이퍼의 세정방법의 제1 태양을 설명한다.
도 1은 본 발명의 실리콘 웨이퍼의 세정방법의 제1 태양의 일례를 나타내는 플로우차트이다.
도 1의 S1과 같이, 표리면을 조화하고자 하는 실리콘 웨이퍼를 준비한다. 웨이퍼의 도전형이나 구경에 제한은 없고, 예를 들어 DSP가공 후의 웨이퍼 등을 들 수 있다.
다음으로 S2와 같이, 실리콘 웨이퍼에 SC1세정, SC2세정, 또는 오존세정으로, 산화막을 형성한다. 세정 전의 웨이퍼에 자연산화막이 형성되어 있는 경우는 미리 HF세정으로 제거한 후, 상기 서술한 세정을 행하는 것이 바람직하다. 본 발명에서는 산화막의 종류, 즉 산화막의 형성방법에 따라, 에칭거동이 상이하고, 형성되는 거칠기가 변화하기 때문이다. 예를 들어, DSP가공 후와 같은 베어면의 웨이퍼에 대해서는 HF세정하지 않고 그대로 산화막형성을 행할 수 있다. 한편, 이때의 세정조건은 SC1, SC2, 오존수세정 모두 일반적인 조건이어도 상관없다. 예를 들어 SC1세정이면, 수산화암모늄과 과산화수소와 물의 혼합비가 NH4OH:H2O2:H2O=1:1:5~1:1:100의 범위이고 세정온도가 60℃ 이상에서 세정시간을 1분~30분으로 할 수 있다. 예를 들어 SC2세정이면, HCl과 과산화수소와 물의 혼합비가 HCl:H2O2:H2O=1:1:5~1:1:20이고 세정온도가 60℃ 이상에서 세정시간을 1분~30분으로 할 수 있다. 예를 들어 오존수세정이면, 오존 농도 3ppm~25ppm, 세정온도를 실온, 세정시간을 1분~30분으로 할 수 있다. 후술하는 바와 같이, 본 발명에서 형성되는 거칠기는 S2에서 형성되는 산화막종(산화막의 형성방법)에 의존하여 변화하는 점에서, 목적의 거칠기에 따라, 적당히 세정액을 선정하면 된다.
계속해서, S3과 같이, 수산화암모늄 농도가 0.051질량% 이하인 수산화암모늄 희석수용액, 또는 수산화암모늄 농도가 0.051질량% 이하이고, 과산화수소 농도가 0.2질량% 이하이며 또한 상기 수산화암모늄 농도의 4배 이하인, 수산화암모늄과 과산화수소수를 포함하는 희석수용액으로 세정한다. 이때, 예를 들어 약액조가 연속하는 배치식 세정기로 세정하는 경우에는, S2에서 세정한 후에 S3의 세정을 행함으로써 1배치로 효율 좋게 본 발명의 세정을 행할 수 있다.
여기서는 본 발명에서 형성되는 거칠기에 대하여, 실리콘 웨이퍼 표리면의 산화막의 유무, 산화막 종류(산화막의 형성방법), 액조성(수산화암모늄 농도 및 과산화수소 농도), 세정온도, 및 세정시간의 관점에서 상세히 서술한다.
도 2에는, DSP 웨이퍼의 베어면 및 O3 산화막면(S2에서 형성)에 대하여, SC1 액조성을 NH4OH:H2O2:H2O=1:1:10, 1:1:100, 1:1:1000의 3수준으로 하고, 80℃/10분으로 세정한 후의 주사형 전자현미경(SEM: Scanning Electron Microscopy)의 표리면 관찰결과와 파티클카운터로 얻어진 Haze값을 나타내었다. 한편, 이용한 약액은 28질량%의 암모니아수(NH4OH), 30질량%의 과산화수소수(H2O2)이고, 각각 중량(wt)%로도 표기하였다. 한편, 질량%란 세정용액과 그것에 포함되는 용질(수산화암모늄, 과산화수소)의 질량비를 백분율로 나타낸 농도이며, wt%로도 표기한다. O3 산화막면에 대하여 액조성 1:1:1000으로 세정한 수준만 SEM상에서 큰 요철형상이 관찰되고, Haze값도 470ppm으로 다른 수준보다 크게 증가되어 있어, 조화되어 있는 것을 알 수 있다. 액조성 1:1:1000으로 세정한 베어면도 약간 조화되어 있는데, 그의 정도는 O3 산화막면보다도 작은 것을 알 수 있다. 이들 결과로부터, 표리면에 산화막이 퇴적되어 있는 것, 및 SC1 액조성이 낮은 것이 조화인자인 것을 알 수 있다.
도 3에는, SC1 액조성 NH4OH:H2O2:H2O=1:1:10, 1:1:100, 1:1:1000에 있어서의 Si의 에칭량을 나타내었다. 액조성이 낮을수록, 에칭량이 증가하는 경향이 보이고, 이것은 저액조성일수록 에칭 우세의 반응인 것을 나타내고 있다. 나아가 액조성 1:1:1000에 대하여, 면상태를 베어면과 O3 산화막면의 2수준으로 Si 에칭량을 조사한 결과를 도 4 및 도 5에 나타낸다. 45℃에서는 베어면만 에칭이 진행되고, O3 산화막면에서는 약간밖에 진행되어 있지 않은 것을 알 수 있다. 또한, 80℃에 있어서, 80℃/3분에서는 O3 산화막면은 에칭의 진행이 작으나 6분 이후에 급격하게 에칭이 진행되고 있는 것을 알 수 있다. 한편, 도 5에는 도시하지 않았으나, 80℃에서는, 베어면은, 3분 이후에서 에칭량이 55nm를 초과하고, O3 산화막면에서도 12분 이후에서 에칭량이 55nm를 초과하였다. 따라서, 저액조성 환경하에서는 Si와 SiO2의 에칭거동이 크게 상이하며, Si는 에칭되기 쉽고, SiO2는 에칭되기 어려운 것을 알 수 있다. 도 2의 결과와 도 4 및 도 5의 에칭량을 함께 고려하면, Si 에칭량이 많은 베어면이 아닌, 에칭량이 적은 O3 산화막면에서 조화가 발생하고 있는 점에서, 이 조화는 저액조성 환경하에서의 산화막의 에칭거동에 기인하고 있는 것으로 생각된다. 한편, 액조성 NH4OH:H2O2:H2O=1:0:1000에 있어서도 액조성 1:1:1000과 동일한 결과가 얻어지는 점에서, 과산화수소수를 포함하지 않는 암모니아 희석수용액으로도 조화가능하다.
계속해서, 도 6에는, 자연산화막의 종류(산화막의 형성방법), 액조성(수산화암모늄 농도 및 과산화수소 농도), 세정온도, 및 세정시간의 영향을 조사한 결과를 나타내었다. SEM화상으로부터, 산화막이 O3 산화막인 웨이퍼를 액조성 1:2:1000에서 80℃/4분의 조건으로 세정한 수준 이외의 수준에서는, 산화막의 종류, SC1 액조성, 세정온도, 및 세정시간에 따라 다양한 거칠기가 형성되어 있는 것을 알 수 있다. 나아가 AFM으로부터 얻어지는 Sa값도 0.31~5.5nm까지 폭넓게 변화하고 있고, 마찬가지로 Haze값도 104~1871ppm까지 변화하고 있다. 요컨대, 미리, 산화막의 형성방법, 수산화암모늄 농도, 또는 수산화암모늄 농도와 과산화수소 농도, 세정온도, 및 세정시간에 대한 세정 후의 거칠기를 평가하고, 이들 조건과 세정 후의 거칠기의 관계를 구해 둠으로써, 목적의 거칠기에 따라 세정조건을 결정할 수 있다.
보다 상세히 온도를 80℃로 고정하고, 액조성에 대하여 조사한 결과, 도 7에 나타내는 바와 같이, 액조성 1:1:500, 1:1:1000, 및 1:3:1000에서는 Haze값이 커졌으나, 액조성 1:5:1000의 세정액에서는, 세정시간 15분에서도 Haze값은 커지지 않고, 실리콘 웨이퍼는 조화되지 않았다. 따라서, 과산화수소는 에칭의 진행을 저해하는 효과가 있으며, 액조성 1:3:1000의 중량 농도는 NH4OH에서 0.025질량%, H2O2에서 0.099질량%인 점에서, H2O2 중량 농도는 NH4OH 중량 농도의 4배 이하로 할 필요가 있다. 본 발명의 세정방법은 수산화암모늄에 의한 에칭작용과 과산화수소수에 산화작용에 기인하기 때문에, 본 발명의 실리콘 웨이퍼의 세정방법은, 이러한 경우에 유효하다. 또한, 액조성 1:1:500의 NH4OH 중량 농도는 0.051질량%인 점에서, NH4OH는 0.051질량% 이하로 할 필요가 있으며, 이 범위 내에서 액조성을 변경하는 것이 가능해진다.
수산화암모늄 희석수용액에서는, 수산화암모늄NH4OH 농도는, 0.0051질량% 이상 0.051질량% 이하인 것이 바람직하다. 또한, 수산화암모늄과 과산화수소수를 포함하는 희석수용액에서는, 수산화암모늄NH4OH 농도는, 0.0051질량% 이상 0.051질량% 이하인 것이 바람직하고, 과산화수소H2O2 농도는, 0.0067질량% 이상 0.2질량% 이하이며, 또한 수산화암모늄 농도의 0.1배 이상 4배 이하인 것이 바람직하다.
다음으로, 산화막종(산화막 형성방법)에 대해서도 조사를 행하였다. 저항가열로를 이용하여 드라이 산소분위기에서 두께 5nm의 열산화막을 제작하고, 액조성 1:1:1000을 이용하여 80℃/10분의 조건으로 세정했는데, Haze값은 커지지 않고, SEM상에서도 조화되어 있는 상은 보이지 않았다. 이 결과로부터, 실제 조업가능한 시간 내에 조화하려면, SC1이나 SC2, 또는 오존수세정으로 형성되는 산화막이 최적이라고 생각된다.
일반적으로 세정으로 형성되는 산화막두께는 약 1nm 정도인 것, 실리콘 산화막과 실리콘의 계면에는 구조천이층으로 불리는 불균일하고 불안적인 층이 존재하는 것, 산화막두께 5nm의 열산화막에서 조화가 발생하지 않는 것을 아우르면, 산화막의 에칭시에 발생하는 조화는 실리콘 산화막과 실리콘의 계면의 구조천이층 근방에서부터 발생하는 것으로 생각된다. 두께 5nm의 열산화막인 경우는 세정시간 10분에서는 구조천이층 근방까지 산화막의 에칭이 진행되지 않았기 때문에, 조화가 발생하지 않았다고 생각되고, SC1이나 오존세정에 있어서도 약간 구조천이층의 막두께나 막질이 변화했기 때문에, 그 결과, 자연산화막종에 따라 거칠기가 변화하였다고 생각된다.
따라서, 전술한 바와 같이, 미리 산화막종(산화막 형성방법)마다, 수산화암모늄 농도 또는 상기 수산화암모늄 농도와 과산화수소 농도, 세정온도 및 세정시간과, 세정 후의 표면거칠기의 관계를 구하고, 구해진 관계에 기초하여, 수산화암모늄 농도 또는 수산화암모늄 농도와 과산화수소 농도, 세정온도, 및 세정시간을 선정하여, 세정을 행하는 것이 보다 바람직하다. 본 발명자들이 예의 조사한 결과, 도 6 및 도 7과 같이, 예를 들어, AFM의 거칠기지표 Sa값은 0.3~5.5nm까지, 파티클카운터의 Haze는 50~1871ppm까지 폭넓게 거칠기를 변화시킬 수 있다.
마지막으로, 일반적으로 디바이스 제작면이 되는 실리콘 웨이퍼 표면측의 거칠기는 양호한 편이 바람직한 경우가 많다. 예를 들어 본 발명의 세정방법을 배치식의 세정기로 행하면 표리면 모두 조화되기 때문에, 그 후 CMP연마와 같은 편면연마를 한쪽의 면에 대하여 행하고, 이 한쪽의 면과는 반대측의 면만이 선택적으로 조화된 웨이퍼를 제조할 수 있다. 이러한 웨이퍼이면, 웨트환경하에서도 척불량을 일으키지 않고, 안정된 제조가 가능해진다.
[제2 태양]
다음으로, 본 발명의 실리콘 웨이퍼의 세정방법의 제2 태양을 설명한다.
도 8은, 본 발명의 실리콘 웨이퍼의 세정방법의 제2 태양의 일례를 나타내는 플로우차트이다.
우선, 이면을 조화하고자 하는 실리콘 웨이퍼를 준비한다. 웨이퍼의 도전형이나 구경에 제한은 없고, 예를 들어 DSP가공 후의 웨이퍼 등을 들 수 있다.
다음으로, SA1과 같이, 실리콘 웨이퍼에, SC1세정, SC2세정 또는 오존세정으로 산화막을 형성한다(제1 세정공정). 세정 전의 웨이퍼에 자연산화막이 형성되어 있는 경우는, 미리 HF세정으로 제거한 후, 상기 서술한 제1 세정공정을 행하는 것이 바람직하다. 본 발명에서는, 산화막의 종류, 즉 제1 세정공정에 있어서의 산화막의 형성방법에 따라, 에칭거동이 상이하고, 형성되는 거칠기가 변화하기 때문이다. 예를 들어, DSP가공 후와 같은 베어면의 웨이퍼에 대해서는 HF세정하지 않고 그대로 산화막형성을 행할 수 있다. 한편, 이때의 세정조건은 SC1, SC2, 오존수세 모두 일반적인 조건이어도 상관없다. 이 일반적 조건은, 예를 들어, 제1 태양에서 설명한 조건으로 할 수 있다.
도 8에 나타내는 SA3은, 제1 세정공정SA1 후이며, 이하에 설명하는 제2 세정공정SA2 전에 행할 수 있는 임의공정이다. 공정SA3에 대해서는, 후단에서 설명한다.
계속해서, SA2와 같이, 산화막이 형성된 실리콘 웨이퍼를, SiO2에 대한 Si의 에칭선택비(Si/SiO2 에칭선택비)가 95 이상인, 수산화암모늄을 포함하는 수용액 또는 수산화암모늄과 과산화수소수를 포함하는 수용액 중 어느 하나의 수용액으로 세정한다(제2 세정공정).
여기서는, 본 발명의 조화현상에 대하여, Si 및 SiO2의 에칭거동의 관점에서 상세히 서술한다. 한편, Si 및 SiO2의 에칭량의 산출방법의 상세는 후술한다.
도 9에는, DSP 웨이퍼의 베어면 및 O3 산화막면(제1 세정공정SA1에서 형성)에 대하여, SC1조성(액조성 NH4OH:H2O2:H2O), 세정온도 및 세정시간을 변경하여 세정한 후의 SEM(주사형 전자현미경)의 표면 관찰결과와 파티클카운터로 얻어진 Haze값을 나타내었다.
이용한 약액은 28질량%의 암모니아수(NH4OH), 30질량%의 과산화수소수(H2O2)이며, 각각 질량(wt)%로도 표기하였다. 한편, 질량%란 세정용액과 그것에 포함되는 용질(수산화암모늄, 과산화수소)의 질량비를 백분율로 나타낸 농도이며, wt%로도 표기한다. 또한, 도 9에는, 후술하는 산출방법으로 구한 SiO2에 대한 Si의 에칭선택비도 표기하였다.
O3 산화막면에 대하여 상기 선택비가 매우 높은 액조성 1:1:1000, 1:0.01:10, 1:0.05:100의 수용액으로 세정한 수준만 SEM상에서 큰 요철형상이 관찰되고, Haze값도 275~470ppm으로 다른 수준보다 크게 증가되어 있어, 조화되어 있는 것을 알 수 있다. 상기 선택비가 매우 높은 액조성 1:1:1000, 1:0.01:10, 1:0.05:100의 수용액을 이용하여 세정함으로써, 베어면도 약간 조화되어 있는데, 그의 정도는 O3 산화막면보다도 작고, 표면에 산화막이 퇴적되어 있는 것, 및 제2 세정공정SA2에서 이용하는 세정액의 Si/SiO2 에칭선택비가 높은 것이 조화인자라고 알 수 있다. 이것은, 제2 세정공정SA2 중에, 제1 세정공정SA1에서 형성된 산화막이 에칭되어, 국소적으로 Si가 노출된 개소에서 급격한 Si의 에칭이 발생하는 것에 기인하고, 그 때문에 조화를 진행시키려면 Si/SiO2 에칭선택비가 높은, 구체적으로는 95 이상인 세정액으로 세정할 필요가 있다. 제2 세정공정SA2에서 이용하는 수용액의 Si/SiO2 에칭선택비의 상한은, 특별히 한정되지 않는데, 예를 들어 10000으로 할 수 있다.
계속해서, 본 발명에 있어서 지표가 되는 Si/SiO2 에칭선택비의 산출방법에 대하여 상세히 서술한다.
제2 세정공정SA2에서 이용하는 수용액의 SiO2에 대한 Si의 에칭선택비는, (Si의 에칭량/SiO2의 에칭량)으로부터 구할 수 있다.
Si의 에칭량은, 자연산화막이 존재하지 않는, 즉 자연산화막이 없는 베어면이 노출된 실리콘 웨이퍼, 에피택셜 웨이퍼, 또는 SOI(Silicon on Insulator) 웨이퍼 중 어느 하나를 준비하고, 준비한 웨이퍼를 임의의 액조성의 수용액(Si/SiO2 에칭선택비를 산출하고자 하는 수용액)으로 세정한 후, 세정 전후의 막두께차를 측정하여, 이것을 에칭량으로 할 수 있다.
예를 들어 자연산화막의 제거에는 HF세정 등을 들 수 있다. 웨이퍼에 자연산화막이 존재하고 있으면, 자연산화막이 에칭될 때까지 Si의 에칭이 발생하지 않아, Si의 에칭량을 정밀도 좋게 평가할 수 없다. 또한, 자연산화막이 존재함으로써 상기 서술한 조화현상이 진행되고, 웨이퍼 표면이 조화됨으로써, 측정값에 영향을 줄 가능성이 있기 때문에, Si의 에칭량의 산출용 웨이퍼는, 자연산화막이 존재하지 않는 웨이퍼일 필요가 있다.
이용하는 웨이퍼의 선정은 에칭량으로부터 적당히 선정하면 된다. 일반적으로 실리콘 웨이퍼의 두께는 약 775μm인 점에서, 적어도 에칭량이 1μm 이상이면 그 두께변화량을 파악할 수 있다. 예를 들어 일반적인 평탄도측정기 등으로 측정되는 웨이퍼두께를 지표로 하여, 세정 전후의 웨이퍼두께를 에칭량으로 할 수 있다. 한편, 측정기는 웨이퍼의 두께를 측정할 수 있으면 특별히 한정되지 않는다. 예를 들어 에칭량이 수십nm에서는 두께의 변화량이 매우 적고 그 변화량을 파악하는 것은 어려워 웨이퍼두께를 지표로 하는 것은 바람직하지 않다.
에칭량이 수십nm 내지 수백nm인 경우는 에피두께가 수μm인 에피택셜 웨이퍼 혹은 Si/SiO2/Si구조의 표면측의 Si층두께가 수십nm 내지 수백nm인 SOI 웨이퍼를 이용하면 되고, 적당히 필요한 에칭량에 맞추어 선정하면 된다. 막두께 측정에 관해서는, 예를 들어, 에피택셜 웨이퍼인 경우는 에피층과 서브층에서 저항률이 상이한 것을 이용하여, 확산저항 측정으로 세정 후의 에피두께를 측정함으로써, 막두께차를 산출할 수 있다. SOI 웨이퍼의 막두께 측정에서는, 예를 들어, 분광 엘립소메트리를 이용할 수 있고, 예를 들어 에칭량이 수nn인 경우에 Si층이 100nm 이하인 SOI 웨이퍼를 이용하면, 정밀도 좋게 평가할 수 있다. 한편, 에피택셜 웨이퍼, SOI 웨이퍼 모두 에피층, Si층두께를 평가할 수 있으면 특별히 평가방법은 한정되지 않는다.
계속해서, SiO2의 에칭량의 산출용 웨이퍼로는, 3nm 이상의 실리콘 산화막이 존재하는 웨이퍼를 준비하는 것이 바람직하다.
일반적으로 자연산화막이 존재하는 실리콘 웨이퍼에 대하여, 산화막의 에칭과 실리콘의 산화반응이 경합하는 SC1세정을 행하면, 실리콘 산화막이 에칭되어 얇아지면, 산화종이 실리콘 산화막을 확산하기 쉬워지고 실리콘의 산화반응이 진행되기 때문에, 세정시간에 관계없이 자연산화막두께는 일정한 값이 된다. 이 경우, 세정 전후의 막두께차를 산출해도 실리콘의 산화반응에 의해 형성된 실리콘 산화막이 존재함으로써 SiO2의 에칭량을 정확하게 구할 수는 없다. 나아가 통상의 자연산화막두께는 약 1nm이며, 이 1nm의 변화를 정밀도 좋게 측정하는 것도 곤란하다.
이에, 예를 들어 열산화로 3nm 이상의 실리콘 산화막을 준비하고, 세정 전후의 산화막두께를 측정함으로써, 정밀도 좋게 SiO2의 에칭량을 산출할 수 있다. 3nm 이상의 막두께가 있으면, 산화종이 산화막 중을 확산할 수 없어, 실리콘의 산화도 발생하지 않는다. 따라서, SiO2의 에칭만이 진행되므로, 정밀도 좋게 SiO2의 에칭량을 산출할 수 있다. 나아가 막두께도 정밀도 좋게 측정할 수 있다.
실리콘 산화막의 막두께는 에칭량으로부터 적당히 선정하면 되고, 준비한 실리콘 산화막부착 웨이퍼를, Si/SiO2 에칭선택비를 산출하고자 하는 수용액으로 세정하여, 세정 전후의 막두께차를 산출하면 되고, 예를 들어 측정수법으로는 분광 엘립소메트리 등을 들 수 있다.
이와 같이 하여, 동일한 액조성, 세정온도에서 Si의 에칭량과 SiO2의 에칭량을 구한 후, (Si의 에칭량/SiO2의 에칭량)으로부터 SiO2에 대한 Si의 에칭선택비를 산출하면 된다. 한편, 단위시간당 에칭레이트를 산출하고, (Si의 에칭레이트/SiO2의 에칭레이트)로부터 SiO2에 대한 Si의 에칭선택비를 산출해도 상관없다.
이 지표가 일정값 이상이면, SiO2가 에칭되어 Si가 노출된 개소에서 Si만을 우선적으로 에칭하기 때문에, 조화가 진행된다. 한편, Si와 SiO2의 에칭거동은 세정온도에 의존하여 변화하는 점에서, 조성, 세정온도별로 Si/SiO2 선택비를 구해 둠으로써, 다양한 조건으로 확실하게 조화를 진행시킬 수 있다. 본 발명자들이 조사한 결과, 상기 선택비가 95인 세정액(예를 들어 액조성 1:1:1000, 세정조건 45℃)에서 조화가 진행된 점에서, Si/SiO2 에칭선택비가 95 이상일 필요가 있다.
도 10~도 12에는, 세정시간을 3분으로 하고, 액조성 3수준, 세정온도 3수준으로 세정했을 때의, Si, SiO2의 각 에칭량과, 산출한 Si/SiO2 에칭선택비를 나타낸다. 도 10~도 12로부터, Si 에칭량은 액조성 1:1:1000의 수용액이 가장 많고, SiO2 에칭량은 반대로 액조성 1:1:1000의 수용액이 적으며, 이 결과를 반영하여, 액조성 1:1:1000의 수용액에서 Si/SiO2 에칭선택비가 높아져 있는 것을 알 수 있다.
계속해서, 조화를 진행시키기 위해 필요한 SiO2 에칭량에 대하여 상세를 서술한다. 상기 서술한 바와 같이, 본 발명의 조화는, 세정 중에 자연산화막이 에칭되어, Si가 노출된 개소에서 급격한 Si의 에칭이 발생함으로써 진행된다. 바꿔 말하면, 선택비가 95 이상인 세정액으로 세정한 경우에, Si가 노출되는 데에 필요한 양의 SiO2를 에칭함으로써, 조화를 촉진할 수 있다. 이에, 제1 세정공정SA1에 있어서의 상기 산화막 형성방법마다, 제2 세정공정SA2에서의 조화에 필요한 SiO2의 에칭량을 조화에칭량으로서 구해 두고, 제2 세정공정SA2에서의 SiO2의 에칭량이 상기 조화에칭량 이상이 되도록 제2 세정공정SA2의 세정시간을 선정해 둠으로써, 보다 확실하게 조화할 수 있고, 제2 세정공정SA2의 세정조건의 선정도 용이해진다.
산화막의 에칭거동은 산화막질에 의존하고, 치밀한 막구조일수록 에칭되기 어려운 것이 알려져 있다. 제1 세정공정SA1에 있어서 SC1세정 또는 오존세정으로 형성한 산화막에 대하여, Si/SiO2 에칭선택비가 높은(95 이상) 세정액으로 세정한 결과를, 이하의 표 1에 나타내었다.
1조째의 제1 세정공정SA1에 있어서 SC1세정으로 산화막을 형성한 경우(수준1, 2)에서는, 2조째의 제2 세정공정SA2에 있어서 SiO2의 에칭량이 0.14nm 이상에서 조화가 진행되었으나, 1조째의 제1 세정공정SA1에 있어서 오존세정으로 산화막을 형성한 경우(수준3~8)에서는, 2조째의 제2 세정공정SA2에 있어서 SiO2의 에칭량이 0.2nm 이상에서 조화가 진행되었다. 이와 같이, 제1 세정공정SA1에 있어서의 상기 산화막 형성방법마다, 조화에 필요한 SiO2 에칭량을 조화에칭량으로서 산출해 둠으로써, 확실하게 조화를 진행시킬 수 있다. 한편, 통상, 자연산화막두께는 1nm로 알려져 있으며, 지표가 되는 에칭량이 1nm보다 작은 것은 본 발명에서는 SiO2의 에칭량을 매우 치밀하고 에칭되기 어려운 열산화막을 이용하고 있기 때문이다. 열산화막의 에칭량을 지표로 함으로써, 제1 세정공정SA1에 있어서의 상기 산화막 형성방법마다 산화막종이 상이한 경우에도, 조화에 필요한 에칭량을 조화에칭량으로서 미리 파악함으로써, 산화막종마다 에칭량을 산출할 필요가 없어, 신속하게 세정조건을 선정할 수 있다.
또한, 이 태양의 세정방법에서는, 도 8에 나타내는 바와 같이, 제2 세정공정SA2의 세정공정 전에, 제1 세정공정SA1에서 형성된 상기 산화막의 일부가 남도록 상기 산화막의 얇게 하는 추가 세정공정SA3을 추가하고, 이 추가 세정공정의 SiO2의 에칭량과 상기 제2 세정공정의 SiO2의 에칭량의 합계가 상기 조화에칭량 이상이 되도록 세정시간을 조정할 수도 있다.
이하의 표 2에, 1조째의 제1 세정공정SA1에서의 산화막형성, 2조째에서 산화막을 얇게 하는 추가 세정공정SA3을 행하고, 3조째의 제2 세정공정SA2에서 Si/SiO2 에칭선택비가 95인 세정액으로 세정한 웨이퍼의 Haze값과 조화정도를 판정한 결과를 나타낸다.
수준2, 4 및 5에서는, 제1 조째의 제1 세정공정SA1 후, 제2 조째의 추가 세정공정SA3으로서 SC1에 의한 세정을 행하고, 이어서 제3 조째의 제2 세정공정SA2를 행하였다. 한편, 수준1 및 3에서는, 추가 세정공정SA3을 행하지 않았다.
제1 세정공정SA1에서의 SC1세정으로 형성한 산화막에 대하여, Si/SiO2 에칭선택비가 95인 세정액(액조성 1:1:1000, 45℃)으로 3분 세정해도 SiO2의 에칭량이 0.12nm로 조화진행의 지표가 되는 0.14nm 이하이기 때문에 조화가 진행되지 않았다(수준1). 한편, 제2 세정공정SA2 전에 추가 세정공정SA3에 있어서 액조성 1:0:100의 수산화암모늄을 포함하는 수용액으로 1분 추가 세정한 후, 수준1과 동일한 세정을 행한 결과, 조화가 진행되어 있었다. 이 추가 세정공정에서의 에칭량은 0.06nm인 점에서, SiO2의 총에칭량은 0.06nm+0.12nm=0.18nm가 되고, 지표인 0.14nm 이상이 되었기 때문에 조화가 진행된 것으로 생각된다. 수준3~5의 오존산화막에 대해서도 지표 0.2nm 이상이 되는 수준5에서만 조화가 진행되어 있었다. 이와 같이, 제2 세정공정(SA2) 전에 조화를 진행하기 쉽게 하는 추가 세정공정(SA3)을 추가시킬 수도 있다.
이와 같이, 제2 세정공정SA2에서의 세정온도, 세정시간, 액조성으로 SiO2의 에칭량을 조정해도 되고, 추가 세정공정SA3에서 SiO2의 에칭량을 조정해도 상관없다. 한편, 추가 세정공정SA3의 약액으로는, 실리콘 산화막을 얇게 하는 세정액이면 특별히 제한은 없고, 예를 들어 수산화암모늄을 포함하는 수용액이나 불산 등을 들 수 있다.
계속해서, 자연산화막의 형성방법(자연산화막의 종류), Si/SiO2 에칭선택비의 영향을 조사한 결과를 도 13에 나타내었다. SEM화상을 비교하면, 자연산화막의 종류, Si/SiO2 에칭선택비, 세정시간에 따라 다양한 거칠기가 형성되어 있는 것을 알 수 있다. KLA사제 파티클카운터 SP3에서의 Haze값은 88~1871ppm의 범위이며, AFM으로부터 얻어지는 Sa값은 0.31~5.5nm까지 변화하고 있다. 요컨대, 미리, 제1 세정공정에 있어서의 산화막의 형성방법(산화막의 종류), Si/SiO2 에칭선택비에 대한 제2 세정공정 후의 조화(표면거칠기)를 평가하고, 이들 조건과 제2 세정공정 후의 표면거칠기의 관계를 구해 둠으로써, 목적의 거칠기에 따라 세정조건을 결정할 수 있다. 예를 들어, 제1 세정공정SA1에 있어서의 산화막의 형성방법마다, SiO2에 대한 Si의 에칭선택비 및 세정시간과, 표면거칠기의 관계를 구하고, 구해진 관계에 기초하여, SiO2에 대한 Si의 에칭선택비, 세정시간을 선정하여, 제2 세정공정을 행하는 것이 바람직하다. 한편, Haze값과 Sa값의 대소관계가 일치하지 않는 것은, 양자의 검출방법에 기인하기 때문이며, 적당히 필요한 지표를 구분하여 사용하면 된다. 세정시간의 영향에 대해서는 도 14에 나타낸 바와 같이, Si/SiO2 에칭선택비가 상이한 2수준에 있어서, 세정시간에 의존하여 Haze값이 크게 변화하고 있는 점에서, 세정시간을 조정하여 목적의 거칠기를 형성하는 것도 용이하다. 이와 같이 본 발명의 조화방법은 제1 세정공정에서 형성하는 산화막의 종류(제1 세정공정에 있어서의 산화막의 형성방법), Si/SiO2 에칭선택비, 세정시간으로 유연히 형성되는 거칠기를 변화시킬 수 있어, 유용하다.
계속해서, 본 발명의 세정을 실시할 때의 세정방식에 대하여 서술한다. 현재, 웨이퍼의 세정방식은 대부분이 약액이나 순수 등의 액체를 사용하는 것이며 웨트세정으로 불린다. 그 중에서 주된 방식으로는 한 번에 많은 웨이퍼를 함께 세정하는 배치방식과 웨이퍼를 1매씩 처리하는 매엽방식으로 나누어진다. 배치방식은 장치구성상 웨이퍼의 표면 및 이면의 양방이 약액에 침지되기 때문에, 본 발명의 세정을 행하면 표리면이 조화된다. 이에 반해, 매엽방식은 웨이퍼를 회전시키면서 약액을 스프레이하기 때문에, 웨이퍼의 편면만을 세정할 수 있다. 본 발명자들이 조사한 결과, 본 발명에서는, SiO2의 에칭량이 소정값 이상이고, Si/SiO2 에칭선택비가 95 이상인 수용액을 이용하여 제2 세정공정을 행하면, 배치방식 및 매엽방법 어느 방식으로도 조화할 수 있다. 웨이퍼의 제조공정을 고려하여, 적당히 방식을 선정할 수 있는 것을 알 수 있었다.
상기 서술한 바와 같이 이면만이 거친 웨이퍼를 제작하려면, 매엽방식인 경우는 이면만을 세정하면 되고, 배치방식인 경우는 표리면 양방 모두가 조화되기 때문에, 후술하는 연마공정에 의해 표면측의 품질을 양호하게 하는 것이 바람직하다.
예를 들어, 본 발명의 실리콘 웨이퍼의 세정방법을 배치식의 세정기로 행하여 실리콘 웨이퍼의 표리면 모두 조화하고, 그 후 CMP연마와 같은 편면연마를 한쪽의 면(즉 표면)에 대하여 행함으로써, 이 한쪽의 면과는 반대측의 면(즉 이면)만이 선택적으로 조화된 웨이퍼를 제조할 수 있다.
이에, 본 발명의 실리콘 웨이퍼의 세정방법 후에 행할 수 있는 연마공정에 대하여 상세히 서술한다. Si/SiO2 에칭선택비가 95 이상인 세정액으로 조화한 웨이퍼에 대하여, 연마절삭량 500nm를 목표로 CMP연마를 행하고, KLA제의 파티클카운터 SP5에 의해 19nmUP으로 19nm보다 큰 LLS수를 평가한 결과, 도 15와 같이, Si의 에칭량이 많은 수준에서 LLS수가 증가하고 있었다. 이는 에칭량이 많아 연마로 에칭에 기인하는 결함을 제거할 수 없었기 때문이다. 이에 반해, Si의 에칭량이 적은 수준에서는 매우 LLS수가 적고 양호하였다. 따라서, Si의 에칭량을 지표로 함으로써 CMP 후의 LLS품질을 추정할 수 있다. 또한, LLS수가 증가한 수준에 대해서도 CMP의 절삭량을 늘림으로써 LLS품질을 양호하게 할 수 있으며, Si 에칭량으로부터 CMP연마절삭량을 선정하는 것이 바람직하다. 상기 서술한 바와 같이 조화는 SiO2가 에칭되어, Si가 노출되고 나서 발생하기 때문에, 예를 들어 제2 세정공정SA2의 세정시간을 3분으로 한 경우에 조화의 진행개시시간을 2분으로 추측한 경우에는, 세정시간 1분 상당의 Si 에칭량 이상이 되도록 절삭량을 조정할 수도 있다. 이에 따라 필요최소한의 절삭량으로 할 수도 있다. 또한, 제조의 스루풋의 관점에서 연마절삭량을 작게 하고자 하는 경우에는, Si 에칭량이 적은 조건으로 제2 세정공정SA2를 행할 수도 있으며, 에칭량을 제어할지, 연마절삭량을 제어할지는 적당히 선정할 수 있다. 이러한 조건으로 연마함으로써, 배치방식으로 표리면을 조화한 경우에도, 표면 LLS품질이 양호하고 이면만이 선택적으로 조화된 웨이퍼를 제조할 수 있다. 이러한 웨이퍼이면, 웨트환경하에서도 척불량을 일으키지 않고, 안정된 제조가 가능해진다.
(실리콘 웨이퍼)
도 16은, 본 발명의 실리콘 웨이퍼의 일례의 일부를 나타내는 개략측면도이다.
도 16에 나타내는 실리콘 웨이퍼(1)는, 조화된 면(2)을 갖는다. 조화된 면(2)의 원자간력현미경으로 측정되는 거칠기지표 Sa값은, 0.3nm 이상, 5.5nm 이하이다. 또한, 조화된 면(2)의 파티클카운터로 측정되는 거칠기지표 Haze값은, 50ppm 이상, 1900ppm 이하이다.
이러한 실리콘 웨이퍼(1)이면, 조화된 면(2)이 척에 의한 흡착에 적합한 거칠기를 나타내기 때문에, 가공공정 중의 반송불량을 저감할 수 있다.
이러한 조화된 면(2)을 갖는 실리콘 웨이퍼(1)는, 본 발명의 실리콘 웨이퍼의 세정방법으로 실리콘 웨이퍼의 표리면을 조화함으로써 얻을 수 있다.
도 16에 나타내는 실리콘 웨이퍼(1)는, 조화된 면(2)의 반대측의 면으로서, 경면(3)을 갖는다. 이러한 경면(3)은, 본 발명의 실리콘 웨이퍼의 세정방법에 의해 세정된 실리콘 웨이퍼의 편면에 대하여 CMP연마와 같은 편면연마를 행함으로써 얻을 수 있다.
도 16에 나타내는 실리콘 웨이퍼(1)는, 조화된 면(2)에 더하여 경면(3)을 갖기 때문에, 우수한 품질을 나타낼 수 있다.
(실시예)
이하, 실시예 및 비교예를 이용하여 본 발명을 구체적으로 설명하는데, 본 발명은 이들로 한정되는 것은 아니다.
(실시예 1~8)
DSP가공 후의 베어면의 실리콘 웨이퍼를 준비하고, 배치식 세정기로 이하의 세정을 행하였다. SC1세정의 약액은 28질량%의 암모니아수(NH4OH), 30질량%의 과산화수소수(H2O2)를 이용하였다. 1조째는 산화막형성을 목적으로 오존수세정(25ppm, 25℃/3분), 혹은 SC1세정(NH4OH:H2O2:H2O=1:1:10, 60℃/3분)으로 하고, 2조째는 조화형성을 목적으로 액조성, 온도 및 시간을 할당한 SC1세정을 행하였다. 보다 구체적인 조건은 표 3에 나타내었다. 그 후, KLA사제 파티클카운터 SP3으로, Haze평가를 행하였다. 조화하지 않은 웨이퍼의 Haze값이 20~30ppm이었기 때문에, Haze값 50ppm 이상의 웨이퍼를 조화되었다고 판정하였다. 결과를 이하의 표 3에 나타낸다. 한편, 청구항 1에 기재한 바와 같이, 본 발명은, 실리콘 웨이퍼를 조화하는 것이기 때문에, 최종적으로 조화가 달성된 것이 본래의 실시예이지만, 참고를 위해, 최종적으로 조화에 이르지 않은 수준에 대해서도 이하의 표 3의 실시예란에 참고로서 나타내고 있다.
(비교예 1)
액조성 NH4OH:H2O2:H2O=1:5:1000으로 2조째에서의 SC1세정을 행한 것 이외는 실시예 2와 동일하게 하여, 웨이퍼의 세정을 행하였다. 결과를 이하의 표 3에 나타낸다.
오존(O3) 산화막면에 대하여, 액조성 NH4OH:H2O2:H2O=1:1:1000(NH4OH 농도: 0.025질량%, H2O2 농도: 0.033질량%) 혹은 액조성 NH4OH:H2O2:H2O=1:1:500(NH4OH 농도: 0.051질량%; H2O2 농도: 0.066질량%)으로 세정한 수준(실시예 1~3)을 보면, 액조성 1:1:1000에서는 세정온도가 70℃인 경우(실시예 1)는 4분부터, 세정온도가 80℃인 경우(실시예 2)는 3분부터 Haze값이 상승하여, 조화 진행되고 있었다. 80℃가 산화막의 에칭이 빨리 진행되었기 때문에 80℃가 조화하기 쉬웠던 것으로 생각된다. 액조성 1:1:500, 세정온도 80℃인 경우(실시예 3)에서는 4분부터 Haze값이 상승하여 조화가 진행되고 있었다.
계속해서, 오존(O3) 산화막면에 대하여, 세정온도를 80℃로 하고, 액조성 NH4OH:H2O2:H2O=1:2:1000(NH4OH 농도: 0.025질량%, H2O2 농도: 0.066질량%), 액조성 NH4OH:H2O2:H2O=1:3:1000(NH4OH 농도: 0.025질량%, H2O2 농도: 0.099질량%), 액조성 NH4OH:H2O2:H2O=1:5:1000(NH4OH 농도: 0.025질량%, H2O2 농도: 0.165질량%)으로 세정한 수준(실시예 4 및 5, 그리고 비교예 1)을 보면, 액조성 1:2:1000(실시예 4)과 1:3:1000(실시예 5)에서는 10분만 Haze값의 상승이 보이고, 3분 및 5분에서는 조화가 일어나지 않았다. 액조성 1:5:1000(비교예 1)에서는 10분 후에도 Haze값의 상승은 보이지 않고, 조화는 일어나지 않았다. 이것은 과산화수소만 증가함으로써, 에칭이 억제되었기 때문으로 생각된다.
다음으로 SC1세정으로 형성된 SC1 산화막면에 대하여, 액조성 NH4OH:H2O2:H2O=1:2:1000(NH4OH 농도: 0.025질량%, H2O2 농도: 0.066질량%), 액조성 NH4OH:H2O2:H2O=1:3:1000(NH4OH 농도: 0.025질량%, H2O2 농도: 0.099질량%), 또는 액조성 NH4OH:H2O2:H2O=1:1:500(NH4OH 농도: 0.051질량%, H2O2 농도: 0.066질량%)으로 세정한 수준(실시예 6~8)에서는, 액조성 1:2:1000(실시예 6)과 1:1:500(실시예 8)에서는 세정시간 1.5분에서 조화가 진행되고 있으며, 오존(O3) 산화막면보다 조화가 진행되기 쉬웠다. 이것은, 오존(O3) 산화막과 SC1 산화막의 막두께나 막질이 상이하기 때문으로 생각된다. 이와 같이 산화막종(산화막 형성방법)마다, 수산화암모늄 농도, 과산화수소 농도, 세정온도 및 세정시간과 표면거칠기의 관계를 구해 두면, 이 관계에 기초하여 세정조건을 선정하여 세정함으로써, 목표 거칠기의 웨이퍼를 제조할 수 있다. 실시예 7에서도, 세정시간 6분에서, 웨이퍼의 표리면이 조화되어 있는 것을 확인할 수 있었다.
실시예 6의 2조째 세정시간 1.5분의 수준으로 세정한 실리콘 웨이퍼의 편측의 면에 대하여 CMP가공을 행한 후, CMP연마기로 척 테스트를 행하였다. 수중 보관한 웨이퍼의 CMP가공을 행한 측과는 반대측의 조화된 면(이면)측을 척하여 연마기의 스테이지에 웨이퍼를 언척시키는 반송하는 테스트를 반복하여 200회 행한 결과, 200회 모두 불량 없이 반송할 수 있었다.
(비교예 2~6)
실시예와 동등한 DSP가공 후의 베어면의 실리콘 웨이퍼를 준비하고, 배치식 세정기로 이하의 세정을 행하였다. 1조째는, 오존수세정에 의한 산화막형성(비교예 2 및 3), 혹은 세정을 행하지 않고 베어면 그대로(비교예 4~6)로 하였다. 2조째는, 액조성 NH4OH:H2O2:H2O=1:1:10(NH4OH 농도: 2.12질량%, H2O2 농도: 2.77질량%), 또는 NH4OH:H2O2:H2O=1:1:100(NH4OH 농도: 0.25질량%, H2O2 농도: 0.33질량%)으로 하고, 베어면만, 이들 외에, 액조성 NH4OH:H2O2:H2O=1:1:1000(NH4OH 농도: 0.025질량%, H2O2 농도: 0.033질량%)으로의 세정도 행하였다. 비교예 2~6의 세정조건 및 결과를, 이하의 표 4에 나타낸다.
비교예 2~6 모두에서 Haze값 50ppm을 초과하는 수준은 없었다. 비교예 6의 2조째 세정시간 10분에서는, 42ppm으로 약간 Haze값의 상승은 보였으나, 50ppm을 초과하지 않았기 때문에 조화되어 있지 않다고 판단하였다.
비교예 2의 2조째 세정시간 10분의 수준으로 세정한 실리콘 웨이퍼의 편측의 면에 대하여, CMP가공을 행한 후, CMP연마기로 실시예와 동일한 척 테스트를 200회 행하였다. 그 결과, 200회 중 4회에서 웨이퍼가 척으로부터 탈리되지 않는 불량이 발생하였다.
(실시예 A1~A12, A19~A33)
DSP연마가공 후의 베어면의 웨이퍼를 준비하고, 배치식 세정기로 이하의 세정을 행하였다. SC1세정의 약액은 28질량%의 암모니아수(NH4OH), 30질량%의 과산화수소수(H2O2)를 이용하였다. 1조째는 제1 세정공정으로서 산화막형성을 목적으로 오존수세정(25ppm, 25℃/3분), 혹은 SC1세정(NH4OH:H2O2:H2O=1:1:10, 45℃/3분)으로 하고, 2조째는 제2 세정공정으로서, 조화형성을 목적으로, 이하의 표 5 및 표 6에 나타내는 바와 같이 조성, 온도, 시간을 할당한 SC1세정을 행하였다. 그 후, KLA사제 파티클카운터 SP3으로 Haze평가를 행하였다. 또한, 동시에, 2조째에서 이용한 각각의 수용액에 대하여, 앞서 설명한 방법으로 세정 전후의 막두께차로부터 Si의 에칭량과 SiO2의 에칭량을 산출하고, Si/SiO2 에칭선택비를 산출하였다. 한편, Si의 에칭량의 산출은 HF세정 후의 자연산화막이 없는 베어면이 노출된 실리콘 웨이퍼로 행하고, 평탄도측정기로 웨이퍼 세정 전후의 웨이퍼두께로부터 Si의 에칭량을 구하였다. SiO2의 에칭량의 산출은 열산화로 형성한 5nm 산화막부착 웨이퍼로 행하고, J.A.Woolam사제 분광 엘립소메트리 M-2000V로 세정 전후의 산화막두께로부터 SiO2의 에칭량을 구하였다.
조화 전의 웨이퍼의 Haze값이 20ppm 정도였던 점에서, 실시예 A1~A12, A19~A33은 모두 조화되었다고 판정하였다.
(실시예 A13~A18, 및 A34)
DSP연마가공 후의 베어면의 웨이퍼를 준비하고, 배치식 세정기로 이하의 세정을 행하였다. SC1세정의 약액은 28질량%의 암모니아수(NH4OH), 30질량%의 과산화수소수(H2O2)를 이용하였다. 1조째는 제1 세정공정으로서 산화막형성을 목적으로 오존수세정(25ppm, 25℃/3분), 혹은 SC1세정(NH4OH:H2O2:H2O=1:1:10, 45℃/3분)으로 하고, 2조째는 산화막을 얇게 하기 위한 추가 세정공정으로서, 조성 1:0:100의 암모니아수 혹은 0.05wt%의 HF로, 베어면이 노출되지 않도록, 1조째에서 형성한 산화막의 일부의 제거를 행하고, 3조째는 제2 세정공정으로서 조화형성을 목적으로, 이하의 표 5 및 표 6에 나타내는 바와 같이 조성, 온도, 시간을 할당한 SC1세정을 행하였다. 또한, 동시에, 3조째에서 이용한 각각의 수용액에 대하여, 앞서 설명한 방법으로 세정 전후의 막두께차로부터 Si의 에칭량과 SiO2의 에칭량을 산출하고, Si/SiO2 에칭선택비를 산출하였다. 한편, 2조째의 추가 세정공정에서는 사전에 5nm 산화막부착 웨이퍼를 이용하여, SiO2의 에칭량을 산출하고, 1조째의 산화막종이 오존 산화막인 경우는 2조째 및 3조째에서의 토털 SiO2의 에칭량이 0.2nm 이상이 되도록, 1조째의 산화막종이 SC1 산화막인 경우는 2조째 및 3조째의 토털 SiO2의 에칭량이 1.4nm 이상이 되도록, 세정조건을 조정하였다. 세정 후의 SP3의 Haze값으로부터, 모두 조화되었다고 판정하였다.
다음으로, 실시예 A19의 Si 에칭량이 820nm, 실시예 A22의 Si 에칭량이 230nm였던 점에서, 실시예 A19의 실리콘 웨이퍼의 표면에 대하여, 연마절삭량 1000nm의 CMP연마가공을 행하고, 실시예 A22의 실리콘 웨이퍼에 대하여, 연마절삭량 500nm의 CMP연마가공을 행하였다. CMP가공 후의 각 웨이퍼의 KLA사제 SP5/19nmUp으로 LLS를 평가한 결과, 각각 12pcs, 19pcs가 되어 양호한 LLS품질이 되었다. 그 후, 수중 보관한 웨이퍼의 이면측을 척하여 연마기의 스테이지에 웨이퍼를 언척시키는 반송하는 테스트를 반복하여 200회 행한 결과, 200회 모두 불량 없이 반송할 수 있었다.
(비교예 A1~A13)
DSP연마가공 후의 베어면의 웨이퍼를 준비하고, 배치식 세정기로 이하의 세정을 행하였다. SC1세정의 약액은 28질량%의 암모니아수(NH4OH), 30질량%의 과산화수소수(H2O2)를 이용하였다. 1조째는 제1 세정공정으로서 산화막형성을 목적으로 오존수세정(25ppm, 25℃/3분)으로 하고, 2조째는 제2 세정공정으로서, 조화형성을 목적으로, 이하의 표 7에 나타내는 바와 같이, 조성, 온도, 시간을 할당한 SC1세정을 행하였다. 그 후, KLA사제 파티클카운터 SP3으로 Haze평가를 행하였다. 또한, 동시에, 2조째에서 이용한 각각의 수용액에 대하여, 앞서 설명한 방법으로 세정 전후의 막두께차로부터 Si 에칭량과 SiO2 에칭량을 산출하고, Si/SiO2 선택비를 산출하였다. 한편, Si의 에칭량의 산출은 HF세정 후의 자연산화막이 없는 베어면이 노출된 실리콘 웨이퍼로 행하고, 평탄도측정기로 웨이퍼 세정 전후의 웨이퍼두께로부터 Si의 에칭량을 구하였다. SiO2의 에칭량의 산출은 열산화로 형성한 5nm 산화막부착 웨이퍼로 행하고, 분광 엘립소메트리로 세정 전후의 산화막두께로부터 SiO2의 에칭량을 구하였다.
표 7에 나타내는 바와 같이, 비교예 A1~A13에서는, SP3의 Haze값은 모두 20ppm 전후이며, 조화되어 있지 않은 웨이퍼와 동등해져, 조화되어 있지 않다고 판단하였다.
비교예 A1의 수준에 대하여, 연마절삭량 500nm의 CMP연마가공을 행한 후, CMP연마기로 실시예 A19와 동일한 척 테스트를 200회 행하였다. 200회 중 4회에서 웨이퍼가 척으로부터 탈리되지 않는 불량이 발생하였다.
이상의 결과로부터, 본 발명의 실시예 A1~34에서는, 제2 세정공정에 있어서 SiO2에 대한 Si의 에칭선택비가 95 이상인 것을 이용함으로써, 실리콘 웨이퍼의 표리면, 특히 이면을, 척에 의한 흡착에 적합한 거칠기를 나타내기에 충분하게 조화할 수 있었던 것을 알 수 있다.
한편, 비교예 A1~13에서는, 제2 세정공정에 있어서 SiO2에 대한 Si의 에칭선택비가 95 이상인 것을 이용하지 않았기 때문에, 실리콘 웨이퍼의 표리면, 특히 이면을, 척에 의한 흡착에 적합한 거칠기를 나타내기에 충분하게 조화할 수 없었다.
한편, 본 발명은. 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 동일한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (13)

  1. 실리콘 웨이퍼를 조화하는 세정방법으로서,
    상기 실리콘 웨이퍼에, SC1세정, SC2세정, 또는 오존수세정으로, 산화막을 형성하고,
    상기 산화막이 형성된 실리콘 웨이퍼를,
    수산화암모늄 농도가 0.051질량% 이하인 수산화암모늄 희석수용액, 또는
    수산화암모늄 농도가 0.051질량% 이하이고, 과산화수소 농도가 0.2질량% 이하이며 또한 상기 수산화암모늄 농도의 4배 이하인, 수산화암모늄과 과산화수소수를 포함하는 희석수용액
    중 어느 하나의 수용액으로 세정함으로써 상기 실리콘 웨이퍼의 표리면을 조화하는 것을 특징으로 하는 실리콘 웨이퍼의 세정방법.
  2. 제1항에 있어서,
    미리, 상기 산화막의 형성방법마다, 상기 수산화암모늄 농도 또는 상기 수산화암모늄 농도와 상기 과산화수소 농도, 세정온도 및 세정시간과, 상기 세정 후의 표면거칠기의 관계를 구하고,
    구해진 관계에 기초하여, 상기 수산화암모늄 농도 또는 상기 수산화암모늄 농도와 상기 과산화수소 농도, 세정온도, 및 세정시간을 선정하여, 세정을 행하는 것을 특징으로 하는 실리콘 웨이퍼의 세정방법.
  3. 제1항 또는 제2항에 기재된 실리콘 웨이퍼의 세정방법에 의해 세정된 실리콘 웨이퍼의 한쪽의 면에 대하여 CMP연마를 행하고, 상기 한쪽의 면과는 반대측의 면만이 선택적으로 조화되어 있는 실리콘 웨이퍼를 얻는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  4. 실리콘 웨이퍼로서, 원자간력현미경으로 측정되는 거칠기지표 Sa값이 0.3nm 이상, 5.5nm 이하인 조화된 면을 갖는 것을 특징으로 하는 실리콘 웨이퍼.
  5. 실리콘 웨이퍼로서, 파티클카운터로 측정되는 거칠기지표 Haze값이 50ppm 이상, 1900ppm 이하인 조화된 면을 갖는 것을 특징으로 하는 실리콘 웨이퍼.
  6. 제4항 또는 제5항에 있어서,
    상기 조화된 면과는 반대측의 면은 경면인 것을 특징으로 하는 실리콘 웨이퍼.
  7. 실리콘 웨이퍼를 조화하는 세정방법으로서,
    상기 실리콘 웨이퍼에, SC1세정, SC2세정, 또는 오존수세정으로, 산화막을 형성하는 제1 세정공정과
    상기 산화막이 형성된 실리콘 웨이퍼를,
    수산화암모늄을 포함하는 수용액, 또는
    수산화암모늄과 과산화수소수를 포함하는 수용액
    중 어느 하나의 수용액으로 세정함으로써 상기 실리콘 웨이퍼의 표리면 또는 이면을 조화하는 제2 세정공정
    을 포함하고,
    상기 제2 세정공정에서 이용하는 수용액으로서, SiO2에 대한 Si의 에칭선택비가 95 이상인 것을 이용하는 것을 특징으로 하는 실리콘 웨이퍼의 세정방법.
  8. 제7항에 있어서,
    상기 제2 세정공정에서 이용하는 상기 수용액의 상기 SiO2에 대한 Si의 에칭선택비를, (Si의 에칭량/SiO2의 에칭량)으로부터 구하고,
    상기 Si의 에칭량의 산출용 웨이퍼로서, 자연산화막이 없는 베어면이 노출된 실리콘 웨이퍼, 에피택셜 웨이퍼, 또는 SOI 웨이퍼 중 어느 하나를 이용하고,
    상기 SiO2의 에칭량의 산출용 웨이퍼로서, 막두께가 3nm 이상인 실리콘 산화막부착 웨이퍼를 이용하는 것을 특징으로 하는 실리콘 웨이퍼의 세정방법.
  9. 제7항 또는 제8항에 있어서,
    미리, 상기 제1 세정공정에 있어서의 상기 산화막의 형성방법마다, 상기 제2 세정공정에서 조화가 진행되기 위해 필요한 SiO2의 에칭량을 조화에칭량으로서 산출해 두고,
    상기 제2 세정공정에서의 SiO2의 에칭량이 상기 조화에칭량 이상이 되도록 상기 제2 세정공정의 세정시간을 선정하는, 및/또는
    상기 제2 세정공정 전에, 상기 제1 세정공정에서 형성된 상기 산화막의 일부가 남도록 상기 산화막을 얇게 하는 추가 세정공정을 추가하고, 이 추가 세정공정에서의 SiO2의 에칭량과 상기 제2 세정공정에서의 SiO2의 에칭량의 합계가 상기 조화에칭량 이상이 되도록, 세정시간을 조정하는 것을 특징으로 하는 실리콘 웨이퍼의 세정방법.
  10. 제7항 내지 제9항 중 어느 한 항에 있어서,
    미리, 상기 제1 세정공정에 있어서의 상기 산화막의 형성방법마다, 상기 SiO2에 대한 Si의 에칭선택비 및 세정시간과, 표면거칠기의 관계를 구하고,
    구해진 관계에 기초하여, 상기 SiO2에 대한 Si의 에칭선택비, 세정시간을 선정하여, 제2 세정공정을 행하는 것을 특징으로 하는 실리콘 웨이퍼의 세정방법.
  11. 제7항 내지 제10항 중 어느 한 항에 기재된 실리콘 웨이퍼의 세정방법에 의해 세정되어, 표리면이 조화된 실리콘 웨이퍼의 한쪽의 면에 대하여, CMP연마를 행하고, 상기 한쪽의 면과는 반대면인 면만이 선택적으로 조화되어 있는 실리콘 웨이퍼를 얻는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  12. 제11항에 있어서,
    상기 CMP연마의 절삭량을, 상기 제2 세정공정에서의 Si의 에칭량 이상이 되도록 설정하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  13. 제11항에 있어서,
    상기 제2 세정공정에서의 Si의 에칭량을, 상기 CMP연마의 절삭량 이하가 되도록 설정하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
KR1020237030301A 2021-03-09 2022-02-21 실리콘 웨이퍼의 세정방법, 실리콘 웨이퍼의 제조방법 및 실리콘 웨이퍼 KR20230152702A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2021037267 2021-03-09
JPJP-P-2021-037267 2021-03-09
JP2021079337A JP2022138089A (ja) 2021-03-09 2021-05-07 シリコンウェーハの洗浄方法、シリコンウェーハの製造方法及びシリコンウェーハ
JPJP-P-2021-079337 2021-05-07
PCT/JP2022/006823 WO2022190830A1 (ja) 2021-03-09 2022-02-21 シリコンウェーハの洗浄方法、シリコンウェーハの製造方法及びシリコンウェーハ

Publications (1)

Publication Number Publication Date
KR20230152702A true KR20230152702A (ko) 2023-11-03

Family

ID=83227709

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237030301A KR20230152702A (ko) 2021-03-09 2022-02-21 실리콘 웨이퍼의 세정방법, 실리콘 웨이퍼의 제조방법 및 실리콘 웨이퍼

Country Status (5)

Country Link
US (1) US20240120192A1 (ko)
EP (1) EP4307347A1 (ko)
KR (1) KR20230152702A (ko)
TW (1) TW202300237A (ko)
WO (1) WO2022190830A1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766195A (ja) 1993-06-29 1995-03-10 Sumitomo Sitix Corp シリコンウェーハの表面酸化膜形成方法
JPH07240394A (ja) 1994-02-28 1995-09-12 Sumitomo Sitix Corp 半導体ウェーハの表面洗浄方法
JPH10242107A (ja) 1997-02-18 1998-09-11 Internatl Business Mach Corp <Ibm> 超小型電子回路基板の改良された洗浄方法
JPH11121419A (ja) 1997-10-16 1999-04-30 Nec Corp 半導体基板の処理薬液及び半導体基板の薬液処理方法
JP2011082372A (ja) 2009-10-08 2011-04-21 Sumco Corp シリコンウェーハの洗浄溶液およびそれを使用した洗浄方法
JP2012523706A (ja) 2009-04-08 2012-10-04 サンソニックス 基板から汚染物質を除去するための方法および装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3615091B2 (ja) * 1999-07-27 2005-01-26 三菱住友シリコン株式会社 張り合わせ誘電体分離ウェーハの製造方法
JP2002100599A (ja) * 2000-09-21 2002-04-05 Mitsubishi Materials Silicon Corp シリコンウェーハの枚葉洗浄方法
JP2015191787A (ja) * 2014-03-28 2015-11-02 旭化成イーマテリアルズ株式会社 有機エレクトロルミネッセンス素子用基板、有機エレクトロルミネッセンス素子、照明装置及び表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766195A (ja) 1993-06-29 1995-03-10 Sumitomo Sitix Corp シリコンウェーハの表面酸化膜形成方法
JPH07240394A (ja) 1994-02-28 1995-09-12 Sumitomo Sitix Corp 半導体ウェーハの表面洗浄方法
JPH10242107A (ja) 1997-02-18 1998-09-11 Internatl Business Mach Corp <Ibm> 超小型電子回路基板の改良された洗浄方法
JPH11121419A (ja) 1997-10-16 1999-04-30 Nec Corp 半導体基板の処理薬液及び半導体基板の薬液処理方法
JP2012523706A (ja) 2009-04-08 2012-10-04 サンソニックス 基板から汚染物質を除去するための方法および装置
JP2011082372A (ja) 2009-10-08 2011-04-21 Sumco Corp シリコンウェーハの洗浄溶液およびそれを使用した洗浄方法

Also Published As

Publication number Publication date
EP4307347A1 (en) 2024-01-17
US20240120192A1 (en) 2024-04-11
WO2022190830A1 (ja) 2022-09-15
TW202300237A (zh) 2023-01-01

Similar Documents

Publication Publication Date Title
TWI393168B (zh) 降低矽晶圓中金屬污染之方法
JP6066729B2 (ja) Ｓｏｉ構造における非接合領域の幅の減少方法ならびにその方法によって製造したウエハおよびｓｏｉ構造
US9340900B2 (en) Epitaxial wafer and method of producing same
US7479204B2 (en) Method of manufacturing semiconductor substrate and method of evaluating quality of semiconductor substrate
JP3943869B2 (ja) 半導体ウエーハの加工方法および半導体ウエーハ
EP1900858B1 (en) Epitaxial wafer and method of producing same
CN116918041A (zh) 硅晶圆的清洗方法、硅晶圆的制造方法及硅晶圆
KR20230152702A (ko) 실리콘 웨이퍼의 세정방법, 실리콘 웨이퍼의 제조방법 및 실리콘 웨이퍼
JPH05226203A (ja) 鏡面ウエーハ並びにその製造方法及び検査方法
JP6773070B2 (ja) シリコンウェーハの評価方法及びシリコンウェーハの製造方法
US20120065116A1 (en) Cleaning liquid and cleaning method
JP7279753B2 (ja) シリコンウェーハの洗浄方法および製造方法
JP6536502B2 (ja) パーティクルカウンタ校正用ウェーハの作製方法
JP2022138089A (ja) シリコンウェーハの洗浄方法、シリコンウェーハの製造方法及びシリコンウェーハ
JPH11233485A (ja) 半導体ウエーハの加工方法および半導体ウエーハ
WO2023032497A1 (ja) シリコンウェーハの洗浄方法および製造方法、並びに洗浄液中の過酸化水素濃度評価方法および過酸化水素濃度管理方法
JP5680846B2 (ja) エピタキシャルウェーハの製造方法
JP7484808B2 (ja) 半導体単結晶基板の結晶欠陥評価方法
WO2023234005A1 (ja) 単結晶シリコンウェーハのドライエッチング方法、単結晶シリコンウェーハの製造方法、及び単結晶シリコンウェーハ
WO2019049641A1 (ja) シリコンウェーハの評価方法及びシリコンウェーハの製造方法
JP4784287B2 (ja) シリコン単結晶基板の結晶欠陥評価方法
JP2023112235A (ja) 膜厚測定装置用の標準サンプル群、その製造方法及び標準サンプル群を用いた膜厚測定装置の管理方法
JP5385566B2 (ja) 研磨クロスの金属汚染評価方法
JP2003270167A (ja) シリコンウエハのグローン・イン欠陥密度の評価方法
JP2011119439A (ja) エピタキシャルウェーハの製造方法