JP5680846B2 - エピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP5680846B2
JP5680846B2 JP2009276595A JP2009276595A JP5680846B2 JP 5680846 B2 JP5680846 B2 JP 5680846B2 JP 2009276595 A JP2009276595 A JP 2009276595A JP 2009276595 A JP2009276595 A JP 2009276595A JP 5680846 B2 JP5680846 B2 JP 5680846B2
Authority
JP
Japan
Prior art keywords
epitaxial
polishing
epitaxial film
wafer
cleaning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009276595A
Other languages
English (en)
Other versions
JP2011116599A (ja
Inventor
信司 中原
信司 中原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2009276595A priority Critical patent/JP5680846B2/ja
Publication of JP2011116599A publication Critical patent/JP2011116599A/ja
Application granted granted Critical
Publication of JP5680846B2 publication Critical patent/JP5680846B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

本発明は、エピタキシャルウェーハの製造方法、特に、エピタキシャル膜の形成後でかつエピタキシャル膜の表面を研磨する前に、所定の洗浄を行うことで、表面ラフネスが小さく、従来では検出できなかったサイズのLPDを検出できるエピタキシャルウェーハの製造方法に関するものである。
シリコンウェーハを用いて製造されるデバイス基板は、デバイスのコスト低減化を図る等の理由から微細化される傾向にある。それに伴って、ウェーハの、表面ラフネス及びフラットネスに対する要求も年々厳しくなり、LPD(Light Point Defect)についても、サイズのさらなる縮小と個数の低減が一段と求められている。LPDとは、光散乱式パーティクルカウンターのレーザー照射によりウェーハ表面を走査した際に、輝点として観察される不良のことであり、ウェーハ表面上に付着しているパーティクルや、ウェーハ表面上に存在する突起や凹部などの欠陥(ピット)がレーザーの散乱によりLPDとして検出されるものである。そして、ウェーハ表面に存在するLPD を計測する場合、ウェーハ表面のラフネスの大小がLPD 計測時の検出ノイズに大きく影響し、ウェーハ表面のラフネスが大きい場合には微小サイズのLPDを検出することができなくなるという問題がある。
また、エピタキシャルウェーハについても同様に、近年の高集積化に伴って、エピタキシャルウェーハ表面上で観察される微小LPDの低減及び表面ラフネスの低減が要求される。LPD及び表面ラフネスの低減を実現するためのエピタキシャルウェーハの製造方法としては、例えば、特許文献1に開示されているように、エピタキシャルウェーハの少なくとも表面を研削・研磨する工程を具える製造方法が挙げられる。また、特許文献2に開示されているように、シリコン単結晶ウェーハの主表面上にシリコンをエピタキシャル成長させる工程と、前記ウェーハの主表面を酸化剤を含有する処理液を用いて100℃以下の温度で処理し、前記ウェーハの主表面上に付着したパーティクルを除去しつつ、所定膜厚の酸化膜を形成するウェーハ平坦化前処理工程と、前記主表面を鏡面研磨する表面研磨工程とを具えるエピタキシャルウェーハの製造方法などが挙げられる。
特開平4−122023号公報 特開2008−88051号公報
確かに、特許文献1の発明及び特許文献2の発明によれば、表面ラフネスがある程度抑制されたエピタキシャルウェーハが得られ、100nm以下のサイズのLPDを検出できるという効果があるものの十分ではなかった。近年、微小なLPDの有無が重要とされる次世代のエピタキシャルウェーハでは、36nm以下のLPDについても検出可能な、表面ラフネスが小さいエピタキシャルウェーハの提供が望まれており、エピタキシャル膜表面に存在する微小LPD を正確に検出する必要もある。
また、本発明者らの実験によれば、エピタキシャル膜の表面を鏡面研磨しても、エピタキシャル層表面のヘイズが大きく、パーティクルカウンターによる微小サイズのLPDを検出できない場合があること、及び、エピタキシャル膜表面の外周部付近に多数の凹部欠陥(ピット状欠陥)が発生し、LPD密度が増加する場合があることが判明した。ここでヘイズとは、エピタキシャルウェーハの表面に発生した微少な凹凸であり、暗室内で集光ランプ等を用いてエピタキシャル膜の表面を観察すると、光が乱反射して白く曇って見えるものである。このヘイズの評価は、例えばKLA Tencor社のSP2光散乱測定装置を用いて、いわゆるDWO(DarkField Wide Oblique)、DNN(DarkField Narrow Normal)通路又はDWN(DarkField Wide Normal)通路中での、ヘイズ(曇り、不透明性)の散乱光測定により検出することができる。
本発明者らは、このエピタキシャルウェーハ表面のヘイズの悪化及びピット状欠陥の発生要因を検討した結果、エピタキャルウェーハを酸化洗浄後、エピタキシャル膜表面を鏡面研磨処理するまでのエピタキシャルウェーハの放置期間が影響することを知見した。
通常、研削・研磨などのシリコンウェーハの平坦化工程、エピタキシャル成長処理工程、洗浄工程などはそれぞれ独立した室内で行われ、一連の処理を連続的に行うことはできない状況にあり、製品ウェーハの物流の優先順位などもあることから、前記ウェーハ平坦化前処理工程後、一定期間、前記エピタキシャルウェーハを放置する場合がある。一般的に、ウェーハ平坦化工程、或いはエピタキシャル成長工程が行われるクリーンルーム内は、それぞれISO Class 6.5以下、ISO Class 4.5以下以下の高清浄度雰囲気に保たれ、洗浄後のエピタキシャルシリコンウェーハは、FOUP(Front Open Unified Pod:フロント・オープニング・ユニファイド・ポッド)と呼ばれる密閉式保管容器などに所定期間保管される。そのため、場合によっては、保管容器そのものに含まれる有機物が長期保管中に徐々に脱離あるいは保管容器内に有機物が入り込むことでウェーハ表面に付着し、エピタキシャルウェーハ表面に付着した有機物はその後の研磨処理によっても除去されずに、研磨ムラやクロススキン等の表面品質異常を引き起こしてエピタキシャル膜表面のヘイズの悪化や、有機物を起点としたピット状欠陥の発生を招くものと考えられる。
本発明の目的は、エピタキシャル膜表面のヘイズレベルが小さく、さらに、ピット状欠陥が低減されたエピタキシャルウェーハの製造方法を提供することである。
本発明者らは、上記の課題を解決するため検討を重ねた結果、シリコン基板上にエピタキシャル膜を形成するエピタキシャル膜形成工程と、前記エピタキシャル膜の表面を研磨するエピ後研磨工程との間に、撥水面である前記エピタキシャル膜の表面を酸化洗浄する酸化洗浄工程を行うことによって、前記エピタキシャル膜上に付着するパーティクルを確実に除去することができるため、前記研磨工程後のLPD密度を低減できること、さらに、前記研磨工程を、酸化洗浄工程の後、24時間以内に行うことで、エピタキシャルウェーハ表面のヘイズレベル及び外周部周辺に発生する凹部欠陥(ピット状欠陥)密度を低減できることを見出した。
上記目的を達成するため、本発明の要旨構成は以下の通りである。
(1)シリコン基板上にエピタキシャル膜を形成するエピタキシャル膜形成工程後、前記エピタキシャル膜の表面を酸化洗浄する酸化洗浄工程と、該酸化洗浄工程後24時間以内に、前記エピタキシャル膜の表面を研磨する研磨工程とを備え、該研磨工程は、前記酸化洗浄工程後で前記研磨工程前の前記エピタキシャル膜の表面上の有機付着物量を0.3ng/cm2以下に保った状態で行うことを特徴とするエピタキシャルウェーハの製造方法。

)前記酸化洗浄工程の酸化洗浄は、オゾン及び/又は過酸化水素水を含有する洗浄液を用いて行う上記(1)に記載のエピタキシャルウェーハの製造方法。
この発明によれば、表面のヘイズレベルが小さく、さらに、ピット状欠陥密度が低減されたエピタキシャルウェーハを提供することができる。
本発明に従うエピタキシャルウェーハの製造工程の一部を説明するためのフロー図である。 酸化洗浄工程後の経過時間と、エピタキシャル膜表面上の付着物の量との関係を示したグラフである。 実施例及び比較例の結果から得られた、酸化洗浄工程後の放置時間と、研磨工程後のエピタキシャル膜表面のヘイズ値との関係を示すグラフである。 酸化洗浄工程後の経過時間が異なるときの、研磨工程後のエピタキシャルウェーハ表面上で観察されるピット状欠陥の発生状況を模式的に示す欠陥分布図であり、図4(a)が実施例5のサンプル、図4(b)が比較例1のサンプル、図4(c)が比較例2のサンプルのものである。
本発明によるエピタキシャルウェーハの製造方法について、図面を参照しながら説明する。
本発明のエピタキシャルウェーハの製造方法は、図1に示すように、シリコン基板上にエピタキシャル膜を形成するエピタキシャル膜形成工程(図1(a))後、前記エピタキシャル膜の表面を酸化洗浄する酸化洗浄工程(図1(b))と、前記酸化洗浄工程後24時間以内に、前記エピタキシャル膜の表面を研磨する研磨工程(図1(c))とを行うことを特徴とする。
上記構成を採用することで、従来、シリコン基板上に形成したエピタキシャル膜の表面は撥水面であるため、何ら処理を施すことなく、前記エピタキシャル膜の表面を研磨した場合、エピタキシャル膜上に付着するパーティクルによりLPD密度の増大を招くという問題があったが、前記エピタキシャル膜形成工程(図1(a))と、前記研磨工程(図1(c))との間に前記酸化洗浄工程(図1(b))を行うことで、上記問題を改善できる。さらに、前記酸化洗浄工程(図1(b))を行った場合でも、一定時間経過すると、前記エピタキシャル膜の表面に有機物等の不純物が付着して、その後の研磨工程の阻害要因となり、ヘイズレベルの悪化やピット状欠陥が発生するなどの問題があったが、前記酸化洗浄工程後24時間以内に、エピタキシャル膜表面を研磨処理することで、上記の研磨工程の阻害要因を最小限の範囲に止めることができる結果、表面ヘイズレベルが小さく、ピット状欠陥が少ないエピタキシャルウェーハが得られる。
また、前記エピ後研磨工程(図1(c))を行うときの、前記エピタキシャル膜の表面上の付着物の量、0.3ng/cm2以下とする。前記付着物の量が0.3ng/cm2以下であれば、所望の表面ヘイズレベルが得られ、微小サイズ(36nm以下)のLPDを検出する上で阻害要因とならず、付着物の量が0.3ng/cm2を超えると、所望の表面ヘイズレベルが得られず、微小サイズのLPDを検出できないからである。
前記エピタキシャル膜形成工程(図1(a))は、シリコン基板上にエピタキシャル膜を形成する工程であり、シリコン基板の条件や、エピタキシャル膜の形成条件については、特に限定はせず、CVD法など通常用いられる方法によってエピタキシャル膜の形成を行えばよい。
前記酸化洗浄工程(図1(b))は、前記エピタキシャル膜形成工程(図1(a))の後に行われ、前記エピタキシャル膜の表面を酸化洗浄する工程である。この工程によって、上述したように、エピタキシャル膜表面の撥水性を改善し、表面に付着した不純物を除去できるため、表面ラフネスが小さいエピタキシャルウェーハを得ることができる。
ここで、酸化洗浄とは、酸化剤を含有する洗浄液を用いて、前記エピタキシャル膜の表面を洗浄する工程であり、具体的には、オゾン及び/又は過酸化水素水を含有する洗浄液を用いて洗浄を施すことが好ましい。前記エピタキシャル膜表面の付着物を有効に除去することができるからであり、その他の成分を含有する洗浄液では、十分な酸化洗浄力を有しておらず、有効に前記付着物を除去できない恐れがあるからである。
また、前記酸化洗浄工程(図1(b))に用いられる洗浄液は、その温度が100℃以下であることが好ましい。100℃を超えると、前記エピタキシャル膜の表面の付着物を十分に除去できない恐れがあるからである。
前記研磨工程(図1(c))は、前記酸化洗浄工程(図1(b))後、24時間以内に前記エピタキシャル膜の表面に研磨を施す工程である。この工程によって、前記エピタキシャル膜の表面上のヘイズレベルが低く、ピット状欠陥の発生を低減したエピタキシャルウェーハを得ることができる。ここで、図2は、酸化洗浄工程後の経過時間(hr)と、付着物の量(ng/cm2)との関係を示したグラフであるが、24時間を経過すると、付着物の量が0.3ng/cm2を超えていることがわかる。
また、前記研磨工程(図1(c))は、前記酸化洗浄工程(図1(b))の後に行われ、洗浄した前記エピタキシャル膜の表面上の付着物量が0.3ng/cm2以下の状態で行う前記付着物の量が0.3 ng/cm2を超える場合には、ヘイズの悪化やピット状欠陥の発生を生じる恐れがあるからである。
ここで、前記エピタキシャル膜表面の研磨は、ウェーハ表面を鏡面研磨できる研磨加工であればよく、公知の片面研磨あるいは両面研磨を採用することができる。なお、近年、エピタキシャルウェーハ裏面側についても平坦化の要求が強くなってきているため、表裏面の平坦化を達成する観点からは、両面同時研磨処理(DSP:Double Side Polish)することが望ましい。両面研磨に用いられる装置としては、例えばサンギヤを有する遊星歯車式両面研磨装置、無サンギヤ式両面研磨装置などが挙げられる。
また、前記エピタキシャル膜表面の研磨量は、0.02〜1.0μmの範囲であることが好ましい。研磨量が0.02μm未満の場合や、1.0μmを超える場合には、十分に小さな表面ヘイズレベルを得ることができない恐れがあるからである。
上述の製造方法によって得られたエピタキシャルウェーハについて欠陥の検査を行えば、バックグラウンドとなって微小サイズの欠陥の検出を阻害する、エピタキシャルウェーハの表面ヘイズの悪化を有効に抑えることができる結果、36nm以下のLPDの検出が可能となる。
欠陥の具体的な検査方法については、微小欠陥(36nm以下)を検出できる検査方法であれば特に限定することはなく、例えば、KLA-Tencor社 SP-2、日立ハイテク社 LS-9000等によって検出することができる。
なお、上述したところは、この発明の実施形態の一例を示したにすぎず、請求の範囲において種々の変更を加えることができる。
(実施例1〜5)
実施例1〜5では、図1に示すように、直径が300mmの表面が仕上げ鏡面研磨されたシリコンウェーハ上に、枚葉式エピタキシャル炉によって、膜厚3μmのエピタキシャル膜を形成するエピタキシャル膜形成工程(図1(a))と、オゾンと過酸化水素の混合溶液を用いて前記エピタキシャル膜の表面を酸化洗浄する酸化洗浄工程(図1(b))と、酸化洗浄後、エピタキシャルウェーハを、研磨工程(図1(c))を行うクリーンルーム(保管容器:FOSB)内に保管し、エピタキシャル膜表面を鏡面研磨処理するまでの放置期間を24時間以内として、前記エピタキシャル膜の表面を研磨する研磨工程(図1(c))を、順次行うことによって、サンプルとなるエピタキシャルウェーハを製造した。
なお、前記酸化洗浄工程後に研磨工程(図1(c))を行うまでの時間(hr)、研磨を行う際のエピタキシャル膜の表面上の付着物量(ng/cm2)、研磨量を表1に示す。
(比較例1及び2)
比較例1及び2は、前記酸化洗浄後、エピタキシャル膜表面を鏡面研磨処理するまでの放置期間を24時間超とした状態で、前記研磨工程(図1(c))を行ったこと以外は、実施例と同様の条件によって、サンプルとなるエピタキシャルウェーハを製造した。
なお、前記酸化洗浄工程後にエピ後研磨工程(図1(c))を行うまでの時間(hr)、研磨を行う際のエピタキシャル膜の表面上の付着物量(ng/cm2)、研磨量を表1に示す。
(評価1)
実施例及び比較例で製造された各サンプルについて、光散乱測定装置(KLA Tencor社製、SP−2)を用い、DWO(DarkField Wide Oblique)モードでエピタキシャル膜表面のヘイズ値の測定を行った。得られたヘイズ値を表1に示す。
また、実施例及び比較例で製造された各サンプルから、酸化洗浄後、エピタキシャル膜表面を鏡面研磨するまでの放置時間(hr)と、鏡面研磨後のエピタキシャル膜表面のヘイズ値との関係を示したグラフを作成し、図3に示す。
(評価2)
さらに、実施例5、比較例1及び比較例2のサンプルについては、光散乱測定装置(KLA Tencor社製、SP−2)を用いて、鏡面研磨後のエピタキシャルウェーハ表面のピット状欠陥の発生状況を観察した。観察結果の欠陥分布図を図4に示す。なお、図4(a)が実施例5のサンプル、図4(b)が比較例1のサンプル、図4(c)が比較例2のサンプルを示す。
Figure 0005680846
表1及び図3の結果から、実施例1〜5のサンプルは、比較例1及び2のサンプルに比べて、大幅にヘイズ値が低減されていることがわかった。
また、図4(a)〜(c)から、実施例5のサンプルは、比較例1及び2のサンプルに比べてピット状欠陥が少ないことがわかった。
この発明によれば、表面ラフネスが小さく、エピタキシャル膜の表面上のヘイズレベルが小さく、より微小サイズのLPDについても検出可能であるエピタキシャルウェーハを提供することができ、さらに、ピット状欠陥の発生が低減されたエピタキシャルウェーハを提供することができる。

Claims (2)

  1. シリコン基板上にエピタキシャル膜を形成するエピタキシャル膜形成工程後、前記エピタキシャル膜の表面を酸化洗浄する酸化洗浄工程と、該酸化洗浄工程後24時間以内に、前記エピタキシャル膜の表面を研磨する研磨工程とを備え、
    該研磨工程は、前記酸化洗浄工程後で前記研磨工程前の前記エピタキシャル膜の表面上の有機付着物量を0.3ng/cm2以下に保った状態で行うことを特徴とするエピタキシャルウェーハの製造方法。
  2. 前記酸化洗浄工程の酸化洗浄は、オゾン及び/又は過酸化水素水を含有する洗浄液を用いて行う請求項1に記載のエピタキシャルウェーハの製造方法。
JP2009276595A 2009-12-04 2009-12-04 エピタキシャルウェーハの製造方法 Active JP5680846B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009276595A JP5680846B2 (ja) 2009-12-04 2009-12-04 エピタキシャルウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009276595A JP5680846B2 (ja) 2009-12-04 2009-12-04 エピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2011116599A JP2011116599A (ja) 2011-06-16
JP5680846B2 true JP5680846B2 (ja) 2015-03-04

Family

ID=44282387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009276595A Active JP5680846B2 (ja) 2009-12-04 2009-12-04 エピタキシャルウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP5680846B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6481582B2 (ja) * 2015-10-13 2019-03-13 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012671A (ja) * 1998-06-25 2000-01-14 Nippon Steel Corp 半導体ウェハの保管方法及び保管装置
JP2004349499A (ja) * 2003-05-22 2004-12-09 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
WO2006035865A1 (ja) * 2004-09-30 2006-04-06 Shin-Etsu Handotai Co., Ltd. 半導体ウェーハの製造方法及び半導体ウェーハ
KR100662546B1 (ko) * 2005-03-07 2006-12-28 제일모직주식회사 실리콘 웨이퍼의 표면 품질을 개선하는 연마용 슬러리 조성물 및 이를 이용한 연마방법
JP5029234B2 (ja) * 2006-09-06 2012-09-19 株式会社Sumco エピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
JP2011116599A (ja) 2011-06-16

Similar Documents

Publication Publication Date Title
TWI393168B (zh) 降低矽晶圓中金屬污染之方法
JP5469840B2 (ja) 炭化珪素単結晶基板の製造方法
WO2011021691A1 (ja) エピタキシャルシリコンウェーハの製造方法
KR20060024819A (ko) 실리콘 에피택셜 웨이퍼의 제조방법 및 실리콘 에피택셜웨이퍼
JP5707682B2 (ja) エピタキシャルシリコンウェーハの製造方法
US9340900B2 (en) Epitaxial wafer and method of producing same
EP1900858B1 (en) Epitaxial wafer and method of producing same
JP4817887B2 (ja) 半導体基板の洗浄方法
JP5680846B2 (ja) エピタキシャルウェーハの製造方法
CN111095487B (zh) 外延晶片的制造方法
TW201133591A (en) Method of processing silicon wafer
KR20110036990A (ko) 균일 산화막 형성 방법 및 세정 방법
CN116918041A (zh) 硅晶圆的清洗方法、硅晶圆的制造方法及硅晶圆
JP2006269960A (ja) 半導体基板の洗浄方法、および半導体基板の製造方法
JP4914107B2 (ja) 電子写真感光体の製造方法
JP2011119439A (ja) エピタキシャルウェーハの製造方法
KR20240051142A (ko) 실리콘 웨이퍼의 세정방법 및 제조방법, 그리고 세정액 중의 과산화수소농도 평가방법 및 과산화수소농도 관리방법
JP7571691B2 (ja) シリコンウェーハの洗浄方法および製造方法、並びに洗浄液中の過酸化水素濃度評価方法および過酸化水素濃度管理方法
WO2022190830A1 (ja) シリコンウェーハの洗浄方法、シリコンウェーハの製造方法及びシリコンウェーハ
JP7279753B2 (ja) シリコンウェーハの洗浄方法および製造方法
JP2004303973A (ja) 半導体基板の検査方法および製造方法並びに半導体基板
JP5500249B2 (ja) ウェーハの汚染防止方法、検査方法および製造方法
JP2022138089A (ja) シリコンウェーハの洗浄方法、シリコンウェーハの製造方法及びシリコンウェーハ
CN113421823A (zh) 一种控制氩退火片边缘Haze的工艺
JP2009182233A (ja) アニールウェーハの洗浄方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130820

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130917

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150108

R150 Certificate of patent or registration of utility model

Ref document number: 5680846

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250