CN111095487B - 外延晶片的制造方法 - Google Patents

外延晶片的制造方法 Download PDF

Info

Publication number
CN111095487B
CN111095487B CN201880060125.XA CN201880060125A CN111095487B CN 111095487 B CN111095487 B CN 111095487B CN 201880060125 A CN201880060125 A CN 201880060125A CN 111095487 B CN111095487 B CN 111095487B
Authority
CN
China
Prior art keywords
substrate
atmosphere
substrate storage
concentration
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880060125.XA
Other languages
English (en)
Other versions
CN111095487A (zh
Inventor
岩本亮辅
大西理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN111095487A publication Critical patent/CN111095487A/zh
Application granted granted Critical
Publication of CN111095487B publication Critical patent/CN111095487B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67748—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a single workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67769—Storage means

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种外延晶片的制造方法，准备背面经研磨的硅半导体基板，将所准备的基板洗净后，将多片基板作为1批次放入到基板保管部2。使基板保管部2的气氛中的NO2和NO3的合计浓度为140 ng/m3以下的方式进行管理。将保管于基板保管部2中的基板逐片搬送到反应炉5而使硅外延层气相生长。因此，能够抑制依存于自基板洗净后经过时间的背面晕圈的产生，制造高品质的外延晶片。

Description

外延晶片的制造方法
技术领域
本发明涉及一种关于在硅半导体基板上形成硅外延层而获得外延晶片的方法。
背景技术
一直以来，作为用于硅半导体基板等半导体基板的制造步骤的基板处理装置，已知CVD(Chemical Vapour Deposition)装置等。作为硅半导体基板的外延处理的一例，开发出一种在硅半导体基板的正面，使由单晶硅构成的外延层气相生长的方法。作为该制造方法，将基板水平配置于收纳于外延生长用反应炉的基座上，然后，使基座以垂直的旋转轴为中心进行旋转的同时，借由卤素灯等热源将基板进行高温加热(1000℃～1200℃)，并流通硅源气体。由此，在基板正面析出由反应气体的热分解(及还原)而产生的硅，在基板正面由单晶硅所构成的外延层进行生长。
此处，通常，外延晶片的制造是在保持高度洁净度的无尘室内进行，关于无尘室，在专利文献1,2中有如下记载：将收入来自无尘室等洁净作业空间的排气，进行净化之后循环供给至该清洁作业空间时，作为该净化，使氮氧化物(NOx)、硫氧化物(SOx)等各种污染物为固定浓度以下。例如就作为污染物之一的氮氧化物(NOx)而言，记载有使其为1ppb以下(专利文献1)、0.1ppb以下(专利文献2)。
先行技术文献
专利文献
专利文献1：日本特开2009-138977号公报
专利文献2：日本特开2009-138978号公报
发明内容
此外，在硅半导体基板上形成硅外延层时，当基板背面为硅研磨面的情形时，通过朝硅源气体的朝背面转入等在背面也会有微量的多晶硅(Poly-Si)的沉积。认为该微量多晶硅的产生在基板背面内有不均的情形时会产生称为晕环的模糊不清，面粗糙。背面晕环的产生有如下倾向，即，随着自基板洗净后到进行外延反应为止的时间变长而变得显著，且晕环图案也变浓。背面晕环的产生导致由外观不良引起的硅外延步骤的良率恶化，从而成为课题。即使在专利文献1,2中所提出的在无尘室内进行外延晶片的制造，仍存在上述课题，即，随着自基板洗净后到进行外延反应为止的时间变长，背面晕环变得显著，且晕环图案也变浓。
本发明系鉴于上述课题而完成，其目的在于提供一种能够抑制依存于自基板洗净后的经过时间的背面晕环的产生，而制造高品质的外延晶片的方法。
本发明人推测出，背面晕环的产生根据基板的暴露时间(自洗净后到外延生长为止的时间)而不同，且因暴露环境的不同引起的晕环产生倾向的不同而受基板的暴露气氛的影响。因此发现，在评价暴露气氛时，暴露气氛中的NO2及NO3的浓度与背面晕环的产生相关，尤其借由使用被保管于NO2和NO3的浓度合计为140ng/m3以下的暴露气氛中的背面研磨硅基板从而可以抑制背面晕环的产生，从而完成了本发明。
即，本发明的一种形态的外延晶片的制造方法为如下制造方法，即，将经过背面研磨的硅半导体基板洗净后保管于NO2和NO3的浓度合计为140ng/m3以下的环境气氛中，在该半导体基板上使硅外延层气相生长。
根据本发明的一种形态，能够制造抑制了背面晕环的产生的高品质的外延晶片。
而且，优选将硅半导体基板保管于NO2和NO3的浓度合计为10ng/m3以下的环境气氛中。因此，在硅半导体基板上使硅外延层气相生长时，可进一步抑制基板背面的雾度等级，可进一步抑制背面晕环的产生。
附图说明
图1为单片式外延生长装置的概略构成图。
图2为表示外延晶片制造顺序的流程图。
图3为表示实施例，比较例的评价顺序的流程图。
图4为表示基板洗净后的暴露气氛中的NO2浓度和外延晶片背面的DWN-雾度峰值的关系的图。
图5为表示基板洗净后的暴露气氛中的NO3浓度和外延晶片背面的DWN-雾度峰值的关系的图。
实施方式
以下，参考附图对本发明的实施方式进行说明。在本实施方式中，对将本发明应用于使用单片式外延生长装置制造外延晶片为例进行说明。首先，参照图1对单片式外延生长装置的构成进行说明。
图1的单片式外延生长装置1具有：基板保管部2，其将洗净后的硅半导体基板W(以下，有时简记为基板W)以多片为1批的方式保管；搬送路3，以和上述基板保管部2邻接的方式设置；搬送机器人4，其设置于搬送路3内并将保管于基板保管部2的1片基板W搬送至下述反应炉5；反应炉5，其以与搬送路3邻接的方式进行设置，用于在由搬送机器人4所搬送的基板W的正面上进行使硅外延层气相生长的反应；基座6，设置于反应炉5内，以使基板W的正面和背面成水平的方式载置基板W；灯7，设置于反应炉5的周围，对反应炉5内进行加热。而且，外延生长装置1具备驱动部(未图示)，其在外延生长时使基座6进行旋转。
基座6形成为圆盘状，且以上表面成水平的方式由支轴8支撑。在基座6的上表面，形成有用以载置基板W的槽部61。槽部61形成为直径比基板W稍大的圆形。另外，例如槽部61只和基板W背面的外周部接触，且与除此以外的基板背面部位之间形成间隙的方式形成为阶差形状。再者，槽部61也可以以与基板W的背面整面接触的方式而形成。
在基板保管部2和搬送路3之间设置有闸阀(未图示)。在闸阀关闭时，基板保管部2和搬送路3之间被阻断，基板W不能出入。当闸阀打开时，基板保管部2和搬送路3之间导通，基板W能够出入。同样，在搬送路3和反应炉5之间也设置有用于切换两者之间导通，阻断的闸阀(未图示)。
基板保管部2，搬送路3以及反应炉5与大气阻断。而且，为了防止基板保管部2中混入异物(水分、氧、金属等)，而且在基板保管部2设置有用于置换为氮气等不活性气体的结构。具体而言，连接有将基板保管2内抽为真空的泵(未图示)，或向基板保管部2内导入氮气等不活性气体的气体管(未图示)。该气体管连接于储藏氮气等不活性气体(基板保管部2的气氛气体)的容器(未图示)。
同样的，在搬送路3也连接有导入氮气等不活性气体的气体管(未图示)。再者，图1中，如图示有放入纯水等捕集液的采集器10，以及将基板保管部2里的气氛的一部分引至采集器10内的管11，用以评价保管部2里的气氛。
继而，对本实施形态的外延晶片的制造顺序进行说明。图2为表示该顺序的流程图。首先，准备硅半导体基板W(S1)。对准备的基板W的直径、结晶方位、导电型、电阻率等并没有特别的限定。作为准备的基板W，准备对正面、背面两面实施镜面研磨加工后的抛光晶片。
对抛光晶片的一般的制造方法进行说明，使用丘克拉斯基(Czochralski，CZ)法等制造具有特定的结晶方位的单晶锭(单晶生长步骤)。对所制造的单晶锭的侧面进行磨而削调整外径，在单晶锭的外周形成表示结晶方位的1个凹口(圆筒磨削步骤)。将单晶锭沿着特定的结晶方位切片成薄圆板状的晶片(切片步骤)，为了防止该切片后的晶片的破裂、缺损对其外周部进行倒角(倒角步骤)。然后，将倒角后的晶片的两面同时进行磨削而使其平坦化(两头磨削步骤)，将残留于倒角和磨削后的晶片上的加工变形进行蚀刻去除(蚀刻步骤)。进而，对晶片的正面和背面进行研磨而使其镜面化(研磨步骤)。经过这些步骤而得到抛光晶片。
继而，对准备好的基板W(抛光晶片)进行由SC-1洗净及SC-2洗净等所构成的RCA洗净等洗净，从而去除基板W上的研磨剂、异物等(S2)。
继而，将洗净后的基板W以多片为1批次的方式置于保管部2，在该基板保管部2中待机直至进行外延反应(S3)。此时，以使基板保管部2里的气氛中的NO2和NO3的浓度合计成为140ng/m3以下的方式管理该气氛。例如，若以使NO2和NO3的各浓度成为70ng/m3以下之方式进行管理，则NO2和NO3的浓度合计成为140ng/m3以下。再者，只要NO2和NO3的浓度合计为140ng/m3以下，则NO2和NO3一方的浓度也可以超过70ng/m3。再者，优选基板保管部2里气氛中的NO2和NO3的合计浓度为10ng/m3以下。其原因在于，如下述实施例所示，当合计浓度为10ng/m3以下，可进一步抑制所获得的外延晶片的背面的雾度等级。
再者，例如可通过以下的方法确认上述合计浓度是否为140ng/m3以下。即，使基板保管部2里的一部分气氛借由泵(未图示)等通过管11通气至采集器10内的纯水等捕集液并融入到该捕集液。通过离子层析分析等方法测定该捕集液中的NO2 -离子浓度和NO3 -离子浓度。将所获得的NO2 -离子浓度和NO3 -离子浓度以分别表示基板保管部2的气氛中的NO2浓度和NO3的浓度的方式进行换算，从而确认换算后的NO2浓度和NO3的浓度合计为140ng/m3以下。
关于NO2、NO3的浓度的降低，考虑例如利用泵将基板保管部2里抽为真空后，将氮气等高纯度不活性气体导入到基板保管部2里。另外，也考虑在气体导入管设置化学过滤器用于捕集、去除基板保管部2的循环气氛中的NOx，从而改善循环气氛的纯度。
继而，从保管于基板保管部2中的基板W中选择1片，并将所选择的基板W搬送到反应炉5(S4)。具体而言，分别打开基板保管部2和搬送路3之间的闸阀，以及搬送路3和反应炉5之间的闸阀，使搬送机器人4将保管于基板保管部2的1片基板W搬送到反应炉5，并将所搬送的基板W载置于基座6的槽部61。然后，关闭各个闸阀。在图1的例中，在基板保管部2中设置有于上下方向收容基板W的盒(cassette)(未图示)，且，从收容于该盒下侧的基板W依序进行反应的例。而且，搬送路3里的气氛例如被置换成氮气等不活性气体。
继而，在反应炉5中在基板W的正面上由气相生长而形成硅单晶膜(S5)。具体而言，使基座6旋转的同时由灯7将基板W加热至热处理温度(例如1050℃～1200℃)。然后，向反应炉5内导入氢气，进行用以去除形成于基板W的正面的自然氧化膜的气相蚀刻。再者，该气相蚀刻一直进行至将进行下一步骤即气相生长之前。然后，将基板W降温至气相生长温度(例如1050℃～1180℃)，在反应炉5里，通过分别大致水平地供给气相生长气体即原料气体(例如三氯硅烷)、载气(例如氢)及视需要的掺杂气体(例如PH3)而使既定膜厚的硅单晶膜在基板W的正面上进行气相生长，形成硅外延晶片。
然后，将反应炉降温至取出温度(例如650℃)后，打开闸阀，搬送机器人4将硅外延晶片从反应炉5中搬出(S6)。接着，将搬出的硅外延晶片搬送至冷却腔室(未图示)，在该冷却腔室中冷却后，搬出到外延生长装置1外。
对保管于基板保管部2的1批次量的基板W依序逐片的实施上述S4～S6的步骤。
以上为本实施形态的外延晶片的制造顺序。在此，一直以来，批次初期的基板中并未产生背面晕环，但随着成为批次后半(随着在基板保管部中保管时间的变长)而有产生背面晕环的倾向。另一方面，在本实施形态中，因为使用保管于气氛中的NO2、NO3的合计浓度保管为140ng/m3以下的基板保管部2的基板，所以如下属实施例所示，即使在基板保管部2中的保管时间变长，也可以获得抑制了背面晕环的产生(雾度等级)的高品质的外延晶片。
再者，如对通过降低基板保管部2的气氛中存在的NO2、NO3而可以抑制背面晕环的机制进行推测，由于基板保管部2的气氛中存在NO2、NO3，所以基板的正面、背面暴露于氧化性气氛中而逐渐进行氧化，在正面、背面形成氧化膜。关于氧化膜的附着方式，预测根据气氛气体朝基板的流动方式、与基板的接触方式、在面内出现氧化膜较厚的部位和较薄的部位。该氧化膜在外延生长前的热处理中不会完全被去除，由于已去除氧化膜的部位和残留有氧化膜的部位，在基板的背面的多晶硅的附着量出现不均，由此产生晕环。因此，认为通过管理基板保管部2中的气氛使其气氛中的NO2、NO3的合计浓度为140ng/m3以下，可以抑制基板保管部2内氧化性气氛，且可以抑制晕环的产生。
实施例
以下，列举出实施例和比较例对本发明更具体的进行说明，但这些并非限定本发明。
实施例、比较例
在与图1相同结构的单片式外延生长装置中，使用直径300mm、主表面的面方位(100)的P型硅单晶基板进行成膜。硅单晶基板准备背面研磨的基板。然后，将分别准备的基板洗净后在作为实施例的使NO2和NO3的合计浓度为140ng/m3以下的方式管理气氛的2例基板保管部，和作为比较例的NO2和NO3的合计浓度超过140ng/m3的气氛的2例基板保管部中暴露6个小时，在同一装置中进行外延生长。此时，利用离子层析测定基板保管部的NO2的浓度和NO3的浓度。具体而言，利用泵将基板保管部的气氛提升，通气至采集器的纯水并融入其中，利用离子层析测定该纯水中的NO2 -离子浓度和NO3 -离子浓度。将所获得的纯水中的NO2 -离子浓度和NO3 -离子浓度以分别成为表示基板保管部中气氛的NO2浓度和NO3浓度的方式进行换算。另外，假定上述6个小时为1批次的后半的基板的气氛暴露时间。
在外延层成膜中，将原料气体设为TCS(三氯硅烷)，将TCS的流量设为10L/min，将作为载气的氢气的流量设为50L/min，进行膜厚10μm的非掺杂层的反应。进而，进行反应后的外延晶片的背面外观评价，雾度等级评价。再者，所谓雾度为在外延晶片的正面、背面产生的微小凹凸，在暗室中使用聚光灯等观察外延晶片正面、背面，光漫反射看上去产生白雾。雾度等级是和背面晕环的产生相关的指标，雾度等级较大，则背面晕环产生的可能性较高。
背面外观评价是在暗室中在聚光灯下(20万勒克斯)进行的背面观察、评价。雾度等级是利用KLATencor公司的微粒计数器SP1的DW(Darkfield Wide)模式所获得的DWN-雾度峰值而进行评价。
另外，作为参考例，准备在基板洗净后10分钟内进行了外延反应的外延晶片，进行相同评价。在参考例中，对实施例的2例和比较例的2例的各NO2浓度和NO3浓度的暴露气氛，在基板洗净后的10分钟内进行外延反应。
上述评价顺序示于图3。在图3中，实施例S31的步骤和图2中S3的步骤相同，即，使基板保管部的气氛中NO2浓度和NO3浓度合计为140ng/m3以下的方式进行管理。相对于此，在比较例S31的步骤中，使基板保管部中的气氛中NO2浓度和NO3浓度合计超过140ng/m3的方式进行管理。再者，在图3中，在S6步骤之后追加S7步骤(上述背面外观评价及雾度等级评价)。除此之外，和图2的顺序相同。
参考例
在参考例中，在任一NO2浓度和NO3浓度中，晶片背面均未确认到被认为为晕环的模糊不清，DWN-雾度值为10ppm左右。
实施例
实施例中的通过离子层析分析获得的NO2/NO3浓度(即，将溶入有气氛的纯水中的NO2 -/NO3 -离子浓度以成为表示基板保管部的气氛中的NO2/NO3浓度的方式进行换算所得)在第1例中为1.2/1.5(ng/m3)，在第2例中为54.1/63.2(ng/m3)。在背面外观评价中，对于任一晶片均未确认到被认为为晕环的模糊不清，DWN-雾度峰值也为10ppm以下，与参考例为同等品质。尤其第1例表现出更低值(8ppm以下)，结果更佳。
比较例
比较例中的通过离子层析分析获得的NO2/NO3浓度(即，将溶入有气氛的纯水中的NO2 -/NO3 -离子浓度以成为表示基板保管部的气氛中的NO2/NO3浓度的方式进行换算所得)在第1例中为161.0/122.7(ng/m3)，在第2例中为451.2/223.8(ng/m3)。在背面外观评价中，对于任一晶片均确认到了被认为为晕环的模糊不清，DWN-雾度峰值在第1例中为33.5ppm，在第2例中为59.8ppm，与参考例相比恶化。
将实施例和比较例中的NOx离子浓度与DWN-雾度峰值的关系示于图4和图5中。图4表示NO2浓度与DWN-雾度峰值的关系，图5表示NO3浓度与DWN-雾度峰值的关系。由图4、图5可得知，随着NO2、NO3的减少，DWN-雾度峰值降低，在70ng/m3附近以下与参考例相同，DWN-雾度峰值没有变动。
这样，表现为借由使用本发明，即是是在基板保管部中的保管时间(气氛暴露时间)较长的外延晶片也能够降低背面晕环，特别是使基板保管部中的气氛中的NO2和NO3的合计浓度为140ng/m3以下(优选为10ng/m3以下)，可以有效的抑制背面晕环。
再者，本发明并不限定于上述实施形态。上述实施形态为示例，具有与本发明的权利要求所记载的技术思想实质上相同的构成，且发挥相同的作用效果，皆包含于本发明的技术范围。例如基板尺寸不限于300mm,同样可以应用于200mm以下的基板，或大于300mm的基板。另外，只要为成膜硅的气相生长装置，并与限于单片式外延生长炉，也可应用于批量式等。
符号说明
1：单片式外延生长装置
2：基板保管部
3：搬送路
4：搬送机器人
5：反应炉
6：基座
61：基座的槽部
7：灯
8：支轴
10：采集器
11：管
W：硅半导体基板

Claims (1)

1.一种外延晶片的制造方法，其特征在于，
将经过背面研磨的硅半导体基板洗净后保管于NO2和NO3的合计浓度为10ng/m3以下的环境气氛中，在该硅半导体基板上使硅外延层气相生长。
CN201880060125.XA 2017-10-27 2018-07-09 外延晶片的制造方法 Active CN111095487B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017208267A JP6770720B2 (ja) 2017-10-27 2017-10-27 エピタキシャルウェーハの製造方法
JP2017-208267 2017-10-27
PCT/JP2018/025857 WO2019082450A1 (ja) 2017-10-27 2018-07-09 エピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN111095487A CN111095487A (zh) 2020-05-01
CN111095487B true CN111095487B (zh) 2023-08-15

Family

ID=66246829

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880060125.XA Active CN111095487B (zh) 2017-10-27 2018-07-09 外延晶片的制造方法

Country Status (5)

Country Link
JP (1) JP6770720B2 (zh)
KR (1) KR102585395B1 (zh)
CN (1) CN111095487B (zh)
TW (1) TWI788399B (zh)
WO (1) WO2019082450A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7485729B2 (ja) 2021-07-07 2024-05-16 アプライド マテリアルズ インコーポレイテッド エピタキシャル成長のための統合湿式洗浄
CN113463181B (zh) * 2021-09-03 2021-11-02 江苏矽时代材料科技有限公司 一种半导体单晶硅生长装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001167995A (ja) * 1999-09-29 2001-06-22 Mimasu Semiconductor Industry Co Ltd ウェーハ、エピタキシャルウェーハ及びそれらの製造方法
WO2016190360A1 (ja) * 2015-05-25 2016-12-01 伸和コントロールズ株式会社 空気清浄化システム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100774066B1 (ko) * 1999-09-29 2007-11-06 신에쯔 한도타이 가부시키가이샤 웨이퍼, 에피택셜웨이퍼 및 이들의 제조방법
JPWO2002053267A1 (ja) * 2000-12-27 2004-04-30 株式会社ニコン ファンフィルタユニット及びその製造方法、露光装置、並びにデバイス製造方法
JP2004176978A (ja) 2002-11-26 2004-06-24 Nippon Shokubai Co Ltd 半導体製造装置に供給する空気の浄化・空調方法および半導体製造装置の空気浄化・空調ユニット
JP2009138977A (ja) 2007-12-04 2009-06-25 Shinwa Controls Co Ltd 高純度空気の調製方法
JP5202934B2 (ja) 2007-12-04 2013-06-05 伸和コントロールズ株式会社 超高純度空気の調製方法
JP2012054364A (ja) * 2010-08-31 2012-03-15 Nobuyuki Akiyama シリコン薄膜の製造方法、シリコン薄膜太陽電池の製造方法、シリコン薄膜、シリコン薄膜太陽電池

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001167995A (ja) * 1999-09-29 2001-06-22 Mimasu Semiconductor Industry Co Ltd ウェーハ、エピタキシャルウェーハ及びそれらの製造方法
WO2016190360A1 (ja) * 2015-05-25 2016-12-01 伸和コントロールズ株式会社 空気清浄化システム

Also Published As

Publication number Publication date
TWI788399B (zh) 2023-01-01
KR102585395B1 (ko) 2023-10-10
JP2019080026A (ja) 2019-05-23
CN111095487A (zh) 2020-05-01
TW201923847A (zh) 2019-06-16
WO2019082450A1 (ja) 2019-05-02
KR20200070215A (ko) 2020-06-17
JP6770720B2 (ja) 2020-10-21

Similar Documents

Publication Publication Date Title
TWI651767B (zh) 形成應力鬆弛緩衝層的方法
US7659207B2 (en) Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafer
KR20010092733A (ko) 고유 게터링을 가지는 에피택시얼 실리콘 웨이퍼 및 그제조 방법
KR20010107686A (ko) 에피택셜성장 반도체웨이퍼의 제조방법
KR101104635B1 (ko) 에피택셜 실리콘 웨이퍼의 제조 방법
JP6867221B2 (ja) エピタキシャル成長装置及びエピタキシャル成長方法
WO2005001916A1 (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP5757088B2 (ja) エピタキシャルウェーハの製造方法、エピタキシャルウェーハ
CN111095487B (zh) 外延晶片的制造方法
JP5273150B2 (ja) シリコンエピタキシャルウェーハの製造方法
US6965149B2 (en) Epitaxial semiconductor wafer and a manufacturing method thereof
JP3491463B2 (ja) シリコン鏡面ウェーハの製造方法およびシリコンウェーハの加工装置
JPH1140506A (ja) エピタキシャルウェーハの製造方法
TWI547975B (zh) 用於在處理腔室中處理基板之方法、用於處理基板之方法及裝置、用於製備用於在處理腔室中沈積之基板的方法以及半導體結構
WO2011007494A1 (ja) 半導体エピタキシャルウエーハの製造方法及び半導体エピタキシャルウエーハ
JPH09266212A (ja) シリコンウエーハおよびその製造方法
JP2012094615A (ja) シリコン酸化膜の成膜方法、及びシリコンエピタキシャルウエーハの製造方法
JP2006173425A (ja) 半導体結晶ウェハ
JP2002164286A (ja) シリコン単結晶基板およびシリコンエピタキシャルウェーハの製造方法
JP7063259B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2015035460A (ja) エピタキシャルウェーハの製造方法
JP2023108951A (ja) シリコンエピタキシャルウェーハの製造方法
JP2019121625A (ja) 気相成長装置の洗浄方法
KR101063908B1 (ko) 에피택셜 웨이퍼의 제조장치 및 방법
KR20120039890A (ko) 로드락 챔버 및 이를 포함하는 단결정막 증착장치, 웨이퍼 상에 단결정막을 증착하는 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant